JP2851778B2 - Socket device - Google Patents
Socket deviceInfo
- Publication number
- JP2851778B2 JP2851778B2 JP29515493A JP29515493A JP2851778B2 JP 2851778 B2 JP2851778 B2 JP 2851778B2 JP 29515493 A JP29515493 A JP 29515493A JP 29515493 A JP29515493 A JP 29515493A JP 2851778 B2 JP2851778 B2 JP 2851778B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electrode
- bare chip
- test
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体素子（以下、ベア
チップと称す）の高温動作試験（以下、バーンイン試験
と称す）や機能検査試験の際に使用するソケット装置に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a socket device used in a high-temperature operation test (hereinafter, referred to as a burn-in test) or a function test of a semiconductor device (hereinafter, referred to as a bare chip).
【０００２】[0002]
【従来の技術】従来、ベアチップの試験は、まずウェハ
ー状態で試験装置（テスター）のプローブをベアチップ
上に形成された電極に接触させて特性試験を行ない、そ
してウェハー内の良品のベアチップのみを組み立て工程
にて、パッケージ状態に組み立て、バーンイン試験によ
る初期不良スクリーニングを経て、最終的な機能検査を
行なっている。2. Description of the Related Art Conventionally, in the test of a bare chip, first, in a wafer state, a probe of a test device (tester) is brought into contact with an electrode formed on the bare chip to perform a characteristic test, and then only a good bare chip in the wafer is assembled. In the process, a final functional test is performed after assembling into a package state and conducting an initial failure screening by a burn-in test.
【０００３】本来、ウェハー状態あるいは組み立て前の
ベアチップの状態でバーンイン、あるいは機能検査まで
行なえれば、潜在不良を包含したまま、組み立て工程ま
で進めることがないので、資源節約やコスト面で有利に
なると考えられる。しかしウェハー状態あるいはベアチ
ップ状態では、バーンインの高温環境下でベアチップ上
に形成された電極との接続を安定的に維持することは困
難であり、このような試験装置自体が高精度、高価格に
ならざるを得ない。[0003] Originally, if burn-in or functional inspection can be performed in a wafer state or a bare chip state before assembly, the assembly process will not proceed with latent defects included, which is advantageous in terms of resource saving and cost. Conceivable. However, in the wafer state or bare chip state, it is difficult to stably maintain the connection with the electrodes formed on the bare chip under the high temperature environment of burn-in. I have no choice.
【０００４】一方、最近になり高集積、高機能化を目的
とし、複数のベアチップを１つの基板上に搭載して１つ
のモジュールとするマルチチップモジュールが注目され
てきた。マルチチップモジュールでは搭載するチップの
うち、１個でも不良チップがあるとモジュール全体とし
て不良になってしまう。このためマルチチップモジュー
ル開発では品質保証されたベアチップ、いわゆるＫＧＤ
（Known Good Die）を搭載することが必要になる。On the other hand, recently, for the purpose of high integration and high functionality, a multi-chip module in which a plurality of bare chips are mounted on one substrate to form one module has been receiving attention. In a multichip module, if there is at least one defective chip among chips to be mounted, the entire module will be defective. For this reason, in the development of multi-chip modules, the quality of bare chips, so-called KGD
(Known Good Die) is required.
【０００５】従来、ベアチップ状態でバーンインによる
スクリーニングを行なう方法として、ベアチップ側に
金、半田などで突起電極を形成し、これを一度、試験用
基板に半田付け、あるいは導電性接着剤で接続し、試験
用基板ごとバーンイン、機能検査を行ない、ベアチップ
の良否を判定後にベアチップを取り外し、品質保証され
たベアチップだけを組み立て工程に供していた。Conventionally, as a method of performing burn-in screening in a bare chip state, a protruding electrode is formed on the bare chip side with gold, solder, or the like, and this is once soldered to a test substrate or connected with a conductive adhesive. A burn-in and a function test were performed for each test substrate, and after judging the quality of the bare chip, the bare chip was removed, and only the bare chip whose quality was guaranteed was subjected to the assembling process.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、前記従
来の方法では第１にベアチップを試験基板に半田付け、
あるいは導電性接着剤で接着する工程、第２に試験後に
試験基板からベアチップを取り外し、第３に場合によっ
ては試験後のベアチップを洗浄する工程が必要となる。
このように従来は工程が煩雑となるだけでなく、ベアチ
ップに損傷を与える機会も増加してしまう。However, according to the conventional method, first, a bare chip is soldered to a test board.
Alternatively, a step of bonding with a conductive adhesive, a second step of removing the bare chip from the test substrate after the test, and a third step of washing the bare chip after the test in some cases are required.
As described above, conventionally, not only the process becomes complicated, but also the chance of damaging the bare chip increases.
【０００７】本発明は、今後、必要とされるマルチチッ
プモジュールの発展には不可欠な品質保証されたベアチ
ップ供給のための簡易で効率のよい試験用のソケット装
置を提供するものであり、バーンイン試験や機能検査の
ためにベアチップを試験基板に搭載、接着することな
く、ベアチップをパッケージ封止品並みの取扱い易さで
取り扱い、試験、検査することができる試験用のソケッ
ト装置を提供することを目的とする。The present invention is to provide a simple and efficient test socket device for supplying a bare chip with a guaranteed quality which is indispensable for the development of a multi-chip module required in the future. To provide a test socket device that can handle, test, and inspect bare chips as easily as packaged products without mounting and bonding bare chips to test substrates for testing and functional inspection And
【０００８】[0008]
【課題を解決するための手段】前記課題を解決するため
に本発明の試験用ソケットは、被検査物である半導体チ
ップが前記半導体チップ上の突起電極面を下にして載置
される回路基板と、前記回路基板を収納する凹部を設け
たソケットハウジング部と、前記半導体チップを載置し
た回路基板を前記ソケットハウジング部の凹部に収納し
た際に前記ハウジング部を覆うソケット蓋部と、前記ソ
ケットハウジング部の端部と前記ソケット蓋部の端部と
を挟持するクリップとよりなるソケット装置であって、
前記回路基板が、前記半導体チップを載置する際の位置
決めを行なう位置決め部と、前記半導体チップが位置決
め載置された際に前記半導体チップ上の突起電極と対応
する位置に設けられた電極とを表面に備え、裏面に前記
半導体チップ上の突起電極と対応する位置に設けられた
前記電極とスルーホールを介して接合された外部取り出
し電極を備えた回路基板であり、前記ソケットハウジン
グ部の凹部が、前記回路基板が収納された際の前記回路
基板裏面に設けられた外部取り出し電極と対応する位置
に弾性を有した電極を備え、前記ソケットハウジング部
は、裏面に前記凹部の前記弾性を有した電極と接続した
金属ピンを備えたことを特徴とする。In order to solve the above-mentioned problems, a test socket according to the present invention is a circuit board on which a semiconductor chip to be inspected is mounted with the protruding electrode surface on the semiconductor chip facing down. A socket housing portion provided with a recess for housing the circuit board, a socket lid portion for covering the housing portion when the circuit board on which the semiconductor chip is mounted is housed in the recess of the socket housing portion, and the socket A socket device comprising a clip for sandwiching an end of a housing part and an end of the socket lid part,
The circuit board includes a positioning portion that performs positioning when the semiconductor chip is mounted, and an electrode provided at a position corresponding to the protruding electrode on the semiconductor chip when the semiconductor chip is positioned and mounted. A circuit board provided on the front surface and having an external extraction electrode joined via a through hole to the electrode provided on the rear surface at a position corresponding to the protruding electrode on the semiconductor chip, wherein the recess of the socket housing portion is provided. An electrode having elasticity is provided at a position corresponding to an external extraction electrode provided on the back surface of the circuit board when the circuit board is stored, and the socket housing portion has the elasticity of the recess on the back surface. A metal pin connected to the electrode is provided.
【０００９】[0009]
【作用】前記構成において、バーンイン試験や機能検査
には、ベアチップを載置した回路基板を蓋部とハウジン
グ部とでクランプを用いて挟持する機構により、ベアチ
ップを圧接し、ベアチップ単体でベアチップの電極と試
験装置のマザーボードの電極とを回路基板を介して接続
させることができるため、従来困難であったベアチップ
状態でのバーンイン試験、機能検査を容易に行なうこと
ができる。In the above-mentioned structure, in the burn-in test and the function test, the bare chip is pressed into contact with the bare chip electrode by a mechanism for clamping the circuit board on which the bare chip is mounted between the lid and the housing using a clamp. And the electrodes of the motherboard of the test apparatus can be connected via a circuit board, so that a burn-in test and a function test in a bare chip state, which were conventionally difficult, can be easily performed.
【００１０】また、回路基板の外形および外部取り出し
電極を共通にすれば、複数種のベアチップに応じて回路
基板だけを交換することで、ハウジング部は共通で使用
できる。Further, if the external shape of the circuit board and the external lead-out electrode are made common, the housing portion can be used in common by exchanging only the circuit board according to a plurality of types of bare chips.
【００１１】[0011]
【実施例】以下、本発明の一実施例について図１および
図２を参照しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS.
【００１２】図１は本発明によるベアチップ試験用の試
験用ソケット装置の構成を示す斜視図である。図２は試
験用ソケット装置の回路基板の構成を示す断面図であ
り、ベアチップを回路基板上に圧接した状態を示す断面
図である。FIG. 1 is a perspective view showing the structure of a test socket device for bare chip testing according to the present invention. FIG. 2 is a cross-sectional view illustrating a configuration of a circuit board of the test socket device, and is a cross-sectional view illustrating a state where a bare chip is pressed against the circuit board.
【００１３】図１および図２において、１は試験される
ベアチップである。２は前記ベアチップ１上の電極上に
あらかじめ形成された突起電極である。突起電極２の厚
みは５０μｍであり、金（Ａｕ）より構成されている。
なお、図１中にはベアチップ１が裏面を上にして図示さ
れているので、突起電極２は図示されない。３はベアチ
ップ１を載置するための回路基板である。回路基板３は
セラミック製で、ベアチップ１側の突起電極２が圧接さ
れるセラミック面は、研磨により、平坦度２０μｍ以下
に保たれている。なお、ベアチップ１の厚みは現状で４
００μｍであり、ベアチップ１側の突起電極２の厚さを
考慮し、ベアチップ１の厚みの５％以下に平坦度を設定
することにより、圧接状態ではベアチップ１をがたつか
せることがなく、またベアチップ１に傾きを与えること
なく、精度よく圧接させることができ、安定した接触が
できる。なお、回路基板３の厚みは１０００μｍであ
る。４は回路基板３表面に設置した位置決め部であり、
ベアチップ１の外辺を位置決め部に合わせることでベア
チップ１の位置決めができる。本実施例では縦横とつな
がった連続Ｌ字型で位置決め部４を形成しているが、縦
横とつながらない不連続Ｌ字型で位置決め部４を形成し
てもよい。５はソケット装置の蓋部である。６はソケッ
ト装置のハウジング部である。ハウジング部６には、回
路基板３を設置できる凹部６ａが設けられている。蓋部
５、ハウジング部６は共に耐熱性プラスチックスで形成
されており、バーンインの高温環境下、長期使用でも変
形することはない。また、蓋部５とハウジング部６とを
プラスチック製とすることで、ソケット装置の軽量化が
図れる。７は電極であり、ハウジング部６の凹部６ａの
表面に設けられている。また、電極７は弾性を持ってお
り、回路基板３上に載置したベアチップ１を圧接する際
の圧力を調整している。８は金属ピンであり、ハウジン
グ部６の底面に設けられている。ハウジング部６の凹部
６ａ表面に設けられた電極７と金属ピン８とは接続され
ている。そして、バーンイン試験または機能検査時は、
金属ピン８を介して試験装置のマザーボードと接続する
ものである。1 and 2, reference numeral 1 denotes a bare chip to be tested. Numeral 2 is a protruding electrode formed on the electrode on the bare chip 1 in advance. The thickness of the protruding electrode 2 is 50 μm, and is made of gold (Au).
In FIG. 1, since the bare chip 1 is illustrated with its back surface facing upward, the bump electrodes 2 are not illustrated. Reference numeral 3 denotes a circuit board on which the bare chip 1 is mounted. The circuit board 3 is made of ceramic, and the flatness of the ceramic surface of the bare chip 1 to which the protruding electrode 2 is pressed is kept to 20 μm or less by polishing. The thickness of the bare chip 1 is 4 at present.
By setting the flatness to 5% or less of the thickness of the bare chip 1 in consideration of the thickness of the projecting electrode 2 on the bare chip 1 side, the bare chip 1 does not rattle in the pressed state, and 1 can be accurately pressed without giving an inclination, and stable contact can be achieved. Note that the thickness of the circuit board 3 is 1000 μm. Numeral 4 denotes a positioning part installed on the surface of the circuit board 3,
The bare chip 1 can be positioned by aligning the outer edge of the bare chip 1 with the positioning portion. In the present embodiment, the positioning portion 4 is formed in a continuous L-shape connected vertically and horizontally, but the positioning portion 4 may be formed in a discontinuous L-shape that is not connected vertically and horizontally. Reference numeral 5 denotes a cover of the socket device. Reference numeral 6 denotes a housing of the socket device. The housing portion 6 is provided with a concave portion 6a in which the circuit board 3 can be installed. Both the lid 5 and the housing 6 are made of heat-resistant plastics, and will not be deformed even in a long-term use under a high temperature environment of burn-in. Further, by making the lid 5 and the housing 6 made of plastic, the weight of the socket device can be reduced. Reference numeral 7 denotes an electrode, which is provided on the surface of the recess 6 a of the housing 6. The electrode 7 has elasticity, and adjusts the pressure when the bare chip 1 placed on the circuit board 3 is pressed. Reference numeral 8 denotes a metal pin, which is provided on the bottom surface of the housing 6. The electrode 7 provided on the surface of the concave portion 6a of the housing portion 6 and the metal pin 8 are connected. And at the time of burn-in test or functional test,
It is connected to the motherboard of the test device via the metal pins 8.
【００１４】なお、ハウジング部６の凹部６ａの深さ
は、ベアチップ１が載置された回路基板３の全厚よりも
深い場合には、ベアチップ１を圧接することができなく
なり、また逆に全厚よりも浅すぎる場合には、ベアチッ
プ１を圧接した際、ベアチップ１が歪を起こしたり、破
壊されたりするので、凹部６ａの深さは、電極７の弾性
と回路基板３の厚みとを考慮して設定しなければならな
い。If the depth of the concave portion 6a of the housing portion 6 is deeper than the entire thickness of the circuit board 3 on which the bare chip 1 is mounted, the bare chip 1 cannot be pressed and contacted. If the thickness is too shallower than the thickness, the bare chip 1 may be distorted or broken when the bare chip 1 is pressed, so the depth of the concave portion 6a is determined in consideration of the elasticity of the electrode 7 and the thickness of the circuit board 3. Must be set.
【００１５】本実施例では、凹部６ａの深さは回路基板
３の厚みと同じ１０００μｍとし、電極７の弾性により
回路基板３上に載置したベアチップ１を圧接して、ベア
チップ１にかかる圧力を１.６ｋｇ／ｃｍ2としている。In the present embodiment, the depth of the recess 6a is set to 1000 μm, which is the same as the thickness of the circuit board 3, and the elasticity of the electrodes 7 presses the bare chip 1 placed on the circuit board 3 to reduce the pressure applied to the bare chip 1. It is set to 1.6 kg / cm 2 .
【００１６】次に、図２を参照しながら、本実施例のソ
ケット装置の回路基板３について詳細に説明する。Next, the circuit board 3 of the socket device of the present embodiment will be described in detail with reference to FIG.
【００１７】回路基板３の表面には、圧接されるベアチ
ップ１の突起電極２の位置に対応して、厚膜法もしくは
薄膜法で電極９が形成されており、電極９は最表面層を
軟質で安定な金属として金（Ａｕ）で被覆している。さ
らに裏面には、ハウジング部６の金属ピン８と接続され
ている電極７に対応して圧接される位置に外部取り出し
電極１０が形成されており、表面の電極９と裏面の外部
取り出し電極１０は基板内でスルーホールを通して接続
されている。電極９と外部取り出し電極１０は、銅材
（ＢｅＣｕ）で形成されている。An electrode 9 is formed on the surface of the circuit board 3 by a thick-film method or a thin-film method in accordance with the position of the protruding electrode 2 of the bare chip 1 to be pressed. And coated with gold (Au) as a stable metal. Further, on the back surface, an external extraction electrode 10 is formed at a position corresponding to the electrode 7 connected to the metal pin 8 of the housing portion 6, and the front electrode 9 and the external extraction electrode 10 on the rear surface are formed. They are connected through through holes in the substrate. The electrode 9 and the external extraction electrode 10 are formed of a copper material (BeCu).
【００１８】回路基板３は、ハウジング部６の所定の凹
部６ａに設置される。設置した回路基板３上にベアチッ
プ１を突起電極２の面を下にして載置し、位置決め部４
にベアチップ１の外辺を合わせ、突起電極２と電極９と
を合致させる。さらに、ベアチップ１を載置した回路基
板３の上方から蓋部５を重ね、クランプ１１にて蓋部５
とハウジング部６とを挟持することにより、ベアチップ
１を圧接する。クランプ１１は、それ自体を上方へ起こ
すことにより蓋部５を押え込み、蓋部５とハウジング部
６とを挟持してベアチップ１を圧接する機構となってい
る。クランプ１１で挟持された際、蓋部５のベアチップ
１の背面よりの押圧により、突起電極２は一定圧力で電
極９に圧接される。また、回路基板３の裏面の外部取り
出し電極１０も弾性を持った電極７を介して金属ピン８
に圧接される。The circuit board 3 is set in a predetermined recess 6a of the housing 6. The bare chip 1 is placed on the installed circuit board 3 with the surface of the projecting electrode 2 facing down,
And the outer edge of the bare chip 1 is aligned with the projection electrode 2 and the electrode 9. Further, the lid 5 is overlaid from above the circuit board 3 on which the bare chip 1 is mounted, and the
The bare chip 1 is pressed into contact with the housing part 6 by sandwiching the same. The clamp 11 has a mechanism in which the cover 5 is pressed down by raising itself, and the bare chip 1 is pressed against the cover 5 by sandwiching the cover 5 and the housing 6. When clamped by the clamp 11, the protruding electrode 2 is pressed against the electrode 9 at a constant pressure by pressing the lid 5 from the back surface of the bare chip 1. Further, the external extraction electrode 10 on the back surface of the circuit board 3 is also connected to the metal pin 8 via the elastic electrode 7.
Is pressed against.
【００１９】上述の状態となれば、ベアチップ１はソケ
ット単位になり、パッケージ封止品と同等の取り扱いが
可能となり、金属ピン８を試験装置のマザーボードに接
続して、電気信号のやりとりが可能で、ウェハー状態で
はなく、チップ状態でのバーンイン試験および機能検査
がベアチップに傷を与えることなく行なえる。In the above-described state, the bare chip 1 is in a socket unit, and can be handled in the same manner as a packaged product. The metal pins 8 can be connected to the motherboard of the test apparatus to exchange electric signals. In addition, a burn-in test and a function test in a chip state instead of a wafer state can be performed without damaging a bare chip.
【００２０】検査後は、クランプ１１を解除し、蓋部５
を取り外せば、圧接されていたベアチップ１を回路基板
３より容易に取り外すことができ、ベアチップ１の品質
保証が可能となる。さらに、回路基板３をハウジング部
６から着脱することで容易に交換できるため、回路基板
３の交換で複数種のベアチップに対応することが可能で
ある。After the inspection, the clamp 11 is released and the lid 5
Is removed, the press-contacted bare chip 1 can be easily removed from the circuit board 3, and the quality of the bare chip 1 can be assured. Furthermore, since the circuit board 3 can be easily replaced by attaching and detaching it from the housing portion 6, it is possible to deal with a plurality of types of bare chips by replacing the circuit board 3.
【００２１】[0021]
【発明の効果】本発明のソケット装置によれば、ベアチ
ップ実装あるいはマルチチップモジュール開発で問題と
なっているバーンイン試験時や機能検査時のベアチップ
の良否判定を簡易にしかもチップ単位で行なうことがで
き、より容易に品質保証されたベアチップの供給が可能
となる。According to the socket device of the present invention, the quality of bare chips can be easily determined on a chip-by-chip basis during a burn-in test or a function test, which is a problem in bare chip mounting or multichip module development. Thus, it is possible to more easily supply bare chips whose quality is guaranteed.
【図１】本発明の一実施例に係るソケット装置の構成を
示す斜視図FIG. 1 is a perspective view showing a configuration of a socket device according to an embodiment of the present invention.
【図２】本発明の一実施例に係るソケット装置の回路基
板の構成を示す断面図FIG. 2 is a sectional view showing a configuration of a circuit board of the socket device according to one embodiment of the present invention.
１ ベアチップ ２ 突起電極 ３ 回路基板 ４ 位置決め部 ５ 蓋部 ６ ハウジング部 ６ａ 凹部 ７ 電極 ８ 金属ピン ９ 電極 １０ 外部取り出し電極 １１ クランプ DESCRIPTION OF SYMBOLS 1 Bare chip 2 Protruding electrode 3 Circuit board 4 Positioning part 5 Cover part 6 Housing part 6a Concave part 7 Electrode 8 Metal pin 9 Electrode 10 External extraction electrode 11 Clamp
───────────────────────────────────────────────────── フロントページの続き (72)発明者 影山 精一 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/32──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Seiichi Kageyama 1-1, Komachi, Takatsuki-shi, Osaka Matsushita Electronics Corporation (58) Field surveyed (Int. Cl. 6 , DB name) H01L 23 / 32
Claims (1)
体チップ上の突起電極面を下にして載置される回路基板
と、前記回路基板を収納する凹部を設けたソケットハウ
ジング部と、前記半導体チップを載置した回路基板を前
記ソケットハウジング部の凹部に収納した際に前記ハウ
ジング部を覆うソケット蓋部と、前記ソケットハウジン
グ部の端部と前記ソケット蓋部の端部とを挟持するクリ
ップとよりなるソケット装置であって、前記回路基板
が、前記半導体チップを載置する際の位置決めを行なう
位置決め部と、前記半導体チップが位置決め載置された
際に前記半導体チップ上の突起電極と対応する位置に設
けられた電極とを表面に備え、裏面に前記半導体チップ
上の突起電極と対応する位置に設けられた前記電極とス
ルーホールを介して接合された外部取り出し電極を備え
た回路基板であり、前記ソケットハウジング部の凹部
が、前記回路基板が収納された際の前記回路基板裏面に
設けられた外部取り出し電極と対応する位置に弾性を有
した電極を備え、前記ソケットハウジング部は、裏面に
前記凹部の前記弾性を有した電極と接続した金属ピンを
備えたことを特徴とするソケット装置。A circuit board on which a semiconductor chip to be inspected is mounted with the protruding electrode surface on the semiconductor chip facing down; a socket housing section provided with a recess for accommodating the circuit board; A socket cover that covers the housing when the circuit board on which the chip is mounted is housed in the recess of the socket housing, a clip that sandwiches the end of the socket housing and the end of the socket cover; Wherein the circuit board corresponds to a positioning portion for positioning when mounting the semiconductor chip, and a projection electrode on the semiconductor chip when the semiconductor chip is positioned and mounted. An electrode provided at a position on the front surface, and a back surface is in contact with the electrode provided at a position corresponding to the protruding electrode on the semiconductor chip via a through hole. A circuit board provided with a combined external extraction electrode, wherein the recess of the socket housing portion has elasticity at a position corresponding to the external extraction electrode provided on the back surface of the circuit board when the circuit board is stored. The socket device further comprises a metal pin connected to the elastic electrode of the recess on the back surface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29515493A JP2851778B2 (en) | 1993-11-25 | 1993-11-25 | Socket device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29515493A JP2851778B2 (en) | 1993-11-25 | 1993-11-25 | Socket device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07147356A JPH07147356A (en) | 1995-06-06 |
| JP2851778B2 true JP2851778B2 (en) | 1999-01-27 |
Family
ID=17816960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29515493A Expired - Fee Related JP2851778B2 (en) | 1993-11-25 | 1993-11-25 | Socket device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2851778B2 (en) |
-
1993
- 1993-11-25 JP JP29515493A patent/JP2851778B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07147356A (en) | 1995-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0826152B1 (en) | Method and apparatus for testing semiconductor dice | |
| US5705933A (en) | Resuable carrier for burn-in/testing on non packaged die | |
| US5663654A (en) | Universal wafer carrier for wafer level die burn-in | |
| US5530376A (en) | Reusable carrier for burn-in/testing of non packaged die | |
| US6091251A (en) | Discrete die burn-in for nonpackaged die | |
| US5949241A (en) | Method for testing interconnects and semiconductor dice | |
| US5543725A (en) | Reusable carrier for burn-in/testing on non packaged die | |
| JP2000292485A (en) | Socket for electrical inspection of bag package and inspection method employing it | |
| JPH10319087A (en) | Die inspecting method and its device | |
| JP2716663B2 (en) | Semiconductor die testing equipment | |
| JP2851778B2 (en) | Socket device | |
| JP3129305B2 (en) | Test carrier and bare chip inspection method | |
| JPH11121569A (en) | Burn-in device | |
| JPH08172117A (en) | Bear chip test carrier | |
| KR940009571B1 (en) | Burn in socket | |
| JP3224519B2 (en) | Wafer measuring jig, test head device and wafer measuring device | |
| JPH09252031A (en) | Wafer tester | |
| JPH03102848A (en) | Aging method of semiconductor device | |
| US20050194984A1 (en) | Testing apparatus and testing method | |
| JP3036486B2 (en) | Failure analysis method for integrated circuit and failed integrated circuit assembly | |
| JPH08105934A (en) | Ic burn-in device | |
| JP2917553B2 (en) | Aging method for semiconductor device | |
| JP3042408B2 (en) | Semiconductor device measuring method and measuring jig | |
| JP2002252246A (en) | Semiconductor device | |
| JPH10115659A (en) | Jig for bare chip test |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |