JP2008060298A - 半導体構成体およびその製造方法並びに半導体装置およびその製造方法 - Google Patents
半導体構成体およびその製造方法並びに半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008060298A JP2008060298A JP2006235011A JP2006235011A JP2008060298A JP 2008060298 A JP2008060298 A JP 2008060298A JP 2006235011 A JP2006235011 A JP 2006235011A JP 2006235011 A JP2006235011 A JP 2006235011A JP 2008060298 A JP2008060298 A JP 2008060298A
- Authority
- JP
- Japan
- Prior art keywords
- columnar electrode
- wiring
- electrode portion
- semiconductor
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 半導体構成体2の柱状電極12は、下部柱状電極部12aと該下部柱状電極部12aよりも大径の上部柱状電極部12bとの2段構造となっている。これにより、下部柱状電極部12aを支持する配線11の接続パッド部11b間の間隔を広くすることができ、そこに配置し得る配線11の引き回し線部11cを2本と多くすることができる。また。上部柱状電極部12bの直径を大きくすることができ、その上に設けられた上層絶縁膜15にレーザビームの照射によるレーザ加工により形成される開口部16の直径を大きくすることができる。
【選択図】 図1
Description
また、この発明は、半導体構成体上に設けられる上層絶縁膜の半導体構成体の柱状電極の上面中央部に対応する部分に形成される開口部の直径を大きくすることができる半導体装置およびその製造方法を提供することを目的とする。
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置は、ガラス布基材エポキシ樹脂等からなる平面方形状のベース板1を備えている。ベース板1の上面には、ベース板1のサイズよりもある程度小さいサイズの平面方形状の半導体構成体2の下面がダイボンド材からなる接着層3を介して接着されている。
図17はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、図17において左側に示すように、下地金属層10を含む配線11の一部を、絶縁膜6および保護膜8の開口部7、9を介して接続パッド5に接続された接続パッド部11bのみとした点である。
2 半導体構成体
3 接着層
4 シリコン基板
5 接続パッド
6 絶縁膜
7 開口部
8 保護膜
9 開口部
10 下地金属層
11 配線
11a 接続部
11b 接続パッド部
11c 引き回し線部
12 柱状電極
12a 下部柱状電極部
12b 上部柱状電極部
13 封止膜
14 絶縁層
15 上層絶縁膜
16 開口部
17 上層下地金属層
18 上層配線
19 オーバーコート膜
20 開口部
21 半田ボール
Claims (16)
- 半導体基板上に設けられた複数の配線の接続パッド部上に柱状電極が設けられた半導体構成体において、前記柱状電極は、前記配線の接続パッドに接続された下部柱状電極部と、該下部柱状電極部上に設けられた該下部柱状電極部よりも大径の上部柱状電極部とからなることを特徴とする半導体構成体。
- 請求項1に記載の発明において、前記上部柱状電極部の高さは前記下部柱状電極部の高さよりも低くなっていることを特徴とする半導体構成体。
- 請求項1に記載の発明において、相隣接する前記配線の接続パッド部間に前記配線の引き回し線部が2本配置されていることを特徴とする半導体構成体。
- 請求項1に記載の発明において、前記配線を含む前記半導体基板上に封止膜が前記柱状電極の周囲を覆うように設けられていることを特徴とする半導体構成体。
- 半導体基板上に複数の配線を形成する工程と、
前記配線の接続パッドに接続された下部柱状電極部を形成する工程と、
前記下部柱状電極部上に該下部柱状電極部よりも大径の上部柱状電極部を形成する工程と、
を含むことを特徴とする半導体構成体の製造方法。 - 請求項5に記載の発明において、前記下部柱状電極部および前記上部柱状電極部を形成する工程は、前記配線を含む前記半導体基板上に下部柱状電極部形成用の開口部を有する下層メッキレジスト膜を形成し、前記下層メッキレジスト膜上に上部柱状電極部形成用の開口部を有する上層メッキレジスト膜を形成し、電解メッキにより、前記両メッキレジスト膜の開口部内に前記下部柱状電極部および前記上部柱状電極部を連続して形成し、前記両メッキレジスト膜を剥離する、工程であることを特徴とする半導体構成体の製造方法。
- 請求項5に記載の発明において、前記上部柱状電極部をその高さが前記下部柱状電極部の高さよりも低くなるように形成することを特徴とする半導体構成体の製造方法。
- 請求項5に記載の発明において、前記配線を含む前記半導体基板上に封止膜を前記柱状電極の周囲を覆うように形成する工程を有することを特徴とする半導体構成体の製造方法。
- ベース板と、前記ベース板上に設けられ、半導体基板、該半導体基板上に設けられた複数の配線、該配線の接続パッドに接続された下部柱状電極部および該下部柱状電極部よりも大径の上部柱状電極部からなる2段構造の柱状電極を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に設けられ、前記半導体構成体の柱状電極の上部柱状電極部の上面中央部に対応する部分に開口部を有する上層絶縁膜と、前記上層絶縁膜上に該上層絶縁膜の開口部を介して前記半導体構成体の柱状電極の上部柱状電極部の上面に接続されて設けられた上層配線とを具備することを特徴とする半導体装置。
- 請求項9に記載の発明において、前記半導体構成体において、前記上部柱状電極部の高さは前記下部柱状電極部の高さよりも低くなっていることを特徴とする半導体装置。
- 請求項9に記載の発明において、前記半導体構成体は、前記配線を含む前記半導体基板上に前記柱状電極の周囲を覆うように設けられた封止膜を有することを特徴とする半導体装置。
- ベース板上に、各々が、半導体基板、該半導体基板上に設けられた複数の配線、該配線の接続パッドに接続された下部柱状電極部および該下部柱状電極部よりも大径の上部柱状電極部からなる2段構造の柱状電極を有する複数の半導体構成体を相互に離間させて配置する工程と、
前記半導体構成体の周囲における前記ベース板上に絶縁層を形成し、且つ、前記半導体構成体および前記絶縁層上に上層絶縁膜を形成する工程と、
前記半導体構成体の柱状電極の上部柱状電極部の上面中央部に対応する部分における前記上層絶縁膜に開口部を形成する工程と、
前記上層絶縁膜上に上層配線を前記上層絶縁膜の開口部を介して前記半導体構成体の柱状電極の上部柱状電極部の上面に接続させて形成する工程と、
前記半導体構成体間における前記上層絶縁膜、前記絶縁層および前記ベース板を切断して半導体装置を複数個得る工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項12に記載の発明において、前記上層絶縁膜への前記開口部の形成はレーザビームの照射によるレーザ加工によって行なうことを特徴とする半導体装置の製造方法。
- 請求項12に記載の発明において、前記半導体構成体は、前記配線を含む前記半導体基板上に前記柱状電極の周囲を覆うように設けられた封止膜を有することを特徴とする半導体装置の製造方法。
- 請求項12に記載の発明において、前記上層配線の接続パッドを除く部分を覆うオーバーコート膜を形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項15に記載の発明において、前記上層配線の接続パッド上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006235011A JP2008060298A (ja) | 2006-08-31 | 2006-08-31 | 半導体構成体およびその製造方法並びに半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006235011A JP2008060298A (ja) | 2006-08-31 | 2006-08-31 | 半導体構成体およびその製造方法並びに半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008060298A true JP2008060298A (ja) | 2008-03-13 |
Family
ID=39242699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006235011A Pending JP2008060298A (ja) | 2006-08-31 | 2006-08-31 | 半導体構成体およびその製造方法並びに半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008060298A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014187073A (ja) * | 2013-03-21 | 2014-10-02 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
US9105580B2 (en) | 2009-11-13 | 2015-08-11 | Tera Probe, Inc. | Semiconductor device including semiconductor construct installed on base plate, and manufacturing method of the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11354578A (ja) * | 1998-06-11 | 1999-12-24 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
JP2000228420A (ja) * | 1999-02-05 | 2000-08-15 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2004342938A (ja) * | 2003-05-16 | 2004-12-02 | Renesas Technology Corp | 半導体装置 |
JP2005260120A (ja) * | 2004-03-15 | 2005-09-22 | Casio Comput Co Ltd | 半導体装置 |
JP2005353897A (ja) * | 2004-06-11 | 2005-12-22 | Yamaha Corp | 半導体装置 |
-
2006
- 2006-08-31 JP JP2006235011A patent/JP2008060298A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11354578A (ja) * | 1998-06-11 | 1999-12-24 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
JP2000228420A (ja) * | 1999-02-05 | 2000-08-15 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2004342938A (ja) * | 2003-05-16 | 2004-12-02 | Renesas Technology Corp | 半導体装置 |
JP2005260120A (ja) * | 2004-03-15 | 2005-09-22 | Casio Comput Co Ltd | 半導体装置 |
JP2005353897A (ja) * | 2004-06-11 | 2005-12-22 | Yamaha Corp | 半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9105580B2 (en) | 2009-11-13 | 2015-08-11 | Tera Probe, Inc. | Semiconductor device including semiconductor construct installed on base plate, and manufacturing method of the same |
US9343428B2 (en) | 2009-11-13 | 2016-05-17 | Tera Probe, Inc. | Semiconductor device including semiconductor construct installed on base plate, and manufacturing method of the same |
JP2014187073A (ja) * | 2013-03-21 | 2014-10-02 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
US9406628B2 (en) | 2013-03-21 | 2016-08-02 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US9607956B2 (en) | 2013-03-21 | 2017-03-28 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3945483B2 (ja) | 半導体装置の製造方法 | |
JP4840373B2 (ja) | 半導体装置およびその製造方法 | |
JP4851794B2 (ja) | 半導体装置 | |
US7727862B2 (en) | Semiconductor device including semiconductor constituent and manufacturing method thereof | |
JP4055717B2 (ja) | 半導体装置およびその製造方法 | |
JP2006173232A (ja) | 半導体装置およびその製造方法 | |
JP2005093942A (ja) | 半導体装置 | |
KR20110003274A (ko) | 반도체구성체 및 그 제조방법과 반도체장치 및 그 제조방법 | |
JP2004349361A (ja) | 半導体装置およびその製造方法 | |
EP2064740A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2007184636A (ja) | 半導体装置 | |
JP2009182200A (ja) | 半導体装置およびその製造方法 | |
JP2008210912A (ja) | 半導体装置及びその製造方法 | |
JP3925503B2 (ja) | 半導体装置 | |
JP2009182202A (ja) | 半導体装置の製造方法 | |
JP4316624B2 (ja) | 半導体装置 | |
JP2008288481A (ja) | 半導体装置およびその製造方法 | |
JP2008060298A (ja) | 半導体構成体およびその製造方法並びに半導体装置およびその製造方法 | |
JP5137320B2 (ja) | 半導体装置およびその製造方法 | |
JP5042762B2 (ja) | 半導体装置 | |
JP2006310532A (ja) | 半導体装置およびその製造方法 | |
JP2007123941A (ja) | 半導体装置の製造方法 | |
JP2009246404A (ja) | 半導体装置の製造方法 | |
JP4913372B2 (ja) | 半導体装置 | |
JP4663172B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080515 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090828 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120814 |