JP2000223609A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000223609A JP2000223609A JP11021542A JP2154299A JP2000223609A JP 2000223609 A JP2000223609 A JP 2000223609A JP 11021542 A JP11021542 A JP 11021542A JP 2154299 A JP2154299 A JP 2154299A JP 2000223609 A JP2000223609 A JP 2000223609A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor chip
- electrode
- solder
- insulating plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ハンダボールを半導体チップ下に配置して
も、半導体チップ下のハンダボールのコプラナリティー
精度が良く、外部配線基板との接続が安定した接続が得
られ、ハンダボール間の間隔が狭くなっても接続部への
応力を緩和して接続信頼性を確保することが可能にな
る。 【解決手段】 ハンダボール１１を外部との基板と接続
する端子に用いる半導体装置において、配線基板５のハ
ンダボール搭載側に熱伝導率が良く、かつ電気的に絶縁
性である材料をもちいた絶縁プレート１０を介してハン
ダボール１１を搭載している。
も、半導体チップ下のハンダボールのコプラナリティー
精度が良く、外部配線基板との接続が安定した接続が得
られ、ハンダボール間の間隔が狭くなっても接続部への
応力を緩和して接続信頼性を確保することが可能にな
る。 【解決手段】 ハンダボール１１を外部との基板と接続
する端子に用いる半導体装置において、配線基板５のハ
ンダボール搭載側に熱伝導率が良く、かつ電気的に絶縁
性である材料をもちいた絶縁プレート１０を介してハン
ダボール１１を搭載している。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップを配
線基板に搭載し前記半導体チップと前記配線基板とを電
気的な接続を行い、その接続部を覆うように樹脂で封止
し、前記配線基板上に外部の配線基板と接続を行うため
のハンダ突起端子を設けた半導体装置に関する。
線基板に搭載し前記半導体チップと前記配線基板とを電
気的な接続を行い、その接続部を覆うように樹脂で封止
し、前記配線基板上に外部の配線基板と接続を行うため
のハンダ突起端子を設けた半導体装置に関する。
【０００２】
【従来の技術】近年、半導体装置の高機能化にともな
い、半導体装置の外部端子の数は増大する傾向にあり、
側面に外部端子を設けいているＱＦＰのような半導体装
置は外部端子の端子ピッチを狭くしたとしても、外形サ
イズが大きくなってしまう傾向にある。これに対して、
ＢＧＡあるいはＣＳＰのような電極端子をアレイ上に配
置できる半導体装置は、外部端子の増加ができ、且つＱ
ＦＰよりも外形サイズを小さくすることが可能である。
い、半導体装置の外部端子の数は増大する傾向にあり、
側面に外部端子を設けいているＱＦＰのような半導体装
置は外部端子の端子ピッチを狭くしたとしても、外形サ
イズが大きくなってしまう傾向にある。これに対して、
ＢＧＡあるいはＣＳＰのような電極端子をアレイ上に配
置できる半導体装置は、外部端子の増加ができ、且つＱ
ＦＰよりも外形サイズを小さくすることが可能である。
【０００３】従来の半導体装置として、配線基板にポリ
イミドテープ等を用いたテープタイプのＢＧＡの構造に
ついて図１１を用いて説明する。
イミドテープ等を用いたテープタイプのＢＧＡの構造に
ついて図１１を用いて説明する。
【０００４】図１１は配線基板にポリイミドテープを用
いたテープタイプのＢＧＡを示す断面図である。半導体
チップ１上にはＡｕの突起電極３１が形成されている。
ポリイミドテープ３２には半導体チップ１の突起電極３
１の配置に対応するように形成されたＣｕリード３４が
形成され、また外部の配線基板との電気的に接続するよ
うにパッド電極１３が形成されている。半導体チップ１
とポリイミドテープ３２とは半導体チップ１に形成した
突起電極３１とＣｕリード３４との接続を行っている。
ハンダボール１７は半導体チップ１よりも外側に配置
し、ハンダボール１７を搭載しているポリイミドテープ
３２上にはハンダボール１７のコプラナリティー精度を
保つために補強材３５を接着材３６を介して装着してい
る。さらに、半導体チップ１とＣｕリード３４を覆うよ
うに樹脂３７で封止されている。
いたテープタイプのＢＧＡを示す断面図である。半導体
チップ１上にはＡｕの突起電極３１が形成されている。
ポリイミドテープ３２には半導体チップ１の突起電極３
１の配置に対応するように形成されたＣｕリード３４が
形成され、また外部の配線基板との電気的に接続するよ
うにパッド電極１３が形成されている。半導体チップ１
とポリイミドテープ３２とは半導体チップ１に形成した
突起電極３１とＣｕリード３４との接続を行っている。
ハンダボール１７は半導体チップ１よりも外側に配置
し、ハンダボール１７を搭載しているポリイミドテープ
３２上にはハンダボール１７のコプラナリティー精度を
保つために補強材３５を接着材３６を介して装着してい
る。さらに、半導体チップ１とＣｕリード３４を覆うよ
うに樹脂３７で封止されている。
【０００５】
【発明が解決しようとする課題】しかしながら、ハンダ
ボールを半導体チップよりも外側に配置するために小型
化が難しい。また、ハンダボールを半導体チップ下に配
置すると、半導体チップ下のハンダボールのコプラナリ
ティー精度が悪くなり、外部配線基板との接続が安定し
て得られないことが発生する。
ボールを半導体チップよりも外側に配置するために小型
化が難しい。また、ハンダボールを半導体チップ下に配
置すると、半導体チップ下のハンダボールのコプラナリ
ティー精度が悪くなり、外部配線基板との接続が安定し
て得られないことが発生する。
【０００６】（発明の目的）本発明の１つの目的は、上
記の課題点を解決して、ハンダボールを半導体チップ下
に配置しても、半導体チップ下のハンダボールのコプラ
ナリティー精度が良く、外部配線基板との接続が安定し
た接続が得られ、ハンダボール間の間隔が狭くなっても
接続部への応力を緩和して接続信頼性を損なわない半導
体装置を提供することにある。
記の課題点を解決して、ハンダボールを半導体チップ下
に配置しても、半導体チップ下のハンダボールのコプラ
ナリティー精度が良く、外部配線基板との接続が安定し
た接続が得られ、ハンダボール間の間隔が狭くなっても
接続部への応力を緩和して接続信頼性を損なわない半導
体装置を提供することにある。
【０００７】本発明のもう１つの目的は、半導体装置の
構造において、上記の目的に加えて熱伝導性の良い絶縁
プレートをハンダボール側に配置することで、半導体チ
ップより発生する熱を効率よく放熱することができる半
導体装置を提供することにある。
構造において、上記の目的に加えて熱伝導性の良い絶縁
プレートをハンダボール側に配置することで、半導体チ
ップより発生する熱を効率よく放熱することができる半
導体装置を提供することにある。
【０００８】
【課題を解決するための手段】前述した目的を達成する
ために、本発明の半導体装置の構造は、下記記載の構成
を採用する。
ために、本発明の半導体装置の構造は、下記記載の構成
を採用する。
【０００９】本発明の１つの半導体装置は、回路形成面
に形成した外部引き出し用の電極をもつ半導体チップ
と、半導体チップを搭載する側には前記半導体チップの
電極と電気的接続を行うための電極や配線を配し、外部
の配線基板と電気的な接続を行う側に配線や前記外部の
配線基板と電気的接続を行うパッド電極を形成した配線
基板と、前記配線基板よりも熱伝導率の良い材料をもち
いた絶縁プレートと、前記の配線基板と絶縁プレートと
の間に、配線基板と絶縁プレートとを接着する接着層
と、前記外部の配線基板と電気的接続を行う前記パッド
電極上にはハンダで形成した突起端子とを有し、少なく
とも前記半導体チップと電気的接続した接続部を封止樹
脂で覆われた半導体チップを配線基板にフェイスアップ
で搭載した構造を特徴としたものである。
に形成した外部引き出し用の電極をもつ半導体チップ
と、半導体チップを搭載する側には前記半導体チップの
電極と電気的接続を行うための電極や配線を配し、外部
の配線基板と電気的な接続を行う側に配線や前記外部の
配線基板と電気的接続を行うパッド電極を形成した配線
基板と、前記配線基板よりも熱伝導率の良い材料をもち
いた絶縁プレートと、前記の配線基板と絶縁プレートと
の間に、配線基板と絶縁プレートとを接着する接着層
と、前記外部の配線基板と電気的接続を行う前記パッド
電極上にはハンダで形成した突起端子とを有し、少なく
とも前記半導体チップと電気的接続した接続部を封止樹
脂で覆われた半導体チップを配線基板にフェイスアップ
で搭載した構造を特徴としたものである。
【００１０】本発明のもう１つの半導体装置は、回路形
成面に形成した外部引き出し用の電極に突起電極をもつ
半導体チップと、前記半導体チップを搭載する側には前
記半導体チップの突起電極と電気的接続を行うための電
極と配線とを配し、外部の配線基板と電気的な接続を行
う側には前記外部の配線基板と電気的接続を行うパッド
電極や配線を形成した配線基板と、前記配線基板よりも
熱伝導率が良く、かつ電気的に絶縁性である材料をもち
いた絶縁プレートと、前記の配線基板と絶縁プレートと
の間に、配線基板と絶縁プレートとを接着する接着層
と、前記外部の配線基板と電気的接続を行う前記パッド
電極上にはハンダで形成した突起端子とを有し、前記半
導体チップと前記配線基板との間隙に封止樹脂を注入し
た半導体チップを配線基板にフェイスダウンで搭載した
構造を特徴としたものである。
成面に形成した外部引き出し用の電極に突起電極をもつ
半導体チップと、前記半導体チップを搭載する側には前
記半導体チップの突起電極と電気的接続を行うための電
極と配線とを配し、外部の配線基板と電気的な接続を行
う側には前記外部の配線基板と電気的接続を行うパッド
電極や配線を形成した配線基板と、前記配線基板よりも
熱伝導率が良く、かつ電気的に絶縁性である材料をもち
いた絶縁プレートと、前記の配線基板と絶縁プレートと
の間に、配線基板と絶縁プレートとを接着する接着層
と、前記外部の配線基板と電気的接続を行う前記パッド
電極上にはハンダで形成した突起端子とを有し、前記半
導体チップと前記配線基板との間隙に封止樹脂を注入し
た半導体チップを配線基板にフェイスダウンで搭載した
構造を特徴としたものである。
【００１１】
【発明の実施の形態】以下、図面を用いて本発明の第１
の実施形態における半導体装置の構成の説明を行う。
の実施形態における半導体装置の構成の説明を行う。
【００１２】本発明の第１の実施形態については図１〜
図５を用いて構造を説明する。図１は本発明の第１の実
施形態における半導体装置の断面図、図２は半導体チッ
プ１の電極２側から見た平面図、図３は半導体チップ１
の断面図、図４は配線基板５の半導体チップ１搭載側か
ら見た平面図、図５は配線基板１７の断面図である。
図５を用いて構造を説明する。図１は本発明の第１の実
施形態における半導体装置の断面図、図２は半導体チッ
プ１の電極２側から見た平面図、図３は半導体チップ１
の断面図、図４は配線基板５の半導体チップ１搭載側か
ら見た平面図、図５は配線基板１７の断面図である。
【００１３】半導体チップ１は図２、図３を用いて説明
する。Ｓｉ４上に電子回路を形成し、その回路の外部端
子としてＡｌまたはＡｕなどで電極２が形成されてい
る。電極２の材料あるいは表面処理については配線基板
５とをワイヤー１４で結線する際のワイヤー１４の材料
やボンダビリティーを考慮して選択する。半導体チップ
１の電極２以外の部分はＳｉＮ等の無機膜か前記の無機
膜にさらにその上にポリイミド等の有機膜による保護膜
３で覆われ、外部とは電気的に絶縁されている。
する。Ｓｉ４上に電子回路を形成し、その回路の外部端
子としてＡｌまたはＡｕなどで電極２が形成されてい
る。電極２の材料あるいは表面処理については配線基板
５とをワイヤー１４で結線する際のワイヤー１４の材料
やボンダビリティーを考慮して選択する。半導体チップ
１の電極２以外の部分はＳｉＮ等の無機膜か前記の無機
膜にさらにその上にポリイミド等の有機膜による保護膜
３で覆われ、外部とは電気的に絶縁されている。
【００１４】配線基板５については図４、図５を用いて
説明する。配線基板５の絶縁プレート１０上で半導体チ
ップ１の裏面を搭載するのエリア９には複数のサーマル
ビアホール８が形成されていて、半導体チップ１を搭載
した際の電源グランドおよび半導体チップ１を放熱する
ために形成している。つまり、半導体チップ１の裏面を
配線基板１７のパッド電極７とを電気的に接続すること
と、半導体チップ１より発生した熱を配線基板５のハン
ダボール面に逃がす役割とを兼ねている。また絶縁プレ
ート１０に形成したサーマルビアホール８や貫通穴１８
内にはハンダ１２が埋められており、配線基板６のハン
ダボール１７搭載側から半導体チップ１搭載側への水分
の侵入を抑えることができ、なおかつ電気的に接続がで
きる。
説明する。配線基板５の絶縁プレート１０上で半導体チ
ップ１の裏面を搭載するのエリア９には複数のサーマル
ビアホール８が形成されていて、半導体チップ１を搭載
した際の電源グランドおよび半導体チップ１を放熱する
ために形成している。つまり、半導体チップ１の裏面を
配線基板１７のパッド電極７とを電気的に接続すること
と、半導体チップ１より発生した熱を配線基板５のハン
ダボール面に逃がす役割とを兼ねている。また絶縁プレ
ート１０に形成したサーマルビアホール８や貫通穴１８
内にはハンダ１２が埋められており、配線基板６のハン
ダボール１７搭載側から半導体チップ１搭載側への水分
の侵入を抑えることができ、なおかつ電気的に接続がで
きる。
【００１５】電極７は半導体チップ１の電極２とをワイ
ヤー１４で結線するための電極で、Ｃｕ上にＡｕ／Ｎｉ
メッキを施している。ワイヤー１４のボンダビリティー
を考慮し、Ｎｉ層の厚さが３〜１５μｍ、Ａｕ層の厚さ
が０．３〜１μｍで形成している。
ヤー１４で結線するための電極で、Ｃｕ上にＡｕ／Ｎｉ
メッキを施している。ワイヤー１４のボンダビリティー
を考慮し、Ｎｉ層の厚さが３〜１５μｍ、Ａｕ層の厚さ
が０．３〜１μｍで形成している。
【００１６】配線基板５の半導体チップ１を搭載する側
は上記のダイアタッチエリア９、電極７以外部分はポリ
イミドのカバーレイ６で覆われている。
は上記のダイアタッチエリア９、電極７以外部分はポリ
イミドのカバーレイ６で覆われている。
【００１７】配線基板５のハンダボール搭載側は材料に
アルミナを用いた絶縁プレート１０で、貫通穴１８にハ
ンダ１２を充填し、ハンダボール１７を搭載するパッド
電極１３を形成している。
アルミナを用いた絶縁プレート１０で、貫通穴１８にハ
ンダ１２を充填し、ハンダボール１７を搭載するパッド
電極１３を形成している。
【００１８】接着層１１は、絶縁プレート１０の貫通穴
１８と対応する位置の接着層を開口し、貫通穴１８には
無電解メッキ法でＣｕを形成する。
１８と対応する位置の接着層を開口し、貫通穴１８には
無電解メッキ法でＣｕを形成する。
【００１９】配線基板５の電極７およびＣｕ配線１９と
絶縁プレート１０とは接着層１１で接着し、機械的な強
度を確保する。
絶縁プレート１０とは接着層１１で接着し、機械的な強
度を確保する。
【００２０】配線基板の電極７およびＣｕ配線１９と絶
縁プレート１０の接着後、絶縁プレート１０の貫通穴１
８にＳｎとＰｂとの比率が５：９５の比率のハンダペー
ストを埋め、ハンダの融点以上の温度でかつ、−７６０
ｍｍＨｇまで減圧した雰囲気でハンダペーストを溶融す
ることで、Ｃｕ配線１９と貫通穴１８は溶融したハンダ
１２で電気的な接続を得られる。また、減圧した雰囲気
で溶融したことで、貫通穴１８内に気泡を含むことなく
ハンダ１２が充填できる。
縁プレート１０の接着後、絶縁プレート１０の貫通穴１
８にＳｎとＰｂとの比率が５：９５の比率のハンダペー
ストを埋め、ハンダの融点以上の温度でかつ、−７６０
ｍｍＨｇまで減圧した雰囲気でハンダペーストを溶融す
ることで、Ｃｕ配線１９と貫通穴１８は溶融したハンダ
１２で電気的な接続を得られる。また、減圧した雰囲気
で溶融したことで、貫通穴１８内に気泡を含むことなく
ハンダ１２が充填できる。
【００２１】半導体装置については上記の半導体チップ
１、配線基板５を含め図１を用いて説明する。半導体チ
ップ１は配線基板５上のダイアタッチエリア９上に接着
剤１５を用いて固定している。接着剤１５はエポキシ樹
脂にＡｇのフィラーを含有しているので、半導体チップ
１をダイアタッチエリア９上に搭載した際の電源グラン
ドへの電気的接続および半導体チップ１から発生する熱
をサーマルビアホール８へ放熱することができる。
１、配線基板５を含め図１を用いて説明する。半導体チ
ップ１は配線基板５上のダイアタッチエリア９上に接着
剤１５を用いて固定している。接着剤１５はエポキシ樹
脂にＡｇのフィラーを含有しているので、半導体チップ
１をダイアタッチエリア９上に搭載した際の電源グラン
ドへの電気的接続および半導体チップ１から発生する熱
をサーマルビアホール８へ放熱することができる。
【００２２】半導体チップ１上の各電極２と配線基板５
上の電極７との電気的接続はＡｕのワイヤー１４で行わ
れている。Ａｕのワイヤー径は０．０３〜０．０５ｍｍ
程度のワイヤーを使用している。電極７とパッド電極１
３とは貫通穴１８およびハンダ１２を介して電気的に接
続している。
上の電極７との電気的接続はＡｕのワイヤー１４で行わ
れている。Ａｕのワイヤー径は０．０３〜０．０５ｍｍ
程度のワイヤーを使用している。電極７とパッド電極１
３とは貫通穴１８およびハンダ１２を介して電気的に接
続している。
【００２３】半導体チップ１、ワイヤー１４および配線
基板５の電極７は、遮蔽と保護のためにモールド樹脂１
６で封止している。モールド樹脂１６には熱硬化性のエ
ポキシ系樹脂を使用している。
基板５の電極７は、遮蔽と保護のためにモールド樹脂１
６で封止している。モールド樹脂１６には熱硬化性のエ
ポキシ系樹脂を使用している。
【００２４】さらに、配線基板５のパッド電極１３には
ハンダボール１７を形成している。このハンダボール１
７には、ＳｎとＰｂとの比率が６：４の組成のハンダを
用いている。このハンダボール１７を介してこの半導体
装置と外部の配線基板との電気的接続を行っている。
ハンダボール１７を形成している。このハンダボール１
７には、ＳｎとＰｂとの比率が６：４の組成のハンダを
用いている。このハンダボール１７を介してこの半導体
装置と外部の配線基板との電気的接続を行っている。
【００２５】つぎに、本発明の第２の実施形態における
半導体装置の構成の説明を行う。
半導体装置の構成の説明を行う。
【００２６】本発明の第２の実施形態については図６〜
図１０を用いて構造を説明する。図６は本発明の第２の
実施形態における半導体装置の断面図、図７は半導体チ
ップ１のハンダの突起電極２０側から見た平面図、図８
は半導体チップ１の断面図、図９は配線基板５の半導体
チップ１搭載側から見た平面図、図１０は配線基板５の
断面図である。
図１０を用いて構造を説明する。図６は本発明の第２の
実施形態における半導体装置の断面図、図７は半導体チ
ップ１のハンダの突起電極２０側から見た平面図、図８
は半導体チップ１の断面図、図９は配線基板５の半導体
チップ１搭載側から見た平面図、図１０は配線基板５の
断面図である。
【００２７】半導体チップ１は図７、図８を用いて説明
する。Ｓｉ４上に電子回路を形成し、その回路の外部端
子としてＡｌなどで電極２が形成されている。電極２の
上に配線基板５の電極７との電気的接続を行うためにＳ
ｎとＰｂとの比率が６：４の組成のハンダで突起電極２
０を形成している。Ａｌの電極２上にハンダの突起電極
２０を形成するためにバリアメタル層２２を蒸着法やス
パッタリング法を用いて形成したのちに、その上にハン
ダの突起電極２０をメッキによって形成する。バリアメ
タル層２２は電極２と突起電極２０のそれぞれの金属の
相互拡散を防止するために形成している。
する。Ｓｉ４上に電子回路を形成し、その回路の外部端
子としてＡｌなどで電極２が形成されている。電極２の
上に配線基板５の電極７との電気的接続を行うためにＳ
ｎとＰｂとの比率が６：４の組成のハンダで突起電極２
０を形成している。Ａｌの電極２上にハンダの突起電極
２０を形成するためにバリアメタル層２２を蒸着法やス
パッタリング法を用いて形成したのちに、その上にハン
ダの突起電極２０をメッキによって形成する。バリアメ
タル層２２は電極２と突起電極２０のそれぞれの金属の
相互拡散を防止するために形成している。
【００２８】半導体チップ１の電極２以外の部分はＳｉ
Ｎ等の無機膜か前記の無機膜にさらにその上へポリイミ
ド等の有機膜による保護膜３で覆われ、外部とは電気的
に絶縁されている。
Ｎ等の無機膜か前記の無機膜にさらにその上へポリイミ
ド等の有機膜による保護膜３で覆われ、外部とは電気的
に絶縁されている。
【００２９】配線基板５については図９、図１０を用い
て説明する。配線基板５の半導体チップ搭載側のパッド
電極７は半導体チップ１の電極２の配置に対応するよう
に配置している。
て説明する。配線基板５の半導体チップ搭載側のパッド
電極７は半導体チップ１の電極２の配置に対応するよう
に配置している。
【００３０】電極７は、半導体チップ１のハンダの突起
電極２０と電気的な接続を得るために、Ｎｉ−Ａｕメッ
キを施している。ハンダの濡れ性を考慮し、Ｎｉの厚さ
が５μｍ、Ａｕの厚さを０．０５μｍ程度で形成してい
る。
電極２０と電気的な接続を得るために、Ｎｉ−Ａｕメッ
キを施している。ハンダの濡れ性を考慮し、Ｎｉの厚さ
が５μｍ、Ａｕの厚さを０．０５μｍ程度で形成してい
る。
【００３１】配線基板５の半導体チップ１を搭載する側
のＩＣ搭載エリア９内の一部には、半導体チップ１から
放出する熱を絶縁プレート１０を介して外部へ放出する
ために、絶縁プレート１０が露出している。上記の絶縁
プレート１０が露出している部分と電極７以外の部分は
すべてポリイミドのカバーレイ６で覆われている。
のＩＣ搭載エリア９内の一部には、半導体チップ１から
放出する熱を絶縁プレート１０を介して外部へ放出する
ために、絶縁プレート１０が露出している。上記の絶縁
プレート１０が露出している部分と電極７以外の部分は
すべてポリイミドのカバーレイ６で覆われている。
【００３２】配線基板５のハンダボール搭載側は材料に
アルミナを用いた絶縁プレート１０で、貫通穴１８にハ
ンダ１２を充填し、ハンダボール１７を搭載するパッド
電極１３を形成している。
アルミナを用いた絶縁プレート１０で、貫通穴１８にハ
ンダ１２を充填し、ハンダボール１７を搭載するパッド
電極１３を形成している。
【００３３】接着層１１は、絶縁プレート１０の貫通穴
１８と対応する位置の接着層を開口し、貫通穴１８には
無電解メッキ法でＣｕを形成する。
１８と対応する位置の接着層を開口し、貫通穴１８には
無電解メッキ法でＣｕを形成する。
【００３４】半導体チップ１を搭載するパッド電極７お
よびＣｕ配線１９と絶縁プレート１０とは、接着層１１
で接着し、機械的な強度を確保する。
よびＣｕ配線１９と絶縁プレート１０とは、接着層１１
で接着し、機械的な強度を確保する。
【００３５】電極７およびＣｕ配線１９と絶縁プレート
１０の接着後、絶縁プレート１０貫通穴１８にＳｎとＰ
ｂとの比率が５：９５の比率のハンダペーストを埋め、
ハンダの融点以上の温度でかつ、−７６０ｍｍＨｇまで
減圧した雰囲気でハンダペーストを溶融することで、Ｃ
ｕ配線１９と貫通穴１８は溶融したハンダ１２で電気的
な接続を得られる。また、減圧した雰囲気で溶融したこ
とで、貫通穴１８内に気泡を含むことなくハンダ１２が
充填できる。
１０の接着後、絶縁プレート１０貫通穴１８にＳｎとＰ
ｂとの比率が５：９５の比率のハンダペーストを埋め、
ハンダの融点以上の温度でかつ、−７６０ｍｍＨｇまで
減圧した雰囲気でハンダペーストを溶融することで、Ｃ
ｕ配線１９と貫通穴１８は溶融したハンダ１２で電気的
な接続を得られる。また、減圧した雰囲気で溶融したこ
とで、貫通穴１８内に気泡を含むことなくハンダ１２が
充填できる。
【００３６】半導体チップ１と配線基板５との間には接
続部の信頼性向上および半導体チップ１および配線基板
５に形成されている回路の保護のために封止樹脂２１で
封止している。半導体チップ１で発生した熱を絶縁プレ
ート１０を介して外部へ放出するために、封止樹脂２１
には熱導電性の良いアルミナを３０ｗｔ％以上含有した
熱硬化性のエポキシ系樹脂を使用している。
続部の信頼性向上および半導体チップ１および配線基板
５に形成されている回路の保護のために封止樹脂２１で
封止している。半導体チップ１で発生した熱を絶縁プレ
ート１０を介して外部へ放出するために、封止樹脂２１
には熱導電性の良いアルミナを３０ｗｔ％以上含有した
熱硬化性のエポキシ系樹脂を使用している。
【００３７】さらに、配線基板５のパッド電極１３には
ハンダボール１７を形成している。このハンダボール１
７には、ＳｎとＰｂとの比率が６：４の組成のハンダを
用いている。このハンダボール１７を介してこの半導体
装置と外部の配線基板との電気的接続を行っている。
ハンダボール１７を形成している。このハンダボール１
７には、ＳｎとＰｂとの比率が６：４の組成のハンダを
用いている。このハンダボール１７を介してこの半導体
装置と外部の配線基板との電気的接続を行っている。
【００３８】
【発明の効果】以上説明したように、本発明はハンダボ
ール搭載側に絶縁プレートを介してハンダボールを搭載
しているので、ハンダボールを半導体チップ下に配置し
ても、半導体チップ下のハンダボールのコプラナリティ
ー精度が良く、外部配線基板との接続が安定した接続が
得られ、また、ハンダボール間の間隔が狭くなっても接
続部への応力を緩和して接続信頼性を損なわない。
ール搭載側に絶縁プレートを介してハンダボールを搭載
しているので、ハンダボールを半導体チップ下に配置し
ても、半導体チップ下のハンダボールのコプラナリティ
ー精度が良く、外部配線基板との接続が安定した接続が
得られ、また、ハンダボール間の間隔が狭くなっても接
続部への応力を緩和して接続信頼性を損なわない。
【００３９】また、伝導性の良い絶縁プレートをハンダ
ボール側に配置することで、半導体チップより発生する
熱を効率よく放熱することができる。
ボール側に配置することで、半導体チップより発生する
熱を効率よく放熱することができる。
【図１】本発明の第１の実施形態における半導体装置を
示す断面図である。
示す断面図である。
【図２】本発明の第１の実施形態における半導体チップ
の平面図である。
の平面図である。
【図３】本発明の第１の実施形態における半導体チップ
の断面図である。
の断面図である。
【図４】本発明の第１の実施形態における配線基板の平
面図である。
面図である。
【図５】本発明の第１の実施形態における配線基板の断
面図である。
面図である。
【図６】本発明の第２の実施形態における半導体装置を
示す断面図である。
示す断面図である。
【図７】本発明の第２の実施形態における半導体チップ
の平面図である。
の平面図である。
【図８】本発明の第２の実施形態における半導体チップ
の断面図である。
の断面図である。
【図９】本発明の第２の実施形態における配線基板の平
面図である。
面図である。
【図１０】本発明の第２の実施形態における配線基板の
断面図である。
断面図である。
【図１１】従来例における半導体装置を示すの断面図で
ある。
ある。
１：半導体チップ ２：電極
５：配線基板 １０：絶縁プレート １１：ハンダボール １６：電極 １７：ハンダボール
１８：貫通穴
５：配線基板 １０：絶縁プレート １１：ハンダボール １６：電極 １７：ハンダボール
１８：貫通穴
Claims (4)
- 【請求項１】 回路形成面に形成した外部引き出し用の
電極をもつ半導体チップと、半導体チップを搭載する側
には前記半導体チップの電極と電気的接続を行うための
電極や配線を配し、外部の配線基板と電気的な接続を行
う側に配線や前記外部の配線基板と電気的接続を行うパ
ッド電極を形成した配線基板と、前記配線基板よりも熱
伝導率の良い材料をもちいた絶縁プレートと、前記の配
線基板と絶縁プレートとのあいだに、配線基板と絶縁プ
レートとを接着する接着層と、前記外部の配線基板と電
気的接続を行う前記パッド電極上にはハンダで形成した
突起端子を有し、 少なくとも前記半導体チップと電気的接続した接続部を
封止樹脂で覆われている構造を有し、 半導体チップを配線基板にフェイスアップで搭載するこ
とを特徴とする半導体装置。 - 【請求項２】 回路形成面に形成した外部引き出し用の
電極に突起電極をもつ半導体チップと、前記半導体チッ
プを搭載する側には前記半導体チップの突起電極と電気
的接続を行うための電極と配線とを配し、外部の配線基
板と電気的な接続を行う側には前記外部の配線基板と電
気的接続を行うパッド電極や配線を形成した配線基板
と、前記配線基板よりも熱伝導率が良く、かつ電気的に
絶縁性である材料をもちいた絶縁プレートと、前記の配
線基板と絶縁プレートとの間に、配線基板と絶縁プレー
トとを接着する接着層と、前記外部の配線基板と電気的
接続を行う前記パッド電極上にはハンダで形成した突起
端子を有し、 前記半導体チップと前記配線基板との間隙に封止樹脂を
注入した構造を有し、半導体チップを配線基板にフェイ
スダウンで搭載することを特徴とする半導体装置。 - 【請求項３】 請求項１または２記載の絶縁性プレート
の貫通穴の内周面の表面材料は、 Ｓｎ、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、ハンダから選択される
ことを特徴とする半導体装置。 - 【請求項４】 請求項２記載の封止樹脂は、 熱導電性の良いアルミナを３０ｗｔ％以上有することを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11021542A JP2000223609A (ja) | 1999-01-29 | 1999-01-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11021542A JP2000223609A (ja) | 1999-01-29 | 1999-01-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000223609A true JP2000223609A (ja) | 2000-08-11 |
Family
ID=12057878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11021542A Pending JP2000223609A (ja) | 1999-01-29 | 1999-01-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000223609A (ja) |
-
1999
- 1999-01-29 JP JP11021542A patent/JP2000223609A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5583377A (en) | Pad array semiconductor device having a heat sink with die receiving cavity | |
| KR100698526B1 (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
| EP1256980B1 (en) | Ball grid array package with a heat spreader and method for making the same | |
| KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| KR100714917B1 (ko) | 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지 | |
| US6459163B1 (en) | Semiconductor device and method for fabricating the same | |
| JP3147053B2 (ja) | 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法 | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| KR20110085481A (ko) | 적층 반도체 패키지 | |
| KR20080014004A (ko) | 인터포저 및 반도체 장치 | |
| KR20020057349A (ko) | 히트 싱크가 부착된 볼 그리드 어레이 패키지 | |
| JPH0817964A (ja) | 半導体装置及びその製造方法及び基板 | |
| JPH11340365A (ja) | 絶縁性配線基板及び樹脂封止型半導体装置 | |
| JP2000022027A (ja) | 半導体装置、その製造方法およびパッケージ用基板 | |
| JP2000294723A (ja) | 積層型半導体装置およびその製造方法 | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| JP3148718B2 (ja) | 熱的及び電気的に増強された半導体パッケージ | |
| JP3847839B2 (ja) | 半導体装置 | |
| KR100192758B1 (ko) | 반도체패키지의 제조방법 및 구조 | |
| JP2003224228A (ja) | 半導体装置用パッケージ並びに半導体装置及びその製造方法 | |
| KR19980025624A (ko) | 볼 그리드 어레이 반도체 패키지 | |
| KR100203932B1 (ko) | 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지 | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| JP2000223609A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070807 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080108 |