JP2000216203A - Ｂｇａ用テ―プキャリアおよびそれを用いた半導体装置 - Google Patents

Ｂｇａ用テ―プキャリアおよびそれを用いた半導体装置

Info

Publication number
JP2000216203A
JP2000216203A JP11016548A JP1654899A JP2000216203A JP 2000216203 A JP2000216203 A JP 2000216203A JP 11016548 A JP11016548 A JP 11016548A JP 1654899 A JP1654899 A JP 1654899A JP 2000216203 A JP2000216203 A JP 2000216203A
Authority
JP
Japan
Prior art keywords
lead
leads
tape carrier
insulating film
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11016548A
Other languages
English (en)
Other versions
JP3424581B2 (ja
Inventor
Yasuharu Kameyama
康晴 亀山
Norio Okabe
則夫 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP01654899A priority Critical patent/JP3424581B2/ja
Priority to DE10002639A priority patent/DE10002639B4/de
Priority to SG200000425A priority patent/SG97137A1/en
Priority to TW089101127A priority patent/TW448519B/zh
Priority to KR1020000003407A priority patent/KR100641854B1/ko
Priority to IT2000MI000093A priority patent/IT1316298B1/it
Priority to US09/491,469 priority patent/US6281570B1/en
Publication of JP2000216203A publication Critical patent/JP2000216203A/ja
Application granted granted Critical
Publication of JP3424581B2 publication Critical patent/JP3424581B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【課題】 製造が容易で、配線パターンの高密度化を実
現でき、耐湿性を向上させ、信頼性を高めたＢＧＡ用テ
ープキャリアと、それを用いた半導体装置を提供する。 【解決手段】 中央にデバイスホールを形成した絶縁フ
ィルム７に、所定のパターンで形成した半田ボール用の
ランド１２と、半導体チップに接続されるリード９と、
他端がリード９に接続され、絶縁フィルム７に形成され
ためっき用給電リード１３と、給電リードの途中に設け
た切断容易部１９を有することを特徴とするＢＧＡ用テ
ープキャリアに構成する。また、テープキャリア２は、
絶縁フィルム７の外部へ引き出された一端を有し、他端
が複数のリード９に接続されて絶縁フィルム７に形成さ
れためっき用給電リード１３を有し、めっき用給電リー
ド１３は、半導体チップ１の搭載時に複数のリードとの
接続を切断されることを特徴とする半導体装置に構成す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ＢＧＡ（Ball G
rid Array)用テープキャリアおよびこのテープキャリア
を用いた半導体装置に関し、特に配線密度および耐湿性
の向上を図ったＢＧＡ用テープキャリアおよびそれを用
いた半導体装置に関する。
【０００２】
【従来の技術】最近、パッケージの小型化、高密度実装
化の要求に伴って、高密度配線の容易なテープキャリア
を用いたＢＧＡ構造のＣＳＰ（Chip Size Package)と呼
ばれる小型のパッケージ（半導体装置）が提案されてい
る。特に、半導体装置の小型化に伴い、半導体チップの
サイズにほぼ等しい大きさのパッケージが幾種類も開発
されており、中でも、ＴＥＳＳＥＲＡ社が考案したマイ
クロＢＧＡパッケージは、信頼性の高い半導体パッケー
ジとして注目されている。
【０００３】この半導体装置の構成は、開口部を有する
テープキャリアの片面に設けてあるシリコーン樹脂層の
上に、電極がチップの中心線に沿って整列して形成され
ているセンターパッド型式の半導体チップを搭載した形
式が主流である。半導体チップの電極部と、テープキャ
リアに形成された半田ボールに接続してあるリードと、
テープキャリアの開口部は、絶縁性の封止材によって埋
められ保護されている。
【０００４】図５、図６は、従来のテープキャリアの配
線パターンの構成を示し、中央に形成されたデバイスホ
ール１０と、ビアホール１１とを有するポリイミド等の
絶縁フィルム７と、リード９とランド１２を含む導体層
８の配線パターンに電気めつき層１４を施すためのめつ
き用給電リード１３とを有している。テープキャリア２
の下には、半導体チップを搭載するときの弾性体（エラ
ストマ）３を有し、めつき用給電リード１３の外端は、
電気めつき層１４の形成後に、外形抜き具１７などの治
具により切断され除去される。
【０００５】テープキャリアの製造は、ポリイミド等の
絶縁フィルム７を打ち抜いてデバイスホール１０と、ビ
アホール１１とを形成したのち、フォトエッチング法に
より絶縁フィルム７の上にリード９、ランド１２、給電
リード１３の導体層８の配線パターンが形成される。配
線パターンに電気金めつき１４を施した後は、外部に出
ている給電リード１３が外形抜き具１７により切断され
除去される。その後、導体層８の上に弾性体３（エラス
トマ）が絶縁フィルム７の縁から突出しないように設け
られる。
【０００６】図７は、従来のＢＧＡ形式の半導体装置の
構造を示している。図８は、半導体装置の平面（半田ボ
ール面側）を示し、図９は、半導体装置の底面（半導体
チップ面側）を示している。半導体装置の構成は、半導
体チップ１と、テープキャリア２と、半導体チップ１と
テープキャリア２の両者を固定している弾性体（エラス
トマ）３と、半導体チップ１の電極部４を保護する封止
材５と、半導体装置用電極となる半田ボール６とを有し
ている。この半導体装置の構成によると、テープキャリ
アの弾性体３側には半導体チップ１が搭載して固定さ
れ、半導体チップ１の電極４とテープキャリアのリード
９は電気的に接合される。さらに接合した半導体チップ
１の電極４およびリード９とデバイスホール１０は、絶
縁性の封止材５により気密に封止されている。そして、
半田ボール６をテープキャリアのランド１２に乗せ、最
後に個片切断ライン２１（図６）を切断して半導体装置
が仕上げられている。
【０００７】
【発明が解決しようとする課題】しかし、従来のテープ
キャリアによると、個々のリード９に対してそれぞれ給
電リード１３を引き回しているために、配線パターンが
増加し、高密度配線の形成が容易ではなく、従って、小
型化・多ピン化の要求に対応することが困難である。さ
らに、従来のテープキャリアを使用した半導体装置によ
ると、パッケージの完成後、耐湿性を評価するためのＰ
ＣＴ（Pressure Cooker Test）を行うと、パッケージの
外部に露出している給電リード１３の端面から水分（図
９）が浸入し、半導体チップの電極部４と接続している
リード９にまで水分が到達して、半導体チップの電極部
４に腐食が発生するという問題があった。
【０００８】それ故、本発明の目的は、テープキャリア
の製造が容易で、配線パターンの高密度化を実現できる
ＢＧＡ用テープキャリアおよびそれを用いた半導体装置
を提供することにある。
【０００９】また、本発明の目的は、テープキャリアの
配線パターンの耐湿性を向上させ、パッケージの信頼性
を高めたＢＧＡ用テープキャリアおよびそれを用いた半
導体装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明は、上記の目的を
実現するため、絶縁フィルム上に半田ボール用のランド
と半導体チップに接続されるリードと前記ランドと前記
リードを接続する配線を所定のパターンで形成されたＢ
ＧＡ用テープキャリアにおいて、前記絶縁フィルムの外
部へ引き出された一端を有し、他端が前記リードあるい
は前記配線に接続されて前記絶縁フィルムに形成され、
途中に切断容易部を有するめっき用給電リードを備えた
ことを特徴とするＢＧＡ用テープキャリアを提供する。
【００１１】また、本発明は、上記の目的を実現するた
め、半導体チップと、前記半導体チップの複数の電極に
接続された複数のリード、および前記複数のリードを外
部回路へ接続する複数の半田ボールを絶縁フィルム上に
配置したＢＧＡ用テープキャリアによって構成される半
導体装置において、前記ＢＧＡ用テープキャリアは、一
端が前記絶縁フィルムの外部へ引き出され、他端が前記
複数のリードに接続されて前記絶縁フィルムに形成され
ためっき用給電リードを有し、前記めっき用給電リード
は、前記半導体チップの搭載時に前記複数のリードとの
接続を切断されていることを特徴とする半導体装置を提
供する。
【００１２】
【発明の実施の形態】図１は、本発明の実施の形態によ
るＢＧＡ用テープキャリアの構成を示している。テープ
キャリアは、中央に形成されたデバイスホール１０と、
ビアホール１１とを有するポリイミド等の絶縁フィルム
７と、絶縁フィルム７上に所定の配線パターンで形成さ
れた半田ボール用のランド１２と、半導体チップの電極
部４と電気的に接続するためのリード９と、リード９に
接続されているめっき用給電リード１３とを有し、めっ
き用給電リード１３の途中には切断容易部（図３と図４
で詳述）を有している。めっき用給電リード１３は、一
端は絶縁フィルム７の外部へ引き出され、他端はリード
９に接続されているので、リード９と給電リード１３と
を結線して形成される回路は、金の電気めつき層１４を
施す場合の給電回路として使用される。テープキャリア
の下側には、半導体チップを搭載するための弾性体（エ
ラストマ）３を有している。電気めつき層１４の形成後
は、絶縁フィルム７の外部へ引き出されている給電リー
ド１３の外周は不要となるので、治具により切断し除去
される。なお、連続して製造されているテープキャリア
は、最後に弾性体（エラストマ）３を取り付けたのち、
テープキャリア２の個片切断ライン２１を切断してＢＧ
Ａ用テープキャリアに仕上げられる。
【００１３】図２は、本発明の実施の形態によるＢＧＡ
形式の半導体装置の構造を示している。半導体装置は、
半導体チップ１と、半導体チップ１の複数の電極部４に
接続された複数のリード９と、複数のリード９を外部回
路へ接続する複数の半田ボール６を絶縁フィルム７の上
に配置したテープキャリア２と、一端が絶縁フィルム２
の外部へ引き出され、他端が複数のリード９に接続され
て絶縁フィルム７に形成されためっき用給電リード１３
とを有している。半導体チップ１は、テープキャリア２
に固定されている弾性体３（エラストマ）に搭載されて
おり、半導体装置用電極となる半田ボール６は、絶縁フ
ィルム７に形成したビアホール１１を介してランド１２
に乗せられており、絶縁フィルム７の中央に形成したデ
バイスホール１０の位置では、リード９と半導体チップ
の電極部４が接続されているとともに、絶縁性の封止材
５によって埋められ保護されている。
【００１４】図２に示した実施の形態による半導体装置
の構成によると、めっき用給電リード１３は、半導体チ
ップ１の搭載時に複数のリード９とリード先端アンカー
部２３との接続が機械的な手段により切断される。めっ
き用給電リード１３とリード９とリード先端アンカー部
２３との接続関係は、めっき用給電リード１３の一部
で、パッケージ組み立て時以降は、切断されて分離され
た状態になっている。リード９とめっき用給電リード１
３との間は、電気めつき層１４の形成後、半導体装置組
み立ての時点で、リード先端の位置で切断されて分離さ
れているから、露出しているめっき用給電リード１３か
ら仮に水分が矢印のように浸入しようとしても、水分の
浸入は、リード部９とリード先端アンカー部２３との切
断されている部分の位置で阻止され、半導体チップの電
極部４への浸水は防止される。しかも、めっき用給電リ
ード１３は一本であり、半導体チップ１は、テープキャ
リアに弾性体（エラストマ）３の側に搭載して固定され
ており、半導体チップの電極部４とリード部９との接続
部分は、デバイスホール１０とともに、絶縁性の封止材
５により気密に封止されているので、パッケージの耐湿
性は十分に確保される。また、めっき用給電リード１３
は一本であるから、配線パターンの高密度配線が実現で
きる。
【００１５】図３は、半導体装置（図２）に用いたノッ
チリードの形状を示し、めっき用給電リード１３に接続
され、テープキャリアのデバイスホール１０へ片持ち式
に突き出ている相互に接続されためっき用給電リード１
３の形状は、デバイスホール１０を跨ぐように設けられ
ており、めっき用給電リード１３の一部にはパッケージ
組み立て時に容易に切断が出来るように切り欠き部（ノ
ッチ）１９から成る切断容易部が設けられてノッチリー
ド２０が構成されている。リード根元部２２と隣接する
リード先端アンカー部２３とは、結線した状態に形成さ
れていることで、リード９への給電を行えるように構成
されている。めっき用給電リード１３からの給電は、デ
バイスホール１０に位置するリード９のいずれかの片端
のリード先端アンカー部２３にのみ接続するだけで回路
が構成されているから一本のめっき用給電リード１３の
みで、電気めっき時の給電が可能である。そして、相互
に接続されたリード９の一部には、パッケージ組み立て
時に容易に切断が出来るように切り欠き部（ノッチ）１
９から成る切断容易部が設けられてノッチリード２０が
構成されており、しかも、この切り欠き部（ノッチ）１
９は、パッケージ組み立て以降は、絶縁性の封止材５を
注入する前に機械的な手段により切断されて分離された
状態になるので、露出しているめっき用給電リード１３
から仮に水分が浸入したとしても、水分は切り欠き部１
９の切断部分の位置で浸入は阻止される。
【００１６】図４は、他の実施に形態のノッチリードの
形状を示し、めっき用給電リード１３に接続され、テー
プキャリアのデバイスホール１０へ片持ち式に突き出て
いる独立した複数のリード９の形状は、デバイスホール
１０を跨ぐように設けられており、めっき用給電リード
１３の一部にはパッケージ組み立て時に容易に切断が出
来るように切り欠き部（ノッチ）１９から成る切断容易
部が設けられてノッチリード２０が構成されている。こ
の切り欠き部（ノッチ）１９は、パッケージ組み立て以
降は、絶縁性の封止材５を注入する前に機械的な手段に
より切断されて分離された状態になるので、露出してい
るめっき用給電リード１３から水分が浸入しても、水分
は切り欠き部１９の切断部分の位置で浸入は阻止され
る。
【００１７】
【発明の効果】本発明のＢＧＡ用テープキャリアおよび
それを用いた半導体装置によると、めっき用給電リード
がパッケージ外部に露出していても、リードとめっき用
給電リードとの間には、容易に切断可能な切り欠き部か
ら成る切断容易部が設けられた構成のノッチリードが使
用されており、半導体装置組み立て時以降は、切り欠き
部は切断されて分離された状態になっている。このた
め、パッケージ外部に露出しているめっき用給電リード
から水分が浸入しても、切り欠き部の位置でその進入は
阻止されて、中央部に設けられた半導体チップの電極部
までは水分は進入しないため、浸水による電極部の腐食
は発生せず、半導体装置の耐湿性を著しく向上させ、半
導体装置の信頼性を著しく高めたＢＧＡ用テープキャリ
アおよびそれを用いた半導体装置を提供できるという効
果が得られる。
【００１８】また、本発明のＢＧＡ用テープキャリアお
よびそれを用いた半導体装置によると、ノッチリード
は、リード根元部と隣接するリード先端アンカー部とが
結線されており、めっき用給電リードは、デバイスホー
ルに位置するリードのいずれかの片端のリード先端アン
カー部にのみ接続するだけで給電可能なように構成され
ているから、従来の技術のような多数のめっき用給電リ
ードは不要となり、めっき用給電リードの本数を大幅に
低減させることができる。この結果、テープキャリアの
製造が容易で、配線パターンの高密度配線が可能とな
り、小型化・多ピン化の要求に対応したＢＧＡ用テープ
キャリアおよびそれを用いた半導体装置を提供すること
ができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるＢＧＡ用テープキャ
リアの配線パターンをを示す平面説明図。
【図２】本発明の実施の形態による半導体装置を示す説
明図。
【図３】図２に示す半導体装置に使用されるノッチリー
ド形状を示す説明図。
【図４】本発明の他の実施の形態によるノッチリード形
状を示す説明図。
【図５】従来の技術によるテープキャリアの構成を示す
断面説明図。
【図６】従来の技術によるテープキャリアの配線パター
ンを示す平面説明図。
【図７】従来の技術による半導体装置を示す説明図。
【図８】図７に示す半導体装置の平面図（半田ボール
面）。
【図９】図７に示す半導体装置の底面図（半導体チップ
面）。
【符号の説明】
１ 半導体チップ ２ テープキャリア ３ 弾性体（エラストマ） ４ 半導体チップの電極部 ５ 絶縁性の封止材 ６ 半田ボール ７ ポリイミド等の絶縁フィルム ８ テープキャリアの導体層 ９ リード 10 デバイスホール 11 ビアホール 12 ランド 13 めつき用給電リード 14 金の電気めつき層 17 外形抜き具 18 ビームリード 19 切り欠き部（ノッチ） 20 ノッチリード 21 個片切断ライン 22 リード根元部 23 リード先端アンカー部

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】絶縁フィルム上に半田ボール用のランドと
    半導体チップに接続されるリードと前記ランドと前記リ
    ードを接続する配線を所定のパターンで形成されたＢＧ
    Ａ用テープキャリアにおいて、 前記絶縁フィルムの外部へ引き出された一端を有し、他
    端が前記リードあるいは前記配線に接続されて前記絶縁
    フィルムに形成され、途中に切断容易部を有するめっき
    用給電リードを備えたことを特徴とするＢＧＡ用テープ
    キャリア。
  2. 【請求項２】前記リードは、相互に接続された複数のリ
    ードによって構成され、前記めっき用給電リードは、前
    記複数のリードに共通に接続された単一のめっき用給電
    リードによって構成される請求項１記載のＢＧＡ用テー
    プキャリア。
  3. 【請求項３】前記リードは、独立した複数のリードによ
    って構成され、前記めっき用給電リードは、前記複数の
    リードに対応した複数のめっき用給電リードによって構
    成される請求項１記載のＢＧＡ用テープキャリア。
  4. 【請求項４】半導体チップと、前記半導体チップの複数
    の電極に接続された複数のリード、および前記複数のリ
    ードを外部回路へ接続する複数の半田ボールを絶縁フィ
    ルム上に配置したＢＧＡ用テープキャリアによって構成
    される半導体装置において、 前記ＢＧＡ用テープキャリアは、一端が前記絶縁フィル
    ムの外部へ引き出され、他端が前記複数のリードに接続
    されて前記絶縁フィルムに形成されためっき用給電リー
    ドを有し、 前記めっき用給電リードは、前記半導体チップの搭載時
    に前記複数のリードとの接続を切断されていることを特
    徴とする半導体装置。
  5. 【請求項５】前記リードは、相互に接続された複数のリ
    ードによって構成され、前記めっき用給電リードは、前
    記複数のリードに共通に接続された単一のめっき用給電
    リードによって構成される請求項４記載の半導体装置。
  6. 【請求項６】前記リードは、独立した複数のリードによ
    って構成され、前記めっき用給電リードは、前記複数の
    リードに対応した複数のめっき用給電リードによって構
    成される請求項４記載の半導体装置。
JP01654899A 1999-01-26 1999-01-26 Ｂｇａ用テープキャリアおよびそれを用いた半導体装置 Expired - Fee Related JP3424581B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP01654899A JP3424581B2 (ja) 1999-01-26 1999-01-26 Ｂｇａ用テープキャリアおよびそれを用いた半導体装置
DE10002639A DE10002639B4 (de) 1999-01-26 2000-01-21 Bandträger für ein BGA und eine Halbleitervorrichtung, die diesen benutzt
TW089101127A TW448519B (en) 1999-01-26 2000-01-24 Tape carrier for BGA and semiconductor device using the same
SG200000425A SG97137A1 (en) 1999-01-26 2000-01-24 Tape carrier for bga and semiconductor device using the same
KR1020000003407A KR100641854B1 (ko) 1999-01-26 2000-01-25 비.지.에이.용 테이프 캐리어 및 그것을 이용한 반도체장치
IT2000MI000093A IT1316298B1 (it) 1999-01-26 2000-01-26 Supporto a nastro per bga e dispositivo a semiconduttore utilizzantelo stesso
US09/491,469 US6281570B1 (en) 1999-01-26 2000-01-26 Tape carrier for BGA and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01654899A JP3424581B2 (ja) 1999-01-26 1999-01-26 Ｂｇａ用テープキャリアおよびそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2000216203A true JP2000216203A (ja) 2000-08-04
JP3424581B2 JP3424581B2 (ja) 2003-07-07

Family

ID=11919338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01654899A Expired - Fee Related JP3424581B2 (ja) 1999-01-26 1999-01-26 Ｂｇａ用テープキャリアおよびそれを用いた半導体装置

Country Status (7)

Country Link
US (1) US6281570B1 (ja)
JP (1) JP3424581B2 (ja)
KR (1) KR100641854B1 (ja)
DE (1) DE10002639B4 (ja)
IT (1) IT1316298B1 (ja)
SG (1) SG97137A1 (ja)
TW (1) TW448519B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4412828B2 (ja) * 2000-08-03 2010-02-10 Ｏｋｉセミコンダクタ株式会社 半導体パッケージの測定用ソケット及びその測定方法
JP2002252304A (ja) * 2001-02-23 2002-09-06 Toshiba Corp 半導体装置およびこれに用いられる支持基板
JP4103342B2 (ja) * 2001-05-22 2008-06-18 日立電線株式会社 半導体装置の製造方法
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
JP3625815B2 (ja) * 2002-11-12 2005-03-02 沖電気工業株式会社 半導体装置とその製造方法
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
CN104183574B (zh) * 2013-05-22 2017-02-08 中芯国际集成电路制造(上海)有限公司 半导体测试结构及测试方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136212A (ja) * 1991-11-15 1993-06-01 Hitachi Cable Ltd Ｔａｂ用テープキヤリアの製造方法
WO1995018522A1 (fr) * 1993-12-24 1995-07-06 Ibiden Co., Ltd. Carte a circuits imprimes
DE19601388A1 (de) * 1996-01-16 1997-07-24 Siemens Ag Leiterplatten-Trägervorrichtung
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP3480291B2 (ja) * 1998-01-08 2003-12-15 日立電線株式会社 半導体装置及び電子装置
JP2000286294A (ja) * 1999-03-30 2000-10-13 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
SG97137A1 (en) 2003-07-18
JP3424581B2 (ja) 2003-07-07
US6281570B1 (en) 2001-08-28
DE10002639B4 (de) 2007-09-13
ITMI20000093A1 (it) 2001-07-26
ITMI20000093A0 (it) 2000-01-26
TW448519B (en) 2001-08-01
KR20000053603A (ko) 2000-08-25
DE10002639A1 (de) 2001-02-22
KR100641854B1 (ko) 2006-11-03
IT1316298B1 (it) 2003-04-10

Similar Documents

Publication Publication Date Title
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6734557B2 (en) Semiconductor device
US8633598B1 (en) Underfill contacting stacking balls package fabrication method and structure
KR100223727B1 (ko) 반도체 장치
KR101296572B1 (ko) 반도체 장치의 제조 방법
JP3574450B1 (ja) 半導体装置、及び半導体装置の製造方法
US6867068B2 (en) Semiconductor device, method of making the same, circuit board, and film carrier tape
US6236112B1 (en) Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate
JPH11233688A (ja) 半導体パッケージ用基板とそれを用いたｌｇａ半導体パッケージ及びその製造方法
US5773895A (en) Anchor provisions to prevent mold delamination in an overmolded plastic array package
JPH1050883A (ja) 半導体装置およびその製造方法
JP2000216203A (ja) Ｂｇａ用テ―プキャリアおよびそれを用いた半導体装置
JP2006294976A (ja) 半導体装置およびその製造方法
US20160007463A1 (en) Electronic device module and method of manufacturing the same
US20010022391A1 (en) Substrate for semiconductor device and semiconductor device fabrication using the same
JP4737995B2 (ja) 半導体装置
KR200231862Y1 (ko) 반도체 패키지
KR100246367B1 (ko) 반도체 패키지 및 그 제조방법
JP4917979B2 (ja) 半導体装置及びその製造方法
JP2001118951A (ja) 半導体装置
KR200328474Y1 (ko) 볼그리드어레이패키지
JP2003017620A (ja) 半導体装置およびその製造方法
JP2001024033A (ja) 半導体素子実装用テープ、半導体装置及びそれらの製造方法
KR100195512B1 (ko) 칩 스케일 패키지 및 그 제조 방법
JP2840293B2 (ja) Ｔａｂ用テープ及びこれを用いた半導体装置

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100502

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100502

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees