JP2000194580A - Ｃｐｕ開発支援装置 - Google Patents

Abstract

(57)【要約】 【課題】 評価対象となるＣＰＵが搭載される回路基板
のデバッグ作業をより容易に行うことができるＣＰＵ開
発支援装置を提供する 【解決手段】 エバチップ１３は、評価対象マイコンに
搭載されたＣＰＵの動作をエミュレートする場合に、内
部ＲＡＭ１３ａに書込んだデータを外部にも出力し、ロ
ギングコントローラ２３を介してデータロギング用メモ
リ２２に時系列で書込む。また、データロギング用メモ
リ２２にデータを書込む場合には、ロギングコントロー
ラ２３のタイムスタンプデータ付加部２３ｂにより書き
込み時点を示すタイムスタンプデータを付加する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、評価対象となるＣ
ＰＵが搭載される回路基板上において、当該ＣＰＵの動
作をエミュレートするＣＰＵ開発支援装置に関する。

【０００２】

【従来の技術】このような開発支援装置たるＩＣＥ(In
Circuit Emulator) の従来構成例を図５に示す。ＩＣＥ
は、その本体１内部に評価対象となるＣＰＵ，或いはマ
イクロコンピュータに内蔵されているＣＰＵ（ターゲッ
ト）の動作をエミュレートする評価用チップ（エバチッ
プ，何れも図示せず）を備えている。そして、ターゲッ
トのマイクロコンピュータ（マイコン）が搭載される回
路基板（ターゲットシステム）２には、ターゲットのマ
イコンの代わりにソケット３を配置しておき、そのソケ
ット３に本体１から延長されるポッド（プローブ）４を
接続することで評価用チップを回路基板２と電気的に接
続するようになっている。

【０００３】また、ＩＣＥは、ホストマシンたるパソコ
ン（パーソナルコンピュータ）５に接続されるようにな
っている。そして、作業者は、回路基板２に電源を投入
して、パソコン５から評価用チップにプログラムをダウ
ンロードさせて１ステップ毎に実行させたり、プログラ
ムにブレークポイントを設定して実行途中のレジスタや
メモリの状態を確認しながら、プログラム或いは回路基
板２のデバッグができるようになっている。

【０００４】

【発明が解決しようとする課題】従来のＩＣＥでは、作
業者は、プログラムを連続的に実行させた結果について
は、主に、プログラムに記述されたコマンドの実行順序
を記録するトレース機能を用いてデバッグを行ってい
た。ところが、マイクロコンピュータの能力は年々向上
し、それに伴って回路基板２により実現される機能もよ
り多様となることから、プログラムも規模が大きくなり
且つ複雑化する傾向にある。そのため、従来のようにト
レース機能にのみ頼ってデバッグを行うことが次第に困
難になって来ているという問題がある。

【０００５】そこで、評価用チップがエミュレーション
動作している場合に内部ＲＡＭに書込んでいるデータを
必要に応じて参照し、そのデータをトレースされたコマ
ンドの実行順序と合わせて解析することで、デバッグを
より容易に行い得るようにしたいという要望がある。

【０００６】しかしながら、従来のＩＣＥでは、前記エ
ミュレーション動作中の内部ＲＡＭデータについては、
リアルタイムで一時的にパソコン５の画面に表示させた
り、或いは、ＩＣＥ本体１に設けた表示用のＬＥＤを点
消灯させて表示させることしかできなかった。従って、
比較的長期間のエミュレート動作に渡るデータ値の変化
を記憶する手段がなく、デバッグに有効に利用すること
はできなかった。

【０００７】また、内部ＲＡＭのデータをパソコン５の
画面に表示させるためには、その表示用のデータを評価
用チップによってパソコン５側に転送させる必要があ
り、そのためには、評価用チップのエミュレーション動
作を一時的に停止させなければならない。従って、その
エミュレーション動作の停止中に、外部入力信号の大き
な変化や、割込み入力のような何らかのイベントが発生
した場合には、そのイベントの発生に基づく処理が実行
されずデータの変化を記憶することができないという問
題もある。

【０００８】一方、比較的長い期間に渡るデータの変化
履歴を収集する装置としてデータロガーがあり、そのデ
ータロガーをＩＣＥと併用することによってデバッグを
行うことも考えられる。しかしながら、２つの装置を併
用しようとすると配置スペースを余分に必要とする上、
回路基板２に対する配線も繁雑となり取り扱いが煩わし
く作業性を低下させることになる。加えて、２つの装置
を購入しなければならないので、開発コストが上昇して
しまう。

【０００９】本発明は上記事情に鑑みてなされたもので
あり、その目的は、評価対象となるＣＰＵが搭載される
回路基板のデバッグ作業をより容易に行うことができる
ＣＰＵ開発支援装置を提供することにある。

【００１０】

【課題を解決するための手段】請求項１記載のＣＰＵ開
発支援装置によれば、評価用チップは、評価対象となる
ＣＰＵの動作をエミュレートして実行した処理に基づく
データを必要に応じて外部に出力した場合に、そのデー
タは、書き込み時点を示すタイムスタンプデータが付加
されてデータロギング用メモリに時系列で記憶される。
即ち、評価用ＣＰＵがエミュレーション動作を所定期間
に渡って行った場合に、データが変化して行く履歴がデ
ータロギング用メモリに記憶される。

【００１１】従って、作業者は、例えば、評価用チップ
によるエミュレーション動作の終了後に、データロギン
グ用メモリに時系列で記憶されているデータの内容をト
レース手段により別個に記憶されている評価用チップの
命令実行順序と併せて解析することができるので、従来
とは異なり、データロガーを別個に用意することなく、
プログラムが複雑な場合であってもデバッグを容易に行
うことができ作業性が良好となる。

【００１２】また、作業者は、評価用チップのエミュレ
ーション動作中にリアルタイムでデータを表示させる必
要がないので、イベントの発生に基づくデータの変化な
どを取り零す可能性を小さくすることができる。更に、
従来のようにＬＥＤを用いてデータをリアルタイムで表
示させるものとは異なり、記憶されたデータを例えばＨ
ＥＸコードやＡＳＣＩＩコードなどのテキストデータと
して出力することができるので、データの解析を容易に
行うことができる。

【００１３】請求項２記載のＣＰＵ開発支援装置によれ
ば、評価対象がマイクロコンピュータに内蔵されている
ＣＰＵであり、当該マイクロコンピュータがＲＡＭを内
蔵している場合にも、その内部ＲＡＭのデータをデータ
ロギング用メモリに時系列で記憶させて解析することが
できる。

【００１４】請求項３記載のＣＰＵ開発支援装置によれ
ば、データロギング用メモリのメモリ空間が、評価対象
ＣＰＵが本来扱い得る最大のメモリ空間よりも大である
場合でも、メモリ制御部がインターフェイスとなってデ
ータロギング用メモリに対するデータの書き込み及び読
み出しを制御するので、より長い時間に渡ってデータの
収集を行うことができる。

【００１５】請求項４記載のＣＰＵ開発支援装置によれ
ば、タイムスタンプ付加部とメモリ制御部とを評価用チ
ップの外部に構成することで、従来の評価用チップを有
する構成の装置に対しても基本的な設計を変更すること
なく本願発明の機能を追加することができる。

【００１６】請求項５記載のＣＰＵ開発支援装置によれ
ば、タイムスタンプ付加部とメモリ制御部とを、例えば
ゲートアレイやＦＰＧＡ(Feild Programable Gate Arra
y)等を用いてワンチップで構成することで、装置全体を
小型且つ低価格で構成することができる。

【００１７】請求項６記載のＣＰＵ開発支援装置によれ
ば、表示制御手段は、トレース手段によって記憶された
命令を表示手段に表示させると同時に、データロギング
用メモリに記憶されたデータを併せて表示させる。従っ
て、作業者は、命令の実行順序とデータの変化状態とを
同時に参照することができるので、評価用チップによる
エミュレーション動作の解析を一層容易に行うことがで
きる。

【００１８】また、請求項７記載のＣＰＵ開発支援装置
によれば、表示制御手段は、データロギング用メモリに
記憶されたデータを、トレース手段によって記憶された
命令の実行順序に応じて書込まれた順に表示手段に併せ
て表示させるので、作業者は、命令の実行順序とデータ
の変化状態との対応をより容易に把握することが可能と
なる。

【００１９】

【発明の実施の形態】以下、本発明の一実施例について
図１乃至図４を参照して説明する。図１は、全体の電気
的構成を示す機能ブロック図である。ＣＰＵ開発支援装
置たるＩＣＥの本体１１に内蔵されているメイン基板１
２には、評価対象となるシングルチップのマイクロコン
ピュータ（マイコン）に内蔵されているＣＰＵの動作を
エミュレートするエバチップ（評価用チップ）１３が搭
載されている。ここで、評価対象マイコンに内蔵されて
いるＣＰＵは、例えば１６ビットＣＰＵであり、同じく
内蔵されているＲＡＭの容量は、例えば２Ｋバイトであ
るものとする。そして、エバチップ１３は、前記ＲＡＭ
と同容量のＲＡＭ１３ａを内蔵している。

【００２０】エバチップ１３は、ホストマシンとしての
パソコン（表示制御手段）１４と、ＩＣＥコントローラ
１５を介して通信を行うようになっている。パソコン１
４とＩＣＥコントローラ１５との間は、例えばＰＣＭＣ
ＩＡ等のパラレルバスインターフェイス１４ａ，１５ａ
を介して接続されている。パソコン１４には、例えばＷ
ＩＮＤＯＷＳ（登録商標）などのオペレーティングシス
テム上で動作するアプリケーションとしてのＩＣＥ用コ
ントロールソフトウエアがインストールされており、そ
のコントロールソフトウエアは、必要に応じて起動され
実行されるようになっている。また、パソコン１４は、
表示手段たるディスプレイ１４ｂを備えている。

【００２１】また、メイン基板１２には、評価対象のマ
イコン（図示せず）が内蔵しているプログラムＲＯＭを
エミュレーションするためのＳＲＡＭ１６が搭載されて
いる。このＳＲＡＭ１６には、パソコン１４側からＩＣ
Ｅコントローラ１５を介して制御プログラムがダウンロ
ードされ、エバチップ１３は、エミュレーション動作を
実行する場合には、ＳＲＡＭ１６より制御プログラムを
読み出すようになっている。

【００２２】回路基板１７は、評価対象マイコンが搭載
される基板であり、例えば、自動車の制御を行うＥＣＵ
(Electric Control Unit) を構成するものである。そし
て、評価対象マイコンが搭載される部分には、当該マイ
コンに代えてソケット（図示せず）が搭載されている。
そのソケットには、ＩＣＥ本体１１から延びるエミュレ
ーションケーブル（ケーブル）１８の先端に配置された
ユーザＰＯＤ１９（プローブ）が接続されるようになっ
ており、エバチップ１３は、それらのケーブル１８及び
ユーザＰＯＤ１９を介して回路基板１７に電気的に接続
されるようになっている。

【００２３】メイン基板１２は、コネクタ２０を介して
サブ基板２１に接続されるようになっている。サブ基板
２１には、データロギング用メモリ（以下、ロギング用
メモリと称す）２２，ロギング用メモリ２２に対して書
き込み及び読み出し制御を行うロギングコントローラ２
３，パフォーマンス部２４及びトレース部（トレース手
段）２５等が搭載されている。

【００２４】ロギング用メモリ２２は、例えば図２に示
すように、４ビット×１Ｍワード構成の４ＭビットＳＲ
ＡＭ２２ａを１２個配置して構成されており、総容量は
４８Ｍビットである。そして、エバチップ１３は、内部
ＲＡＭ１３ａにデータを書込む場合には、そのデータ及
び内部ＲＡＭ１３ａに対する書込みアドレスを外部バス
にも出力して、ロギングコントローラ２３を介してロギ
ング用メモリ２２にアドレス及びデータの書き込みを行
うようになっている。

【００２５】尚、このような動作を実行するエバチップ
１３の機能部分は、評価対象マイコンが実動作するクロ
ックスピード（例えば、８ＭＨｚ）の２倍のスピード
（例えば、１６ＭＨｚ）で処理を実行するようになって
いる。

【００２６】パフォーマンス部２４及びトレース部２５
は、夫々ＰＬＤ(Programable LogicDevice)と数十Ｋバ
イト程度のメモリによって構成されており、エバチップ
（トレース手段）１３が、エミュレーション動作時に並
列してパフォーマンス機能及びトレース機能を実行処理
する場合に使用されるハードウエアである。

【００２７】図２は、ロギング用メモリ２２及びロギン
グコントローラ２３のより詳細な構成を示す機能ブロッ
ク図である。この図２において、ロギング用メモリ２２
のデータ１ワードは４８ビットであり、総ワード数は１
Ｍワードとなっている。その１ワードのデータについ
て、エバチップ１３により書込まれるデータは３０ビッ
トであり、その内訳は、ＲＡＭアドレス１３ビット，Ｒ
ＡＭデータ１６ビットで、残り１ビットは必要に応じて
使用されるフラグである。

【００２８】尚、内部ＲＡＭ１３ａの２Ｋのアドレス空
間に対して必要なビット数は１１ビットである。その他
の２ビット分は、タイマなどのＩ／Ｏ空間レジスタのデ
ータをもロギングするために割り当てられている。１ワ
ードのデータの内その他の１８ビットは、ロギングコン
トローラ２３によって付加されるタイムスタンプデータ
である。

【００２９】ロギングコントローラ２３は、ロギング用
メモリ２２に対してデータの書き込み及び読み出しを行
うメモリ制御部２３ａと、タイムスタンプデータを書き
込みデータに付加するタイムスタンプデータ付加部２３
ｂとで構成されている。

【００３０】メモリ制御部２３ａのタイミングジェネレ
ータ２６には、エバチップ１３やＩＣＥコントローラ１
５が出力する書き込み，読み出しを行うための制御信号
などが与えられている。そして、タイミングジェネレー
タ２６は、例えば、アドレスデコードによってエバチッ
プ１３またはＩＣＥコントローラ１５がロギング用メモ
リ２２に対してアクセスを行うと判定した場合には、前
記制御信号に基づいた適当なタイミングでロギング用メ
モリ２２に対して書き込み，読み出し制御信号を出力す
るようになっている。

【００３１】アドレス出力部２７は、ＩＣＥコントロー
ラ１５よりロギングスタート信号が与えられるとゼロク
リアされるアドレスカウンタを内蔵している。そして、
タイミングジェネレータ２６は、エバチップ１３がロギ
ング用メモリ２２に対してデータの書き込みを行うと判
断した場合には、アドレス出力部２７にアドレスカウン
トパルスを出力するようになっている。アドレス出力部
２７は、そのアドレスカウントパルスをアドレスカウン
タによりカウントし、カウント値をロギング用メモリ２
２のアクセスアドレスとして出力するようになってい
る。

【００３２】また、アドレス出力部２７は、ＩＣＥコン
トローラ１５がロギング用メモリ２２からデータを読み
出す場合には、ＩＣＥコントローラ１５が出力するアド
レスをそのままロギング用メモリ２２のアクセスアドレ
スとして出力するようになっている。

【００３３】バッファ２８には、エバチップ１３が出力
する１３ビットのアドレス及び１６ビットのデータ（及
び１ビットのフラグ）が与えられるようになっている。
また、カウンタ２９は、クロック回路３０より出力され
る例えば周波数２ＭＨｚ程度のクロック信号をカウント
する１８ビットカウンタであり、そのカウント値は、バ
ッファ３１に与えられるようになっている。そして、バ
ッファ２８及び３１は、タイミングジェネレータ２６に
よりイネーブル信号が与えられると、夫々データをロギ
ング用メモリ２２のデータバス（４８ビット）上に出力
するようになっている。

【００３４】以上において、タイミングジェネレータ２
６，アドレス出力部２７及びバッファ２８はメモリ制御
部２３ａを構成しており、クロック回路３０，カウンタ
２９及びバッファ３１は、タイムスタンプデータ付加部
２３ｂを構成している。

【００３５】次に、本実施例の作用について説明する。
作業者は、パソコン１４上でＩＣＥ用のコントロールソ
フトウエアを起動して、制御プログラムをＩＣＥ本体１
１のＳＲＡＭ１６上にダウンロードする。それから、エ
バチップ１３を起動させて開発対象マイコンのエミュレ
ーション動作を開始させ、制御プログラム及び回路基板
１７（ターゲットシステム）のデバッグを行う。

【００３６】また、コントロールソフトウエアにおいて
作業者が予め設定したタイミングでＩＣＥコントローラ
１５よりロギングスタート信号が出力されると、エバチ
ップ１３によって、ロギング用メモリ２２に対する内部
ＲＡＭ１３ａのアドレス及びデータの書き込みが開始さ
れる。この時、エバチップ１３は、プログラムのトレー
スも同時に開始することで、後程、プログラムに記述さ
れた各命令の実行時点と、ロギング用メモリ２２にタイ
ムスタンプデータと共に記憶されるデータとの照合を容
易に行い得るようにする。

【００３７】前述のように、ターゲットシステムである
回路基板１７は、自動車のＥＣＵであり、その回路基板
１７には、外部より空気流量センサやスロットル開度セ
ンサ，エアバッグに使用される加速度センサ等のアナロ
グ入力信号や、イグニッションスイッチ信号やスタータ
信号，エンジン回転信号などのデジタル入力信号が与え
られるようになっている。そして、評価対象のマイコン
は、自動車の運転状態に基づいてそれらの外部入力信号
が変化すると、その変化に応じた演算や信号出力などの
処理を実行するようになっており、エバチップ１３は、
そのマイコンが行う処理をエミュレートする。

【００３８】制御プログラムルーチンを構成する各ソフ
トウエアモジュール（１つのまとまった処理を行うプロ
グラムの単位）の内幾つかについては、処理結果のデー
タを内部ＲＡＭ１３ａ（及びロギング用メモリ２２）に
書き込むようになっている。そのデータの書き込みは、
エバチップ１３がプログラムルーチンを実行する毎に行
われる。

【００３９】エバチップ１３がプログラムルーチンを実
行する毎に、各モジュールによってデータが書き込まれ
る内部ＲＡＭ１３ａのアドレスは、基本的には同一であ
る。本実施例のＩＣＥにおいては、エバチップ１３がロ
ギング用メモリ２２に対してデータの書き込みを行う場
合には、メモリ制御部２３ａは、エバチップ１３が出力
するアドレス（即ち、内部ＲＡＭ１３ａのアクセスアド
レス）とは無関係に、データの書き込み毎にＳＲＡＭ２
２ａに対する２０ビットのアクセスアドレスを１ワード
分ずつインクリメントして出力するようになっている。

【００４０】そして、各書き込み動作（ライトサイク
ル）においては、タイミングジェネレータ２６により、
ＳＲＡＭ２２ａに対してデータを書込むための適切なタ
イミングで、リード／ライト信号やアクセスアドレス，
イネーブル信号が出力される。すると、バッファ２８か
らは、エバチップ１３が出力する内部ＲＡＭアドレス及
び内部ＲＡＭデータがロギング用メモリ２２のデータバ
ス上に出力され、バッファ３１からは、カウンタ２９の
その時点における１８ビットのカウント値がデータバス
上に出力されてデータの書込みが行われる。

【００４１】従って、エバチップ１３によるエミュレー
ション動作（制御プログラムの実行）が継続している間
は、内部ＲＡＭ１３ａに書込まれているデータは、ロギ
ング用メモリ２２にも時系列で順次書込まれて行く。

【００４２】ここで、一例として図３に示すように、ソ
フトウエアモジュールＡ〜Ｅからなる制御プログラムの
ルーチンを考える。各モジュールＡ〜Ｅのうち、モジュ
ールＡ，Ｂ，Ｄ，Ｅは、実行される毎に内部ＲＡＭ１３
ａの例えば“１００Ｈ”番地にアクセスして、エバチッ
プ１３の内部にあるＷＤＴ(Watch Dog Timer) （１）の
カウント値を夫々書込むようになっている。尚、この場
合のＷＤＴは、エバチップ１３の内部レジスタを利用し
たソフトウエアタイマとして構成されている。

【００４３】以上のルーチンが例えば１０ｍｓ周期で実
行されるものとすると、１Ｍワードのロギング用メモリ
２２に記憶可能なデータの収集期間は、以下のようにな
る。 １０４８５７６／（４／０．０１）／６０＝４３．６９… （分） 従って、約４３分間に渡ってデータの収集が可能であ
り、後でプログラムの動きを追いながらデバッグを行う
には充分な容量である。

【００４４】そして、作業者は、適当な時点においてエ
バチップ１３によるエミュレーション動作を停止させ、
ロギング用メモリ２２に記憶されたデータを必要に応じ
てパソコン１４側から読み出して、ディスプレイ１４ｂ
上に表示させることができる。その場合の処理手順は、
以下のようになる。 作業者 →パソコン１４ ：データ読み出しコマンド入力 パソコン１４ →コントローラ１５ ：データ読み出し指令発行 コントローラ１５→ロギング用メモリ２２：データ読み出し コントローラ１５→パソコン１４ ：データ転送 パソコン１４ →ディスプレイ１４ｂ ：データ表示

【００４５】また、この場合、パソコン１４は、コント
ロールソフトウエアによりトレース部２５において記憶
されている各命令の実行タイミングとロギング用メモリ
２２に記憶されたデータの書込みタイミングとを自動的
に照合して、両者を並列してディスプレイ１４ｂ上に表
示することもできる。

【００４６】即ち、図４に示すように、左側はトレース
結果の表示ウインドウであり、右側はロギングされたデ
ータの表示ウインドウである（この場合、データはＨＥ
Ｘコードで表示されている）。これらのウインドウは夫
々個別に開いて表示し任意の範囲でスクロールさせた
り、夫々複数のウインドウを開くことも可能である。そ
して、両者を同時に表示させる場合には、トレース及び
ロギングの開始ポイントを起点として、トレースされた
命令の実行順序に対応してロギングされたデータを表示
することができるようになっている。

【００４７】図３の例では、作業者は、ロギング用メモ
リ２２の記憶されたデータを参照することで、ＷＤＴ
（１）のカウント値がどのモジュールを実行している間
に幾つ増加したかが容易に分かるようになる。そして、
ＷＤＴ（１）がオーバーフローして（ＷＤＴ監視用のソ
フトウエアモジュールにより）エバチップ１３がリセッ
トされたり、或いは、内部割込みが発生してエミュレー
ション動作が停止された場合には、どのモジュール、或
いは、どのルーチン部分を実行している場合にオーバー
フローが生じたかを容易に解析することができる。

【００４８】ところで、図３に示すようなルーチンの場
合、モジュールＡ，Ｂ，Ｄ，Ｅによってアクセスされる
内部ＲＡＭ１３ａのアドレスは“１００Ｈ”番地で同一
である。このような場合に、従来のＩＣＥにデータロガ
ーを組み合わせた構成によって内部ＲＡＭ１３ａのデー
タを記憶させることを想定する。従来のＩＣＥでは、デ
ータロガーのプローブを、エバチップに設けられた外部
出力用のアドレス及びデータバスに接続してデータを収
集することになる。

【００４９】そして、データロガーでは、プログラムル
ーチンのある箇所（例えば、モジュールＡ）を実行する
時点からロギングを開始するように設定を行うようにな
っている。即ち、図３のように複数のモジュールが同一
アドレスにアクセスを行う場合に、どのモジュールに記
述されたどの命令によってデータが書き替えられたかを
特定するには、勿論データロガー単独では行うことがで
きないので、後からＩＣＥ側のトレースの結果と照合す
ることで特定しなければならない。

【００５０】加えて、照合を行うためには、別個の装置
で行われるトレースとロギングの開始タイミングを同期
させる必要があり、また、各装置毎に記憶されたデータ
を後から照合することも煩雑であり作業性が良くない。

【００５１】更に、図３の例ではＷＤＴは１個である
が、自動車のＥＣＵのように動作に極めて高い信頼性が
要求されるものについては（制御プログラムが大規模・
複雑化する傾向にあることも伴って）、実際には２つや
３つなど複数のＷＤＴを用いている。そのような処理を
実行するマイコンの動作をエミュレーションするエバチ
ップ１３に対して、ＩＣＥとデータロガーの両方を用い
て上述のような形態でデバッグを行うことは、煩雑を極
める結果となる。

【００５２】これに対して、本実施例のＩＣＥでは、ロ
ギング用メモリ２２上に時系列で記憶されたデータとト
レース部２５においてトレースされた結果との照合をパ
ソコン１４上で自動的に行うことが可能である。

【００５３】また、自動車のＥＣＵでは、イグニッショ
ンのＯＮ，ＯＦＦが行われる場合に、フェイルセイフ機
能に関連した多くの処理が集中して実行されるようにな
っている。一例を挙げると、イグニッションＯＦＦ時
に、ＥＣＵは内部ＲＡＭの所定領域に特定のデータ値を
書込むようにしておき、イグニッションＯＮ時に前記所
定領域のデータを読み出して期待値が書込まれていれば
自身は正常であると判断し、期待値が書込まれていなけ
れば、現在の状態に問題がある可能性があることからリ
セットをかける、といったような処理である。

【００５４】従って、評価用チップ１３によってこのよ
うな処理が集中して実行される場合をエミュレーション
し、内部ＲＡＭ１３ａのデータの動きを捉えて解析する
ことでデバッグを行う場合には、本実施例のように前記
データの動きを長期間にわたってロギングすることが可
能に構成されたＩＣＥを極めて有効に適用することがで
きる。

【００５５】以上のように本実施例によれば、エバチッ
プ１３は、評価対象マイコンに搭載されたＣＰＵの動作
をエミュレートする場合に、内部ＲＡＭ１３ａに書込ん
だデータを外部にも出力して、ロギングコントローラ２
３を介してロギング用メモリ２２に時系列で書込むよう
にした。また、ロギング用メモリ２２にデータを書込む
場合には、ロギングコントローラ２３のタイムスタンプ
データ付加部２３ｂにより書き込み時点を示すタイムス
タンプデータを付加するようにした。

【００５６】従って、作業者は、エバチップ１３による
エミュレーション動作の終了後に、ロギング用メモリ２
２に時系列で記憶されている内部ＲＡＭ１３ａのデータ
内容をトレース部２５において別個に記憶されている命
令実行順序と併せて解析することができるので、従来と
は異なり、データロガーを別個に用意することなく、プ
ログラムが複雑な場合であってもデバッグを容易に行う
ことができ作業性が良好となる。

【００５７】また、作業者は、エバチップ１３のエミュ
レーション動作中にリアルタイムでデータを表示させる
必要がないので、イベントの発生に基づくデータの変化
などを取り零す可能性を小さくすることができる。更
に、従来のようにＬＥＤを用いてデータをリアルタイム
で表示させるものとは異なり、記憶されたデータをＨＥ
ＸコードやＡＳＣＩＩコードなどのテキストデータとし
てパソコン１４のディスプレイ１４ｂ上に表示出力する
ことができるので、データの解析を容易に行うことがで
きる。

【００５８】また、本実施例によれば、評価対象マイコ
ンまたはエバチップ１３が本来扱い得る最大のメモリ空
間よりも大である場合でも、メモリ制御部２３ａがイン
ターフェイスとなってロギング用メモリ２２に対するデ
ータの書き込みを制御するので、より長い時間に渡って
データの収集を行うことができる。

【００５９】加えて、そのメモリ制御部２３ａを、タイ
ムスタンプデータ付加部２３ｂと共にＦＰＧＡによりワ
ンチップのロギングコントローラ２３として、エバチッ
プ１３の外部に形成したので、従来のエバチップを有す
る構成のＩＣＥに対しても基本的な設計を変更すること
なく本願発明の機能を追加することができ、また、ＩＣ
Ｅ全体を小型且つ低価格で構成することができる。

【００６０】更に、本実施例によれば、パソコン１４
は、トレース部２５によって記憶された命令をディスプ
レイ１４ｂに表示させると同時に、ロギング用メモリ２
２に記憶されたデータを、トレース部２５によって記憶
された命令の実行順序に応じて書込まれた順にディスプ
レイ１４ｂに併せて表示させるので、作業者は、エバチ
ップ１３による命令の実行順序と、その命令の実行に応
じたデータの変化状態との対応をより容易に把握するこ
とが可能となる。

【００６１】本発明は上記し且つ図面に記載した実施例
にのみ限定されるものではなく、次のような変形または
拡張が可能である。評価対象は、マイコンに内蔵された
ＣＰＵに限ることなく、単体のＣＰＵであっても良い。
そして、ターゲットシステムとなる回路基板に外部ＲＡ
Ｍが搭載されている場合には、上記実施例と同様に、評
価用チップが外部ＲＡＭに書き込みを行うと共に、ロギ
ング用メモリにも書き込みを行うようにしても良いし、
或いは、エミュレーションモードでは、ロギング用メモ
リ自体を外部ＲＡＭとして使用するように切換えるよう
にしても良い。ロギング用メモリ２２の構成例はあくま
でも一例であり、容量やバス構成などは評価対象ＣＰＵ
やＩＣＥの仕様に合わせて適宜変更して実施すれば良
い。ロギング用メモリは、ＳＲＡＭ２２ａに限ることな
くＤＲＡＭで構成しても良い。

【００６２】パフォーマンス部２４及びトレース部２５
を、メイン基板１２側に設けても良い。パフォーマンス
部２４及びトレース部２５のＰＬＤで構成されている部
分を、ロギングコントローラ２３を構成しているＦＰＧ
Ａによって一体に造り込んでも良い。ロギングコントロ
ーラ２３を、ゲートアレイで構成しても良い。また、ロ
ギングコントローラ２３の機能を、予め評価用チップの
内部に組み込むようにしても良い。トレース結果やロギ
ング結果は、ディスプレイ１４ｂに表示するものに限ら
ず、プリンタなどに出力するようにしても良い。回路基
板は、自動車のＥＣＵを構成するものに限ることなく、
ＣＰＵ或いはマイコンが搭載されているものであれば適
用が可能である。

【図面の簡単な説明】

【図１】本発明の一実施例におけるＩＣＥの全体構成を
示す機能ブロック図

【図２】ロギングコントローラ及びデータロギング用メ
モリの詳細な構成を示す機能ブロック図

【図３】エバチップによって実行されるプログラムの例
を簡略化して示すフローチャート

【図４】パソコンのディスプレイにトレース結果及びロ
ギング結果を表示する場合の一例を示す図

【図５】従来のＩＣＥの構成例を示す図

【符号の説明】

１３はエバチップ（評価用チップ，トレース手段）、１
４はパーソナルコンピュータ（表示制御手段）、１４ｂ
はディスプレイ（表示手段）、１７は回路基板、２２は
データロギング用メモリ、２３はロギングコントロー
ラ、２３ａはメモリ制御部、２３ｂはタイムスタンプデ
ータ付加部、２５はトレース部（トレース手段）を示
す。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 評価対象となるＣＰＵが搭載される回路
   基板に前記ＣＰＵの代わりにプローブを介して電気的に
   接続され、前記ＣＰＵの動作をエミュレートする評価用
   チップと、この評価用チップが実行するプログラムに記
   述された命令の実行順序を記憶するトレース手段とを備
   えたＣＰＵ開発支援装置において、 前記評価用チップによって出力されるデータが時系列で
   記憶されるデータロギング用メモリと、 このデータロギング用メモリに書き込まれるデータに、
   その書き込み時点を示すタイムスタンプデータを付加す
   るタイムスタンプ付加部とを備えてなることを特徴とす
   るＣＰＵ開発支援装置。
2. 【請求項２】 前記ＣＰＵは、マイクロコンピュータに
   内蔵されていることを特徴とする請求項１記載のＣＰＵ
   開発支援装置。
3. 【請求項３】 前記評価用チップが前記データロギング
   用メモリに対して行うデータの書き込みを制御するメモ
   リ制御部を備えたことを特徴とする請求項１または２記
   載のＣＰＵ開発支援装置。
4. 【請求項４】 前記タイムスタンプ付加部と前記メモリ
   制御部とを、前記評価用チップの外部に構成することを
   特徴とする請求項３記載のＣＰＵ開発支援装置。
5. 【請求項５】 前記タイムスタンプ付加部と前記メモリ
   制御部とを、ワンチップで構成することを特徴とする請
   求項４記載のＣＰＵ開発支援装置。
6. 【請求項６】 前記トレース手段によって記憶された命
   令を表示手段に表示させると共に、前記データロギング
   用メモリに記憶されたデータを前記表示手段に併せて表
   示可能に構成される表示制御手段を備えたことを特徴と
   する請求項１乃至５の何れかに記載のＣＰＵ開発支援装
   置。
7. 【請求項７】 前記表示制御手段は、前記データロギン
   グ用メモリに記憶されたデータを、前記トレース手段に
   よって記憶された命令の実行順序に応じて書込まれた順
   に前記表示手段に併せて表示させることを特徴とする請
   求項６記載のＣＰＵ開発支援装置。