JP2000183059A - 電子装置およびその製造方法 - Google Patents
電子装置およびその製造方法Info
- Publication number
- JP2000183059A JP2000183059A JP10361143A JP36114398A JP2000183059A JP 2000183059 A JP2000183059 A JP 2000183059A JP 10361143 A JP10361143 A JP 10361143A JP 36114398 A JP36114398 A JP 36114398A JP 2000183059 A JP2000183059 A JP 2000183059A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- silicon nitride
- based insulating
- electronic device
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 Ｃｕ等、易酸化性の金属配線上に窒化シリコ
ン系絶縁膜を形成するにあたり、金属配線の酸化、およ
び密着性の低下を防止する。 【解決手段】 金属配線４上に、Ｓｉ3 Ｎ4 の化学量論
組成よりＳｉリッチな下層窒化シリコン系絶縁膜５ａ
と、この下層窒化シリコン系絶縁膜５ａよりもＮリッチ
な上層窒化シリコン系絶縁膜５ｂとを形成し、併せて窒
化シリコン系絶縁膜５とする。窒化シリコン系絶縁膜５
を形成する際の成膜チャンバ内の残留酸素濃度を、１０
０ｐｐｂ以下に制御することが望ましい。
ン系絶縁膜を形成するにあたり、金属配線の酸化、およ
び密着性の低下を防止する。 【解決手段】 金属配線４上に、Ｓｉ3 Ｎ4 の化学量論
組成よりＳｉリッチな下層窒化シリコン系絶縁膜５ａ
と、この下層窒化シリコン系絶縁膜５ａよりもＮリッチ
な上層窒化シリコン系絶縁膜５ｂとを形成し、併せて窒
化シリコン系絶縁膜５とする。窒化シリコン系絶縁膜５
を形成する際の成膜チャンバ内の残留酸素濃度を、１０
０ｐｐｂ以下に制御することが望ましい。
Description
【０００１】
【発明の属する技術分野】本発明は電子装置およびその
製造方法に関し、さらに詳しくは、易酸化性の金属配線
上に窒化シリコン系絶縁膜を形成する際の金属配線の酸
化を防止し、密着性を向上した電子装置およびその製造
方法に関する。
製造方法に関し、さらに詳しくは、易酸化性の金属配線
上に窒化シリコン系絶縁膜を形成する際の金属配線の酸
化を防止し、密着性を向上した電子装置およびその製造
方法に関する。
【０００２】
【従来の技術】ＵＬＳＩ(Ultra Large Scale Integrate
d Circuits) 等の半導体装置の高集積度化が進展するに
伴い、配線幅および配線ピッチの微細化が必要となって
いる。これら配線幅および配線ピッチの縮小は、同時に
配線断面のアスペクト比および配線間スペースのアスペ
クト比を増大する。この結果、微細で高アスペクト比の
配線を加工するエッチング技術や、同じく微細で高アス
ペクト比の配線間スペースを層間絶縁層で埋め込む技術
等に負担が集中し、製造工程の複雑化や工程数の増大を
招いている。
d Circuits) 等の半導体装置の高集積度化が進展するに
伴い、配線幅および配線ピッチの微細化が必要となって
いる。これら配線幅および配線ピッチの縮小は、同時に
配線断面のアスペクト比および配線間スペースのアスペ
クト比を増大する。この結果、微細で高アスペクト比の
配線を加工するエッチング技術や、同じく微細で高アス
ペクト比の配線間スペースを層間絶縁層で埋め込む技術
等に負担が集中し、製造工程の複雑化や工程数の増大を
招いている。
【０００３】また微細化と同時に、特に高速ロジック系
の半導体装置をはじめとする各種半導体装置の低消費電
力化、動作速度の高速化等の要求に応えるためには、低
誘電率の層間絶縁膜材料とともに、低抵抗な電極配線材
料の選択およびそのプロセス技術が要素技術として重要
性を増している。これは、半導体装置以外の各種高周波
微細電子装置においても同様に重要な問題である。
の半導体装置をはじめとする各種半導体装置の低消費電
力化、動作速度の高速化等の要求に応えるためには、低
誘電率の層間絶縁膜材料とともに、低抵抗な電極配線材
料の選択およびそのプロセス技術が要素技術として重要
性を増している。これは、半導体装置以外の各種高周波
微細電子装置においても同様に重要な問題である。
【０００４】従来より半導体装置等の電極配線材料とし
て、比較的低抵抗なＡｌ−ＳｉやＡｌ−Ｓｉ−Ｃｕ等の
アルミニウム系金属が用いられてきた。しかしながら、
次世代の電極配線材料としては、Ａｌより比抵抗が小さ
く、エレクトロマイグレーションやストレスマイグレー
ション耐性にも優れるＣｕが有力視されている。Ｃｕの
比抵抗は１．７２μΩ−ｃｍであり、Ａｌの比抵抗２．
７μΩ−ｃｍの約６０％である。Ｃｕの成膜方法は、ス
パッタリング法やＣＶＤ (Chemical Vapor Deposition)
法等の他に、電解めっき法も適用できる。
て、比較的低抵抗なＡｌ−ＳｉやＡｌ−Ｓｉ−Ｃｕ等の
アルミニウム系金属が用いられてきた。しかしながら、
次世代の電極配線材料としては、Ａｌより比抵抗が小さ
く、エレクトロマイグレーションやストレスマイグレー
ション耐性にも優れるＣｕが有力視されている。Ｃｕの
比抵抗は１．７２μΩ−ｃｍであり、Ａｌの比抵抗２．
７μΩ−ｃｍの約６０％である。Ｃｕの成膜方法は、ス
パッタリング法やＣＶＤ (Chemical Vapor Deposition)
法等の他に、電解めっき法も適用できる。
【０００５】一方の低誘電率層間絶縁膜として、従来の
ＳｉＯ2 （比誘電率４）にフッ素を導入したＳｉＯＦが
知られている。ＳｉＯＦは、ＳｉＯ2 を構成するＳｉ−
Ｏ−Ｓｉ結合をＦ原子により終端することで、その密度
が低下すること、およびＳｉ−Ｆ結合やＯ−Ｆ結合の分
極率が小さいこと等により、ＳｉＯ2 より低誘電率が達
成される。このＳｉＯＦは、その成膜やエッチングのプ
ロセスが従来のＳｉＯ2 に類似したものであるので、現
用の製造装置でも容易に採用できる。また無機系材料で
あるので耐熱性にも優れる。しかしながら、ＳｉＯＦの
比誘電率は３．７〜３．２程度にとどまる。
ＳｉＯ2 （比誘電率４）にフッ素を導入したＳｉＯＦが
知られている。ＳｉＯＦは、ＳｉＯ2 を構成するＳｉ−
Ｏ−Ｓｉ結合をＦ原子により終端することで、その密度
が低下すること、およびＳｉ−Ｆ結合やＯ−Ｆ結合の分
極率が小さいこと等により、ＳｉＯ2 より低誘電率が達
成される。このＳｉＯＦは、その成膜やエッチングのプ
ロセスが従来のＳｉＯ2 に類似したものであるので、現
用の製造装置でも容易に採用できる。また無機系材料で
あるので耐熱性にも優れる。しかしながら、ＳｉＯＦの
比誘電率は３．７〜３．２程度にとどまる。
【０００６】低誘電率層間絶縁層として、炭素原子を含
む有機系絶縁膜材料も知られている。すなわち、有機Ｓ
ＯＧ（Spin On Glass)、ポリアリールエーテル、ポリイ
ミド、ポリパラキシリレン（商標名パリレン）、ベンゾ
シクロブテン、ポリナフタレン等、比誘電率が２．５〜
３．５程度の有機高分子材料である。これらの材料は炭
素原子を含有することでその密度が低減され、また分子
（モノマ）自体の分極率を小さくすることで低誘電率を
達成している。またシロキサン結合、イミド結合、ある
いはベンゼン環やナフタレン環を導入することにより、
ある程度の耐熱性を得ている。
む有機系絶縁膜材料も知られている。すなわち、有機Ｓ
ＯＧ（Spin On Glass)、ポリアリールエーテル、ポリイ
ミド、ポリパラキシリレン（商標名パリレン）、ベンゾ
シクロブテン、ポリナフタレン等、比誘電率が２．５〜
３．５程度の有機高分子材料である。これらの材料は炭
素原子を含有することでその密度が低減され、また分子
（モノマ）自体の分極率を小さくすることで低誘電率を
達成している。またシロキサン結合、イミド結合、ある
いはベンゼン環やナフタレン環を導入することにより、
ある程度の耐熱性を得ている。
【０００７】これら炭化水素系の有機系材料に、さらに
フッ素原子を導入したフロロカーボンポリマは、比誘電
率が１．５〜２．５程度と一層の低誘電率化と耐熱性の
向上が得られる。かかるフッ素系樹脂の有機系材料とし
ては、パーフルオロ基含有ポリイミドやフッ化ポリアリ
ールエーテル、テフロン（商標名）あるいはフレア（商
標名）等が知られている。これら有機低誘電率材料は、
例えば「日経マイクロデバイス」誌１９９５年７月号１
０５〜１１２頁に紹介されている。
フッ素原子を導入したフロロカーボンポリマは、比誘電
率が１．５〜２．５程度と一層の低誘電率化と耐熱性の
向上が得られる。かかるフッ素系樹脂の有機系材料とし
ては、パーフルオロ基含有ポリイミドやフッ化ポリアリ
ールエーテル、テフロン（商標名）あるいはフレア（商
標名）等が知られている。これら有機低誘電率材料は、
例えば「日経マイクロデバイス」誌１９９５年７月号１
０５〜１１２頁に紹介されている。
【０００８】有機系低誘電率層間絶縁膜は、従来の酸化
シリコン系層間絶縁膜とは膜質が大きく異なる。特に
０．１８μｍの最小デザインルールの半導体装置に導入
が検討されている比誘電率２．５以下の有機系低誘電率
層間絶縁膜は、下地層との密着性の向上が求められてい
る。
シリコン系層間絶縁膜とは膜質が大きく異なる。特に
０．１８μｍの最小デザインルールの半導体装置に導入
が検討されている比誘電率２．５以下の有機系低誘電率
層間絶縁膜は、下地層との密着性の向上が求められてい
る。
【０００９】さて、これら低抵抗の電極配線材料を、望
ましくは低誘電率の層間絶縁膜と組み合わせて高集積度
半導体装置等に適用する際のプロセスとして、Damascen
e あるいは Dual Damascene と呼称される方法がある。
これらは、層間絶縁膜に予め形成した配線溝、あるいは
配線溝および接続孔に、金属配線材料をリフロースパッ
タリング法や電解めっき法等で埋め込み、ＣＭＰ (Chem
ical mechanical polishing)法により表面を平坦化する
技術である。Damascene あるいは Dual Damascene プロ
セスは、高アスペクト比の配線をエッチングでパターニ
ングする必要も、配線間のスペースを層間絶縁膜で埋め
込む必要もない。したがって、このプロセスは、配線ア
スペクト比が大きくなるほど、また配線の層数が増加す
るほど、製造工程数の低減率に寄与するようになる。
ましくは低誘電率の層間絶縁膜と組み合わせて高集積度
半導体装置等に適用する際のプロセスとして、Damascen
e あるいは Dual Damascene と呼称される方法がある。
これらは、層間絶縁膜に予め形成した配線溝、あるいは
配線溝および接続孔に、金属配線材料をリフロースパッ
タリング法や電解めっき法等で埋め込み、ＣＭＰ (Chem
ical mechanical polishing)法により表面を平坦化する
技術である。Damascene あるいは Dual Damascene プロ
セスは、高アスペクト比の配線をエッチングでパターニ
ングする必要も、配線間のスペースを層間絶縁膜で埋め
込む必要もない。したがって、このプロセスは、配線ア
スペクト比が大きくなるほど、また配線の層数が増加す
るほど、製造工程数の低減率に寄与するようになる。
【００１０】
【発明が解決しようとする課題】Damascene あるいは D
ual Damascene プロセスを含め、Ｃｕ等の易酸化性金属
配線形成プロセスにおいて問題となるのは、金属配線上
に絶縁膜を形成する際の酸化による配線抵抗値の増大、
および絶縁膜との密着性の低下の問題である。特にＣｕ
配線は不動態被膜を形成しないため、酸化の進行を防止
できない。したがって、金属配線上に絶縁膜を形成する
工程においては、下地の金属配線の酸化を極力防止する
必要があり、また絶縁膜形成後も、絶縁膜を透過する酸
素による酸化に配慮する必要がある。
ual Damascene プロセスを含め、Ｃｕ等の易酸化性金属
配線形成プロセスにおいて問題となるのは、金属配線上
に絶縁膜を形成する際の酸化による配線抵抗値の増大、
および絶縁膜との密着性の低下の問題である。特にＣｕ
配線は不動態被膜を形成しないため、酸化の進行を防止
できない。したがって、金属配線上に絶縁膜を形成する
工程においては、下地の金属配線の酸化を極力防止する
必要があり、また絶縁膜形成後も、絶縁膜を透過する酸
素による酸化に配慮する必要がある。
【００１１】金属配線上に絶縁膜をＣＶＤ(Chemical Va
por Deposition) 法で形成する場合、通常２００℃以上
に被処理基体温度を設定するが、この温度範囲での金属
配線の酸化反応速度は、常温の１０倍以上と極めて酸化
し易い。また通常のＣＶＤ装置に付随するドライポンプ
の到達真空度は１×１０-3Ｔｏｒｒ程度である。仮に、
大気中に酸素が２０％含まれているとして、その分圧比
のまま１×１０-3Ｔｏｒｒに真空引きすると、酸素濃度
は約２６０ｐｐｂとなる。このように微量酸素濃度とな
っても、２００℃以上ではＣｕ配線の酸化の進行を防止
することはできない。スパッタリング装置の場合には、
排気量が大きく到達真空度も１×１０-7Ｔｏｒｒ以下と
なるクライオポンプが使用でき、この真空度では酸素濃
度も低く、金属配線の酸化防止が可能である。しかしな
がら、ＣＶＤ装置では反応ガスを用いる関係、あるいは
副反応生成物の関係でクライオポンプは使用できない。
por Deposition) 法で形成する場合、通常２００℃以上
に被処理基体温度を設定するが、この温度範囲での金属
配線の酸化反応速度は、常温の１０倍以上と極めて酸化
し易い。また通常のＣＶＤ装置に付随するドライポンプ
の到達真空度は１×１０-3Ｔｏｒｒ程度である。仮に、
大気中に酸素が２０％含まれているとして、その分圧比
のまま１×１０-3Ｔｏｒｒに真空引きすると、酸素濃度
は約２６０ｐｐｂとなる。このように微量酸素濃度とな
っても、２００℃以上ではＣｕ配線の酸化の進行を防止
することはできない。スパッタリング装置の場合には、
排気量が大きく到達真空度も１×１０-7Ｔｏｒｒ以下と
なるクライオポンプが使用でき、この真空度では酸素濃
度も低く、金属配線の酸化防止が可能である。しかしな
がら、ＣＶＤ装置では反応ガスを用いる関係、あるいは
副反応生成物の関係でクライオポンプは使用できない。
【００１２】このように、Ｃｕをはじめとする易酸化性
金属配線上のＣＶＤ法による絶縁膜形成は、酸素ガスを
導入して酸化シリコン系絶縁膜を形成することはもちろ
ん不都合であり、酸素ガスを用いない、窒化シリコン系
絶縁膜を形成する際にも、注意が必要である。
金属配線上のＣＶＤ法による絶縁膜形成は、酸素ガスを
導入して酸化シリコン系絶縁膜を形成することはもちろ
ん不都合であり、酸素ガスを用いない、窒化シリコン系
絶縁膜を形成する際にも、注意が必要である。
【００１３】本発明はこのような従来技術の問題点に鑑
みなされたものである。すなわち、本発明の課題は、Ｃ
ｕ等、易酸化性の金属配線上に窒化シリコン系絶縁膜を
形成するに際し、金属配線の酸化および密着性の低下を
防止しうる方法を提供することである。
みなされたものである。すなわち、本発明の課題は、Ｃ
ｕ等、易酸化性の金属配線上に窒化シリコン系絶縁膜を
形成するに際し、金属配線の酸化および密着性の低下を
防止しうる方法を提供することである。
【００１４】また本発明の別の課題は、かかる方法によ
り製造された、低抵抗配線を有する信頼性の高い高集積
度半導体装置をはじめとする電子装置を提供することで
ある。
り製造された、低抵抗配線を有する信頼性の高い高集積
度半導体装置をはじめとする電子装置を提供することで
ある。
【００１５】
【課題を解決するための手段】上述した課題を達成する
ため、本発明の電子装置の製造方法は、金属配線上に窒
化シリコン系絶縁膜を気相成長法により形成する工程を
有する電子装置の製造方法であって、この金属配線上に
接して、Ｓｉ3 Ｎ4 の化学量論組成よりＳｉリッチな下
層窒化シリコン系絶縁膜を形成する工程と、この下層窒
化シリコン系絶縁膜に接して、この下層窒化シリコン系
絶縁膜の組成よりＮリッチな上層窒化シリコン系絶縁膜
を形成する工程を有することを特徴とする。
ため、本発明の電子装置の製造方法は、金属配線上に窒
化シリコン系絶縁膜を気相成長法により形成する工程を
有する電子装置の製造方法であって、この金属配線上に
接して、Ｓｉ3 Ｎ4 の化学量論組成よりＳｉリッチな下
層窒化シリコン系絶縁膜を形成する工程と、この下層窒
化シリコン系絶縁膜に接して、この下層窒化シリコン系
絶縁膜の組成よりＮリッチな上層窒化シリコン系絶縁膜
を形成する工程を有することを特徴とする。
【００１６】本発明の別の電子装置の製造方法は、金属
配線上に気相成長法により窒化シリコン系絶縁膜を形成
する工程を有する電子装置の製造方法であって、この金
属配線上に接して、Ｓｉ3 Ｎ4 の化学量論組成よりＳｉ
リッチな下層窒化シリコン系絶縁膜を形成する工程と、
この下層窒化シリコン系絶縁膜に接して、この下層窒化
シリコン系絶縁膜の組成より、膜表面方向に向け漸次Ｎ
リッチとなる上層窒化シリコン系絶縁膜を形成する工程
を有することを特徴とする。
配線上に気相成長法により窒化シリコン系絶縁膜を形成
する工程を有する電子装置の製造方法であって、この金
属配線上に接して、Ｓｉ3 Ｎ4 の化学量論組成よりＳｉ
リッチな下層窒化シリコン系絶縁膜を形成する工程と、
この下層窒化シリコン系絶縁膜に接して、この下層窒化
シリコン系絶縁膜の組成より、膜表面方向に向け漸次Ｎ
リッチとなる上層窒化シリコン系絶縁膜を形成する工程
を有することを特徴とする。
【００１７】いずれの電子装置の製造方法においても、
この窒化シリコン系絶縁膜を気相成長法により形成する
工程においては、気相成長チャンバ内の酸素濃度を、１
００ｐｐｂ (parts per billion)以下に制御しつつ形成
することが望ましい。
この窒化シリコン系絶縁膜を気相成長法により形成する
工程においては、気相成長チャンバ内の酸素濃度を、１
００ｐｐｂ (parts per billion)以下に制御しつつ形成
することが望ましい。
【００１８】さらに、この窒化シリコン系絶縁膜を気相
成長法により形成する工程に先立ち、下地の金属配線表
面を、非酸化性減圧雰囲気中で逆スパッタリングするこ
とが望ましい。非酸化性減圧雰囲気とは、Ｈ2 等の還元
性ガスあるいはＡｒ等の不活性ガスの減圧雰囲気のこと
である。
成長法により形成する工程に先立ち、下地の金属配線表
面を、非酸化性減圧雰囲気中で逆スパッタリングするこ
とが望ましい。非酸化性減圧雰囲気とは、Ｈ2 等の還元
性ガスあるいはＡｒ等の不活性ガスの減圧雰囲気のこと
である。
【００１９】さらに、この窒化シリコン系絶縁膜を気相
成長法により形成する工程に引き続き、形成されたこの
窒化シリコン系絶縁膜表面を逆スパッタリングし、この
後、この窒化シリコン系絶縁膜上に接してさらに絶縁膜
を形成することが望ましい。いずれの段階における逆ス
パッタリング処理も、ＥＣＲプラズマＣＶＤ装置、ＩＣ
Ｐ−ＣＶＤ装置、あるいはヘリコン波プラズマＣＶＤ装
置のように、１〜１０ｍＴｏｒｒ台の高真空でのプラズ
マＣＶＤが可能な装置で窒化シリコン系絶縁膜の成膜を
おこなう場合には、残留酸素濃度が低い条件であるの
で、必ずしも必要としない。逆に、平行平板型プラズマ
ＣＶＤ装置を用いて窒化シリコン系絶縁膜の成膜をおこ
なう場合には、残留酸素濃度が比較的多いので、逆スパ
ッタリング処理を施すことが望ましい。この場合、窒素
等の不活性ガスでチャンバ内をパージした後に、逆スパ
ッタリングを施すことがさらに望ましい。
成長法により形成する工程に引き続き、形成されたこの
窒化シリコン系絶縁膜表面を逆スパッタリングし、この
後、この窒化シリコン系絶縁膜上に接してさらに絶縁膜
を形成することが望ましい。いずれの段階における逆ス
パッタリング処理も、ＥＣＲプラズマＣＶＤ装置、ＩＣ
Ｐ−ＣＶＤ装置、あるいはヘリコン波プラズマＣＶＤ装
置のように、１〜１０ｍＴｏｒｒ台の高真空でのプラズ
マＣＶＤが可能な装置で窒化シリコン系絶縁膜の成膜を
おこなう場合には、残留酸素濃度が低い条件であるの
で、必ずしも必要としない。逆に、平行平板型プラズマ
ＣＶＤ装置を用いて窒化シリコン系絶縁膜の成膜をおこ
なう場合には、残留酸素濃度が比較的多いので、逆スパ
ッタリング処理を施すことが望ましい。この場合、窒素
等の不活性ガスでチャンバ内をパージした後に、逆スパ
ッタリングを施すことがさらに望ましい。
【００２０】つぎに本発明の電子装置は、金属配線上に
窒化シリコン系絶縁膜を有する電子装置であって、この
金属配線上に接する、Ｓｉ3 Ｎ4 の化学量論組成よりＳ
ｉリッチな下層窒化シリコン系絶縁膜と、この下層窒化
シリコン系絶縁膜に接する、この下層窒化シリコン系絶
縁膜の組成よりＮリッチな上層窒化シリコン系絶縁膜を
有することを特徴とする。
窒化シリコン系絶縁膜を有する電子装置であって、この
金属配線上に接する、Ｓｉ3 Ｎ4 の化学量論組成よりＳ
ｉリッチな下層窒化シリコン系絶縁膜と、この下層窒化
シリコン系絶縁膜に接する、この下層窒化シリコン系絶
縁膜の組成よりＮリッチな上層窒化シリコン系絶縁膜を
有することを特徴とする。
【００２１】本発明の別の電子装置は、金属配線上に窒
化シリコン系絶縁膜を有する電子装置であって、この金
属配線上に接する、Ｓｉ3 Ｎ4 の化学量論組成よりＳｉ
リッチな下層窒化シリコン系絶縁膜と、この下層窒化シ
リコン系絶縁膜に接する、この下層窒化シリコン系絶縁
膜の組成より、膜表面方向に向け漸次Ｎリッチとなる上
層窒化シリコン系絶縁膜を有することを特徴とする。
化シリコン系絶縁膜を有する電子装置であって、この金
属配線上に接する、Ｓｉ3 Ｎ4 の化学量論組成よりＳｉ
リッチな下層窒化シリコン系絶縁膜と、この下層窒化シ
リコン系絶縁膜に接する、この下層窒化シリコン系絶縁
膜の組成より、膜表面方向に向け漸次Ｎリッチとなる上
層窒化シリコン系絶縁膜を有することを特徴とする。
【００２２】いずれの電子装置においても、窒化シリコ
ン系絶縁膜の厚さは、３０ｎｍ以上１５０ｎｍ以下であ
ることが望ましく、５０ｎｍ以上１００ｎｍ以下である
ことがさらに望ましい。
ン系絶縁膜の厚さは、３０ｎｍ以上１５０ｎｍ以下であ
ることが望ましく、５０ｎｍ以上１００ｎｍ以下である
ことがさらに望ましい。
【００２３】またいずれの電子装置においても、窒化シ
リコン系絶縁膜上に接して、さらに絶縁膜を有すること
が望ましい。
リコン系絶縁膜上に接して、さらに絶縁膜を有すること
が望ましい。
【００２４】本発明が対象とする電子装置は、Ｃｕ等の
易酸化性金属配線を用いる高集積度半導体装置をはじ
め、薄膜磁気ヘッド装置、薄膜コイル、薄膜インダクタ
あるいはマイクロマシン等が例示される。
易酸化性金属配線を用いる高集積度半導体装置をはじ
め、薄膜磁気ヘッド装置、薄膜コイル、薄膜インダクタ
あるいはマイクロマシン等が例示される。
【００２５】（作用）金属配線上に形成する絶縁膜とし
て窒化シリコン系絶縁膜を採用し、成膜雰囲気から可及
的に酸素を排除することにより、金属配線の酸化を防止
する。この際、成膜装置に付随する真空ポンプとしてタ
−ボ分子ポンプを採用することにより、金属配線の酸化
をより効果的に防止することができる。タ−ボ分子ポン
プの到達真空度は１×１０-6Ｔｏｒｒ以下であり、理論
的には１ｐｐｂ以下の酸素濃度とすることができる。
て窒化シリコン系絶縁膜を採用し、成膜雰囲気から可及
的に酸素を排除することにより、金属配線の酸化を防止
する。この際、成膜装置に付随する真空ポンプとしてタ
−ボ分子ポンプを採用することにより、金属配線の酸化
をより効果的に防止することができる。タ−ボ分子ポン
プの到達真空度は１×１０-6Ｔｏｒｒ以下であり、理論
的には１ｐｐｂ以下の酸素濃度とすることができる。
【００２６】このような低酸素濃度として窒化シリコン
系絶縁膜を成膜しても、なお金属配線が酸化される可能
性は残る。この場合には、基板バイアスを印加できる成
膜装置を用い、金属配線表面の酸化膜を逆スパッタリン
グで除去してから窒化シリコン系絶縁膜を成膜すれば、
金属配線の酸化は一層効果的に防止できる。
系絶縁膜を成膜しても、なお金属配線が酸化される可能
性は残る。この場合には、基板バイアスを印加できる成
膜装置を用い、金属配線表面の酸化膜を逆スパッタリン
グで除去してから窒化シリコン系絶縁膜を成膜すれば、
金属配線の酸化は一層効果的に防止できる。
【００２７】金属配線に接する窒化シリコン系絶縁膜
は、両者の密着性に影響を与える。このため、この部分
の窒化シリコン系絶縁膜は、Ｓｉ3 Ｎ4 の化学量論組成
よりＳｉリッチな組成としておくことにより、反応活性
が高まり密着性の向上が図れる。上層の窒化シリコン系
絶縁膜は、絶縁性等の確保の観点から、Ｓｉ3 Ｎ4 の化
学量論組成とすることが望ましい。下層と上層の窒化シ
リコン系絶縁膜は、界面で急峻に組成が変化しても、傾
斜組成でなめらかに変動してもよい。
は、両者の密着性に影響を与える。このため、この部分
の窒化シリコン系絶縁膜は、Ｓｉ3 Ｎ4 の化学量論組成
よりＳｉリッチな組成としておくことにより、反応活性
が高まり密着性の向上が図れる。上層の窒化シリコン系
絶縁膜は、絶縁性等の確保の観点から、Ｓｉ3 Ｎ4 の化
学量論組成とすることが望ましい。下層と上層の窒化シ
リコン系絶縁膜は、界面で急峻に組成が変化しても、傾
斜組成でなめらかに変動してもよい。
【００２８】
【発明の実施の形態】以下、電子装置の一例として高集
積度半導体装置を採りあげ、Damascene プロセスにより
形成されたＣｕ金属配線上に窒化シリコン系絶縁膜を含
む層間絶縁膜を形成する方法を例にとり説明する。なお
電子装置としては、半導体装置に限らず、薄膜磁気ヘッ
ド、磁気抵抗効果型ヘッド、薄膜インダクタ、薄膜コイ
ル、マイクロマシン等の各種電子装置、特に低抵抗のＣ
ｕ配線を採用したものに適用することができる。
積度半導体装置を採りあげ、Damascene プロセスにより
形成されたＣｕ金属配線上に窒化シリコン系絶縁膜を含
む層間絶縁膜を形成する方法を例にとり説明する。なお
電子装置としては、半導体装置に限らず、薄膜磁気ヘッ
ド、磁気抵抗効果型ヘッド、薄膜インダクタ、薄膜コイ
ル、マイクロマシン等の各種電子装置、特に低抵抗のＣ
ｕ配線を採用したものに適用することができる。
【００２９】図１は本発明の電子装置の一例として、高
集積度半導体装置の要部を示す概略断面図である。すな
わち、Ｓｉ等の半導体基体１上の層間絶縁膜２には、配
線溝３が形成され、この配線溝３内には金属配線４が埋
め込まれている。この金属配線４上には、窒化シリコン
系絶縁膜５および絶縁膜６が形成されている。なお図１
に示す構造は、本発明に関連する要部のみを示してあ
り、半導体基体１に形成されているＭＯＳトランジスタ
や素子分離領域、あるいはさらに上層の配線等は図示を
省略している。また各構成部分の寸法は、実際の半導体
装置に比例したものではない。
集積度半導体装置の要部を示す概略断面図である。すな
わち、Ｓｉ等の半導体基体１上の層間絶縁膜２には、配
線溝３が形成され、この配線溝３内には金属配線４が埋
め込まれている。この金属配線４上には、窒化シリコン
系絶縁膜５および絶縁膜６が形成されている。なお図１
に示す構造は、本発明に関連する要部のみを示してあ
り、半導体基体１に形成されているＭＯＳトランジスタ
や素子分離領域、あるいはさらに上層の配線等は図示を
省略している。また各構成部分の寸法は、実際の半導体
装置に比例したものではない。
【００３０】層間絶縁膜２は、一般的には酸化シリコン
系絶縁膜で構成される。酸化シリコン系絶縁膜は、例え
ばＳｉＨ4 とＯ2 ガスを原料ガスとする減圧ＣＶＤ法
や、ＴＥＯＳ (Tetraethyl Orthosilicate) を原料ガス
とするプラズマＣＶＤ法等で形成される。層間絶縁膜２
は、低誘電率絶縁膜や、低誘電率絶縁膜とＳｉＯ2 等の
無機絶縁膜の積層で構成してもよい。無機絶縁膜との積
層構造とすることにより、一般的に機械強度が小さい低
誘電率絶縁膜を補強し、半導体装置の信頼性を高めるこ
とができる。もちろん、低誘電率絶縁膜の採用により、
配線間容量を低減することができる。
系絶縁膜で構成される。酸化シリコン系絶縁膜は、例え
ばＳｉＨ4 とＯ2 ガスを原料ガスとする減圧ＣＶＤ法
や、ＴＥＯＳ (Tetraethyl Orthosilicate) を原料ガス
とするプラズマＣＶＤ法等で形成される。層間絶縁膜２
は、低誘電率絶縁膜や、低誘電率絶縁膜とＳｉＯ2 等の
無機絶縁膜の積層で構成してもよい。無機絶縁膜との積
層構造とすることにより、一般的に機械強度が小さい低
誘電率絶縁膜を補強し、半導体装置の信頼性を高めるこ
とができる。もちろん、低誘電率絶縁膜の採用により、
配線間容量を低減することができる。
【００３１】低誘電率絶縁膜としては、ＳｉＯＦやキセ
ロゲル（多孔質シリコン酸化膜）等の無機系絶縁膜の他
に、有機ＳＯＧ、ポリアリールエーテル、ポリイミド、
ポリパラキシリレン（商標名パリレン）、ベンゾシクロ
ブテン、ポリナフタレン、フッ素樹脂等を用いることが
できる。
ロゲル（多孔質シリコン酸化膜）等の無機系絶縁膜の他
に、有機ＳＯＧ、ポリアリールエーテル、ポリイミド、
ポリパラキシリレン（商標名パリレン）、ベンゾシクロ
ブテン、ポリナフタレン、フッ素樹脂等を用いることが
できる。
【００３２】金属配線４は、溝配線であっても、半導体
基体１に形成されている不純物拡散層（不図示）とのコ
ンタクトプラグであってもよい。また溝配線とコンタク
トプラグを一体化した構造であってもよい。なおコンタ
クトプラグの場合は、不図示の下層配線に臨むビアコン
タクトプラグであってもよい。金属配線４は、バリアメ
タル構造でもよく、この場合はＴａＮとＣｕの積層構
造、ＴａとＣｕの積層構造、あるいはＴｉＮとＡｌ−Ｃ
ｕ合金との積層構造等が採用される。Ｃｕを用いれば低
抵抗配線となり、Ａｌ−Ｃｕ合金を用いれば比較的低抵
抗でしかも低コストの配線を提供できる。金属配線４の
材料としては、Ｗ、ＭｏあるいはＡｇ等を採用してもよ
い。バリアメタルの材料としては、この他にＷ2 Ｎ，Ｔ
ａ2 ＮあるいはＭｏ2 Ｎ等を採用してもよい。すなわ
ち、高融点金属の低次窒化物であり、その中でも柱状あ
るいは粒状の結晶組織を形成せず、アモルファスあるい
はアモルファス状態に近い微結晶として成膜されるもの
が望ましい。バリアメタルはスパッタリング法や反応性
スパッタリング法の他、ＣＶＤ法やプラズマＣＶＤ法で
も形成される。この場合採用される原料ガスとしては、
ＷＦ6 ，ＷＣｌ6 ，ＴａＢｒ5 ，ＭｏＦ6 ，ＭｏＣｌ5
等の比較的蒸気圧が高く気化しやすいフッ化物、塩化物
あるいは臭化物等の金属ハロゲン化物や、有機金属化合
物が採用される。混合して用いられる窒化剤ガスとして
は、Ｎ2 ，ＮＨ3 あるいはＮ2 Ｈ2 等が例示される。
基体１に形成されている不純物拡散層（不図示）とのコ
ンタクトプラグであってもよい。また溝配線とコンタク
トプラグを一体化した構造であってもよい。なおコンタ
クトプラグの場合は、不図示の下層配線に臨むビアコン
タクトプラグであってもよい。金属配線４は、バリアメ
タル構造でもよく、この場合はＴａＮとＣｕの積層構
造、ＴａとＣｕの積層構造、あるいはＴｉＮとＡｌ−Ｃ
ｕ合金との積層構造等が採用される。Ｃｕを用いれば低
抵抗配線となり、Ａｌ−Ｃｕ合金を用いれば比較的低抵
抗でしかも低コストの配線を提供できる。金属配線４の
材料としては、Ｗ、ＭｏあるいはＡｇ等を採用してもよ
い。バリアメタルの材料としては、この他にＷ2 Ｎ，Ｔ
ａ2 ＮあるいはＭｏ2 Ｎ等を採用してもよい。すなわ
ち、高融点金属の低次窒化物であり、その中でも柱状あ
るいは粒状の結晶組織を形成せず、アモルファスあるい
はアモルファス状態に近い微結晶として成膜されるもの
が望ましい。バリアメタルはスパッタリング法や反応性
スパッタリング法の他、ＣＶＤ法やプラズマＣＶＤ法で
も形成される。この場合採用される原料ガスとしては、
ＷＦ6 ，ＷＣｌ6 ，ＴａＢｒ5 ，ＭｏＦ6 ，ＭｏＣｌ5
等の比較的蒸気圧が高く気化しやすいフッ化物、塩化物
あるいは臭化物等の金属ハロゲン化物や、有機金属化合
物が採用される。混合して用いられる窒化剤ガスとして
は、Ｎ2 ，ＮＨ3 あるいはＮ2 Ｈ2 等が例示される。
【００３３】金属配線４は、スパッタリング法、ＣＶＤ
法あるいは電解めっき法等で形成することができる。い
ずれの方法によっても、層間絶縁膜２上にも形成された
余分の配線材料をＣＭＰ (Chemical Mechanical Polish
ing)法により除去し、その表面は平坦に形成される。
法あるいは電解めっき法等で形成することができる。い
ずれの方法によっても、層間絶縁膜２上にも形成された
余分の配線材料をＣＭＰ (Chemical Mechanical Polish
ing)法により除去し、その表面は平坦に形成される。
【００３４】さて、窒化シリコン系絶縁膜５は２層で構
成されており、これらはＳｉ3 Ｎ4の化学量論組成より
Ｓｉリッチな下層窒化シリコン系絶縁膜５ａと、この下
層窒化シリコン系絶縁膜５ａよりＮリッチな上層窒化シ
リコン系絶縁膜５ｂとから構成される。上層窒化シリコ
ン系絶縁膜５ｂは、表面に向けて漸次Ｎリッチとなる傾
斜組成であってもよい。窒化シリコン系絶縁膜５は、本
発明方法により製造されたものである。
成されており、これらはＳｉ3 Ｎ4の化学量論組成より
Ｓｉリッチな下層窒化シリコン系絶縁膜５ａと、この下
層窒化シリコン系絶縁膜５ａよりＮリッチな上層窒化シ
リコン系絶縁膜５ｂとから構成される。上層窒化シリコ
ン系絶縁膜５ｂは、表面に向けて漸次Ｎリッチとなる傾
斜組成であってもよい。窒化シリコン系絶縁膜５は、本
発明方法により製造されたものである。
【００３５】下層窒化シリコン系絶縁膜５ａの膜厚は１
０ｎｍ以上であることが望ましい。１０ｎｍ未満の膜厚
では、上層窒化シリコン系絶縁膜５ｂを形成する際に金
属配線４が窒化し、両者の密着性が低下する虞がある。
窒化シリコン系絶縁膜５の全厚は、３０ｎｍ以上１５０
ｎｍ以下が望ましく、５０ｎｍ以上１００ｎｍ以下がさ
らに望ましい。３０ｎｍに満たないと、金属配線４中の
金属の拡散を防止する効果が乏しい。特にＣｕは拡散し
やすく、金属配線４に採用する場合には、その拡散を確
実に抑制する必要がある。逆に１５０ｎｍを超えると、
配線間容量の増大を招き、デバイス特性を劣化させる。
０ｎｍ以上であることが望ましい。１０ｎｍ未満の膜厚
では、上層窒化シリコン系絶縁膜５ｂを形成する際に金
属配線４が窒化し、両者の密着性が低下する虞がある。
窒化シリコン系絶縁膜５の全厚は、３０ｎｍ以上１５０
ｎｍ以下が望ましく、５０ｎｍ以上１００ｎｍ以下がさ
らに望ましい。３０ｎｍに満たないと、金属配線４中の
金属の拡散を防止する効果が乏しい。特にＣｕは拡散し
やすく、金属配線４に採用する場合には、その拡散を確
実に抑制する必要がある。逆に１５０ｎｍを超えると、
配線間容量の増大を招き、デバイス特性を劣化させる。
【００３６】窒化シリコン系絶縁膜５の形成方法は、低
温度で形成できるプラズマＣＶＤ法、スパッタリング法
等の気相成長法が採用される。スパッタリング法は、窒
化シリコンをターゲットとする方法の他、シリコンをタ
ーゲットとし、ＡｒにＮ2 やＮＨ3 を添加した反応性ス
パッタリング法が採用される。このとき、Ｎ2 やＮＨ3
の添加量を制御することにより、窒化シリコン系絶縁膜
５の組成を制御することができる。
温度で形成できるプラズマＣＶＤ法、スパッタリング法
等の気相成長法が採用される。スパッタリング法は、窒
化シリコンをターゲットとする方法の他、シリコンをタ
ーゲットとし、ＡｒにＮ2 やＮＨ3 を添加した反応性ス
パッタリング法が採用される。このとき、Ｎ2 やＮＨ3
の添加量を制御することにより、窒化シリコン系絶縁膜
５の組成を制御することができる。
【００３７】窒化シリコン系絶縁膜５は、プラズマＣＶ
Ｄ法によっても形成できる。プラズマ発生源として、１
×１０10／ｃｍ3 程度以上の電子密度が得られる高密度
プラズマ発生源を有するプラズマＣＶＤ装置の使用が特
に好ましい。高密度プラズマＣＶＤ装置は、１×１０-3
Ｔｏｒｒ程度の高真空度でのプラズマ生成が可能であ
り、ターボ分子ポンプの到達真空度（１×１０-6Ｔｏｒ
ｒ程度）との整合性がよい。これら高密度プラズマＣＶ
Ｄ装置としては、ＥＣＲ (Electron Cyclotron Resonan
ce) プラズマＣＶＤ装置、ＩＣＰ (Inductively Couple
d Plasma) ＣＶＤ装置、ヘリコン波プラズマＣＶＤ装置
等が例示される。さらにプラズマ生成用の電源と、基板
バイアス印加用の電源を独立に制御しうるプラズマＣＶ
Ｄ装置の使用が望ましい。これにより、同一の成膜チャ
ンバ内で逆スパッタリングを施すことができる。
Ｄ法によっても形成できる。プラズマ発生源として、１
×１０10／ｃｍ3 程度以上の電子密度が得られる高密度
プラズマ発生源を有するプラズマＣＶＤ装置の使用が特
に好ましい。高密度プラズマＣＶＤ装置は、１×１０-3
Ｔｏｒｒ程度の高真空度でのプラズマ生成が可能であ
り、ターボ分子ポンプの到達真空度（１×１０-6Ｔｏｒ
ｒ程度）との整合性がよい。これら高密度プラズマＣＶ
Ｄ装置としては、ＥＣＲ (Electron Cyclotron Resonan
ce) プラズマＣＶＤ装置、ＩＣＰ (Inductively Couple
d Plasma) ＣＶＤ装置、ヘリコン波プラズマＣＶＤ装置
等が例示される。さらにプラズマ生成用の電源と、基板
バイアス印加用の電源を独立に制御しうるプラズマＣＶ
Ｄ装置の使用が望ましい。これにより、同一の成膜チャ
ンバ内で逆スパッタリングを施すことができる。
【００３８】プラズマＣＶＤ装置として、通常の平行平
板型プラズマＣＶＤ装置を用いることもできる。平行平
板型プラズマＣＶＤ装置は、１×１０-2Ｔｏｒｒ程度の
真空度でのプラズマ生成であるので、成膜チャンバを高
純度窒素等の残留酸素が少ない不活性ガスでパージ後に
真空引きを行い、１００ｐｐｂ以下の酸素濃度としてか
ら窒化シリコン系絶縁膜を成膜することが望ましい。
板型プラズマＣＶＤ装置を用いることもできる。平行平
板型プラズマＣＶＤ装置は、１×１０-2Ｔｏｒｒ程度の
真空度でのプラズマ生成であるので、成膜チャンバを高
純度窒素等の残留酸素が少ない不活性ガスでパージ後に
真空引きを行い、１００ｐｐｂ以下の酸素濃度としてか
ら窒化シリコン系絶縁膜を成膜することが望ましい。
【００３９】下層窒化シリコン系絶縁膜５ａを形成する
に先立ち、金属配線４表面に形成される酸化膜（不図
示）を逆スパッタリングにより除去することが望まし
い。逆スパッタリングは、Ｈｅ，Ａｒ，Ｘｅ，Ｋｒある
いはＮｅ等の希ガスが用いられる。これら希ガスにＨ2
あるいはＳｉＨ4 等の還元性ガスを添加してもよい。逆
スパッタリングは、窒化シリコン系絶縁膜の形成装置の
同一成膜チャンバ内で施してもよいが、逆スパッタリン
グ専用の前処理チャンバを設け、ここで施してもよい。
この場合は、前処理チャンバと成膜チャンバとを真空ゲ
ートバルブで連接し、搬送途中での再酸化を防止する。
に先立ち、金属配線４表面に形成される酸化膜（不図
示）を逆スパッタリングにより除去することが望まし
い。逆スパッタリングは、Ｈｅ，Ａｒ，Ｘｅ，Ｋｒある
いはＮｅ等の希ガスが用いられる。これら希ガスにＨ2
あるいはＳｉＨ4 等の還元性ガスを添加してもよい。逆
スパッタリングは、窒化シリコン系絶縁膜の形成装置の
同一成膜チャンバ内で施してもよいが、逆スパッタリン
グ専用の前処理チャンバを設け、ここで施してもよい。
この場合は、前処理チャンバと成膜チャンバとを真空ゲ
ートバルブで連接し、搬送途中での再酸化を防止する。
【００４０】絶縁膜６は、窒化シリコン系絶縁膜５の膜
厚が薄い場合に必要に応じて形成する。絶縁膜６の材料
は酸化シリコンや、前述した低誘電率絶縁膜が採用され
る。酸化シリコンは信頼性に問題はないが誘電率の点で
問題がある。低誘電率絶縁膜はその逆で、信頼性が低下
する可能性がある。絶縁膜６を形成する前に、下地の上
層窒化シリコン系絶縁膜５ｂ表面を逆スパッタリングし
てもよい。この際の逆スパッタリングは、絶縁膜６の密
着性を向上するために施される。
厚が薄い場合に必要に応じて形成する。絶縁膜６の材料
は酸化シリコンや、前述した低誘電率絶縁膜が採用され
る。酸化シリコンは信頼性に問題はないが誘電率の点で
問題がある。低誘電率絶縁膜はその逆で、信頼性が低下
する可能性がある。絶縁膜６を形成する前に、下地の上
層窒化シリコン系絶縁膜５ｂ表面を逆スパッタリングし
てもよい。この際の逆スパッタリングは、絶縁膜６の密
着性を向上するために施される。
【００４１】窒化シリコン系絶縁膜５あるいは絶縁膜６
上に、必要に応じてさらに層間絶縁膜や上層の金属配線
を形成し、最終的にパシベーション膜を形成して半導体
装置を完成する。
上に、必要に応じてさらに層間絶縁膜や上層の金属配線
を形成し、最終的にパシベーション膜を形成して半導体
装置を完成する。
【００４２】
【実施例】以下、本発明の電子装置の製造方法につき、
高集積度半導体装置の製造方法を例にとり、図２〜図３
を参照しつつ実施例によりさらに詳しく説明を加える。
ただしこの実施例は単なる例示であり、本発明はこの実
施例に限定されるものではない。
高集積度半導体装置の製造方法を例にとり、図２〜図３
を参照しつつ実施例によりさらに詳しく説明を加える。
ただしこの実施例は単なる例示であり、本発明はこの実
施例に限定されるものではない。
【００４３】〔実施例１〕本実施例は、金属配線上の下
層窒化シリコン系絶縁膜５ａとしてＳｉ3 Ｎ4 の化学量
論組成よりＳｉリッチな窒化シリコンを、また上層窒化
シリコン系絶縁膜５ｂとして、この下層窒化シリコン系
絶縁膜５ａよりＮリッチな窒化シリコンを形成した例で
ある。
層窒化シリコン系絶縁膜５ａとしてＳｉ3 Ｎ4 の化学量
論組成よりＳｉリッチな窒化シリコンを、また上層窒化
シリコン系絶縁膜５ｂとして、この下層窒化シリコン系
絶縁膜５ａよりＮリッチな窒化シリコンを形成した例で
ある。
【００４４】図２（ａ）： Ｓｉ等の半導体基体１上に
層間絶縁膜２をＳｉＯ2 等で形成し、この層間絶縁膜２
に、半導体基体１に作り込まれたＭＯＳトランジスタ等
所定の素子の不純物拡散層（不図示）に臨む配線溝３を
形成した状態を示す。
層間絶縁膜２をＳｉＯ2 等で形成し、この層間絶縁膜２
に、半導体基体１に作り込まれたＭＯＳトランジスタ等
所定の素子の不純物拡散層（不図示）に臨む配線溝３を
形成した状態を示す。
【００４５】層間絶縁膜２はＳｉＨ4 とＯ2 を原料ガス
とするＣＶＤ法で形成した。配線溝３の形成工程は、ま
ず層間絶縁膜２上にフォトレジストをコーティングし、
配線溝の開口形状にパタ−ニングしてレジストマスク
（不図示）を形成する。この被エッチング基板を例えば
マグネトロンＲＩＥ装置に搬入し、つぎのエッチング条
件でパタ−ニングした。 配線溝形成のエッチング条件 Ｃ4 Ｆ8 １４ ｓｃｃｍ ＣＯ ２５０ ｓｃｃｍ Ａｒ １００ ｓｃｃｍ Ｏ2 ２ ｓｃｃｍ 圧力 ５．３ Ｐａ ＲＦパワー １．６ ｋＷ 温度 ２０ ℃ なお配線溝３はコンタクトプラグ用の接続孔の他に、単
なる溝配線形成用のものでも、またビアコンタクトプラ
グ用のものであってもよい。配線溝３の形状は、例えば
その開口径が０．２μｍ、深さが１．０μｍ、アスペク
ト比は５である。
とするＣＶＤ法で形成した。配線溝３の形成工程は、ま
ず層間絶縁膜２上にフォトレジストをコーティングし、
配線溝の開口形状にパタ−ニングしてレジストマスク
（不図示）を形成する。この被エッチング基板を例えば
マグネトロンＲＩＥ装置に搬入し、つぎのエッチング条
件でパタ−ニングした。 配線溝形成のエッチング条件 Ｃ4 Ｆ8 １４ ｓｃｃｍ ＣＯ ２５０ ｓｃｃｍ Ａｒ １００ ｓｃｃｍ Ｏ2 ２ ｓｃｃｍ 圧力 ５．３ Ｐａ ＲＦパワー １．６ ｋＷ 温度 ２０ ℃ なお配線溝３はコンタクトプラグ用の接続孔の他に、単
なる溝配線形成用のものでも、またビアコンタクトプラ
グ用のものであってもよい。配線溝３の形状は、例えば
その開口径が０．２μｍ、深さが１．０μｍ、アスペク
ト比は５である。
【００４６】図２（ｂ）： 図２（ａ）に示す被処理基
体をＥＣＲプラズマ処理装置に搬入し、ＴａＮからなる
バリアメタルを形成する。原料ガスとしてはＴａＢｒ5
およびＮ2 の混合ガスを導入した。ＴａＢｒ5 はｍｐ＝
２６５℃、ｂｐ＝３４８．８℃の常温では固体であるの
で、加熱気化してプラズマ生成室に導入する。 ＴａＢｒ5 ２〜１０ ｓｃｃｍ Ｎ2 ５〜２０ ｓｃｃｍ Ｈ2 １００〜３００ ｓｃｃｍ Ａｒ １００〜２００ ｓｃｃｍ 圧力 １〜１０ ｍＴｏｒｒ μ波パワー １〜３ ｋＷ 温度 ２００〜４００ ℃ バリアメタル形成前に、被処理基体表面を逆スパッタリ
ングしてもよい。
体をＥＣＲプラズマ処理装置に搬入し、ＴａＮからなる
バリアメタルを形成する。原料ガスとしてはＴａＢｒ5
およびＮ2 の混合ガスを導入した。ＴａＢｒ5 はｍｐ＝
２６５℃、ｂｐ＝３４８．８℃の常温では固体であるの
で、加熱気化してプラズマ生成室に導入する。 ＴａＢｒ5 ２〜１０ ｓｃｃｍ Ｎ2 ５〜２０ ｓｃｃｍ Ｈ2 １００〜３００ ｓｃｃｍ Ａｒ １００〜２００ ｓｃｃｍ 圧力 １〜１０ ｍＴｏｒｒ μ波パワー １〜３ ｋＷ 温度 ２００〜４００ ℃ バリアメタル形成前に、被処理基体表面を逆スパッタリ
ングしてもよい。
【００４７】この後、Ｃｕを電解めっき法等により形成
し、金属配線４とする。金属配線４は層間絶縁膜２上に
も形成される。この層間絶縁膜２上の金属配線４は不要
である。
し、金属配線４とする。金属配線４は層間絶縁膜２上に
も形成される。この層間絶縁膜２上の金属配線４は不要
である。
【００４８】図２（ｃ）： そこで、層間絶縁膜２上の
金属配線４を公知のＣＭＰ (Chemical Mechanical Poli
shing)法あるいは全面エッチバック法により除去して平
坦化し、配線溝３内に埋め込む。
金属配線４を公知のＣＭＰ (Chemical Mechanical Poli
shing)法あるいは全面エッチバック法により除去して平
坦化し、配線溝３内に埋め込む。
【００４９】図２（ｃ）に示す被処理基体をＥＣＲプラ
ズマＣＶＤ装置に搬入し、逆スパッタリングを施す。こ
のＥＣＲプラズマＣＶＤ装置は、ターボ分子ポンプによ
り到達真空度が１×１０-6Ｔｏｒｒ以下が達成できるも
のである。この真空度まで真空引きし、この後処理ガス
導入および被処理基体を加熱する。 Ｈ2 ２００〜５００ ｓｃｃｍ Ａｒ １００〜３００ ｓｃｃｍ 圧力 １〜１０ ｍＴｏｒｒ μ波パワー １〜３ ｋＷ バイアスパワー ５００ Ｗ 温度 ２００〜４００ ℃ Ａｒのみによる逆スパッタリングも可能であるが、この
場合は還元作用はないので化学反応による自然酸化膜除
去、あるいは残留酸素濃度低減効果は期待できず、処理
時間は長くなる。Ｈ2 ガス単体では、プラズマを安定し
て生成および持続することが困難である。
ズマＣＶＤ装置に搬入し、逆スパッタリングを施す。こ
のＥＣＲプラズマＣＶＤ装置は、ターボ分子ポンプによ
り到達真空度が１×１０-6Ｔｏｒｒ以下が達成できるも
のである。この真空度まで真空引きし、この後処理ガス
導入および被処理基体を加熱する。 Ｈ2 ２００〜５００ ｓｃｃｍ Ａｒ １００〜３００ ｓｃｃｍ 圧力 １〜１０ ｍＴｏｒｒ μ波パワー １〜３ ｋＷ バイアスパワー ５００ Ｗ 温度 ２００〜４００ ℃ Ａｒのみによる逆スパッタリングも可能であるが、この
場合は還元作用はないので化学反応による自然酸化膜除
去、あるいは残留酸素濃度低減効果は期待できず、処理
時間は長くなる。Ｈ2 ガス単体では、プラズマを安定し
て生成および持続することが困難である。
【００５０】この逆スパッタリング処理は金属配線４表
面の自然酸化膜を除去し、また後工程の下層窒化シリコ
ン系絶縁膜形成時のチャンバ内残留酸素濃度を低減する
ために施す。これにより、下層窒化シリコン系絶縁膜の
密着性も向上する。この逆スパッタリング処理は、ＥＣ
ＲプラズマＣＶＤ装置のように１〜１０ｍＴｏｒｒの高
真空でのプラズマＣＶＤが可能な場合には必ずしも施さ
なくてもよい。ただし平行平板型プラズマＣＶＤ装置を
使用する場合には、施すことが望ましい。
面の自然酸化膜を除去し、また後工程の下層窒化シリコ
ン系絶縁膜形成時のチャンバ内残留酸素濃度を低減する
ために施す。これにより、下層窒化シリコン系絶縁膜の
密着性も向上する。この逆スパッタリング処理は、ＥＣ
ＲプラズマＣＶＤ装置のように１〜１０ｍＴｏｒｒの高
真空でのプラズマＣＶＤが可能な場合には必ずしも施さ
なくてもよい。ただし平行平板型プラズマＣＶＤ装置を
使用する場合には、施すことが望ましい。
【００５１】図３（ｄ）： この後、清浄化された金属
配線４上に下層窒化シリコン系絶縁膜５ａを１０ｎｍ形
成する。 ＳｉＨ4 ２５〜５０ ｓｃｃｍ Ｎ2 ２５〜５０ ｓｃｃｍ 圧力 １〜１０ ｍＴｏｒｒ μ波パワー １〜３ ｋＷ 温度 ２００〜４００ ℃ この成膜条件はＳｉＨ4 とＮ2 の流量比が１であり、Ｓ
ｉ3 Ｎ4 の化学量論組成よりＳｉ量が多い窒化シリコン
系絶縁膜が形成される。成膜レートは１００ｎｍ／ｍｉ
ｎ程度であり、膜厚制御は比較的容易である。
配線４上に下層窒化シリコン系絶縁膜５ａを１０ｎｍ形
成する。 ＳｉＨ4 ２５〜５０ ｓｃｃｍ Ｎ2 ２５〜５０ ｓｃｃｍ 圧力 １〜１０ ｍＴｏｒｒ μ波パワー １〜３ ｋＷ 温度 ２００〜４００ ℃ この成膜条件はＳｉＨ4 とＮ2 の流量比が１であり、Ｓ
ｉ3 Ｎ4 の化学量論組成よりＳｉ量が多い窒化シリコン
系絶縁膜が形成される。成膜レートは１００ｎｍ／ｍｉ
ｎ程度であり、膜厚制御は比較的容易である。
【００５２】図３（ｅ）： 続けて、上層窒化シリコン
系絶縁膜５ｂを連続的に形成する。 ＳｉＨ4 ２５〜５０ ｓｃｃｍ Ｎ2 ５０〜１５０ ｓｃｃｍ 圧力 １〜１０ ｍＴｏｒｒ μ波パワー １〜３ ｋＷ 温度 ２００〜４００ ℃ この成膜条件はＳｉＨ4 とＮ2 の流量比が２以上であ
り、下地の下層窒化シリコン系絶縁膜５ａよりＮリッチ
な、すなわちＳｉ3 Ｎ4 の化学量論組成に近い窒化シリ
コン系絶縁膜が形成される。上層窒化シリコン系絶縁膜
５ｂは、７０ｎｍの膜厚とした。したがって、窒化シリ
コン系絶縁膜５の全厚は８０ｎｍである。
系絶縁膜５ｂを連続的に形成する。 ＳｉＨ4 ２５〜５０ ｓｃｃｍ Ｎ2 ５０〜１５０ ｓｃｃｍ 圧力 １〜１０ ｍＴｏｒｒ μ波パワー １〜３ ｋＷ 温度 ２００〜４００ ℃ この成膜条件はＳｉＨ4 とＮ2 の流量比が２以上であ
り、下地の下層窒化シリコン系絶縁膜５ａよりＮリッチ
な、すなわちＳｉ3 Ｎ4 の化学量論組成に近い窒化シリ
コン系絶縁膜が形成される。上層窒化シリコン系絶縁膜
５ｂは、７０ｎｍの膜厚とした。したがって、窒化シリ
コン系絶縁膜５の全厚は８０ｎｍである。
【００５３】窒化剤ガスとしてＮ2 に換えてＮＨ3 を用
いることも可能であるが、ＮＨ3 は窒化作用が強いので
金属配線４を窒化する虞がある。したがって、下層窒化
シリコン系絶縁膜５ａの膜厚が薄い場合は窒化剤ガスと
してＮ2 を用いることが望ましい。
いることも可能であるが、ＮＨ3 は窒化作用が強いので
金属配線４を窒化する虞がある。したがって、下層窒化
シリコン系絶縁膜５ａの膜厚が薄い場合は窒化剤ガスと
してＮ2 を用いることが望ましい。
【００５４】この後、同じＥＣＲプラズマＣＶＤ装置内
で上層窒化シリコン系絶縁膜５ｂ表面の逆スパッタリン
グ処理を施す。この逆スパッタリングはＡｒガス単体で
施してよい。また逆スパッタリングは、窒化シリコン系
絶縁膜５上にさらに絶縁膜を形成する際にその密着性を
高めるために施す。特に、有機系の低誘電率膜や、ＳＯ
Ｇ等を塗布法で形成する際には逆スパッタリングを施す
ことが望ましい。この逆スパッタリング処理も、ＥＣＲ
プラズマＣＶＤ装置のように１〜１０ｍＴｏｒｒの高真
空でのプラズマＣＶＤが可能な場合には必ずしも施さな
くてもよい。ただし平行平板型プラズマＣＶＤ装置を使
用する場合には、施すことが望ましい。
で上層窒化シリコン系絶縁膜５ｂ表面の逆スパッタリン
グ処理を施す。この逆スパッタリングはＡｒガス単体で
施してよい。また逆スパッタリングは、窒化シリコン系
絶縁膜５上にさらに絶縁膜を形成する際にその密着性を
高めるために施す。特に、有機系の低誘電率膜や、ＳＯ
Ｇ等を塗布法で形成する際には逆スパッタリングを施す
ことが望ましい。この逆スパッタリング処理も、ＥＣＲ
プラズマＣＶＤ装置のように１〜１０ｍＴｏｒｒの高真
空でのプラズマＣＶＤが可能な場合には必ずしも施さな
くてもよい。ただし平行平板型プラズマＣＶＤ装置を使
用する場合には、施すことが望ましい。
【００５５】図３（ｆ）： 窒化シリコン系絶縁膜５上
に、必要に応じてさらに絶縁膜６を形成する。この絶縁
膜６は、窒化シリコン系絶縁膜５の膜厚が薄く、層間絶
縁膜としての絶縁耐圧の不足や配線容量が増大する場合
には必要である。絶縁膜としては、層間絶縁膜２の材料
と同じくＳｉＯ2 や各種低誘電率膜が採用され、その成
膜方法も前述した層間絶縁膜２の成膜方法に準じてよ
い。
に、必要に応じてさらに絶縁膜６を形成する。この絶縁
膜６は、窒化シリコン系絶縁膜５の膜厚が薄く、層間絶
縁膜としての絶縁耐圧の不足や配線容量が増大する場合
には必要である。絶縁膜としては、層間絶縁膜２の材料
と同じくＳｉＯ2 や各種低誘電率膜が採用され、その成
膜方法も前述した層間絶縁膜２の成膜方法に準じてよ
い。
【００５６】この後の工程は、さらに上層の金属配線構
造を形成する場合には、図２（ａ）に戻って図２（ａ）
〜図３（ｆ）の工程を反復すればよい。最終的にファイ
ナルパシベーション膜の形成およびパッド電極の形成等
を経て、半導体装置を完成する。
造を形成する場合には、図２（ａ）に戻って図２（ａ）
〜図３（ｆ）の工程を反復すればよい。最終的にファイ
ナルパシベーション膜の形成およびパッド電極の形成等
を経て、半導体装置を完成する。
【００５７】〔実施例２〕窒化シリコン系絶縁膜５を構
成する上層窒化シリコン系絶縁膜５ｂは、表面に向け漸
次Ｎリッチとなる傾斜組成としてもよい。本実施例では
この窒化シリコン系絶縁膜５の形成工程のみを、同じ図
２〜図３を参照して説明する。
成する上層窒化シリコン系絶縁膜５ｂは、表面に向け漸
次Ｎリッチとなる傾斜組成としてもよい。本実施例では
この窒化シリコン系絶縁膜５の形成工程のみを、同じ図
２〜図３を参照して説明する。
【００５８】図２（ａ）〜図２（ｃ）に示す金属配線の
形成工程からＣＭＰ工程までは前実施例１と同様であり
重複する説明は省略する。
形成工程からＣＭＰ工程までは前実施例１と同様であり
重複する説明は省略する。
【００５９】図３（ｄ）： この後、清浄化された金属
配線４上に下層窒化シリコン系絶縁膜５ａを１０ｎｍ形
成する。 ＳｉＨ4 ３０ ｓｃｃｍ Ｎ2 ３０ ｓｃｃｍ 圧力 １〜１０ ｍＴｏｒｒ μ波パワー １〜３ ｋＷ 温度 ２００〜４００ ℃ この成膜条件はＳｉＨ4 とＮ2 の流量比が１であり、Ｓ
ｉ3 Ｎ4 の化学量論組成よりＳｉ量が多い窒化シリコン
系絶縁膜が形成される。成膜レートは同じく１００ｎｍ
／ｍｉｎ程度であり、膜厚制御は比較的容易である。
配線４上に下層窒化シリコン系絶縁膜５ａを１０ｎｍ形
成する。 ＳｉＨ4 ３０ ｓｃｃｍ Ｎ2 ３０ ｓｃｃｍ 圧力 １〜１０ ｍＴｏｒｒ μ波パワー １〜３ ｋＷ 温度 ２００〜４００ ℃ この成膜条件はＳｉＨ4 とＮ2 の流量比が１であり、Ｓ
ｉ3 Ｎ4 の化学量論組成よりＳｉ量が多い窒化シリコン
系絶縁膜が形成される。成膜レートは同じく１００ｎｍ
／ｍｉｎ程度であり、膜厚制御は比較的容易である。
【００６０】図３（ｅ）： 続けて、上層窒化シリコン
系絶縁膜５ｂを連続的に形成する。 ＳｉＨ4 ３０ ｓｃｃｍ Ｎ2 ３０→１００ ｓｃｃｍ 圧力 １〜１０ ｍＴｏｒｒ μ波パワー １〜３ ｋＷ 温度 ２００〜４００ ℃ この成膜条件は、Ｎ2 流量を徐々に高め、最終的にはＳ
ｉＨ4 とＮ2 の流量比を２以上とするものである。これ
により、表面に向けＮ濃度が漸増し、最表層においては
Ｓｉ3 Ｎ4 の化学量論組成に近い上層窒化シリコン系絶
縁膜５ｂが形成される。上層窒化シリコン系絶縁膜５ｂ
は、７０ｎｍの膜厚とした。したがって、窒化シリコン
系絶縁膜５の全厚は８０ｎｍである。上層窒化シリコン
系絶縁膜５ｂの傾斜組成は、上層窒化シリコン系絶縁膜
５ｂの全厚にわたって傾斜していても、上層窒化シリコ
ン系絶縁膜５ｂの下方の一部のみであってもよい。
系絶縁膜５ｂを連続的に形成する。 ＳｉＨ4 ３０ ｓｃｃｍ Ｎ2 ３０→１００ ｓｃｃｍ 圧力 １〜１０ ｍＴｏｒｒ μ波パワー １〜３ ｋＷ 温度 ２００〜４００ ℃ この成膜条件は、Ｎ2 流量を徐々に高め、最終的にはＳ
ｉＨ4 とＮ2 の流量比を２以上とするものである。これ
により、表面に向けＮ濃度が漸増し、最表層においては
Ｓｉ3 Ｎ4 の化学量論組成に近い上層窒化シリコン系絶
縁膜５ｂが形成される。上層窒化シリコン系絶縁膜５ｂ
は、７０ｎｍの膜厚とした。したがって、窒化シリコン
系絶縁膜５の全厚は８０ｎｍである。上層窒化シリコン
系絶縁膜５ｂの傾斜組成は、上層窒化シリコン系絶縁膜
５ｂの全厚にわたって傾斜していても、上層窒化シリコ
ン系絶縁膜５ｂの下方の一部のみであってもよい。
【００６１】上層窒化シリコン系絶縁膜５ｂを傾斜組成
とすることにより、窒化シリコン系絶縁膜５全体として
は界面での急峻な組成変動が排除でき、密着性の向上、
膜応力の低減等の効果が得られる。この後の工程は前実
施例１に準じてよい。
とすることにより、窒化シリコン系絶縁膜５全体として
は界面での急峻な組成変動が排除でき、密着性の向上、
膜応力の低減等の効果が得られる。この後の工程は前実
施例１に準じてよい。
【００６２】本実施例においても、窒化シリコン系絶縁
膜５成膜前後の逆スパッタリング処理は、ＥＣＲプラズ
マＣＶＤ装置のように１〜１０ｍＴｏｒｒの高真空での
プラズマＣＶＤが可能な場合には必ずしも施さなくても
よい。ただし平行平板型プラズマＣＶＤ装置を使用する
場合には、施すことが望ましい。
膜５成膜前後の逆スパッタリング処理は、ＥＣＲプラズ
マＣＶＤ装置のように１〜１０ｍＴｏｒｒの高真空での
プラズマＣＶＤが可能な場合には必ずしも施さなくても
よい。ただし平行平板型プラズマＣＶＤ装置を使用する
場合には、施すことが望ましい。
【００６３】以上本発明を２例の実施例により説明した
が、窒化シリコン系絶縁膜の形成工程はＥＣＲプラズマ
ＣＶＤ法の他に各種プラズマＣＶＤ法や減圧ＣＶＤ法、
あるいは反応性スパッタリング法等を採用することがで
きる。いずれの方法においても、成膜前および成膜中の
気相成長チャンバ内の酸素濃度を、１００ｐｐｂ以下に
制御することが望ましい。
が、窒化シリコン系絶縁膜の形成工程はＥＣＲプラズマ
ＣＶＤ法の他に各種プラズマＣＶＤ法や減圧ＣＶＤ法、
あるいは反応性スパッタリング法等を採用することがで
きる。いずれの方法においても、成膜前および成膜中の
気相成長チャンバ内の酸素濃度を、１００ｐｐｂ以下に
制御することが望ましい。
【００６４】本発明は、金属配線として易酸化性のＣｕ
等を採用した電子装置に特に好適に適用されるが、Ａｌ
合金や高融点金属、あるいはＡｇ等の金属配線を用いた
電子装置に適用しても好結果を納めることができる。
等を採用した電子装置に特に好適に適用されるが、Ａｌ
合金や高融点金属、あるいはＡｇ等の金属配線を用いた
電子装置に適用しても好結果を納めることができる。
【００６５】また密着性が問題となる、低誘電率の絶縁
膜あるいは層間絶縁膜と窒化シリコン系絶縁膜とを組み
合わせた電子装置における適合性に優れる。かかる有機
高分子材料としては、ポリアリールエーテル、ポリイミ
ド、有機ＳＯＧ、ベンゾシクロブテン、ポリナフタレ
ン、ポリパラキシリレン、テフロン（商標名）、サイト
ップ（商標名）等が例示される。これらはいずれも高集
積度の電子装置の絶縁膜として望ましい低誘電率材料で
ある。
膜あるいは層間絶縁膜と窒化シリコン系絶縁膜とを組み
合わせた電子装置における適合性に優れる。かかる有機
高分子材料としては、ポリアリールエーテル、ポリイミ
ド、有機ＳＯＧ、ベンゾシクロブテン、ポリナフタレ
ン、ポリパラキシリレン、テフロン（商標名）、サイト
ップ（商標名）等が例示される。これらはいずれも高集
積度の電子装置の絶縁膜として望ましい低誘電率材料で
ある。
【００６６】本発明の電子装置およびその製造方法は、
高集積度の半導体装置の多層配線等に好適に用いられる
が、配線間容量や配線抵抗の低減が望まれる、高周波信
号処理対応の薄膜磁気ヘッド、磁気抵抗効果型ヘッド、
薄膜インダクタ、薄膜コイル、マイクロマシン等の各種
電子装置の製造方法に適用できる。
高集積度の半導体装置の多層配線等に好適に用いられる
が、配線間容量や配線抵抗の低減が望まれる、高周波信
号処理対応の薄膜磁気ヘッド、磁気抵抗効果型ヘッド、
薄膜インダクタ、薄膜コイル、マイクロマシン等の各種
電子装置の製造方法に適用できる。
【００６７】
【発明の効果】以上の説明から明らかなように、本発明
の電子装置の製造方法によれば、金属配線の不所望の酸
化を防止し、配線抵抗の低減および密着性の向上等の効
果を奏する。
の電子装置の製造方法によれば、金属配線の不所望の酸
化を防止し、配線抵抗の低減および密着性の向上等の効
果を奏する。
【００６８】また本発明の電子装置によれば、Ｃｕ等易
酸化性の金属配線本来の低抵抗性能を有効に実現でき、
また密着性が問題となる有機低誘電率絶縁膜と組み合わ
せることにより、密着性を向上し、信頼性の高い各種電
子装置を提供することが可能となる。
酸化性の金属配線本来の低抵抗性能を有効に実現でき、
また密着性が問題となる有機低誘電率絶縁膜と組み合わ
せることにより、密着性を向上し、信頼性の高い各種電
子装置を提供することが可能となる。
【図１】本発明の電子装置の一例である、高集積度半導
体装置の要部を示す概略断面図である。
体装置の要部を示す概略断面図である。
【図２】本発明の電子装置の一例である、高集積度半導
体装置の製造工程を示す概略断面図である。
体装置の製造工程を示す概略断面図である。
【図３】本発明の電子装置の一例である、高集積度半導
体装置の製造工程を示す概略断面図であり、図２に続く
工程を示す。
体装置の製造工程を示す概略断面図であり、図２に続く
工程を示す。
１…半導体基体、２…層間絶縁膜、３…配線溝、４…金
属配線、５…窒化シリコン系絶縁膜、５ａ…下層窒化シ
リコン系絶縁膜、５ｂ…上層窒化シリコン系絶縁膜、６
…絶縁膜
属配線、５…窒化シリコン系絶縁膜、５ａ…下層窒化シ
リコン系絶縁膜、５ｂ…上層窒化シリコン系絶縁膜、６
…絶縁膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH09 HH11 HH14 HH19 HH20 HH21 HH32 HH33 JJ09 JJ11 JJ14 JJ19 JJ20 JJ21 JJ32 JJ33 JJ34 LL06 MM01 MM05 MM12 MM13 NN03 NN06 NN07 PP01 PP04 PP06 PP12 PP15 PP16 PP27 QQ14 QQ48 QQ94 QQ98 RR04 RR06 RR11 RR20 RR21 RR22 RR24 RR25 SS01 SS02 SS04 SS08 SS09 SS12 SS15 WW02 WW04 XX12 XX20 5F058 BA10 BD02 BD10 BE01 BE10 BF07 BF13 BF15 BF23 BF30 BH20 BJ02
Claims (10)
- 【請求項１】 金属配線上に窒化シリコン系絶縁膜を気
相成長法により形成する工程を有する電子装置の製造方
法であって、 前記金属配線上に接して、Ｓｉ3 Ｎ4 の化学量論組成よ
りＳｉリッチな下層窒化シリコン系絶縁膜を形成する工
程と、 前記下層窒化シリコン系絶縁膜に接して、該下層窒化シ
リコン系絶縁膜の組成よりＮリッチな上層窒化シリコン
系絶縁膜を形成する工程を有することを特徴とする電子
装置の製造方法。 - 【請求項２】 金属配線上に窒化シリコン系絶縁膜を気
相成長法により形成する工程を有する電子装置の製造方
法であって、 前記金属配線上に接して、Ｓｉ3 Ｎ4 の化学量論組成よ
りＳｉリッチな下層窒化シリコン系絶縁膜を形成する工
程と、 前記下層窒化シリコン系絶縁膜に接して、該下層窒化シ
リコン系絶縁膜の組成より、膜表面方向に向け漸次Ｎリ
ッチとなる上層窒化シリコン系絶縁膜を形成する工程を
有することを特徴とする電子装置の製造方法。 - 【請求項３】 前記窒化シリコン系絶縁膜を気相成長法
により形成する工程においては、 気相成長チャンバ内の酸素濃度を、１００ｐｐｂ以下に
制御しつつ形成することを特徴とする請求項１または２
記載の電子装置の製造方法。 - 【請求項４】 前記窒化シリコン系絶縁膜を気相成長法
により形成する工程に先立ち、 前記金属配線表面を、非酸化性減圧雰囲気中で逆スパッ
タリングすることを特徴とする請求項１または２記載の
電子装置の製造方法。 - 【請求項５】 前記窒化シリコン系絶縁膜を気相成長法
により形成する工程に引き続き、 前記窒化シリコン系絶縁膜表面を逆スパッタリングし、 この後、前記窒化シリコン系絶縁膜上に接してさらに絶
縁膜を形成することを特徴とする請求項１または２記載
の電子装置の製造方法。 - 【請求項６】 金属配線上に窒化シリコン系絶縁膜を有
する電子装置であって、 前記金属配線上に接する、Ｓｉ3 Ｎ4 の化学量論組成よ
りＳｉリッチな下層窒化シリコン系絶縁膜と、 前記下層窒化シリコン系絶縁膜に接する、該下層窒化シ
リコン系絶縁膜の組成よりＮリッチな上層窒化シリコン
系絶縁膜を有することを特徴とする電子装置。 - 【請求項７】 金属配線上に窒化シリコン系絶縁膜を有
する電子装置であって、 前記金属配線上に接する、Ｓｉ3 Ｎ4 の化学量論組成よ
りＳｉリッチな下層窒化シリコン系絶縁膜と、 前記下層窒化シリコン系絶縁膜に接する、該下層窒化シ
リコン系絶縁膜の組成より、膜表面方向に向け漸次Ｎリ
ッチとなる上層窒化シリコン系絶縁膜を有することを特
徴とする電子装置。 - 【請求項８】 前記窒化シリコン系絶縁膜の厚さは、３
０ｎｍ以上１５０ｎｍ以下であることを特徴とする請求
項６または７記載の電子装置。 - 【請求項９】 前記窒化シリコン系絶縁膜の厚さは、５
０ｎｍ以上１００ｎｍ以下であることを特徴とする請求
項６または７記載の電子装置。 - 【請求項１０】 前記窒化シリコン系絶縁膜上に接し
て、さらに絶縁膜を有することを特徴とする請求項６ま
たは７記載の電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36114398A JP4200568B2 (ja) | 1998-12-18 | 1998-12-18 | 電子装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36114398A JP4200568B2 (ja) | 1998-12-18 | 1998-12-18 | 電子装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000183059A true JP2000183059A (ja) | 2000-06-30 |
| JP4200568B2 JP4200568B2 (ja) | 2008-12-24 |
Family
ID=18472378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36114398A Expired - Fee Related JP4200568B2 (ja) | 1998-12-18 | 1998-12-18 | 電子装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4200568B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6689690B2 (en) | 2001-07-04 | 2004-02-10 | Fujitsu Limited | Semiconductor device manufacturing method of forming an etching stopper film on a diffusion prevention film at a higher temperature |
| JP2004193491A (ja) * | 2002-12-13 | 2004-07-08 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| JP2006318943A (ja) * | 2005-05-10 | 2006-11-24 | Fujikura Ltd | 半導体装置およびその製造方法 |
| US7154179B2 (en) | 2004-05-18 | 2006-12-26 | Sony Corporation | Semiconductor device |
| JP2012182232A (ja) * | 2011-02-28 | 2012-09-20 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
| JP2013183026A (ja) * | 2012-03-01 | 2013-09-12 | Ntt Electornics Corp | ボンディングパッド電極及びボンディングパッド電極形成方法 |
| CN103579089A (zh) * | 2012-07-31 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN103681596A (zh) * | 2012-09-26 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制作方法 |
| CN111952281A (zh) * | 2013-11-08 | 2020-11-17 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
-
1998
- 1998-12-18 JP JP36114398A patent/JP4200568B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6689690B2 (en) | 2001-07-04 | 2004-02-10 | Fujitsu Limited | Semiconductor device manufacturing method of forming an etching stopper film on a diffusion prevention film at a higher temperature |
| JP4489345B2 (ja) * | 2002-12-13 | 2010-06-23 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP2004193491A (ja) * | 2002-12-13 | 2004-07-08 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| US7705462B2 (en) | 2002-12-13 | 2010-04-27 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
| US7154179B2 (en) | 2004-05-18 | 2006-12-26 | Sony Corporation | Semiconductor device |
| JP4731984B2 (ja) * | 2005-05-10 | 2011-07-27 | 株式会社フジクラ | 半導体装置およびその製造方法 |
| JP2006318943A (ja) * | 2005-05-10 | 2006-11-24 | Fujikura Ltd | 半導体装置およびその製造方法 |
| JP2012182232A (ja) * | 2011-02-28 | 2012-09-20 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
| JP2013183026A (ja) * | 2012-03-01 | 2013-09-12 | Ntt Electornics Corp | ボンディングパッド電極及びボンディングパッド電極形成方法 |
| CN103579089A (zh) * | 2012-07-31 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN103681596A (zh) * | 2012-09-26 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制作方法 |
| CN111952281A (zh) * | 2013-11-08 | 2020-11-17 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN111952281B (zh) * | 2013-11-08 | 2024-05-03 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4200568B2 (ja) | 2008-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7884474B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
| US6939797B2 (en) | Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof | |
| US6614096B2 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
| US8124532B2 (en) | Semiconductor device comprising a copper alloy as a barrier layer in a copper metallization layer | |
| US7229924B2 (en) | Surface barriers for copper and silver interconnects produced by a damascene process | |
| US8119519B2 (en) | Semiconductor device manufacturing method | |
| KR20040065187A (ko) | 유기 절연막 및 그 제조 방법과, 유기 절연막을 이용한반도체 장치 및 그 제조 방법 | |
| KR100407680B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPH10125782A (ja) | 半導体装置の製造方法 | |
| JP3399252B2 (ja) | 半導体装置の製造方法 | |
| US6514850B2 (en) | Interface with dielectric layer and method of making | |
| JP2000091422A (ja) | 多層配線構造の製造方法 | |
| JP2000183059A (ja) | 電子装置およびその製造方法 | |
| JP2001284449A (ja) | 半導体装置の製造方法 | |
| US20050242430A1 (en) | Multi-level semiconductor device with capping layer with improved adhesion | |
| JPH10125783A (ja) | 半導体装置の製造方法 | |
| KR20090074510A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| JP2007157959A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH113892A (ja) | 半導体装置の製造方法 | |
| JP4217012B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP2000183052A (ja) | 電子装置の製造方法 | |
| JP2004119539A (ja) | レジストパターンの除去方法 | |
| JP2002343858A (ja) | 半導体装置およびその製造方法 | |
| JP2005340601A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100454257B1 (ko) | 구리를 사용한 대머신 금속배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050404 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050804 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070509 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080929 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |