JP2000138585A

JP2000138585A - 出力振幅調整回路

Info

Publication number: JP2000138585A
Application number: JP10310159A
Authority: JP
Inventors: Takanori Komuro; 貴紀小室
Original assignee: Hewlett Packard Japan Inc
Current assignee: Hewlett Packard Japan Inc
Priority date: 1998-10-30
Filing date: 1998-10-30
Publication date: 2000-05-16
Also published as: DE19952254C2; DE19952254A1; US6246279B1

Abstract

(57)【要約】【課題】デジタル・アナログ変換器の出力振幅調整を高
速・高精度で行う回路を提供する。【解決手段】入力信号と等しい第１デジタル信号８A
と、専用の高速演算回路３３により用意した入力信号よ
り少し小さな値の第２デジタル信号８Bを、複数のD−A
変換器２Aないし２Fに選択的に加え、その出力を加算す
る。第１デジタル信号と第２デジタル信号の選択比を変
化させることで、アナログ出力振幅を調整する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、出力振幅調整回路
に係り、特に、デジタル・アナログ変換器にデジタル波
形データを加えてアナログ信号を発生させる任意信号発
生器への応用に適した、デジタル・アナログ変換回路の
出力振幅調整回路に関する。

【０００２】

【従来の技術およびその問題点】デジタル・アナログ変
換器（Ｄ−Ａ変換器。ＤＡＣ）にデジタル波形データを
入力し、アナログ信号を発生させる、任意信号発生器
（ＡＷＧ）や、オーディオ信号源などにおいて、入力す
るデジタル波形データを変更せずに、出力振幅調整が必
要となる場合がある。このような場合、従来、いくつか
の方法が知られている。

【０００３】図１は、従来例に係り、Ｄ―Ａ変換器（図
示せず）の出力に、アナログ入力１０１を介して固定抵
抗１０２とリレー１０３を接続し、リレー制御回路１０
６によりリレースイッチを切り替え制御し、アナログ出
力の振幅調整を行う回路である。リレースイッチの断続
の組み合わせにより、アナログ出力１０４から所望の振
幅を得る。しかし、この構成においては、高精度の抵抗
を使用する必要があって高コストとなる欠点があった。
また、高分解能の調整を行うには、多数の抵抗およびリ
レーが必要となるため、限界があった。さらに、リレー
の動作速度は遅いため、振幅調整を高速に行うことがで
きないという欠点があった。また、部品の大きさから、
回路全体の小型化が困難であるという欠点があった。

【０００４】図２は、別の従来例に係り、デジタル・フ
ィルタをデジタル乗算器２０２として使用し、入力デジ
タル信号に、比例係数を掛けてＤ−Ａ変換器２０１に入
力することにより、Ｄ−Ａ変換器のアナログ出力の振幅
を調整する回路である。しかし、この構成においては、
デジタル乗算器の動作速度には限界があるため、高速動
作を行うことができないという欠点があった。

【０００５】図３は、さらに別の従来例に係り、外部か
らＤ−Ａ変換のレファレンス電圧を調整できるＤ−Ａ変
換器（乗算型ＤＡＣ）３０１を使用し、レファレンス電
圧Ｖrefを、Ｄ−Ａ変換器３０２で発生させて、Ｄ−Ａ
変換器３０１に加える回路である。しかし、この構成を
採用するには、レファレンス電圧を使用できるＤ−Ａ変
換器３０１を使用せねばならず、しかも、レファレンス
電圧Ｖrefは、アナログ量であり、ノイズが乗りやすい
という欠点があった。このノイズを避けるためにアナロ
グ・フィルタをＤ−Ａ変換器３０１とＤ−Ａ変換器３０
２の間に挿入することが考えられるが、その場合、ＤＡ
Ｃ出力の振幅を高速に制御することができなくなる欠点
があった。

【０００６】

【発明が解決しようとする課題】本発明は、上記した従
来技術の欠点を除くためになされたものであって、その
目的とするところは、リレー、デジタル乗算器、アナロ
グフィルタ等の動作速度を制約する部品の使用を省き、
高速動作の可能な振幅調整回路を提供することである。
また、他の目的は、信号の振幅調整をデジタル回路で行
うことにより、アナログ回路で行うような、部品精度や
ドリフトによる変動の影響を受けにくい、高精度の振幅
調整回路を容易に構成することができるようにすること
である。さらに他の目的は、多数の高精度部品、特に高
精度の抵抗器を使用する必要を省き、乗算型でないＤ−
Ａ変換器、特に、オーディオ用に市販されているＤ−Ａ
変換器の利用を可能とし、低コスト化を図ることであ
る。

【０００７】

【課題を解決するための手段】要するに、本発明（１）
は、下記の構成を有するデジタル・アナログ変換回路の
出力振幅調整回路であることを特徴とするものである。（１）複数のデジタル・アナログ変換器。（２）入力デジタル信号を受け、該入力デジタル信号
と所定の関係を有し、互いに相違する値を有する第１デ
ジタル信号および第２デジタル信号を出力する入力信号
変換回路。（３）前記デジタル・アナログ変換器の各々に接続さ
れ、前記第１デジタル信号または前記第２デジタル信号
を選択的に該デジタル・アナログ変換器に加える複数の
スイッチ。（４）前記複数のデジタル・アナログ変換器の出力を
加算する加算器。（５）前記複数のスイッチの前記第１デジタル信号ま
たは前記第２デジタル信号の選択の割合を変化させるこ
とによりアナログ出力振幅を調整する手段。

【０００８】また、本発明（２）は、下記の構成を有す
るデジタル・アナログ変換回路の出力振幅調整回路であ
ることを特徴とするものである。（１）複数のデジタル・アナログ変換器。（２）入力デジタル信号を受け、該入力デジタル信号
と所定の関係を有し、所望の出力振幅調整の幅と分解能
に関連する互いに相違する値を有する第１デジタル信号
および第２デジタル信号を出力する入力信号変換回路。（３）前記デジタル・アナログ変換器の各々に接続さ
れ、前記第１デジタル信号または前記第２デジタル信号
を選択的に該デジタル・アナログ変換器に加える複数の
スイッチ。（４）前記複数のデジタル・アナログ変換器の出力を
加算する加算器。（５）該加算器出力に接続され複数の減衰固定値を設
定することができる減衰器。（６）前記複数のスイッチの前記第１デジタル信号ま
たは前記第２デジタル信号の選択の割合を変化させるこ
とにより、前記減衰器の設定可能な減衰固定値の分解能
よりも小さい振幅調整を行う手段。

【０００９】また、本発明（３）は、本発明（１）又は
（２）において、前記入力信号変換回路が、前記入力デ
ジタル信号をそのまま通過させて第１デジタル信号と
し、前記入力デジタル信号に所定の演算を行って第２デ
ジタル信号とするものであることを特徴とするものであ
る。

【００１０】また、本発明（４）は、本発明（３）にお
いて、前記所定の演算が、前記入力デジタル信号の値よ
りも少し小さい値を得るものであることを特徴とするも
のである。

【００１１】また、本発明（５）は、本発明（４）にお
いて、前記入力デジタル信号の値よりも少し小さい値を
得る演算が、、（（２のｎ乗）−１）／（２のｎ乗）で
あることを特徴とするものである。

【００１２】また、本発明（６）は、本発明（５）にお
いて、前記（（２のｎ乗）−１）／（２のｎ乗）の演算
を行う回路が、入力に接続されたシフトレジスタと、該
シフトレジスタの出力に接続された符号反転回路と、該
符号反転回路出力および前記入力からの入力信号を加算
する加算器とから構成されているものであることを特徴
とするものである。

【００１３】また、本発明（７）は、本発明（５）また
は（６）において、前記ｎの値が、４であり、前記デジ
タル・アナログ変換器および前記スイッチの数が、それ
ぞれ６個であることを特徴とするものである。

【００１４】また、本発明（８）は、本発明（３）から
（７）において、前記入力信号変換回路が、前記演算に
よる遅延した第２デジタル信号とのタイミングを合わせ
るため第１デジタル信号の遅延回路を具備することを特
徴とするものである。

【００１５】また、本発明（９）は、本発明（１）から
（８）において、前記入力デジタル信号が、パラレル信
号であり、デジタル前記デジタル・アナログ変換器が、
シリアル信号入力型のものであり、前記入力信号変換回
路の第１デジタル信号出力および第２デジタル信号出力
には、パラレル・シリアル変換器が接続されていること
を特徴とするものである。

【００１６】また、本発明（１０）は、本発明（１）か
ら（９）において、前記スイッチに、振幅制御信号を受
けて各スイッチを制御するスイッチ制御回路が接続され
ていることを特徴とするものである。

【００１７】また、本発明（１１）は、以下の構成を有
するデジタル・アナログ変換回路の出力振幅調整回路で
あることを特徴とするものである。（１）複数のデジタル・アナログ変換器。（２）入力デジタル信号を受け、該入力デジタル信号
と所定の関係を有し、互いに相違する値を有する複数の
中間デジタル信号を出力する入力信号変換回路。（３）前記デジタル・アナログ変換器の各々に接続さ
れ、少なくとも前記中間デジタル信号のうちいずれかを
該デジタル・アナログ変換器に加えるべく接続を行うこ
とができる複数のスイッチ。（４）前記複数のデジタル・アナログ変換器の出力を
加算する加算器。（５）前記複数のスイッチの制御により前記加算器か
らのアナログ出力振幅を調整する手段。

【００１８】また、本発明（１２）は、以下の構成を有
するデジタル・アナログ変換回路の出力振幅調整回路で
あることを特徴とするものである。（１）所望の振幅制御の幅と分解能に対応して、相違
する群の間で同一デジタル入力に対するアナログ出力値
を若干相違させると共に同一群内では同一デジタル入力
に対し同一アナログ出力値を出力するように構成した複
数のデジタル・アナログ変換器群。（２）前記デジタル・アナログ変換器の出力を加算す
る加算器。（３）入力デジタル信号の前記デジタル・アナログ変
換器への接続を制御する複数のスイッチ。（４）前記デジタル・アナログ変換器への接続を行う
スイッチ数の総和を一定にすると共に、接続を行う前記
デジタル・アナログ変換器群の割合を変化させるように
スイッチ制御を行うことにより前記加算器からのアナロ
グ出力振幅を調整する手段。

【００１９】また、本発明（１３）は、以下の構成を有
する振幅変調回路であることを特徴とするものである。（１）複数のデジタル・アナログ変換器。（２）入力デジタル信号を受け、該入力デジタル信号
と所定の関係を有し、互いに相違する値を有する複数の
中間デジタル信号を出力する入力信号変換回路。（３）前記デジタル・アナログ変換器の各々に接続さ
れ、少なくとも前記中間デジタル信号のうちいずれかを
該デジタル・アナログ変換器に加えるべく接続を行うこ
とができる複数のスイッチ。（４）前記複数のデジタル・アナログ変換器の出力を
加算する加算器。（５）前記入力デジタル信号に同期して前記複数のス
イッチを制御することにより前記加算器からのアナログ
出力振幅を変化させる手段。

【００２０】また、本発明（１４）は、以下の構成を有
するデジタル・アナログ変換回路の出力振幅調整回路で
あることを特徴とするものである。（１）複数のデジタル・アナログ変換器。（２）入力デジタル信号を受け、該入力デジタル信号
と所定の関係を有し、互いに相違する値を有する第１デ
ジタル信号および第２デジタル信号を出力する入力信号
変換回路。（３）前記複数のデジタル・アナログ変換器の出力を
加算しうる加算器。（４）該加算器に出力が加算される前記複数のデジタ
ル・アナログ変換器の数の総和を一定にすると共に前記
第１デジタル信号の入力を受ける前記デジタル・アナロ
グ変換器数と前記第２デジタル信号の入力を受ける前記
デジタル・アナログ変換器数との割合を変化させる手
段。

【００２１】

【実施例】以下、本発明を、図面に示す実施例に基づい
て説明する。図４に示すように、本願発明に係るデジタ
ル・アナログ変換器の出力振幅調整回路１は、複数のデ
ジタル・アナログ変換器２Ａないし２Ｆと、入力信号変
換回路３と、複数のスイッチ４Ａないし４Ｆと、加算器
５とを具備している。

【００２２】デジタル・アナログ変換器２Ａないし２Ｆ
は、シリアル・デジタル入力型のものであり、同一構成
のものを６個並列させて使用するものである。ここで
は、市販のオーディオ用ＤＡＣを使用する。

【００２３】入力信号変換回路３は、パラレルの入力デ
ジタル信号３１を受け、該入力デジタル信号３１と所定
の関係を有し、互いに相違する値を有する第１デジタル
信号３２Ａおよび第２デジタル信号３２Ｂを出力するも
のである。第１デジタル信号３２Ａは、入力デジタル信
号３２がそのまま通過して出力されるものであり、第２
デジタル信号３２Ｂは、入力デジタル信号から、演算回
路３３により、入力デジタル信号３１よりも少し小さい
値を得て、出力されるものである。具体的には、入力デ
ジタル信号の値に対し、（（２のｎ乗）−１）／（２の
ｎ乗）の乗算を行い出力する。本実施例においては、ｎ
＝４であり、１５／１６の乗算が行われる。演算回路３
３の演算は、汎用の乗算器を用いることなく、専用の論
理回路により行われるので、高速の動作が可能である。
この論理回路については、後に、図５を参照しながら、
説明する。

【００２４】第１デジタル信号および第２デジタル信号
３２Ａ、３２Ｂは、それぞれ、パラレル信号であるが、
パラレル・シリアル変換器７Ａ、７Ｂにより、シリアル
信号に変換され、各々、シリアルの第１デジタル信号８
Ａおよび第２デジタル信号８Ｂとなる。

【００２５】スイッチ４Ａないし４Ｆは、それぞれ、デ
ジタル・アナログ変換器２Ａないし２Ｆに接続されてお
り、振幅制御信号に基づきスイッチ制御回路６により、
前記第１デジタル信号８Ａまたは前記第２デジタル信号
８Ｂを選択的に該デジタル・アナログ変換器に加えるよ
うに動作するものである。本実施例において、デジタル
・アナログ変換器２Ａないし２Ｆには、市販の入力セレ
クタ付きのデジタル・アナログ変換器集積回路を利用し
ており、スイッチ４Ａないし４Ｆは、そのデジタル・ア
ナログ変換器集積回路の入力セレクタを利用する。

【００２６】加算器５は、演算増幅器を使用した通常の
アナログ加算器であり、デジタル・アナログ変換器２Ａ
ないし２Ｆのアナログ出力が加算されるよう接続されて
いる。加算器５の出力が、このデジタル・アナログ変換
回路の出力を構成する。

【００２７】スイッチ制御回路６は、振幅制御信号６１
を受け、スイッチ４Ａないし４Ｆが第１デジタル信号８
Ａを選択する数と、第２デジタル信号８Ｂを選択する数
との、割合を変化させることにより、Ｄ−Ａ変換器２Ａ
ないし２Ｆがそれぞれ出力するアナログ出力振幅を変化
させ、それにより、加算器５のアナログ出力振幅を調整
するものである。

【００２８】図５に示すように、演算回路３３は、入力
３４に接続されビットシフトを行うシフトレジスタ３５
と、該シフトレジスタ３５の出力に接続された符号反転
回路３６と、該符号反転回路出力および前記入力からの
入力信号３７を加算する加算器３８とから構成されてい
るものである。該加算器３８の出力が、演算回路３３の
出力３９を構成する。

【００２９】本発明の実施例は、以上のように構成され
ており、次に、動作の一例を説明する。説明を簡単にす
るため、入力信号３１がＤ−Ａ変換器２Ａないし２Ｆに
入力された場合のアナログ出力値を１とする。図６は、
スイッチ４Ａないし４Ｆの制御により、第１デジタル信
号および第２デジタル信号を選択する数と、加算器出力
を対照した表である。この表を参照するとわかるよう
に、本実施例は、すべて第１デジタル信号を選択した振
幅調整範囲の最大値６と、すべて第２デジタル信号を選
択した振幅調整範囲の最小値６×（１５／１６）＝９０
／１６＝５．６２５のとの間で、各信号の選択を変える
ことにより、加算器出力を中間的な減衰量をもった値に
も調整することができる。また、アナログ信号の振幅調
整は、対数的に行う必要が多いが、本実施例のように、
Ｄ−Ａ変換器が６個という構成は、実験の結果、都合が
良い場合が多いことがわかった。

【００３０】なお、上記実施例においては、振幅調整
は、複数のＤ−Ａ変換器に入力される二つのデジタル信
号入力を選択的に制御することによってのみ行うものと
して説明したが、加算器５の出力に、従来例として説明
した図１の減衰器を接続し、図１の減衰固定値の分解能
よりも小さい振幅調整を、上記実施例の構成で行うもの
としても良い。

【００３１】また、上記実施例において、演算回路３３
は、（（２のｎ乗）−１）／（２のｎ乗）の演算を行う
ものとして説明したが、これに限定されるものでなく、
所望の出力振幅の幅と分解能に関連して、第１デジタル
信号と所定の相違値を有する第２デジタル信号を発生さ
せる目的から、種々のものが考えられる。例えば、他の
乗算を行うものでもよい。さらに、乗算に限られず、本
発明における振幅調整の目的に適合する既知の演算を高
速に実行することができるものであれば良い。

【００３２】これと同様に、上記実施例において、第１
デジタル信号３２Ａは、入力信号３１がそのまま通過し
て出力されるものとして説明したが、既知の高速演算を
行う演算回路を経て出力されるものであっても良い。さ
らに、上記実施例において、演算回路３３には、入力信
号よりも少し小さい値を得る構成としたが、入力信号よ
りも少し大きい値を得るものとしてもよい。但し、デジ
タル・アナログ変換器に入力しうる最大値を超えてデジ
タル信号を入力することはできないので、この別実施例
が実施できるのは、演算回路から出力される「入力信号
よりも少し大きい値」が、デジタル・アナログ変換器に
入力しうる最大値を超えないことが条件とされる。

【００３３】また、上記実施例において、第１デジタル
信号３２Ａは、入力信号３１がそのまま通過して出力さ
れるものとして説明したが、本回路全体を高速動作させ
ることにより、演算回路３３の遅延が無視できなくなる
ときは、第２デジタル信号とタイミングを合わせるた
め、第１デジタル信号に遅延回路を加えることができ
る。

【００３４】また、上記実施例において、デジタル・ア
ナログ変換器は６個であるものとして説明した。これ
は、コスト対性能比および限界効用の観点から、一応最
適なものと考えられるものとして説明した。しかし、６
個に限定されるものでないことは、言うまでもない。本
発明の実施用途に応じ、必要な振幅調整の幅と分解能か
ら、６個以下、あるいは、６個以上の数を選択できる。

【００３５】また、上記実施例において、デジタル・ア
ナログ変換器２Ａないし２Ｆは、シリアル入力を備えた
ものとして説明した。これにより、スイッチ４Ａないし
４Ｆは、簡単な構成を採用することができる。しかし、
パラレル入力のデジタル・アナログ変換器を使用するこ
とも可能である。その場合には、スイッッチ４Ａないし
４Ｆは、パラレル信号セレクタとし、パラレル・シリア
ル変換器７Ａおよび７Ｂは、省略される。

【００３６】また、上記実施例において、Ｄ−Ａ変換器
に入力されるデジタル信号は、第１デジタル信号および
第２デジタル信号の２つのいずれかが択一的に選択され
るものとして説明したが、いずれの信号をも選択しない
という制御を行うこともできる。例えば、かかる選択
を、Ｄ−Ａ変換器の一部について行う制御も考えられ
る。さらに、例えば、すべて０入力を選択した場合に
は、アナログ信号出力を遮断することができる。すなわ
ち、本発明においては、この遮断を高速に実行すること
が可能となる。

【００３７】また、上記実施例において、Ｄ−Ａ変換器
に入力されるデジタル信号は、第１デジタル信号および
第２デジタル信号の２つであるものとして説明したが、
３以上であっても良く、それら複数のデジタル信号を適
宜選択することにより、所望の振幅調整を行う構成とし
ても良い。

【００３８】また、上記実施例において、デジタル的に
重みの異なる信号を２種類用意し（第１デジタル信号お
よび第２デジタル信号８Ａ、８Ｂ）、その切り替えで信
号減衰量を調整するものとして説明したが、各アナログ
出力で重みをつけたものと併用することも考えられる。
その際、各アナログ出力で重み付けする場合には、たと
えば、所望の振幅制御の幅と分解能に対応して、相違す
る群の間で同一デジタル入力に対するアナログ出力値を
若干相違させると共に同一群内では同一デジタル入力に
対し同一アナログ出力値を出力するように構成した複数
のデジタル・アナログ変換器群と、前記デジタル・アナ
ログ変換器の出力を加算する加算器と、入力デジタル信
号の前記デジタル・アナログ変換器への接続を制御する
複数のスイッチとを具備せしめ、前記デジタル・アナロ
グ変換器への接続を行うスイッチ数の総和を一定にする
と共に、接続を行う前記デジタル・アナログ変換器群の
割合を変化させるようにスイッチ制御を行うことにより
前記加算器からのアナログ出力振幅を調整するようにす
れば良い。

【００３９】また、上記実施例は、「振幅調整回路」と
して説明したが、スイッチ４Ａないし４Ｆを、入力信号
３１の更新周期で制御することも容易にできる。この場
合、上記実施例は、あたかも、振幅変調回路として動作
することになる。

【００４０】また、上記実施例において、スイッチ４Ａ
ないし４Ｆは、Ｄ−Ａ変換器の前におかれ、第１デジタ
ル信号および第２デジタル信号を選択的にＤ−Ａ変換器
に入力するものであり、Ｄ−Ａ変換器の出力は、すべて
加算器に接続されているものとして説明した。しかし、
Ｄ−Ａ変換器と加算器との間にスイッチを接続し、この
スイッチの制御により、加算器に接続されるＤ−Ａ変換
器の数を変化させることもできる。例えば、第１デジタ
ル信号の入力を受けるＤ−Ａ変換器群と、第２デジタル
信号の入力を受けるＤ−Ａ変換器群とから、それぞれ、
加算器に接続されるスイッチ数の総和を一定にすると共
に、接続を行う両群の数の割合を変化させるように制御
を行うことにより、加算器からのアナログ出力振幅を調
整することができる。さらに、スイッチをＤ−Ａ変換器
に前置する構成と後置する構成とを併用することも可能
である。

【００４１】本発明は、上記のように構成され作用する
ものであるから、出力信号の減衰量が、デジタル的に決
定されるので、部品の精度やドリフトその他の変動の影
響を受け難く、高精度の振幅調整回路を提供できる効果
が得られる。また、出力信号の減衰量がデジタル回路に
よりなされるので、出力されるアナログ信号が低雑音と
なる効果が得られる。さらに、Ｄ−Ａ変換器に入力され
るデジタル信号を切り替えるスイッチには、ゲート回路
によるセレクタが使用され高速動作が可能であり、しか
も、入力デジタル信号よりも少し小さい値を得る演算回
路は、簡単な構成で高速動作が可能であり、リレー、デ
ジタル乗算器、アナログフィルタなど動作速度を制限す
る部品の使用が不要となったので、高速な振幅調整が可
能となる効果を奏する。さらに、その結果、振幅の変化
を入力信号と同期させて行うことにより、振幅変調回路
として使用することができるという効果が得られる。ま
た、さらに、多数の高精度の抵抗、高速の汎用乗算器、
乗算型Ｄ−Ａ変換器など、高コスト部品の使用が必要な
くなったので、低コストで高性能の振幅調整回路を提供
できる効果が得られる。また、従来の固定抵抗型減衰期
と併用することができるので、それぞれに、分解能の粗
密を分担せしめ、コスト対性能比のバランスの良い振幅
調整回路を提供できる効果が得られる。さらに、Ｄ−Ａ
変換器には、シリアル入力のものが使用できるので、一
般に入手しやすいオーディオ用Ｄ−Ａ変換器を利用して
構成することができるという効果が得られる。また、６
個のＤ−Ａ変換器という簡単な構成で、対数的な調整に
も適した振幅調整回路を得ることができるという効果を
奏する。また、３以上のデジタル信号を適宜選択して複
数のＤ−Ａ変換器に入力するといった自由度の高い設計
も可能であるため、用途に即した振幅調整回路の設計が
可能であるという効果が得られる。

【図面の簡単な説明】

【図１】従来例に係る固定抵抗型減衰回路の回路図。

【図２】従来例に係るデジタル乗算器を用いた振幅調整
回路の回路図。

【図３】従来例に係るレファレンス電圧調整型振幅調整
回路の回路図。

【図４】本発明の実施例に係るデジタル・アナログ変換
回路の振幅調整回路の回路図。

【図５】図４の実施例に係る演算回路３３の内部構成を
示すブロック回路図。

【図６】図４の実施例に係る振幅調整回路の出力例を説
明するための図

【符号の説明】

２Aないし２F：デジタル・アナログ変換器３１：入力デジタル信号３２A、８A：第１デジタル信号３２B、８B：第２デジタル信号３：入力信号変換回路４Aないし４Fスイッチ５：加算器１：デジタル・アナログ変換回路の出力振幅調整回路３３：演算を行う回路７A、７B：パラレル・シリアル変換器

Claims

【特許請求の範囲】

【請求項１】複数のデジタル・アナログ変換器と、入力
デジタル信号を受け、該入力デジタル信号と所定の関係
を有し、互いに相違する値を有する第１デジタル信号お
よび第２デジタル信号を出力する入力信号変換回路と、
前記デジタル・アナログ変換器の各々に接続され、前記
第１デジタル信号または前記第２デジタル信号を選択的
に該デジタル・アナログ変換器に加える複数のスイッチ
と、前記複数のデジタル・アナログ変換器の出力を加算
する加算器とを具備し、前記複数のスイッチの前記第１
デジタル信号または前記第２デジタル信号の選択の割合
を変化させることによりアナログ出力振幅を調整するこ
とを特徴とするデジタル・アナログ変換回路の出力振幅
調整回路。
【請求項２】複数のデジタル・アナログ変換器と、入力
デジタル信号を受け、該入力デジタル信号と所定の関係
を有し、所望の出力振幅調整の幅と分解能に関連する互
いに相違する値を有する第１デジタル信号および第２デ
ジタル信号を出力する入力信号変換回路と、前記デジタ
ル・アナログ変換器の各々に接続され、前記第１デジタ
ル信号または前記第２デジタル信号を選択的に該デジタ
ル・アナログ変換器に加える複数のスイッチと、前記複
数のデジタル・アナログ変換器の出力を加算する加算器
と、該加算器出力に接続され複数の減衰固定値を設定す
ることができる減衰器とを具備し、前記複数のスイッチ
の前記第１デジタル信号または前記第２デジタル信号の
選択の割合を変化させることにより、前記減衰器の設定
可能な減衰固定値の分解能よりも小さい振幅調整を行う
ことを特徴とするデジタル・アナログ変換回路の出力振
幅調整回路。
【請求項３】前記入力信号変換回路は、前記入力デジタ
ル信号をそのまま通過させて第１デジタル信号とし、前
記入力デジタル信号に所定の演算を行って第２デジタル
信号とするものであることを特徴とする請求項１又は２
に記載の出力振幅調整回路。
【請求項４】前記所定の演算は、前記入力デジタル信号
の値よりも少し小さい値を得るものであることを特徴と
する請求項３に記載の出力振幅調整回路。
【請求項５】前記入力デジタル信号の値よりも少し小さ
い値を得る演算は、（（２のｎ乗）−１）／（２のｎ
乗）であることを特徴とする請求項４に記載の出力振幅
調整回路。
【請求項６】前記（（２のｎ乗）−１）／（２のｎ乗）
の演算を行う回路は、入力に接続されたシフトレジスタ
と、該シフトレジスタの出力に接続された符号反転回路
と、該符号反転回路出力および前記入力からの入力信号
を加算する加算器とから構成されているものであること
を特徴とする請求項５に記載の出力振幅調整回路。
【請求項７】前記ｎの値は、４であり、前記デジタル・
アナログ変換器および前記スイッチの数は、それぞれ６
個であることを特徴とする請求項５又は６に記載の出力
振幅調整回路。
【請求項８】前記入力信号変換回路は、前記演算による
遅延した第２デジタル信号とのタイミングを合わせるた
め第１デジタル信号の遅延回路を具備することを特徴と
する請求項３又は４又は５又は６又は７に記載の出力振
幅調整回路。
【請求項９】前記入力デジタル信号は、パラレル信号で
あり、デジタル前記デジタル・アナログ変換器は、シリ
アル信号入力型のものであり、前記入力信号変換回路の
第１デジタル信号出力および第２デジタル信号出力に
は、パラレル・シリアル変換器が接続されていることを
特徴とする請求項１ないし８のいずれかに記載の出力振
幅調整回路。
【請求項１０】前記スイッチには、振幅制御信号を受け
て各スイッチを制御するスイッチ制御回路が接続されて
いることを特徴とする請求項１ないし９のいずれかに記
載の出力振幅調整回路。
【請求項１１】複数のデジタル・アナログ変換器と、入
力デジタル信号を受け、該入力デジタル信号と所定の関
係を有し、互いに相違する値を有する複数の中間デジタ
ル信号を出力する入力信号変換回路と、前記デジタル・
アナログ変換器の各々に接続され、少なくとも前記中間
デジタル信号のうちいずれかを該デジタル・アナログ変
換器に加えるべく接続を行うことができる複数のスイッ
チと、前記複数のデジタル・アナログ変換器の出力を加
算する加算器とを具備し、前記複数のスイッチの制御に
より前記加算器からのアナログ出力振幅を調整すること
を特徴とするデジタル・アナログ変換回路の出力振幅調
整回路。
【請求項１２】所望の振幅制御の幅と分解能に対応し
て、相違する群の間で同一デジタル入力に対するアナロ
グ出力値を若干相違させると共に同一群内では同一デジ
タル入力に対し同一アナログ出力値を出力するように構
成した複数のデジタル・アナログ変換器群と、前記デジ
タル・アナログ変換器の出力を加算する加算器と、入力
デジタル信号の前記デジタル・アナログ変換器への接続
を制御する複数のスイッチを具備し、前記デジタル・ア
ナログ変換器への接続を行うスイッチ数の総和を一定に
すると共に、接続を行う前記デジタル・アナログ変換器
群の割合を変化させるようにスイッチ制御を行うことに
より前記加算器からのアナログ出力振幅を調整すること
を特徴とするデジタル・アナログ変換回路の出力振幅調
整回路。調整回路。
【請求項１３】複数のデジタル・アナログ変換器と、入
力デジタル信号を受け、該入力デジタル信号と所定の関
係を有し、互いに相違する値を有する複数の中間デジタ
ル信号を出力する入力信号変換回路と、前記デジタル・
アナログ変換器の各々に接続され、少なくとも前記中間
デジタル信号のうちいずれかを該デジタル・アナログ変
換器に加えるべく接続を行うことができる複数のスイッ
チと、前記複数のデジタル・アナログ変換器の出力を加
算する加算器とを具備し、前記入力デジタル信号に同期
して前記複数のスイッチを制御することにより前記加算
器からのアナログ出力振幅を変化させることを特徴とす
る振幅変調回路。
【請求項１４】複数のデジタル・アナログ変換器と、入
力デジタル信号を受け、該入力デジタル信号と所定の関
係を有し、互いに相違する値を有する第１デジタル信号
および第２デジタル信号を出力する入力信号変換回路
と、前記複数のデジタル・アナログ変換器の出力を加算
しうる加算器とを備え、該加算器に出力が加算される前
記複数のデジタル・アナログ変換器の数の総和を一定に
すると共に前記第１デジタル信号の入力を受ける前記デ
ジタル・アナログ変換器数と前記第２デジタル信号の入
力を受ける前記デジタル・アナログ変換器数との割合を
変化させる手段を具備することを特徴とするデジタル・
アナログ変換回路の出力振幅調整回路。