JP2000133762A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000133762A
JP2000133762A JP30707898A JP30707898A JP2000133762A JP 2000133762 A JP2000133762 A JP 2000133762A JP 30707898 A JP30707898 A JP 30707898A JP 30707898 A JP30707898 A JP 30707898A JP 2000133762 A JP2000133762 A JP 2000133762A
Authority
JP
Japan
Prior art keywords
metal plate
semiconductor chip
insulating
chip
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30707898A
Other languages
English (en)
Other versions
JP2000133762A5 (ja
JP3686267B2 (ja
Inventor
Tomoko Tono
朋子 東野
Kazunari Suzuki
一成 鈴木
Hiroaki Tanaka
宏明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP30707898A priority Critical patent/JP3686267B2/ja
Publication of JP2000133762A publication Critical patent/JP2000133762A/ja
Publication of JP2000133762A5 publication Critical patent/JP2000133762A5/ja
Application granted granted Critical
Publication of JP3686267B2 publication Critical patent/JP3686267B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体装置において信頼性の向上と原価低減
と製造工程の簡略化とを図る。 【解決手段】 半導体チップ１のパッド１ａと電気的に
接続されかつ半導体チップ１の周囲に配置された複数の
インナリード４と、インナリード４の端部４ａと接合し
かつ半導体チップ１を支持して半導体チップ１を放熱さ
せる金属板３と、金属板３のチップ支持面３ａに塗布さ
れた絶縁性接着剤７と、インナリード４と繋がりかつ電
気的に接続されて設けられた複数のアウタリード５と、
半導体チップ１を樹脂封止して形成されたモールド部２
とからなり、金属板３のチップ支持面３ａに、これに塗
布された絶縁性接着剤７を介して半導体チップ１とイン
ナリード４の端部４ａとが接合されており、半導体チッ
プ１の固定とインナリード４の固定とを一層の接合材で
ある絶縁性接着剤７が兼ねている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、低熱抵抗形の半導体装置の信頼性向上およ
び製造工程の簡略化に適用して有効な技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】半導体チップ（半導体素子）の高消費電力
化に伴って、銅製のリードフレームの採用やパッケージ
本体内への放熱板（ヒートスプレッダ）の設置などを行
い、これにより、低熱抵抗化への対策が図られている。
【０００４】低熱抵抗化を図った半導体装置では、イン
ナリードの変形や隣接するインナリード間の接触を阻止
するために、樹脂による絶縁性接着剤を塗布した金属板
にインナリードを予め接合（接着）し、さらに、この金
属板のチップ搭載箇所には、前記絶縁性接着剤とは異な
ったチップ固定用のダイボンド材を塗布し、これを硬化
させて半導体チップの搭載すなわちダイボンド（ぺ付け
ともいう）を行っている。
【０００５】なお、低熱抵抗形の半導体装置について
は、例えば、日経ＢＰ社、１９９３年５月３１日発行、
香山晋、成瀬邦彦（監）、「実践講座ＶＬＳＩパッケー
ジング技術（下）」、２００〜２０５頁に記載されてい
る。
【０００６】
【発明が解決しようとする課題】ところが、前記した技
術の低熱抵抗形の半導体装置では、その製造工程におい
て、まず、金属板に塗布された絶縁性接着剤に予めリー
ドフレームのインナリードを張り付け、さらに、チップ
固定用のダイボンド材を塗布／硬化する工程を加えてい
る。
【０００７】その結果、製造工程が複雑になることが問
題とされている。
【０００８】また、インナリード固定用とチップ固定用
とで２種類の接合材を用いているため、２つの接合材の
材料相互の影響による信頼性低下が起こることが問題と
なる。
【０００９】これに対して前記信頼性低下を考慮する
と、両者の材料の選択範囲が限られるという問題が起こ
る。
【００１０】本発明の目的は、信頼性の向上と原価低減
と製造工程の簡略化とを図る半導体装置およびその製造
方法を提供することにある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１３】すなわち、本発明による半導体装置は、半
導体チップの表面電極と電気的に接続され、前記半導体
チップの周囲に延在して配置された複数のインナリード
と、前記インナリードの端部と接合し、前記半導体チッ
プを支持して前記半導体チップが発する熱を放熱する金
属板と、前記金属板のチップ支持面に配置された絶縁性
接合材と、前記インナリードと電気的に接続されて設け
られた複数のアウタリードとを有し、前記半導体チップ
および前記インナリードが、前記絶縁性接合材によって
前記金属板の前記チップ支持面に接合されているもので
ある。
【００１４】これにより、インナリード固定用とチップ
固定用とで接合材の統一化を図ることができる。
【００１５】したがって、前記接合材として使用する絶
縁性接合材が１種類だけであるため、２種類の接合材を
用いた際の材料相互の影響による信頼性低下を防ぐこと
が可能になる。
【００１６】その結果、半導体装置の信頼性を向上でき
る。
【００１７】また、本発明による半導体装置の製造方法
は、チップ支持面に予め絶縁性接合材が配置された金属
板を準備する工程と、前記絶縁性接合材によってリード
フレームのインナリードの端部と前記金属板とを接合す
る工程と、前記絶縁性接合材によって前記半導体チップ
と前記金属板とを接合して前記半導体チップを前記金属
板によって支持する工程と、前記半導体チップの表面電
極とこれに対応する前記リードフレームの前記インナリ
ードとを電気的に接続する工程と、前記半導体チップを
封止する工程と、前記リードフレームのアウタリードと
これを支持する前記リードフレームの枠部とを分離する
工程とを有するものである。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００１９】図１は本発明による半導体装置の構造の実
施の形態の一例を示す断面図、図２は図１に示す半導体
装置の構造をモールド部を透過して示す平面図、図３
（ａ),（ｂ),（ｃ),（ｄ）は図１に示す半導体装置の製
造手順の一例を示す断面図である。
【００２０】本実施の形態の半導体装置は、主面である
回路形成面１ｂに半導体集積回路が形成された半導体チ
ップ１を有するものであり、かつこの半導体チップ１を
モールドによって樹脂封止した樹脂封止形のものであ
る。
【００２１】さらに、半導体チップ１が高消費電力タイ
プのものであり、したがって、低熱抵抗形の多ピン構造
のものである。
【００２２】なお、本実施の形態では、前記低熱抵抗形
の多ピンの半導体装置の一例として図１および図２に示
すＱＦＰ（Quad Flat Package)を取り上げて説明する。
【００２３】前記ＱＦＰの構成は、半導体チップ１の表
面電極であるパッド１ａと電気的に接続され、かつ半導
体チップ１の周囲に延在して配置された複数のインナリ
ード４と、インナリード４の端部４ａと接合し、かつ半
導体チップ１を支持して半導体チップ１が発する熱を放
熱する金属板３と、金属板３のチップ支持面３ａに塗布
（配置）された絶縁性接着剤７（絶縁性接合材）と、イ
ンナリード４と繋がり、かつこのインナリード４と電気
的に接続されて設けられた複数のアウタリード５と、半
導体チップ１を樹脂封止して形成されたモールド部２と
からなり、半導体チップ１およびインナリード４の端部
４ａが、絶縁性接着剤７によって金属板３のチップ支持
面３ａに接合されているものである。
【００２４】すなわち、本実施の形態のＱＦＰは、金属
板３のチップ支持面３ａに、このチップ支持面３ａに塗
布された絶縁性接着剤７を介して半導体チップ１とイン
ナリード４の端部４ａとが接合されているものであり、
半導体チップ１の固定とインナリード４の固定とを一層
の接合材である絶縁性接着剤７が兼ねて行うものであ
る。
【００２５】したがって、半導体チップ１は、絶縁性接
着剤７を介して金属板３によって支持されており、さら
に、同じ絶縁性接着剤７を介して金属板３に複数のイン
ナリード４がその端部４ａで接合されている。
【００２６】なお、このＱＦＰは、複数のインナリード
４における各々の端部４ａが金属板３上に絶縁性接着剤
７によって固定されているため、固定後、インナリード
４が変形したり、または、隣接するインナリード４同士
が相互に接触したりすることを防止する構造となってい
る。
【００２７】ここで、本実施の形態においては、絶縁性
接合材である絶縁性接着剤７として、熱硬化性と熱可塑
性との両方の特性を有する絶縁性接着剤７を用いた場合
を説明する。
【００２８】例えば、絶縁性接着剤７を形成する絶縁性
の接着材料の一例としては、熱可塑性のポリイミド樹脂
と、半硬化（Ｂステージ）状態の熱硬化性のエポキシ樹
脂との混合物などを用いる。
【００２９】これにより、絶縁性接着剤７に、熱硬化性
と熱可塑性との両方の特性を持たせることができる。
【００３０】すなわち、一度加熱し、これにより、熱硬
化性を利用して金属板３とインナリード４とを固定し、
さらに、その後の工程で再び加熱し、これにより、熱可
塑性を利用して金属板３に半導体チップ１を固定するこ
とができる。
【００３１】あるいは、半導体チップ１を固定し、その
後、インナリード４を固定することも可能である。
【００３２】さらに、本実施の形態の絶縁性接着剤７
は、絶縁性のフィラを含有した有機材料である。
【００３３】このフィラは、直径数μｍから数百μｍ程
度の粒子であり、例えば、シリカの粒子などである。
【００３４】したがって、絶縁性接着剤７がシリカなど
のフィラを含有していることにより、このフィラがスペ
ーサの役割を果たし、その結果、インナリード４と金属
板３の電気的ショートを防止することができる。
【００３５】すなわち、絶縁性接着剤７の絶縁性をさら
に高めることができる。
【００３６】なお、絶縁性接着剤７は、必ずしもフィラ
などを含有している必要はなく、絶縁性接着剤７として
無機材料を用いてもよい。
【００３７】また、本実施の形態のＱＦＰにおける金属
板３は、半導体チップ１の放熱効果を高めるヒートスプ
レッダであり、半導体チップ１を支持するとともに、図
２に示すように、半導体チップ１の周囲にインナリード
４の端部４ａを接合可能な大きさのチップ支持面３ａを
有しており、銅板などによって形成されているものであ
る。
【００３８】これは、金属板３の放熱効果を高めて半導
体チップ１における放熱を促進させるためである。
【００３９】ただし、金属板３は、銅板に限定されるも
のではなく、放熱性の高い材料によって形成されていれ
ば、銅板以外の板材であってもよい。
【００４０】また、インナリード４やアウタリード５を
有するリードフレーム８（図３（ａ）参照）は、金属板
３と同様に銅によって形成されているものが好ましい。
【００４１】すなわち、インナリード４の端部４ａが金
属板３と接合されているため、半導体チップ１からの熱
を金属板３を介し、かつインナリード４とアウタリード
５とを通して外部に放つことができるため、放熱性の高
い材料である銅によって形成されていることが好まし
い。
【００４２】ただし、放熱性を必要としない半導体装置
であれば、インナリード４とアウタリード５とを含むリ
ードフレーム８は、鉄とニッケルの合金などによって形
成されていてもよい。
【００４３】また、半導体チップ１のパッド１ａは、こ
れに対応するインナリード４とボンディングワイヤ６に
よって電気的に接続されている。
【００４４】すなわち、半導体チップ１のパッド１ａと
これに対応するインナリード４とがワイヤボンディング
によって電気的に接続されている。
【００４５】なお、ワイヤボンディングで用いるボンデ
ィングワイヤ６は、例えば、金線などである。
【００４６】また、モールド部２は、封止用樹脂を用い
て半導体チップ１とインナリード４とボンディングワイ
ヤ６とを樹脂封止して形成したものであり、その際の前
記封止用樹脂としては、例えば、熱硬化性のエポキシ樹
脂などを用いる。
【００４７】なお、本実施の形態の半導体装置は、ＱＦ
Ｐであるため、アウタリード５は、図２に示すように、
モールド部２からその４方向に向かって突出し、かつ、
それぞれのアウタリード５が、図１に示すように、ガル
ウィング状に曲げ成形されている。
【００４８】次に、本実施の形態の半導体装置（ＱＦ
Ｐ）の製造方法について説明する。
【００４９】まず、半導体チップ１を支持可能な金属板
３のチップ支持面３ａに絶縁性接着剤７（絶縁性接合
材）が塗布（配置）され、かつこの絶縁性接着剤７によ
ってインナリード４の端部４ａと金属板３とが予め接合
された図３（ａ）に示すリードフレーム８を準備する。
【００５０】すなわち、絶縁性接着剤７を介してインナ
リード４の端部４ａによって金属板３が支持されたリー
ドフレーム８を準備する。
【００５１】なお、この際のリードフレーム８は、１枚
のリードフレーム８から複数のＱＦＰを製造可能な多連
のものであり、したがって、１枚のリードフレーム８に
は、複数のＱＦＰ領域が形成されている。
【００５２】また、金属板３に塗布された絶縁性接着剤
７は、熱可塑性のポリイミド樹脂と半硬化（Ｂステー
ジ）状態の熱硬化性のエポキシ樹脂との混合物であると
ともに、シリカなどのフィラを含有しているものであ
る。
【００５３】その後、図３（ｂ）に示すように、絶縁性
接着剤７によって半導体チップ１と金属板３とを接着
（接合）して半導体チップ１を金属板３によって支持す
る。
【００５４】すなわち、半導体チップ１を絶縁性接着剤
７によって金属板３のチップ支持面３ａに搭載するダイ
ボンディング（ペレットボンディングともいう）を行
う。
【００５５】その際、半導体チップ１を熱圧着によって
金属板３に固定する（接着する）。ただし、熱圧着の際
に半導体チップ１に掛ける荷重は、数百グラム程度の小
さいものである。
【００５６】なお、本実施の形態のＱＦＰは、絶縁性接
着剤７によるインナリード４と金属板３との接合と、絶
縁性接着剤７による半導体チップ１と金属板３との接合
とを別々の工程で行って組み立てるものである。
【００５７】そこで、まず、図３（ａ）に示すリードフ
レーム８は、これのインナリード４と金属板３とが予め
接合されたものであり、インナリード４と金属板３とを
接合する際に、絶縁性接着剤７は、一度加熱されてい
る。
【００５８】つまり、インナリード４と金属板３とを接
合する際に、一度加熱し、これにより、絶縁性接着剤７
が有する熱硬化性を利用して金属板３とインナリード４
とを固定する。
【００５９】その後、前記ダイボンディング工程で、再
び絶縁性接着剤７を加熱し、これにより、絶縁性接着剤
７が有する熱可塑性を利用して金属板３に半導体チップ
１を固定する。
【００６０】すなわち、本実施の形態の絶縁性接着剤７
は、２度の加熱に対して接着性を示すことが可能なもの
であり、これによって、リードフレーム８のインナリー
ド４に金属板３を固定した後の工程であっても、再び、
絶縁性接着剤７を加熱して金属板３に半導体チップ１を
固定することができる。
【００６１】その後、図３（ｃ）に示すように、半導体
チップ１のパッド１ａ（表面電極）とこれに対応するリ
ードフレーム８のインナリード４とを電気的に接続す
る。
【００６２】すなわち、ワイヤボンディングを行って、
半導体チップ１のパッド１ａとインナリード４とをボン
ディングワイヤ６によって接続する。
【００６３】その後、図３（ｄ）に示すように、エポキ
シ系の熱硬化性の封止用樹脂を用いて、半導体チップ１
およびボンディングワイヤ６をモールドによって樹脂封
止し、これにより、モールド部２を形成する。
【００６４】モールド終了後、切断・成形工程におい
て、モールド部２から突出する複数のアウタリード５と
これを支持するリードフレーム８の枠部とを分離すると
ともに、アウタリード５を所望の形状に曲げ成形する。
【００６５】すなわち、切断金型を用いてリードフレー
ム８の所定箇所を切断し、これにより、リードフレーム
８の枠部からアウタリード５を分離しつつ、分離後のア
ウタリード５を所望の形状（本実施の形態では、図１に
示すようなガルウィング状）に曲げ成形する。
【００６６】これにより、図１に示すＱＦＰを組み立て
ることができる。
【００６７】本実施の形態の半導体装置（ＱＦＰ）およ
びその製造方法によれば、以下のような作用効果が得ら
れる。
【００６８】すなわち、金属板３に絶縁性接合材である
絶縁性接着剤７を配置（塗布）し、この絶縁性接着剤７
によってインナリード４の固定と半導体チップ１の固定
との両方を行うことにより、インナリード固定用とチッ
プ固定用とで接合材の統一化を図ることができる。
【００６９】したがって、前記接合材として使用する絶
縁性接着剤７が１種類だけであるため、２種類の接合材
を用いた際の材料相互の影響による信頼性低下を防ぐこ
とが可能になる。
【００７０】これにより、前記ＱＦＰ（半導体装置）の
信頼性を向上できる。
【００７１】また、インナリード固定用とチップ固定用
とで絶縁性接着剤７を統一するため、この絶縁性接着剤
７の材料選択の範囲も広げることが可能になる。
【００７２】さらに、インナリード固定用とチップ固定
用とで絶縁性接着剤７を統一するため、この絶縁性接着
剤７の金属板３への配置（塗布）回数を１回にすること
ができ、その結果、ＱＦＰの製造工程すなわち組み立て
工程の簡略化を図ることができる。
【００７３】また、インナリード固定用とチップ固定用
とで絶縁性接着剤７を統一するため、接合材の種類が減
り、したがって、ＱＦＰの原価低減を図ることが可能に
なる。
【００７４】なお、絶縁性接合材として熱硬化性と熱可
塑性の両方の特性を有する絶縁性接着剤７を用いること
により、インナリード４の接合（固定）と半導体チップ
１の接合（固定）とを別々の工程すなわち２回に分けて
行うことができる。
【００７５】これにより、インナリード４の接合工程と
半導体チップ１の接合工程とを分けて行わなければなら
ない場合（例えば、一貫処理を行えない半導体製造装置
を用いた場合や、それぞれの工程が離れた場所で行われ
る場合など）に対しても対応させることが可能になる。
【００７６】また、絶縁性接着剤７を介して半導体チッ
プ１を搭載する際に、金属板３上において半導体チップ
１の搭載領域が限定されないため、種々の大きさの半導
体チップ１（汎用サイズの半導体チップ１）を金属板３
に搭載することが可能になる。
【００７７】さらに、ＱＦＰの信頼性を向上できるた
め、そのことと合わせて、金属板３を有したリードフレ
ーム８を標準化リードフレームとして適用することが可
能になり、その結果、低熱抵抗形のＱＦＰ（半導体装
置）に限定することなく、この標準化リードフレームを
用いたＱＦＰの標準化を図ることが可能になる。
【００７８】また、絶縁性接着剤７がシリカなどの絶縁
性のフィラを含有していることにより、このフィラがス
ペーサの役目を持ち、これにより、絶縁性接着剤７の絶
縁性をさらに向上できる。
【００７９】その結果、ＱＦＰの信頼性をさらに向上で
きる。
【００８０】また、金属板３が銅板であることにより、
銅は、高い放熱性を有しているため、半導体チップ１の
放熱効果をさらに向上させることが可能になる。
【００８１】これにより、ＱＦＰの信頼性をさらに向上
できる。
【００８２】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００８３】例えば、前記実施の形態では、ＱＦＰ（半
導体装置）の製造方法において、絶縁性接着剤７によっ
てインナリード４の端部４ａと金属板３とが予め接合さ
れたリードフレーム８を準備し、このリードフレーム８
を用いてＱＦＰを製造する場合の製造手順を説明した
が、金属板３が接合されていないリードフレーム８と、
チップ支持面３ａに絶縁性接着剤７が塗布された金属板
３とを準備してＱＦＰを製造してもよい。
【００８４】つまり、図４の他の実施の形態の半導体装
置の製造手順に示すように、まず、チップ支持面３ａに
予め絶縁性接着剤７が塗布（配置）された金属板３と、
金属板３が接合されていないリードフレーム８とを準備
し（図４（ａ）参照）、その後、図４（ｂ）に示すよう
に熱圧着によってインナリード４の端部４ａと金属板３
のチップ支持面３ａとを熱圧着によって接合（接着）す
るものである。
【００８５】さらに、図４（ｃ）に示すように、前記実
施の形態と同様の方法により、絶縁性接着剤７によって
半導体チップ１と金属板３とを接合（接着）することに
より、前記実施の形態のＱＦＰと同様のＱＦＰを製造す
ることができる。
【００８６】また、図５の他の実施の形態の半導体装置
の製造手順に示すように、インナリード固定とチップ固
定の順序を入れ換えてもよい。
【００８７】すなわち、図５（ａ）に示すように、チッ
プ支持面３ａに予め絶縁性接着剤７が塗布（配置）され
た金属板３と、金属板３が接合されていないリードフレ
ーム８とを準備し、その後、図５（ｂ）に示すように、
熱圧着により絶縁性接着剤７を介して半導体チップ１と
金属板３とを接合（接着）し、さらに、図５（ｃ）に示
すように、インナリード４の端部４ａと金属板３のチッ
プ支持面３ａとを熱圧着によって接合（接着）する。
【００８８】また、絶縁性接合材として、１種類の熱硬
化性もしくは熱可塑性の絶縁性接着剤７を用いることに
より、インナリード４の固定と半導体チップ１の固定と
を同時に行うことも可能になる。
【００８９】すなわち、図６の他の実施の形態の半導体
装置の製造方法に示すように、チップ支持面３ａに予め
絶縁性接着剤７が塗布（配置）された金属板３と、金属
板３が接合されていないリードフレーム８とを準備し
（図６（ａ）参照）、その後、図６（ｂ）に示すよう
に、熱圧着により絶縁性接着剤７を介した半導体チップ
１と金属板３との接合（接着）と、インナリード４の端
部４ａと金属板３のチップ支持面３ａとの接合（接着）
とを同時に行うものである。
【００９０】この時、実際には、両者の接合において
は、僅かなタイミングのずれが生じることが考えられる
が、その場合も同時と見なす。
【００９１】したがって、１種類の熱硬化性もしくは熱
可塑性の絶縁性接着剤７を用いることにより、インナリ
ード４の接合と半導体チップ１の接合とを同時に行うこ
とができ、その結果、ＱＦＰの製造工程をさらに簡略化
することができる。
【００９２】なお、前記実施の形態および図４から図６
に示す他の実施の形態においては、金属板３のチップ支
持面３ａには予め絶縁性接着剤７が塗布されている場合
を説明したが、それぞれの実施の形態において、絶縁性
接着剤７が塗布（配置）されていない金属板３と、金属
板３が固定されていないリードフレーム８と、絶縁性接
着剤７とを個々に準備して、金属板３のチップ支持面３
ａに絶縁性接着剤７を塗布するところからＱＦＰの製造
を開始してもよい。
【００９３】また、前記実施の形態においては、絶縁性
接着剤７を形成する絶縁性の接着材料の一例として、熱
可塑性のポリイミド樹脂と、半硬化（Ｂステージ）状態
の熱硬化性のエポキシ樹脂との混合物の場合を説明した
が、前記接着材料としては、ポリイミド樹脂やエポキシ
樹脂に限定されることなく、他の接着材料であってもよ
い。
【００９４】また、インナリード４または半導体チップ
１を絶縁性接着剤７によって接合（接着）する際には、
熱圧着に限定されることはなく、使用する絶縁性接着剤
７によって加熱のみ、あるいは、加圧のみを選択しても
よい。
【００９５】さらに、前記実施の形態において、金属板
３をリードフレーム８のインナリード４に固定し、その
後、半導体チップ１を金属板３に固定する際の金属板３
とインナリード４との接合（接着）については、その後
の組み立て工程で、インナリード４と金属板３とが分離
しない程度に接合されていればよい。
【００９６】また、前記実施の形態および前記他の実施
の形態においては、半導体装置が低熱抵抗形の場合につ
いて説明したが、前記半導体装置は、前記実施の形態で
説明した標準リードフレームを用いたものである場合、
低熱抵抗形のものに限定されることはなく、低熱抵抗形
以外のものであってもよい。
【００９７】さらに、前記実施の形態および前記他の実
施の形態においては、半導体装置がＱＦＰの場合につい
て説明したが、前記半導体装置は、ＱＦＰに限定される
ものではなく、例えば、ＳＯＰ（Small Outline Packag
e)などであってもよく、あるいは、それ以外のものであ
ってもよい。
【００９８】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００９９】（１）．金属板に絶縁性接合材を配置し、
この絶縁性接合材によってインナリードの固定と半導体
チップの固定との両方を行うことにより、インナリード
固定用とチップ固定用とで接合材の統一化を図ることが
できる。したがって、前記接合材として使用する絶縁性
接合材が１種類だけであるため、２種類の接合材を用い
た際の材料相互の影響による信頼性低下を防ぐことが可
能になる。これにより、半導体装置の信頼性を向上でき
る。
【０１００】（２）．インナリード固定用とチップ固定
用とで絶縁性接合材を統一するため、この絶縁性接合材
の材料選択の範囲も広げることが可能になる。
【０１０１】（３）．インナリード固定用とチップ固定
用とで絶縁性接合材を統一するため、この絶縁性接合材
の金属板への配置（塗布）回数を１回にすることがで
き、半導体装置の製造工程すなわち組み立て工程の簡略
化を図ることができる。
【０１０２】（４）．インナリード固定用とチップ固定
用とで絶縁性接合材を統一するため、接合材の種類が減
り、その結果、半導体装置の原価低減を図ることができ
る。
【０１０３】（５）．絶縁性接合材を介して半導体チッ
プを搭載する際に、金属板上において半導体チップの搭
載領域が限定されないため、種々の大きさの半導体チッ
プ（汎用サイズの半導体チップ）を金属板に搭載するこ
とが可能になる。したがって、前記金属板を有したリー
ドフレームを標準化リードフレームとして適用すること
が可能になり、その結果、低熱抵抗形の半導体装置に限
定することなく、この標準化リードフレームを用いた半
導体装置の標準化を図ることが可能になる。
【０１０４】（６）．絶縁性接合材が絶縁性のフィラを
含有していることにより、このフィラがスペーサとな
り、これにより、絶縁性接合材の絶縁性をさらに向上で
きる。その結果、半導体装置の信頼性をさらに向上でき
る。
【図面の簡単な説明】
【図１】本発明による半導体装置の構造の実施の形態の
一例を示す断面図である。
【図２】図１に示す半導体装置の構造をモールド部を透
過して示す平面図である。
【図３】（ａ),（ｂ),（ｃ),（ｄ）は図１に示す半導体
装置の製造手順の一例を示す断面図である。
【図４】（ａ),（ｂ),（ｃ）は本発明の他の実施の形態
である半導体装置の製造手順を示す断面図である。
【図５】（ａ),（ｂ),（ｃ）は本発明の他の実施の形態
である半導体装置の製造手順を示す断面図である。
【図６】（ａ),（ｂ) は本発明の他の実施の形態である
半導体装置の製造手順を示す断面図である。
【符号の説明】
１ 半導体チップ １ａ パッド（表面電極） １ｂ 回路形成面 ２ モールド部 ３ 金属板 ３ａ チップ支持面 ４ インナリード ４ａ 端部 ５ アウタリード ６ ボンディングワイヤ ７ 絶縁性接着剤（絶縁性接合材） ８ リードフレーム
フロントページの続き (72)発明者 鈴木 一成 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 田中 宏明 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 Ｆターム(参考） 5F067 AA03 AA11 AA18 AB03 BE10 CA03 CC02 CC09 DA05

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの表面電極と電気的に接続
    され、前記半導体チップの周囲に延在して配置された複
    数のインナリードと、 前記インナリードの端部と接合し、前記半導体チップを
    支持して前記半導体チップが発する熱を放熱する金属板
    と、 前記金属板のチップ支持面に配置された絶縁性接合材
    と、 前記インナリードと電気的に接続されて設けられた複数
    のアウタリードとを有し、 前記半導体チップおよび前記インナリードが、前記絶縁
    性接合材によって前記金属板の前記チップ支持面に接合
    されていることを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置であって、前
    記絶縁性接合材が、熱硬化性と熱可塑性の両方の特性を
    有する絶縁性接着剤であることを特徴とする半導体装
    置。
  3. 【請求項３】 請求項１または２記載の半導体装置であ
    って、前記絶縁性接合材が、絶縁性のフィラを含有して
    いることを特徴とする半導体装置。
  4. 【請求項４】 請求項１，２または３記載の半導体装置
    であって、前記金属板が銅板であることを特徴とする半
    導体装置。
  5. 【請求項５】 チップ支持面に予め絶縁性接合材が配置
    された金属板を準備する工程と、 前記絶縁性接合材によってリードフレームのインナリー
    ドの端部と前記金属板とを接合する工程と、 前記絶縁性接合材によって前記半導体チップと前記金属
    板とを接合して前記半導体チップを前記金属板によって
    支持する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドフレームの前記インナリードとを電気的に接続する工
    程と、 前記半導体チップを封止する工程と、 前記リードフレームのアウタリードとこれを支持する前
    記リードフレームの枠部とを分離する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  6. 【請求項６】 半導体チップを支持可能な金属板のチッ
    プ支持面に配置された絶縁性接合材によってインナリー
    ドの端部と前記金属板とが予め接合されたリードフレー
    ムを準備する工程と、 前記絶縁性接合材によって前記半導体チップと前記金属
    板とを接合して前記半導体チップを前記金属板によって
    支持する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドフレームの前記インナリードとを電気的に接続する工
    程と、 前記半導体チップを封止する工程と、 前記リードフレームのアウタリードとこれを支持する前
    記リードフレームの枠部とを分離する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  7. 【請求項７】 請求項５または６記載の半導体装置の製
    造方法であって、前記絶縁性接合材として熱硬化性もし
    くは熱可塑性の絶縁性接着剤を用い、前記絶縁性接着剤
    による前記インナリードと前記金属板との接合と、前記
    絶縁性接着剤による前記半導体チップと前記金属板との
    接合とを同時に行うことを特徴とする半導体装置の製造
    方法。
  8. 【請求項８】 請求項５，６または７記載の半導体装置
    の製造方法であって、前記絶縁性接合材として熱硬化性
    と熱可塑性の両方の特性を有する絶縁性接着剤を用い、
    前記絶縁性接着剤による前記インナリードと前記金属板
    との接合と、前記絶縁性接着剤による前記半導体チップ
    と前記金属板との接合とを別々の工程で行うことを特徴
    とする半導体装置の製造方法。
JP30707898A 1998-10-28 1998-10-28 半導体装置の製造方法 Expired - Fee Related JP3686267B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30707898A JP3686267B2 (ja) 1998-10-28 1998-10-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30707898A JP3686267B2 (ja) 1998-10-28 1998-10-28 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2000133762A true JP2000133762A (ja) 2000-05-12
JP2000133762A5 JP2000133762A5 (ja) 2005-02-03
JP3686267B2 JP3686267B2 (ja) 2005-08-24

Family

ID=17964781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30707898A Expired - Fee Related JP3686267B2 (ja) 1998-10-28 1998-10-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3686267B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243600A (ja) * 2001-12-14 2003-08-29 Hitachi Ltd 半導体装置およびその製造方法
US11769714B2 (en) 2020-09-08 2023-09-26 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted on die pad and leads of lead frame

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243600A (ja) * 2001-12-14 2003-08-29 Hitachi Ltd 半導体装置およびその製造方法
US11769714B2 (en) 2020-09-08 2023-09-26 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted on die pad and leads of lead frame

Also Published As

Publication number Publication date
JP3686267B2 (ja) 2005-08-24

Similar Documents

Publication Publication Date Title
TWI379367B (en) Chip packaging method and structure thereof
US20020180035A1 (en) Semiconductor package with heat sink
US20060006505A1 (en) Lead frame for improving molding reliability and semiconductor package with the lead frame
JP2010062365A (ja) 半導体装置およびその製造方法
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2008503105A (ja) 集積回路ダイのパッケージ及びパッケージ方法
JPH08148644A (ja) 樹脂封止型半導体装置
JPH08111491A (ja) 半導体装置
US7642638B2 (en) Inverted lead frame in substrate
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3686267B2 (ja) 半導体装置の製造方法
JPH1012788A (ja) 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム
JP3642545B2 (ja) 樹脂封止型半導体装置
US20100007010A1 (en) Semiconductor package, method for enhancing the bond of a bonding wire, and method for manufacturing a semiconductor package
US7436060B2 (en) Semiconductor package and process utilizing pre-formed mold cap and heatspreader assembly
JP2954118B2 (ja) 半導体装置及びその製造方法
KR19990060856A (ko) 볼 그리드 어레이 패키지
JPH11354706A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2001015669A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
TWI236107B (en) Semiconductor chip package and method for making the same
KR0184061B1 (ko) 반도체 패키지
JP3930949B2 (ja) 半導体装置の製造方法
JP2010153676A (ja) 半導体装置および半導体装置の製造方法
JP2007142226A (ja) 半導体装置とその製造方法、およびその半導体装置に用いるリードフレームの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050602

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees