JP3930949B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3930949B2 JP3930949B2 JP21799397A JP21799397A JP3930949B2 JP 3930949 B2 JP3930949 B2 JP 3930949B2 JP 21799397 A JP21799397 A JP 21799397A JP 21799397 A JP21799397 A JP 21799397A JP 3930949 B2 JP3930949 B2 JP 3930949B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead frame
- semiconductor device
- tape
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、半導体チップの電極とリードフレームのリード等が電気的に接続される半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、この種の半導体装置において、半導体チップの電極とリードフレームのリード等を接合媒体としてのバンプを介して接続するものが知られている。近年では半導体装置の高密度化に伴って、電極の狭ピッチ化あるいはバンプの微小化が進んでいる。バンプを形成すべき微小金属ボールが予め、半導体チップの電極等に接合されるようにしたバンプの形成方法が実用化されつつある。
【０００３】
たとえば特開平７−２７３１４３号に記載の半導体装置では、図４のように半導体チップ１の電極２とインナリード３がボールバンプ４を介して接合され、樹脂５によってモールドされる。この半導体装置において、予め半導体チップ１の周辺に配置された電極２にボールバンプ４を接合する、あるいはインナリード３にボールバンプ４を接合しておき、半導体チップ１とインナリード３を重ねて一括接合する。
【０００４】
【発明が解決しようとする課題】
従来の半導体では、上述のようにリードフレームと半導体チップ１をボールバンプ４を介して接合する。しかしながら、これらの接続後の取扱において、たとえば特に樹脂封止あるいは樹脂ポッティング時に応力が加わって、接合部分が剥離する危険があった。
【０００５】
従来の半導体装置においてまた、ＬＯＣ（Lead On Chip）構造としてたとえば図５に示すように、半導体チップ１およびリードフレーム３′をテープ６を介して（機械的に）接続するものがある。この半導体装置は主に、メモリに使用されるが、電気的接続はボンディングワイヤ７によって行われ、つまりバンプを用いて電気的接続するものとは基本構造が異なっている。
【０００６】
本発明はかかる実情に鑑み、チップ電極およびリード等の結合強度に優れ、有効に薄型化等を実現し得る半導体装置およびその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、リードフレームのリードと半導体チップの電極が接続されている半導体装置の製造方法において、前記リードフレームの前記リードまたは前記半導体チップの電極に金属ボールを所定量だけ潰して接合し、金属バンプが絶縁性樹脂もしくはテープに覆われずに、前記リードフレームのアイランドと前記半導体チップを前記絶縁性樹脂もしくはテープを介して接合し、さらに前記半導体チップの周囲を樹脂封止することを特徴とする。
【００１０】
また、本発明の半導体装置製造方法は、リードフレームのリードと半導体チップの電極が接続されている半導体装置の製造方法において、前記リードフレームの前記リードまたは前記半導体チップの電極に金属ボールを所定量だけ潰して接合し、金属バンプが絶縁性樹脂もしくはテープに覆われずに、前記リードフレームのアイランドと前記半導体チップを前記絶縁性樹脂もしくはテープを介して接合し、さらに前記接合部を樹脂封止することを特徴とするものである。
【００１１】
また、本発明の半導体装置の製造方法において、前記絶縁性樹脂もしくは前記テープは、前記金属ボールの初期ボール径よりも薄く形成されることを特徴とする。
【００１２】
本発明によれば、リードフレームのリードと半導体チップの電極を接続する際、リードフレームのアイランドと半導体チップが絶縁性樹脂もしくはテープを介して結合固定される。このようにリードフレームおよび半導体チップにおける相互に接続すべき電極部のみでなく、リードフレームのアイランドを利用して結合固定することで、高い結合強度を確保して電極部にかかる応力負荷を実質的に軽減することができる。
【００１３】
この場合、リードフレームと半導体チップを結合固定する絶縁性樹脂もしくはテープが、金属バンプの初期バンプ径よりも薄く形成されており、これにより結合強度を有効に向上することができる。
【００１４】
【発明の実施の形態】
以下、図１〜図３に基づき、本発明による半導体装置およびその製造方法の好適な実施の形態を説明する。
【００１５】
図１および図２は、この実施形態における半導体装置10の構成例を示している。図において、11は半導体チップ、12は半導体チップ11の電極、13はリードフレームのリード、14は金属バンプである。電極12は好適にはアルミニウムで成り、半導体チップ11の周辺に沿って配置される。半導体チップ11の周囲は、モールド樹脂15によって封止される。
【００１６】
バンプ１４は、この例では金（Ａｕ）製の微小金属ボールによって形成され、そのボール直径３０〜５００μｍ程度のサイズが好適である。またリードフレームの一部、この例ではアイランド１６と半導体チップ１１とは、テープ１７を介して結合されている。テープ１７は特に、金属バンプ１４の初期バンプ径よりも薄く形成されている。
【００１７】
半導体装置１０の製造において、リードフレームのリード１３または半導体チップ１１の電極１２にバンプ形成用の金属ボールを予め接合しておく。この金属ボールの接合に際して、リード１３または電極１２に対応する位置に微小金属ボールを配列保持するボール配列ヘッドを使用する。
【００１８】
このボール配列ヘッドは、半導体チップ１１の電極１２（またはリードフレームのリード１３）に対応する多数のボール配列孔を有する配列基板を備え、吸引チャンバを介して真空引されるようになっている。吸引チャンバには真空吸引源としての真空ポンプが接続され、ボール配列ヘッドは、ボール配列孔にて金属ボールを配列保持する。
【００１９】
ボール配列ヘッドは、微小金属ボールを収容する容器上方から、所定タイミングで該容器内に下降する。さらに、吸引チャンバを介して真空引することで、配列基板のボール配列孔にて微小金属ボールを配列保持する。なお、配列基板のボール配列孔に金属ボールを吸着させる際、容器を加振することで容器内で金属ボールを浮遊状態にし、吸着し易くする等の手段がとられる。
【００２０】
配列基板の各ボール配列孔には、１つの金属ボールが吸着される。ここで、金属ボールを吸着する際、配列基板から余剰ボールを除去して各ボール配列孔に１つの微小金属ボールを吸着させるための余剰ボール除去手段をさらに含んでいるとよい。この余剰ボール除去手段はたとえば、配列基板に微振動を与えることにより余分な金属ボールを配列基板から離脱させることができる。このように金属ボールを吸着保持したボール配列ヘッドを、半導体チップ１１の電極１２（またはリードフレームのリード１３）に対して位置合わせしながら半導体チップ１１へと下降させることで、金属ボールを電極１２またはリード１３に効率的に転写接合することができる。
【００２１】
つぎに、リードフレームのアイランド１６に接着されたテープ１７と半導体チップ１１とを熱圧着により結合固定する。このとき同時に、電極１２またはリード１３に接合されている金属ボールが、対応するリード１３または電極１２に対して熱圧着され、これにより各電極１２およびリード１３は相互に接続する。テープ１７は前述したように、金属バンプ１４の初期バンプ径よりも薄く形成されており、この熱圧着で金属ボールが所定量だけ潰れることによりテープ１７を介して適正な接着効果が得られるようになっている。
【００２２】
ここで、図３は、この実施形態に用いるテープ１７の構成例を示している。テープ１７の形成材料としては、たとえば耐熱性のポリイミドが好適である。テープ１７の上下には接着用テープもしくは接着剤から成る接着層１７ａが付設形成されている。テープ１７は一方の接着層１７ａにてリードフレームのアイランド１６に接着され、他方の接着層１７ａが半導体チップ１１に接着される。金属バンプ１４の初期バンプ径をたとえば３５μｍとするとき、接着層１７ａを含めたテープ１７の圧着後の厚さは２２μｍ程度が好適である。
【００２４】
また、例えばポリイミドによって形成されるテープ17を使用する例を説明したが、その代わりに適宜の絶縁性樹脂を介在させるかたちで構成することもできる。
【００２５】
上述の例のようにリードフレームのリード13と半導体チップ11の電極12を接続する際、リードフレームのアイランド16 を利用して結合固定することで、高い結合強度を確保して電極部分にかかる応力負荷を実質的に軽減することができる。したがって、樹脂封止時等に応力が加わっても接合部分が剥離する危険がなく、適正かつ良好な電気接続を保証することができる。また、所謂TCT(温度サイクル試験)においても接合部分に対する応力負荷が軽減することで、半導体装置の保護を図ると共に円滑に試験を行うことができる。
【００２６】
【発明の効果】
以上説明したように本発明によれば、この種の半導体装置においてチップ電極およびリード等の結合強度に優れ、有効に装置の薄型化等を実現することができる。したがって、性能がよく信頼性に優れた薄型パッケージを提供することができるばかりか、高周波用接続に極めて有用である。さらに、実質的に製造コストや製品コストを安くすることができ、コスト的に極めて有利である等の利点を有している。
【図面の簡単な説明】
【図１】 本発明の実施形態における半導体装置の構成例を示す断面図である。
【図２】 本発明の実施形態における半導体装置の構成例を示す平面図である。
【図３】 本発明の実施形態に係る接着テープの構成例を示す断面図である。
【図４】 従来の半導体装置の構成例を示す断面図である。
【図５】 従来の他の半導体装置の構成例を示す断面図である。
【符号の説明】
１０ 半導体装置
１１ 半導体チップ
１２ 半導体チップ電極
１３ リードフレームのリード
１４ 金属バンプ
１５ モールド樹脂
１６ アイランド
１７ テープ
Claims (2)
- リードフレームのリードと半導体チップの電極が接続されている半導体装置の製造方法において、
前記リードフレームの前記リードまたは前記半導体チップの電極に金属ボールを所定量だけ潰して接合し、金属バンプが絶縁性樹脂もしくはテープに覆われずに、前記リードフレームのアイランドと前記半導体チップを前記絶縁性樹脂もしくはテープを介して接合し、さらに前記半導体チップの周囲を樹脂封止することを特徴とする半導体装置の製造方法。 - 前記絶縁性樹脂もしくは前記テープは、前記金属ボールの初期ボール径よりも薄く形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21799397A JP3930949B2 (ja) | 1997-07-29 | 1997-07-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21799397A JP3930949B2 (ja) | 1997-07-29 | 1997-07-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154530A JPH1154530A (ja) | 1999-02-26 |
| JP3930949B2 true JP3930949B2 (ja) | 2007-06-13 |
Family
ID=16712950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21799397A Expired - Fee Related JP3930949B2 (ja) | 1997-07-29 | 1997-07-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3930949B2 (ja) |
-
1997
- 1997-07-29 JP JP21799397A patent/JP3930949B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1154530A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| JP3839323B2 (ja) | 半導体装置の製造方法 | |
| JPH08306853A (ja) | 半導体装置及びその製造方法及びリードフレームの製造方法 | |
| JP2002110856A (ja) | 半導体装置の製造方法 | |
| JP3930949B2 (ja) | 半導体装置の製造方法 | |
| JP2002280401A (ja) | 半導体装置およびその製造方法 | |
| JP3899755B2 (ja) | 半導体装置 | |
| JPH10335366A (ja) | 半導体装置 | |
| JP3686267B2 (ja) | 半導体装置の製造方法 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JP2002237566A (ja) | 半導体装置の３次元実装構造体とその製造方法 | |
| JPH06209071A (ja) | 樹脂封止半導体装置およびその製造方法 | |
| KR100203935B1 (ko) | 액상의 접착제를 반도체 칩 표면에 인가하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지 | |
| JP2000124356A (ja) | 半導体パッケ―ジ用部材，半導体パッケ―ジ及び半導体パッケ―ジ製造方法 | |
| JPH0547988A (ja) | 半導体装置 | |
| JP2817425B2 (ja) | 半導体装置の実装方法 | |
| JPH0982846A (ja) | 樹脂封止型半導体装置及びその製造方法及びそれに用いるリードフレーム | |
| JPH09326463A (ja) | 樹脂封止型半導体装置 | |
| JP3669986B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004014637A (ja) | 半導体装置及びワイヤボンディング方法 | |
| JPH08274234A (ja) | 半導体装置およびその製造方法並びに半導体実装モジュール | |
| JPH01205539A (ja) | 半導体装置 | |
| JPH1084055A (ja) | 半導体装置及びその製造方法 | |
| JP2000164646A (ja) | 半導体装置およびその製造方法 | |
| JPH11354576A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050201 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050318 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070312 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |