JP2000133635A - エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器 - Google Patents
エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器Info
- Publication number
- JP2000133635A JP2000133635A JP10303057A JP30305798A JP2000133635A JP 2000133635 A JP2000133635 A JP 2000133635A JP 10303057 A JP10303057 A JP 10303057A JP 30305798 A JP30305798 A JP 30305798A JP 2000133635 A JP2000133635 A JP 2000133635A
- Authority
- JP
- Japan
- Prior art keywords
- film
- laminated
- etching
- substrate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 103
- 239000003795 chemical substances by application Substances 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 title claims description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 229910001069 Ti alloy Inorganic materials 0.000 claims abstract description 48
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 46
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 40
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 11
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract 5
- 239000010936 titanium Substances 0.000 claims abstract 5
- 238000000034 method Methods 0.000 claims description 29
- KHIWWQKSHDUIBK-UHFFFAOYSA-N periodic acid Chemical compound OI(=O)(=O)=O KHIWWQKSHDUIBK-UHFFFAOYSA-N 0.000 claims description 17
- 238000010030 laminating Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- QFWPJPIVLCBXFJ-UHFFFAOYSA-N glymidine Chemical compound N1=CC(OCCOC)=CN=C1NS(=O)(=O)C1=CC=CC=C1 QFWPJPIVLCBXFJ-UHFFFAOYSA-N 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 353
- 229910052751 metal Inorganic materials 0.000 description 35
- 239000002184 metal Substances 0.000 description 35
- 239000010409 thin film Substances 0.000 description 32
- 229910045601 alloy Inorganic materials 0.000 description 15
- 239000000956 alloy Substances 0.000 description 15
- 238000002161 passivation Methods 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 239000011521 glass Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000008151 electrolyte solution Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910017875 a-SiN Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F1/00—Etching metallic material by chemical means
- C23F1/02—Local etching
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F1/00—Etching metallic material by chemical means
- C23F1/10—Etching compositions
- C23F1/14—Aqueous compositions
- C23F1/16—Acidic compositions
- C23F1/20—Acidic compositions for etching aluminium or alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Mechanical Engineering (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Weting (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 低抵抗のＡｌ膜又はＡｌ合金膜に他の金属膜
を積層した積層膜を配線材料として用いる場合に、上記
積層膜を構成する各金属膜を一回のエッチングにより略
同一エッチングレートでエッチングできるエッチング剤
及びこれを用いた電子機器用基板の製造方法と、これに
より製造した基板を有する電子機器の提供。 【解決手段】 フッ酸と過ヨウ素酸と硫酸とを有し、前
記フッ酸と過ヨウ素酸との合計の重量割合が０．０５な
いし３０ｗｔ％であり、かつ前記硫酸の重量割合が０．
０５乃至２０ｗｔ％であり、前記フッ酸に対する過ヨウ
素酸の重量比が０．０１乃至２であり、アルミニウム膜
又はアルミニウム合金膜とチタン膜又はチタン合金膜と
を積層してなる配線５，１２，１４の各膜を略同一エッ
チングレートで一括的にエッチング可能な材料からなる
ことを特徴とするエッチング剤。
を積層した積層膜を配線材料として用いる場合に、上記
積層膜を構成する各金属膜を一回のエッチングにより略
同一エッチングレートでエッチングできるエッチング剤
及びこれを用いた電子機器用基板の製造方法と、これに
より製造した基板を有する電子機器の提供。 【解決手段】 フッ酸と過ヨウ素酸と硫酸とを有し、前
記フッ酸と過ヨウ素酸との合計の重量割合が０．０５な
いし３０ｗｔ％であり、かつ前記硫酸の重量割合が０．
０５乃至２０ｗｔ％であり、前記フッ酸に対する過ヨウ
素酸の重量比が０．０１乃至２であり、アルミニウム膜
又はアルミニウム合金膜とチタン膜又はチタン合金膜と
を積層してなる配線５，１２，１４の各膜を略同一エッ
チングレートで一括的にエッチング可能な材料からなる
ことを特徴とするエッチング剤。
Description
【０００１】
【発明の属する技術分野】本発明はエッチング剤及びこ
れを用いた電子機器用基板の製造方法と、これにより製
造した基板を有する電子機器に関し、特に、Ａｌ膜又は
Ａｌ合金膜とＴｉ膜又はＴｉ合金膜とを積層してなる配
線の各膜を略同一エッチングレートで一括的にエッチン
グ可能なエッチング剤に関する。
れを用いた電子機器用基板の製造方法と、これにより製
造した基板を有する電子機器に関し、特に、Ａｌ膜又は
Ａｌ合金膜とＴｉ膜又はＴｉ合金膜とを積層してなる配
線の各膜を略同一エッチングレートで一括的にエッチン
グ可能なエッチング剤に関する。
【０００２】
【従来の技術】配線材料としてのＡｌは、低抵抗である
という利点を有しており、電子機器において、基板上の
電極等の配線材料に多用されている。図１２は、電子機
器の一例として、一般的な薄膜トランジスタ型液晶表示
装置の薄膜トランジスタ部分を示す概略図である。この
薄膜トランジスタ８２は、基板８３上にゲート電極８４
が設けられ、このゲート電極８４を覆うようにゲート絶
縁膜８５が設けられている。ゲート電極８４上方のゲー
ト絶縁膜８５上にアモルファスシリコン（以下、ａ−Ｓ
ｉと略記する）からなる半導体能動膜８６が設けられ、
リン等のｎ型不純物を含むアモルファスシリコン（以
下、ｎ+型ａ−Ｓｉと略記する）からなるオーミックコ
ンタクト層８７を介して半導体能動膜８６上からゲート
絶縁膜８５上にわたってソース電極８８およびドレイン
電極８９が設けられている。そして、これらソース電極
８８、ドレイン電極８９、ゲート電極８４等で構成され
る薄膜トランジスタ８２を覆うパッシベーション膜９０
が設けられ、ドレイン電極８９上のパッシベーション膜
９０にコンタクトホール９１が設けられている。さらに
このコンタクトホール９１を通じてドレイン電極８９と
電気的に接続されるインジウム酸化錫（以下、ＩＴＯと
略記する）等の透明電極層からなる画素電極９２が設け
られている。
という利点を有しており、電子機器において、基板上の
電極等の配線材料に多用されている。図１２は、電子機
器の一例として、一般的な薄膜トランジスタ型液晶表示
装置の薄膜トランジスタ部分を示す概略図である。この
薄膜トランジスタ８２は、基板８３上にゲート電極８４
が設けられ、このゲート電極８４を覆うようにゲート絶
縁膜８５が設けられている。ゲート電極８４上方のゲー
ト絶縁膜８５上にアモルファスシリコン（以下、ａ−Ｓ
ｉと略記する）からなる半導体能動膜８６が設けられ、
リン等のｎ型不純物を含むアモルファスシリコン（以
下、ｎ+型ａ−Ｓｉと略記する）からなるオーミックコ
ンタクト層８７を介して半導体能動膜８６上からゲート
絶縁膜８５上にわたってソース電極８８およびドレイン
電極８９が設けられている。そして、これらソース電極
８８、ドレイン電極８９、ゲート電極８４等で構成され
る薄膜トランジスタ８２を覆うパッシベーション膜９０
が設けられ、ドレイン電極８９上のパッシベーション膜
９０にコンタクトホール９１が設けられている。さらに
このコンタクトホール９１を通じてドレイン電極８９と
電気的に接続されるインジウム酸化錫（以下、ＩＴＯと
略記する）等の透明電極層からなる画素電極９２が設け
られている。
【０００３】また、図１２左側の部分は表示領域外に位
置するゲート配線端部のゲート端子パッド部９３の断面
構造を示している。基板８３上のゲート配線材料からな
る下部パッド層９４上にゲート絶縁膜８５およびパッシ
ベーション膜９０を貫通するコンタクトホール９５が設
けられ、このコンタクトホール９５を通じて下部パッド
層９４と電気的に接続される透明電極層からなる上部パ
ッド層９６が設けられている。尚、ソース配線端部にお
いても類似の構造となっている。以上のように、例え
ば、薄膜トランジスタにおいては、ゲート端子、ソース
端子および画素電極をなす透明電極層と、ゲート配線、
ソース配線およびドレイン電極をなす配線用金属が直接
接続されるように構成されている。ところが、この種の
電子機器において配線抵抗を下げる目的で、配線用材料
としてＡｌからなる金属膜を用いた場合、ヒロックが生
じるという問題がある。このヒロックは、熱処理時にＡ
ｌ膜の表面に発生する針状突起のことであり、この突起
がＡｌ上に積層された絶縁層を突き抜け、他の導電層と
ショートしたり絶縁不良を起こしたりする恐れがあっ
た。また、ＩＴＯとＡｌを直接接触させると、ＩＴＯ中
の酸素がＡｌを酸化してしまい、その結果コンタクト部
分の電気抵抗が上昇してしまう。
置するゲート配線端部のゲート端子パッド部９３の断面
構造を示している。基板８３上のゲート配線材料からな
る下部パッド層９４上にゲート絶縁膜８５およびパッシ
ベーション膜９０を貫通するコンタクトホール９５が設
けられ、このコンタクトホール９５を通じて下部パッド
層９４と電気的に接続される透明電極層からなる上部パ
ッド層９６が設けられている。尚、ソース配線端部にお
いても類似の構造となっている。以上のように、例え
ば、薄膜トランジスタにおいては、ゲート端子、ソース
端子および画素電極をなす透明電極層と、ゲート配線、
ソース配線およびドレイン電極をなす配線用金属が直接
接続されるように構成されている。ところが、この種の
電子機器において配線抵抗を下げる目的で、配線用材料
としてＡｌからなる金属膜を用いた場合、ヒロックが生
じるという問題がある。このヒロックは、熱処理時にＡ
ｌ膜の表面に発生する針状突起のことであり、この突起
がＡｌ上に積層された絶縁層を突き抜け、他の導電層と
ショートしたり絶縁不良を起こしたりする恐れがあっ
た。また、ＩＴＯとＡｌを直接接触させると、ＩＴＯ中
の酸素がＡｌを酸化してしまい、その結果コンタクト部
分の電気抵抗が上昇してしまう。
【０００４】上述のような問題を回避するためにＡｌ膜
上にＭｏ膜やＣｒ膜等の他の金属膜を形成した積層膜
（以下、相異金属の積層膜と略す）が多用されるように
なってきている。このような相異金属の積層膜からゲー
ト電極８４を形成する場合、例えば、図１４のＡに示す
ように、基板８３上に形成したＡｌ膜８４ａ上にＭｏ膜
８４ｂを積層した積層膜８４ｃの表面にフォトリソグラ
フィーにより所定のパターンのフォトマスク９７を形成
した後、Ｈ3ＰＯ4８０重量％とＨＮＯ3とＣＨ3ＣＯＯＨ
とＨ2Ｏからなるエッチング剤を用いて上記積層膜８４
ｃを一括エッチングを行うことにより得られる。ところ
が上記の相異金属の積層膜に一括エッチングを施してパ
ターニングする場合には、金属膜間の電位差によりエッ
チング剤中で電池反応が起り、下層のＡｌ膜が上層のＭ
ｏ膜より速くエッチングされるため、図１４のＢに示す
ような下層のＡｌ膜８４ａの線幅が上層のＭｏ膜８４ｂ
の線幅より狭くなるアンダーカットが生じてしまい、絶
縁耐圧不良などの問題が起こる場合があった。そこで、
このような問題を解決する方法として、上記の一括エッ
チング後、ひさし状のＭｏ膜８４ｂを可ヨウ素酸を用い
る追加エッチングを行うことにより、パターニングする
方法が考えられている。
上にＭｏ膜やＣｒ膜等の他の金属膜を形成した積層膜
（以下、相異金属の積層膜と略す）が多用されるように
なってきている。このような相異金属の積層膜からゲー
ト電極８４を形成する場合、例えば、図１４のＡに示す
ように、基板８３上に形成したＡｌ膜８４ａ上にＭｏ膜
８４ｂを積層した積層膜８４ｃの表面にフォトリソグラ
フィーにより所定のパターンのフォトマスク９７を形成
した後、Ｈ3ＰＯ4８０重量％とＨＮＯ3とＣＨ3ＣＯＯＨ
とＨ2Ｏからなるエッチング剤を用いて上記積層膜８４
ｃを一括エッチングを行うことにより得られる。ところ
が上記の相異金属の積層膜に一括エッチングを施してパ
ターニングする場合には、金属膜間の電位差によりエッ
チング剤中で電池反応が起り、下層のＡｌ膜が上層のＭ
ｏ膜より速くエッチングされるため、図１４のＢに示す
ような下層のＡｌ膜８４ａの線幅が上層のＭｏ膜８４ｂ
の線幅より狭くなるアンダーカットが生じてしまい、絶
縁耐圧不良などの問題が起こる場合があった。そこで、
このような問題を解決する方法として、上記の一括エッ
チング後、ひさし状のＭｏ膜８４ｂを可ヨウ素酸を用い
る追加エッチングを行うことにより、パターニングする
方法が考えられている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
電子機器用基板の製造方法においては、相異金属の積層
膜から積層配線を形成する際に、エッチング工程が少な
くとも２回必要であるために、歩留まりが悪く、また、
製造工程が長くなってしまい、コスト高となるという問
題があった。また、上述のような追加エッチングを行う
と、上層のＭｏ膜８４ｂが下層のＡｌ膜８４ａより僅か
に速くエッチングされ、図１４のＣに示すように下層の
Ａｌ膜８４ａが僅かに突き出てしまうという問題が生
じ、積層配線を構成する上層と下層の配線の線幅のコン
トロールが困難であった。
電子機器用基板の製造方法においては、相異金属の積層
膜から積層配線を形成する際に、エッチング工程が少な
くとも２回必要であるために、歩留まりが悪く、また、
製造工程が長くなってしまい、コスト高となるという問
題があった。また、上述のような追加エッチングを行う
と、上層のＭｏ膜８４ｂが下層のＡｌ膜８４ａより僅か
に速くエッチングされ、図１４のＣに示すように下層の
Ａｌ膜８４ａが僅かに突き出てしまうという問題が生
じ、積層配線を構成する上層と下層の配線の線幅のコン
トロールが困難であった。
【０００６】また、相異金属の積層膜からゲート電極８
４を形成する他の形成方法としては、図１５のＡに示す
ように基板８３上にＡｌ膜８４ａを形成した後、Ａｌ膜
８４ａの表面にフォトレジスト９７を塗布し、フォトリ
ソグラフィーを行い、ついで図１５のＢに示すようにエ
ッチングを行って、所望の線幅のＡｌ膜８４ａを得、つ
いで図１５のＣに示すようにＡｌ膜８４ａをＭｏ膜８４
ｂで覆った後、図１５のＤに示すようにフォトリソグラ
フィーにより所定パターンのフォトマスク９８を形成し
た後、エッチングを行うことにより得られる。ところが
この方法でも先に述べた従来の方法と同様にエッチング
工程が少なくとも２回必要であるため、同様の問題があ
り、また、得られる積層配線構造は、図１５のＥに示す
ように下層のＡｌ膜８４ａが上層のＭｏ膜８４ｂで覆わ
れた構造であるため、上層の線幅が下層の線幅より必然
的に大きくなってしまうため、上層と下層の配線の線幅
のコントロールが困難であった。
４を形成する他の形成方法としては、図１５のＡに示す
ように基板８３上にＡｌ膜８４ａを形成した後、Ａｌ膜
８４ａの表面にフォトレジスト９７を塗布し、フォトリ
ソグラフィーを行い、ついで図１５のＢに示すようにエ
ッチングを行って、所望の線幅のＡｌ膜８４ａを得、つ
いで図１５のＣに示すようにＡｌ膜８４ａをＭｏ膜８４
ｂで覆った後、図１５のＤに示すようにフォトリソグラ
フィーにより所定パターンのフォトマスク９８を形成し
た後、エッチングを行うことにより得られる。ところが
この方法でも先に述べた従来の方法と同様にエッチング
工程が少なくとも２回必要であるため、同様の問題があ
り、また、得られる積層配線構造は、図１５のＥに示す
ように下層のＡｌ膜８４ａが上層のＭｏ膜８４ｂで覆わ
れた構造であるため、上層の線幅が下層の線幅より必然
的に大きくなってしまうため、上層と下層の配線の線幅
のコントロールが困難であった。
【０００７】本発明は、上記事情に鑑みてなされたもの
で、低抵抗のＡｌ膜又はＡｌ合金膜に他の金属膜を積層
した積層膜を配線材料として用いる場合に、上記積層膜
を構成する各金属膜を一回のエッチングにより略同一エ
ッチングレートでエッチングできるエッチング剤及びこ
れを用いた電子機器用基板の製造方法と、これにより製
造した基板を有する電子機器を提供することにある。
で、低抵抗のＡｌ膜又はＡｌ合金膜に他の金属膜を積層
した積層膜を配線材料として用いる場合に、上記積層膜
を構成する各金属膜を一回のエッチングにより略同一エ
ッチングレートでエッチングできるエッチング剤及びこ
れを用いた電子機器用基板の製造方法と、これにより製
造した基板を有する電子機器を提供することにある。
【０００８】
【課題を解決するための手段】本発明者は、Ａｌ膜又は
Ａｌ合金膜に他の金属膜を積層した相異金属の積層膜を
配線材料として用いる場合に、一回のエッチングによ
り、アンダーカットの発生を極力低減したうえで、上記
積層膜を構成する各金属膜を略同一エッチングレートで
エッチング可能なエッチング剤を提供すべく、特に上記
相異金属の積層膜を構成する各金属膜を電極として電解
液に浸漬した際の電極電位に着目し、種々の検討及び実
験を重ねた結果、上記積層膜をなすその他の金属膜とし
てＡｌ又はＡｌ合金との電位差が小さいものを用いれ
ば、エッチングレートの差が小さく、具体的には、Ａｌ
膜又はＡｌ合金膜とＴｉ膜又はＴｉ合金膜とを順に形成
した積層膜を配線材料として用いると、アンダーカット
の発生を低減でき、一括エッチングできる可能性がある
との推定に至った。
Ａｌ合金膜に他の金属膜を積層した相異金属の積層膜を
配線材料として用いる場合に、一回のエッチングによ
り、アンダーカットの発生を極力低減したうえで、上記
積層膜を構成する各金属膜を略同一エッチングレートで
エッチング可能なエッチング剤を提供すべく、特に上記
相異金属の積層膜を構成する各金属膜を電極として電解
液に浸漬した際の電極電位に着目し、種々の検討及び実
験を重ねた結果、上記積層膜をなすその他の金属膜とし
てＡｌ又はＡｌ合金との電位差が小さいものを用いれ
ば、エッチングレートの差が小さく、具体的には、Ａｌ
膜又はＡｌ合金膜とＴｉ膜又はＴｉ合金膜とを順に形成
した積層膜を配線材料として用いると、アンダーカット
の発生を低減でき、一括エッチングできる可能性がある
との推定に至った。
【０００９】ここでの推定は、以下に述べるような実験
に基づくものである。図４に示すような電極電位測定装
置を用意した。この電極電位測定装置は、電解液７５が
満たされる容器７６と、一方の電極７７としての標準水
素電極（以下、ＳＨＥと略す）と、他方の電極７８とし
ての種々の金属（Ａｌ、Ｍｏ、Ｔｉ、Ｃｕ、Ｃｒ）から
なる試料と、これら両電極７７，７８に可変抵抗７９を
介して接続された電源８０から概略構成されたものであ
る。このような電極電位測定装置を用いて両極間７７，
７８の電位差を測定するには、容器７６内に電解液７５
を満たした後、該電解液７５にＳＨＥ７７および試料７
８を浸漬し、電源８０から電圧を加えて電流を流すこと
により、両極間７７，７８の電極電位Ｅ0を測定した。
容器に満たされる電解液７５は、試料を構成する金属に
より異なり、試料がＡｌの場合はＨ2ＳＯ4、Ｍｏの場合
はＨＣｌ又はＮａＯＨ、Ｔｉの場合はＨＣｌ、Ｃｕの場
合はＨ2ＳＯ4、Ｃｒの場合はＨＣｌを用いた。ここでの
電極電位Ｅ0の測定の際には、電流が０になるように可
変抵抗を調節し、そのときの電極間の電位差を読みとっ
たものである。その結果を図５に示す。なお図５中、Δ
ＥはＡｌからなる試料の電極電位と、他の金属からなる
試料の電極電位との電位差である。 図５に示した結果
から、Ａｌからなる試料（Ｅ0＝−１．６６Ｖ）を用い
たときの電極間の電位差との差が小さいものはＴｉから
なる試料（Ｅ0＝−１．６３Ｖ）であり、ΔＥ＝０．０
３Ｖであることがわかった。
に基づくものである。図４に示すような電極電位測定装
置を用意した。この電極電位測定装置は、電解液７５が
満たされる容器７６と、一方の電極７７としての標準水
素電極（以下、ＳＨＥと略す）と、他方の電極７８とし
ての種々の金属（Ａｌ、Ｍｏ、Ｔｉ、Ｃｕ、Ｃｒ）から
なる試料と、これら両電極７７，７８に可変抵抗７９を
介して接続された電源８０から概略構成されたものであ
る。このような電極電位測定装置を用いて両極間７７，
７８の電位差を測定するには、容器７６内に電解液７５
を満たした後、該電解液７５にＳＨＥ７７および試料７
８を浸漬し、電源８０から電圧を加えて電流を流すこと
により、両極間７７，７８の電極電位Ｅ0を測定した。
容器に満たされる電解液７５は、試料を構成する金属に
より異なり、試料がＡｌの場合はＨ2ＳＯ4、Ｍｏの場合
はＨＣｌ又はＮａＯＨ、Ｔｉの場合はＨＣｌ、Ｃｕの場
合はＨ2ＳＯ4、Ｃｒの場合はＨＣｌを用いた。ここでの
電極電位Ｅ0の測定の際には、電流が０になるように可
変抵抗を調節し、そのときの電極間の電位差を読みとっ
たものである。その結果を図５に示す。なお図５中、Δ
ＥはＡｌからなる試料の電極電位と、他の金属からなる
試料の電極電位との電位差である。 図５に示した結果
から、Ａｌからなる試料（Ｅ0＝−１．６６Ｖ）を用い
たときの電極間の電位差との差が小さいものはＴｉから
なる試料（Ｅ0＝−１．６３Ｖ）であり、ΔＥ＝０．０
３Ｖであることがわかった。
【００１０】しかしながら、Ａｌ膜又はＡｌ合金膜とＴ
ｉ膜又はＴｉ合金膜とを順に積層した積層膜（以下、Ａ
ｌとＴｉの積層膜と略す）を用いた積層配線はこれまで
実用化されておらず、また、このような積層配線を形成
する際にアンダーカットの発生を極力低減したうえで、
上記積層膜を構成する各金属膜を略同一エッチングレー
トで一括エッチング可能なエッチング剤も実用化されて
いないし、上記積層膜を一括エッチングする方法も確立
されておらず、従って上述した推定が実証され実用化さ
れるには未だ至っていない。
ｉ膜又はＴｉ合金膜とを順に積層した積層膜（以下、Ａ
ｌとＴｉの積層膜と略す）を用いた積層配線はこれまで
実用化されておらず、また、このような積層配線を形成
する際にアンダーカットの発生を極力低減したうえで、
上記積層膜を構成する各金属膜を略同一エッチングレー
トで一括エッチング可能なエッチング剤も実用化されて
いないし、上記積層膜を一括エッチングする方法も確立
されておらず、従って上述した推定が実証され実用化さ
れるには未だ至っていない。
【００１１】更に、本発明者は、種々の検討及び実験を
重ねた結果、エッチング剤をフッ酸と過ヨウ素酸と硫酸
から構成するとＡｌとＴｉの積層膜を構成する各金属膜
を同時にエッチングできること、このエッチング剤にＡ
ｌからなる電極とＴｉからなる電極を浸漬し先に述べた
実験と同様にして電極間の電位差を測定したときの電位
差ΔＥが小さくなると、ＡｌとＴｉの積層膜を一括エッ
チングしたときのＡｌ膜のサイドエッチ量ΔＬが小さく
なり、特に、電極間の電位差ΔＥが４００ｍＶ以下のエ
ッチング剤を用いると、実用上問題のない程度（ΔＬが
５００オンク゛ストローム程度以下）までアンダーカットを低減
できることを見いだした。また、上記電極間の電位差Δ
Ｅは、上記エッチング剤を構成する各成分の配合量を調
整することにより変更できることを見いだした。その理
由は、下記式（１） Ｅ＝Ｅ0＋（ＲＴ／ｎＦｌｎσ） ・・・（１） （式中、Ｅは電位差、Ｅ0は標準電極電位、Ｒは気体定
数、Ｔは絶対温度、ｎは電子数、Ｆはファラデー定数、
σは溶液相のイオンの活量である。）で示されるＮｅｒ
ｎｓｔ式において、σの値はエッチング剤の組成および
組成比によって変更できるため、電位差であるＥの値も
変更できるからである。
重ねた結果、エッチング剤をフッ酸と過ヨウ素酸と硫酸
から構成するとＡｌとＴｉの積層膜を構成する各金属膜
を同時にエッチングできること、このエッチング剤にＡ
ｌからなる電極とＴｉからなる電極を浸漬し先に述べた
実験と同様にして電極間の電位差を測定したときの電位
差ΔＥが小さくなると、ＡｌとＴｉの積層膜を一括エッ
チングしたときのＡｌ膜のサイドエッチ量ΔＬが小さく
なり、特に、電極間の電位差ΔＥが４００ｍＶ以下のエ
ッチング剤を用いると、実用上問題のない程度（ΔＬが
５００オンク゛ストローム程度以下）までアンダーカットを低減
できることを見いだした。また、上記電極間の電位差Δ
Ｅは、上記エッチング剤を構成する各成分の配合量を調
整することにより変更できることを見いだした。その理
由は、下記式（１） Ｅ＝Ｅ0＋（ＲＴ／ｎＦｌｎσ） ・・・（１） （式中、Ｅは電位差、Ｅ0は標準電極電位、Ｒは気体定
数、Ｔは絶対温度、ｎは電子数、Ｆはファラデー定数、
σは溶液相のイオンの活量である。）で示されるＮｅｒ
ｎｓｔ式において、σの値はエッチング剤の組成および
組成比によって変更できるため、電位差であるＥの値も
変更できるからである。
【００１２】図６に、Ａｌ電極とＴｉ電極間の電位差Δ
Ｅと、ＡｌとＴｉの積層膜のサイドエッチ量ΔＬとの関
係を示す。ここでのサイドエッチ量ΔＬは、図１３に示
すように基板２ａ上に１３００オンク゛ストロームのＡｌ膜３ａ
と５００オンク゛ストロームのＴｉ膜４ａを順に積層した積層膜
をＨＦとＨＩＯ4とＨ2ＳＯ4からなるエッチング剤を用
いてエッチングをしたときに、Ｔｉ膜４側面から入り込
んだＴｉ膜４側面までの距離である。図６の電位差ΔＥ
が０．１Ｖのときエッチング剤の各成分の割合は、ＨＦ
が０．３ｗｔ％、ＨＩＯ4が０．５ｗｔ％、Ｈ2ＳＯ4が
０．５ｍｏｌ／ｌ（２．７ｗｔ％）、ΔＥが０．４５Ｖ
のときは、ＨＦが０．２５ｗｔ％、ＨＩＯ 4が０．５ｗ
ｔ％、Ｈ2ＳＯ4が０．３ｍｏｌ／ｌ（１．６ｗｔ％）、
ΔＥが０．６５Ｖのときは、ＨＦが０．５ｗｔ％、ＨＩ
Ｏ4が１ｗｔ％、Ｈ2ＳＯ4が０．５ｍｏｌ／ｌ（２．７
ｗｔ％）、ΔＥが０．９５Ｖのときは、ＨＦが０．３ｗ
ｔ％、ＨＩＯ4が１．０ｗｔ％、Ｈ2ＳＯ4が０．５ｍｏ
ｌ／ｌ（２．７ｗｔ％）であった。
Ｅと、ＡｌとＴｉの積層膜のサイドエッチ量ΔＬとの関
係を示す。ここでのサイドエッチ量ΔＬは、図１３に示
すように基板２ａ上に１３００オンク゛ストロームのＡｌ膜３ａ
と５００オンク゛ストロームのＴｉ膜４ａを順に積層した積層膜
をＨＦとＨＩＯ4とＨ2ＳＯ4からなるエッチング剤を用
いてエッチングをしたときに、Ｔｉ膜４側面から入り込
んだＴｉ膜４側面までの距離である。図６の電位差ΔＥ
が０．１Ｖのときエッチング剤の各成分の割合は、ＨＦ
が０．３ｗｔ％、ＨＩＯ4が０．５ｗｔ％、Ｈ2ＳＯ4が
０．５ｍｏｌ／ｌ（２．７ｗｔ％）、ΔＥが０．４５Ｖ
のときは、ＨＦが０．２５ｗｔ％、ＨＩＯ 4が０．５ｗ
ｔ％、Ｈ2ＳＯ4が０．３ｍｏｌ／ｌ（１．６ｗｔ％）、
ΔＥが０．６５Ｖのときは、ＨＦが０．５ｗｔ％、ＨＩ
Ｏ4が１ｗｔ％、Ｈ2ＳＯ4が０．５ｍｏｌ／ｌ（２．７
ｗｔ％）、ΔＥが０．９５Ｖのときは、ＨＦが０．３ｗ
ｔ％、ＨＩＯ4が１．０ｗｔ％、Ｈ2ＳＯ4が０．５ｍｏ
ｌ／ｌ（２．７ｗｔ％）であった。
【００１３】そして、本発明者は、エッチング剤をフッ
酸と過ヨウ素酸と硫酸から構成したとき、これら各成分
の配合量を以下のような特定の範囲内に規定することに
より、Ａｌ電極とＴｉ電極間の電位差ΔＥが４００ｍＶ
以下のものが得られ、上記課題を解決できるとの結論に
至った。本発明は、フッ酸と過ヨウ素酸と硫酸とを有
し、上記フッ酸と過ヨウ素酸との合計の重量割合が０．
０５ないし３０ｗｔ％であり、かつ上記硫酸の重量割合
が０．０５乃至２０ｗｔ％であり、上記フッ酸に対する
過ヨウ素酸の重量比が０．０１乃至２であり、Ａｌ膜又
はＡｌ合金膜とＴｉ膜又はＴｉ合金膜とを積層してなる
配線の各膜を略同一エッチングレートで一括的にエッチ
ング可能な材料からなることを特徴とするエッチング剤
を上記課題の解決手段とした。
酸と過ヨウ素酸と硫酸から構成したとき、これら各成分
の配合量を以下のような特定の範囲内に規定することに
より、Ａｌ電極とＴｉ電極間の電位差ΔＥが４００ｍＶ
以下のものが得られ、上記課題を解決できるとの結論に
至った。本発明は、フッ酸と過ヨウ素酸と硫酸とを有
し、上記フッ酸と過ヨウ素酸との合計の重量割合が０．
０５ないし３０ｗｔ％であり、かつ上記硫酸の重量割合
が０．０５乃至２０ｗｔ％であり、上記フッ酸に対する
過ヨウ素酸の重量比が０．０１乃至２であり、Ａｌ膜又
はＡｌ合金膜とＴｉ膜又はＴｉ合金膜とを積層してなる
配線の各膜を略同一エッチングレートで一括的にエッチ
ング可能な材料からなることを特徴とするエッチング剤
を上記課題の解決手段とした。
【００１４】上記フッ酸と過ヨウ素酸との合計の重量割
合が０．０５ｗｔ％未満であると、エッチングレートが
遅くなり過ぎてしまい、３０ｗｔ％を超えるとエッチン
グレートが速くなり過ぎて制御が困難になってしまう。
上記硫酸の重量割合が０．０５ｗｔ％未満であると、上
記電位差ΔＥが４００ｍＶを超えてしまい、Ａｌ膜又は
Ａｌ合金膜とＴｉ膜又はＴｉ合金膜との積層膜を一括エ
ッチングしたときに大きなアンダーカットが生じてしま
い、絶縁耐圧不良が生じる場合があり、２０ｗｔ％を超
えて添加してももはや効果の増大はできず、フッ酸と過
ヨウ素酸の割合が少なくなり、エッチング状況の面内分
布が悪くなってしまう。上記フッ酸に対する過ヨウ素酸
の重量比が０．０１未満であると、上記電位差ΔＥが４
００ｍＶを超えてしまい、重量比が２を超えると電位差
ΔＥが４００ｍＶを超えてしまい、上記積層膜を一括エ
ッチングしたときに大きなアンダーカットが生じてしま
い、絶縁耐圧不良が生じる場合がある。
合が０．０５ｗｔ％未満であると、エッチングレートが
遅くなり過ぎてしまい、３０ｗｔ％を超えるとエッチン
グレートが速くなり過ぎて制御が困難になってしまう。
上記硫酸の重量割合が０．０５ｗｔ％未満であると、上
記電位差ΔＥが４００ｍＶを超えてしまい、Ａｌ膜又は
Ａｌ合金膜とＴｉ膜又はＴｉ合金膜との積層膜を一括エ
ッチングしたときに大きなアンダーカットが生じてしま
い、絶縁耐圧不良が生じる場合があり、２０ｗｔ％を超
えて添加してももはや効果の増大はできず、フッ酸と過
ヨウ素酸の割合が少なくなり、エッチング状況の面内分
布が悪くなってしまう。上記フッ酸に対する過ヨウ素酸
の重量比が０．０１未満であると、上記電位差ΔＥが４
００ｍＶを超えてしまい、重量比が２を超えると電位差
ΔＥが４００ｍＶを超えてしまい、上記積層膜を一括エ
ッチングしたときに大きなアンダーカットが生じてしま
い、絶縁耐圧不良が生じる場合がある。
【００１５】本発明のエッチング剤は、フッ酸と過ヨウ
素酸と硫酸から構成されたものであるので、Ａｌ膜又は
Ａｌ合金膜とＴｉ膜又はＴｉ合金膜とを順に形成した積
層膜、あるいはＴｉ膜又はＴｉ合金膜、Ａｌ膜又はＡｌ
合金膜およびＴｉ膜又はＴｉ合金膜とを順に形成した積
層膜を構成する各金属膜を同時にエッチングできる。ま
た、本発明のエッチング剤によれば、上記フッ酸と過ヨ
ウ素酸との合計の重量割合を０．０５ないし３０ｗｔ％
の範囲内、かつ上記硫酸の重量割合を０．０５乃至２０
ｗｔ％の範囲内、上記フッ酸に対する過ヨウ素酸の重量
比を０．０１乃至２の範囲内に調整したことにより、低
抵抗のＡｌ膜又はＡｌ合金膜に他の金属膜としてＴｉ膜
又はＴｉ合金膜を積層した積層膜を構成する各金属膜を
一回のエッチングにより略同一エッチングレートでエッ
チングできる。
素酸と硫酸から構成されたものであるので、Ａｌ膜又は
Ａｌ合金膜とＴｉ膜又はＴｉ合金膜とを順に形成した積
層膜、あるいはＴｉ膜又はＴｉ合金膜、Ａｌ膜又はＡｌ
合金膜およびＴｉ膜又はＴｉ合金膜とを順に形成した積
層膜を構成する各金属膜を同時にエッチングできる。ま
た、本発明のエッチング剤によれば、上記フッ酸と過ヨ
ウ素酸との合計の重量割合を０．０５ないし３０ｗｔ％
の範囲内、かつ上記硫酸の重量割合を０．０５乃至２０
ｗｔ％の範囲内、上記フッ酸に対する過ヨウ素酸の重量
比を０．０１乃至２の範囲内に調整したことにより、低
抵抗のＡｌ膜又はＡｌ合金膜に他の金属膜としてＴｉ膜
又はＴｉ合金膜を積層した積層膜を構成する各金属膜を
一回のエッチングにより略同一エッチングレートでエッ
チングできる。
【００１６】また、本発明は、少なくとも表面が絶縁性
である基板上にＡｌ膜又はＡｌ合金膜とＴｉ膜又はＴｉ
合金膜とを順に形成した積層膜（以下、ＡｌとＴｉの積
層膜と略す）の表面に所定パターンのマスクを形成し、
本発明のエッチング剤を用いて上記積層膜をエッチング
して上記所定パターンの積層配線を形成することを特徴
とする電子機器用基板の製造方法を上記課題の解決手段
とした。また、本発明は、少なくとも表面が絶縁性であ
る基板上にＴｉ膜又はＴｉ合金膜、Ａｌ膜又はＡｌ合金
膜およびＴｉ膜又はＴｉ合金膜とを順に形成した積層膜
（以下、ＴｉとＡｌとＴｉの積層膜と略す。）の表面に
所定パターンのマスクを形成し、本発明のエッチング剤
を用いて上記積層膜をエッチングして上記所定パターン
の積層配線を形成することを特徴とする電子機器用基板
の製造方法を上記課題の解決手段とした。
である基板上にＡｌ膜又はＡｌ合金膜とＴｉ膜又はＴｉ
合金膜とを順に形成した積層膜（以下、ＡｌとＴｉの積
層膜と略す）の表面に所定パターンのマスクを形成し、
本発明のエッチング剤を用いて上記積層膜をエッチング
して上記所定パターンの積層配線を形成することを特徴
とする電子機器用基板の製造方法を上記課題の解決手段
とした。また、本発明は、少なくとも表面が絶縁性であ
る基板上にＴｉ膜又はＴｉ合金膜、Ａｌ膜又はＡｌ合金
膜およびＴｉ膜又はＴｉ合金膜とを順に形成した積層膜
（以下、ＴｉとＡｌとＴｉの積層膜と略す。）の表面に
所定パターンのマスクを形成し、本発明のエッチング剤
を用いて上記積層膜をエッチングして上記所定パターン
の積層配線を形成することを特徴とする電子機器用基板
の製造方法を上記課題の解決手段とした。
【００１７】本発明の電子機器用基板の製造方法によれ
ば、上述の構成の本発明のエッチング剤を用いて上記積
層膜をエッチングすることにより、一回のエッチング工
程で上記積層膜を構成する各金属膜を同時にかつ略同一
エッチングレートでエッチングできるので、歩留まりが
良好で、製造工程を短縮できる。また、上記積層膜を構
成する各金属膜を略同一エッチングレートでエッチング
できるので、積層配線を構成する上層と下層の配線の線
幅のコントロールが容易である。また、Ａｌ膜又はＡｌ
合金膜にＴｉ膜又はＴｉ合金膜を積層した積層膜を用い
るので、Ａｌ膜又はＡｌ合金膜表面にバリア層が形成さ
れた構成となり、その後の熱処理等によるＡｌ膜又はＡ
ｌ合金膜表面のヒロックの成長が抑えられるため、ヒロ
ックによるショートや絶縁不良を防止できる。また、Ｔ
ｉ膜又はＴｉ合金膜とＩＴＯとのコンタクト抵抗は、Ａ
ｌ膜又はＡｌ合金膜とＩＴＯとのコンタクト抵抗よりも
低いため、Ａｌ膜又はＡｌ合金膜表面にＴｉ膜又はＴｉ
合金膜を形成することにより、コンタクト抵抗を低くす
ることができる。従って、本発明の電子機器用基板の製
造方法によれば、電気的特性が良好であり、歩留まりの
向上によるコストが低い電子機器用基板を得ることがで
きる。
ば、上述の構成の本発明のエッチング剤を用いて上記積
層膜をエッチングすることにより、一回のエッチング工
程で上記積層膜を構成する各金属膜を同時にかつ略同一
エッチングレートでエッチングできるので、歩留まりが
良好で、製造工程を短縮できる。また、上記積層膜を構
成する各金属膜を略同一エッチングレートでエッチング
できるので、積層配線を構成する上層と下層の配線の線
幅のコントロールが容易である。また、Ａｌ膜又はＡｌ
合金膜にＴｉ膜又はＴｉ合金膜を積層した積層膜を用い
るので、Ａｌ膜又はＡｌ合金膜表面にバリア層が形成さ
れた構成となり、その後の熱処理等によるＡｌ膜又はＡ
ｌ合金膜表面のヒロックの成長が抑えられるため、ヒロ
ックによるショートや絶縁不良を防止できる。また、Ｔ
ｉ膜又はＴｉ合金膜とＩＴＯとのコンタクト抵抗は、Ａ
ｌ膜又はＡｌ合金膜とＩＴＯとのコンタクト抵抗よりも
低いため、Ａｌ膜又はＡｌ合金膜表面にＴｉ膜又はＴｉ
合金膜を形成することにより、コンタクト抵抗を低くす
ることができる。従って、本発明の電子機器用基板の製
造方法によれば、電気的特性が良好であり、歩留まりの
向上によるコストが低い電子機器用基板を得ることがで
きる。
【００１８】また、本発明は、上記請求項２または３記
載の製造方法により製造した基板を有することを特徴と
する電子機器を上記課題の解決手段とした。本発明の電
子機器によれば、低抵抗配線としてＡｌ膜またはＡｌ合
金膜を有する積層配線を用いた電子機器用基板が備えら
れているので、配線抵抗に起因する信号電圧降下や配線
遅延が生じにくく、配線が長くなる大面積の表示や配線
が細くなる高詳細な表示に最適な表示装置等を容易に実
現できるという利点がある。
載の製造方法により製造した基板を有することを特徴と
する電子機器を上記課題の解決手段とした。本発明の電
子機器によれば、低抵抗配線としてＡｌ膜またはＡｌ合
金膜を有する積層配線を用いた電子機器用基板が備えら
れているので、配線抵抗に起因する信号電圧降下や配線
遅延が生じにくく、配線が長くなる大面積の表示や配線
が細くなる高詳細な表示に最適な表示装置等を容易に実
現できるという利点がある。
【００１９】
【発明の実施の形態】以下、図面により本発明について
詳細に説明するが、本発明はこれらの実施形態例のみに
限定されるものではない。図３は、本発明の電子機器用
基板の製造方法を液晶表示装置に備えられる薄膜トラン
ジスタ基板の製造方法に適用して製造された薄膜トラン
ジスタの実施形態例を示す部分断面図である。符号ａの
部分は薄膜トランジスタ（ＴＦＴ）部、ｂの部分はＴＦ
Ｔマトリクス外側に位置するソース配線の端子部、ｃの
部分はゲート配線の端子部を示している。なおこれら３
つの部分は、この薄膜トランジスタ基板１が備えられる
実際の液晶表示装置においては離れた箇所にあり、本来
断面図を同時に示せるものではないが、図示の都合上、
近接させて図示する。
詳細に説明するが、本発明はこれらの実施形態例のみに
限定されるものではない。図３は、本発明の電子機器用
基板の製造方法を液晶表示装置に備えられる薄膜トラン
ジスタ基板の製造方法に適用して製造された薄膜トラン
ジスタの実施形態例を示す部分断面図である。符号ａの
部分は薄膜トランジスタ（ＴＦＴ）部、ｂの部分はＴＦ
Ｔマトリクス外側に位置するソース配線の端子部、ｃの
部分はゲート配線の端子部を示している。なおこれら３
つの部分は、この薄膜トランジスタ基板１が備えられる
実際の液晶表示装置においては離れた箇所にあり、本来
断面図を同時に示せるものではないが、図示の都合上、
近接させて図示する。
【００２０】まず、薄膜トランジスタ部ａの部分につい
て説明する。薄膜トランジスタ部ａには、基板２上に膜
厚１３００乃至２０００オンク゛ストローム程度のＡｌ膜又はＡ
ｌ合金膜３と膜厚５００乃至１０００オンク゛ストローム程度の
Ｔｉ膜又はＴｉ合金膜４の積層配線からなるゲート電極
５が設けられている。その上にゲート絶縁膜７が設けら
れ、このゲート絶縁膜７上にアモルファスシリコン（ａ
−Ｓｉ）からなる半導体膜８が設けられ、さらにこの半
導体膜８上にｎ+ 型ａ−Ｓｉ層９が設けられ、その上に
ソース電極１２およびドレイン電極１５が設けられてい
る。ソース電極１２、ドレイン電極１５は、膜厚５００
乃至１０００オンク゛ストローム程度のＴｉ膜又はＴｉ合金膜１
０と、膜厚１３００乃至２０００オンク゛ストローム程度のＡｌ
膜又はＡｌ合金膜１１と、膜厚５００乃至１０００オンク゛
ストローム程度のＴｉ膜又はＴｉ合金膜１０の積層配線から
なるものである。
て説明する。薄膜トランジスタ部ａには、基板２上に膜
厚１３００乃至２０００オンク゛ストローム程度のＡｌ膜又はＡ
ｌ合金膜３と膜厚５００乃至１０００オンク゛ストローム程度の
Ｔｉ膜又はＴｉ合金膜４の積層配線からなるゲート電極
５が設けられている。その上にゲート絶縁膜７が設けら
れ、このゲート絶縁膜７上にアモルファスシリコン（ａ
−Ｓｉ）からなる半導体膜８が設けられ、さらにこの半
導体膜８上にｎ+ 型ａ−Ｓｉ層９が設けられ、その上に
ソース電極１２およびドレイン電極１５が設けられてい
る。ソース電極１２、ドレイン電極１５は、膜厚５００
乃至１０００オンク゛ストローム程度のＴｉ膜又はＴｉ合金膜１
０と、膜厚１３００乃至２０００オンク゛ストローム程度のＡｌ
膜又はＡｌ合金膜１１と、膜厚５００乃至１０００オンク゛
ストローム程度のＴｉ膜又はＴｉ合金膜１０の積層配線から
なるものである。
【００２１】また、ソース電極１２やドレイン電極１５
の上方にこれらを覆うパッシベーション膜１７（絶縁
膜）が形成され、このパッシベーション膜１７に、Ａｌ
膜又はＡｌ合金膜１１の上側に設けられたＴｉ膜又はＴ
ｉ合金膜１０に達するコンタクトホール１８が形成され
ている。そして、コンタクトホール１８の内壁面および
底面に沿って画素電極となるＩＴＯ層１９が形成されて
いる。このコンタクトホール１８を通じてドレイン電極
１５とＩＴＯ層１９（画素電極）が電気的に接続されて
いる。
の上方にこれらを覆うパッシベーション膜１７（絶縁
膜）が形成され、このパッシベーション膜１７に、Ａｌ
膜又はＡｌ合金膜１１の上側に設けられたＴｉ膜又はＴ
ｉ合金膜１０に達するコンタクトホール１８が形成され
ている。そして、コンタクトホール１８の内壁面および
底面に沿って画素電極となるＩＴＯ層１９が形成されて
いる。このコンタクトホール１８を通じてドレイン電極
１５とＩＴＯ層１９（画素電極）が電気的に接続されて
いる。
【００２２】次に、ソース配線の端子部ｂに関しては、
ゲート絶縁膜７上にＴｉ膜又はＴｉ合金膜１０とＡｌ膜
又はＡｌ合金膜１１とＴｉ膜又はＴｉ合金膜１０からな
る下部パッド層１６ａが形成され、その上にはパッシベ
ーション膜１７が形成され、Ａｌ膜又はＡｌ合金膜１１
の上側に設けられたＴｉ膜又はＴｉ合金膜１０に達する
コンタクトホール２０が形成されている。そして、コン
タクトホール２０の内壁面および底面に沿ってＩＴＯか
らなる上部パッド層２１が形成されている。このコンタ
クトホール２０を通じて下部パッド層１６ａと上部パッ
ド層２１が電気的に接続されている。
ゲート絶縁膜７上にＴｉ膜又はＴｉ合金膜１０とＡｌ膜
又はＡｌ合金膜１１とＴｉ膜又はＴｉ合金膜１０からな
る下部パッド層１６ａが形成され、その上にはパッシベ
ーション膜１７が形成され、Ａｌ膜又はＡｌ合金膜１１
の上側に設けられたＴｉ膜又はＴｉ合金膜１０に達する
コンタクトホール２０が形成されている。そして、コン
タクトホール２０の内壁面および底面に沿ってＩＴＯか
らなる上部パッド層２１が形成されている。このコンタ
クトホール２０を通じて下部パッド層１６ａと上部パッ
ド層２１が電気的に接続されている。
【００２３】次に、ゲート配線の端子部ｃに関しては、
基板２上にＡｌ膜又はＡｌ合金膜３とＴｉ膜又はＴｉ合
金膜４の積層配線からなる下部パッド層１６ｂが形成さ
れ、その上にはゲート絶縁膜７が形成され、さらにこの
上にパッシベーション膜１７が形成され、Ｔｉ膜又はＴ
ｉ合金膜４に達するコンタクトホール２２が形成されて
いる。そして、コンタクトホール２２の内壁面および底
面に沿ってＩＴＯからなる上部パッド層２３が形成され
ている。このコンタクトホール２２を通じて下部パッド
層１６ｂと上部パッド層２３が電気的に接続されてい
る。このような構成とすることで、ＩＴＯ層とＡｌ層は
ＩＴＯとの電気接続が可能な金属からなるＴｉ膜又はＴ
ｉ合金膜を介して接続されるので、お互いが直接接触す
ることによる抵抗値の上昇を起こすことはない。上記パ
ッシベーション膜の例としては、ａ（アモルファス）−
ＳｉＮx：Ｈ、ａ−ＳｉＮx、ａ−ＳｉＯ2：Ｈ、ＳｉＯ2
等を挙げることができる。
基板２上にＡｌ膜又はＡｌ合金膜３とＴｉ膜又はＴｉ合
金膜４の積層配線からなる下部パッド層１６ｂが形成さ
れ、その上にはゲート絶縁膜７が形成され、さらにこの
上にパッシベーション膜１７が形成され、Ｔｉ膜又はＴ
ｉ合金膜４に達するコンタクトホール２２が形成されて
いる。そして、コンタクトホール２２の内壁面および底
面に沿ってＩＴＯからなる上部パッド層２３が形成され
ている。このコンタクトホール２２を通じて下部パッド
層１６ｂと上部パッド層２３が電気的に接続されてい
る。このような構成とすることで、ＩＴＯ層とＡｌ層は
ＩＴＯとの電気接続が可能な金属からなるＴｉ膜又はＴ
ｉ合金膜を介して接続されるので、お互いが直接接触す
ることによる抵抗値の上昇を起こすことはない。上記パ
ッシベーション膜の例としては、ａ（アモルファス）−
ＳｉＮx：Ｈ、ａ−ＳｉＮx、ａ−ＳｉＯ2：Ｈ、ＳｉＯ2
等を挙げることができる。
【００２４】次に、本実施形態の薄膜トランジスタ基板
１の製造工程について、図１乃至図２を用いて説明す
る。図１乃至図２中、符号ａの部分は薄膜トランジスタ
（ＴＦＴ）部、ｂの部分はＴＦＴマトリクス外側に位置
するソース配線の端子部、ｃの部分はゲート配線の端子
部を示している。まず、図１のＡに示すように基板２上
の全体にわたってスパッタ法を用いてＡｌ膜又はＡｌ合
金膜３とＴｉ膜又はＴｉ合金膜４を順に成膜して積層膜
を形成する。ついで、薄膜トランジスタ部ａに関しては
Ｔｉ膜又はＴｉ合金膜４上にフォトリソグラフィーによ
り所定パターンのフォトマスク２７を形成した後、フッ
酸と過ヨウ素酸と硫酸とからなるエッチング剤を用いて
上記積層膜に一括エッチングを施し、図１のＢに示すよ
うなＡｌ膜又はＡｌ合金膜３とＴｉ膜又はＴｉ合金膜４
の積層配線からなるゲート電極５を形成する。ここで用
いたエッチング剤は、上記フッ酸と過ヨウ素酸との合計
の重量割合が０．０５ないし３０wt%の範囲内、かつ上
記硫酸の重量割合が０．０５乃至２０wt%の範囲内、上
記フッ酸に対する過ヨウ素酸の重量比が０．０１乃至２
の範囲内になるように調整されたものである。
１の製造工程について、図１乃至図２を用いて説明す
る。図１乃至図２中、符号ａの部分は薄膜トランジスタ
（ＴＦＴ）部、ｂの部分はＴＦＴマトリクス外側に位置
するソース配線の端子部、ｃの部分はゲート配線の端子
部を示している。まず、図１のＡに示すように基板２上
の全体にわたってスパッタ法を用いてＡｌ膜又はＡｌ合
金膜３とＴｉ膜又はＴｉ合金膜４を順に成膜して積層膜
を形成する。ついで、薄膜トランジスタ部ａに関しては
Ｔｉ膜又はＴｉ合金膜４上にフォトリソグラフィーによ
り所定パターンのフォトマスク２７を形成した後、フッ
酸と過ヨウ素酸と硫酸とからなるエッチング剤を用いて
上記積層膜に一括エッチングを施し、図１のＢに示すよ
うなＡｌ膜又はＡｌ合金膜３とＴｉ膜又はＴｉ合金膜４
の積層配線からなるゲート電極５を形成する。ここで用
いたエッチング剤は、上記フッ酸と過ヨウ素酸との合計
の重量割合が０．０５ないし３０wt%の範囲内、かつ上
記硫酸の重量割合が０．０５乃至２０wt%の範囲内、上
記フッ酸に対する過ヨウ素酸の重量比が０．０１乃至２
の範囲内になるように調整されたものである。
【００２５】一方、ゲート配線の端子部ｃに関してはＴ
ｉ膜又はＴｉ合金膜４上にフォトリソグラフィーにより
所定パターンのフォトマスク２８を形成した後、先に用
いたものと同様のエッチング剤を用いて上記積層膜に一
括エッチングを施して、図１のＢに示すようなＡｌ膜又
はＡｌ合金膜３とＴｉ膜又はＴｉ合金膜４の積層配線か
らなる下部パッド層１６ｂを形成する。このようにする
と、上記積層膜を構成するＡｌ膜又はＡｌ合金膜３とＴ
ｉ膜又はＴｉ合金膜４を同時にかつ略同一エッチングレ
ートでエッチングでき、上層と下層の配線の線幅が等し
い積層配線からなるゲート電極５と下部パッド層１６ｂ
が得られるので、アンダーカットに起因する絶縁耐圧不
良の発生を防止できる。
ｉ膜又はＴｉ合金膜４上にフォトリソグラフィーにより
所定パターンのフォトマスク２８を形成した後、先に用
いたものと同様のエッチング剤を用いて上記積層膜に一
括エッチングを施して、図１のＢに示すようなＡｌ膜又
はＡｌ合金膜３とＴｉ膜又はＴｉ合金膜４の積層配線か
らなる下部パッド層１６ｂを形成する。このようにする
と、上記積層膜を構成するＡｌ膜又はＡｌ合金膜３とＴ
ｉ膜又はＴｉ合金膜４を同時にかつ略同一エッチングレ
ートでエッチングでき、上層と下層の配線の線幅が等し
い積層配線からなるゲート電極５と下部パッド層１６ｂ
が得られるので、アンダーカットに起因する絶縁耐圧不
良の発生を防止できる。
【００２６】次に、基板２の上面全体にＣＶＤ法を用い
てゲート絶縁膜７を形成する。ついで、薄膜トランジス
タ部ａに関しては、半導体膜８、ｎ+ 型ａ−Ｓｉ層９を
形成した後、図１のＣに示すようにＴＦＴのチャネル部
となるゲート電極５の上方部分を残すように半導体膜
８、ｎ+型ａ−Ｓｉ層９をエッチングする。そして、薄
膜トランジスタ部ａ及びソース配線の端子部ｂに関して
は、図１のＤに示すように、Ｔｉ膜又はＴｉ合金膜１０
とＡｌ膜又はＡｌ合金膜１１とＴｉ膜又はＴｉ合金膜１
０を順に成膜して積層膜を形成する。
てゲート絶縁膜７を形成する。ついで、薄膜トランジス
タ部ａに関しては、半導体膜８、ｎ+ 型ａ−Ｓｉ層９を
形成した後、図１のＣに示すようにＴＦＴのチャネル部
となるゲート電極５の上方部分を残すように半導体膜
８、ｎ+型ａ−Ｓｉ層９をエッチングする。そして、薄
膜トランジスタ部ａ及びソース配線の端子部ｂに関して
は、図１のＤに示すように、Ｔｉ膜又はＴｉ合金膜１０
とＡｌ膜又はＡｌ合金膜１１とＴｉ膜又はＴｉ合金膜１
０を順に成膜して積層膜を形成する。
【００２７】次に、薄膜トランジスタ部ａに関しては、
ＴＦＴのチャネル部となるゲート電極５の上方のＴｉ膜
又はＴｉ合金膜１０上にフォトリソグラフィーにより所
定パターンのフォトマスク３７を形成した後、先に用い
たものと同様のエッチング剤を用いて上記積層膜に一括
エッチングを施して、図２のＡに示すようなＴｉ膜又は
Ｔｉ合金膜１０とＡｌ膜又はＡｌ合金膜１１とＴｉ膜又
はＴｉ合金膜１０の積層配線からなるソース電極１２
と、ドレイン電極１４を形成する。一方、ソース配線の
端子部ｂに関してはＴｉ膜又はＴｉ合金膜１０上にフォ
トリソグラフィーにより所定パターンのフォトマスク３
８を行った後、先の用いたものと同様のエッチング剤を
用いて上記積層膜に一括エッチングを施して、図２のＡ
に示すようなＴｉ膜又はＴｉ合金膜１０とＡｌ膜又はＡ
ｌ合金膜１１とＴｉ膜又はＴｉ合金膜１０の積層配線か
らなる下部パッド層１６ａを形成する。このようにする
と、上記積層膜を構成するＴｉ膜又はＴｉ合金膜１０と
Ａｌ膜又はＡｌ合金膜１１とＴｉ膜又はＴｉ合金膜１０
を同時にかつ略同一エッチングレートでエッチングで
き、上層と下層と中間層の配線の線幅が等しい積層配線
からなるソース電極１２、ドレイン電極１４、下部パッ
ド層１６ａが得られるので、アンダーカットに起因する
絶縁耐圧不良を防止できる。その後、ｎ+ 型ａ−Ｓｉ層
９を乾式法あるいは乾式法と湿式法との併用によりエッ
チングしてチャネル２４を形成する。
ＴＦＴのチャネル部となるゲート電極５の上方のＴｉ膜
又はＴｉ合金膜１０上にフォトリソグラフィーにより所
定パターンのフォトマスク３７を形成した後、先に用い
たものと同様のエッチング剤を用いて上記積層膜に一括
エッチングを施して、図２のＡに示すようなＴｉ膜又は
Ｔｉ合金膜１０とＡｌ膜又はＡｌ合金膜１１とＴｉ膜又
はＴｉ合金膜１０の積層配線からなるソース電極１２
と、ドレイン電極１４を形成する。一方、ソース配線の
端子部ｂに関してはＴｉ膜又はＴｉ合金膜１０上にフォ
トリソグラフィーにより所定パターンのフォトマスク３
８を行った後、先の用いたものと同様のエッチング剤を
用いて上記積層膜に一括エッチングを施して、図２のＡ
に示すようなＴｉ膜又はＴｉ合金膜１０とＡｌ膜又はＡ
ｌ合金膜１１とＴｉ膜又はＴｉ合金膜１０の積層配線か
らなる下部パッド層１６ａを形成する。このようにする
と、上記積層膜を構成するＴｉ膜又はＴｉ合金膜１０と
Ａｌ膜又はＡｌ合金膜１１とＴｉ膜又はＴｉ合金膜１０
を同時にかつ略同一エッチングレートでエッチングで
き、上層と下層と中間層の配線の線幅が等しい積層配線
からなるソース電極１２、ドレイン電極１４、下部パッ
ド層１６ａが得られるので、アンダーカットに起因する
絶縁耐圧不良を防止できる。その後、ｎ+ 型ａ−Ｓｉ層
９を乾式法あるいは乾式法と湿式法との併用によりエッ
チングしてチャネル２４を形成する。
【００２８】次に、薄膜トランジスタ部ａ、ソース配線
の端子部ｂ及びゲート配線の端子部ｃに関しては、Ｔｉ
膜又はＴｉ合金膜４，１０上にパッシベーション膜１７
を形成する。ついで、薄膜トランジスタ部ａに関して
は、図２のＢに示すように、パッシベーション膜１７を
乾式法あるいは乾式法と湿式法との併用によりエッチン
グしてコンタクトホール１８を形成した後、ＩＴＯ層を
全面に形成した後、パターニングすることにより、図３
に示すように、コンタクトホール１８の底面および内壁
面、パッシベーション膜１７の上面にかけてＩＴＯ層１
９を形成する。一方、ソース配線の端子部ｂ、ゲート配
線の端子部ｃについても同様でパッシベーション膜１７
を乾式法あるいは乾式法と湿式法との併用によりエッチ
ングしてコンタクトホール２０、２２を形成（ただし、
ゲート配線端子部ｃではパッシベーション膜１７の他、
さらにゲート絶縁膜７もエッチングしてコンタクトホー
ル２２を形成する）した後、ＩＴＯ層を全面に形成した
後、パターニングすることにより、図３に示すように、
コンタクトホール２０、２２の底面および内壁面、パッ
シベーション膜１７の上面にかけて上部パッド層２１、
２３を形成する。このような手順で、薄膜トランジスタ
基板を製造することができる。
の端子部ｂ及びゲート配線の端子部ｃに関しては、Ｔｉ
膜又はＴｉ合金膜４，１０上にパッシベーション膜１７
を形成する。ついで、薄膜トランジスタ部ａに関して
は、図２のＢに示すように、パッシベーション膜１７を
乾式法あるいは乾式法と湿式法との併用によりエッチン
グしてコンタクトホール１８を形成した後、ＩＴＯ層を
全面に形成した後、パターニングすることにより、図３
に示すように、コンタクトホール１８の底面および内壁
面、パッシベーション膜１７の上面にかけてＩＴＯ層１
９を形成する。一方、ソース配線の端子部ｂ、ゲート配
線の端子部ｃについても同様でパッシベーション膜１７
を乾式法あるいは乾式法と湿式法との併用によりエッチ
ングしてコンタクトホール２０、２２を形成（ただし、
ゲート配線端子部ｃではパッシベーション膜１７の他、
さらにゲート絶縁膜７もエッチングしてコンタクトホー
ル２２を形成する）した後、ＩＴＯ層を全面に形成した
後、パターニングすることにより、図３に示すように、
コンタクトホール２０、２２の底面および内壁面、パッ
シベーション膜１７の上面にかけて上部パッド層２１、
２３を形成する。このような手順で、薄膜トランジスタ
基板を製造することができる。
【００２９】本実施形態例の薄膜トランジスタ基板の製
造方法においては、一回のエッチング工程で上記積層膜
を構成する各金属膜を同時にかつ略同一エッチングレー
トでエッチングできるので、積層配線を構成する上層と
下層の配線の線幅のコントロールが容易であるうえ、歩
留まりが良好で、製造工程を短縮できる。また、Ａｌ膜
又はＡｌ合金膜上にＴｉ膜又はＴｉ合金膜を積層した積
層膜を用いるので、Ａｌ膜又はＡｌ合金膜表面にバリア
層が形成された構成となり、その後の熱処理等によるＡ
ｌ膜又はＡｌ合金膜表面のヒロックの成長が抑えられる
ため、ヒロックによるショートや絶縁不良を防止でき
る。また、Ａｌ膜又はＡｌ合金膜上に形成したＴｉ膜又
はＴｉ合金膜とＩＴＯ層とを接続しているので、コンタ
クト抵抗を上昇させることなく、Ａｌ膜又はＡｌ合金膜
とＩＴＯ層とを電気的に接続することができる。従っ
て、本実施形態例のトランジスタ基板の製造方法により
製造された薄膜トランジスタ基板１は、電気的特性が良
好であり、歩留まりの向上によりコストを低減できると
いう利点がある。
造方法においては、一回のエッチング工程で上記積層膜
を構成する各金属膜を同時にかつ略同一エッチングレー
トでエッチングできるので、積層配線を構成する上層と
下層の配線の線幅のコントロールが容易であるうえ、歩
留まりが良好で、製造工程を短縮できる。また、Ａｌ膜
又はＡｌ合金膜上にＴｉ膜又はＴｉ合金膜を積層した積
層膜を用いるので、Ａｌ膜又はＡｌ合金膜表面にバリア
層が形成された構成となり、その後の熱処理等によるＡ
ｌ膜又はＡｌ合金膜表面のヒロックの成長が抑えられる
ため、ヒロックによるショートや絶縁不良を防止でき
る。また、Ａｌ膜又はＡｌ合金膜上に形成したＴｉ膜又
はＴｉ合金膜とＩＴＯ層とを接続しているので、コンタ
クト抵抗を上昇させることなく、Ａｌ膜又はＡｌ合金膜
とＩＴＯ層とを電気的に接続することができる。従っ
て、本実施形態例のトランジスタ基板の製造方法により
製造された薄膜トランジスタ基板１は、電気的特性が良
好であり、歩留まりの向上によりコストを低減できると
いう利点がある。
【００３０】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、例えばＡｌ膜又はＡｌ合金
膜、Ｔｉ膜又はＴｉ合金膜、パッシベーション膜等の膜
厚や、形状等について、本発明の趣旨を逸脱しない範囲
において種々の変更を加えることが可能である。また、
上記の実施の形態においては、ゲート電極５、下部パッ
ド層１６ｂをＡｌ膜又はＡｌ合金膜３と、Ｔｉ膜又はＴ
ｉ合金膜４の積層膜を一括エッチングして形成する場合
について説明したが、Ｔｉ膜又はＴｉ合金膜とＡｌ膜又
はＡｌ合金膜とＴｉ膜又はＴｉ合金膜の積層膜を一括エ
ッチングして形成してもよい。また、ソース電極１２、
ドレイン電極１４、下部パッド層１６ａをＴｉ膜又はＴ
ｉ合金膜１０とＡｌ膜又はＡｌ合金膜１１とＴｉ膜又は
Ｔｉ合金膜１０の積層膜を一括エッチングして形成する
場合について説明したが、Ａｌ膜又はＡｌ合金膜とＴｉ
膜又はＴｉ合金膜の積層膜を一括エッチングして形成し
てもよい。
に限定されるものではなく、例えばＡｌ膜又はＡｌ合金
膜、Ｔｉ膜又はＴｉ合金膜、パッシベーション膜等の膜
厚や、形状等について、本発明の趣旨を逸脱しない範囲
において種々の変更を加えることが可能である。また、
上記の実施の形態においては、ゲート電極５、下部パッ
ド層１６ｂをＡｌ膜又はＡｌ合金膜３と、Ｔｉ膜又はＴ
ｉ合金膜４の積層膜を一括エッチングして形成する場合
について説明したが、Ｔｉ膜又はＴｉ合金膜とＡｌ膜又
はＡｌ合金膜とＴｉ膜又はＴｉ合金膜の積層膜を一括エ
ッチングして形成してもよい。また、ソース電極１２、
ドレイン電極１４、下部パッド層１６ａをＴｉ膜又はＴ
ｉ合金膜１０とＡｌ膜又はＡｌ合金膜１１とＴｉ膜又は
Ｔｉ合金膜１０の積層膜を一括エッチングして形成する
場合について説明したが、Ａｌ膜又はＡｌ合金膜とＴｉ
膜又はＴｉ合金膜の積層膜を一括エッチングして形成し
てもよい。
【００３１】図７は、本発明の電子機器用基板の製造方
法により製造された薄膜トランジスタ基板を使用した反
射型液晶表示装置の一例を示す概略図である。この反射
型液晶表示装置は、液晶層５９を挟んで対向する上側お
よび下側のガラス基板５１、５２の上側ガラス基板５１
の内面側に上側透明電極層５５、上側配向膜５７が上側
ガラス基板５１側から順に設けられ、下側ガラス基板５
２の内面側に下側透明電極層５６、下側配向膜５８が下
側ガラス基板５２側から順に設けられている。液晶層５
９は、上側と下側の配向膜５７、５８間に配設されてい
る。上側ガラス基板５１の外面側には上側偏光板６０が
設けられ、下側ガラス基板５２の外面側には下側偏光板
６１が設けられ、さらに下側偏光板６１の外面側に反射
板６２が、反射膜６４の凹凸面６５を下側偏光板６１側
に向けて取り付けられている。反射板６２は、例えば、
表面にランダムな凹凸面が形成されたポリエステルフィ
ルム６３の凹凸面上にＡｌや銀などからなる金属反射膜
６４を蒸着等で成膜することにより形成されており、表
面にランダムな凹凸面６５を有しているものである。
法により製造された薄膜トランジスタ基板を使用した反
射型液晶表示装置の一例を示す概略図である。この反射
型液晶表示装置は、液晶層５９を挟んで対向する上側お
よび下側のガラス基板５１、５２の上側ガラス基板５１
の内面側に上側透明電極層５５、上側配向膜５７が上側
ガラス基板５１側から順に設けられ、下側ガラス基板５
２の内面側に下側透明電極層５６、下側配向膜５８が下
側ガラス基板５２側から順に設けられている。液晶層５
９は、上側と下側の配向膜５７、５８間に配設されてい
る。上側ガラス基板５１の外面側には上側偏光板６０が
設けられ、下側ガラス基板５２の外面側には下側偏光板
６１が設けられ、さらに下側偏光板６１の外面側に反射
板６２が、反射膜６４の凹凸面６５を下側偏光板６１側
に向けて取り付けられている。反射板６２は、例えば、
表面にランダムな凹凸面が形成されたポリエステルフィ
ルム６３の凹凸面上にＡｌや銀などからなる金属反射膜
６４を蒸着等で成膜することにより形成されており、表
面にランダムな凹凸面６５を有しているものである。
【００３２】この反射型液晶表示装置においては、ガラ
ス基板５２が本発明の電子機器の製造方法を薄膜トラン
ジスタ基板の製造方法に適用して製造された実施形態例
の薄膜トランジスタ基板１の基板２、下側透明電極層５
６がＩＴＯ層（画素電極）１９に相当する。本実施形態
の反射型液晶表示装置によれば、低抵抗配線としてＡｌ
膜またはＡｌ合金膜を有する積層配線を用いた薄膜トラ
ンジスタ基板１が備えられているので、配線抵抗に起因
する信号電圧降下や配線遅延が生じにくく、配線が長く
なる大面積の表示や配線が細くなる高詳細な表示に最適
な表示装置を容易に実現できるという利点がある。
ス基板５２が本発明の電子機器の製造方法を薄膜トラン
ジスタ基板の製造方法に適用して製造された実施形態例
の薄膜トランジスタ基板１の基板２、下側透明電極層５
６がＩＴＯ層（画素電極）１９に相当する。本実施形態
の反射型液晶表示装置によれば、低抵抗配線としてＡｌ
膜またはＡｌ合金膜を有する積層配線を用いた薄膜トラ
ンジスタ基板１が備えられているので、配線抵抗に起因
する信号電圧降下や配線遅延が生じにくく、配線が長く
なる大面積の表示や配線が細くなる高詳細な表示に最適
な表示装置を容易に実現できるという利点がある。
【００３３】
【実施例】以下、本発明を実施例により具体的に説明す
るが、本発明はこれらの実施例のみに限定されるもので
はない。 （実験例１）図４の電極電位測定装置を用いてエッチン
グ剤中のＨＩＯ4の含有量と、Ａｌ電極とＴｉ電極間の
電位差との関係について以下のようにして調べた。容器
内にエッチング剤を満たした後、このエッチング剤に両
電極としてＡｌ電極とＴｉ電極を浸漬し、電源から電圧
を加えて電流を流し、両電極間の電位差を測定した。こ
こでのエッチング剤としては、ＨＦを０．３wt%、Ｈ2Ｓ
Ｏ4を０．１mol/l（０．５４wt%）と一定とし、ＨＩＯ4
については０．０５wt%乃至２．０wt%の範囲で変更し
た。結果を図８に示す。図８に示した結果からエッチン
グ剤中にＨＦが０．３wt%、Ｈ2ＳＯ4は０．１mol/l含ま
れている場合、ＨＩＯ4の含有量が０．６wt%以下である
と、Ａｌ電極とＴｉ電極間の電位差ΔＥが０．４Ｖ以下
になることがわかる。電位差ΔＥが０．４Ｖになるとき
の、ＨＦに対するＨＩＯ4の重量比は、２以下であるこ
とから、ＨＦに対するＨＩＯ4の重量比の上限を２とし
た。
るが、本発明はこれらの実施例のみに限定されるもので
はない。 （実験例１）図４の電極電位測定装置を用いてエッチン
グ剤中のＨＩＯ4の含有量と、Ａｌ電極とＴｉ電極間の
電位差との関係について以下のようにして調べた。容器
内にエッチング剤を満たした後、このエッチング剤に両
電極としてＡｌ電極とＴｉ電極を浸漬し、電源から電圧
を加えて電流を流し、両電極間の電位差を測定した。こ
こでのエッチング剤としては、ＨＦを０．３wt%、Ｈ2Ｓ
Ｏ4を０．１mol/l（０．５４wt%）と一定とし、ＨＩＯ4
については０．０５wt%乃至２．０wt%の範囲で変更し
た。結果を図８に示す。図８に示した結果からエッチン
グ剤中にＨＦが０．３wt%、Ｈ2ＳＯ4は０．１mol/l含ま
れている場合、ＨＩＯ4の含有量が０．６wt%以下である
と、Ａｌ電極とＴｉ電極間の電位差ΔＥが０．４Ｖ以下
になることがわかる。電位差ΔＥが０．４Ｖになるとき
の、ＨＦに対するＨＩＯ4の重量比は、２以下であるこ
とから、ＨＦに対するＨＩＯ4の重量比の上限を２とし
た。
【００３４】（実験例２）エッチング剤中のＨＦの含有
量とＡｌ電極とＴｉ電極間の電位差と、このエッチング
剤を用いてＡｌ膜とＴｉ膜の積層膜をエッチングしたと
きのサイドエッチ量ΔＬとの関係について以下のように
調べた。エッチング剤中のＨＦの含有量とＡｌ電極とＴ
ｉ電極間の電位差については、エッチング剤として、Ｈ
ＩＯ4を１．５wt%、Ｈ2ＳＯ4を１mol/l（５．４wt%）と
一定とし、ＨＦについては０．１wt%乃至０．８wt%の範
囲で変更したものを用いた以外は上記実験例１と同様に
して測定した。その結果を図９に示す。また、サイドエ
ッチ量は、膜厚１３００オンク゛ストロームのＡｌ膜と膜厚５０
０オンク゛ストロームのＴｉ膜の積層膜を、ＨＦの含有量を変更
したエッチング剤を用いて一括エッチングしたときのサ
イドエッチ量ΔＬを測定した。その結果を図１０に示
す。図９乃至図１０に示した結果からエッチング剤中に
ＨＩＯ4が１．５wt%、Ｈ2ＳＯ4が１mol/l含まれている
場合、ＨＦの含有量が０．６５wt%以上であると、Ａｌ
電極とＴｉ電極間の電位差ΔＥが０．４Ｖ以下になり、
また、サイドエッチ量ΔＬも実用上問題のない５００オン
ク゛ストローム以下なることが判る。特にＨＦの含有量が０．
７５wt%以上になると、サイドエッチ量ΔＬが２５０オンク
゛ストローム以下となることが判る。
量とＡｌ電極とＴｉ電極間の電位差と、このエッチング
剤を用いてＡｌ膜とＴｉ膜の積層膜をエッチングしたと
きのサイドエッチ量ΔＬとの関係について以下のように
調べた。エッチング剤中のＨＦの含有量とＡｌ電極とＴ
ｉ電極間の電位差については、エッチング剤として、Ｈ
ＩＯ4を１．５wt%、Ｈ2ＳＯ4を１mol/l（５．４wt%）と
一定とし、ＨＦについては０．１wt%乃至０．８wt%の範
囲で変更したものを用いた以外は上記実験例１と同様に
して測定した。その結果を図９に示す。また、サイドエ
ッチ量は、膜厚１３００オンク゛ストロームのＡｌ膜と膜厚５０
０オンク゛ストロームのＴｉ膜の積層膜を、ＨＦの含有量を変更
したエッチング剤を用いて一括エッチングしたときのサ
イドエッチ量ΔＬを測定した。その結果を図１０に示
す。図９乃至図１０に示した結果からエッチング剤中に
ＨＩＯ4が１．５wt%、Ｈ2ＳＯ4が１mol/l含まれている
場合、ＨＦの含有量が０．６５wt%以上であると、Ａｌ
電極とＴｉ電極間の電位差ΔＥが０．４Ｖ以下になり、
また、サイドエッチ量ΔＬも実用上問題のない５００オン
ク゛ストローム以下なることが判る。特にＨＦの含有量が０．
７５wt%以上になると、サイドエッチ量ΔＬが２５０オンク
゛ストローム以下となることが判る。
【００３５】（実験例３）エッチング剤中のＨ2ＳＯ4の
含有量とＡｌ電極とＴｉ電極間の電位差について、エッ
チング剤としてＨＩＯ4を０．０５wt%、ＨＦを０．０３
wt%と一定とし、Ｈ2ＳＯ4を０wt%乃至０．５４wt%の範
囲で変更したものを用いた以外は上記実験例１と同様に
して測定した。その結果を図１１に示す。図１１に示し
た結果からエッチング剤中にＨＦが０．０３wt%、ＨＩ
Ｏ4の含有量が０．０５wt%含まれている場合、Ｈ2ＳＯ4
が０．０５wt%以下であるとＡｌ電極とＴｉ電極間の電
位差ΔＥが０．４Ｖ以上になることから、Ｈ2ＳＯ4の重
量比の下限を０．０５wt%とした。
含有量とＡｌ電極とＴｉ電極間の電位差について、エッ
チング剤としてＨＩＯ4を０．０５wt%、ＨＦを０．０３
wt%と一定とし、Ｈ2ＳＯ4を０wt%乃至０．５４wt%の範
囲で変更したものを用いた以外は上記実験例１と同様に
して測定した。その結果を図１１に示す。図１１に示し
た結果からエッチング剤中にＨＦが０．０３wt%、ＨＩ
Ｏ4の含有量が０．０５wt%含まれている場合、Ｈ2ＳＯ4
が０．０５wt%以下であるとＡｌ電極とＴｉ電極間の電
位差ΔＥが０．４Ｖ以上になることから、Ｈ2ＳＯ4の重
量比の下限を０．０５wt%とした。
【００３６】
【発明の効果】以上詳細に説明した通り本発明のエッチ
ング剤によれば、上述のような構成としたことにより、
低抵抗のＡｌ膜又はＡｌ合金膜に他の金属膜としてＴｉ
膜又はＴｉ合金膜を積層した積層膜を構成する各金属膜
を一回のエッチングにより略同一エッチングレートでエ
ッチングできるという利点がある。また、本発明の電子
機器用基板の製造方法によれば、上述の構成の本発明の
エッチング剤を用いて上記積層膜をエッチングすること
により、一回のエッチング工程で上記積層膜を構成する
各金属膜を同時にかつ略同一エッチングレートでエッチ
ングできるので、積層配線を構成する上層と下層の配線
の線幅のコントロールが容易であるうえ、歩留まりが良
好で、製造工程を短縮できる。また、本発明の電子機器
によれば、配線抵抗に起因する信号電圧降下や配線遅延
が生じにくく、配線が長くなる大面積の表示や配線が細
くなる高詳細な表示に最適な表示装置等を容易に実現で
きる。
ング剤によれば、上述のような構成としたことにより、
低抵抗のＡｌ膜又はＡｌ合金膜に他の金属膜としてＴｉ
膜又はＴｉ合金膜を積層した積層膜を構成する各金属膜
を一回のエッチングにより略同一エッチングレートでエ
ッチングできるという利点がある。また、本発明の電子
機器用基板の製造方法によれば、上述の構成の本発明の
エッチング剤を用いて上記積層膜をエッチングすること
により、一回のエッチング工程で上記積層膜を構成する
各金属膜を同時にかつ略同一エッチングレートでエッチ
ングできるので、積層配線を構成する上層と下層の配線
の線幅のコントロールが容易であるうえ、歩留まりが良
好で、製造工程を短縮できる。また、本発明の電子機器
によれば、配線抵抗に起因する信号電圧降下や配線遅延
が生じにくく、配線が長くなる大面積の表示や配線が細
くなる高詳細な表示に最適な表示装置等を容易に実現で
きる。
【図１】 本発明の電子機器用基板の製造方法の実施形
態例の薄膜トランジスタ基板の製造方法を工程順に示し
た概略図である。
態例の薄膜トランジスタ基板の製造方法を工程順に示し
た概略図である。
【図２】 本発明の電子機器用基板の製造方法の実施形
態例の薄膜トランジスタ基板の製造方法を工程順に示し
た概略図である。
態例の薄膜トランジスタ基板の製造方法を工程順に示し
た概略図である。
【図３】 本発明の電子機器用基板の製造方法により得
られた薄膜トランジスタ基板の部分断面図である。
られた薄膜トランジスタ基板の部分断面図である。
【図４】 電極電位測定装置の概略構成を示す図であ
る。
る。
【図５】 電極を構成する金属と、電極電位の関係を示
したグラフである。
したグラフである。
【図６】 Ａｌ電極とＴｉ電極間の電位差ΔＥと、Ａｌ
とＴｉの積層膜のサイドエッチ量ΔＬとの関係を示すグ
ラフである。
とＴｉの積層膜のサイドエッチ量ΔＬとの関係を示すグ
ラフである。
【図７】 本実施形態例の薄膜トランジスタ基板を使用
した反射型液晶表示装置の一例を示す概略図である。
した反射型液晶表示装置の一例を示す概略図である。
【図８】 エッチング剤中のＨＩＯ4の含有量と、Ａｌ
電極とＴｉ電極間の電位差との関係を示すグラフであ
る。
電極とＴｉ電極間の電位差との関係を示すグラフであ
る。
【図９】 エッチング剤中のＨＦの含有量と、Ａｌ電極
とＴｉ電極間の電位差との関係を示すグラフである。
とＴｉ電極間の電位差との関係を示すグラフである。
【図１０】 エッチング剤中のＨＦの含有量と、このエ
ッチング剤を用いてＡｌ膜とＴｉ膜の積層膜をエッチン
グしたときのサイドエッチ量との関係を示すグラフであ
る。
ッチング剤を用いてＡｌ膜とＴｉ膜の積層膜をエッチン
グしたときのサイドエッチ量との関係を示すグラフであ
る。
【図１１】 エッチング剤中のＨ2ＳＯ4の含有量と、Ａ
ｌ電極とＴｉ電極間の電位差との関係を示すグラフであ
る。
ｌ電極とＴｉ電極間の電位差との関係を示すグラフであ
る。
【図１２】 一般的な薄膜トランジスタ型液晶表示装置
の薄膜トランジスタ部分を示す概略図である。
の薄膜トランジスタ部分を示す概略図である。
【図１３】 基板上に形成したＡｌとＴｉの積層膜を示
す断面図である。
す断面図である。
【図１４】 従来の電子機器用基板の製造方法を工程順
に示した概略図である。
に示した概略図である。
【図１５】 従来の電子機器用基板のその他の製造方法
を工程順に示す概略図である。
を工程順に示す概略図である。
１・・・薄膜トランジスタ基板（電子機器用基板）、２・・・
基板、３・・・Ａｌ膜又はＡｌ合金膜、４・・・Ｔｉ膜又はＴ
ｉ合金膜、５・・・ゲート電極（積層配線）、１０・・・Ｔｉ
膜又はＴｉ合金膜、１１・・・Ａｌ膜又はＡｌ合金膜、１
２・・・ソース電極（積層配線）、１４・・・ドレイン電極
（積層配線）、２７，２８・・・マスク、３７，３８・・・マ
スク、５２・・・ガラス基板（電子機器用基板）。
基板、３・・・Ａｌ膜又はＡｌ合金膜、４・・・Ｔｉ膜又はＴ
ｉ合金膜、５・・・ゲート電極（積層配線）、１０・・・Ｔｉ
膜又はＴｉ合金膜、１１・・・Ａｌ膜又はＡｌ合金膜、１
２・・・ソース電極（積層配線）、１４・・・ドレイン電極
（積層配線）、２７，２８・・・マスク、３７，３８・・・マ
スク、５２・・・ガラス基板（電子機器用基板）。
Claims (4)
- 【請求項１】 フッ酸と過ヨウ素酸と硫酸とを有し、前
記フッ酸と過ヨウ素酸との合計の重量割合が０．０５な
いし３０ｗｔ％であり、かつ前記硫酸の重量割合が０．
０５乃至２０ｗｔ％であり、前記フッ酸に対する過ヨウ
素酸の重量比が０．０１乃至２であり、アルミニウム膜
又はアルミニウム合金膜とチタン膜又はチタン合金膜と
を積層してなる配線の各膜を略同一エッチングレートで
一括的にエッチング可能な材料からなることを特徴とす
るエッチング剤。 - 【請求項２】 少なくとも表面が絶縁性である基板上に
アルミニウム膜又はアルミニウム合金膜とチタン膜又は
チタン合金膜とを順に形成した積層膜の表面に所定パタ
ーンのマスクを形成し、請求項１記載のエッチング剤を
用いて前記積層膜をエッチングして前記所定パターンの
積層配線を形成することを特徴とする電子機器用基板の
製造方法。 - 【請求項３】 少なくとも表面が絶縁性である基板上に
チタン膜又はチタン合金膜、アルミニウム膜又はアルミ
ニウム合金膜およびチタン膜又はチタン合金膜とを順に
形成した積層膜の表面に所定パターンのマスクを形成
し、請求項１記載のエッチング剤を用いて前記積層膜を
エッチングして前記所定パターンの積層配線を形成する
ことを特徴とする電子機器用基板の製造方法。 - 【請求項４】 前記請求項２または３記載の製造方法に
より製造した基板を有することを特徴とする電子機器。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30305798A JP4240424B2 (ja) | 1998-10-23 | 1998-10-23 | エッチング剤及びこれを用いた電子機器用基板の製造方法 |
| KR1019990043017A KR100323733B1 (ko) | 1998-10-23 | 1999-10-06 | 에칭제를 사용한 전자기기용 기판의 제조방법과 전자기기 |
| US09/422,983 US6461978B1 (en) | 1998-10-23 | 1999-10-22 | Method of manufacturing a substrate for an electronic device by using etchant and electronic device having the substrate |
| GB9925134A GB2344566B (en) | 1998-10-23 | 1999-10-22 | Method of manufacturing a substrate for electronic device by using etchant and electronic device having the substrate |
| DE19951055.5A DE19951055B4 (de) | 1998-10-23 | 1999-10-22 | Verfahren zur Herstellung eines Substrats für elektronische Vorrichtungen unter Verwendung eines Ätzmittels |
| FR9913294A FR2785088B1 (fr) | 1998-10-23 | 1999-10-25 | Un procede de fabrication d'un substrat pour un dispositif electronique utilisant un agent d'attaque ainsi qu'un dispositif electronique presentant un tel substrat |
| US09/945,714 US7202165B2 (en) | 1998-10-23 | 2001-09-05 | Electronic device having a stacked wiring layer including Al and Ti |
| US11/047,680 US7101809B2 (en) | 1998-10-23 | 2005-02-02 | Method of manufacturing a substrate for an electronic device by using etchant and electronic device having the substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30305798A JP4240424B2 (ja) | 1998-10-23 | 1998-10-23 | エッチング剤及びこれを用いた電子機器用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000133635A true JP2000133635A (ja) | 2000-05-12 |
| JP4240424B2 JP4240424B2 (ja) | 2009-03-18 |
Family
ID=17916397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30305798A Expired - Lifetime JP4240424B2 (ja) | 1998-10-23 | 1998-10-23 | エッチング剤及びこれを用いた電子機器用基板の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US6461978B1 (ja) |
| JP (1) | JP4240424B2 (ja) |
| KR (1) | KR100323733B1 (ja) |
| DE (1) | DE19951055B4 (ja) |
| FR (1) | FR2785088B1 (ja) |
| GB (1) | GB2344566B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100536593B1 (ko) * | 2002-12-05 | 2005-12-14 | 삼성전자주식회사 | 선택적인 막 제거를 위한 세정 용액 및 그 세정 용액을사용하여 실리사이드 공정에서 막을 선택적으로 제거하는방법 |
| JP2007505992A (ja) * | 2003-09-19 | 2007-03-15 | エスアールアイ インターナショナル | 金属ハロゲン化物の還元によって金属組成物を製造するための方法および装置 |
| US7329365B2 (en) | 2004-08-25 | 2008-02-12 | Samsung Electronics Co., Ltd. | Etchant composition for indium oxide layer and etching method using the same |
| JP2016025321A (ja) * | 2014-07-24 | 2016-02-08 | 関東化學株式会社 | エッチング液組成物およびエッチング方法 |
| US9868902B2 (en) | 2014-07-17 | 2018-01-16 | Soulbrain Co., Ltd. | Composition for etching |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4240424B2 (ja) * | 1998-10-23 | 2009-03-18 | エルジー ディスプレイ カンパニー リミテッド | エッチング剤及びこれを用いた電子機器用基板の製造方法 |
| EP1100120B1 (en) * | 1999-11-10 | 2009-01-07 | The Boeing Company | Method for fabricating thin film devices |
| TW451447B (en) * | 1999-12-31 | 2001-08-21 | Samsung Electronics Co Ltd | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same |
| KR100751185B1 (ko) * | 2000-08-08 | 2007-08-22 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| US7416632B2 (en) * | 2001-09-03 | 2008-08-26 | Tokyo Electron Limited | Substrate processing apparatus and substrate processing method |
| KR100467943B1 (ko) * | 2001-12-28 | 2005-01-24 | 엘지.필립스 엘시디 주식회사 | 유기 전계발광소자와 그 제조방법 |
| KR100811643B1 (ko) * | 2002-03-06 | 2008-03-11 | 엘지.필립스 엘시디 주식회사 | 다중층 구조 절연막의 일괄식각 방법 |
| EP1384797A1 (en) * | 2002-07-22 | 2004-01-28 | Amcor Flexibles Europe A/S | In-line demetallization process for flexible metallized substrates |
| JP4036154B2 (ja) * | 2002-09-12 | 2008-01-23 | セイコーエプソン株式会社 | 配線構造の製造方法、電気光学装置の製造方法、電気光学装置および電子機器 |
| JP4093147B2 (ja) * | 2003-09-04 | 2008-06-04 | 三菱電機株式会社 | エッチング液及びエッチング方法 |
| JP4355201B2 (ja) * | 2003-12-02 | 2009-10-28 | 関東化学株式会社 | タングステン金属除去液及びそれを用いたタングステン金属の除去方法 |
| TWI245317B (en) * | 2004-05-21 | 2005-12-11 | Mosel Vitelic Inc | Method of wafer reclaiming, the wafer and producing method of the same |
| JP2006031083A (ja) * | 2004-07-12 | 2006-02-02 | Fujitsu Ltd | 多重送信処理可能な情報電子機器、多重送信応答プログラム、多重送信応答方法 |
| US7718009B2 (en) * | 2004-08-30 | 2010-05-18 | Applied Materials, Inc. | Cleaning submicron structures on a semiconductor wafer surface |
| JP3998677B2 (ja) * | 2004-10-19 | 2007-10-31 | 株式会社東芝 | 半導体ウェハの製造方法 |
| US20070078502A1 (en) * | 2005-10-05 | 2007-04-05 | Thermage, Inc. | Method and apparatus for estimating a local impedance factor |
| US20090165296A1 (en) * | 2006-04-04 | 2009-07-02 | Yoash Carmi | Patterns of conductive objects on a substrate and method of producing thereof |
| US7964934B1 (en) | 2007-05-22 | 2011-06-21 | National Semiconductor Corporation | Fuse target and method of forming the fuse target in a copper process flow |
| US8030733B1 (en) | 2007-05-22 | 2011-10-04 | National Semiconductor Corporation | Copper-compatible fuse target |
| EP2288965A4 (en) * | 2008-05-01 | 2011-08-10 | Advanced Tech Materials | LOW PH MIXTURES FOR REMOVAL OF HIGH DENSITY IMPLANTED RESERVE |
| US7790624B2 (en) * | 2008-07-16 | 2010-09-07 | Global Foundries Inc. | Methods for removing a metal-comprising material from a semiconductor substrate |
| US7709956B2 (en) * | 2008-09-15 | 2010-05-04 | National Semiconductor Corporation | Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure |
| WO2011009764A1 (en) * | 2009-07-22 | 2011-01-27 | Basf Se | Etchant composition and etching process for titanium-aluminum complex metal layer |
| KR101486363B1 (ko) * | 2012-08-22 | 2015-01-26 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
| KR102247235B1 (ko) | 2015-01-26 | 2021-05-03 | 동우 화인켐 주식회사 | 티타늄막 식각액 조성물 |
| KR20160094640A (ko) | 2015-02-02 | 2016-08-10 | 동우 화인켐 주식회사 | 티타늄막 식각액 조성물 |
| JP2017188508A (ja) * | 2016-04-01 | 2017-10-12 | 株式会社ジャパンディスプレイ | 半導体装置、表示装置 |
| CN105789120B (zh) * | 2016-05-23 | 2019-05-31 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
| KR20230113149A (ko) | 2022-01-21 | 2023-07-28 | 주식회사 이엔에프테크놀로지 | 티타늄막의 식각액 조성물 및 이를 이용한 식각방법 |
| KR20230113150A (ko) | 2022-01-21 | 2023-07-28 | 주식회사 이엔에프테크놀로지 | 티타늄을 함유하는 금속막 식각액 조성물 및 이를 이용한 식각 방법 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4107726A (en) | 1977-01-03 | 1978-08-15 | Raytheon Company | Multilayer interconnected structure for semiconductor integrated circuit |
| US4220706A (en) * | 1978-05-10 | 1980-09-02 | Rca Corporation | Etchant solution containing HF-HnO3 -H2 SO4 -H2 O2 |
| JPS5942747B2 (ja) * | 1978-10-17 | 1984-10-17 | 株式会社東芝 | 基体のエツチング方法 |
| JPS5629324A (en) * | 1979-08-17 | 1981-03-24 | Toshiba Corp | Etching of metallic electrode |
| US4900398A (en) | 1989-06-19 | 1990-02-13 | General Motors Corporation | Chemical milling of titanium |
| US5153754A (en) * | 1989-06-30 | 1992-10-06 | General Electric Company | Multi-layer address lines for amorphous silicon liquid crystal display devices |
| US5498573A (en) | 1989-11-29 | 1996-03-12 | General Electric Company | Method of making multi-layer address lines for amorphous silicon liquid crystal display devices |
| US5010027A (en) * | 1990-03-21 | 1991-04-23 | General Electric Company | Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure |
| US5102499A (en) | 1991-01-07 | 1992-04-07 | United Technologies Corporation | Hydrogen embrittlement reduction in chemical milling |
| JP3199404B2 (ja) | 1991-09-24 | 2001-08-20 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法 |
| US5300463A (en) * | 1992-03-06 | 1994-04-05 | Micron Technology, Inc. | Method of selectively etching silicon dioxide dielectric layers on semiconductor wafers |
| JP2681433B2 (ja) * | 1992-09-30 | 1997-11-26 | 株式会社フロンテック | エッチング剤およびこのエッチング剤を使用するシリコン半導体部材のエッチング方法、および洗浄剤およびこの洗浄剤を使用するシリコン半導体部材の洗浄方法 |
| JPH06151904A (ja) * | 1992-11-06 | 1994-05-31 | Sharp Corp | 受光素子の製造方法 |
| JPH06296023A (ja) | 1993-02-10 | 1994-10-21 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
| RU2141698C1 (ru) | 1993-11-04 | 1999-11-20 | Микроэлектроникс энд Компьютер Текнолоджи Корпорейшн | Способ изготовления систем дисплея с плоским экраном и компонентов |
| TW299897U (en) | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| KR0154252B1 (ko) * | 1994-03-31 | 1998-12-01 | 아베 아끼라 | 에칭제 및 전자소자와 그의 제조방법 |
| JPH0843860A (ja) * | 1994-04-28 | 1996-02-16 | Xerox Corp | 低電圧駆動アクティブ・マトリックス液晶ディスプレイにおける電気的に分離されたピクセル・エレメント |
| JP3643640B2 (ja) * | 1995-06-05 | 2005-04-27 | 株式会社東芝 | 表示装置及びこれに使用されるｉｃチップ |
| US6193815B1 (en) * | 1995-06-30 | 2001-02-27 | Henkel Corporation | Composition and process for treating the surface of aluminiferous metals |
| US5591480A (en) | 1995-08-21 | 1997-01-07 | Motorola, Inc. | Method for fabricating metallization patterns on an electronic substrate |
| JP3625598B2 (ja) * | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| US6117783A (en) * | 1996-07-25 | 2000-09-12 | Ekc Technology, Inc. | Chemical mechanical polishing composition and process |
| US6081308A (en) * | 1996-11-21 | 2000-06-27 | Samsung Electronics Co., Ltd. | Method for manufacturing liquid crystal display |
| CO4920232A1 (es) * | 1997-01-08 | 2000-05-29 | Smithkline Beecham Corp | Acidos aceticos dibenzo [a,d] cicloheptano con actividad antagonista del receptor de vitronectin |
| EP0950917B1 (en) * | 1997-10-31 | 2003-12-03 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US6369410B1 (en) * | 1997-12-15 | 2002-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| US6177026B1 (en) | 1998-05-26 | 2001-01-23 | Cabot Microelectronics Corporation | CMP slurry containing a solid catalyst |
| KR100271769B1 (ko) * | 1998-06-25 | 2001-02-01 | 윤종용 | 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자 |
| US6140233A (en) | 1998-06-25 | 2000-10-31 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices thereby |
| US6232228B1 (en) | 1998-06-25 | 2001-05-15 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method |
| JP4240424B2 (ja) * | 1998-10-23 | 2009-03-18 | エルジー ディスプレイ カンパニー リミテッド | エッチング剤及びこれを用いた電子機器用基板の製造方法 |
| KR100292075B1 (ko) * | 1998-12-29 | 2001-07-12 | 윤종용 | 반도체소자제조용웨이퍼처리장치 |
| US6262708B1 (en) | 1999-06-16 | 2001-07-17 | Sun Microsystems, Inc. | Techniques for displaying complex characters |
-
1998
- 1998-10-23 JP JP30305798A patent/JP4240424B2/ja not_active Expired - Lifetime
-
1999
- 1999-10-06 KR KR1019990043017A patent/KR100323733B1/ko active IP Right Grant
- 1999-10-22 GB GB9925134A patent/GB2344566B/en not_active Expired - Lifetime
- 1999-10-22 US US09/422,983 patent/US6461978B1/en not_active Expired - Lifetime
- 1999-10-22 DE DE19951055.5A patent/DE19951055B4/de not_active Expired - Lifetime
- 1999-10-25 FR FR9913294A patent/FR2785088B1/fr not_active Expired - Lifetime
-
2001
- 2001-09-05 US US09/945,714 patent/US7202165B2/en not_active Expired - Lifetime
-
2005
- 2005-02-02 US US11/047,680 patent/US7101809B2/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100536593B1 (ko) * | 2002-12-05 | 2005-12-14 | 삼성전자주식회사 | 선택적인 막 제거를 위한 세정 용액 및 그 세정 용액을사용하여 실리사이드 공정에서 막을 선택적으로 제거하는방법 |
| US7265040B2 (en) | 2002-12-05 | 2007-09-04 | Samsung Electronics Co., Ltd. | Cleaning solution and method for selectively removing layer in a silicidation process |
| JP2007505992A (ja) * | 2003-09-19 | 2007-03-15 | エスアールアイ インターナショナル | 金属ハロゲン化物の還元によって金属組成物を製造するための方法および装置 |
| US7329365B2 (en) | 2004-08-25 | 2008-02-12 | Samsung Electronics Co., Ltd. | Etchant composition for indium oxide layer and etching method using the same |
| US9868902B2 (en) | 2014-07-17 | 2018-01-16 | Soulbrain Co., Ltd. | Composition for etching |
| US10465112B2 (en) | 2014-07-17 | 2019-11-05 | Soulbrain Co., Ltd. | Composition for etching |
| JP2016025321A (ja) * | 2014-07-24 | 2016-02-08 | 関東化學株式会社 | エッチング液組成物およびエッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2785088A1 (fr) | 2000-04-28 |
| FR2785088B1 (fr) | 2001-10-19 |
| US7101809B2 (en) | 2006-09-05 |
| KR20000028870A (ko) | 2000-05-25 |
| US7202165B2 (en) | 2007-04-10 |
| JP4240424B2 (ja) | 2009-03-18 |
| GB9925134D0 (en) | 1999-12-22 |
| DE19951055A1 (de) | 2000-06-08 |
| US20050127447A1 (en) | 2005-06-16 |
| GB2344566B (en) | 2000-12-27 |
| DE19951055B4 (de) | 2017-08-24 |
| US20020045351A1 (en) | 2002-04-18 |
| KR100323733B1 (ko) | 2002-02-19 |
| US6461978B1 (en) | 2002-10-08 |
| GB2344566A (en) | 2000-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4240424B2 (ja) | エッチング剤及びこれを用いた電子機器用基板の製造方法 | |
| JP3974305B2 (ja) | エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器 | |
| US6081308A (en) | Method for manufacturing liquid crystal display | |
| KR101199533B1 (ko) | 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법 | |
| JP4247772B2 (ja) | 配線とこれを用いた薄膜トランジスタ基板およびその製造方法と液晶表示装置 | |
| US20040262569A1 (en) | Etchant for etching double-layered copper structure and method of forming array substrate having double-layered copper structures | |
| EP0342796A2 (en) | Thin-film transistor | |
| JP4272272B2 (ja) | 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法 | |
| US20040263708A1 (en) | Array substrate for LCD device having metal-diffusion film and manufacturing method thereof | |
| JP2009010052A (ja) | 表示装置の製造方法 | |
| JP2002202527A (ja) | アクティブマトリクス型液晶表示装置 | |
| US11599210B2 (en) | Electronic devices having bilayer capping layers and/or barrier layers | |
| JP3106786B2 (ja) | 半導体装置およびその製造方法 | |
| KR960006110B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3094610B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100477141B1 (ko) | 금속막과그위에절연층을포함하는반도체장치의제조방법 | |
| KR19990017658A (ko) | 몰리브덴 또는 몰리브덴 합금을 이용한 반도체 장치의 제조방법 | |
| JP4224661B2 (ja) | 銅配線基板及びその製造方法並びに液晶表示装置 | |
| JP3599174B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JP3257001B2 (ja) | 多層配線板及び多層配線板の製造方法 | |
| JP3245612B2 (ja) | 多層配線板の製造方法 | |
| JP3245613B2 (ja) | 薄膜素子の製造方法 | |
| JP3245614B2 (ja) | 薄膜素子の製造方法 | |
| JP4098692B2 (ja) | Ｔｆｔアレイ基板の製造方法 | |
| JPH10307303A (ja) | 液晶表示基板、その製造方法および液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071210 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080610 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |