JP2000116144A - インバータ装置 - Google Patents

Abstract

(57)【要約】 【課題】地絡検出装置を安価に構成でき、インバータ装
置の運転中においても地絡検出ができるインバータ装置
を提供する。 【解決手段】インバータ装置２において、半導体整流素
子群４〜９の正極側出力端子と電流検出器２３との間に
並列接続されている直列接続体全ての負極側半導体スイ
ッチング素子１２、１４、１６に対し、演算装置２５か
らのオンオフ制御信号が全てオン指令状態になる際に信
号を発生する信号発生手段３７と、信号発生手段３７か
ら信号出力された際に負極側半導体スイッチング素子か
ら電流検出器２３を介して半導体整流素子群の負極側出
力端子へと流れる電流の有無を判別検出する判別検出装
置３６とを備えたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はインバータ装置の動
作中においても地絡を検出できるインバータ装置に関す
るものである。

【０００２】

【従来の技術】図１３は特開平７−２３９３５９による
第１の従来例であるインバータ装置の地絡検出装置を示
したものであり、同様に図１４は特開平５―３２８７４
０による第２の従来例であるインバータ装置の地絡検出
装置を示したものである。図１３による第１の従来例に
おいては、電流検出器１３８はインバータ部の下アーム
を構成するスイッチング素子１１２、１１４、１１６の
直流母線側１６１側を短絡し、この短絡点１６３から平
滑コンデンサ１１０を結ぶ線の電流を検出するように挿
入され、還流ダイオード１１８、１２０、１２２は対応
するスイッチング素子１１２、１１４、１１６の入力側
から、電流検出器１３８とは並列になるように直流母線
１６１に接続されている。このように電流検出器１３８
を挿入することにより、インバータ装置を運転する前に
おいて、スイッチング素子１１２、１１４、１１６の１
個または２個または３個のいずれかを所定期間オン状態
とすることにより、Ｕ、Ｖ，Ｗのいずれの相が地絡して
も、電流検出器１３８は地絡電流を検出することができ
る。また図１４による第２の従来例においては、インバ
ータ装置の電流検出器を直流中間回路に設けて検出する
ものとしている。また図１５は第２の従来例におけるフ
ローチャートを示したものである。このフローではイン
バータの運転指令を受けて処理を開始するが、ここで
は、まず、ステップＳ１で下側アームの全素子（図１４
のスイッチング素子Ｔ２，Ｔ４，Ｔ６参照）をオンとす
る。これにより、いずれか１つの相に地絡が生じていれ
ば、それが図１４の電流検出回路によって検出される。
したがって、ステップＳ２では地絡が検出されたかを判
断する。その結果、地絡が検出されなければ通常どおり
の運転を開始し（ステップＳ４）、地絡が検出されたら
インバータの全スイッチング素子Ｔ１〜Ｔ６をオフとす
ることにより、保護を図る（ステップＳ３）。また図１
６は以上の動作を説明するための波形図で、Ｔ１〜Ｔ６
はスイッチング素子の動作波形を示している。すなわ
ち、運転指令を与えられたらまず、スイッチング素子Ｔ
２，Ｔ４，Ｔ６を同時にオン（ローレベル）とし、地絡
が検出されなければ実線のように通常どおりの運転を行
い、地絡が検出されたらインバータの全スイッチング素
子Ｔ１〜Ｔ６を点線で示すようにオフ（ハイレベル）と
する様子を示している。

【０００３】

【発明が解決しようとする課題】図１３に示す第１の従
来例および図１４に示す第２の従来例ともにインバータ
装置は電流検出器１個のみで構成され、しかもこの電流
検出器で地絡検出装置も兼用する安価な構成となる利点
はあるが、しかし前記いずれの従来例もインバータ装置
の運転開始前においてのみしか地絡検出を行うことはで
きず、従って運転開始後において地絡が発生した場合に
はその地絡検出ができず、インバータ装置を保護できな
いという問題点がある。そこで本発明は地絡検出を安価
に構成できるという前記従来例の利点はそのまま維持
し、その上でインバータ装置の運転中においても地絡検
出を行うことができるインバータ装置を提供することを
目的とするものである。

【０００４】

【課題を解決するための手段】上記問題を解決するため
本発明は請求項１記載のように、交流電源に接続され交
流電源電圧を整流する半導体整流素子群と、前記半導体
整流素子群の正負出力端子間に接続された平滑コンデン
サと、前記平滑コンデンサの負極側端子に一方の端子を
接続された電流検出器と、半導体スイッチング素子と該
半導体スイッチング素子に逆並列接続される還流ダイオ
ードとの並列接続体を２個直列接続してなる直列接続体
と、前記直列接続体の接続部はインバータ装置の出力端
子とし、このような直列接続体を前記半導体整流素子群
の正極側出力端子と前記電流検出器のもう一方の端子と
の間に２個以上並列接続して備え、かつ前記各半導体ス
イッチング素子をオン・オフ制御する演算装置と、前記
演算装置からの前記各半導体スイッチング素子へのオン
オフ制御信号に従い前記各半導体スイッチング素子をオ
ンオフ駆動するオンオフ駆動装置とを備えたインバータ
装置において、前記直列接続体全ての負極側半導体スイ
ッチング素子に対し、前記演算装置からのオンオフ制御
信号が全てオン指令状態になる際に信号を発生する信号
発生手段と、前記信号発生手段から信号出力された際に
前記負極側半導体スイッチング素子から前記電流検出器
を介して前記半導体整流素子群の負極側出力端子へと流
れる電流の有無を判別検出する判別検出手段とを備え、
前記判別検出手段において電流が検出されれば地絡と判
別することを特徴としている。

【０００５】また請求項２記載のように、請求項１記載
のインバータ装置において、前記半導体整流素子群の正
極側出力端子と前記電流検出器との間に並列接続されて
いる前記直列接続体全ての負極側半導体スイッチング素
子に対し、前記演算装置からのオンオフ制御信号が全て
オン指令状態にあるとき信号を発生する信号発生手段
と、前記信号発生手段から信号出力された際に前記負極
側半導体スイッチング素子から前記電流検出器を介して
前記半導体整流素子群の負極側出力端子へと流れる電流
の有無を判別検出する判別検出手段とを備え、前記判別
検出手段において電流が検出されれば地絡と判別するこ
とを特徴としている。また請求項３記載のように、請求
項１記載のインバータ装置において、前記半導体整流素
子群の正極側出力端子と前記電流検出器との間に並列接
続されている前記直列接続体全ての負極側半導体スイッ
チング素子に対し、前記演算装置からのオンオフ制御信
号が全てオン指令状態からいずれか１つがオフ指令状態
に移行する際に信号を発生する信号発生手段と、前記信
号発生手段から信号出力された際に前記負極側半導体ス
イッチング素子から前記電流検出器を介して前記半導体
整流素子群の負極側出力端子へと流れる電流の有無を判
別検出する判別検出手段とを備え、前記判別検出手段に
おいて電流が検出されれば地絡と判別することを特徴と
している。また請求項４記載のように、請求項１記載の
インバータ装置において、前記半導体整流素子群の正極
側出力端子と前記電流検出器との間に並列接続されてい
る前記直列接続体全ての負極側半導体スイッチング素子
に対し、前記演算装置からのオンオフ制御信号が全てオ
ン指令状態からいずれか１つがオフ指令状態に移行した
後、このオフ指令状態に移行した半導体スイッチング素
子に直列接続されたもう一方の半導体スイッチング素子
への前記演算装置からのオンオフ制御信号がオン指令状
態に移行する際に信号を発生する信号発生手段と、前記
信号発生手段から信号出力された際に前記負極側半導体
スイッチング素子から前記電流検出器を介して前記半導
体整流素子群の負極側出力端子へと流れる電流の有無を
判別検出する判別検出手段とを備え、前記判別検出手段
において電流が検出されれば地絡と判別することを特徴
としている。また請求項５記載のように、請求項１から
請求項４記載のインバータ装置において、前記信号発生
手段は前記各半導体スイッチング素子をオンオフ駆動す
るオンオフ駆動装置の負極側半導体スイッチング素子へ
のオンオフ駆動信号に従い信号出力することを特徴とし
ている。

【０００６】

【発明の実施の形態】以下、本発明の第１の実施例を図
１に基づいて説明する。図１において、ＣＰＵ２５から
ＩＧＢＴトランジスタ１２、１４、１６へのオンオフ制
御信号（Ｎｕ，Ｎｖ，Ｎｗ）が全てオン指令信号（Ｌ出
力）となった時、反転ゲート３５への入力信号（ＵＶＷ
合成信号）は、Ｈ入力からＬ入力へと変化する。この信
号入力の変化に応じて反転ゲート３５の出力はＬ出力か
らＨ出力と変化し、これがＤフリップフロップ３４への
クロック入力となる。このクロック入力が発生した瞬間
に対し、この直前においては前記３個のＩＧＢＴトラン
ジスタのうちいずれか１相（同時タイミングでオン指令
なら２相）のＩＧＢＴトランジスタを除いた他の残りの
ＩＧＢＴトランジスタへのオンオフ制御信号は全てオン
指令信号（Ｌ出力）となっている。また該当する１つの
相（同時タイミングでオン指令なら２相）のＩＧＢＴト
ランジスタへのオンオフ制御信号は当然にオフ指令信号
（Ｈ出力、但しオン指令信号が出力される直前である）
であるが、しかし正極側・負極側両ＩＧＢＴトランジス
タの同時オンを防止するために設けられたデッドタイム
期間（ＣＰＵ２５が正極側・負極側両ＩＧＢＴトランジ
スタに対し、共にオフ指令信号を出力する期間）によ
り、正極側ＩＧＢＴトランジスタへのオンオフ制御信号
もオフ指令信号となっており、さらにデッドタイム期間
終了間際にあるため、正極側ＩＧＢＴトランジスタはす
でに完全にオフしている。このためクロック入力が発生
した瞬間においては、前記理由により該当する相の正極
側ＩＧＢＴトランジスタはオフしており、また負極側Ｉ
ＧＢＴトランジスタもオン動作遅れ（オン信号がオンオ
フ駆動回路部２４に伝送された後、そこからオン指令が
ＩＧＢＴトランジスタのゲートへ伝送されるまでの遅
れ、さらにその伝送後実際にオンするまでの遅れがあ
る）のために、同様にオフしている。従って６個のＩＧ
ＢＴトランジスタ１１〜１６においては前記の理由によ
り１相（同時タイミングでオン指令なら２相）のみ正極
側と負極側両ＩＧＢＴトランジスタが共にオフ状態にあ
り、その他の相は全て負極側ＩＧＢＴトランジスタがオ
ン状態にある。各ＩＧＢＴトランジスタがこのようなオ
ン・オフ状態にあっては地絡が発生していない場合、負
極側ＩＧＢＴトランジスタから電流検出用抵抗２３を介
して整流用ダイオード４〜９の負極側出力端子へと流れ
る電流（Ｉｄｃ）が発生することはあり得ない。

【０００７】これを示したのが図２のタイムチャートで
ある。図２は、一例として各相電流はＵ相電流が正電流
（インバータ装置からモータへと流れる方向）、Ｖ相と
Ｗ相が負電流（モータからインバータ装置へと流れる方
向）であり、かつ各相出力電圧は大きい相から順にＵ
相，Ｖ相，Ｗ相となっている場合を示したものであり、
またＣＰＵ２５からの各ＩＧＢＴトランジスタ１１〜１
６へのオンオフ制御信号（Ｐｕ、Ｐｖ，Ｐｗ，Ｎｕ，Ｎ
ｖ，Ｎｗ）、各相出力端子電圧、電流検出用抵抗２３を
流れる電流（Ｉｄｃ）、Ｄフリップフロップ３４へのク
ロック入力、コンパレータ３２からのＤ入力、Ｄフリッ
プフロップ３４のＱ出力をタイムチャートで示したもの
である。この場合では、各ＩＧＢＴトランジスタのオン
オフ状態によりモータ電流の流れるルートには図３、お
よび図４に示す４つのモードがある。前記クロック入力
が発生した瞬間はモードにあり、当然ながら電流検出
用抵抗２３を流れる電流（Ｉｄｃ）は発生せず、よって
コンパレータ３２からの出力であるＤフリップフロップ
３４へのＤ入力はＨ入力であり、この瞬間にラッチが行
われるのでＤフリップフロップ３４のＱ出力はＨとな
る。逆に地絡が発生している場合には、図５に示すよう
に前記クロック入力が発生した瞬間においてアース側か
らオン状態にあるＩＧＢＴトランジスタ１４、１６を介
し、電流検出用抵抗２３、整流ダイオード７へと流れる
地絡電流がすでに発生している。このため図６に示すよ
うにクロック入力が発生した瞬間にはコンパレータ３２
からの出力であるＤフリップフロップ３４へのＤ入力は
Ｌ入力となり、この瞬間にラッチが行われるのでＤフリ
ップフロップ３４のＱ出力はＬとなる。従ってＤフリッ
プフロップ３４のＱ出力がＬ出力であることより地絡を
検出できる。

【０００８】次に本発明の第２の実施例を図７に基づい
て説明する。図７において、ＣＰＵ２５からＩＧＢＴト
ランジスタ１２、１４、１６へのオンオフ制御信号（Ｎ
ｕ，Ｎｖ，Ｎｗ）が全てオン指令信号（Ｌ出力）である
間のみ発振器３９からの出力をＤフリップフロップ３４
へのクロック入力とするため途中反転ゲート３５、およ
びＡＮＤゲート３８を挿入している。従ってＣＰＵ２５
からＩＧＢＴトランジスタ１２、１４、１６へのオンオ
フ制御信号が全てオン指令信号（Ｌ出力）である間のみ
Ｄフリップフロップ３４へ発振器３９からのクロック信
号が入力される。このクロック入力の際は３個の負極側
ＩＧＢＴトランジスタ１２、１４、１６は全てオン状態
にある。従って地絡が発生していない場合は負極側ＩＧ
ＢＴトランジスタから電流検出用抵抗２３を介して整流
用ダイオード４〜９の負極側出力端子へと流れる電流
（Ｉｄｃ）が発生することはあり得ない。これを示した
のが図８のタイムチャートにおける地絡発生前の状態で
ある。ここでの各状態は図２のタイムチャートにおける
場合と同じである。逆に地絡が発生している場合におい
ては、ＣＰＵ２５からＩＧＢＴトランジスタ１２、１
４、１６へのオンオフ制御信号が全てオン指令信号（Ｌ
出力）である間は、図５に示すようにアース側からオン
状態にあるＩＧＢＴトランジスタ１４、１６を介し、電
流検出用抵抗２３、整流ダイオード７へと流れる地絡電
流が発生しており、この間においてクロック入力により
Ｄフリップフロップ３４のラッチが行われればコンパレ
ータ３２からの出力であるＤフリップフロップ３４への
Ｄ入力はＬ入力であるためＤフリップフロップ３４のＱ
出力はＬとしてラッチされる。従ってＤフリップフロッ
プ３４のＱ出力がＬ出力であることより地絡を検出でき
る。

【０００９】次に本発明の第３の実施例を図９に基づい
て説明する。図９において、ＣＰＵ２５からＩＧＢＴト
ランジスタ１２、１４、１６へのオンオフ制御信号（Ｎ
ｕ，Ｎｖ，Ｎｗ）が全てオン指令信号（Ｌ出力）状態か
らいずれか１相（同時タイミングでオフ指令なら２相）
のみオフ指令信号に切り替わる際、Ｌ出力からＨ出力へ
と切り替わるＤフリップフロップ３４へのクロック入力
が発生する。このクロック入力が発生した瞬間に対し、
この直前においては前記３個のＩＧＢＴトランジスタ１
２、１４、１６は全てオン状態にある。さらにまた前記
クロック入力が発生した瞬間においては、ＣＰＵからの
オフ指令信号が入力された負極側ＩＧＢＴトランジスタ
はオフ動作遅れ（オフ指令信号がオンオフ駆動回路部２
４に伝送された後、そこからオフ指令がＩＧＢＴトラン
ジスタのゲートへ伝送されるまでの遅れ、さらにその伝
送後実際にオフするまでの遅れがある）のためまだオン
状態にあり、従って前記クロック入力が発生した瞬間は
負極側の３個のＩＧＢＴトランジスタ１２、１４、１６
は全てオン状態にあることになる。従って地絡が発生し
ていない場合は負極側ＩＧＢＴトランジスタから電流検
出用抵抗２３を介して整流用ダイオード４〜９の負極側
出力端子へと流れる電流（Ｉｄｃ）が発生することはあ
り得ない。これを示したのが図１０のタイムチャートに
おける地絡発生前の状態である。ここでの各状態は図２
のタイムチャートにおける場合と同じである。逆に地絡
が発生している場合においては、ＣＰＵ２５からＩＧＢ
Ｔトランジスタ１２、１４、１６へのオンオフ制御信号
（Ｎｕ，Ｎｖ，Ｎｗ）が全てオン指令信号（Ｌ出力）状
態からいずれか１相（または２相）のみオフ指令信号に
切り替わる際において、この場合も前記の理由により負
極側３個のＩＧＢＴトランジスタ１２、１４、１６は全
てオン状態にあるので、図５に示すようにアース側から
オン状態にあるＩＧＢＴトランジスタ１４、１６を介
し、電流検出用抵抗２３、整流ダイオード７へと流れる
地絡電流が発生しており、この際においてクロック入力
が発生するのでコンパレータ３２からの出力であるＤフ
リップフロップ３４へのＤ入力はＬ入力であり、このＬ
入力がラッチされるのでＤフリップフロップ３４のＱ出
力はＬとなる。従ってＤフリップフロップ３４のＱ出力
がＬ出力であることより地絡を検出できる。

【００１０】次に本発明の第４の実施例を図１１に基づ
いて説明する。図１１においてＣＰＵ２５から正極側Ｉ
ＧＢＴトランジスタ１１、１３、１５へのオンオフ制御
信号（Ｐｕ，Ｐｖ，Ｐｗ）が全てオフ指令信号（Ｈ出
力）状態からいずれか１相（同時タイミングでオン指令
なら２相）のみオン指令信号に切り替わる際、これは負
極側ＩＧＢＴトランジスタ１２、１４、１６へのオンオ
フ制御信号（Ｎｕ，Ｎｖ，Ｎｗ）が全てオン指令信号
（Ｌ出力）状態からいずれか１相（同時タイミングでオ
フ指令なら２相）のみオフ指令信号に切り替わった後、
この相のデッドタイム期間が終了して正極側ＩＧＢＴト
ランジスタへのオンオフ制御信号がオフ指令状態からオ
ン指令に切り替わる際であるともいえるが、この切り替
わりの瞬間にＮＡＮＤゲート４０によりＬ出力からＨ出
力へと切り替わるＤフリップフロップ３４へのクロック
入力が発生する。このクロック入力が発生した瞬間にお
いて、ＩＧＢＴトランジスタ１２、１４、１６について
はいずれか１つ（同時タイミングで全てオフ指令なら２
つ）がオフ状態にあり、残りは全てオン状態にある。ま
たＩＧＢＴトランジスタ１１、１３、１５についてはい
ずれか１つ（同時タイミングでオン指令なら２つ）のみ
はオフ指令状態からオン指令へと切り替わった瞬間とな
るが、しかしこのＩＧＢＴトランジスタについてはオン
動作遅れ（オン指令信号がオンオフ駆動回路部２４に伝
送された後、そこからオン指令がＩＧＢＴトランジスタ
のゲートへ伝送されるまでの遅れ、さらにその伝送後実
際にオンするまでの遅れがある）のために実際にはまだ
オフ状態にあり、従って正極側ＩＧＢＴトランジスタ１
１、１３、１５は全てオフ状態にある。従って前記クロ
ック入力が発生した瞬間において、地絡が発生していな
い場合は負極側ＩＧＢＴトランジスタから電流検出用抵
抗２３を介して整流用ダイオード４〜９の負極側出力端
子へと流れる電流（Ｉｄｃ）が発生することはあり得な
い。逆に地絡が発生している場合においては、ＣＰＵ２
５からＩＧＢＴトランジスタ１１、１３、１５へのオン
オフ制御信号（Ｐｕ，Ｐｖ，Ｐｗ）が全てオフ指令信号
（Ｈ出力）状態からいずれか１相（同時タイミングでオ
ン指令なら２相）のみオン指令信号に切り替わる際にお
いて、この場合も前記の理由により負極側３個のＩＧＢ
Ｔトランジスタ１２、１４、１６のうちいずれかはオン
状態にあるので、例えば図５に示すようにアース側から
オン状態にあるＩＧＢＴトランジスタ１４、１６を介
し、電流検出用抵抗２３、整流ダイオード７へと流れる
地絡電流が発生することになり、この際においてクロッ
ク入力が発生するのでコンパレータ３２からの出力であ
るＤフリップフロップ３４へのＤ入力はＬ入力であり、
このＬ入力がラッチされるのでＤフリップフロップ３４
のＱ出力はＬとなる。従ってＤフリップフロップ３４の
Ｑ出力がＬ出力であることより地絡を検出できる。

【００１１】次に本発明の第５の実施例を図１２に基づ
いて説明する。図１２においてＤフリップフロップ３４
へのクロック入力は演算装置２５からのオンオフ制御信
号（Ｎｕ，Ｎｖ，Ｎｗ）による合成信号に替えて、オン
オフ駆動回路部２４からのオンオフ駆動信号（Ｔｎｕ，
Ｔｎｖ，Ｔｎｗ）による合成信号から構成されている。
オンオフ駆動回路部２４からのＩＧＢＴトランジスタ１
２、１４、１６へのオンオフ駆動信号が全てオン指令と
なった瞬間にＡＮＤゲート３８からクロック入力が発生
する。このクロック入力の直前まで負極側ＩＧＢＴトラ
ンジスタに対しオフ指令信号であった相において、負極
側ＩＧＢＴトランジスタはオン動作遅れのためにクロッ
ク入力の際はまだまったくオンしておらず、また正極側
ＩＧＢＴトランジスタもデッドタイム期間終了間際にあ
るためすでに完全にオフしており、従って正極側と負極
側両ＩＧＢＴトランジスタはともにオフ状態にある。従
って６個のＩＧＢＴトランジスタ１１〜１６においては
前記の理由により１相（同時タイミングでオン指令なら
２相）のみ正極側と負極側両ＩＧＢＴトランジスタが共
にオフ状態にあり、その他の相は全て負極側ＩＧＢＴト
ランジスタがオン状態にある。各ＩＧＢＴトランジスタ
がこのようなオン・オフ状態にあっては地絡が発生して
いない場合、負極側ＩＧＢＴトランジスタから電流検出
用抵抗２３を介して整流用ダイオード４〜９の負極側出
力端子へと流れる電流（Ｉｄｃ）が発生することはあり
得ない。よってコンパレータ３２からの出力であるＤフ
リップフロップ３４へのＤ入力はＨ入力であり、この瞬
間にラッチが行われるのでＤフリップフロップ３４のＱ
出力はＨとなる。逆に地絡が発生している場合には、前
記クロック入力が発生した瞬間においてアース側からオ
ン状態にあるＩＧＢＴトランジスタ１４、１６を介し、
電流検出用抵抗２３、整流ダイオード７へと流れる地絡
電流がすでに発生している。このためクロック入力が発
生した瞬間にはコンパレータ３２からの出力であるＤフ
リップフロップ３４へのＤ入力はＬ入力であり、この瞬
間にラッチが行われるのでＤフリップフロップ３４のＱ
出力はＬとなる。従ってＤフリップフロップ３４のＱ出
力がＬ出力であることより地絡を検出できる。

【００１２】上記手段により本発明は次の作用を持つ。
請求項１記載の構成において、演算装置から各負極側半
導体スイッチング素子へのオンオフ制御信号が全てオン
指令信号となった瞬間（以下この瞬間をｔ１とする）に
対し、この直前においてはいずれか１つの負極側半導体
スイッチング素子を除いた他の残り全ての負極側半導体
スイッチング素子への前記オンオフ制御信号は全てオン
指令信号となっている。また前記１つの負極側半導体ス
イッチング素子へのオンオフ制御信号は当然にオフ指令
信号（但しオン指令信号が出力される直前である）であ
るが、しかし直列接続された正極側と負極側の両半導体
スイッチング素子の同時オンを防止するために設けられ
たデッドタイム期間（前記演算装置が正極側、負極側両
半導体スイッチング素子に対し、共にオフ指令信号を出
力する期間）により、正極側半導体スイッチング素子へ
のオンオフ制御信号もオフ指令信号となっており、さら
にデッドタイム期間終了間際にあるため、正極側半導体
スイッチング素子はすでに完全にオフしている。このた
めｔ１においては、その直前までデッドタイム期間によ
り前記演算装置からのオンオフ制御信号がオフ指令信号
であった正極側半導体スイッチング素子はオフしてお
り、また負極側半導体スイッチング素子もオン動作遅れ
（オン指令信号がオンオフ駆動装置に伝送された後、オ
ンオフ駆動装置からのオン指令が負極側半導体スイッチ
ング素子へ伝送されるまでの遅れ、さらにその伝送後実
際に負極側半導体スイッチング素子がオンするまでの遅
れがある）のために、同様にオフしている。従って前記
半導体整流素子群の正極側出力端子と前記電流検出器と
の間に２個以上並列接続された前記直列接続体（以下こ
れを２相以上の直列接続体という）の各半導体スイッチ
ング素子は、１相のみ負極側と正極側の両半導体スイッ
チング素子が共にオフ状態にあり、その他の相は全て負
極側半導体スイッチング素子のみがオン状態にある。各
半導体スイッチング素子がこのようなオン・オフ状態に
あっては地絡が発生していない場合、負極側半導体スイ
ッチング素子から電流検出器を介して前記半導体整流素
子群の負極側出力端子へと流れる電流が発生することは
あり得ない。逆に地絡が発生している場合には、アース
側からオン状態にあるいずれかの負極側半導体スイッチ
ング素子、電流検出器を介して前記半導体整流素子群の
負極側出力端子へと流れる電流が発生する。従って演算
装置から各負極側半導体スイッチング素子へのオンオフ
制御信号が全てオン指令信号となった際（ｔ１）に信号
を発生する信号発生手段からの信号出力に従い、オン状
態にあるいずれかの負極側半導体スイッチング素子、電
流検出器を介して前記半導体整流素子群の負極側出力端
子へと流れる電流の有無を判別検出することで、電流が
検出されれば地絡が発生しているとして判別できること
になる。

【００１３】また請求項２記載の構成においては、演算
装置から各負極側半導体スイッチング素子へのオンオフ
制御信号が全てオン指令信号となっている間に前記信号
発生手段から信号が出力される。従ってこの信号が出力
された際には、負極側半導体スイッチング素子は全てオ
ン状態にある。各半導体スイッチング素子がこのような
オン・オフ状態にあっては地絡が発生していない場合、
負極側半導体スイッチング素子から電流検出器を介して
前記半導体整流素子群の負極側出力端子へと流れる電流
が発生することはあり得ない。逆に地絡が発生している
場合には、アース側からオン状態にあるいずれかの負極
側半導体スイッチング素子、電流検出器を介して前記半
導体整流素子群の負極側出力端子へと流れる電流が発生
する。従って演算装置からの各負極側半導体スイッチン
グ素子へのオンオフ制御信号が全てオン指令信号となっ
ている間に信号を発生する信号発生手段からの信号出力
に従い、オン状態にあるいずれかの負極側半導体スイッ
チング素子、電流検出器を介して前記半導体整流素子群
の負極側出力端子へと流れる電流の有無を判別検出する
ことで、電流が検出されれば地絡が発生しているとして
判別できることになる。

【００１４】また請求項３記載の構成においては、演算
装置から各負極側半導体スイッチング素子へのオンオフ
制御信号が全てオン指令信号である状態からいずれか１
つがオフ指令状態に移行した瞬間（以下この瞬間をｔ２
とする）に対し、この直前においては各負極側半導体ス
イッチング素子への前記オンオフ制御信号は全てオン指
令信号となっており、従って各負極側半導体スイッチン
グ素子は全てオン状態にある。このような状態から１つ
の負極側半導体スイッチング素子への演算装置からのオ
ンオフ制御信号がオフ指令信号に移行した瞬間ｔ２にお
いては、演算装置からのオフ指令信号を受ける当該負極
側半導体スイッチング素子についてのオフ動作遅れ（オ
フ指令信号がオンオフ駆動装置に伝送された後、オンオ
フ駆動装置からオフ指令信号が負極側半導体スイッチン
グ素子へ伝送されるまでの遅れ、さらにその伝送後実際
にオフするまでの遅れがある）があるため、このｔ２に
おいても各負極側半導体スイッチング素子は全てオン状
態にある。従って各半導体スイッチング素子がこのよう
なオン・オフ状態にあっては地絡が発生していない場
合、負極側半導体スイッチング素子から電流検出器を介
して前記半導体整流素子群の負極側出力端子へと流れる
電流が発生することはあり得ない。逆に地絡が発生して
いる場合には、アース側からオン状態にあるいずれかの
負極側半導体スイッチング素子、電流検出器を介して前
記半導体整流素子群の負極側出力端子へと流れる電流が
発生する。従って演算装置から各負極側半導体スイッチ
ング素子へのオンオフ制御信号が全てオン指令信号であ
る状態からいずれか１つがオフ指令状態に移行した瞬間
ｔ２に信号を発生する信号発生手段からの信号出力に従
い、オン状態にあるいずれかの負極側半導体スイッチン
グ素子、電流検出器を介して前記半導体整流素子群の負
極側出力端子へと流れる電流の有無を判別検出すること
で、電流が検出されれば地絡が発生しているとして判別
できることになる。

【００１５】また請求項４記載の構成においては、演算
装置から各負極側半導体スイッチング素子へのオンオフ
制御信号が全てオン指令信号である状態からいずれか１
つがオフ指令状態に移行した後、このオフ指令状態に移
行した半導体スイッチング素子に直列接続されたもう一
方の半導体スイッチング素子への前記演算装置からのオ
ンオフ制御信号がオン指令状態に移行した瞬間（以下こ
の瞬間をｔ３とする）に対し、この直前においては前記
オフ指令状態に移行した負極側半導体スイッチング素子
を除いた残りの各負極側半導体スイッチング素子へのオ
ンオフ制御信号は全てオン指令信号となっており、また
正極側半導体スイッチング素子においては全てオフ指令
状態にある。従ってオフ指令状態にある負極側半導体ス
イッチング素子はデッドタイム期間終了間際にあるの
で、すでに完全にオフ状態にあり、残りの負極側半導体
スイッチング素子は全てオン状態にある。また一方にお
いて正極側半導体スイッチング素子は全てオフ状態にあ
る。このような状態から前記１つの正極側半導体スイッ
チング素子への演算装置からのオンオフ制御信号がオン
指令信号に移行した瞬間ｔ３においては、演算装置から
のオン指令信号を受ける当該正極側半導体スイッチング
素子についてのオン動作遅れ（オン指令信号がオンオフ
駆動装置に伝送された後、オンオフ駆動装置からオン指
令信号が正極側半導体スイッチング素子へ伝送されるま
での遅れ、さらにその伝送後実際にオンするまでの遅れ
がある）があるため、このｔ３においても各正極側半導
体スイッチング素子は全てオフ状態にある。また負極側
半導体スイッチング素子のオンオフ状態についてはｔ３
の直前と状態は同じである。従って各半導体スイッチン
グ素子がこのようなオン・オフ状態にあっては地絡が発
生していない場合、負極側半導体スイッチング素子から
電流検出器を介して前記半導体整流素子群の負極側出力
端子へと流れる電流が発生することはあり得ない。逆に
地絡が発生している場合には、アース側からオン状態に
あるいずれかの負極側半導体スイッチング素子、電流検
出器を介して前記半導体整流素子群の負極側出力端子へ
と流れる電流が発生する。従って前記演算装置からのオ
ンオフ制御信号が全てオン指令状態からいずれか１つが
オフ指令状態に移行した後、このオフ指令状態に移行し
た半導体スイッチング素子に直列接続された正極側半導
体スイッチング素子への前記演算装置からのオンオフ制
御信号がオン指令状態に移行する瞬間ｔ３に信号を発生
する信号発生手段からの信号出力に従い、オン状態にあ
るいずれかの負極側半導体スイッチング素子、電流検出
器を介して前記半導体整流素子群の負極側出力端子へと
流れる電流の有無を判別検出することで、電流が検出さ
れれば地絡が発生しているとして判別できることにな
る。

【００１６】また請求項５記載の構成においては請求項
１から請求項４記載のインバータ装置において、前記信
号発生手段が演算装置からのオンオフ制御信号に替えて
前記各半導体スイッチング素子をオンオフ駆動するオン
オフ駆動装置の負極側半導体スイッチング素子へのオン
オフ駆動信号に従い信号出力するよう構成されており、
この構成の場合においても信号発生手段から信号出力が
された際の各半導体スイッチング素子のオンオフ状態は
請求項１から請求項３記載の場合と同様であり、従って
請求項１から請求項４記載の場合と同様に信号発生手段
からの信号出力に従いオン状態にあるいずれかの負極側
半導体スイッチング素子、電流検出器を介して前記半導
体整流素子群の負極側出力端子へと流れる電流の有無を
判別検出することで、電流が検出されれば地絡が発生し
ているとして判別できることになる。

【００１７】

【発明の効果】以上述べたように本発明によれば、イン
バータ装置は電流検出器１個のみで構成され、しかもこ
の電流検出器で地絡検出装置も兼用するという安価な構
成を実現することができ、しかもインバータ装置の運転
開始前に限らず運転中においても常に地絡検出を行うこ
とができるという効果がある。これによりインバータ装
置の信頼性を向上できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における地絡検出装置の
構成図

【図２】本発明の第１の実施例における正常時の地絡検
出装置の各部タイミングチャートの一例を示したもの

【図３】正常時におけるインバータ装置の出力電流の流
れ（モード、）の一例を示したもの

【図４】正常時におけるインバータ装置の出力電流の流
れ（モード、）の一例を示したもの

【図５】本発明の第１の実施例における地絡電流ルート
の一例を示したもの

【図６】本発明の第１の実施例における地絡時の地絡検
出装置の各部タイミングチャートの一例を示したもの

【図７】本発明の第２の実施例における地絡検出装置の
構成図

【図８】本発明の第２の実施例における地絡時の地絡検
出装置の各部タイミングチャートの一例を示したもの

【図９】本発明の第３の実施例における地絡検出装置の
構成図

【図１０】本発明の第３の実施例における地絡時の地絡
検出装置の各部タイミングチャートの一例を示したもの

【図１１】本発明の第４の実施例における地絡検出装置
の構成図

【図１２】本発明の第５の実施例における地絡検出装置
の構成図

【図１３】第１の従来例における地絡検出装置の構成図

【図１４】第２の従来例における地絡検出装置の構成図

【図１５】第２の従来例における地絡検出装置の地絡検
出フローチャートを示したもの

【図１６】第２の従来例における地絡検出装置の地絡検
出保護タイミングチャートを示したもの

【符号の説明】

１ 商用交流電源 ２ インバータ装置 ３ 誘導電動機 ４、５、６、７、８、９ 整流用ダイオード １０ 平滑用コンデンサ １１、１２、１３、１４、１５、１６ ＩＧＢＴトラン
ジスタ １７、１８、１９、２０、２１、２２ 還流ダイオード ２３ 電流検出用シャント抵抗 ２４ オンオフ駆動回路部 ２５ ＣＰＵ ２６、２７、２８ ダイオード ２９、３０、３１、３３ 抵抗 ３２ コンパレータ ３４ 同期式Ｄフリップフロップ ３５ 反転ゲート ３６ 電流有無判別検出装置 ３７ 信号発生装置 ３８ ＡＮＤゲート ３９ 発振器 ４０ ＮＡＮＤゲート １０１ 交流電源 １０２ インバータ装置 １０３ 交流モータ １０４、１０５、１０６、１０７、１０８、１０９ ダ
イオード １１０ 平滑コンデンサ １１１、１１２、１１３、１１４、１１５、１１６ ス
イッチング素子 １１７、１１８、１１９、１２０、１２１、１２２ 還
流ダイオード １２８ ゲートアンプ部 １２９ 交流モータ１０３の等価インダクタンス １３０ 交流モータ１０３の等価抵抗 １３７ 地絡判別付指令部 １３８ 電流検出器 １６１ 直流母線 １６３ スイッチング素子１１２、１１４、１１６の直
流母線１６１側の短絡点

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０２Ｍ 7/5387 Ｈ０２Ｍ 7/5387 Ｚ Ｆターム(参考） 5G053 AA06 BA01 DA01 EA01 EB01 EC03 FA04 5G066 HA13 5H007 AA05 AA06 BB06 CA01 CB02 CB04 CB05 CC23 DA05 DB01 DB12 DC02 EA02 FA03 FA08 FA13

Claims (5)

【特許請求の範囲】
1. 【請求項１】 交流電源に接続され交流電源電圧を整流
   する半導体整流素子群と、前記半導体整流素子群の正負
   出力端子間に接続された平滑コンデンサと、前記平滑コ
   ンデンサの負極側に一端を接続された電流検出器と、半
   導体スイッチング素子と前記半導体スイッチング素子に
   逆並列接続される還流ダイオードとの並列接続体を２個
   直列接続してなる直列接続体と、前記直列接続体の接続
   部はインバータ装置の出力端子とし、前記直列接続体を
   前記半導体整流素子群の正極側出力端子と前記電流検出
   器の他端との間に２個以上並列接続して備え、かつ前記
   各半導体スイッチング素子をオン・オフ制御する演算装
   置と、前記演算装置からの前記各半導体スイッチング素
   子へのオンオフ制御信号に従い前記各半導体スイッチン
   グ素子をオンオフ駆動するオンオフ駆動装置とを備えた
   インバータ装置において、 前記直列接続体全ての負極側半導体スイッチング素子に
   対し、前記演算装置からのオンオフ制御信号が全てオン
   指令状態になったとき信号を発生する信号発生手段と、
   前記信号発生手段から信号出力された際に前記負極側半
   導体スイッチング素子から前記電流検出器を介して前記
   半導体整流素子群の負極側出力端子へと流れる電流の有
   無を検出し前記電流が検出されると地絡と判別する判別
   検出手段とを備えたことを特徴とするインバータ装置。
2. 【請求項２】 前記信号発生手段は、前記演算装置から
   のオンオフ制御信号が全てオン指令状態にあるとき信号
   を発生することを特徴とする請求項１記載のインバータ
   装置。
3. 【請求項３】 前記信号発生手段は、前記演算装置から
   のオンオフ制御信号が全てオン指令状態からいずれか１
   つがオフ指令状態に移行する際に信号を発生することを
   特徴とする請求項１記載のインバータ装置。
4. 【請求項４】 前記信号発生手段は、前記演算装置から
   のオンオフ制御信号が全てオン指令状態からいずれか１
   つがオフ指令状態に移行した後、このオフ指令状態に移
   行した半導体スイッチング素子に直列接続されたもう一
   方の半導体スイッチング素子への前記演算装置からのオ
   ンオフ制御信号がオン指令状態に移行する際に信号を発
   生することを特徴とする請求項１記載のインバータ装
   置。
5. 【請求項５】 前記信号発生手段は、前記各半導体スイ
   ッチング素子をオンオフ駆動するオンオフ駆動装置の負
   極側半導体スイッチング素子へのオンオフ駆動信号に基
   づいて信号を発生することを特徴とする請求項１から４
   のいずれかに記載のインバータ装置。