JP2000106528A - Ａ／ｄ変換装置、ａ／ｄ変換方法、及び光パルス試験装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、複数段のＡ／Ｄコンバータを使用
しながら、各Ａ／Ｄコンバータの出力特性のバラツキを
キャンセルするように、各Ａ／Ｄコンバータのデジタル
信号出力を適宜切替えて制御するＡ／Ｄ変換装置、Ａ／
Ｄ変換方法、及び光パルス試験装置を提供することを目
的としている。 【解決手段】 期間Ｔ１を含む１回目の測定期間では、
まず、Ｄ／Ａコンバータ１３１のデジタルデータ出力が
選択され、続いて、Ｄ／Ａコンバータ１３２のデジタル
データ出力が選択されることにより、Ｄ／Ａコンバータ
１３１とＤ／Ａコンバータ１３２の順序で各デジタルデ
ータ出力が交互に加算部１４に出力され、期間Ｔ２を含
む２回目の測定期間では、まず、Ｄ／Ａコンバータ１３
２のデジタルデータ出力が選択され、続いて、Ｄ／Ａコ
ンバータ１３１のデジタルデータ出力が選択されること
により、Ｄ／Ａコンバータ１３２とＤ／Ａコンバータ１
３１の順序で各デジタルデータ出力が交互に加算部１４
に出力される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光試験に用いて好
適なＡ／Ｄ変換装置、Ａ／Ｄ変換方法、及び光パルス試
験装置に関する。

【０００２】

【従来の技術】従来より、施設された光ケーブルの破断
点の位置検出や接続点における損失等の測定のためにＯ
ＴＤＲ（Optical Time Domain Reflectometer ）法が開
発されている。このＯＴＤＲ法では、光ケーブルの入射
端に戻される光の波高値と到達時刻を測定することで、
上述した破断点の位置検出や接続点における損失測定等
を行っている。

【０００３】このＯＴＤＲ法を利用した光パルス試験装
置が従来から使用されており、パルス発生器、コネク
タ、被測定ファイバ、カプラ、光ファイバ、ＡＰＤ（Av
alanche Photo Diode ）、オペアンプ、Ａ／Ｄ（Analog
to Digital ）コンバータ、及び信号処理部等によって
構成されている。

【０００４】この光パルス試験装置では、パルス発生器
から光パルスが発生され、カプラに対して出力される
と、該光パルスはカプラを通過して光ファイバに射出さ
れる。カプラから光ファイバに入射された光パルスは、
光ファイバの持つ損失により、光ファイバ内を進むにつ
れて（即ち、光ファイバの入射端からの距離が長くなる
につれて）そのパワーが減衰してゆく。

【０００５】また、光ファイバの性質によって光ファイ
バの各点で後方散乱光が生じ、該後方散乱光がカプラ、
及び光ファイバを通過してＡＰＤに射出される。光ファ
イバから入射されＡＰＤに受光された後方散乱光は、Ａ
ＰＤによって受光強度に応じた電流波形信号に変換さ
れ、オペアンプに対して出力される。ＡＰＤから入力さ
れた電流波形信号は、オペアンプによって所定の利得で
増幅され電圧波形信号に変換された後、Ａ／Ｄコンバー
タで所定のサンプリング周波数でサンプリングされた所
定ビット数のデジタル信号に変換されて、信号処理部内
のＣＰＵ回路に出力される。ＣＰＵ回路では、Ａ／Ｄコ
ンバータからに入力されたデジタル信号に基づいて、後
方散乱光のレベルの識別が行われ、表示回路にＡＰＤに
よって受光した後方散乱光やフレネル反射光の波形が表
示される。

【０００６】この光パルス試験装置で使用されるＡ／Ｄ
コンバータでは、入力される電圧波形信号の周波数帯域
が数百ＭＨｚあるため、その入力電圧波形信号を所望の
分解能（ビット数）で低ひずみのデジタル信号に変換す
るためには、数百ＭＨｚ以上のサンプリング周波数と、
より詳細な電圧変化を検出可能な分解能が要求されてい
る。

【０００７】これらの要求に１つのＡ／Ｄコンバータで
対応させようとすると、放送メディア等の信号処理系で
使用される数十ＭＨｚ帯域に対応するＡ／Ｄコンバータ
に比べて非常なコスト高となる。このため、従来は、数
十ＭＨｚ帯域に対応するＡ／Ｄコンバータを用いる場
合、サンプリングタイミングを各掃引毎にずらし、複数
回掃引して得られたビットデータを再構成することによ
り、所望の分解能の１掃引分のデジタル信号が得られる
ようにして、数百ＭＨｚ帯域に対応するＡ／Ｄコンバー
タを低コストで実現する方法が採用されている。上記方
法で所望の分解能を得るため複数回の掃引が必要とな
る。そこで各サンプリングタイミング毎に複数のＡ／Ｄ
コンバータを割り当てることにより、１回の掃引で１掃
引分のデジタル信号が得られるようにする方法が考えら
れる。

【０００８】

【発明が解決しようとする課題】上記従来の光パルス試
験装置において上記複数段のＡ／Ｄコンバータを用いる
方法を実施するに当たっては、以下に述べるような問題
がある。

【０００９】例えば、図７（ａ）、（ｂ）に示すような
Ａ／Ｄ変換特性を有する２つのＡ／Ｄコンバータ２１、
２２を使用する場合、入力信号レベルに応じてＡ／Ｄ変
換して得られるデジタル信号の出力レベルが、図７
（ａ）に示すＡ／Ｄコンバータ２１と、同図（ｂ）に示
すＡ／Ｄコンバータ２２とでは、図中に破線で示す基準
レベルの前後で異なっており、これらのＡ／Ｄコンバー
タ２１、２２を使用した光パルス試験装置内のＡ／Ｄコ
ンバータ部の回路構成例を図８に示す。

【００１０】図８において、Ａ／Ｄコンバータ２１、２
２からそれぞれ出力される各デジタル信号は、スイッチ
２３を介してＣＰＵ回路２４に出力されており、スイッ
チ２３は、ＣＰＵ回路２４から入力される切替信号によ
りＡ／Ｄコンバータ２１の出力と、Ａ／Ｄコンバータ２
２の出力と、を交互にＣＰＵ回路２４に出力するように
切替え制御される。

【００１１】したがって、最初のサンプリングタイミン
グＴ１でＡ／Ｄコンバータ２１から出力されるデジタル
信号がスイッチ２３を介してＣＰＵ回路２４に出力され
たとすると、次のサンプリングタイミングＴ２ではＡ／
Ｄコンバータ２２から出力されるデジタル信号がスイッ
チ２３を介してＣＰＵ回路２４に出力される。

【００１２】このＡ／Ｄコンバータ部において、図９
（ａ）に示すようにレベルが順次減少電圧波形信号が入
力されると、そのＡ／Ｄ変換後のデジタル信号出力は、
同図（ｂ）に示すように、入力レベルの減少に則さない
雑音が発生するという問題があった。

【００１３】これは、Ａ／Ｄコンバータ２１、２２でそ
れぞれ入力電圧波形信号からＡ／Ｄ変換された各デジタ
ル信号を交互に採用した結果、図７（ａ）、（ｂ）に示
したＡ／Ｄコンバータ２１、２２の各出力特性において
同一入力レベルであっても、その出力レベルが異なる部
分（破線で示す基準レベル）が交互に反映され結果であ
る。

【００１４】このように複数のＡ／Ｄコンバータを使用
した場合、ゲインや直線性等のバラツキによる量子化誤
差により同一のアナログ信号を入力した場合でも、各Ａ
／Ｄコンバータ２１、２２で変換したデジタル信号出力
値に不一致が発生する。この不一致により２つのＡ／Ｄ
コンバータ２１、２２を使用した場合は、１サンプリン
グ毎に波形測定値が増減するという不具合が発生し、こ
の測定値の不一致は、特に、光パルス試験装置のように
ディザ信号付加法を用いてＡ／Ｄコンバータのビット分
解能をはるかに越えたデータを扱う場合には、大きな問
題となる。

【００１５】本発明は、複数のＡ／Ｄコンバータを使用
しながら、各Ａ／Ｄコンバータの出力特性のバラツキを
キャンセルするように、各Ａ／Ｄコンバータのデジタル
信号出力を適宜切替えて制御するＡ／Ｄ変換装置、Ａ／
Ｄ変換方法、及び光パルス試験装置を提供することを目
的としている。

【００１６】

【課題を解決するための手段】請求項１記載の発明は、
複数のＡ／Ｄコンバータを並列使用して繰り返し波形の
入力信号をデジタル変換するＡ／Ｄ変換装置において、
前記複数のＡ／Ｄコンバータの各デジタル出力を択一的
に順次選択する選択手段と、この選択手段が前記複数の
Ａ／Ｄコンバータの各デジタル出力を選択する際の選択
順序を切替える出力順序切替手段と、を備えることを特
徴としている。

【００１７】この請求項１記載の発明によれば、複数の
Ａ／Ｄコンバータを並列使用して繰り返し波形の入力信
号をデジタル変換するＡ／Ｄ変換装置において、選択手
段が、前記複数のＡ／Ｄコンバータの各デジタル出力を
択一的に順次選択し、この選択手段が前記複数のＡ／Ｄ
コンバータの各デジタル出力を選択する際の選択順序を
出力順序切替手段が切替える。

【００１８】請求項３記載の発明は、複数のＡ／Ｄコン
バータを並列使用して繰り返し波形の入力信号をデジタ
ル変換するＡ／Ｄ変換方法において、前記複数のＡ／Ｄ
コンバータの各デジタル出力を択一的に順次選択する選
択工程と、この選択工程において前記複数のＡ／Ｄコン
バータの各デジタル出力を選択する際の選択順序を切替
える出力順序切替工程と、を有することを特徴としてい
る。

【００１９】この請求項３記載の発明によれば、複数の
Ａ／Ｄコンバータを並列使用して繰り返し波形の入力信
号をデジタル変換するＡ／Ｄ変換方法において、前記複
数のＡ／Ｄコンバータの各デジタル出力を択一的に順次
選択する選択工程と、この選択工程において前記複数の
Ａ／Ｄコンバータの各デジタル出力を選択する際の選択
順序を切替える出力順序切替工程と、を有する。

【００２０】したがって、１ヶ所のサンプリング点のデ
ジタルデータを取得するときに、複数のＡ／Ｄコンバー
タのデジタルデータ出力を合成して使用する場合、１つ
のＡ／Ｄコンバータを使用した場合に比べて、中央極限
定理に従い誤差の少ないデジタルデータ出力を得ること
ができる。

【００２１】この場合、上記目的は、例えば、請求項２
に記載する発明のように、請求項１記載のＡ／Ｄ変換装
置において、前記選択手段は、前記各Ａ／Ｄコンバータ
のサンプリングタイミングに同期して、当該各Ａ／Ｄコ
ンバータの各デジタル出力を択一的に順次選択し、前記
出力順序切替手段は、前記各Ａ／Ｄコンバータのサンプ
リングタイミングに同期して、前記選択手段が前記複数
のＡ／Ｄコンバータの各デジタル出力を選択する際の選
択順序を切替えることが有効である。

【００２２】また、上記目的は、例えば、請求項４に記
載する発明のように、請求項３記載のＡ／Ｄ変換方法に
おいて、前記選択工程は、前記各Ａ／Ｄコンバータのサ
ンプリングタイミングに同期して、当該各Ａ／Ｄコンバ
ータの各デジタル出力を択一的に順次選択し、前記出力
順序切替工程は、前記各Ａ／Ｄコンバータのサンプリン
グタイミングに同期して、前記選択手段が前記複数のＡ
／Ｄコンバータの各デジタル出力を選択する際の選択順
序を切替えることが有効である。

【００２３】したがって、時系列の繰り返し信号の個々
のサンプリングヶ所に対して複数のＡ／Ｄコンバータの
デジタルデータ出力を合成して使用する場合、時系列の
繰り返し信号の個々のサンプリングヶ所に対して単数の
Ａ／Ｄコンバータを個々に割り当てた場合に生じるＡ／
Ｄコンバータの個数と同じサンプリング周期で発生する
繰り返しパターンを周期雑音を排除できる。

【００２４】請求項５記載の発明は、複数のＡ／Ｄコン
バータを並列使用して光信号をデジタル変換し、当該各
Ａ／Ｄコンバータから出力される各デジタルデータの積
算値を測定結果として出力する光パルス試験装置におい
て、前記複数のＡ／Ｄコンバータの各デジタル出力を択
一的に順次選択する選択手段と、この選択手段が前記複
数のＡ／Ｄコンバータの各デジタル出力を選択する際の
選択順序を切替える出力順序切替手段と、を備えること
を特徴としている。

【００２５】この請求項５記載の発明によれば、複数の
Ａ／Ｄコンバータを並列使用して光信号をデジタル変換
し、当該各Ａ／Ｄコンバータから出力される各デジタル
データの積算値を測定結果として出力する光パルス試験
装置において、選択手段が、前記複数のＡ／Ｄコンバー
タの各デジタル出力を択一的に順次選択し、この選択手
段が前記複数のＡ／Ｄコンバータの各デジタル出力を選
択する際の選択順序を出力順序切替手段が切替える。

【００２６】したがって、１ヶ所のサンプリング点のデ
ジタルデータを取得するときに、複数のＡ／Ｄコンバー
タのデジタルデータ出力を合成して使用する場合、１つ
のＡ／Ｄコンバータを使用した場合に比べて、中央極限
定理に従い誤差の少ないデジタルデータ出力を得ること
ができ、精確な光信号の測定結果を得ることができる。

【００２７】この場合、上記目的は、例えば、請求項６
に記載する発明のように、請求項５記載の光パルス試験
装置において、前記選択手段は、前記各Ａ／Ｄコンバー
タのサンプリングタイミングに同期して、当該各Ａ／Ｄ
コンバータの各デジタル出力を択一的に順次選択し、前
記出力順序切替手段は、前記各Ａ／Ｄコンバータのサン
プリングタイミングに同期して、前記選択手段が前記複
数のＡ／Ｄコンバータの各デジタル出力を選択する際の
選択順序を切替えることにより、時系列の繰り返し信号
の個々のサンプリングヶ所に対して複数のＡ／Ｄコンバ
ータのデジタルデータ出力を合成して使用する場合、時
系列の繰り返し信号の個々のサンプリングヶ所に対して
単数のＡ／Ｄコンバータを個々に割り当てた場合に生じ
るＡ／Ｄコンバータの個数と同じサンプリング周期で発
生する繰り返しパターンを周期雑音を排除できる。

【００２８】

【発明の実施の形態】以下、図を参照して本発明の実施
の形態を詳細に説明する。図１〜図６は、本発明を適用
した光パルス試験装置の一実施の形態を示す図である。

【００２９】まず、構成を説明する。図１は、本実施の
形態における光パルス試験装置１００の要部構成を示す
ブロック図である。この図１において、光パルス試験装
置１００は、パルス発生器１、カプラ３、光ファイバ
４、コネクタ５、被測定ファイバ７、光ファイバ１０、
ＡＰＤ１１、オペアンプ１２、Ａ／Ｄコンバータ部１
３、加算部１４、演算部１５、表示部１６、及び制御部
１７等から構成されている。

【００３０】パルス発生器１は、制御部１７から入力さ
れるパルス発生制御信号に従って光パルス２を発生し、
該光パルス２をカプラ３に射出する。

【００３１】カプラ３は、パルス発生器１から入力され
た光パルス２を通過させて光ファイバ４に対して射出す
るとともに、光ファイバ４の終端であるコネクタ５や被
測定ファイバ７の遠端６によって発生し、光ファイバ４
を介して入射されるフレネル反射光や、光ファイバ４や
被測定ファイバ７の各点で発生し、光ファイバ４を介し
て入射される後方散乱光を通過させて、光ファイバ１０
を介してＡＰＤ１１に送出する。

【００３２】光ファイバ４は、カプラ３とコネクタ５を
接続する光ファイバであり、カプラ３から入射された光
パルス２を通過させてコネクタ５に対して射出し、ま
た、光ファイバ４の終端であるコネクタ５や被測定ファ
イバ７の遠端６によって発生し入射されるフレネル反射
光や、光ファイバ４自身や被測定ファイバ７の各点で発
生し入射される後方散乱光を通過させて、カプラ３に射
出する。

【００３３】光ファイバ１０は、カプラ３とＡＰＤ１１
を接続する光ファイバであり、被測定ファイバ７の遠端
６によって発生し、コネクタ５、及び光ファイバ４を介
してカプラ３から入射されるフレネル反射光や、光ファ
イバ４や被測定ファイバ７の各点で発生し、光ファイバ
４を介してカプラ３から入射される後方散乱光を通過さ
せて、ＡＰＤ１１に射出する。

【００３４】コネクタ５は、光ファイバ４からの光パル
ス２の一部を反射してフレネル反射光を発生させるとと
もに、残りの光を通過させて被測定ファイバ７に進入さ
せる。

【００３５】被測定ファイバ７は、伝送路として破断点
の位置検出や接続点における損失測定等を行われている
測定対象としての光ファイバであり、この被測定ファイ
バ７の遠端６では、被測定ファイバ７を通過してきた光
が反射されて、フレネル反射光が発生する。なお、前記
光ファイバ４、光ファイバ１０も光ファイバであるが、
これらは、単なる接続用の光ファイバであるため、被測
定ファイバ７とは明確に区別している。

【００３６】ＡＰＤ（Avalanche Photo Diode ）１１
は、入射光をその強度に応じて電流に変換する受光素子
であり、光ファイバ４の終端であるコネクタ５や被測定
ファイバ７の遠端６によって発生し、光ファイバ４、カ
プラ３、及び光ファイバ１０を介して入射されるフレネ
ル反射光や、光ファイバ４や被測定ファイバ７の各点で
発生し、光ファイバ４、カプラ３、及び光ファイバ１０
を介して入射される後方散乱光の強度に応じて変換した
電流波形信号をオペアンプ１２に出力する。

【００３７】オペアンプ１２は、該オペアンプ１２に接
続される抵抗素子Ｒ１によって、電流電圧変換回路を構
成しており、ＡＰＤ１１から入力される微弱な電流波形
信号を増幅して、抵抗素子Ｒによって定まる所定の変換
率で電圧に変換して、その出力波形信号をＡ／Ｄコンバ
ータ１３部に出力する。

【００３８】Ａ／Ｄ（Analog to Digital ）コンバ−タ
部１３は、図２に示すように、２つのＡ／Ｄコンバータ
１３１、１３２と、スイッチ１３３と、インバータ１３
４と、により構成されている。

【００３９】Ａ／Ｄコンバータ１３１、１３２は、それ
ぞれ同一のサンプリングレート（例えば、５０ＭＨｚ）
でオペアンプ１２から入力される電圧波形信号（アナロ
グ信号入力）をサンプリングして、１クロックサイクル
で所定のビット分解能（例えば、８ビット）のデジタル
データに変換して出力する機能を有する。本実施の形態
では、２つのＡ／Ｄコンバータ１３１、１３２の各出力
データを加算部１４で加算することによって１２ビッ
ト、２５ＭＨｚのデジタルデータとして分解能を上げ
る。

【００４０】Ａ／Ｄコンバータ１３１は、加算部１４内
のＥＸＯＲ回路１４６から入力されるクロック信号に基
づくサンプリングタイミング（５０ＭＨｚ）で、オペア
ンプ１２から入力される電圧波形信号をサンプリングし
て、８ビットのデジタルデータに変換してスイッチ１３
３に出力する。

【００４１】Ａ／Ｄコンバータ１３２は、加算部１４内
のＥＸＯＲ回路１４６からインバータ１３４を介して入
力される反転クロック信号に基づくサンプリングタイミ
ング（５０ＭＨｚ）で、オペアンプ１２から入力される
電圧波形信号をサンプリングして、８ビットのデジタル
データに変換してスイッチ１３３に出力する。

【００４２】スイッチ１３３は、加算部１４内のＥＸＯ
Ｒ回路１４６から入力されるクロック信号のタイミング
で切替え制御されて、Ａ／Ｄコンバータ１３１、１３２
からそれぞれ出力されるデジタルデータを択一的に選択
して加算部１４内の加算器１４１に出力する。

【００４３】したがって、Ａ／Ｄコンバータ部１３で
は、Ａ／Ｄコンバータ１３１におけるデジタル変換処理
は、加算部１４において生成されるクロック信号のＯＮ
タイミングに同期して行われるとすると、Ａ／Ｄコンバ
ータ１３２におけるデジタル変換処理は、反転クロック
信号によりクロック信号のＯＦＦタイミングに同期して
行われることになる。

【００４４】加算部１４は、図２に示すように、加算器
１４１、クロック発生器１４２、アドレス発生器１４
３、メモリ１４４、加算回数カウンタ１４５、及びＥＸ
ＯＲ回路１４６により構成されている。

【００４５】加算器１４１は、クロック発生器１４２か
ら入力される基準クロック信号のタイミングでＡ／Ｄコ
ンバータ部１３内のスイッチ１３３から交互に出力され
るＡ／Ｄコンバータ１３１、１３２により変換された時
系列のデジタルデータと、メモリ１４４より出力される
１掃引前までの時系列のデジタルデータの積算値を加算
し、再びメモり１４４の同じアドレスに書き込む。

【００４６】クロック発生器１４２は、加算部１３内に
おける積算動作の動作タイミングを設定するための基準
クロック信号を生成し、その基準クロック信号を加算器
１４１、アドレス発生器１４３、及びＥＸＯＲ回路１４
６に出力する。

【００４７】アドレス発生器１４３は、クロック発生器
１４３から入力される基準クロック信号のタイミングで
加算器１４１からメモリ１４４に書き込まれるデジタル
データの書き込みアドレスを生成してメモり１４４に出
力するとともに、加算器１４１によりメモリ１４４から
デジタルデータが読み出される際の読み出しアドレスを
生成してメモり１４４に出力する。また、加算回数カウ
ンタは、制御部１７より掃引開始信号を入力し、メモリ
１４４に書き込まれる時系列のデジタルデータの加算回
数を積算する。

【００４８】メモリ１４４は、加算器１４１から入力さ
れるデジタルデータをアドレス発生器１４３から入力さ
れる書き込みアドレスに書き込み、加算器１４１から読
み出し要求されるデジタルデータをアドレス発生器１４
３から入力される読み出しアドレスから読み出して加算
器１４１に出力する。

【００４９】加算回数カウンタ１４５は、制御部１７よ
り掃引開始信号を入力し、メモリ１４４に書き込まれる
時系列のデジタルデータの加算回数を積算する。加算回
数カウンタ１４５は、１回の測定で積算されるデジタル
データの積算回数を加算し、その加算値が１回目の測定
で積算すべき積算回数に達するまでの間は、ＬＳＢ信号
を無効にしてＥＸＯＲ回路１４６に出力し、次の２回目
の測定期間で積算すべき積算回数に加算値が達するまで
の間は、ＬＳＢ信号を有効にしてＥＸＯＲ回路１４６に
出力する。すなわち、加算回数カウンタ１４５は、測定
が奇数回の期間ではＬＳＢ信号を無効にし、測定が偶数
回の期間ではＬＳＢ信号を有効にすることにより、ＥＸ
ＯＲ回路１４６により生成されるクロック信号のＯＮ／
ＯＦＦ動作を、奇数回の測定期間と、偶数回の測定期間
とでは、反転させるようにしている。

【００５０】ＥＸＯＲ回路１４６は、クロック発生器１
４２から入力される基準クロック信号と、加算回数カウ
ンタ１４５から入力されるＬＳＢ信号との排他的論理和
をクロック信号として生成して、Ａ／Ｄコンバータ部１
３内のＡ／Ｄコンバータ１３１、１３２とスイッチ１３
３に出力して、Ａ／Ｄコンバータ部１３内各部の動作タ
イミングを制御する。

【００５１】したがって、ＥＸＯＲ回路１４６では、加
算回数カウンタ１４５から入力されるＬＳＢ信号が無効
である場合は、クロック発生器１４２から入力される基
準クロック信号に対応したクロック信号を生成し、加算
回数カウンタ１４５から入力されるＬＳＢ信号が有効で
ある場合は、クロック発生器１４２から入力される基準
クロック信号を反転したクロック信号を生成する。

【００５２】再び図１において演算部１５は、加算部１
４から入力される積算データのフィルタ処理（例えば、
移動平均を取ったり）とｌｏｇ変換処理を行って表示部
１６に出力する。

【００５３】表示部１６は、表示器、操作パネル、及び
ＣＰＵ等を備え、操作パネルにおけるユーザーのボタン
操作に対応する操作信号を制御部１７に出力して、測定
開始や測定終了等を指示するとともに、測定後に演算部
１６からｌｏｇ変換されたデータを受信して表示器に表
示する。この表示部１６では、ＣＰＵがｌｏｇ変換され
たデジタルデータに基づいて後方散乱光やフレネル反射
光のレベルの識別を行ない、表示器に表示信号を転送し
て、ＡＰＤ１１で受光した後方散乱光やフレネル反射光
の波形を表示させる機能を有する。

【００５４】制御部１７は、光パルス試験装置１００内
のパルス発生器１、Ａ／Ｄコンバータ部１３、加算部１
４、及び表示部１６の各部の動作を制御して、測定動作
全体を制御する機能を有し、表示部１６から入力される
指示信号に応じて各部の動作に必要な制御信号を生成し
て各部に出力する。

【００５５】次に、本実施の形態の動作を説明する。ま
ず、図１の光パルス試験装置１００における全体の動作
について図３に示すタイミングチャートを参照して説明
する。

【００５６】図３において、（ａ）はパルス発生器１か
ら発生される光パルス２を示し、（ｂ）はＡ／Ｄコンバ
ータ部１３に入力される測定された電圧波形信号を示
し、（ｃ）は加算部１４における加算処理を示し、
（ｄ）は演算部１５における演算処理を示し、（ｅ）は
表示部１６における表示処理を示す。

【００５７】図１の光パルス試験装置１００において、
光パルスの測定処理が行われる際には、図３に示す１回
の測定期間Ｔでは同図（ａ）に示すように短時間の間に
光パルス２が繰り返し発生されると、各光パルス２は光
ファイバ４、カプラ３、及び光ファイバ１０を介して、
それぞれ後方散乱光としてＡＰＤ１１に入射されると、
ＡＰＤ１１では、その各後方散乱光の強度に応じた電流
波形信号に順次変換されてオペアンプ１２に出力され
る。オペアンプ１２では、ＡＰＤ１１から順次入力され
る電流波形信号が所定の増幅率で増幅されて電圧波形信
号としてＡ／Ｄコンバータ部１３に順次出力される。こ
の電圧波形信号が同図（ｂ）に示すＡ／Ｄ入力である。

【００５８】そして、Ａ／Ｄコンバータ部１３では、オ
ペアンプ１２から順次入力される電圧波形信号が、加算
部１４内のＥＸＯＲ回路１４６から入力されるクロック
信号に基づくサンプリングタイミング（５０ＭＨｚ）で
順次デジタル変換され、デジタルデータが順次加算部１
４に出力される。

【００５９】加算部１４では、Ａ／Ｄコンバータ部１３
から順次入力される１回の測定期間Ｔ分のデジタルデー
タが積算され、図３（ｃ）に示す積算処理の結果として
積算データが、１回目の測定終了後に演算部１５に出力
される。演算部１５では、次の２回目の測定期間中に、
加算部１４から入力された積算データのフィルタ処理
（例えば、移動平均を取ったり）とｌｏｇ変換処理が行
われ、その演算処理結果を示す表示データが表示部１６
に出力される。

【００６０】表示部１６では、２回目の測定後に演算部
１６からｌｏｇ変換処理された表示データを受信する
と、次の３回目の測定期間中に、その表示データに基づ
く自己の表示器への表示が行われ、ＡＰＤ１１で受光し
た後方散乱光やフレネル反射光の波形等が表示される。

【００６１】次に、光パルス測定動作における図２に示
したＡ／Ｄコンバータ部１３と加算部１４における詳細
動作について図４に示すタイミングチャートを参照して
説明する。

【００６２】図４において、（ａ）はパルス発生器１か
ら発生される光パルス２を示し、（ｂ）はＡ／Ｄコンバ
ータ部１３に入力される測定された電圧波形信号を示
し、（ｃ）はＡ／Ｄコンバータ１３１に入力されるクロ
ック信号を示し、（ｄ）はＡ／Ｄコンバータ１３２に入
力されるクロック信号を示す。

【００６３】この図４では、各測定期間で発生される光
パルス２に対するＡ／Ｄコンバータ部１３の詳細動作を
示しており、図中の期間Ｔ１を含む１回目の測定期間で
は、加算部１４からＡ／Ｄコンバータ１３１に入力され
るクロック信号は、加算部１４内で生成される基準クロ
ック信号に準じたものであり、このクロック信号に対し
て、加算部１４からＡ／Ｄコンバータ１３２に入力され
るクロック信号は、インバータ１３４を介して入力され
るため、反転クロック信号として入力されている。

【００６４】そして、図４に示す期間Ｔ２を含む２回目
の測定期間では、加算部１４からＡ／Ｄコンバータ１３
１に入力されるクロック信号は、１回目のクロック信号
に対して反転し、加算部１４からＡ／Ｄコンバータ１３
２に入力されるクロック信号は、インバータ１３４を介
して反転入力されるため、基準クロック信号に応じたク
ロック信号として入力されている。

【００６５】この２回目の測定期間では、加算部１４内
でＥＸＯＲ回路１４６に加算回数カウンタ１４５から入
力されるＬＳＢ信号が有効となっているためである。図
４の期間Ｔ１、Ｔ２の部分を拡大して、Ａ／Ｄコンバー
タ部１３内の詳細動作と、加算部１４内の詳細動作と、
について図５に示すタイミングチャートを参照して説明
する。

【００６６】図５において、（ａ）はＡ／Ｄコンバータ
部１３に入力される測定された電圧波形信号を示し、
（ｂ）は加算部１４内の加算回数カウンタ１４５から出
力されるＬＳＢ信号を示し、（ｃ）はＡ／Ｄコンバータ
１３１に入力されるクロック信号を示し、（ｄ）はＡ／
Ｄコンバータ１３１に入力される反転クロック信号を示
し、（ｅ）はＡ／Ｄコンバータ１３１から出力されるデ
ジタルデータを示し、（ｆ）はＡ／Ｄコンバータ１３２
から出力されるデジタルデータを示し、（ｇ）は加算部
１４に入力されるデジタルデータを示し、（ｈ）は加算
部１４内のメモリ１４４に対する読出し信号Ｒ／書込み
信号Ｗを示し、（ｉ）は加算部１４内のメモリ１４４か
ら読み出されるデータを示し、（ｊ）は加算部１４内の
加算器１４１から出力される積算データを示す。

【００６７】図５の期間Ｔ１において、Ｄ／Ａコンバー
タ部１３に入力される電圧波形信号（同図（ａ））は、
Ａ／Ｄコンバータ１３１、１３２に同時に入力される。
そして、期間Ｔ１では、加算回数カウンタ１４５から出
力されるＬＳＢ信号は無効（“Ｌｏ”レベル）であるた
め、Ａ／Ｄコンバータ１３１では、加算部１４内のＥＸ
ＯＲ回路１４６から入力されるクロック信号（同図
（ｃ））は、加算部１４内のクロック発生器１４２で生
成された基準クロック信号に同期したクロック信号とな
ってり、このクロック信号の立ち上がりタイミングで、
入力された電圧波形信号がサンプリングされてデジタル
変換され、そのクロック信号の立ち下がりタイミング
で、そのデジタルデータがスイッチ１３３を介して加算
部１４内の加算器１４１に出力される。

【００６８】このＤ／Ａコンバータ１３１からのデジタ
ルデータを出力する際には、スイッチ１３３では、ＥＸ
ＯＲ回路１４６から入力される信号がＯＮレベルである
ため、Ａ／Ｄコンバータ１３２の出力側が選択され、図
４（ｇ）に示すように、そのクロック信号がＯＮ期間の
ラッチ期間で選択したＡ／Ｄコンバータ１３１側のデジ
タルデータが加算部１４内の加算器１４１に出力され
る。

【００６９】また、図５の期間Ｔ１において、Ａ／Ｄコ
ンバータ１３２では、インバータ１３４により反転クロ
ック信号（同図（ｄ））が入力されるため、入力された
電圧波形信号は、Ｄ／Ａコンバータ１３１がサンプリン
グしたクロック信号の次のクロック信号の立ち上がりタ
イミングでサンプリングされてデジタル変換され、その
クロック信号の立ち下がりタイミングで、そのデジタル
データがスイッチ１３３を介して加算部１４内の加算器
１４１に出力される。

【００７０】このＤ／Ａコンバータ１３２からのデジタ
ルデータを出力する際には、スイッチ１３３では、ＥＸ
ＯＲ回路１４６から入力されるクロック信号がＯＦＦレ
ベルであるため、ＯＦＦレベルが内蔵バッファでラッチ
されて、Ａ／Ｄコンバータ１３２の出力側が選択され、
図４（ｇ）に示すように、そのクロック信号がＯＦＦ期
間で選択したＡ／Ｄコンバータ１３２側のデジタルデー
タが加算部１４内の加算器１４１に出力される。

【００７１】そして、図５の期間Ｔ１において、Ｄ／Ａ
コンバータ１３１、１３２からスイッチ１３３を介して
加算部１４内の加算器１４１に順次入力されたデジタル
データは、加算器１４１からメモリ１４４に出力される
書込み信号Ｗ（同図（ｈ））の書き込みタイミングで、
同図（ｉ）に示すように、順次メモり１４４内に書き込
まれる。

【００７２】次いで、図５の期間Ｔ２において、Ｄ／Ａ
コンバータ部１３に入力される電圧波形信号（同図
（ａ））は、Ａ／Ｄコンバータ１３１、１３２に同時に
入力される。そして、期間Ｔ１では、加算回数カウンタ
１４５から出力されるＬＳＢ信号は有効（“Ｈｉ”レベ
ル）であるため、Ａ／Ｄコンバータ１３２では、加算部
１４内のＥＸＯＲ回路１４６から入力されるクロック信
号（同図（ｄ））は、加算部１４内のクロック発生器１
４２で生成された基準クロック信号に同期した反転クロ
ック信号が、インバータ１３４により更に反転されて、
基準クロック信号に同期したクロック信号となってり、
このクロック信号の立ち上がりタイミングで、入力され
た電圧波形信号がサンプリングされてデジタル変換さ
れ、そのクロック信号の立ち下がりタイミングで、その
デジタルデータがスイッチ１３３を介して加算部１４内
の加算器１４１に出力される。

【００７３】このＤ／Ａコンバータ１３２からのデジタ
ルデータを出力する際には、スイッチ１３３では、ＥＸ
ＯＲ回路１４６から入力される信号のＯＦＦレベルによ
り、Ａ／Ｄコンバータ１３２の出力側が選択され、図４
（ｇ）に示すように、そのクロック信号がＯＮ期間のラ
ッチ期間で選択したＡ／Ｄコンバータ１３２側のデジタ
ルデータが加算部１４内の加算器１４１に出力される。

【００７４】また、図５の期間Ｔ２において、Ａ／Ｄコ
ンバータ１３１では、インバータ１３４により反転クロ
ック信号（同図（ｃ））が入力されるため、入力された
電圧波形信号は、Ｄ／Ａコンバータ１３２がサンプリン
グしたクロック信号の次のクロック信号の立ち上がりタ
イミングでサンプリングされてデジタル変換され、その
クロック信号の立ち下がりタイミングで、そのデジタル
データがスイッチ１３３を介して加算部１４内の加算器
１４１に出力される。

【００７５】このＤ／Ａコンバータ１３１からのデジタ
ルデータを出力する際には、スイッチ１３３では、ＥＸ
ＯＲ回路１４６から入力される反転クロック信号がＯＮ
レベルであるため、Ａ／Ｄコンバータ１３１の出力側が
選択され、図４（ｇ）に示すように、そのクロック信号
がＯＮ期間で選択したＡ／Ｄコンバータ１３１側のデジ
タルデータが加算部１４内の加算器１４１に出力され
る。

【００７６】そして、図５の期間Ｔ２において、Ｄ／Ａ
コンバータ１３２、１３１からスイッチ１３３を介して
加算部１４内の加算器１４１に順次入力されたデジタル
データは、加算器１４１からメモリ１４４に出力される
書込み信号Ｗ（同図（ｈ））の書き込みタイミングで、
同図（ｉ）に示すように、順次メモり１４４内に書き込
まれる。

【００７７】以上のように、Ａ／Ｄコンバータ部１３と
加算部１４における動作により、図５に示した期間Ｔ１
を含む１回目の測定期間では、まず、Ｄ／Ａコンバータ
１３１のデジタルデータ出力が選択され、続いて、Ｄ／
Ａコンバータ１３２のデジタルデータ出力が選択される
ことにより、Ｄ／Ａコンバータ１３１とＤ／Ａコンバー
タ１３２の順序で各デジタルデータ出力が交互に加算部
１４に出力される。

【００７８】また、図５に示した期間Ｔ２を含む２回目
の測定期間では、まず、Ｄ／Ａコンバータ１３２のデジ
タルデータ出力が選択され、続いて、Ｄ／Ａコンバータ
１３１のデジタルデータ出力が選択されることにより、
Ｄ／Ａコンバータ１３２とＤ／Ａコンバータ１３１の順
序で各デジタルデータ出力が交互に加算部１４に出力さ
れる。

【００７９】したがって、Ａ／Ｄコンバータ１３１のデ
ジタルデータ出力と、Ａ／Ｄコンバータ１３２のデジタ
ルデータ出力とを、スイッチ１３３で切替えて交互に演
算部１４に出力させると、各Ａ／Ｄコンバータ１３１、
１３２の出力特性により、従来の図４（ａ）、（ｂ）に
示したように、同一レベルのアナログ電圧信号をデジタ
ル変換してもデジタル信号出力レベルにバラツキが発生
して、測定結果の直線性を悪化させる可能性があるが、
本実施の形態のＡ／Ｄコンバータ部１３では、測定期間
毎に２つのＤ／Ａコンバータ１３１、１３２から出力さ
れるデジタルデータの出力順序を切替えることにより、
各デジタルデータ出力にバラツキが発生しないようにす
ることが可能になる。

【００８０】すなわち、Ａ／Ｄコンバータ部１３が動作
する際のパラメータとして、Ａ／Ｄコンバータ１３１、
１３２の各サンプリングレートは、５０Ｍｂｐｓ（メガ
ビット／秒）とし、２つのＡ／Ｄコンバータ１３１、１
３２により５０Ｍｂｐｓのサンプリングを行うとき、あ
る時間ｔ０を基準にすると、１回目の測定期間では、 Ａ／Ｄコンバータ１３１：ｔ＝ｔ＋（２ｎ ）×２０
［ｎｓ］ Ａ／Ｄコンバータ１３２：ｔ＝ｔ＋（２ｎ＋１）×２０
［ｎｓ］ 但し、ｎ＝０，１，２，３，・・・・ のタイミングで動作することになる。

【００８１】そして、２回目の測定期間では、 Ａ／Ｄコンバータ１３１：ｔ＝ｔ＋（２ｎ＋１）×２０
［ｎｓ］ Ａ／Ｄコンバータ１３２：ｔ＝ｔ＋（２ｎ ）×２０
［ｎｓ］ のタイミングで動作することになる。

【００８２】したがって、本実施の形態の光パルス試験
装置１００において、光パルスを繰り返し測定する測定
期間毎に、所定のサンプリングタイミングで割り当てる
Ａ／Ｄコンバータ１３１とＡ／Ｄコンバータ１３２と入
れ替えることによって、Ａ／Ｄコンバータ１３１、１３
２毎のゲインや直線性等のバラツキにより発生する量子
化誤差によりＡ／Ｄコンバータの個数と同じサンプリン
グタイミングで発生する繰り返しパターンを持った雑音
を排除できる。

【００８３】このため、図６（ａ）に示す減少傾向のア
ナログ入力信号に対して、Ａ／Ｄコンバータ部１３から
のデジタルデータ出力は、同図（ｂ）に示すように出力
レベルのバラツキがなく量子化誤差が発生しないものと
することができる。複数のＡ／Ｄコンバータのデジタル
データ出力を合成して使用する場合、１つのＡ／Ｄコン
バータを使用した場合に比べて、中央極限定理に従い誤
差の少ない測定結果を得ることができる。すなわち、同
一仕様の１つのＡ／Ｄコンバータを使用した場合に比べ
て、同一仕様の複数のＡ／Ｄコンバータを使用した場合
の誤差性能を改善できる。

【００８４】その結果、光パルス試験装置１００におい
て、光パルス信号の測定に複数のＡ／Ｄコンバータのデ
ジタルデータ出力を合成して使用する場合、１つのＡ／
Ｄコンバータを使用した場合に比べて、中央極限定理に
従い誤差の少ないデジタルデータ出力を得ることがで
き、精確な光パルス信号の測定結果を得ることができ、
Ａ／Ｄ変換持の誤差性能を改善して光パルス信号の測定
精度を向上できる。

【００８５】なお、上記実施の形態では、Ａ／Ｄコンバ
ータ部１３に２つのＡ／Ｄコンバータ１３１、１３２を
使用した場合を示したが、２つ以上のＡ／Ｄコンバータ
を使用した場合も同様の切替え動作を行うようにすれ
ば、各Ａ／Ｄコンバータのデジタルデータ出力にバラツ
キがなく量子化誤差の少ない測定を行うことが可能であ
る。

【００８６】また、上記実施の形態では、複数のＡ／Ｄ
コンバータからのデジタルデータ出力を合成して測定結
果を得る装置として光パルス試験装置１００に本発明を
適用した場合を説明したが、信号測定において同様に複
数のＡ／Ｄコンバータからのデジタルデータ出力を合成
して測定結果を得るその他の信号測定装置にも本発明は
適用可能である。

【００８７】

【発明の効果】請求項１記載の発明のＡ／Ｄ変換装置、
及び請求項３記載の発明のＡ／Ｄ変換方法によれば、１
ヶ所のサンプリング点のデジタルデータを取得するとき
に、複数のＡ／Ｄコンバータのデジタルデータ出力を合
成して使用する場合、１つのＡ／Ｄコンバータを使用し
た場合に比べて、中央極限定理に従い誤差の少ないデジ
タルデータ出力を得ることができる。

【００８８】請求項２記載の発明のＡ／Ｄ変換装置、及
び請求項４記載の発明のＡ／Ｄ変換方法によれば、時系
列の繰り返し信号の個々のサンプリングヶ所に対して複
数のＡ／Ｄコンバータのデジタルデータ出力を合成して
使用する場合、時系列の繰り返し信号の個々のサンプリ
ングヶ所に対して単数のＡ／Ｄコンバータを個々に割り
当てた場合に生じるＡ／Ｄコンバータの個数と同じサン
プリング周期で発生する繰り返しパターンを周期雑音を
排除できる。

【００８９】請求項５記載の発明の光パルス試験装置に
よれば、１ヶ所のサンプリング点のデジタルデータを取
得するときに、複数のＡ／Ｄコンバータのデジタルデー
タ出力を合成して使用する場合、１つのＡ／Ｄコンバー
タを使用した場合に比べて、中央極限定理に従い誤差の
少ないデジタルデータ出力を得ることができ、精確な光
信号の測定結果を得ることができる。

【００９０】請求項６記載の発明の光パルス試験装置に
よれば、時系列の繰り返し信号の個々のサンプリングヶ
所に対して複数のＡ／Ｄコンバータのデジタルデータ出
力を合成して使用する場合、時系列の繰り返し信号の個
々のサンプリングヶ所に対して単数のＡ／Ｄコンバータ
を個々に割り当てた場合に生じるＡ／Ｄコンバータの個
数と同じサンプリング周期で発生する繰り返しパターン
を周期雑音を排除できる。

【図面の簡単な説明】

【図１】本発明を適用した一実施の形態における光パル
ス試験装置１００の要部構成を示すブロック図である。

【図２】図１のＡ／Ｄコンバータ部１３と加算部１４の
詳細な回路構成を示す図である。

【図３】図１の光パルス試験装置１００の全体動作を説
明するためのタイミングチャートである。

【図４】図２のＡ／Ｄコンバータ部１３の動作を説明す
るためのタイミングチャートである。

【図５】図４の期間Ｔ１、Ｔ２における図２のＡ／Ｄコ
ンバータ部１３と加算部１４の各動作を説明するための
タイミングチャートである。

【図６】図２のＡ／Ｄコンバータ部１３に入力されるア
ナログ電圧信号（同図（ａ））と、出力されるデジタル
信号（同図（ｂ））の一例を示す図である。

【図７】従来の光パルス試験装置内で並列使用されるＡ
／Ｄコンバータ２１の出力特性（同図（ａ））と、Ａ／
Ｄコンバータ２２の出力特性（同図（ｂ））の一例を示
す図である。

【図８】従来の光パルス試験装置内で並列使用されるＡ
／Ｄコンバータ部と信号処理部の回路構成を示す図であ
る。

【図９】図８のＡ／Ｄコンバータ部入力されるアナログ
電圧信号（同図（ａ））と、出力されるデジタル信号
（同図（ｂ））の一例を示す図である。

【符号の説明】

１ パルス発生器 ２ 光パルス ３ カプラ ４ ダミーファイバ ５ コネクタ ６ 遠端 ７ 被測定ファイバ １０ 光ファイバ １１ ＡＰＤ １２ オペアンプ １３ Ａ／Ｄコンバータ部 １３１、１３２ Ａ／Ｄコンバータ １３３ スイッチ １３４ インバータ １４ 加算部 １４１ 加算器 １４２ クロック発生器 １４３ アドレス発生器 １４４ メモリ １４５ 加算回数カウンタ １４６ ＥＸＯＲ回路 １５ 演算部 １６ 表示部 １７ 制御部 １００ 光パルス試験装置

Claims (6)

【特許請求の範囲】
1. 【請求項１】複数のＡ／Ｄコンバータを並列使用して繰
   り返し波形の入力信号をデジタル変換するＡ／Ｄ変換装
   置において、 前記複数のＡ／Ｄコンバータの各デジタル出力を択一的
   に順次選択する選択手段と、 この選択手段が前記複数のＡ／Ｄコンバータの各デジタ
   ル出力を選択する際の選択順序を切替える出力順序切替
   手段と、 を備えることを特徴とするＡ／Ｄ変換装置。
2. 【請求項２】前記選択手段は、前記各Ａ／Ｄコンバータ
   のサンプリングタイミングに同期して、当該各Ａ／Ｄコ
   ンバータの各デジタル出力を択一的に順次選択し、 前記出力順序切替手段は、前記各Ａ／Ｄコンバータのサ
   ンプリングタイミングに同期して、前記選択手段が前記
   複数のＡ／Ｄコンバータの各デジタル出力を選択する際
   の選択順序を切替えることを特徴とする請求項１記載の
   Ａ／Ｄ変換装置。
3. 【請求項３】複数のＡ／Ｄコンバータを並列使用して繰
   り返し波形の入力信号をデジタル変換するＡ／Ｄ変換方
   法において、 前記複数のＡ／Ｄコンバータの各デジタル出力を択一的
   に順次選択する選択工程と、 この選択工程において前記複数のＡ／Ｄコンバータの各
   デジタル出力を選択する際の選択順序を切替える出力順
   序切替工程と、 を有することを特徴とするＡ／Ｄ変換方法。
4. 【請求項４】前記選択工程は、前記各Ａ／Ｄコンバータ
   のサンプリングタイミングに同期して、当該各Ａ／Ｄコ
   ンバータの各デジタル出力を択一的に順次選択し、 前記出力順序切替工程は、前記各Ａ／Ｄコンバータのサ
   ンプリングタイミングに同期して、前記選択手段が前記
   複数のＡ／Ｄコンバータの各デジタル出力を選択する際
   の選択順序を切替えることを特徴とする請求項３記載の
   Ａ／Ｄ変換方法。
5. 【請求項５】複数のＡ／Ｄコンバータを並列使用して光
   信号をデジタル変換し、当該各Ａ／Ｄコンバータから出
   力される各デジタルデータの積算値を測定結果として出
   力する光パルス試験装置において、 前記複数のＡ／Ｄコンバータの各デジタル出力を択一的
   に順次選択する選択手段と、 この選択手段が前記複数のＡ／Ｄコンバータの各デジタ
   ル出力を選択する際の選択順序を切替える出力順序切替
   手段と、 を備えることを特徴とする光パルス試験装置。
6. 【請求項６】前記選択手段は、前記各Ａ／Ｄコンバータ
   のサンプリングタイミングに同期して、当該各Ａ／Ｄコ
   ンバータの各デジタル出力を択一的に順次選択し、 前記出力順序切替手段は、前記各Ａ／Ｄコンバータのサ
   ンプリングタイミングに同期して、前記選択手段が前記
   複数のＡ／Ｄコンバータの各デジタル出力を選択する際
   の選択順序を切替えることを特徴とする請求項５記載の
   光パルス試験装置。