JP2000106455A - Nitride semiconductor structure, fabrication thereof and light emitting element - Google Patents
Nitride semiconductor structure, fabrication thereof and light emitting elementInfo
- Publication number
- JP2000106455A JP2000106455A JP21611099A JP21611099A JP2000106455A JP 2000106455 A JP2000106455 A JP 2000106455A JP 21611099 A JP21611099 A JP 21611099A JP 21611099 A JP21611099 A JP 21611099A JP 2000106455 A JP2000106455 A JP 2000106455A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- nitride semiconductor
- substrate
- gan
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、窒化物半導体構造
に関し、結晶成長用基板と格子定数または熱膨張係数の
異なる窒化物半導体を結晶成長用基板上に高品質に成長
させた窒化物半導体構造とその製法および窒化物半導体
構造を用いて形成された発光素子に関する。The present invention relates to a nitride semiconductor structure, and more particularly, to a nitride semiconductor structure in which a nitride semiconductor having a different lattice constant or thermal expansion coefficient from a crystal growth substrate is grown on the crystal growth substrate with high quality. And a light emitting element formed using the nitride semiconductor structure.
【０００２】[0002]
【従来の技術】従来より、青色発光ダイオード（青色Ｌ
ＥＤ）または青色レーザダイオード（青色ＬＤ）の形成
材料として窒化物半導体が用いられている。窒化物半導
体は、有機金属気相成長法（ＭＯＣＶＤ法）、ハイドラ
イド気相成長法（ＨＶＰＥ法）または分子線エピタキシ
ャル成長法（ＭＢＥ法）によって基板上に成長されてい
る。一般に、半導体成長は、結晶成長させるべき半導体
と同種の基板もしくは半導体と格子定数および熱膨張係
数の近い基板を利用する。2. Description of the Related Art Conventionally, a blue light emitting diode (blue L
A nitride semiconductor is used as a material for forming a blue laser diode (ED) or a blue laser diode (blue LD). Nitride semiconductors are grown on substrates by metal organic chemical vapor deposition (MOCVD), hydride vapor deposition (HVPE), or molecular beam epitaxy (MBE). In general, semiconductor growth uses a substrate of the same kind as a semiconductor to be crystal-grown or a substrate having a lattice constant and a thermal expansion coefficient close to those of the semiconductor.
【０００３】現行の技術では形成する窒化物半導体と同
種の適切な大きさの窒化物半導体基板を作製できないこ
とから、窒化物半導体基板の代用としてサファイア基
板、ＳｉＣ基板、スピネル基板等が使用されている。上
記代用基板の１つであるサファイア基板は窒化物半導体
との格子定数差または熱膨張係数差が大きいために、サ
ファイア基板直上に結晶成長した窒化物半導体膜内には
１０9〜１０10ｃｍ-2の貫通転位が存在することが知ら
れている。従って、代用基板直上に直接結晶成長させ
て、成長膜内の結晶欠陥または貫通転位密度の少ない良
好な窒化物半導体結晶を得ることは困難であった。ここ
で、本明細書中の貫通転位とは、特に結晶内部もしくは
結晶間の界面で発生した転位が基板表面まで到達したも
のと定義する。[0003] Since the current technology cannot produce a nitride semiconductor substrate of the same kind and appropriate size as the nitride semiconductor to be formed, a sapphire substrate, a SiC substrate, a spinel substrate or the like is used as a substitute for the nitride semiconductor substrate. I have. Since the sapphire substrate, which is one of the substitute substrates, has a large difference in lattice constant or thermal expansion coefficient from the nitride semiconductor, the nitride semiconductor film crystal-grown directly on the sapphire substrate contains 10 9 to 10 10 cm − It is known that two threading dislocations exist. Therefore, it has been difficult to obtain a good nitride semiconductor crystal having a small crystal defect or threading dislocation density in the grown film by directly growing the crystal directly on the substitute substrate. Here, the threading dislocation in this specification is defined as a dislocation generated especially in the crystal or at the interface between the crystals reaching the substrate surface.
【０００４】現在、サファイア基板直上に結晶欠陥また
は貫通転位密度を低減させるべく窒化物半導体膜製造方
法として、マスクパターンを用いた選択成長方法が利用
されている。At present, a selective growth method using a mask pattern is used as a method for manufacturing a nitride semiconductor film in order to reduce crystal defects or threading dislocation density immediately above a sapphire substrate.
【０００５】従来技術による窒化物半導体の選択成長を
利用した窒化物半導体膜製造方法について説明する。A method for manufacturing a nitride semiconductor film utilizing selective growth of a nitride semiconductor according to the prior art will be described.
【０００６】サファイア基板直上に第１層目の窒化物半
導体膜を、ＭＯＣＶＤ装置を用いて形成する。これを第
１工程とする。上記第１工程の後、第１層の窒化物半導
体膜直上に化学気相成長（ＣＶＤ）法を用いてＳｉＯ2
層を蒸着する。これを第２工程とする。続いて、ＳｉＯ
2層に従来のリソグラフィー技術を用いて周期的開口パ
ターンを形成し、これを第３工程とする。上記第３工程
を含むサファイア基板をＨＶＰＥ装置内に搬送し、第４
工程となる第２層目の窒化物半導体厚膜層を成長する。
上記の成長工程を経過することによって、第４工程で形
成した第２層目の窒化物半導体厚膜層内には、結晶品質
を低下させる一つの要因である貫通転位密度が約６×１
０6ｃｍ-2程度にまで低減した（第５８回応用物理学会
学術講演会講演予稿集２ｐ−Ｑ−１５、Ｎｏ１（１９９
７）ｐ２６６またはＪｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．
Ｖｏｌ．３６（１９９７）ｐｐ．Ｌ８９９）。これは、
第３工程で形成したＳｉＯ2マスクパターン上に形成し
た窒化物半導体結晶の選択成長のためである。即ち、マ
スクパターン直上に結晶成長した第２層目の窒化物半導
体厚膜層は、ＳｉＯ2層よって形成された部分には成長
し難く、開口部には結晶成長し易いという窒化物半導体
結晶の選択成長性を有している。A first nitride semiconductor film is formed directly on a sapphire substrate by using a MOCVD apparatus. This is the first step. After the first step, SiO 2 is formed directly on the first layer of the nitride semiconductor film by a chemical vapor deposition (CVD) method.
Deposit the layer. This is the second step. Subsequently, SiO
A periodic opening pattern is formed on the two layers using a conventional lithography technique, and this is referred to as a third step. The sapphire substrate including the third step is transferred into the HVPE apparatus,
A second nitride semiconductor thick film layer as a process is grown.
As a result of the above growth step, threading dislocation density, which is one factor that lowers the crystal quality, is about 6 × 1 in the second nitride semiconductor thick film layer formed in the fourth step.
0 6 cm -2 about was reduced to (the 58th Society of Applied Physics Lecture Preprint 2p-Q-15, No1 ( 199
7) p266 or Jpn. J. Appl. Phys.
Vol. 36 (1997) pp. L899). this is,
This is for selective growth of the nitride semiconductor crystal formed on the SiO 2 mask pattern formed in the third step. In other words, the second nitride semiconductor thick film layer that has grown crystal just above the mask pattern is difficult to grow in the portion formed by the SiO 2 layer, and is easy to grow in the opening. It has selective growth.
【０００７】このことにより、第２層目の窒化物半導体
厚膜層の初期成長は主に開口部で成長し始め、ＳｉＯ2
層の最表面に達した時点で基板に対して垂直方向の成長
と、マスク（ＳｉＯ2層）を埋めるような横方向への成
長（ラテラル成長）とが始まる。このラテラル成長はマ
スクを下地として成長しているのではなく、開口部で成
長した窒化物半導体結晶を核として成長しているため格
子定数不整合による影響を受け難い。また、第１層目の
窒化物半導体層中に発生した貫通転位はマスクの開口部
を通して第２層目の窒化物半導体厚膜層内に浸入する
が、上記ラテラル成長のため横方向に進路を変える。よ
って、最表面に到達する貫通転位は減少し、貫通転位密
度の低い結晶が得られる。[0007] As a result, the initial growth of the second nitride semiconductor thick film layer mainly begins to grow in the opening, and SiO 2
When reaching the outermost surface of the layer, growth in the direction perpendicular to the substrate and growth in the lateral direction (lateral growth) to fill a mask (SiO 2 layer) begin. Since the lateral growth is not performed using the mask as a base but using the nitride semiconductor crystal grown in the opening as a nucleus, the lateral growth is hardly affected by lattice constant mismatch. In addition, threading dislocations generated in the first nitride semiconductor layer penetrate into the second nitride semiconductor thick film layer through the opening of the mask, but the lateral dislocation is caused by the lateral growth. Change. Accordingly, threading dislocations reaching the outermost surface are reduced, and a crystal having a low threading dislocation density can be obtained.
【０００８】また、第５８回応用物理学会学術講演会講
演予稿集２ｐ−Ｑ−１４、Ｎｏ１（１９９７）ｐ２６５
の報告例にあるように、サファイア基板直上に直接Ｓｉ
Ｏ2のマスクパターンを設けて、ＭＯＣＶＤ法によりＧ
ａＮ単結晶膜を選択成長させてもよい。上記報告例の場
合、第１工程は省略され、第２工程から第４工程によっ
て形成される。上記手法の結果、サファイア基板直上に
形成されたＧａＮ単結晶膜内（ＳｉＯ2マスクの開口部
上）の貫通転位密度は１０9〜１０10ｃｍ-2であるのに
対し、ＳｉＯ2直上のそれは１０5〜１０6ｃｍ-2に減少
していることが報告された。[0008] Proceedings of the 58th Annual Conference of the Japan Society of Applied Physics, 2p-Q-14, No1 (1997) p265
As shown in the report example, Si directly on the sapphire substrate
A mask pattern of O 2 is provided, and G is applied by MOCVD.
An aN single crystal film may be selectively grown. In the case of the above-mentioned report example, the first step is omitted, and it is formed by the second to fourth steps. As a result of the above method, the threading dislocation density in the GaN single crystal film formed on the sapphire substrate (on the opening of the SiO 2 mask) is 10 9 to 10 10 cm −2 , while that on the SiO 2 is it has been reported that reduced to 10 5 ~10 6 cm -2.
【０００９】上記窒化物半導体膜製造方法によって窒化
物半導体膜内の貫通転位を低減し、窒化物半導体膜直上
に形成した窒化物半導体発光素子の発光特性および品質
の改善が期待された。It has been expected that threading dislocations in the nitride semiconductor film are reduced by the above-described nitride semiconductor film manufacturing method, and that the light emitting characteristics and quality of the nitride semiconductor light emitting device formed directly on the nitride semiconductor film are improved.
【００１０】[0010]
【発明が解決しようとする課題】上記窒化物半導体膜製
造技術によって窒化物半導体膜内の貫通転位を低減する
ことが可能となったが、貫通転位密度の少ない上記手法
の窒化物半導体膜を形成するためには少なくとも３工程
の成長膜過程を要する。しかも第１工程から第２工程、
または第２工程から第４工程へと製造装置を変更する必
要がある。特に上記第１工程から第４工程を行う方法で
は２段階の結晶成長を余儀なくされる。一般に成長中断
を伴う再成長の場合、結晶表面の不純物が問題になる。
上記の手法では更に第２工程で形成したＳｉＯ2蒸着層
をパターン加工するため、よりいっそう不純物等の混入
が懸念される。また、一般に第２層目の窒化物半導体厚
膜層として利用されるＧａＮ層は、約１０００℃の成長
温度で結晶成長を行うため、第３工程のＳｉＯ2層によ
って構成されたマスクパターンは熱的損傷を受ける。熱
的損傷を受けたマスクパターンの構成要素であるＳｉま
たはＯ2は窒化物半導体膜に悪影響をもたらすことが発
明者らの研究により分かった。The above-described technique for manufacturing a nitride semiconductor film has made it possible to reduce threading dislocations in the nitride semiconductor film. This requires at least three growth film processes. Moreover, from the first step to the second step,
Alternatively, it is necessary to change the manufacturing apparatus from the second step to the fourth step. In particular, in the method of performing the first to fourth steps, two-stage crystal growth is inevitable. Generally, in the case of regrowth accompanied by growth interruption, impurities on the crystal surface pose a problem.
In the above method, since the SiO 2 vapor deposition layer formed in the second step is subjected to pattern processing, there is a concern that impurities and the like may be mixed more. In addition, since the GaN layer generally used as the second nitride semiconductor thick film layer grows at a growth temperature of about 1000 ° C., the mask pattern formed by the SiO 2 layer in the third step is thermally grown. Damage. The inventors have found that Si or O 2, which is a component of a mask pattern that has been thermally damaged, has an adverse effect on a nitride semiconductor film.
【００１１】窒化物半導体膜製造法によって作製された
窒化物半導体膜直上に窒化物半導体発光素子構造を作製
した場合、上記マスクパターンの熱的損傷により発生し
た不純物が窒化物半導体発光素子構造の光を発生する活
性層内に影響する。この影響は、発光素子の発光効率の
低下と個々の発光素子の発光効率のばらつきによる製品
の信頼性低下を招くと共に、窒化物半導体発光素子生産
の歩留まりを低下させている。When a nitride semiconductor light emitting device structure is manufactured directly on a nitride semiconductor film manufactured by a nitride semiconductor film manufacturing method, impurities generated by the thermal damage of the mask pattern cause light generated in the nitride semiconductor light emitting device structure. Is generated in the active layer. This effect causes a decrease in the luminous efficiency of the light emitting elements and a reduction in product reliability due to a variation in the luminous efficiencies of the individual light emitting elements, and also reduces the yield of nitride semiconductor light emitting element production.
【００１２】[0012]
【課題を解決するための手段】本発明に係る窒化物半導
体構造は、基板上に形成された窒化物半導体膜を有し、
前記基板の成長面には凹部と凸部が設けられ、前記凹部
では、前記窒化物半導体膜と前記基板との間に空洞を有
することを特徴とする。A nitride semiconductor structure according to the present invention has a nitride semiconductor film formed on a substrate,
A concave portion and a convex portion are provided on a growth surface of the substrate, and the concave portion has a cavity between the nitride semiconductor film and the substrate.
【００１３】本発明に係る窒化物半導体構造は、前記凹
部と凸部は、複数の平行な溝を基板の成長面に設けるこ
とによって構成されている。このような構成によって、
基板と結晶成長すべき第１層の窒化物半導体膜との間の
格子定数差または熱膨張係数差によって生じた歪みは、
下記の方法によって緩和することができる。In the nitride semiconductor structure according to the present invention, the concave portions and the convex portions are formed by providing a plurality of parallel grooves on a growth surface of a substrate. With such a configuration,
Strain caused by a lattice constant difference or a thermal expansion coefficient difference between the substrate and the first nitride semiconductor film to be crystal-grown is:
It can be alleviated by the following method.
【００１４】本発明に係る窒化物半導体構造は、前記溝
の幅ｂが１０μｍ以下であり、溝の深さｈがｈ≧０．２
×ｂであり、かつ、隣り合う溝の中心線間の距離が２０
μｍ以下であることを特徴とする。本発明に係る窒化物
半導体構造は、前記溝の幅ｂが１０μｍ以下であり、溝
の深さｈがｈ≧ｂであり、かつ、隣り合う溝の中心線間
の距離が２０μｍ以下であることを特徴とする。In the nitride semiconductor structure according to the present invention, the width b of the groove is 10 μm or less, and the depth h of the groove is h ≧ 0.2.
× b, and the distance between the center lines of adjacent grooves is 20
μm or less. In the nitride semiconductor structure according to the present invention, the width b of the groove is 10 μm or less, the depth h of the groove is h ≧ b, and the distance between the center lines of adjacent grooves is 20 μm or less. It is characterized by.
【００１５】本発明に係る窒化物半導体構造は、前記溝
が、前記窒化物半導体＜１−１００＞方向に沿って形成
されていることを特徴とする。本発明に係る窒化物半導
体構造は、前記溝が、前記基板の劈開面あるいはエッチ
ング安定面の方向に沿って形成されていることを特徴と
する。In the nitride semiconductor structure according to the present invention, the groove is formed along the nitride semiconductor <1-100> direction. The nitride semiconductor structure according to the present invention is characterized in that the groove is formed along a direction of a cleavage plane or an etching stable plane of the substrate.
【００１６】本発明に係る窒化物半導体構造は、前記基
板が窒化物半導体基板を有し、前記窒化物半導体基板
は、＜１−１２０＞方向に沿って溝が設けられているこ
とを特徴とする。本発明の窒化物半導体構造は、少なく
とも前記基板の成長面は窒化物半導体からなり、前記溝
は、前記窒化物半導体に対して＜１−１００＞方向に沿
って設けられることを特徴とする。また、本発明の窒化
物半導体構造は、前記溝の底部の窒化物半導体が多結晶
であることを特徴とする。A nitride semiconductor structure according to the present invention is characterized in that the substrate has a nitride semiconductor substrate, and the nitride semiconductor substrate is provided with a groove along a <1-120> direction. I do. The nitride semiconductor structure according to the present invention is characterized in that at least a growth surface of the substrate is made of a nitride semiconductor, and the groove is provided along the <1-100> direction with respect to the nitride semiconductor. The nitride semiconductor structure according to the present invention is characterized in that the nitride semiconductor at the bottom of the groove is polycrystalline.
【００１７】本発明に係る窒化物半導体構造の製造方法
は、基板の成長面上に凹部と凸部、もしくは平行な複数
の溝を形成する工程と、前記基板の成長面に、凹部にて
空洞を有するように窒化物半導体膜を成長させる工程と
を、有することを特徴とする。In the method for manufacturing a nitride semiconductor structure according to the present invention, a step of forming a concave portion and a convex portion or a plurality of parallel grooves on a growth surface of a substrate; Growing the nitride semiconductor film so as to have the following.
【００１８】さらに、本発明に係る発光素子は、上記窒
化物半導体構造と、前記窒化物半導体構造上に形成され
た窒化物半導体からなる活性層を有する発光素子構造と
からなることを特徴とする。Further, a light emitting device according to the present invention comprises the above nitride semiconductor structure and a light emitting device structure having an active layer made of a nitride semiconductor formed on the nitride semiconductor structure. .
【００１９】本発明に係る発光素子は、前記発光素子構
造に設けられたリッジストライプ構造が、前記窒化物半
導体構造中の凹部の中央線から横方向に少なくとも１μ
ｍ以上の位置の、上方に設けられ、かつ、リッジストラ
イプの方向が少なくとも１つの溝の方向と平行であるこ
とを特徴とする。In the light-emitting device according to the present invention, the ridge stripe structure provided in the light-emitting device structure preferably has a width of at least 1 μm in a lateral direction from a center line of a recess in the nitride semiconductor structure.
The ridge stripe is provided above the position of m or more, and the direction of the ridge stripe is parallel to the direction of at least one groove.
【００２０】以下に、本発明の原理について図８を用い
て説明する。Hereinafter, the principle of the present invention will be described with reference to FIG.
【００２１】図８において、加工構造基板１００には溝
１１５の形成された基板であり、溝１１５の形成により
基板表面に現れた凸部（平坦部）１１４を有する。加工
構造基板１００上には窒化物半導体膜が形成されてい
る。凸部上の窒化物半導体層１２３が形成されることは
もとより、溝上の窒化物半導体層１２４にも形成されて
おり、溝１１５内部には窒化物半導体の形成されない空
洞部１１６を有する。また、溝１１５の底部にも窒化物
半導体１２５が堆積している。In FIG. 8, the processed structure substrate 100 is a substrate having a groove 115 formed thereon, and has a convex portion (flat portion) 114 which appears on the substrate surface due to the formation of the groove 115. On the processed structure substrate 100, a nitride semiconductor film is formed. The nitride semiconductor layer 123 on the protrusion is formed as well as the nitride semiconductor layer 124 on the groove. The groove 115 has a cavity 116 in which the nitride semiconductor is not formed. Also, a nitride semiconductor 125 is deposited on the bottom of the groove 115.
【００２２】このように、溝付き基板を用いることによ
って、溝１１５と凸部１１４との段差により、溝１１５
に窒化物半導体１２５が埋まるよりも先に溝１１５の両
隣り凸部１１４直上に結晶成長した凸部上の窒化物半導
体膜１２３がラテラル成長して結合する。このため、溝
部１１５の直上にも溝上の窒化物半導体膜１２４が形成
する。このことにより、溝部１１５上には窒化物半導体
膜が成長していない空洞部１１６が形成される。凸部１
１４からラテラル成長してできた溝上の窒化物半導体膜
１２４は加工構造基板１００からの影響（格子定数差ま
たは熱膨張係数差による応力歪み）を全く受けず、従っ
て、凸部１１４に形成された窒化物半導体膜１２３は窒
化物半導体膜１２４と加工構造基板１００との間に生じ
た格子定数差または熱膨張係数差による応力歪みを、基
板からの影響を全く受けていない窒化物半導体膜１２４
によって緩和することができる。横方向への結晶成長を
利用したこと、および、このように応力の影響を軽減し
つつ結晶成長が行われることにより、基板から結晶表面
に向かって縦方向に伸びる貫通転位を単に平坦な表面上
に結晶成長する場合よりも減らすことができる。さらに
は、このような応力の緩和に伴って、厚膜の窒化物半導
体膜を形成してもクラックの発生を抑制でき、従来困難
であった厚膜の窒化物半導体膜を作製することができ
た。As described above, by using the grooved substrate, the step between the groove 115 and the projection 114 causes the groove 115
Before the nitride semiconductor 125 is buried, the nitride semiconductor film 123 on the convex portion which is crystal-grown immediately above the convex portion 114 on both sides of the groove 115 is laterally grown and bonded. For this reason, the nitride semiconductor film 124 on the groove is formed immediately above the groove 115. As a result, a cavity 116 where the nitride semiconductor film is not grown is formed on the groove 115. Convex part 1
The nitride semiconductor film 124 on the groove formed by lateral growth from 14 is not affected at all by the processed structure substrate 100 (stress distortion due to a difference in lattice constant or a difference in thermal expansion coefficient), and is therefore formed on the protrusion 114. The nitride semiconductor film 123 is not affected by stress distortion caused by a lattice constant difference or a thermal expansion coefficient difference generated between the nitride semiconductor film 124 and the processed structure substrate 100.
Can be alleviated. By utilizing crystal growth in the lateral direction, and by performing crystal growth while reducing the influence of stress in this way, threading dislocations extending vertically from the substrate toward the crystal surface can be simply formed on a flat surface. Can be reduced as compared with the case where the crystal grows. Further, with the relaxation of the stress, even when a thick nitride semiconductor film is formed, the occurrence of cracks can be suppressed, and a thick nitride semiconductor film which has been difficult to form conventionally can be manufactured. Was.
【００２３】このような効果を窒化物半導体膜全体に渡
って与えるためには、溝の密度がある程度高い必要があ
る。本発明者らの検討によれば、隣り合う溝の間隔（溝
の中心線から隣の溝の中心線までの距離）を２０μｍ以
下にすれば、本発明の効果が得られた。特に、基板と窒
化物半導体膜との間の歪みは溝の密度に依存し、溝の密
度が増加すればさらに高い歪み緩和効果が得られる。隣
り合う溝の間隔を２０μｍ以上とすると、得られた窒化
物半導体膜における貫通転位密度は平坦な基板上に形成
したものと変わらなくなった。In order to provide such an effect over the entire nitride semiconductor film, the density of the grooves needs to be high to some extent. According to the study of the present inventors, the effect of the present invention was obtained when the distance between adjacent grooves (the distance from the center line of the groove to the center line of the adjacent groove) was set to 20 μm or less. In particular, the strain between the substrate and the nitride semiconductor film depends on the groove density, and a higher strain relaxation effect can be obtained with an increase in the groove density. When the distance between adjacent grooves was 20 μm or more, the threading dislocation density in the obtained nitride semiconductor film was not different from that formed on a flat substrate.
【００２４】また空洞部１１６は、凸部１１４上の窒化
物半導体膜１２３からのラテラル成長が、溝内部からの
窒化物半導体１２５の成長を上回ることによって、形成
されるものであるから、溝形状によって大きな影響を受
けることになる。本発明者らの検討では、溝幅ｂが１０
μｍ以下とし、溝の深さｈをｈ≧０．２×ｂとすること
が好ましいことが分かった。The cavity 116 is formed by the fact that the lateral growth from the nitride semiconductor film 123 on the protrusion 114 exceeds the growth of the nitride semiconductor 125 from the inside of the groove. Will be greatly affected by According to the study of the present inventors, the groove width b is 10
It was found that it was preferable to set the depth to not more than μm and the depth h of the groove to be h ≧ 0.2 × b.
【００２５】さらには、溝の深さｈをｈ≧ｂの条件まで
十分深くすれば、結晶成長時に溝底部では原料が供給さ
れなくなり、窒化物半導体１２５の堆積がほとんどなく
なるので、結晶成長条件によらず極めて容易に空洞部１
１６が形成でき、また、上記応力歪み低減の効果を更に
高めることができる。Further, if the depth h of the groove is made sufficiently deep to satisfy the condition of h ≧ b, no raw material is supplied at the bottom of the groove during crystal growth, and almost no nitride semiconductor 125 is deposited. Very easily regardless of the cavity 1
16 can be formed, and the effect of reducing the stress distortion can be further enhanced.
【００２６】また、溝が窒化物半導体に対して＜１−１
００＞方向に沿って基板表面に形成されることによっ
て、窒化物半導体のラテラル成長速度の大きい方向に対
して垂直方向に溝を形成することになる。従って、凸部
上の窒化物半導体膜１２３からのラテラル成長をより促
進することができ、本発明の効果を高めることができ
る。本発明者らの実験的見地によると、窒化物半導体で
あるＧａＮは、基板上では窒化物半導体（ＧａＮ）の
［１１−２０］方向に伸びて成長（ラテラル成長）する
ことが判明している。Further, the groove is less than <1-1 with respect to the nitride semiconductor.
By being formed on the substrate surface along the <00> direction, a groove is formed in a direction perpendicular to the direction in which the lateral growth rate of the nitride semiconductor is high. Therefore, lateral growth from the nitride semiconductor film 123 on the protrusion can be further promoted, and the effect of the present invention can be enhanced. From the experimental viewpoint of the present inventors, it has been found that GaN, which is a nitride semiconductor, grows (laterally grows) on a substrate by extending in the [11-20] direction of the nitride semiconductor (GaN). .
【００２７】また、溝の側壁が基板の劈開面を含むよう
に溝を形成することによって、溝の加工が容易になるの
で、溝の形状を急峻にすることができ、従って溝１１５
と凸部１１４の段差を明確にでき、また、溝幅に対して
溝の深さの深い溝を容易に形成することができる。Further, by forming the groove so that the side wall of the groove includes the cleavage plane of the substrate, the processing of the groove is facilitated.
The height difference between the groove and the convex portion 114 can be made clear, and a groove having a depth larger than the groove width can be easily formed.
【００２８】尚、本明細書において、溝は凹部の特異例
であり、溝とは凹部が連続的に線状に並んだもののこと
を意味する。加工構造基板とは、基板表面に凹凸部ある
いは溝部を形成した基板のことを意味する。また、基板
の劈開方向とは、基板の劈開面に対して平行な方向を指
す。In this specification, the groove is a specific example of the concave portion, and the groove means the concave portion continuously arranged in a line. The processed substrate refers to a substrate having an uneven portion or a groove formed on the substrate surface. The cleavage direction of the substrate refers to a direction parallel to the cleavage plane of the substrate.
【００２９】[0029]
【発明の実施の形態】以下に本発明を実施した形態を詳
細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail.
【００３０】（実施の形態１）図１は、本実施の形態に
よって作製されたｎ型ＧａＮ膜を積層した窒化物半導体
構造の構成図を示している。本実施の形態１の窒化物半
導体構造では、サファイア基板のＣ面上にサファイア基
板の［１１−２０］方向（ＧａＮ膜に対しては［１−１
００］方向）に沿って溝部１１０を形成した加工構造基
板１００と、加工構造基板１００の凸部１１４上にＧａ
Ｎバッファ層１２０を形成し、加工構造基板１００全面
にｎ型ＧａＮ膜１２１を９μｍ成長させた構造からな
る。(Embodiment 1) FIG. 1 shows a configuration diagram of a nitride semiconductor structure in which an n-type GaN film manufactured according to this embodiment is laminated. In the nitride semiconductor structure of the first embodiment, the [11-20] direction of the sapphire substrate ([1-1
[00] direction), and a processing structure substrate 100 on which a groove 110 is formed along the convex portion 114 of the processing structure substrate 100.
It has a structure in which an N buffer layer 120 is formed, and an n-type GaN film 121 is grown to 9 μm over the entire surface of the processed structure substrate 100.
【００３１】まず、実施の形態１で使用した加工構造基
板の作製方法について説明する。成長用基板としてサフ
ァイア基板のＣ面を用いた。図２（ａ）は加工構造基板
１００の立体視図を、図２（ｂ）は図２（ａ）の上面図
を示している。図２中の加工構造基板１００は以下のよ
うにして作製した。まず、サファイア基板表面にレジス
トを塗布し、紫外線露光によりレジストパターンを形成
した。次に、上記露光により硬化した部分のみを残し、
それ以外の部分をリフトオフする。これら、一連の操作
は周知技術であるフォトリソグラフィー技術によるもの
である。レジストパターン付きサファイア基板をウエッ
トエッチングした。このとき、サファイア基板表面上に
形成された溝部１１０は、幅ｂ＝６μｍ、深さｈ＝２μ
ｍで、溝部と溝部の間隔（１周期）Ｌ＝１２μｍであ
る。溝部１１０の方向はサファイア基板に対して［１１
−２０］方向に形成した。一般に、サファイア基板のＭ
面（｛１−１００｝面）はいくつかある劈開面の内の１
つとして知られている。従って、サファイア基板のＣ面
はこの［１１−２０］方向に沿って劈開性を持つ。First, a method of manufacturing the processed structure substrate used in the first embodiment will be described. The C surface of a sapphire substrate was used as a growth substrate. 2A is a three-dimensional view of the processed structure substrate 100, and FIG. 2B is a top view of FIG. 2A. The processed structure substrate 100 in FIG. 2 was manufactured as follows. First, a resist was applied to the surface of a sapphire substrate, and a resist pattern was formed by exposure to ultraviolet light. Next, leaving only the portion cured by the above exposure,
Lift off other parts. These series of operations are based on the well-known technique of photolithography. The sapphire substrate with the resist pattern was wet-etched. At this time, the groove 110 formed on the sapphire substrate surface has a width b = 6 μm and a depth h = 2 μm.
m, the interval (one cycle) L between the groove portions is 12 μm. The direction of the groove 110 is [11] with respect to the sapphire substrate.
-20] direction. Generally, the sapphire substrate M
The plane ({1-100} plane) is one of several cleavage planes.
Known as one. Therefore, the C plane of the sapphire substrate has cleavage properties along this [11-20] direction.
【００３２】上述した加工構造基板１００の製造方法
は、上記フォトリソグラフィー技術の他に、スクライビ
ング法、ワイヤーソー加工、放電加工、スパッタリング
法、レーザ加工、サンドブラスト加工、フォーカスイオ
ンビーム（ＦＩＢ）法を用いてサファイア基板表面に溝
部１１０を形成しても良い。また、上記ウエットエッチ
ングの代わりにドライエッチングを、露光に電子線また
はレーザー光の干渉を利用したホログラフィー技術を使
用しても良い。The method for manufacturing the processed structure substrate 100 uses a scribing method, a wire saw processing, a discharge processing, a sputtering method, a laser processing, a sand blast processing, and a focus ion beam (FIB) method in addition to the photolithography technique. The groove 110 may be formed on the surface of the sapphire substrate. Further, dry etching may be used instead of the above wet etching, and holography technology using interference of an electron beam or laser light for exposure may be used.
【００３３】本実施例では、溝の側壁の面が｛１−１０
０｝面（Ｍ面）の劈開面（物理的加工により現れやすい
面）であるが、他にも劈開面となる面方位としては、基
板が六方晶系（サファイア基板を含む）の場合には｛１
−１００｝面（Ｍ面）、｛０１−２０｝面（Ｒ面）、あ
るいは基板が閃亜鉛鉱型あるいはダイアモンド構造型の
場合には｛１１０｝面があり、このような面方位となる
方向に溝を作製しても構わない。In the present embodiment, the surface of the side wall of the groove is {1-10}
Although it is a cleavage plane of 0 ° plane (M plane) (a plane that is likely to appear due to physical processing), other plane orientations that become cleavage planes include a hexagonal system (including a sapphire substrate). $ 1
-100} plane (M plane), {01-20} plane (R plane), or {110} plane when the substrate is of zinc blende type or diamond structure type. Alternatively, a groove may be formed.
【００３４】また、サファイア基板に対する｛１−１０
０｝面は例えばケミカルエッチングした場合に現れやす
い面（以下、エッチング安定面と記す）でもある。この
ようなエッチング安定面となる方向に溝を形成すること
によっても、溝の側面が急峻とすることができる。この
ようなエッチング安定面となる面方位としては、基板が
六方晶系（サファイア基板を含む）の場合には｛１−１
００｝面（Ｍ面）、｛１１−２０｝面（Ａ面）、｛００
０１｝面（Ｃ面）、｛０１−１２｝面（Ｒ面）、あるい
は基板が立方晶系、特に閃亜鉛鉱型またはダイアモンド
構造型の場合には｛１１１｝面、｛００１｝面があり、
このような面方位となる方向に溝を作製しても構わな
い。Further, a sapphire substrate with a {1-10}
The 0 ° plane is also a plane that is likely to appear when, for example, chemical etching is performed (hereinafter, referred to as an etching stable plane). By forming the groove in such a direction as to become the etching stable surface, the side surface of the groove can be made steep. When the substrate is a hexagonal system (including a sapphire substrate), the plane orientation that becomes such an etching stable plane is {1-1}.
00 plane (M plane), {11-20} plane (A plane), {00
The {01} plane (C plane), the {01-12} plane (R plane), or the {111} plane and the {001} plane when the substrate is cubic, especially when the substrate is zinc blende type or diamond structure type. ,
The grooves may be formed in such a plane orientation.
【００３５】次に、加工構造基板１００上にＭＯＣＶＤ
装置を用いてｎ型ＧａＮ膜を結晶成長させて、窒化物半
導体構造を作製する工程について説明する。図１（図
２）に示す加工構造基板１００を有機溶媒で十分に洗浄
し、ＭＯＣＶＤ装置内にセッティングした。ｎ型ＧａＮ
膜１２１の成長前に、Ｈ2ガスフロー中、基板温度１０
２５℃で、加工構造基板１００を約１０分間、サーマル
クリーニングした。次に、基板温度を５５０℃に下げ、
ＩＩＩ族原料としてＴＭＧ（トリメチルガリウム）１０
ｃｃ／ｍｉｎを、Ｖ族原料としてＮＨ3５０００ｃｃ／
ｍｉｎを供給し、約２０ｎｍのＧａＮバッファ層１２０
を成長させた。この手法は、サファイア基板上にエピタ
キシャル成長させるための公知技術と同一である。Next, MOCVD is performed on the processing structure substrate 100.
A process of growing a n-type GaN film using an apparatus to produce a nitride semiconductor structure will be described. The processed structure substrate 100 shown in FIG. 1 (FIG. 2) was sufficiently washed with an organic solvent, and set in an MOCVD apparatus. n-type GaN
Before the film 121 is grown, the substrate temperature is set to 10 in the H 2 gas flow.
At 25 ° C., the processed structure substrate 100 was thermally cleaned for about 10 minutes. Next, lower the substrate temperature to 550 ° C.
TMG (trimethylgallium) 10 as group III raw material
cc / min as NH 3 5000 cc /
GaN buffer layer 120 of about 20 nm.
Grew. This technique is the same as a known technique for epitaxial growth on a sapphire substrate.
【００３６】次に、基板温度を１０００℃に昇温し、Ｔ
ＭＧ（５０ｃｃ）、ＮＨ3（５０００ｃｃ）とドナー不
純物であるＳｉＨ4（シラン）を供給し、ｎ型ＧａＮ膜
１２１を９μｍ成長した。Next, the substrate temperature is raised to 1000 ° C.
MG (50 cc), NH 3 (5000 cc) and SiH 4 (silane) as a donor impurity were supplied, and an n-type GaN film 121 was grown to 9 μm.
【００３７】ｎ型ＧａＮ膜１２１の厚みが３μｍを越え
た辺りから、基板表面に作製した溝部１１０が空洞部１
１６を残したままｎ型ＧａＮ膜１２１で覆われ、平坦化
し始めた。さらに成長を続け、ｎ型ＧａＮ膜１２１の厚
みが９μｍで貫通転位の密度は約１０7ｃｍ-2程度にな
った。When the thickness of the n-type GaN film 121 exceeds about 3 μm, the groove 110 formed on the substrate surface is
While remaining 16, it was covered with the n-type GaN film 121 and began to be planarized. Further growth was continued, and the density of threading dislocations became about 10 7 cm −2 when the thickness of the n-type GaN film 121 was 9 μm.
【００３８】また、サファイア基板Ｃ面上にエピタキシ
ャル成長した窒化合物半導体であるＧａＮの配向関係
は、（０００１）sapphire／／（０００１）GaN、［１
−２１０］sapphire／／［−１０１０］GaNであること
が知られており、結局、サファイア基板に対して［１１
−２０］方向に溝部を形成することは、ＧａＮに関して
は［１−１００］方向に溝部１１０を形成したことにな
る。従って、本実施の形態１の溝部は、基板の劈開方向
かつ基板直上に結晶成長した窒化物半導体の＜１−１０
０＞方向に沿って形成されていることになる。The orientation relationship of GaN, which is a nitride compound semiconductor epitaxially grown on the sapphire substrate C plane, is (0001) sapphire // (0001) GaN, [1]
−210] sapphire // [− 1010] GaN, and eventually [11
Forming the groove in the [-20] direction means forming the groove 110 in the [1-100] direction for GaN. Therefore, the groove portion of the first embodiment is formed by the <1-10 of the nitride semiconductor crystal grown in the cleavage direction of the substrate and directly above the substrate.
0> direction.
【００３９】窒化物半導体（ＧａＮ）はサファイア基板
のＣ面上内では窒化物半導体（ＧａＮ）の＜１１−２０
＞方向に伸びてラテラル成長することから、本実施の形
態１の溝部は、基板の劈開方向及び基板直上に結晶成長
した窒化物半導体のラテラル成長の速度の速い方向に対
して垂直な方向に沿って形成されている。基板の劈開方
向に沿って溝を形成することにより、溝加工が容易にな
り、側壁の切り立った溝形状とすることによって急峻な
段差を実現でき、また、ラテラル成長方向の速い方向に
対して垂直な溝が形成されたことによって、空洞が生成
されやすくなった。従って、形成された窒化物半導体膜
１２１の応力歪みによる結晶の高品質化及び窒化物半導
体膜１２１内にクラック防止に寄与する。The nitride semiconductor (GaN) is <11-20 of the nitride semiconductor (GaN) on the C-plane of the sapphire substrate.
Since the lateral growth is performed in the> direction, the groove of the first embodiment is formed along the direction perpendicular to the cleavage direction of the substrate and the direction in which the lateral growth rate of the nitride semiconductor crystal grown directly on the substrate is high. It is formed. By forming the groove along the cleavage direction of the substrate, the groove processing is facilitated, and a steep step can be realized by forming a groove having a steep side wall, and the groove is perpendicular to the fast direction of the lateral growth direction. The formation of such a groove facilitated the formation of a cavity. Therefore, the quality of the crystal due to the stress distortion of the formed nitride semiconductor film 121 is improved and cracks in the nitride semiconductor film 121 are prevented.
【００４０】本実施の形態１において加工構造基板上に
形成した溝の周期を溝の深さｈ≧０．２×溝幅ｂを満た
すことによってｎ型ＧａＮ膜１２１はその膜と加工構造
基板１１０との間に生じた格子定数差または熱膨張係数
差による応力歪みを緩和することができ、厚膜窒化物半
導体膜を形成したことによるクラック発生を防止するこ
とができる。溝幅を広くするか、溝の深さを浅くするこ
とによって溝の深さｈ≧０．２×溝幅ｂの条件を満たさ
ない場合には、成長初期において溝の内部が窒化物半導
体膜で埋まり空洞ができず、横方向成長による効果や歪
み低減効果を奏しない。また、溝の間隔を長くしても上
記で説明したように平坦なサファイア基板上に形成した
場合と貫通転位密度が同程度になった。In the first embodiment, the period of the groove formed on the processed structure substrate is set to satisfy the groove depth h ≧ 0.2 × groove width b. Can reduce stress distortion caused by a lattice constant difference or a thermal expansion coefficient difference generated between them, and can prevent cracks caused by forming a thick nitride semiconductor film. If the condition of groove depth h ≧ 0.2 × groove width b is not satisfied by increasing the groove width or reducing the groove depth, the inside of the groove is formed of a nitride semiconductor film in the initial stage of growth. No buried cavities are formed, and the effect of lateral growth and the effect of reducing distortion are not exhibited. Further, even when the interval between the grooves was increased, the threading dislocation density was almost the same as when formed on a flat sapphire substrate as described above.
【００４１】図１のｎ型ＧａＮ膜１２１の表面に現れた
貫通転位密度を見積もるために、表面ＴＥＭ（透過型電
子顕微鏡）観察を行った。その結果、成長膜表面に現れ
た貫通転位密度は約１０7ｃｍ-2程度まで低減してお
り、これまでに報告された従来例とほぼ同程度か若干高
い程度である。In order to estimate the density of threading dislocations appearing on the surface of the n-type GaN film 121 in FIG. 1, surface TEM (transmission electron microscope) observation was performed. As a result, the threading dislocation density appearing on the surface of the grown film has been reduced to about 10 7 cm −2 , which is almost the same as or slightly higher than the conventional examples reported so far.
【００４２】また、従来例では選択成長によるマスクパ
ターンが窒化物半導体乗せ成長中に熱的損傷を受け、マ
スクパターンの構成要素が不純物として窒化物半導体成
長膜内に影響をもたらしていた。しかしながら、本実施
の形態で作製された成長膜層内には上記の不純物となる
構成要素は一切含まれておらず、窒化物半導体成長膜の
フォトルミネッセンス（ＰＬ）測定によれば、窒化物半
導体成長膜（ＧａＮ単膜）のバンド端付近の発光強度と
不純物によるディープレベルからの発光強度との相対比
を比較したところ、本実施の形態で得られた相対強度比
はマスクパターンを利用したそれと比べて１桁以上改善
されていた。これは、本実施の形態で得られた窒化物半
導体の成長膜が非常に高品質であることを示している。Further, in the conventional example, the mask pattern formed by the selective growth is thermally damaged during the growth of the nitride semiconductor, and the constituent elements of the mask pattern have an effect as impurities in the nitride semiconductor growth film. However, the growth film layer manufactured in the present embodiment does not contain any of the above-mentioned constituent elements serving as impurities, and according to the photoluminescence (PL) measurement of the nitride semiconductor growth film, the nitride semiconductor When the relative ratio between the emission intensity near the band edge of the grown film (GaN single film) and the emission intensity from the deep level due to impurities was compared, the relative intensity ratio obtained in the present embodiment was different from that using the mask pattern. It has been improved by more than one digit. This indicates that the nitride semiconductor grown film obtained in the present embodiment is of very high quality.
【００４３】上記加工構造基板上に形成した溝の周期長
Ｌは１２μｍであったが、その周期長Ｌをさらに短くす
れば溝の密度が増加し、貫通転位密度の低減が可能とな
る。また、本実施の形態１では溝幅６μｍであったが、
さらに溝幅を狭くしても構わない。さらに、本実施の形
態では溝の周期を一定としたが、溝の間隔を２０μｍ以
下にする限り、溝の周期は必ずしも一定である必要はな
い。The periodic length L of the groove formed on the processed substrate is 12 μm. However, if the periodic length L is further reduced, the density of the groove increases, and the density of threading dislocations can be reduced. Although the groove width is 6 μm in the first embodiment,
The groove width may be further reduced. Further, in the present embodiment, the period of the groove is fixed, but the period of the groove is not necessarily required to be constant as long as the interval between the grooves is set to 20 μm or less.
【００４４】（実施の形態２）本実施の形態２は、実施
の形態１の変形例であり、サファイア基板に形成する溝
部のパターンを変更した以外は本質的に実施の形態１と
同一である。図３に本実施の形態２によって構成された
加工構造基板１００を示す。(Embodiment 2) Embodiment 2 is a modification of Embodiment 1 and is essentially the same as Embodiment 1 except that the pattern of the groove formed in the sapphire substrate is changed. . FIG. 3 shows a processed structure substrate 100 configured according to the second embodiment.
【００４５】本実施の形態２は、サファイア基板のＣ面
上にサファイア基板の［１１−２０］と［−２１１０］
方向に沿って溝部１１１を形成した加工構造基板１００
と、加工構造基板１００直上にｎ型ＧａＮ膜を８μｍ成
長させた構造からなる。以下に、本実施の形態２で作製
した加工構造基板１００と加工構造基板１００上に結晶
成長したｎ型ＧａＮ膜について説明する。In the second embodiment, the [11-20] and [-2110] sapphire substrates are provided on the C-plane of the sapphire substrate.
Processed substrate 100 having grooves 111 formed along the direction
And a structure in which an n-type GaN film is grown 8 μm directly on the processed structure substrate 100. Hereinafter, the processed structure substrate 100 manufactured in the second embodiment and the n-type GaN film grown on the processed structure substrate 100 will be described.
【００４６】成長用基板としてサファイア基板のＣ面を
用いた。図３の加工構造基板１００はＦＩＢ技術を使用
して作製した。サファイア基板表面上に形成された溝部
１１１は、幅ｂ＝１μｍ、深さｈ＝３μｍで、溝の間隔
の周期Ｌ＝３μｍである。このときの溝部１１１の方向
はサファイア基板に対して［１１−２０］と［−２１１
０］方向である。The C-plane of a sapphire substrate was used as a growth substrate. The processed structure substrate 100 in FIG. 3 was manufactured using the FIB technique. The groove 111 formed on the surface of the sapphire substrate has a width b = 1 μm, a depth h = 3 μm, and a groove interval period L = 3 μm. At this time, the directions of the grooves 111 are [11-20] and [-211] with respect to the sapphire substrate.
0] direction.
【００４７】次に、加工構造基板１００にＭＯＣＶＤ装
置を用いてｎ型ＧａＮ膜を結晶成長した。図３の加工構
造基板１００を有機溶媒にて十分に洗浄し、ＭＯＣＶＤ
装置内にセッティングした。ｎ型ＧａＮ膜成長前に、Ｈ
2ガスフロー中、基板温度１０２５℃で、加工構造基板
１００を約１０分間、サーマルクリーニングした。次
に、基板温度を５００℃に下げ、ＩＩＩ族原料としてＴ
ＭＡ（トリメチルアルミニウム）２０ｃｃ／ｍｉｎを、
Ｖ族原料としてＮＨ3５０００ｃｃ／ｍｉｎを供給し、
約５０ｎｍのＡｌＮバッファ層を成長させた。この手法
は、サファイア基板上にエピタキシャル成長させるため
の公知技術と同一である。Next, an n-type GaN film was crystal-grown on the processed structure substrate 100 using an MOCVD apparatus. The processed structure substrate 100 of FIG. 3 is sufficiently washed with an organic solvent,
It was set in the device. Before growing the n-type GaN film, H
In the two gas flows, the substrate 100 was thermally cleaned at a substrate temperature of 1025 ° C. for about 10 minutes. Next, the substrate temperature was lowered to 500 ° C., and T
MA (trimethylaluminum) 20 cc / min
Supply 5000 cc / min of NH 3 as a group V raw material,
An AlN buffer layer of about 50 nm was grown. This technique is the same as a known technique for epitaxial growth on a sapphire substrate.
【００４８】次に、基板温度を１０００℃に昇温し、Ｔ
ＭＧ（５０ｃｃ）、ＮＨ3（５０００ｃｃ）とドナー不
純物であるＳｉＨ4（シラン）を供給し、ｎ型ＧａＮ膜
を８μｍ成長した。Next, the substrate temperature is raised to 1000 ° C.
MG (50 cc), NH 3 (5000 cc) and SiH 4 (silane) as a donor impurity were supplied, and an n-type GaN film was grown to 8 μm.
【００４９】実施の形態１で述べたようにｎ型ＧａＮ膜
の厚みが２μｍを越えた辺りから、基板表面に作製した
溝部１１１が空洞部を残したままＧａＮ膜によって覆わ
れ、ｎ型ＧａＮ膜が平坦化し始めた。さらに成長を続
け、ｎ型ＧａＮ膜の厚みが８μｍ程度で貫通転位の密度
は約１０5〜１０6ｃｍ-2程度になった。窒化物半導体成
長膜のバンド端付近からのＰＬ発光強度は、実施の形態
１と同じく非常に強く、かつ不純物によるディープレベ
ルからの発光強度は極めて弱かった。このことから、実
施の形態１と同じく高品質のＧａＮ単膜が形成された。As described in the first embodiment, when the thickness of the n-type GaN film exceeds 2 μm, the groove 111 formed on the substrate surface is covered with the GaN film while leaving the cavity, and the n-type GaN film is formed. Began to flatten. Further growth was continued, and the density of threading dislocations became about 10 5 to 10 6 cm −2 when the thickness of the n-type GaN film was about 8 μm. The PL emission intensity from the vicinity of the band edge of the nitride semiconductor growth film was very strong as in Embodiment 1, and the emission intensity from the deep level due to impurities was extremely weak. From this, a high-quality GaN single film was formed as in the first embodiment.
【００５０】本実施の形態２では溝幅に対する溝の深さ
の相対的な深さが実施の形態１の場合よりも深くなって
おり、溝幅よりも溝の深さが大きくすることで気相成長
時における原料ガスの溝内部への供給が極端に不十分に
なって、溝内部にほとんど結晶成長が起こらなくするこ
とができた。In the second embodiment, the relative depth of the groove to the groove width is deeper than in the first embodiment, and the depth of the groove is larger than the groove width. The supply of the raw material gas into the groove during the phase growth was extremely insufficient, and almost no crystal growth occurred inside the groove.
【００５１】また、本実施の形態では、溝の方向が複数
の方向に形成されている。サファイア基板に対して＜１
１−２０＞方向の溝は、サファイア基板のＣ面内に［１
１−２０］、［−２１１０］、［１−２１０］の３種存
在する。本実施例のように窒化物半導体がサファイア基
板に対してＣ軸配向で結晶成長する場合、同様に、窒化
物半導体のＣ面内に３種の方向が存在する。本実施の形
態２で使用した加工構造基板は、３種の方向の内、２種
を選択してサファイア基板のＣ面上に溝部１１１を形成
したものである。このことにより、加工構造基板上に結
晶成長したＧａＮは、これら２種の方向の各々に対して
垂直な方向にラテラル成長を促進させられている。ま
た、本実施の形態２の溝の間隔の一周期は、実施の形態
１の溝の間隔の一周期の半分と短くなっており、溝の密
度を増加させている。従って、実施の形態２で得られた
貫通転位密度は実施の形態１のそれと比べて１桁程度改
善されていた。In the present embodiment, the direction of the groove is formed in a plurality of directions. <1 for sapphire substrate
The groove in the <1-20> direction is [1] in the C plane of the sapphire substrate.
1-20], [-2110], and [1-210]. When the nitride semiconductor crystal grows on the sapphire substrate in the C-axis orientation as in the present embodiment, similarly, there are three types of directions in the C plane of the nitride semiconductor. The processed structure substrate used in the second embodiment has a groove 111 formed on the C-plane of the sapphire substrate by selecting two of the three directions. This promotes lateral growth of GaN crystal grown on the processed substrate in a direction perpendicular to each of these two directions. Further, one cycle of the groove interval of the second embodiment is shorter than half of one cycle of the groove interval of the first embodiment, thereby increasing the groove density. Therefore, the threading dislocation density obtained in the second embodiment is improved by about one digit as compared with that of the first embodiment.
【００５２】（実施の形態３）本実施の形態３は、実施
の形態２の変形例であり、実施の形態２で記述したサフ
ァイア基板＜１１−２０＞の等価な３種全ての方向に沿
って溝部を形成したものである。従って、窒化物半導体
に関して３種の＜１−１００＞方向全てを選択したこと
にも相当する。尚、本実施の形態３はサファイア基板に
形成する溝部のパターンを変更した以外は実施の形態２
と同一である。(Embodiment 3) Embodiment 3 is a modification of Embodiment 2 and is along all three equivalent directions of the sapphire substrate <11-20> described in Embodiment 2. In this case, a groove is formed. Therefore, this also corresponds to selecting all three types of <1-100> directions for the nitride semiconductor. The third embodiment is different from the second embodiment except that the pattern of the groove formed in the sapphire substrate is changed.
Is the same as
【００５３】図４に本実施の形態３によって構成された
加工構造基板１００を示す。本実施の形態３は、サファ
イア基板のＣ面上にサファイア基板の［１１−２０］、
［−２１１０］と［１−２１０］方向に沿って溝部１１
２を形成した加工構造基板１００と、加工構造基板１０
０直上にｎ型ＧａＮ膜を８μｍ成長させた構造からな
る。以下に、本実施の形態３で作製した加工構造基板１
００について説明する。成長用基板としてサファイア基
板のＣ面を用いた。図４の加工構造基板１００は実施形
態２と同様にＦＩＢ技術を使用して作製した。サファイ
ア基板表面上に形成された溝１１２は、幅ｂ＝１μｍ、
深さｈ＝２μｍで、溝の間隔の一周期Ｌ＝４μｍであ
る。このときの溝１１２の方向はサファイア基板に対し
て、［１１−２０］、［−２１１０］と［１−２１０］
方向である。FIG. 4 shows a processed substrate 100 constructed according to the third embodiment. In the third embodiment, [11-20] of the sapphire substrate is placed on the C-plane of the sapphire substrate,
Groove 11 along [-2110] and [1-210] directions
2 and the processed structure substrate 100
It has a structure in which an n-type GaN film is grown 8 μm directly above zero. Hereinafter, the processed structure substrate 1 manufactured in the third embodiment will be described.
00 will be described. The C surface of a sapphire substrate was used as a growth substrate. The processed structure substrate 100 in FIG. 4 was manufactured by using the FIB technique as in the second embodiment. The groove 112 formed on the sapphire substrate surface has a width b = 1 μm,
The depth h is 2 μm, and one period L of the groove interval is 4 μm. At this time, the direction of the groove 112 is [11-20], [-2110] and [1-210] with respect to the sapphire substrate.
Direction.
【００５４】本実施の形態３では、結晶成長したＧａＮ
が全３種の方向の各々に対して垂直な方向にラテラル成
長している。また、実施の形態２と同様に溝部の深さｈ
が溝部の幅ｂよりも長いことから、基板と窒化物半導体
膜との間から生じた応力歪みを受け難くなる。In the third embodiment, crystal grown GaN
Are laterally grown in a direction perpendicular to each of all three directions. Further, similarly to the second embodiment, the depth h of the groove
Is longer than the width b of the groove, it is less susceptible to stress distortion generated between the substrate and the nitride semiconductor film.
【００５５】本実施の形態３で得られた貫通転位密度な
らびにＰＬ発光強度による結果は実施の形態２のそれと
ほぼ同等であった。このことから、実施の形態２と同じ
く高品質のＧａＮ単膜が形成され、また、クラックの発
生も同様に抑制された。The results based on the threading dislocation density and the PL emission intensity obtained in the third embodiment were almost the same as those of the second embodiment. From this, a high-quality GaN single film was formed as in the second embodiment, and the occurrence of cracks was similarly suppressed.
【００５６】（実施の形態４）本実施の形態４は、実施
の形態１または実施の形態２の変形例であり、サファイ
ア基板のＣ面をサファイア基板のＭ面に変更し、溝の方
向を適宜選択したこと以外は同一である。以下に、本実
施の形態４で作製した加工構造基板について説明する。(Embodiment 4) Embodiment 4 is a modification of Embodiment 1 or Embodiment 2. The C-plane of the sapphire substrate is changed to the M-plane of the sapphire substrate, and the direction of the groove is changed. It is the same except that it is appropriately selected. Hereinafter, a processed substrate manufactured in the fourth embodiment will be described.
【００５７】サファイア基板Ｍ面と窒化物半導体である
ＧａＮとのエピタキシャル関係は、（０１−１０）sapp
hire／／（０１−１３）GaN、［０００１］sapphire／
／［２−１−１０］GaNである。従って、Ｍ面サファイ
ア基板に関して［０００１］方向に｛１−１００｝面を
含む溝部を、あるいは［２−１−１０］方向に沿って溝
部を形成すると、前者の溝の方向はサファイア基板の劈
開面であるＭ面（｛１−１００｝面）を含んでおり、後
者の溝の方向はサファイア基板Ｍ面上に結晶成長したＧ
ａＮのラテラル成長に対して垂直である。これらの方向
を片方のみ、または両方をサファイア基板のＭ面上に形
成し、これを加工構造基板とする。 片方向のみに溝部
を形成した場合は実施の形態１に、両方向に溝部を形成
した場合は実施の形態２に属する。The epitaxial relationship between the sapphire substrate M surface and GaN which is a nitride semiconductor is represented by (01-10) sapp
hire // (01-13) GaN, [0001] sapphire /
/ [2-1-10] GaN. Therefore, when a groove portion including the {1-100} plane is formed in the [0001] direction or along the [2-1-10] direction with respect to the M-plane sapphire substrate, the former groove direction becomes the cleavage of the sapphire substrate. M-plane ({1-100} plane), and the direction of the latter groove corresponds to the crystal grown on the M-plane of the sapphire substrate.
perpendicular to the lateral growth of aN. Only one or both of these directions are formed on the M surface of the sapphire substrate, and this is used as a processed structure substrate. The case where the groove is formed only in one direction belongs to the first embodiment, and the case where the groove is formed in both directions belongs to the second embodiment.
【００５８】本実施の形態４に即して溝部の幅ｂ＝２μ
ｍ、深さｈ＝３μｍ、溝の間隔の一周期Ｌ＝５μｍで、
加工構造基板を作製し、窒化物半導体膜を１０μｍ成長
した。加工構造基板の溝部は片方向のみまたは両方向に
形成した２種類について試作を行ったが、これらの貫通
転位密度は共に１０6〜１０7ｃｍ-2程度であった。この
貫通転位密度の値は、これまでの従来例で報告されたマ
スクパターンを利用したそれと比べてほぼ同程度であっ
た。本実施の形態４では、上記実施の形態１〜３のよう
に、基板の劈開面内の方向と窒化物半導体のラテラル成
長に対して垂直方向とが一致していない。実施の形態２
または３に比べてその貫通転位密度が１桁程度悪くなっ
た１つの要因として上記理由が考えられる。ＰＬ発光強
度に関しては上述の実施の形態１と同様に、窒化物半導
体のバンド端付近の発光によるＰＬ発光強度は非常に強
く、不純物に起因したディープレベルからの発光強度は
極めて弱かった。また、クラックの発生も同様に抑制さ
れた。According to the fourth embodiment, the width b of the groove is 2 μm.
m, depth h = 3 μm, one cycle of groove interval L = 5 μm,
A processed substrate was manufactured, and a nitride semiconductor film was grown to a thickness of 10 μm. Trials were made for two types of grooves formed in the processed substrate in only one direction or in both directions, and the threading dislocation density was about 10 6 to 10 7 cm -2 . The value of the threading dislocation density was almost the same as that using the mask pattern reported in the conventional example. In the fourth embodiment, as in the first to third embodiments, the direction in the cleavage plane of the substrate does not match the direction perpendicular to the lateral growth of the nitride semiconductor. Embodiment 2
The above-mentioned reason can be considered as one factor that the threading dislocation density was reduced by about one digit as compared with 3. As with the first embodiment, the PL emission intensity due to light emission near the band edge of the nitride semiconductor was very strong, and the emission intensity from the deep level due to impurities was extremely weak. In addition, the occurrence of cracks was similarly suppressed.
【００５９】（実施の形態５）本実施の形態５は、実施
形態１〜３の変形例であり、サファイア基板のＣ面をサ
ファイア基板のＡ面に変更した以外は同一である。以下
に、本実施の形態５で作製した加工構造基板について説
明する。(Fifth Embodiment) The fifth embodiment is a modification of the first to third embodiments, and is the same as the first embodiment except that the C surface of the sapphire substrate is changed to the A surface of the sapphire substrate. Hereinafter, the processed substrate manufactured in the fifth embodiment will be described.
【００６０】サファイア基板Ａ面上に窒化物半導体であ
るＧａＮをエピタキシャル成長させた場合、窒化物半導
体の結晶成長条件によってサファイア基板Ａ面とＧａＮ
との配向関係に以下の２種が存在する。即ち、（２−１
−１０）sapphire／／（０００１）GaN、［０００１］s
apphire／／［２−１−１０］GaN、［０１−１０］sapp
hire／／［０１−１０］GaNと、（２−１−１０）sapph
ire／／（０００１）GaN、［０００１］sapphire／／
［０１−１０］GaN、［０１−１０］sapphire／／［２
−１−１０］GaNである。前者の配向関係をエピタキシ
ャル関係１、後者のそれをエピタキシャル関係２とす
る。When GaN, which is a nitride semiconductor, is epitaxially grown on the sapphire substrate A surface, the sapphire substrate A surface and the GaN
And the following two types exist in the orientation relationship. That is, (2-1)
-10) sapphire // (0001) GaN, [0001] s
apphire // [2-1-10] GaN, [01-10] sapp
hire // [01-10] GaN and (2-1-10) sapph
ire / (0001) GaN, [0001] sapphire //
[01-10] GaN, [01-10] sapphire // [2
-1-10] GaN. The former orientation relationship is referred to as an epitaxial relationship 1 and the latter orientation relationship is referred to as an epitaxial relationship 2.
【００６１】エピタキシャル関係１の場合、サファイア
基板Ａ面に関して［０００１］方向とその［０００１］
方向と３２．４°の方向に、あるいは［０１−１０］方
向に沿って溝部を形成する。前者の２つの溝部の方向は
サファイア基板の劈開面であるＭ面（｛１−１００｝
面）とＲ面（｛０１−１２｝面）をそれぞれ含んでお
り、後者のそれはサファイア基板Ａ面上に結晶成長した
ＧａＮのラテラル成長に対して垂直である。これらの方
向を各方向のみ、または組み合わせてサファイア基板の
Ａ面上に形成し、これを加工構造基板とする。In the case of the epitaxial relation 1, the [0001] direction and its [0001] direction with respect to the sapphire substrate A surface.
The groove is formed in the direction of 32.4 ° with respect to the direction or along the [01-10] direction. The direction of the former two grooves is the M plane ({1-100}) which is the cleavage plane of the sapphire substrate.
Plane) and an R plane ({01-12} plane), which is perpendicular to the lateral growth of GaN crystal-grown on the sapphire substrate A plane. These directions are formed on the surface A of the sapphire substrate alone or in combination in each direction alone, and this is used as a processed structure substrate.
【００６２】片方向のみに溝部を形成した場合は実施の
形態１に、これら溝部を組み合わせて形成した場合は実
施の形態２または実施の形態３にそれぞれ属する。本実
施の形態５のサファイア基板Ａ面かつエピタキシャル関
係１によって得られた効果は実施の形態４と同等であっ
た。また、クラックも同様に抑制された。The case where the grooves are formed only in one direction belongs to the first embodiment, and the case where these grooves are formed in combination belongs to the second or third embodiment. The effect obtained by the sapphire substrate A surface and the epitaxial relation 1 of the fifth embodiment is equivalent to that of the fourth embodiment. Also, cracks were similarly suppressed.
【００６３】次に、エピタキシャル関係２の場合、溝部
をサファイア基板Ａ面に関して［０００１］方向に、ま
たはその［０００１］方向と３２．４°の方向に沿って
形成する。前者の溝部の方向はサファイア基板の劈開面
であるＭ面（｛１−１００｝面）を含み、かつサファイ
ア基板Ａ面上に結晶成長したＧａＮのラテラル成長に対
して垂直である。従って、サファイア基板のＣ面を使用
した実施の形態１と同じ効果が得られる。次に後者の溝
部の方向は、サファイア基板の劈開面であるＲ面（｛０
１−１２｝面）を含んでいる。これらの方向の片方を、
または両方をサファイア基板のＡ面上に形成し、これを
加工構造基板とする。Next, in the case of the epitaxial relation 2, the groove is formed in the [0001] direction with respect to the surface of the sapphire substrate A, or along the [0001] direction and 32.4 °. The direction of the former groove portion includes the M plane ({1-100} plane), which is the cleavage plane of the sapphire substrate, and is perpendicular to the lateral growth of GaN crystal-grown on the sapphire substrate A plane. Therefore, the same effect as in the first embodiment using the C surface of the sapphire substrate can be obtained. Next, the direction of the latter groove is determined by the R plane (Ｒ0) which is the cleavage plane of the sapphire substrate.
1-12 ° plane). One of these directions,
Alternatively, both are formed on the surface A of the sapphire substrate, and this is used as a processed structure substrate.
【００６４】片方向のみに溝部を形成した場合は図２の
実施の形態１に、これら溝部を組み合わせて形成した場
合は実施の形態２または実施の形態３にそれぞれ属す
る。本実施の形態５のサファイア基板Ａ面かつエピタキ
シャル関係２によって得られた効果は実施の形態１と同
等であった。また、クラックも同様に抑制された。The case where the grooves are formed only in one direction belongs to the first embodiment shown in FIG. 2, and the case where these grooves are formed in combination belongs to the second or third embodiment. The effect obtained by the sapphire substrate A surface and the epitaxial relation 2 of the fifth embodiment is equivalent to that of the first embodiment. Also, cracks were similarly suppressed.
【００６５】（実施の形態６）本実施の形態６は、実施
形態１の変形例であり、サファイア基板のＣ面をサファ
イア基板のＲ面に変更した以外は上記実施の形態と同一
である。以下に、本実施の形態６で作製した加工構造基
板について説明する。サファイア基板Ｒ面と窒化物半導
体であるＧａＮとのエピタキシャル関係は、（０１１−
２）sapphire／／（２−１−１０）GaN、［２−１−１
０］sapphire／／［０１−１０］GaNである。従って、
サファイア基板Ｒ面に関して［２−１−１０］方向に
｛１−１００｝面を含む溝部を形成する。溝部の方向は
サファイア基板の劈開面であるＭ面（｛１−１００｝
面）を含んでいる。上記方向をサファイア基板のＲ面上
に形成し、これを加工構造基板とする。本実施の形態６
によって得られた貫通転位密度は約１０7〜１０8ｃｍ-2
程度で、一般的な従来技術であるマスクパターンを利用
して得られたそれと比べて若干悪い程度であった。しか
しながら、不純物に起因したＰＬ発光強度は実施の形態
１と同等であった。また、クラックも同様に抑制され
た。(Sixth Embodiment) A sixth embodiment is a modification of the first embodiment, and is the same as the above embodiment except that the C surface of the sapphire substrate is changed to the R surface of the sapphire substrate. Hereinafter, the processed substrate manufactured in the sixth embodiment will be described. The epitaxial relationship between the sapphire substrate R surface and GaN as a nitride semiconductor is (011-
2) sapphire // (2-1-10) GaN, [2-1-1]
0] sapphire // [01-10] GaN. Therefore,
A groove including the {1-100} plane is formed in the [2-1-10] direction with respect to the R plane of the sapphire substrate. The direction of the groove is the M plane ({1-100}) which is the cleavage plane of the sapphire substrate.
Surface). The above direction is formed on the R surface of the sapphire substrate, and this is defined as a processed structure substrate. Embodiment 6
The threading dislocation density obtained by the method is about 10 7 to 10 8 cm -2.
This was slightly worse than that obtained by using a mask pattern as a general conventional technique. However, the PL emission intensity due to the impurities was equivalent to that of the first embodiment. Also, cracks were similarly suppressed.
【００６６】（実施の形態７）本実施の形態７は、実施
形態１〜３の変形例であり、サファイア基板のＣ面を６
Ｈ−ＳｉＣ基板の（０００１）面に変更した以外は上記
実施の形態と同一である。以下に、本実施の形態７で作
製した加工構造基板について説明する。６Ｈ−ＳｉＣ基
板の（０００１）面上に窒化物半導体であるＧａＮをエ
ピタキシャル成長させた場合、６Ｈ−ＳｉＣ基板（００
０１）面とＧａＮとのエピタキシャル関係は、（０００
１）6H−SiC／／（０００１）GaN、［２−１−１０］6H
−SiC／／［２−１−１０］GaN、［０１−１０］sapphi
re／／［０１−１０］GaNである。(Seventh Embodiment) A seventh embodiment is a modification of the first to third embodiments.
This is the same as the above embodiment except that the (0001) plane of the H-SiC substrate is changed. Hereinafter, the processed substrate manufactured in the seventh embodiment will be described. When GaN as a nitride semiconductor is epitaxially grown on the (0001) plane of the 6H-SiC substrate, the 6H-SiC substrate (00
The (01) plane and the epitaxial relationship between GaN are (000)
1) 6H-SiC // (0001) GaN, [2-1-10] 6H
-SiC // [2-1-10] GaN, [01-10] sapphi
re // [01-10] GaN.
【００６７】従って、溝を６Ｈ−ＳｉＣ基板（０００
１）面に関して［２−１−１０］方向に、あるいは［０
１−１０］方向に沿って形成する。前者の溝部の方向は
６Ｈ−ＳｉＣ基板（０００１）面の劈開面である｛１−
１００｝面を含んでおり、後者のそれは６Ｈ−ＳｉＣ基
板（０００１）面上に結晶成長したＧａＮのラテラル成
長に対して垂直である。これらの方向の片方を、または
両方を６Ｈ−ＳｉＣ基板（０００１）面上に形成し、こ
れを加工構造基板とする。Accordingly, the grooves are formed on the 6H-SiC substrate (000
1) In the [2-1-10] direction or [0
1-10]. The direction of the former groove is the cleavage plane of the (0001) plane of the 6H-SiC substrate, {1-
It contains a 100 ° plane, which is perpendicular to the lateral growth of GaN crystal grown on the (0001) plane of the 6H—SiC substrate. One or both of these directions are formed on the 6H-SiC substrate (0001) surface, and this is used as a processed structure substrate.
【００６８】片方向のみに溝を形成した場合は実施の形
態１に、これら溝部を組み合わせて形成した場合は実施
の形態２または実施の形態３に属する。本実施の形態７
で得られた加工構造基板による効果は実施の形態４と同
等であった。The case where the groove is formed only in one direction belongs to the first embodiment, and the case where these grooves are formed in combination belongs to the second or third embodiment. Embodiment 7
The effect obtained by the processed substrate obtained in the above was equivalent to that of the fourth embodiment.
【００６９】（実施の形態８）本実施の形態８は、実施
形態１から実施の形態３の変形例であり、サファイア基
板のＣ面をＭｇＡｌ2Ｏ4（マグネシアスピネル）基板の
（１１１）面に変更した以外は上記実施の形態と同一で
ある。以下に、本実施の形態８で作製した加工構造基板
について説明する。(Eighth Embodiment) An eighth embodiment is a modification of the first to third embodiments, in which the C plane of the sapphire substrate is changed to the (111) plane of a MgAl 2 O 4 (magnesia spinel) substrate. This embodiment is the same as the above-described embodiment except that it has been changed to. Hereinafter, the processed substrate manufactured in the eighth embodiment will be described.
【００７０】ＭｇＡｌ2Ｏ4基板の（１１１）面上に窒化
物半導体であるＧａＮをエピタキシャル成長させた場
合、 ＭｇＡｌ2Ｏ4基板（１１１）面とＧａＮとのエピ
タキシャル関係は、（１１１）MgAl2O4／／（０００
１）GaN、［−１１０］MgAl2O4／／［２−１−１０］Ga
N、［１１−２］MgAl2O4／／［０１−１０］GaNであ
る。[0070] When the GaN is a nitride semiconductor on MgAl 2 O 4 substrate (111) surface is epitaxially grown, MgAl 2 O 4 substrate (111) epitaxial relationship between the surface and GaN, (111) MgAl 2 O 4 /// (000
1) GaN, [- 110] MgAl 2 O 4 // [2-1-10] Ga
N, a [11-2] MgAl 2 O 4 // [01-10] GaN.
【００７１】従って、ＭｇＡｌ2Ｏ4基板の（１１１）面
上に関して［−１１０］方向に｛１００｝面を含む溝部
を、あるいは［１１−２］方向に沿って溝部を形成す
る。前者の溝部の方向はＭｇＡｌ2Ｏ4基板（１１１）面
の劈開面である｛１００｝面を含んでおり、後者のそれ
はＭｇＡｌ2Ｏ4基板（１１１）面上に結晶成長したＧａ
Ｎのラテラル成長に対して垂直である。これらの方向の
片方を、または両方をＭｇＡｌ2Ｏ4基板（１１１）面上
に形成し、これを加工構造基板とする。Accordingly, a groove including a {100} plane in the [−110] direction or a groove along the [11-2] direction is formed on the (111) plane of the MgAl 2 O 4 substrate. The direction of the groove includes the {100} plane, which is the cleavage plane of the (111) plane of the MgAl 2 O 4 substrate, and the direction of the groove includes the crystal grown on the (111) plane of the MgAl 2 O 4 substrate.
Perpendicular to N lateral growth. One or both of these directions are formed on the MgAl 2 O 4 substrate (111) surface, and this is used as a processed substrate.
【００７２】１方向のみに溝部を形成した場合は実施の
形態１に、これら溝部を組み合わせて形成した場合は実
施の形態２または実施の形態３にそれぞれ属する。本実
施の形態８で得られた加工構造基板による効果は実施の
形態４と同等であった。The case where grooves are formed only in one direction belongs to the first embodiment, and the case where these grooves are formed in combination belongs to the second or third embodiment. The effect of the processed substrate obtained in the eighth embodiment was equivalent to that of the fourth embodiment.
【００７３】（実施の形態９）図５（ａ）は、本実施の
形態９によって作製されたＧａＮ膜の構成図を示す。図
５（ｂ）は、本実施の形態９で作製するＧａＮ膜の基板
を示す図である。本実施の形態は、サファイア基板のＣ
面上に無秩序に凹凸部１１３を形成した加工構造基板１
００と、加工構造基板直上にＧａＮ膜１２２を３０μｍ
成長させた構造からなる。以下に、本実施の形態９で作
製した加工構造基板１００について説明すると共に、Ｈ
ＶＰＥ法を用いたＧａＮ成長厚膜の作製方法について記
述する。(Embodiment 9) FIG. 5A shows a configuration diagram of a GaN film manufactured according to Embodiment 9 of the present invention. FIG. 5B is a diagram illustrating a GaN film substrate manufactured in the ninth embodiment. In this embodiment, the sapphire substrate C
Processed structure substrate 1 having irregular portions 113 formed randomly on its surface
00 and a GaN film 122 of 30 μm
Consists of a grown structure. Hereinafter, the processed structure substrate 100 manufactured in the ninth embodiment will be described.
A method for producing a GaN grown thick film using the VPE method will be described.
【００７４】成長用基板としてサファイア基板のＣ面を
使用した。図５（ｂ）に示してある加工構造基板１００
は、Ａｒ+イオンミリング法を用いてサファイア基板表
面上に無秩序の凹凸部１１３を形成した。この凹凸部１
１３は、表面荒さ計測で平均高低差が約３μｍ、凹凸部
の平均周期が約１３μｍ程度であった。The C-plane of the sapphire substrate was used as a growth substrate. The processing structure substrate 100 shown in FIG.
Formed irregular irregularities 113 on the sapphire substrate surface by using the Ar + ion milling method. This uneven part 1
In No. 13, the average height difference was about 3 μm in the surface roughness measurement, and the average period of the uneven portions was about 13 μm.
【００７５】次に、上記工程によって作製された凹凸部
１１３を有する加工構造基板１００上にＧａＮ膜１２２
の結晶成長を行う。まず、加工構造基板１００を有機溶
媒にて十分に洗浄し、ＨＶＰＥ装置内にセッティングし
た。ＧａＮ膜１２２結晶成長前に、Ｈ2ガスフロー中、
基板温度１０２５℃で、加工構造基板１００を約１０分
間、サーマルクリーニングした。次にＧａＮ膜１２２を
結晶成長させるために、Ｖ族ガスとしてＮＨ3ガスとキ
ャリアＨ2ガスをそれぞれ２０００ｃｃ／ｍｉｎ、１０
０００ｃｃ／ｍｉｎで混合したガスを、ＩＩＩ族ガスに
ついてはＨＶＰＥ装置内に予め約７００℃の温度で保持
されたＧａ金属上に、ＨＣｌガス１００ｃｃ／ｍｉｎを
供給してＧａとＨＣｌガスとの反応生成物であるＩＩＩ
族塩化物とキャリアＨ2ガス１０００ｃｃ／ｍｉｎとを
混合したガスを、それぞれ加工構造基板１００がセッテ
ィングされているＨＶＰＥ成長槽に送り込み、ＧａＮ膜
１２２を約３０μｍ成長させた。このようにして図５
（ａ）に示すＧａＮ膜が形成できる。Next, the GaN film 122 is formed on the processing structure substrate 100 having the concave and convex portions 113 formed by the above steps.
Is grown. First, the processed structure substrate 100 was sufficiently washed with an organic solvent and set in an HVPE apparatus. Before GaN layer 122 crystal growth, in H 2 gas flow,
The substrate 100 was thermally cleaned at a substrate temperature of 1025 ° C. for about 10 minutes. Next, in order to grow the crystal of the GaN film 122, an NH 3 gas and a carrier H 2 gas are used as group V gases at 2000 cc / min and 10
HCl gas is supplied at 100 cc / min onto Ga metal previously held at a temperature of about 700 ° C. in a HVPE apparatus for a group III gas, and a reaction mixture of Ga and HCl gas is produced. The thing III
A mixed gas of a group chloride and a carrier H 2 gas of 1000 cc / min was sent to an HVPE growth tank in which the processed structure substrate 100 was set, and a GaN film 122 was grown to about 30 μm. Thus, FIG.
The GaN film shown in FIG.
【００７６】ＧａＮ膜１２２の厚みが５μｍを越えた辺
りから、加工構造基板１００表面に作製した凹凸部１１
３が空洞部を残したままＧａＮ膜１２２で覆われ、平坦
化し始めた。また、さらに成長を続け、ＧａＮ膜１２２
の厚みが３０μｍで貫通転位の密度は約１０8ｃｍ-2程
度になった。基板表面を光学顕微鏡で観測したところク
ラックは発生していなかった。本実施の形態９で得られ
たＧａＮ膜中の貫通転位密度の値は、従来より報告され
ているマスクパターンを使用しないＨＶＰＥ法を用いた
厚膜成長方法のそれと同程度であった。しかしながら、
直接サファイア基板上に結晶成長させた従来の厚膜成長
方法に比べて、本実施の形態９の加工構造基板を使用し
て作製した成長膜には、その初期成長段階において成長
膜表面にクラックは発生しておらず、同じ貫通転位密度
を有していても成長厚膜の厚みは薄い。When the thickness of the GaN film 122 exceeds about 5 μm, the uneven portions 11 formed on the surface of the processing structure substrate 100 are formed.
3 was covered with the GaN film 122 while leaving the cavity, and began to be planarized. In addition, the GaN film 122 is further grown,
Was 30 μm thick, and the density of threading dislocations was about 10 8 cm −2 . When the substrate surface was observed with an optical microscope, no cracks occurred. The value of the threading dislocation density in the GaN film obtained in the ninth embodiment was almost the same as that of the conventionally reported thick film growth method using the HVPE method without using a mask pattern. However,
Compared to the conventional thick film growth method in which crystals are grown directly on a sapphire substrate, the growth film manufactured using the processed structure substrate of the ninth embodiment has cracks on the growth film surface in the initial growth stage. Even though they do not occur and have the same threading dislocation density, the thickness of the grown thick film is small.
【００７７】以上、各実施の形態においては、形成され
る窒化物半導体としてＧａＮを例に説明したが、これを
他の窒化物半導体、例えばＡｌxＧａyＩｎ1-x-yＮ（０
≦ｘ≦１、０≦ｙ≦１）や、あるいは、ＡｌxＧａyＩｎ
1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１）の構成元素の一部
（組成比１０％以下）をＢ、Ｃｒ、Ｖ、Ｔｉ、Ｎｂ、Ｔ
ａ、Ｚｒ、Ｓｃ、Ｔｌ、Ｇｄ、Ｌａ、Ａｓ、Ｐ、Ｓｂな
どの元素で置換した材料であっても良い。As described above, in each embodiment, GaN is described as an example of a nitride semiconductor to be formed. However, this may be replaced with another nitride semiconductor, for example, Al x Ga y In 1-xy N (0
≦ x ≦ 1,0 ≦ y ≦ 1 ) or, alternatively, Al x Ga y In
Some of the constituent elements of 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) (composition ratio: 10% or less) are B, Cr, V, Ti, Nb, T
It may be a material substituted with elements such as a, Zr, Sc, Tl, Gd, La, As, P, and Sb.
【００７８】（実施の形態１０）図６は、本実施の形態
１０によって作製されたＬＤ素子構造を示してる。本実
施の形態では、実施形態２で作製されたｎ型ＧａＮ膜付
き加工構造基板２００直上に、ＭＯＣＶＤ装置を用いて
発光素子構造としてＬＤ素子構造を作製した例である。(Embodiment 10) FIG. 6 shows an LD device structure manufactured according to the tenth embodiment. This embodiment is an example in which an LD element structure is manufactured as a light emitting element structure using a MOCVD apparatus directly above the processed structure substrate 200 with an n-type GaN film manufactured in Embodiment 2.
【００７９】以下に、本実施の形態の半導体発光素子の
製造方法について説明する。Hereinafter, a method for manufacturing the semiconductor light emitting device of the present embodiment will be described.
【００８０】まず、実施の形態２で説明した方法で作製
した窒化物半導体構造（加工構造基板と加工構造基板上
のｎ型ＧａＮ膜）２００をＭＯＣＶＤ装置に搬送し、１
０５０℃でサーマルクリーニングを行った。ＭＯＣＶＤ
装置に装備されている原料ガスの内、Ｖ族原料ガスとし
てＮＨ3ガスを、ＩＩＩ族ガスとしてＴＭＧ（トリメチ
ルガリウム）とドナー不純物としてＳｉＨ4（シラン）
ガスを用い、成長温度１０００℃で第１のＳｉドープｎ
型ＧａＮ層２０１を窒化物半導体構造上に３μｍ成長さ
せた。First, the nitride semiconductor structure (processed structure substrate and n-type GaN film on the processed structure substrate) 200 manufactured by the method described in the second embodiment is transported to the MOCVD apparatus.
Thermal cleaning was performed at 050 ° C. MOCVD
Among the source gases provided in the apparatus, NH 3 gas is used as a group V source gas, TMG (trimethylgallium) is used as a group III gas, and SiH 4 (silane) is used as a donor impurity.
The first Si-doped n at a growth temperature of 1000 ° C. using a gas
The type GaN layer 201 was grown on the nitride semiconductor structure by 3 μm.
【００８１】続いて、第２のクラッド層を作製するため
に、原料ガスとしてＮＨ3、ＴＭＧとＴＭＡ（トリメチ
ルアルミニウム）を、ドナー不純物としてＳｉＨ4ガス
を用い、Ｓｉドープｎ型Ａｌ0.1Ｇａ0.9Ｎ層２０２を
０．４μｍ成長させた。Subsequently, in order to form a second clad layer, NH 3 , TMG and TMA (trimethylaluminum) were used as source gases, SiH 4 gas was used as donor impurities, and Si-doped n-type Al 0.1 Ga 0.9 N Layer 202 was grown 0.4 μm.
【００８２】次に、第３の光ガイド層を作製するために
原料ガスとしてＮＨ3とＴＭＧを、ドナー不純物として
ＳｉＨ4ガスを用い、Ｓｉドープｎ型ＧａＮ層２０３を
０．１μｍ成長させた。Next, a Si-doped n-type GaN layer 203 was grown to 0.1 μm by using NH 3 and TMG as source gases and SiH 4 gas as donor impurities to form a third optical guide layer.
【００８３】次に、第４の多重量子井戸活性層を作製す
るために原料ガスとしてＮＨ3、ＴＭＧとＴＭＩ（トリ
メチルインジウム）を、ドナー不純物としてＳｉＨ4ガ
スを用い、Ｓｉドープｎ型の多重量子井戸Ｉｎ0.2Ｇａ
0.8Ｎ（２ｎｍ）／Ｉｎ0.05Ｇａ0.95Ｎ（３ｎｍ）層２
０４を５周期作製した。続いて、上記量子井戸活性層中
のＩｎが活性層直上の窒化物半導体層を成長中に蒸発し
てしまわないようにｐ型Ａｌ0.2Ｇａ0.8Ｎ蒸発防止層２
０５を３０ｎｍ成長させた。Next, NH 3 , TMG and TMI (trimethylindium) were used as source gases and SiH 4 gas was used as donor impurities to form a fourth multi-quantum well active layer. Well In 0.2 Ga
0.8 N (2 nm) / In 0.05 Ga 0.95 N (3 nm) layer 2
04 were manufactured in five cycles. Subsequently, the p-type Al 0.2 Ga 0.8 N evaporation preventing layer 2 is used to prevent In in the quantum well active layer from evaporating during growth of the nitride semiconductor layer immediately above the active layer.
05 was grown to 30 nm.
【００８４】次に、第５の光ガイド層を作製するために
原料ガスとしてＮＨ3とＴＭＧを、アクセプタ不純物と
してＥｔＣｐ2Ｍｇ（ビスエチルシクロペンタジエニル
マグネシウム）を用い、Ｍｇドープｐ型ＧａＮ層２０６
を０．１μｍ成長させた。Next, to form the fifth optical guide layer, NH 3 and TMG were used as source gases, EtCp 2 Mg (bisethylcyclopentadienyl magnesium) was used as an acceptor impurity, and a Mg-doped p-type GaN layer was used. 206
Was grown 0.1 μm.
【００８５】次に、第６のクラッド層を作製するため
に、原料ガスとしてＮＨ3、ＴＭＧとＴＭＡを、アクセ
プタ不純物としてＥｔＣｐ2Ｍｇガスを用い、Ｍｇドー
プｐ型Ａｌ0.1Ｇａ0.9Ｎ層２０７を０．４μｍ成長させ
た。Next, in order to form a sixth clad layer, NH 3 , TMG and TMA were used as source gases, EtCp 2 Mg gas was used as acceptor impurities, and a Mg-doped p-type Al 0.1 Ga 0.9 N layer 207 was formed. The growth was 0.4 μm.
【００８６】最後に第７のコンタクト層を作製するため
に、原料ガスとしてＮＨ3、ＴＭＧとＴＭＡ（トリメチ
ルアルミニウム）を、アクセプタ不純物としてＥｔＣｐ
2Ｍｇガスを用い、Ｍｇドープｐ型ＧａＮ層２０８を
０．５μｍ成長させた。Finally, to form a seventh contact layer, NH 3 , TMG and TMA (trimethylaluminum) were used as source gases, and EtCp was used as an acceptor impurity.
With 2 Mg gas, and the Mg-doped p-type GaN layer 208 is 0.5μm growth.
【００８７】さらに、ＬＤ素子化のために正電極２１
０、負電極２０９をそれぞれＭｇドープｐ型ＧａＮ層２
０８、Ｓｉドープｎ型ＧａＮ層２０１上に形成した。上
記ＬＤ素子構造のｎ型層とｐ型層の積層方法は、先にｐ
型層を積層して、活性層、ｎ型層を積層しても良い。Further, the positive electrode 21 is used for forming an LD element.
0, and the negative electrode 209 is a Mg-doped p-type GaN layer 2 respectively.
08, formed on the Si-doped n-type GaN layer 201. The method for laminating the n-type layer and the p-type layer of the LD element structure is as follows.
The active layer and the n-type layer may be stacked by stacking the mold layers.
【００８８】また、上記ＬＤ素子構造は、実施の形態２
で作製した表面の平坦なｎ型ＧａＮ膜が付いた加工構造
基板２００を使用したが、実施の形態１、３〜９の方法
で作製されたＧａＮ膜を使用してもよい。さらには、各
実施の形態でのＧａＮ膜の形成と本実施の形態でのＬＤ
素子構造の作製を一装置内部で一貫して作製しても構わ
ない。あるいは、各実施の形態により得られたＧａＮ膜
から加工構造基板を除去したものを用いても構わない。Further, the LD element structure is similar to that of the second embodiment.
Although the processed structure substrate 200 provided with the n-type GaN film having a flat surface as described above is used, a GaN film produced by the method of Embodiments 1, 3 to 9 may be used. Further, the formation of the GaN film in each embodiment and the LD in this embodiment
The element structure may be manufactured consistently within one device. Alternatively, a GaN film obtained by removing the processed substrate from the GaN film obtained in each embodiment may be used.
【００８９】本実施の形態１０によって作製されたＬＤ
素子を５０℃雰囲気下、２ｍＷ光出力の高温加速試験に
かけたところ室温時使用換算で８０００時間以上の連続
発振寿命を確認した。この連続発振寿命は、従来技術に
よって作製されたＬＤ素子を同様の高温加速試験にかけ
て得られた寿命の約２０％以上の向上であった。このよ
うな信頼性の高いＬＤ素子が実現できたのは、上記実施
の形態による転位密度の低減および不純物混入防止の効
果によるものである。The LD manufactured according to the tenth embodiment
The device was subjected to a high-temperature acceleration test at a light output of 2 mW in an atmosphere of 50 ° C., and a continuous oscillation life of 8000 hours or more in use at room temperature was confirmed. This continuous oscillation life was about 20% or more of the life obtained by subjecting the LD device manufactured by the conventional technique to the same high-temperature acceleration test. The reason that such a highly reliable LD element can be realized is due to the effect of reducing the dislocation density and preventing impurities from being mixed according to the above embodiment.
【００９０】（実施の形態１１）図７は、本実施の形態
１１によって作製された発光素子構造としてＬＥＤ素子
構造を示めす。本実施の形態では、上記実施の形態で作
製された窒化物半導体構造上に、ＭＢＥ装置を用いてＬ
ＥＤ素子構造を作製した例について説明する。(Embodiment 11) FIG. 7 shows an LED element structure as a light emitting element structure manufactured according to the eleventh embodiment. In this embodiment mode, L is formed on the nitride semiconductor structure manufactured in the above embodiment mode using an MBE apparatus.
An example in which an ED element structure is manufactured will be described.
【００９１】実施の形態１で作製されたｎ型ＧａＮ膜付
き加工構造基板３００をＭＢＥ装置に搬送し、第１のｎ
型ＧａＮ層３０１を２μｍ成長させた。次に、第２のｎ
型単一量子井戸Ｉｎ0.45Ｇａ0.55Ｎ層３０２を４ｎｍ作
製した。続いて、上記量子井戸活性層中のＩｎが活性層
直上の窒化物半導体層を成長中に蒸発してしまわないよ
うにｐ型Ａｌ0.1Ｇａ0.9Ｎ蒸発防止層３０３を１００ｎ
ｍ成長させた。最後に、第３のｐ型ＧａＮコンタクト層
３０４を０．４μｍ成長させた。The processed structure substrate 300 with the n-type GaN film manufactured in the first embodiment is transported to the MBE apparatus, and the first n
The type GaN layer 301 was grown by 2 μm. Next, the second n
A single quantum well In 0.45 Ga 0.55 N layer 302 was formed to a thickness of 4 nm. Subsequently, 100 n of the p-type Al 0.1 Ga 0.9 N evaporation preventing layer 303 is formed to prevent In in the quantum well active layer from evaporating during growth of the nitride semiconductor layer immediately above the active layer.
m. Finally, a third p-type GaN contact layer 304 was grown to 0.4 μm.
【００９２】さらに、ＬＥＤ素子化のため、正電極３０
６、負電極３０５をそれぞれＭｇドープ第３のｐ型Ｇａ
Ｎコンタクト層３０４、第１のｎ型ＧａＮ層３０１上に
形成した。Further, a positive electrode 30 is used for forming an LED element.
6. The negative electrode 305 is made of Mg-doped third p-type Ga
The N contact layer 304 and the first n-type GaN layer 301 were formed.
【００９３】本実施の形態１１によって作製されたＬＥ
Ｄ素子の電子−光子変換効率を測定したところ、実用上
問題ないと見なすことのできる５％以上の素子がウエハ
ー全体の約８８％以上存在し、従来技術によるＬＥＤ素
子歩留まり率を約１３％アップすることができた。ま
た、同ＬＥＤ素子を１０００時間後の信頼試験にかけた
ところ、試験開始時の９７％以上の発光強度を得ること
ができた。これにより実用上の信頼性も確保された。こ
のような信頼性の高いＬＥＤ素子が実現できたのは、上
記実施の形態による転位密度の低減および不純物混入防
止の効果、クラック防止の効果によるものである。The LE manufactured according to the eleventh embodiment
When the electron-photon conversion efficiency of the D element was measured, about 88% or more of the entire wafer was found to have about 5% or more of elements that can be regarded as having no problem in practical use, and the LED element yield rate by the conventional technique was increased by about 13%. We were able to. When the LED was subjected to a reliability test after 1000 hours, 97% or more of the emission intensity at the start of the test could be obtained. This has also ensured practical reliability. The reason why such a highly reliable LED element can be realized is due to the effect of reducing the dislocation density, the effect of preventing the contamination of impurities, and the effect of preventing cracks according to the above embodiment.
【００９４】また、上記ＬＥＤ素子構造は、実施の形態
１で作製したｎ型ＧａＮ膜が付いた加工構造基板３００
を使用したが、実施の形態２〜９の方法で作製されたＧ
ａＮ膜を使用してもよい。さらには、各実施の形態での
ＧａＮ膜の形成と本実施の形態でのＬＤ素子構造の作製
を一装置内部で一貫して作製しても構わない。あるい
は、各実施の形態により得られたＧａＮ膜から加工構造
基板を除去したものを用いても構わない。The above-mentioned LED element structure is the same as that of the processed structure substrate 300 having the n-type GaN film formed in the first embodiment.
Was used, but G produced by the method of Embodiments 2 to 9 was used.
An aN film may be used. Further, the formation of the GaN film in each embodiment and the manufacture of the LD element structure in this embodiment may be consistently manufactured in one device. Alternatively, a GaN film obtained by removing the processed substrate from the GaN film obtained in each embodiment may be used.
【００９５】（実施の形態１２）図９（ａ）は、本実施
の形態によって作製されたＧａＮ膜４０５の構成図を示
す。また、図９（ａ）中の破線（ＧａＮ層４０２とＧａ
Ｎ膜４０５との境界線）は図９（ｃ）の溝４０３の凹凸
形状に対応している。本実施の形態１２は、サファイア
基板４００上に結晶成長したＧａＮバッファ層４０１、
ＧａＮ層４０２、ＧａＮ層４０２上に形成された溝４０
３、上記溝４０３によって生じた空洞部４０４とＧａＮ
膜４０５から構成されている。(Embodiment 12) FIG. 9A shows a configuration diagram of a GaN film 405 manufactured according to the present embodiment. Also, the broken line (GaN layer 402 and Ga
A boundary line with the N film 405) corresponds to the uneven shape of the groove 403 in FIG. In the twelfth embodiment, a GaN buffer layer 401 crystal-grown on a sapphire substrate 400,
GaN layer 402, groove 40 formed on GaN layer 402
3. The cavities 404 formed by the grooves 403 and GaN
It is composed of a film 405.
【００９６】次に、本実施の形態１２の作製方法につい
て説明する。成長用基板はサファイア基板のＣ面を使用
した。まず、サファイア基板４００をＭＯＣＶＤ装置炉
内に搬送し、基板温度１１００℃、Ｈ2雰囲気中で１０
分間サーマルクリーニングを行った。続いて、ＩＩＩ族
原料としてトリメチルガリウム（ＴＭＧ）とＶ族原料と
してアンモニア（ＮＨ3）を成長炉内に供給し、成長温
度５５０℃でＧａＮバッファ層４０１を３０ｎｍ成長し
た。上記成長は、ＧａＮバッファ層以外にＡｌＮバッフ
ァ層を使用しても良い。これらバッファ層の成長は窒化
物半導体結晶成長における周知技術である。ＧａＮバッ
ファ層４０１を成長した後、基板温度を１０５０℃まで
昇温させて、ＧａＮ層４０２を３μｍ成長させた。次
に、ＧａＮ層４０２まで結晶成長した基板（以下、サフ
ァイア付きＧａＮ基板と記す。）をＭＯＣＶＤ装置炉か
ら取り出して、ＧａＮ層４０２面上にＦＩＢ法を用いて
ＧａＮ結晶に対して＜１１−２０＞方向に溝４０３を形
成した。溝４０３の側壁面はＧａＮ結晶のへき開面であ
る｛１−１００｝面を含んでいる。このときに形成され
た溝４０３の上面図と断面図をそれぞれ図９（ｂ）と図
９（ｃ）に示している。図９に示されるように、成長面
側にＧａＮ膜が設けられた基板となっている。Next, a manufacturing method of the twelfth embodiment will be described. As the growth substrate, the C surface of the sapphire substrate was used. First, the sapphire substrate 400 is transferred into an MOCVD apparatus furnace, and the substrate temperature is set at 1100 ° C. in an H 2 atmosphere.
Thermal cleaning was performed for minutes. Subsequently, trimethyl gallium (TMG) as a group III material and ammonia (NH 3 ) as a group V material were supplied into a growth furnace, and a GaN buffer layer 401 was grown at a growth temperature of 550 ° C. to a thickness of 30 nm. The growth may use an AlN buffer layer other than the GaN buffer layer. The growth of these buffer layers is a well-known technique in nitride semiconductor crystal growth. After growing the GaN buffer layer 401, the substrate temperature was raised to 1050 ° C. to grow the GaN layer 402 to 3 μm. Next, the substrate (hereinafter, referred to as a sapphire-attached GaN substrate) having grown to the GaN layer 402 is taken out of the furnace of the MOCVD apparatus, and the surface of the GaN layer 402 is formed on the GaN layer 402 surface by using the FIB method. The groove 403 was formed in the> direction. The side wall surface of the groove 403 includes a {1-100} plane which is a cleavage plane of the GaN crystal. FIGS. 9B and 9C show a top view and a cross-sectional view of the groove 403 formed at this time. As shown in FIG. 9, the substrate has a GaN film provided on the growth surface side.
【００９７】溝４０３は、幅ｂ＝５μｍ、深さｈ＝２μ
ｍで、溝と溝の間隔（１周期）Ｌ＝１０μｍである。こ
のときの溝の幅ｂと溝の深さｈとの関係は少なくともｈ
≧０．２×ｂとする。The groove 403 has a width b = 5 μm and a depth h = 2 μm.
m, the interval between grooves (one cycle) L = 10 μm. At this time, the relationship between the groove width b and the groove depth h is at least h.
≧ 0.2 × b.
【００９８】上記手法によって形成された溝４０３を含
むＧａＮ層４０２上にＧａＮ膜４０５をＨＶＰＥ法を用
いて２００μｍ成長した。このＧａＮ膜４０５の作成方
法について下記に示す。The GaN film 405 was grown on the GaN layer 402 including the groove 403 formed by the above method by 200 μm by HVPE. The method of forming the GaN film 405 will be described below.
【００９９】まず、上記サファイア付きＧａＮ膜基板を
有機溶媒にて十分に洗浄し、ＨＶＰＥ装置内に搬送す
る。次にＧａＮ膜４０５を結晶成長させるために、Ｖ族
ガスとしてＮＨ3ガスとキャリアＨ2ガスをそれぞれ２０
００ｃｃ／ｍｉｎ、１００００ｃｃ／ｍｉｎで混合した
ガスを、ＩＩＩ族ガスについてはＨＶＰＥ装置内に予め
約７００℃の温度で保持されたＧａ金属上に、ＨＣｌガ
ス１００ｃｃ／ｍｉｎを供給してＧａとＨＣｌガスとの
反応生成物であるＩＩＩ族塩化物とキャリアＨ2ガス１
０００ｃｃ／ｍｉｎとを混合したガスを、それぞれＨＶ
ＰＥ成長炉に送り込み、ＧａＮ膜４０５を２００μｍ成
長させた。ＧａＮ膜４０５は溝４０３を完全に埋没させ
て平滑に成長した。光学顕微鏡でＧａＮ膜４０５の表面
観察を行ったところ、クラックは発生していなかった。
本実施の形態１２で得られたＧａＮ膜４０５の貫通転位
密度は約１０6〜１０7ｃｍ-2であった。また、前記実施
の形態同様にＳｉＯ2等のマスクパターンを使用してい
ないため、不純物の混入を防ぐことができた。First, the GaN film substrate with sapphire is sufficiently washed with an organic solvent and transported into an HVPE apparatus. Next, in order to grow the crystal of the GaN film 405, NH 3 gas and carrier H 2 gas are used as group V gases for 20 times respectively.
A gas mixed at 00 cc / min and 10,000 cc / min, and for a group III gas, 100 cc / min of HCl gas is supplied onto Ga metal previously held at a temperature of about 700 ° C. in an HVPE apparatus to supply Ga and HCl gas. Group III chloride, which is a reaction product of H 2 with carrier H 2 gas 1
000 cc / min and HV
The wafer was fed into a PE growth furnace, and a GaN film 405 was grown to 200 μm. The GaN film 405 grew smoothly by completely burying the groove 403. When the surface of the GaN film 405 was observed with an optical microscope, no crack was generated.
The threading dislocation density of the GaN film 405 obtained in the twelfth embodiment was about 10 6 to 10 7 cm -2 . Further, since a mask pattern such as SiO 2 was not used as in the above-described embodiment, it was possible to prevent impurities from being mixed.
【０１００】溝４０３の断面形状は矩形であったが、Ｇ
ａＮ膜４０５が成長する段階で｛１−１０１｝ファセッ
ト面が自己形成された（図９（ｄ））。これは｛１−１
０１｝面がその他の面方位に比べてＧａＮの結晶成長速
度の遅い面であるためである。本実施の形態１２で溝４
０３を＜１１−２０＞方向に形成したのは、窒化物半導
体結晶（特にＧａＮ結晶）に関して、｛０００１｝面に
比べて結晶成長速度の遅い｛１−１０１｝面を溝４０３
の側壁面として出現させるためである。従って、窒化物
半導体結晶の｛１−１０１｝面（あるいはファセット面
として）が現れる方法であれば、上記溝の＜１１−２０
＞方向に限るものではない。Although the cross-sectional shape of the groove 403 was rectangular,
At the stage when the aN film 405 grew, the {1-101} facet plane was self-formed (FIG. 9D). This is $ 1-1
This is because the 01 ° plane has a lower GaN crystal growth rate than other plane orientations. Groove 4 in Embodiment 12
03 is formed in the <11-20> direction because the {1-101} plane of the nitride semiconductor crystal (especially GaN crystal), which has a lower crystal growth rate than the {0001} plane, has a groove 403.
This is because it appears as a side wall surface. Therefore, if the {1-101} plane (or as a facet plane) of the nitride semiconductor crystal appears, the above-mentioned groove <11-20>
> It is not limited to the direction.
【０１０１】ＧａＮ膜４０５が溝４０３を埋没させてい
くプロセスについて観察した結果以下のことがわかっ
た。ＧａＮ層４０２上に形成された溝４０３は、ＧａＮ
膜４０５の成長とともに溝の深さが深くなった。これ
は、｛０００１｝面での成長が｛１−１０１｝面での結
晶成長よりも早いために溝が埋まらずに成長軸方向に成
長が促進されたため、あたかも溝の深さが深くなったよ
うに見えるためである（図９（ｄ））。つまり、｛１−
１０１｝面が他の面よりもＧａＮの結晶成長速度が遅い
ため（表面拡散長距離が長い）、｛１−１０１｝面に飛
来してきたＧａ原子がＧａＮとなって取り込まれる前に
｛０００１｝面にＧａ原子が吐き出されてしまい、｛０
００１｝面上でＮ原子と結合してＧａＮが成長するもの
と考えられる。As a result of observing the process in which the GaN film 405 fills the groove 403, the following was found. The groove 403 formed on the GaN layer 402 is made of GaN
As the film 405 grew, the depth of the groove increased. This is because the growth on the {0001} plane was faster than the crystal growth on the {1-101} plane, and the growth was promoted in the direction of the growth axis without filling the groove, so that the depth of the groove was increased. This is because it looks like (FIG. 9D). That is, ｛1-
Since the {101} plane has a lower GaN crystal growth rate than other planes (having a longer surface diffusion long distance), the {0001} plane is introduced before the Ga atoms flying to the {1-101} plane are incorporated as GaN. Ga atoms are ejected to the surface, and
It is considered that GaN grows by bonding to N atoms on the 001 ° plane.
【０１０２】ＧａＮ膜４０５の結晶成長が進むにつれて
｛０００１｝面の成長面積が減少し、最終的には｛１−
１０１｝ファセット面で囲まれた三角形状の凹凸形状を
有する溝が形成される。このときの構成を図９（ｄ）の
実線で示す。図９（ａ）中の破線は図９（ｃ）の溝４０
３に対応している。さらにＧａＮの結晶成長が進むと吐
き出し先となる｛０００１｝面がないために（｛１−１
０１｝ファセット面しかないために）、今度は｛１−１
０１｝ファセット面が結晶成長し始める。これは、｛０
００１｝面の成長が成長軸方向の成長であるのに対し
て、｛１−１０１｝ファセット面の成長は擬似的にラテ
ラル方向（成長軸に対して横方向）への成長である。こ
の｛１−１０１｝ファセット面の成長が始まることによ
って溝部４０３が埋まり始める。しかしながら、｛１−
１０１｝ファセット面で溝部が覆われるまで成長軸方向
に成長が進んでいたため、溝の深さが溝４０３を形成し
たときの深さよりも深くなっていること（原料ガスが入
り込みにくくなっている）と、溝部の両隣りからラテラ
ル成長によって結晶成長してきたＧａＮは溝の中央で会
合するが、若干の結晶配向関係の違いにより完全に結合
せずに隙間が生じる。この時の構成を図９（ｅ）に示
す。図９（ｅ）中の破線及び点線は、それぞれ図９
（ｃ）と図９（ｄ）の構成図に対応している。以上の要
因が空洞部４０４を形成するものとなる。As the crystal growth of the GaN film 405 proceeds, the growth area of the {0001} plane decreases, and finally the {1-
A groove having a triangular concavo-convex shape surrounded by a 101 ° facet surface is formed. The configuration at this time is shown by a solid line in FIG. The broken line in FIG. 9A indicates the groove 40 in FIG.
3 is supported. Further, as the crystal growth of GaN progresses, there is no {0001} plane as a discharge destination ({1-1}).
01 because there is only facet face), this time $ 1-1
The 01 facet plane begins to grow. This is $ 0
While the growth of the {001} plane is in the growth axis direction, the growth of the {1-101} facet plane is growth in a pseudo lateral direction (lateral to the growth axis). When the growth of the {1-101} facet surface starts, the groove 403 starts to be filled. However,
Since the growth proceeded in the growth axis direction until the groove portion was covered with the 101 ° facet surface, the depth of the groove should be deeper than the depth when the groove 403 was formed (it is difficult for the source gas to enter). ) And GaN crystal-grown by lateral growth from both sides of the groove are associated at the center of the groove, but due to a slight difference in the crystal orientation relationship, a gap is formed without being completely bonded. The configuration at this time is shown in FIG. The dashed and dotted lines in FIG.
9C and FIG. 9D. The above factors form the cavity 404.
【０１０３】このようにして形成された空洞部４０４に
よって、前記実施例と同様に歪みの緩和が生じるものと
考えられる。貫通転位密度の低減に関しては上記空洞部
以外に、ラテラル成長によって空洞部４０４が埋まる際
に｛１−１０１｝ファセット面を境界面として貫通転位
が成長軸方向から横軸方向に折れ曲がるためにＧａＮ膜
４０５最表面に到達する貫通転位密度が低減するものと
考えられる。It is considered that the cavity 404 formed in this way relaxes the strain as in the above embodiment. Regarding the reduction of the threading dislocation density, in addition to the above-described cavity, when the cavity 404 is filled by lateral growth, the threading dislocation is bent from the growth axis direction to the horizontal axis with the {1-101} facet plane as a boundary surface. It is considered that the density of threading dislocations reaching the outermost surface 405 is reduced.
【０１０４】窒化物半導体膜膜上に形成された溝部の深
さｈが溝部の幅ｂに対してｈ≧ｂであるときは、溝部が
十分に深く原料ガスが溝部の底部まで到達しないため
に、溝部が埋没することなく空洞部が形成される。従っ
て、十分に溝の深さが深い場合は本実施の形態１２では
なく、例えば実施の形態２または３と同様に空洞部が形
成される。When the depth h of the groove formed on the nitride semiconductor film is h ≧ b with respect to the width b of the groove, the groove is sufficiently deep that the source gas does not reach the bottom of the groove. The cavity is formed without the groove being buried. Therefore, when the depth of the groove is sufficiently large, a cavity is formed instead of the twelfth embodiment, for example, as in the second or third embodiment.
【０１０５】（実施の形態１３）本実施の形態１３は、
実施の形態１２の溝方向を窒化物半導体結晶の＜１−１
００＞方向に変更した以外は実施の形態１２と同様であ
る。(Embodiment 13) Embodiment 13
In the twelfth embodiment, the groove direction is set to <1-1 of the nitride semiconductor crystal.
The configuration is the same as that of the twelfth embodiment except that the direction is changed to 00>.
【０１０６】従って、実施の形態１２と同様に、図９
（ａ）〜（ｃ）を用いて、本実施の形態を説明する。Therefore, similar to the twelfth embodiment, FIG.
The present embodiment will be described with reference to (a) to (c).
【０１０７】図９（ａ）は、サファイア基板４００、Ｇ
ａＮバッファ層４０１、ＧａＮ層４０２、ＧａＮ層４０
２上に形成された溝４０３、前記溝４０３が形成された
ＧａＮ層４０２上にＧａＮ膜４０５を積層させたとき、
ＧａＮ膜４０５によって埋没されずに残った空洞部４０
４と、ＧａＮ膜４０５から構成されている。ただし、図
９（ａ）中の破線は、溝４０３の形状を示すために便宜
上記載したものであり、ＧａＮ膜４０５を積層すること
によって、該破線で示す形状は消失する。FIG. 9A shows a sapphire substrate 400, G
aN buffer layer 401, GaN layer 402, GaN layer 40
2 when the GaN film 405 is laminated on the GaN layer 402 on which the groove 403 is formed,
The cavity 40 remaining without being buried by the GaN film 405
4 and a GaN film 405. However, the broken line in FIG. 9A is shown for convenience to show the shape of the groove 403, and the shape shown by the broken line disappears when the GaN film 405 is stacked.
【０１０８】次に、本実施の形態のＧａＮ膜４０５の製
造方法について説明する。成長用基板はサファイア基板
のＣ面を使用した。まず、サファイア基板４００をＭＯ
ＣＶＤ装置炉に搬送し、基板温度１１００℃、Ｈ2雰囲
気中で１０分間サーマルクリーニングを行った。続い
て、ＩＩＩ族原料としてトリメチルガリウム（ＴＭＧ）
とＶ族原料としてアンモニア（ＮＨ3）を成長炉内に供
給し、成長温度５５０℃でＧａＮバッファ層４０１を３
０ｎｍ成長した。上記成長は、ＧａＮバッファ層以外に
ＡｌＮバッファ層を使用しても良い。これらバッファ層
の成長は窒化物半導体結晶成長における周知技術であ
る。ＧａＮバッファ層４０１を成長した後、基板温度を
１０５０℃まで昇温させて、ＧａＮ層４０２を２μｍ成
長させた。次に、ＧａＮ層４０２まで結晶成長した基板
（以下、サファイア付きＧａＮ基板と記す。）をＭＯＣ
ＶＤ装置炉から取り出して、ＧａＮ層４０２面上に反応
性イオンエッチング法を用いてＧａＮ結晶に対して＜１
−１００＞方向に溝４０３を形成した。溝４０３の側壁
面はＧａＮ結晶の｛１１−２０｝面を含んでいる。この
ときに形成された溝４０３の上面図と断面図をそれぞれ
図９（ｂ）と図９（ｃ）に示している。図９に示される
ように、成長面側にＧａＮ膜が設けられた基板となって
いる。Next, a method for manufacturing GaN film 405 of the present embodiment will be described. As the growth substrate, the C surface of the sapphire substrate was used. First, the sapphire substrate 400 is
The substrate was transported to a CVD apparatus furnace and subjected to thermal cleaning in a H 2 atmosphere at a substrate temperature of 1100 ° C. for 10 minutes. Subsequently, trimethyl gallium (TMG) is used as a group III raw material.
And ammonia (NH 3 ) as a group V material are supplied into a growth furnace, and a GaN buffer layer 401 is grown at a growth temperature of 550 ° C.
It grew to 0 nm. The growth may use an AlN buffer layer other than the GaN buffer layer. The growth of these buffer layers is a well-known technique in nitride semiconductor crystal growth. After growing the GaN buffer layer 401, the substrate temperature was raised to 1050 ° C. to grow the GaN layer 402 to 2 μm. Next, a substrate (hereinafter, referred to as a GaN substrate with sapphire) on which the crystal is grown up to the GaN layer 402 is MOC.
After being removed from the VD apparatus furnace, the GaN crystal was subjected to <1
A groove 403 was formed in the −100> direction. The side wall surface of the groove 403 includes the {11-20} plane of the GaN crystal. FIGS. 9B and 9C show a top view and a cross-sectional view of the groove 403 formed at this time. As shown in FIG. 9, the substrate has a GaN film provided on the growth surface side.
【０１０９】溝４０３は、幅ｂ＝３μｍ、深さｈ＝１μ
ｍで、溝と溝の間隔（１周期）Ｌ＝７μｍである。この
ときの溝の幅ｂと溝の深さｈとの関係は、ｈ≧０．２×
ｂを満たしている。The groove 403 has a width b = 3 μm and a depth h = 1 μm.
m, the interval between grooves (one cycle) L = 7 μm. At this time, the relationship between the groove width b and the groove depth h is h ≧ 0.2 ×
b is satisfied.
【０１１０】上記手法によって形成された溝４０３を含
むＧａＮ層４０２上に、実施の形態１２と同様に、ＨＶ
ＰＥ法を用いてＧａＮ膜４０５を８０μｍ成長した。Ｇ
ａＮ膜４０５は溝４０３を埋没させて平滑に成長した。
光学顕微鏡でＧａＮ膜４０５の表面観察を行ったとこ
ろ、クラックは発生していなかった。本実施の形態１３
で得られたＧａＮ膜４０５の貫通転位密度は約１０6〜
１０7ｃｍ-2であった。また、前記実施の形態同様にＳ
ｉＯ2等のマスクパターンを使用していないため、不純
物の混入を防ぐことができた。As in the twelfth embodiment, the HV layer is formed on the GaN layer 402 including the groove 403 formed by the above method.
A GaN film 405 was grown to a thickness of 80 μm using the PE method. G
The aN film 405 was buried in the groove 403 and grew smoothly.
When the surface of the GaN film 405 was observed with an optical microscope, no crack was generated. Embodiment 13
Threading dislocation density of the GaN film 405 obtained in about 10 6 to
It was 10 7 cm -2 . Further, similarly to the above embodiment, S
Since no mask pattern such as iO 2 was used, contamination of impurities could be prevented.
【０１１１】溝４０３の断面形状は矩形であったが、Ｇ
ａＮ膜４０５が成長する段階で｛１１−２ｉ｝ファセッ
ト面が自己形成された。ここで、ｉは、０≦ｉ≦３であ
る。｛１１−２ｉ｝ファセット面が複数種存在するの
は、成長条件によって、自己形成ファセット面が変化す
るからである。本発明者らによる知見によれば、Ｖ族原
料とＩＩＩ族原料の分圧比に依存し、Ｖ族原料／ＩＩＩ
族原料が比較的高いと｛１１−２０｝ファセット面が形
成されやすく、逆に低いと、｛１１−２２｝面や｛１１
−２３｝面に類似したファセット面が現れる。Although the cross-sectional shape of the groove 403 was rectangular,
At the stage when the aN film 405 was grown, the {11-2i} facet plane was self-formed. Here, i is 0 ≦ i ≦ 3. A plurality of {11-2i} facet planes exist because the self-formed facet plane changes depending on the growth conditions. According to the findings of the present inventors, it depends on the partial pressure ratio between the group V raw material and the group III raw material, and the group V raw material / III
When the group material is relatively high, the {11-20} facet surface is easily formed, and when the group material is low, the {11-22} surface or the {11
A facet plane similar to the -23 ° plane appears.
【０１１２】このような、自己形成ファセット面が出現
するのは、｛１１−２ｉ｝面が｛０００１｝面に比べて
ＧａＮの結晶成長速度が遅いためである。特に、｛１１
−２０｝ファセット面は、成長面｛０００１｝に対して
垂直であり、ＧａＮの結晶成長速度も遅い。The appearance of such a self-formed facet surface is because the {11-2i} plane has a lower GaN crystal growth rate than the {0001} plane. In particular, $ 11
The -20 facet plane is perpendicular to the growth plane {0001}, and the crystal growth rate of GaN is also slow.
【０１１３】本実施の形態１３で溝４０３を＜１−１０
０＞方向に形成したのは、窒化物半導体結晶（特にＧａ
Ｎ結晶）に関して、｛０００１｝面に比べて結晶成長速
度の遅い｛１１−２ｉ｝面（０≦ｉ≦３）を溝４０３の
側壁面として出現させるためである。従って、窒化物半
導体結晶の｛１１−２ｉ｝面（あるいはファセット面と
して）が現れる方法であれば、上記溝の＜１−１００＞
方向に限るものではない。ＧａＮ膜４０５が溝４０３を
被覆していくプロセスについて観察した結果以下のこと
がわかった。In the thirteenth embodiment, the groove 403 is set to <1-10
0> direction, the nitride semiconductor crystal (especially Ga
This is because the {11-2i} plane (0 ≦ i ≦ 3), which has a lower crystal growth rate than the {0001} plane, appears as the side wall surface of the groove 403. Therefore, if the {11-2i} plane (or as a facet plane) of the nitride semiconductor crystal appears, the <1-100> of the groove is used.
It is not limited to the direction. As a result of observing the process in which the GaN film 405 covers the groove 403, the following was found.
【０１１４】ＧａＮ層４０２上に形成された溝４０３
は、ＧａＮ膜４０５の成長とともに溝の深さが深くなっ
た。これは、｛０００１｝面での成長が｛１１−２ｉ｝
面での結晶成長よりも早いために溝が埋まらずに成長軸
方向に成長が促進されたため、あたかも溝の深さが深く
なったように見えるためである。つまり、｛１１−２
ｉ｝面が｛０００１｝面よりもＧａＮの結晶成長速度が
遅いため（表面拡散長距離が長い）、｛１１−２ｉ｝面
に飛来してきたＧａ原子がＧａＮとなって取り込まれる
前に｛０００１｝面にＧａ原子が吐き出されてしまい、
｛０００１｝面上でＮ原子と結合してＧａＮが成長する
ものと考えられる。さらに詳細に調べたところ、本実施
の形態で得られた上記溝の深さは、実施の形態１２と比
べて多少浅かった。これは、実施の形態１２の｛１−１
０１｝ファセット面と比べると、｛１１−２ｉ｝ファセ
ット面（０≦ｉ≦３）のＧａＮ結晶成長速度が速いため
（表面拡散長距離が短い）、溝が深くなる前に埋まって
いく（空洞部４０４が小さくなる）ためだと考えられ
る。従って、溝４０３を＜１−１００＞方向に形成した
場合は、空洞部４０４を形成しにくい恐れがある。前記
解決方法として、溝４０３を＜１−１００＞方向に形成
した場合に限り、ｈ≧０．２×ｂまたはｈ≧ｂの関係を
満たしていても、溝の底部をサファイア基板まで掘り下
げなければ良い。つまり、少なくとも窒化物半導体が溝
４０３の底部に接していることが好ましい。上記理由は
定かではないが、このようにすることで、｛１１−２
ｉ｝ファセット面に飛来したＧａ原子が溝の底部とＧａ
Ｎ層４０２表面（｛０００１｝面）の両面に吐き出さ
れ、｛１１−２ｉ｝ファセット面の成長速度を抑えるこ
とができるのではないかと思われる。前記溝の底部に吐
き出されたＧａ原子は溝の底部に成長してしまうもの
の、ＧａＮ層４０２表面に比べて、溝部はガスが入りに
くいため、結果的に溝４０３の深さは深くなるものと考
えられる。一方、溝の底部がサファイアの場合、｛１１
−２ｉ｝ファセット面から吐き出されたＧａ原子がサフ
ァイア上には付着しにくいことから再び｛１１−２ｉ｝
ファセット面に戻りこむため、｛１１−２ｉ｝ファセッ
ト面の成長速度を抑えることができず、溝４０３の深さ
は前記に比べて非常に浅くなってしまい、空洞部４０４
が殆ど形成されなかった。Groove 403 formed on GaN layer 402
The depth of the groove increased with the growth of the GaN film 405. This is because the growth on the {0001} plane is {11-2i}
This is because the growth is accelerated in the direction of the growth axis without filling the trench because it is faster than the crystal growth on the plane, and it looks as if the depth of the trench is deep. That is, $ 11-2
Since the crystal growth rate of GaN is slower on the i-plane than on the {0001} -plane (the surface diffusion long distance is longer), the Ga-atom flying to the {11-2i} -plane becomes {0001 before the Ga atoms are incorporated as GaN. Ga atoms are ejected on the｝ surface,
It is considered that GaN grows in combination with N atoms on the {0001} plane. Further examination revealed that the depth of the groove obtained in the present embodiment was slightly shallower than that in the twelfth embodiment. This corresponds to {1-1} of the twelfth embodiment.
Since the {11-2i} facet plane (0 ≦ i ≦ 3) has a higher GaN crystal growth rate (short surface diffusion distance) than the {01} facet plane, the groove is filled before the groove becomes deep (cavity). (The portion 404 becomes smaller). Therefore, when the groove 403 is formed in the <1-100> direction, the cavity 404 may not be easily formed. As a solution to the above, only when the groove 403 is formed in the <1-100> direction, the bottom of the groove must be dug down to the sapphire substrate even if the relationship of h ≧ 0.2 × b or h ≧ b is satisfied. good. That is, it is preferable that at least the nitride semiconductor is in contact with the bottom of the groove 403. Although the above reason is not clear, by doing so,
Ga atoms that have arrived at the i｝ facet surface
It is discharged on both sides of the surface ({0001} plane) of the N layer 402, and it seems that the growth rate of the {11-2i} facet plane can be suppressed. Although the Ga atoms discharged to the bottom of the groove grow at the bottom of the groove, the gas is less likely to enter the groove compared to the surface of the GaN layer 402, so that the depth of the groove 403 is increased. Conceivable. On the other hand, when the bottom of the groove is sapphire,
{11-2i} again because Ga atoms ejected from the facet face do not easily adhere to sapphire.
Since it returns to the facet surface, the growth rate of the {11-2i} facet surface cannot be suppressed, and the depth of the groove 403 becomes very shallower than the above, and the cavity 404
Was hardly formed.
【０１１５】上述した溝４０３が形成されたＧａＮ層４
０２上の成長は、ＧａＮ膜４０５の結晶成長が進むにつ
れて｛０００１｝面の成長面積が減少し、最終的には
｛１１−２ｉ｝ファセット面で囲まれた三角形状の凹凸
形状を有する溝が形成される。ただし、｛１１−２０｝
ファセット面の場合は、矩形形状を維持したまま成長す
る。The GaN layer 4 on which the above-described groove 403 is formed
02, the growth area of the {0001} plane decreases as the crystal growth of the GaN film 405 progresses, and finally a triangular groove surrounded by a {11-2i} facet plane has a concave and convex shape. It is formed. However, {11-20}
In the case of a facet surface, it grows while maintaining a rectangular shape.
【０１１６】上記ファセット形状のうち、溝の側壁面と
して｛１１−２ｉ｝ファセット面（０＜ｉ≦３）が出現
した場合、上記三角形状の後、さらにＧａＮの結晶成長
が進むと、吐き出し先となる｛０００１｝面がないため
に、今度は｛１１−２ｉ｝ファセット面が結晶成長し始
める。これは、｛０００１｝面の成長が成長軸方向の成
長であるのに対して、｛１１−２ｉ｝ファセット面の成
長は擬似的にラテラル方向（成長軸に対して横方向）へ
の成長である。この｛１１−２ｉ｝ファセット面の成長
が始まることによって溝部４０３が埋まり始める。しか
しながら、｛１１−２ｉ｝ファセット面で溝部が覆われ
るまで成長軸方向に成長が進んでいたため、溝の深さが
溝４０３を形成したときの深さよりも深くなっているこ
と（原料ガスが入り込みにくくなっている）と、溝部の
両隣りからラテラル成長によって結晶成長してきたＧａ
Ｎは溝の中央で会合するが、若干の結晶配向関係の違い
により完全に結合せずに隙間が生じる。以上の要因が空
洞部４０４を形成するものとなる。In the facet shape, when a {11-2i} facet surface (0 <i ≦ 3) appears as a side wall surface of the groove, if the crystal growth of GaN further proceeds after the triangular shape, the discharge destination Since there is no {0001} plane, {11-2i} facet plane starts to grow. This is because the growth of the {0001} plane is growth in the growth axis direction, whereas growth of the {11-2i} facet plane is growth in a pseudo lateral direction (lateral direction to the growth axis). is there. When the growth of the {11-2i} facet surface starts, the groove 403 starts to be filled. However, since the growth proceeded in the growth axis direction until the groove portion was covered with the {11-2i} facet surface, the depth of the groove was larger than the depth when the groove 403 was formed (the raw material gas was Is difficult to enter), and Ga grown by lateral growth from both sides of the groove portion
N associates at the center of the groove, but due to a slight difference in the crystal orientation relationship, a gap is formed without complete coupling. The above factors form the cavity 404.
【０１１７】一方、溝の側壁面として｛１１−２０｝フ
ァセット面が出現した場合、矩形形状のまま結晶成長が
進み、｛０００１｝面の成長軸方向の成長と、｛１１−
２０｝ファセット面のラテラル方向（成長軸に対して横
方向）への成長が同じに起きる。この｛１１−２０｝フ
ァセット面の成長によって溝部４０３が埋まり始める。
しかしながら、｛１１−２０｝ファセット面で溝部が覆
われるまで成長軸方向の成長が進んでいたため、溝の深
さが溝４０３を形成したときの深さよりも深くなってい
ること（原料ガスが入り込みにくくなっている）と、溝
部の両隣りからラテラル成長によって結晶成長してきた
ＧａＮは溝の中央で会合するが、若干の結晶配向関係の
違いにより完全に結合せずに隙間が生じる。以上の要因
が空洞部４０４を形成するものとなる。On the other hand, when the {11-20} facet surface appears as the side wall surface of the groove, crystal growth proceeds in a rectangular shape, and the {0001} plane grows in the growth axis direction and
The growth of the 20 ° facet in the lateral direction (lateral to the growth axis) occurs similarly. Groove portion 403 starts to be filled by the growth of this {11-20} facet surface.
However, since the growth in the growth axis direction had progressed until the groove portion was covered with the {11-20} facet surface, the depth of the groove was larger than the depth when the groove 403 was formed (the raw material gas was GaN grown by lateral growth from both sides of the groove is associated at the center of the groove. However, a slight difference in the crystal orientation causes a gap without complete coupling. The above factors form the cavity 404.
【０１１８】このようにして形成された空洞部４０４に
よって、前記実施例と同様に歪みの緩和が生じるものと
考えられる。貫通転位密度の低減に関しては上記空洞部
以外に、ラテラル成長によって空洞部４０４が埋まる際
に｛１１−２ｉ｝ファセット面を境界面として貫通転位
が成長軸方向から横軸方向に折れ曲がるためにＧａＮ膜
４０５最表面に到達する貫通転位密度が低減するものと
考えられる。It is considered that the cavity 404 formed in this way relaxes the distortion as in the above embodiment. Regarding the reduction of the threading dislocation density, in addition to the above-described cavity, when the cavity 404 is filled by lateral growth, the threading dislocation is bent from the growth axis direction to the horizontal axis direction with the {11-2i} facet plane as a boundary surface. It is considered that the density of threading dislocations reaching the outermost surface 405 is reduced.
【０１１９】窒化物半導体膜膜上に形成された溝部の深
さｈが溝部の幅ｂに対してｈ≧ｂであるときは、溝部が
十分に深く原料ガスが溝部の底部まで到達しないため
に、溝部が埋没することなく空洞部が形成される。When the depth h of the groove formed on the nitride semiconductor film is h ≧ b with respect to the width b of the groove, the groove is sufficiently deep that the source gas does not reach the bottom of the groove. The cavity is formed without the groove being buried.
【０１２０】本実施の形態のように溝部の方向を＜１−
１００＞方向に形成した場合、実施の形態１２で記述し
た＜１１−２０＞方向に形成したときと比べて、上記ラ
テラル成長速度は速く、ＧａＮ膜４０５の膜厚を厚く積
まなくとも、平坦なＧａＮ膜４０５を得ることができ
る。また、ラテラル成長速度が速いので溝部の幅を広く
することができ、貫通転位密度をより一層低減すること
ができる。As in the present embodiment, the direction of the groove is set to <1-
In the case where the GaN film 405 is formed in the <100> direction, the lateral growth rate is higher than that in the case where the GaN film 405 is formed in the <11-20> direction described in the twelfth embodiment. A GaN film 405 can be obtained. Further, since the lateral growth rate is high, the width of the groove can be widened, and the threading dislocation density can be further reduced.
【０１２１】本実施の形態の利用方法として、例えば、
サファイア基板４００を研磨機で剥ぎ取り、ＧａＮ膜４
０５を取りだして、ＧａＮ基板として使用することもで
きる。あるいは、本実施の形態で得られたＧａＮ膜４０
５上に、実施の形態１０または実施の形態１１の発光素
子を作製することによって、発光特性の優れた素子を作
製することができる。As a method of using this embodiment, for example,
The sapphire substrate 400 is peeled off with a polishing machine, and the GaN film 4 is removed.
05 can be taken out and used as a GaN substrate. Alternatively, the GaN film 40 obtained in the present embodiment
By manufacturing the light-emitting element according to Embodiment 10 or Embodiment 11 over the element 5, an element having excellent light-emitting characteristics can be manufactured.
【０１２２】特に、光を発する活性層を有する発光素子
構造は、前記溝部の上方に形成した方が良い。例えば、
窒化物半導体レーザダイオードの場合、前記溝部の上方
に、リッジストライプの方向と前記溝部の方向とが、平
行に形成されていることが好ましい。さらに好ましく
は、リッジストライプの形成位置が、前記溝部の中央線
から少なくとも１μｍ離れた位置の上方部に、前記溝部
の方向に沿って形成することである。上記溝部の中央か
ら１μｍ離したのは、溝部の中央部は、ラテラル成長の
結果、ＧａＮ膜が会合する部分であって、多少貫通転位
密度が高く、割れやすいためである。リッジストライプ
の方向は、レーザダイオードのミラー端面の形成を考慮
すると、＜１−１００＞方向が好ましく、従って、溝の
形成方向もまた、＜１−１００＞方向であることが好ま
しい。上記のように溝部より十分上方の位置にリッジス
トライプを形成することによって、発振寿命が長く、発
振閾値電流密度の低いレーザダイオードを製造すること
ができる。もちろん、上記ＧａＮ基板上に発光素子を形
成しても良いし、発光素子を形成後、サファイア基板４
００を剥ぎ取っても良い。In particular, a light emitting element structure having an active layer for emitting light is preferably formed above the groove. For example,
In the case of a nitride semiconductor laser diode, it is preferable that the direction of the ridge stripe and the direction of the groove are formed in parallel above the groove. More preferably, the ridge stripe is formed at a position at least 1 μm away from the center line of the groove along the direction of the groove. The reason why the distance from the center of the groove is 1 μm is that the center of the groove is a portion where the GaN film is associated as a result of the lateral growth, and has a somewhat high threading dislocation density and is easily cracked. Considering the formation of the mirror end surface of the laser diode, the direction of the ridge stripe is preferably the <1-100> direction. Therefore, the groove formation direction is also preferably the <1-100> direction. By forming the ridge stripe sufficiently above the groove as described above, a laser diode having a long oscillation life and a low oscillation threshold current density can be manufactured. Of course, the light emitting element may be formed on the GaN substrate, or the sapphire substrate 4
00 may be stripped off.
【０１２３】本実施の形態で示した溝部の方向は、＜１
−１００＞方向から±５°以内であれば本実施の形態と
同様の効果が得られる。また、実施の形態１２の溝部の
方向においても＜１１−２０＞方向から±５°以内であ
れば、実施の形態１２と同様の効果が得られる。ただ
し、溝部の側壁面は、上記実施の形態で述べたファセッ
ト面と類似したファセット面が出現する。The direction of the groove shown in this embodiment is <1.
If it is within ± 5 ° from the −100> direction, the same effect as in the present embodiment can be obtained. Also, in the direction of the groove in the twelfth embodiment, the same effect as in the twelfth embodiment can be obtained as long as it is within ± 5 ° from the <11-20> direction. However, a facet surface similar to the facet surface described in the above embodiment appears on the side wall surface of the groove.
【０１２４】（実施の形態１４）本実施の形態１４は、
実施の形態１２または実施の形態１３の、溝部の底部を
低温ＧａＮバッファ層まで掘り下げて形成した以外は、
実施の形態１２または実施の形態１３と同様である。(Embodiment 14) Embodiment 14 is directed to
Except that the bottom of the groove is dug down to the low-temperature GaN buffer layer in the twelfth or thirteenth embodiment,
This is the same as the twelfth or thirteenth embodiment.
【０１２５】本実施の形態で作製されたＧａＮ膜５０５
の構造を図１０（ａ）に示す。図１０（ａ）は、サファ
イア基板５００、低温ＧａＮバッファ層５０１、ＧａＮ
層５０２、空洞部５０４、ＧａＮ膜５０５、多結晶Ｇａ
Ｎ５０６から構成されている。次に、本実施の形態の、
ＧａＮ膜５０５の製造方法について説明する。まず、サ
ファイア基板５００をＭＯＣＶＤ装置炉に搬送し、基板
温度１１００℃、Ｈ2雰囲気中で１０分間サーマルクリ
ーニングを行った。続いて、ＩＩＩ族原料としてトリメ
チルガリウム（ＴＭＧ）とＶ族原料としてアンモニア
（ＮＨ3）を成長炉内に供給し、成長温度５５０℃で低
温ＧａＮバッファ層５０１を３０ｎｍ成長した。上記成
長は、低温ＧａＮバッファ層以外に低温ＡｌＮバッファ
層または低温ＡｌxＧａ1-xＮバッファ層（０＜ｘ＜１）
を使用してもよい。ここで、低温窒化物半導体バッファ
層とは、６００℃以下の成長温度で窒化物半導体を成長
した層のことを指すものとする。The GaN film 505 manufactured in the present embodiment
10A is shown in FIG. FIG. 10A shows a sapphire substrate 500, a low-temperature GaN buffer layer 501, a GaN
Layer 502, cavity 504, GaN film 505, polycrystalline Ga
N506. Next, in the present embodiment,
A method for manufacturing the GaN film 505 will be described. First, the sapphire substrate 500 was transferred to an MOCVD apparatus furnace, and thermal cleaning was performed at a substrate temperature of 1100 ° C. in an H 2 atmosphere for 10 minutes. Subsequently, trimethyl gallium (TMG) as a group III material and ammonia (NH 3 ) as a group V material were supplied into a growth furnace, and a low-temperature GaN buffer layer 501 was grown at a growth temperature of 550 ° C. to a thickness of 30 nm. The above growth is performed by using a low-temperature AlN buffer layer or a low-temperature Al x Ga 1-x N buffer layer (0 <x <1) in addition to the low-temperature GaN buffer layer.
May be used. Here, the low-temperature nitride semiconductor buffer layer refers to a layer on which a nitride semiconductor is grown at a growth temperature of 600 ° C. or lower.
【０１２６】また、前記低温バッファ層の結晶性は、非
晶質である。低温ＧａＮバッファ層５０１を成長した
後、基板温度を１０５０℃まで昇温させて、ＧａＮ層５
０２を４μｍ成長させた。このようにして作製した成長
膜積層構造を図１０（ｂ）に示す。低温ＧａＮバッファ
層５０１は非晶質であったが、ＧａＮ層５０２を積層す
るために、成長温度を少なくとも１０００℃以上に上げ
るため、非晶質から多結晶に変化する。従って、ＧａＮ
層５０２成長後の低温ＧａＮバッファ層は、その殆どが
多結晶化している。The low-temperature buffer layer has an amorphous crystallinity. After growing the low-temperature GaN buffer layer 501, the substrate temperature is raised to 1050 ° C.
02 was grown 4 μm. FIG. 10 (b) shows the grown film stack structure thus manufactured. Although the low-temperature GaN buffer layer 501 is amorphous, it changes from amorphous to polycrystalline because the growth temperature is raised to at least 1000 ° C. or more to stack the GaN layer 502. Therefore, GaN
Most of the low-temperature GaN buffer layer after the growth of the layer 502 is polycrystalline.
【０１２７】次に、前記ＧａＮ層５０２まで結晶成長し
た基板を反応性イオンエッチング装置にセットし、Ｇａ
Ｎ層５０２面上に溝５０３を形成した。このときの溝の
構成を図１０（ｃ）に示す。溝５０３は、幅ｂ＝８μ
ｍ、深さｈ＝３．９９μｍで、溝と溝の間隔（１周期）
Ｌ＝２０μｍである。このように溝５０３の底部が低温
ＧａＮバッファ層５０１に到達するように形成した。溝
５０３の方向は実施の形態１２または実施の形態１３の
ように、＜１１−２０＞方向もしくは＜１−１００＞方
向に形成するのが好ましい。Next, the substrate on which the crystal was grown up to the GaN layer 502 was set in a reactive ion etching apparatus, and Ga
A groove 503 was formed on the surface of the N layer 502. FIG. 10C shows the configuration of the groove at this time. The groove 503 has a width b = 8 μ
m, depth h = 3.99 μm, spacing between grooves (one cycle)
L = 20 μm. Thus, the groove 503 was formed such that the bottom portion reached the low-temperature GaN buffer layer 501. The direction of the groove 503 is preferably formed in the <11-20> direction or the <1-100> direction as in the twelfth or thirteenth embodiment.
【０１２８】上記手法によって形成された溝５０３を含
むＧａＮ層５０２上に、実施の形態１２と同様に、ＨＶ
ＰＥ法を用いてＧａＮ膜５０５を３００μｍ成長させ
た。その結果、ＧａＮ膜５０５は溝５０３を被覆して平
滑に成長した。光学顕微鏡でＧａＮ膜５０５の表面観察
を行ったところ、クラックは発生していなかった。本実
施の形態１４で得られたＧａＮ膜５０５の貫通転位密度
は約５×１０6ｃｍ-2であった。また、前記実施の形態
同様にＳｉＯ2等のマスクパターンを使用していないた
め、不純物の混入を防ぐことができた。As in the twelfth embodiment, the HV is formed on the GaN layer 502 including the groove 503 formed by the above method.
A GaN film 505 was grown to 300 μm using the PE method. As a result, the GaN film 505 covered the groove 503 and grew smoothly. When the surface of the GaN film 505 was observed with an optical microscope, no crack was generated. The threading dislocation density of the GaN film 505 obtained in the fourteenth embodiment was about 5 × 10 6 cm −2 . Further, since a mask pattern such as SiO 2 was not used as in the above-described embodiment, it was possible to prevent impurities from being mixed.
【０１２９】ＧａＮ膜５０５が溝５０３を被覆していく
プロセスについて観察した結果以下のことがわかった。
ＧａＮ層５０２上に形成された溝５０３は、ＧａＮ膜５
０５の成長とともに溝の深さが深くなった。これは、溝
５０３の底部の位置が低温ＧａＮバッファ層まで達して
いて、該溝５０３の底部は多結晶のＧａＮから構成され
ているためである。つまり、前記溝５０３以外のＧａＮ
層５０２の表面（凸部）には成長軸方向にＧａＮ単結晶
が成長するものの、前記溝部には、多結晶ＧａＮ５０６
しか成長されず、あらゆる面方位を有する方向で成長が
進み、溝５０３が埋まりにくくなって、結果的に空洞部
５０４が形成される。このようにして、溝部が埋まらず
に成長軸方向に成長が促進されたため、あたかも溝の深
さが深くなったように見える。As a result of observing the process in which the GaN film 505 covers the groove 503, the following was found.
The groove 503 formed on the GaN layer 502 is
With the growth of 05, the depth of the groove became deeper. This is because the position of the bottom of the groove 503 reaches the low-temperature GaN buffer layer, and the bottom of the groove 503 is made of polycrystalline GaN. That is, GaN other than the groove 503
Although a GaN single crystal grows on the surface (projection) of the layer 502 in the direction of the growth axis, a polycrystalline GaN 506 is formed in the groove.
The groove 503 is hardly filled, and as a result, a cavity 504 is formed. In this way, the growth was promoted in the direction of the growth axis without filling the groove, and it looks as if the depth of the groove was deep.
【０１３０】以上のことから、空洞部５０４を形成する
要因として以下のことが考えられる。溝５０３以外のＧ
ａＮ層５０２の表面（凸部）は、｛０００１｝面の成長
軸方向の成長と、成長軸に対して横方向（ラテラル成
長）への、結晶成長が同じに起きていて、前記ラテラル
成長によって溝部５０３が被覆し始める。しかしなが
ら、溝５０３は、多結晶ＧａＮ５０６のためになかなか
埋まりにくく、その間、成長軸方向の成長が進んでいた
ため、溝の深さが溝５０３を形成したときの深さよりも
深くなる（原料ガスが入り込みにくくなっている）。さ
らに、溝部は多結晶であることから、ＧａＮ膜５０５と
は連続的につながって成長することができず、溝５０３
以外のＧａＮ層５０２の表面（凸部）からのラテラル成
長によってのみ溝部は被覆される。From the above, the following can be considered as a factor for forming the hollow portion 504. G other than groove 503
On the surface (convex portion) of the aN layer 502, the growth of the {0001} plane in the growth axis direction and the crystal growth in the lateral direction (lateral growth) with respect to the growth axis occur in the same manner. The groove 503 starts to cover. However, the groove 503 is difficult to fill because of the polycrystalline GaN 506, and during that time, the growth in the growth axis direction has progressed, so that the depth of the groove becomes deeper than the depth when the groove 503 was formed (the raw material gas was It ’s hard to get in). Further, since the groove is polycrystalline, the groove cannot be continuously connected to the GaN film 505 to grow.
The groove portion is covered only by lateral growth from the surface (convex portion) of the GaN layer 502 other than that.
【０１３１】また、多結晶ＧａＮ５０６は互いに異なる
結晶方位から構成されているため、粒界状になってい
て、微小な隙間が無数にできている。したがって、仮
に、空洞部５０４が多結晶ＧａＮ５０６で埋まったとし
ても、多結晶ＧａＮ５０６の直上のＧａＮ膜５０５は歪
の緩和を受けることになる。Since the polycrystalline GaN 506 has different crystal orientations, the polycrystalline GaN 506 is in the form of a grain boundary and has numerous infinitesimal gaps. Therefore, even if the cavity 504 is filled with the polycrystalline GaN 506, the strain of the GaN film 505 immediately above the polycrystalline GaN 506 is relaxed.
【０１３２】このようにして形成された空洞部５０４も
しくは多結晶ＧａＮ５０６によって、前記実施例と同様
に歪みの緩和が生じる。貫通転位密度の低減に関しては
上記空洞部以外に、ラテラル成長によって空洞部５０４
が埋まる際に、貫通転位が成長軸方向から横軸方向に折
れ曲がるためにＧａＮ膜５０５最表面に到達する貫通転
位密度が低減するものと考えられる。The cavity portion 504 or the polycrystalline GaN 506 thus formed relaxes the strain as in the above embodiment. Regarding the reduction of the threading dislocation density, in addition to the above-described cavity, the cavity 504 is formed by lateral growth.
It is considered that the threading dislocations are bent from the growth axis direction to the horizontal axis direction when embedded, so that the threading dislocation density reaching the outermost surface of the GaN film 505 decreases.
【０１３３】本実施の形態の利用方法として、例えば、
サファイア基板５００を研磨機で剥ぎ取り、３００μｍ
のＧａＮ膜５０５を取りだして、ＧａＮ基板として使用
することができる。As a method of using this embodiment, for example,
Peel off the sapphire substrate 500 with a polishing machine, 300 μm
The GaN film 505 can be taken out and used as a GaN substrate.
【０１３４】あるいは、本実施の形態で得られたＧａＮ
膜５０５上に、実施の形態１０または実施の形態１１の
発光素子を作製することによって、発光特性の優れた素
子を作製することができる。Alternatively, the GaN obtained in the present embodiment
By forming the light-emitting element of Embodiment 10 or 11 over the film 505, an element with excellent light-emitting characteristics can be manufactured.
【０１３５】特に、光を発する活性層を有する素子は、
前記溝部の上方に形成した方が良い。例えば、窒化物半
導体レーザダイオードの場合、前記溝部の上方に、リッ
ジストライプの方向と前記溝部の方向とが、平行に形成
されていることが好ましい。さらに好ましくは、リッジ
ストライプが、前記溝部の中央線から横方向に少なくと
も１μｍ離れた位置の上方に、前記溝部の方向に沿って
形成することである。In particular, an element having an active layer that emits light
It is better to form it above the groove. For example, in the case of a nitride semiconductor laser diode, it is preferable that the direction of the ridge stripe and the direction of the groove are formed in parallel above the groove. More preferably, the ridge stripe is formed along a direction of the groove above a position at least 1 μm in a lateral direction from a center line of the groove.
【０１３６】上記溝部の中央線から１μｍ離したのは、
溝部の中央線の位置は、ラテラル成長の結果、ＧａＮ膜
が会合する部分であって、多少貫通転位密度が高く、割
れやすいためであり、この領域上方にリッジストライプ
を形成することは好ましくない。リッジストライプの方
向は、レーザダイオードのミラー端面の形成を考慮する
と、＜１−１００＞方向が好ましく、従って、溝の形成
方向もまた、＜１−１００＞方向であることが好まし
い。上記位置にリッジストライプを形成することによっ
て、発振寿命が長く、発振閾値電流密度の低いレーザダ
イオードを製造することができる。もちろん、上記Ｇａ
Ｎ基板上に発光素子を形成しても良いし、発光素子を形
成後、サファイア基板５００を剥ぎ取っても良い。The 1 μm distance from the center line of the groove was as follows.
The position of the center line of the groove is a portion where the GaN film associates as a result of lateral growth, and has a somewhat high threading dislocation density and is easily broken. It is not preferable to form a ridge stripe above this region. Considering the formation of the mirror end surface of the laser diode, the direction of the ridge stripe is preferably the <1-100> direction. Therefore, the groove formation direction is also preferably the <1-100> direction. By forming a ridge stripe at the above position, a laser diode having a long oscillation life and a low oscillation threshold current density can be manufactured. Of course, the above Ga
The light emitting element may be formed over the N substrate, or the sapphire substrate 500 may be peeled off after the light emitting element is formed.
【０１３７】本実施の形態では、溝部に多結晶ＧａＮ５
０６が成長することによって空洞部５０４が形成される
ため、溝の幅には、基本的に依存しないが、より効率良
く空洞部５０４を形成するためには、溝の幅ｂと溝の深
さｈとの関係は、ｈ≧０．２×ｂ、もしくはｈ≧ｂであ
ることがこのましい。In the present embodiment, the polycrystalline GaN 5
06 grows to form the cavity 504, and thus does not basically depend on the width of the groove, but in order to form the cavity 504 more efficiently, the groove width b and the groove depth The relationship with h is preferably h ≧ 0.2 × b or h ≧ b.
【０１３８】（実施の形態１５）本実施の形態１５は、
実施の形態１２の溝方向を窒化物半導体結晶の[１１−
２０]と[−２１１０]方向の２方向に形成した以外は実
施の形態１２と同じである。(Embodiment 15) Embodiment 15
The groove direction of the twelfth embodiment is changed to [11-
Embodiment 20 is the same as Embodiment 12 except that it is formed in two directions of [20] and [-2110] directions.
【０１３９】本実施の形態の、ＧａＮ膜の形成方法は、
実施の形態１２と同様の方法で作製した。ただし、溝の
方向は、窒化物半導体の[１１−２０]方向、[−２１１
０]方向、[１−２１０]方向の３種ある方向のうち、２
つを選択して溝形成した。The method of forming a GaN film according to this embodiment is as follows.
It was manufactured in the same manner as in Embodiment 12. However, the direction of the groove is [11-20] direction of the nitride semiconductor, [−211].
0] direction and [1-210] direction.
One was selected and a groove was formed.
【０１４０】前記溝は、幅ｂ＝１０μｍ、深さｈ＝５μ
ｍで、溝と溝の間隔（１周期）Ｌ＝１５μｍである。ま
た、サファイア基板上に成長したＧａＮ層の厚みは６μ
ｍである。このことにより貫通転位密度が約７×１０5
ｃｍ-2に低減した。上記溝は、ｈ≧０．２×ｂの関係を
満たしているが、ｈ≧ｂであってもよい。また、実施の
形態１４のように、溝の底部の位置が、低温バッファ層
まで到達するように溝形成しても良い。さらに、互いの
溝における、溝幅、溝の深さ、溝と溝との間隔を同一に
しなくとも良い。The groove has a width b = 10 μm and a depth h = 5 μm.
m, the interval between grooves (one cycle) L = 15 μm. The thickness of the GaN layer grown on the sapphire substrate is 6 μm.
m. This results in a threading dislocation density of about 7 × 10 5
cm -2 . The groove satisfies the relationship h ≧ 0.2 × b, but may satisfy h ≧ b. Further, as in the fourteenth embodiment, the groove may be formed such that the position of the bottom of the groove reaches the low-temperature buffer layer. Further, the groove width, the groove depth, and the distance between the grooves in the grooves need not be the same.
【０１４１】（実施の形態１６）本実施の形態１６は、
実施の形態１２の溝方向を窒化物半導体結晶の[１１−
２０]、[−２１１０]、[１−２１０]方向に形成した以
外は実施の形態１２と同じである。(Embodiment 16) Embodiment 16
The groove direction of the twelfth embodiment is changed to [11-
20], [2110], and [1-210], except that they are formed in the directions.
【０１４２】本実施の形態の、ＧａＮ膜の形成方法は、
実施の形態１２と同様の方法で作製した。ただし、溝の
方向は、窒化物半導体の[１１−２０]方向、[−２１１
０]方向、[１−２１０]方向の３種ある方向のうち、全
てを選択して溝形成した。The method of forming a GaN film according to this embodiment is as follows.
It was manufactured in the same manner as in Embodiment 12. However, the direction of the groove is [11-20] direction of the nitride semiconductor, [−211].
The groove was formed by selecting all of the three directions of the [0] direction and the [1-210] direction.
【０１４３】前記溝は、幅ｂ＝５μｍ、深さｈ＝５．５
μｍで、溝と溝の間隔（１周期）Ｌ＝１０μｍである。
また、サファイア基板上に成長したＧａＮ層の厚みは６
μｍである。このことにより貫通転位密度が約２×１０
5ｃｍ-2に低減した。上記溝は、ｈ≧ｂの関係を満たし
ているが、ｂ＞ｈ≧０．２×ｂであってもよい。また、
実施の形態１４のように、溝の底部の位置が、低温バッ
ファ層まで到達するように溝形成しても良い。さらに、
互いの溝における、溝幅、溝の深さ、溝と溝との間隔を
同一にしなくとも良い。The groove has a width b = 5 μm and a depth h = 5.5.
μm, and the interval between grooves (one cycle) L = 10 μm.
The thickness of the GaN layer grown on the sapphire substrate is 6
μm. This results in a threading dislocation density of about 2 × 10
Reduced to 5 cm -2 . The groove satisfies the relationship of h ≧ b, but may satisfy b> h ≧ 0.2 × b. Also,
As in the fourteenth embodiment, the groove may be formed such that the position of the bottom of the groove reaches the low-temperature buffer layer. further,
The groove width, the groove depth, and the distance between the grooves in the grooves need not be the same.
【０１４４】（実施の形態１７）本実施の形態１７は、
実施の形態１３の溝方向を窒化物半導体結晶の[１−１
００]と[１０−１０]方向に形成した以外は実施の形態
１３と同じである。(Embodiment 17) Embodiment 17
In the thirteenth embodiment, the groove direction is changed to [1-1] of the nitride semiconductor crystal.
The same as the thirteenth embodiment except that they are formed in [00] and [10-10] directions.
【０１４５】本実施の形態の、ＧａＮ膜の形成方法は、
実施の形態１３と同様の方法で作製した。ただし、溝の
方向は、窒化物半導体の[１−１００]方向、[１０−１
０]方向、[０１−１０]方向の３種ある方向のうち、２
つを選択して溝形成した。The method of forming a GaN film according to the present embodiment is as follows.
It was manufactured in the same manner as in the thirteenth embodiment. However, the direction of the groove is [1-100] direction of the nitride semiconductor, [10-1].
0] direction and [01-10] direction.
One was selected and a groove was formed.
【０１４６】前記溝は、幅ｂ＝８μｍ、深さｈ＝０．９
９μｍで、溝と溝の間隔（１周期）Ｌ＝１６μｍであ
る。また、サファイア基板上に成長した低温ＧａＮバッ
ファ層とＧａＮ層の厚みは、それぞれ、３０ｎｍ、１μ
ｍである。このことにより貫通転位密度が約７×１０6
ｃｍ-2に低減した。The groove has a width b = 8 μm and a depth h = 0.9.
9 μm, and the interval between grooves (one cycle) L = 16 μm. The low-temperature GaN buffer layer and the GaN layer grown on the sapphire substrate have thicknesses of 30 nm and 1 μm, respectively.
m. This results in a threading dislocation density of about 7 × 10 6
cm -2 .
【０１４７】上記溝は、溝底部の位置が低温バッファ層
まで到達するように溝形成しているが、ｈ≧０．２×ｂ
の関係、もしくはｈ≧ｂの関係を満たしていてもよい。
さらに、互いの溝における、溝幅、溝の深さ、溝と溝と
の間隔を同一にしなくとも良い。Although the groove is formed so that the position of the groove bottom reaches the low-temperature buffer layer, h ≧ 0.2 × b
Or the relationship h ≧ b may be satisfied.
Further, the groove width, the groove depth, and the distance between the grooves in the grooves need not be the same.
【０１４８】（実施の形態１８）本実施の形態１８は、
実施の形態１３の溝方向を窒化物半導体結晶の[１−１
００]、[１０−１０]、[０１−１０]方向に形成した以
外は実施の形態１３と同じである。(Embodiment 18) Embodiment 18
In the thirteenth embodiment, the groove direction is changed to [1-1] of the nitride semiconductor crystal.
00], [10-10], and [01-10], except that they are formed in the same direction as the thirteenth embodiment.
【０１４９】本実施の形態の、ＧａＮ膜の形成方法は、
実施の形態１３と同様の方法で作製した。ただし、溝の
方向は、窒化物半導体の[１−１００]方向、[１０−１
０]方向、[０１−１０]方向の３種ある方向のうち、全
てを選択して溝形成した。The method of forming a GaN film according to the present embodiment is as follows.
It was manufactured in the same manner as in the thirteenth embodiment. However, the direction of the groove is [1-100] direction of the nitride semiconductor, [10-1].
The grooves were formed by selecting all of the three directions of [0] direction and [01-10] direction.
【０１５０】前記溝は、幅ｂ＝４μｍ、深さｈ＝０．９
８μｍで、溝と溝の間隔（１周期）Ｌ＝１０μｍであ
る。また、サファイア基板上に成長した低温ＧａＮバッ
ファ層とＧａＮ層の厚みは、それぞれ、３０ｎｍ、１μ
ｍである。このことにより貫通転位密度が約２×１０5
ｃｍ-2に低減した。The groove has a width b = 4 μm and a depth h = 0.9.
8 μm, and the distance between grooves (one cycle) L = 10 μm. The low-temperature GaN buffer layer and the GaN layer grown on the sapphire substrate have thicknesses of 30 nm and 1 μm, respectively.
m. This results in a threading dislocation density of about 2 × 10 5
cm -2 .
【０１５１】上記溝は、溝底部の位置が低温バッファ層
まで到達するように溝形成されていて、かつｈ≧０．２
×ｂの関係を満たしているが、ｈ≧ｂの関係を満たして
いてもよい。さらに、互いの溝における、溝幅、溝の深
さ、溝と溝との間隔を同一にしなくとも良い。The groove is formed such that the position of the groove bottom reaches the low-temperature buffer layer, and h ≧ 0.2
The relationship xb is satisfied, but the relationship h ≧ b may be satisfied. Further, the groove width, the groove depth, and the distance between the grooves in the grooves need not be the same.
【０１５２】（実施の形態１９）本実施の形態１９は、
溝方向を＜１１−２０＞方向と＜１−１００＞方向に形
成した以外は、実施の形態１２または実施の形態１３と
同じである。(Embodiment 19) This embodiment 19
It is the same as the twelfth or thirteenth embodiment except that the groove directions are formed in the <11-20> direction and the <1-100> direction.
【０１５３】本実施の形態の、ＧａＮ膜の形成方法は、
実施の形態１２または実施の形態１３と同様の方法で作
製した。ただし、溝の方向は、窒化物半導体の＜１１−
２０＞方向と＜１−１００＞方向である。前記溝は、幅
ｂ＝２μｍ、深さｈ＝１μｍで、溝と溝の間隔（１周
期）Ｌ＝６μｍである。また、サファイア基板上に成長
したＧａＮ層の厚みは２μｍである。このことにより貫
通転位密度が約５×１０ 5ｃｍ-2に低減した。The method of forming a GaN film according to the present embodiment is as follows.
Working in the same manner as in the twelfth or thirteenth embodiment
Made. However, the direction of the groove is <11−
20> direction and <1-100> direction. The groove has a width
b = 2 μm, depth h = 1 μm, and the distance between grooves (one round)
Period) L = 6 μm. Also grown on sapphire substrate
The thickness of the GaN layer thus formed is 2 μm. This allows
Threading dislocation density is about 5 × 10 Fivecm-2Reduced to
【０１５４】上記溝は、ｈ≧０．２×ｂの関係を満たし
ているが、ｈ≧ｂであってもよい。また、実施の形態１
４のように、溝の底部の位置が、低温バッファ層まで到
達するように溝形成しても良い。さらに、互いの溝にお
ける、溝幅、溝の深さ、溝と溝との間隔を同一にしなく
とも良い。The groove satisfies the relationship h ≧ 0.2 × b, but may satisfy h ≧ b. Embodiment 1
As shown in FIG. 4, the groove may be formed such that the bottom of the groove reaches the low-temperature buffer layer. Further, the groove width, the groove depth, and the distance between the grooves in the grooves need not be the same.
【０１５５】[0155]
【発明の効果】以上のように、本発明を適用することに
より、窒化物半導体と格子定数または熱膨張係数の異な
る基板上に、結晶転位密度が少なく、厚膜の窒化物半導
体膜を形成してもクラックがなく、かつ不純物混入の少
ない高品質な窒化物半導体を、複雑な２段階成長を行う
ことなくエピタキシャル成長させることが可能となっ
た。As described above, by applying the present invention, it is possible to form a thick nitride semiconductor film having a low crystal dislocation density on a substrate having a different lattice constant or thermal expansion coefficient from that of a nitride semiconductor. However, it has become possible to epitaxially grow a high-quality nitride semiconductor having no cracks and containing few impurities without performing complicated two-stage growth.
【０１５６】さらに、上記窒化物半導体膜の製法によっ
て成長した高品質の窒化物半導体膜上に発光素子構造を
作製した場合、歩留まり率が高く、非常に発光効率の高
いＬＥＤまたはＬＤを作製することができた。Further, when a light emitting element structure is manufactured on a high quality nitride semiconductor film grown by the above method of manufacturing a nitride semiconductor film, it is necessary to manufacture an LED or LD having a high yield rate and extremely high luminous efficiency. Was completed.
【図１】本発明の実施の形態１の窒化物半導体を示す図
である。FIG. 1 is a diagram showing a nitride semiconductor according to a first embodiment of the present invention.
【図２】本発明の実施の形態１の加工構造基板を示す図
である。FIG. 2 is a view illustrating a processed substrate according to the first embodiment of the present invention;
【図３】本発明の実施の形態２の加工構造基板を示す図
である。FIG. 3 is a view illustrating a processed substrate according to a second embodiment of the present invention;
【図４】本発明の実施の形態３の加工構造基板を示す図
である。FIG. 4 is a diagram showing a processed structure substrate according to a third embodiment of the present invention.
【図５】本発明の実施の形態９の加工構造基板及び窒化
物半導体を示す図である。FIG. 5 is a view showing a processed substrate and a nitride semiconductor according to a ninth embodiment of the present invention.
【図６】本発明の実施の形態１０のレーザダイオード素
子構造を示す図ある。FIG. 6 is a diagram showing a laser diode element structure according to a tenth embodiment of the present invention.
【図７】本発明の実施の形態１１の発光ダイオード素子
構造を示す図である。FIG. 7 is a diagram showing a light emitting diode element structure according to an eleventh embodiment of the present invention.
【図８】本発明における成長方法を説明する図である。FIG. 8 is a diagram illustrating a growth method according to the present invention.
【図９】本発明の実施の形態１２の窒化物半導体膜構造
を示す図である。FIG. 9 is a diagram showing a nitride semiconductor film structure according to a twelfth embodiment of the present invention.
【図１０】本発明の実施の形態１４の窒化物半導体膜構
造を示す図である。FIG. 10 is a diagram showing a nitride semiconductor film structure according to a fourteenth embodiment of the present invention.
１００ 加工構造基板 １１０ 溝部 １１１、１１２、１１５ 溝 １１３ 凹凸部 １１４ 凸部 １１６ 空洞部 １２０ ＧａＮバッファ層 １２１ ｎ型ＧａＮ膜 １２２ ＧａＮ膜 １２３ 凸部上の窒化物半導体膜 １２４ 溝上の窒化物半導体膜 １２５ 窒化物半導体 ２００、３００ 窒化物半導体構造 ２０１ Ｓｉドープｎ型ＧａＮ層 ２０２ Ｓｉドープｎ型ＡｌＧａＮ層 ２０３ Ｓｉドープｎ型ＧａＮ層 ２０４ ｎ型ＩｎＧａＮ／ＩｎＧａＮ多重量子井戸層 ２０５ ｐ型ＡｌＧａＮ蒸発防止層 ２０６ Ｍｇドープｐ型ＧａＮ層 ２０７ Ｍｇドープｐ型Ａｌ0.1Ｇａ0.9Ｎ層 ２０８ Ｍｇドープｐ型ＧａＮ層 ２０９、３０５ 負電極 ２１０、３０６ 正電極 ３０１ 第１のｎ型ＧａＮ層 ３０２ 第２のｎ型単一量子井戸ＩｎＧａＮ層 ３０３ ｐ型ＡｌＧａＮ蒸発防止層 ３０４ 第３のｐ型ＧａＮコンタクト層 ４００ サファイア基板 ４０１ ＧａＮバッファ層 ４０２ ＧａＮ層 ４０３ 溝 ４０４ 空洞部 ４０５ ＧａＮ膜 ５００ サファイア基板 ５０１ 低温ＧａＮバッファ層 ５０２ ＧａＮ層 ５０３、５０４ 空洞部 ５０５ ＧａＮ膜 ５０６ 多結晶ＧａＮREFERENCE SIGNS LIST 100 processed structure substrate 110 groove portions 111, 112, 115 groove 113 uneven portion 114 convex portion 116 hollow portion 120 GaN buffer layer 121 n-type GaN film 122 GaN film 123 nitride semiconductor film on convex portion 124 nitride semiconductor film on groove 125 Nitride semiconductor 200, 300 Nitride semiconductor structure 201 Si-doped n-type GaN layer 202 Si-doped n-type AlGaN layer 203 Si-doped n-type GaN layer 204 n-type InGaN / InGaN multiple quantum well layer 205 p-type AlGaN evaporation prevention layer 206 Mg Doped p-type GaN layer 207 Mg-doped p-type Al 0.1 Ga 0.9 N layer 208 Mg-doped p-type GaN layer 209, 305 negative electrode 210, 306 positive electrode 301 first n-type GaN layer 302 second n-type single quantum Well InGaN layer 303 p-type AlGaN evaporation prevention Layer 304 Third p-type GaN contact layer 400 Sapphire substrate 401 GaN buffer layer 402 GaN layer 403 Groove 404 Cavity 405 GaN film 500 Sapphire substrate 501 Low-temperature GaN buffer layer 502 GaN layer 503, 504 Cavity 505 GaN film 506 Polycrystalline GaN
Claims (12)
前記成長面上に形成された窒化物半導体膜とを有し、 前記凹部において前記窒化物半導体膜と前記基板との間
に空洞を有することを特徴とする窒化物半導体構造。A substrate provided with a concave portion and a convex portion on a growth surface;
A nitride semiconductor structure, comprising: a nitride semiconductor film formed on the growth surface; and a cavity between the nitride semiconductor film and the substrate in the recess.
よって構成されていることを特徴とする請求項１に記載
の窒化物半導体構造。2. The nitride semiconductor structure according to claim 1, wherein said concave and convex portions are constituted by a plurality of parallel grooves.
の深さｈがｈ≧０．２×ｂであり、かつ、隣り合う溝の
中心線間の距離が２０μｍ以下であることを特徴とする
請求項２に記載の窒化物半導体構造。3. The width b of the groove is 10 μm or less, the depth h of the groove is h ≧ 0.2 × b, and the distance between the center lines of adjacent grooves is 20 μm or less. 3. The nitride semiconductor structure according to claim 2, wherein:
の深さｈがｈ≧ｂであり、かつ、隣り合う溝の中心線間
の距離が２０μｍ以下であることを特徴とする請求項２
に記載の窒化物半導体構造。4. The groove according to claim 1, wherein the width b of the groove is not more than 10 μm, the depth h of the groove is h ≧ b, and the distance between the center lines of adjacent grooves is not more than 20 μm. Item 2
3. The nitride semiconductor structure according to 1.
１−１００＞方向に沿って形成されていることを特徴と
する請求項２乃至４のいずれかに記載の窒化物半導体構
造。5. The semiconductor device according to claim 1, wherein the groove is formed with respect to the nitride semiconductor.
The nitride semiconductor structure according to claim 2, wherein the nitride semiconductor structure is formed along the 1-100> direction.
ッチング安定面の方向に沿って形成されていることを特
徴とする請求項２乃至５のいずれかに記載の窒化物半導
体構造。6. The nitride semiconductor structure according to claim 2, wherein said groove is formed along a direction of a cleavage plane or an etching stable plane of said substrate.
導体からなり、前記溝は、前記窒化物半導体に対して＜
１−１２０＞方向に沿って設けられていることを特徴と
する請求項２乃至４のいずれかに記載の窒化物半導体構
造。7. A growth surface of at least the substrate is made of a nitride semiconductor, and the groove is formed with respect to the nitride semiconductor.
The nitride semiconductor structure according to claim 2, wherein the nitride semiconductor structure is provided along the <1-120> direction.
導体からなり、前記溝は、前記窒化物半導体に対して＜
１−１００＞方向に沿って設けられ、かつ、前記溝の底
部は、窒化物半導体からなることを特徴とする請求項２
乃至４のいずれかに記載の窒化物半導体構造。8. At least a growth surface of the substrate is made of a nitride semiconductor, and the groove is formed with respect to the nitride semiconductor.
The semiconductor device is provided along the <1-100> direction, and a bottom of the groove is made of a nitride semiconductor.
5. The nitride semiconductor structure according to any one of items 1 to 4.
あることを特徴とする請求項７又は８に記載の窒化物半
導体構造。9. The nitride semiconductor structure according to claim 7, wherein the nitride semiconductor at the bottom of the groove is polycrystalline.
平行な複数の溝を形成する工程と、 前記基板の成長面に窒化物半導体膜を成長させることに
よって、前記凹部もしくは溝にて空洞を有するようにす
る工程とを、順次に行うことを特徴とする窒化物半導体
構造の製造方法。10. A step of forming a concave portion and a convex portion or a plurality of parallel grooves on a growth surface of a substrate, and growing a nitride semiconductor film on a growth surface of the substrate to form a cavity in the concave portion or groove. And (c) are sequentially performed.
化物半導体構造と、前記窒化物半導体構造上に形成され
た窒化物半導体からなる活性層を有する発光素子構造と
からなることを特徴とする発光素子。11. A nitride semiconductor structure according to any one of claims 1 to 9, and a light emitting device structure having an active layer made of a nitride semiconductor formed on the nitride semiconductor structure. A light emitting element.
ストライプ構造が、前記窒化物半導体構造中の凹部の中
央線から横方向に少なくとも１μｍ以上の位置の、上方
に設けられ、かつ、リッジストライプの方向が少なくと
も１つの溝の方向と平行であることを特徴とする請求項
１１に記載の発光素子。12. The ridge stripe structure provided in the light emitting element structure is provided at a position at least 1 μm or more in a lateral direction from a center line of a concave portion in the nitride semiconductor structure, and has a ridge stripe structure. The light emitting device according to claim 11, wherein a direction is parallel to a direction of the at least one groove.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21611099A JP3987660B2 (en) | 1998-07-31 | 1999-07-30 | Nitride semiconductor structure, manufacturing method thereof, and light emitting device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21663998 | 1998-07-31 | ||
| JP10-216639 | 1998-07-31 | ||
| JP21611099A JP3987660B2 (en) | 1998-07-31 | 1999-07-30 | Nitride semiconductor structure, manufacturing method thereof, and light emitting device |
Related Child Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006220096A Division JP3950471B2 (en) | 1998-07-31 | 2006-08-11 | Nitride semiconductor structure, manufacturing method thereof, and light emitting device |
| JP2007015305A Division JP5080820B2 (en) | 1998-07-31 | 2007-01-25 | Nitride semiconductor structure, manufacturing method thereof, and light emitting device |
| JP2007015304A Division JP4016062B2 (en) | 1998-07-31 | 2007-01-25 | Nitride semiconductor structure, manufacturing method thereof, and light emitting device |
| JP2007017441A Division JP3987879B2 (en) | 1998-07-31 | 2007-01-29 | Nitride semiconductor light emitting device and manufacturing method thereof |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000106455A true JP2000106455A (en) | 2000-04-11 |
| JP2000106455A5 JP2000106455A5 (en) | 2006-10-05 |
| JP3987660B2 JP3987660B2 (en) | 2007-10-10 |
Family
ID=26521242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21611099A Expired - Lifetime JP3987660B2 (en) | 1998-07-31 | 1999-07-30 | Nitride semiconductor structure, manufacturing method thereof, and light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3987660B2 (en) |
Cited By (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000055893A1 (en) * | 1999-03-17 | 2000-09-21 | Mitsubishi Cable Industries, Ltd. | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method |
| JP2001007393A (en) * | 1999-06-08 | 2001-01-12 | Agilent Technol Inc | ALGaInN-BASED LED WITH EPITAXIAL LAYER |
| JP2001160539A (en) * | 1999-09-24 | 2001-06-12 | Sanyo Electric Co Ltd | Forming method for nitride semiconductor device and nitride semiconductor |
| JP2001176809A (en) * | 1999-10-06 | 2001-06-29 | Matsushita Electronics Industry Corp | Semiconductor device and semiconductor substrate, and their manufacturing method |
| WO2001069662A1 (en) * | 2000-03-14 | 2001-09-20 | Toyoda Gosei Co., Ltd. | Group iii nitride compound semiconductor and method for manufacturing the same |
| JP2001332815A (en) * | 2000-05-25 | 2001-11-30 | Rohm Co Ltd | Semiconductor light emitting element |
| JP2001352133A (en) * | 2000-06-05 | 2001-12-21 | Sony Corp | Semiconductor laser, semiconductor device, nitride-family iii-v group compound substrate, and their manufacturing method |
| JP2002008985A (en) * | 2000-06-21 | 2002-01-11 | Nichia Chem Ind Ltd | Method of manufacturing nitride semiconductor, and nitride semiconductor substrate |
| JP2002033288A (en) * | 2000-07-18 | 2002-01-31 | Sony Corp | Crystal growing method |
| WO2002023604A1 (en) * | 2000-09-18 | 2002-03-21 | Mitsubishi Cable Industries, Ltd. | Semiconductor base material and method of manufacturing the material |
| WO2002023603A1 (en) * | 2000-08-22 | 2002-03-21 | Technische Universität Berlin | Method for the epitaxy of (indium, aluminum, gallium) nitride on foreign substrates |
| JP2002185040A (en) * | 2000-12-15 | 2002-06-28 | Sony Corp | Semiconductor light emitting element and manufacturing method therefor |
| US6426519B1 (en) | 1999-11-17 | 2002-07-30 | Ngk Insulators, Ltd. | Epitaxial growth substrate and a method for producing the same |
| JP2002217116A (en) * | 2001-01-18 | 2002-08-02 | Sony Corp | Method for manufacturing crystal film, crystal substrate, and semiconductor device |
| JP2002252422A (en) * | 2001-02-27 | 2002-09-06 | Sanyo Electric Co Ltd | Nitride-base semiconductor device and method of forming nitride-base semiconductor |
| JP2002270970A (en) * | 2001-03-08 | 2002-09-20 | Sharp Corp | Nitride semiconductor light emitting element |
| JP2002319733A (en) * | 2001-04-19 | 2002-10-31 | Sharp Corp | Semiconductor light-emitting device and its manufacturing method, and optical information recorder /reproducer |
| JP2002344088A (en) * | 2001-05-11 | 2002-11-29 | Sharp Corp | Nitride semiconductor laser element and optical device including the same |
| WO2002103813A1 (en) * | 2001-06-15 | 2002-12-27 | Nichia Corporation | Nitride semiconductor light emitting element and light emitting device using it |
| JP2003051636A (en) * | 2001-08-06 | 2003-02-21 | Sony Corp | Semiconductor device and manufacturing method therefor |
| JP2003086905A (en) * | 2001-09-12 | 2003-03-20 | Sharp Corp | Nitride semiconductor laser element and semiconductor optical unit using the same |
| JP2003092426A (en) * | 2001-09-18 | 2003-03-28 | Nichia Chem Ind Ltd | Nitride compound semiconductor light emitting element and its manufacturing method |
| US6580098B1 (en) | 1999-07-27 | 2003-06-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6617668B1 (en) | 1999-05-21 | 2003-09-09 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
| US6645295B1 (en) | 1999-05-10 | 2003-11-11 | Toyoda Gosei Co., Ltd. | Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor |
| WO2003098710A1 (en) * | 2002-05-15 | 2003-11-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light emitting element and production method therefor |
| US6720586B1 (en) | 1999-11-15 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating nitride semiconductor, method of fabricating nitride semiconductor device, nitride semiconductor device, semiconductor light emitting device and method of fabricating the same |
| JP2004289180A (en) * | 2004-06-29 | 2004-10-14 | Toyoda Gosei Co Ltd | Group iii nitride compound semiconductor light emitting device |
| US6830948B2 (en) | 1999-12-24 | 2004-12-14 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US6844246B2 (en) | 2001-03-22 | 2005-01-18 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it |
| US6855620B2 (en) | 2000-04-28 | 2005-02-15 | Toyoda Gosei Co., Ltd. | Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices |
| US6860943B2 (en) | 2001-10-12 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor |
| US6861305B2 (en) | 2000-03-31 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| JP2005239440A (en) * | 2004-02-24 | 2005-09-08 | Univ Meijo | Nitride semiconductor substrate, semiconductor device, semiconductor light emitting element, and semiconductor light receiving element |
| US6979584B2 (en) | 1999-12-24 | 2005-12-27 | Toyoda Gosei Co, Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| JP2006066583A (en) * | 2004-08-26 | 2006-03-09 | Sharp Corp | Nitride semiconductor light emitting element and its manufacturing method |
| US7052979B2 (en) | 2001-02-14 | 2006-05-30 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
| JP2006232640A (en) * | 2005-02-25 | 2006-09-07 | Kyocera Corp | R surface sapphire substrate, epitaxial substrate using the same, semiconductor device, and method for manufacturing the same |
| JP2006265613A (en) * | 2005-03-23 | 2006-10-05 | Japan Science & Technology Agency | Method for producing thin film of nitride on sapphire substrate, and apparatus for thin film of nitride |
| KR100649494B1 (en) * | 2004-08-17 | 2006-11-24 | 삼성전기주식회사 | Fabrication method of light emitting diode incorporating laser surface treatment of substrate and light emitting diode fabricated thereby |
| US7141444B2 (en) | 2000-03-14 | 2006-11-28 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
| JP2006332714A (en) * | 2001-07-24 | 2006-12-07 | Nichia Chem Ind Ltd | Semiconductor light-emitting device |
| JP2007012809A (en) * | 2005-06-29 | 2007-01-18 | Univ Of Tokushima | GaN-BASED COMPOUND SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SAME |
| WO2007055262A1 (en) * | 2005-11-09 | 2007-05-18 | Mitsubishi Cable Industries, Ltd. | Nitride semiconductor light-emitting diode device |
| JP2007201019A (en) * | 2006-01-24 | 2007-08-09 | Sharp Corp | Nitride semiconductor light-emitting element and manufacturing method thereof |
| WO2007100038A1 (en) * | 2006-03-01 | 2007-09-07 | Rohm Co., Ltd. | Light emitting element and method for manufacturing such light emitting element |
| KR100771599B1 (en) * | 2001-02-23 | 2007-10-31 | 엘지전자 주식회사 | method for growing nitride semiconductor film |
| JP2008047850A (en) * | 2006-07-19 | 2008-02-28 | Mitsubishi Cable Ind Ltd | Nitride semiconductor light emitting diode |
| JP2008091942A (en) * | 2007-11-22 | 2008-04-17 | Mitsubishi Cable Ind Ltd | Nitride semiconductor light emitting diode |
| JP2008160094A (en) * | 2006-11-28 | 2008-07-10 | Cree Inc | Semiconductor device having low threading dislocation and improved light extraction, and method of manufacturing the same |
| JP2008211250A (en) * | 1999-03-17 | 2008-09-11 | Mitsubishi Chemicals Corp | Semiconductor base and its manufacturing method |
| JP2009040657A (en) * | 2007-08-10 | 2009-02-26 | Mitsubishi Chemicals Corp | Method for manufacturing epitaxial wafer |
| JP2009200514A (en) * | 2001-07-24 | 2009-09-03 | Nichia Corp | Semiconductor light-emitting device |
| US7619261B2 (en) | 2000-08-07 | 2009-11-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US7635875B2 (en) | 2001-07-24 | 2009-12-22 | Nichia Corporation | Semiconductor light emitting device |
| US7683386B2 (en) | 2003-08-19 | 2010-03-23 | Nichia Corporation | Semiconductor light emitting device with protrusions to improve external efficiency and crystal growth |
| JP2010163288A (en) * | 2009-01-13 | 2010-07-29 | Ngk Insulators Ltd | Method for producing group iii metal nitride single crystal and template substrate |
| US7829900B2 (en) | 2001-02-27 | 2010-11-09 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor element and method of forming nitride-based semiconductor |
| EP2257998A1 (en) * | 2008-03-26 | 2010-12-08 | Lattice Power (Jiangxi) Corporation | Semiconductor light-emitting device with a highly reflective ohmic-electrode |
| JP2011077265A (en) * | 2009-09-30 | 2011-04-14 | Toyoda Gosei Co Ltd | Method for manufacturing group iii nitride semiconductor |
| JP2011073894A (en) * | 2009-09-29 | 2011-04-14 | Toyoda Gosei Co Ltd | Method for producing group iii nitride compound semiconductor |
| JP2011146589A (en) * | 2010-01-15 | 2011-07-28 | Stanley Electric Co Ltd | Semiconductor light-emitting element and method of manufacturing the same |
| JP2012080057A (en) * | 2010-09-09 | 2012-04-19 | Shin Etsu Handotai Co Ltd | Light-emitting element and manufacturing method for light-emitting element |
| JP2012234853A (en) * | 2011-04-28 | 2012-11-29 | Seoul Opto Devices Co Ltd | Semiconductor substrate, semiconductor device, and method of manufacturing the same |
| US8368183B2 (en) | 2004-11-02 | 2013-02-05 | Sharp Kabushiki Kaisha | Nitride semiconductor device |
| JP2013033794A (en) * | 2011-08-01 | 2013-02-14 | Nippon Telegr & Teleph Corp <Ntt> | Solar cell and manufacturing method thereof |
| JP2013063908A (en) * | 2012-12-10 | 2013-04-11 | Ngk Insulators Ltd | Method for manufacturing group iii metal nitride single crystal and template substrate |
| JP2013212940A (en) * | 2012-03-30 | 2013-10-17 | Toyoda Gosei Co Ltd | Method for producing group iii nitride semiconductor and the group iii nitride semiconductor |
| JP2013241337A (en) * | 2008-01-29 | 2013-12-05 | Toyoda Gosei Co Ltd | Group iii nitride-based compound semiconductor, wafer having group iii nitride-based compound semiconductor formed thereon, and group iii nitride-based compound semiconductor element |
| JP2015060883A (en) * | 2013-09-17 | 2015-03-30 | トランスフォーム・ジャパン株式会社 | Compound semiconductor device and manufacturing method of the same |
| US9023764B2 (en) | 2012-03-23 | 2015-05-05 | Kabushiki Kaisha Toshiba | Oxide superconductor, oriented oxide thin film, and method for manufacturing oxide superconductor |
| US9196687B2 (en) | 2008-12-26 | 2015-11-24 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride semiconductor and template substrate |
| US9209021B2 (en) | 2013-05-31 | 2015-12-08 | Toyoda Gosei Co., Ltd. | Method for producing Group III nitride semiconductor and Group III nitride semiconductor |
| WO2015194382A1 (en) * | 2014-06-17 | 2015-12-23 | エルシード株式会社 | Method for manufacturing light emitting element and light emitting element |
| WO2016006801A1 (en) * | 2014-07-11 | 2016-01-14 | 주식회사 소프트에피 | Method of growing group iii-nitride semiconductor layer |
| JP5866044B1 (en) * | 2014-11-13 | 2016-02-17 | エルシード株式会社 | Light emitting device manufacturing method and light emitting device |
| US9853183B2 (en) | 2014-06-17 | 2017-12-26 | El-Seed Corporation | Method for manufacturing light emitting element and light emitting element |
| JP2020080369A (en) * | 2018-11-13 | 2020-05-28 | 株式会社豊田中央研究所 | Semiconductor device and manufacturing method of the same |
| JP2021509534A (en) * | 2017-09-27 | 2021-03-25 | ケンブリッジ エンタープライズ リミテッド | How to Porous Materials and Semiconductor Structures |
| CN113539808A (en) * | 2020-04-15 | 2021-10-22 | 株式会社电装 | Gallium nitride semiconductor device and method for manufacturing the same |
| US11631782B2 (en) | 2018-01-26 | 2023-04-18 | Cambridge Enterprise Limited | Method for electrochemically etching a semiconductor structure |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6010867B2 (en) | 2012-09-20 | 2016-10-19 | 豊田合成株式会社 | Group III nitride compound semiconductor light emitting device, method for producing the same, and semiconductor light emitting device |
| JP6269368B2 (en) * | 2014-07-24 | 2018-01-31 | 住友電気工業株式会社 | Gallium nitride substrate |
-
1999
- 1999-07-30 JP JP21611099A patent/JP3987660B2/en not_active Expired - Lifetime
Cited By (134)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940098B1 (en) | 1999-03-17 | 2005-09-06 | Mitsubishi Cable Industries, Ltd. | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method |
| US7589001B2 (en) | 1999-03-17 | 2009-09-15 | Mitsubishi Chemical Corporation | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method |
| WO2000055893A1 (en) * | 1999-03-17 | 2000-09-21 | Mitsubishi Cable Industries, Ltd. | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method |
| JP2008211250A (en) * | 1999-03-17 | 2008-09-11 | Mitsubishi Chemicals Corp | Semiconductor base and its manufacturing method |
| US7115486B2 (en) | 1999-03-17 | 2006-10-03 | Mitsubishi Cable Industries Ltd. | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method |
| US7504324B2 (en) | 1999-03-17 | 2009-03-17 | Mitsubishi Chemical Corporation | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method |
| US6645295B1 (en) | 1999-05-10 | 2003-11-11 | Toyoda Gosei Co., Ltd. | Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor |
| US6881651B2 (en) | 1999-05-21 | 2005-04-19 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
| US6617668B1 (en) | 1999-05-21 | 2003-09-09 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
| JP2001007393A (en) * | 1999-06-08 | 2001-01-12 | Agilent Technol Inc | ALGaInN-BASED LED WITH EPITAXIAL LAYER |
| JP2011205144A (en) * | 1999-06-08 | 2011-10-13 | Philips Lumileds Lightng Co Llc | AlGaInN-BASED LED WITH EPITAXIAL LAYER |
| US6930329B2 (en) | 1999-07-27 | 2005-08-16 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6893945B2 (en) | 1999-07-27 | 2005-05-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride group compound semiconductor |
| US6580098B1 (en) | 1999-07-27 | 2003-06-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6835966B2 (en) | 1999-07-27 | 2004-12-28 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6818926B2 (en) | 1999-07-27 | 2004-11-16 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US7176497B2 (en) | 1999-07-27 | 2007-02-13 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor |
| JP2001160539A (en) * | 1999-09-24 | 2001-06-12 | Sanyo Electric Co Ltd | Forming method for nitride semiconductor device and nitride semiconductor |
| JP2001176809A (en) * | 1999-10-06 | 2001-06-29 | Matsushita Electronics Industry Corp | Semiconductor device and semiconductor substrate, and their manufacturing method |
| JP4754057B2 (en) * | 1999-10-06 | 2011-08-24 | パナソニック株式会社 | Semiconductor device, semiconductor substrate, and manufacturing method thereof |
| US6720586B1 (en) | 1999-11-15 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating nitride semiconductor, method of fabricating nitride semiconductor device, nitride semiconductor device, semiconductor light emitting device and method of fabricating the same |
| US6911351B2 (en) | 1999-11-15 | 2005-06-28 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating nitride semiconductor, method of fabricating nitride semiconductor device, nitride semiconductor device, semiconductor light emitting device and method of fabricating the same |
| US6426519B1 (en) | 1999-11-17 | 2002-07-30 | Ngk Insulators, Ltd. | Epitaxial growth substrate and a method for producing the same |
| US7560725B2 (en) | 1999-12-24 | 2009-07-14 | Toyoda Gosei Co., Ltd. | Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US6830948B2 (en) | 1999-12-24 | 2004-12-14 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US6979584B2 (en) | 1999-12-24 | 2005-12-27 | Toyoda Gosei Co, Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US6967122B2 (en) | 2000-03-14 | 2005-11-22 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor and method for manufacturing the same |
| US7141444B2 (en) | 2000-03-14 | 2006-11-28 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
| WO2001069662A1 (en) * | 2000-03-14 | 2001-09-20 | Toyoda Gosei Co., Ltd. | Group iii nitride compound semiconductor and method for manufacturing the same |
| US7462867B2 (en) | 2000-03-14 | 2008-12-09 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor devices and method for fabricating the same |
| US6861305B2 (en) | 2000-03-31 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US7491984B2 (en) | 2000-03-31 | 2009-02-17 | Toyoda Gosei Co., Ltd. | Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US6855620B2 (en) | 2000-04-28 | 2005-02-15 | Toyoda Gosei Co., Ltd. | Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices |
| JP2001332815A (en) * | 2000-05-25 | 2001-11-30 | Rohm Co Ltd | Semiconductor light emitting element |
| JP2001352133A (en) * | 2000-06-05 | 2001-12-21 | Sony Corp | Semiconductor laser, semiconductor device, nitride-family iii-v group compound substrate, and their manufacturing method |
| JP2002008985A (en) * | 2000-06-21 | 2002-01-11 | Nichia Chem Ind Ltd | Method of manufacturing nitride semiconductor, and nitride semiconductor substrate |
| JP4556300B2 (en) * | 2000-07-18 | 2010-10-06 | ソニー株式会社 | Crystal growth method |
| JP2002033288A (en) * | 2000-07-18 | 2002-01-31 | Sony Corp | Crystal growing method |
| US7619261B2 (en) | 2000-08-07 | 2009-11-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| WO2002023603A1 (en) * | 2000-08-22 | 2002-03-21 | Technische Universität Berlin | Method for the epitaxy of (indium, aluminum, gallium) nitride on foreign substrates |
| WO2002023604A1 (en) * | 2000-09-18 | 2002-03-21 | Mitsubishi Cable Industries, Ltd. | Semiconductor base material and method of manufacturing the material |
| JP2002164296A (en) * | 2000-09-18 | 2002-06-07 | Mitsubishi Cable Ind Ltd | Semiconductor substrate and method of manufacturing the same |
| EP1947684A1 (en) | 2000-09-18 | 2008-07-23 | Mitsubishi Chemical Corporation | Semiconductor base material and method of manufacturing the material |
| US7179667B2 (en) | 2000-09-18 | 2007-02-20 | Mitsubishi Cable Industries, Ltd. | Semiconductor base material and method of manufacturing the material |
| JP2002185040A (en) * | 2000-12-15 | 2002-06-28 | Sony Corp | Semiconductor light emitting element and manufacturing method therefor |
| JP4595198B2 (en) * | 2000-12-15 | 2010-12-08 | ソニー株式会社 | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device |
| JP2002217116A (en) * | 2001-01-18 | 2002-08-02 | Sony Corp | Method for manufacturing crystal film, crystal substrate, and semiconductor device |
| JP4644942B2 (en) * | 2001-01-18 | 2011-03-09 | ソニー株式会社 | Crystal film, crystal substrate, and method of manufacturing semiconductor device |
| US7052979B2 (en) | 2001-02-14 | 2006-05-30 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
| KR100771599B1 (en) * | 2001-02-23 | 2007-10-31 | 엘지전자 주식회사 | method for growing nitride semiconductor film |
| US7829900B2 (en) | 2001-02-27 | 2010-11-09 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor element and method of forming nitride-based semiconductor |
| JP2002252422A (en) * | 2001-02-27 | 2002-09-06 | Sanyo Electric Co Ltd | Nitride-base semiconductor device and method of forming nitride-base semiconductor |
| JP2002270970A (en) * | 2001-03-08 | 2002-09-20 | Sharp Corp | Nitride semiconductor light emitting element |
| US6844246B2 (en) | 2001-03-22 | 2005-01-18 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it |
| JP2002319733A (en) * | 2001-04-19 | 2002-10-31 | Sharp Corp | Semiconductor light-emitting device and its manufacturing method, and optical information recorder /reproducer |
| JP4646095B2 (en) * | 2001-04-19 | 2011-03-09 | シャープ株式会社 | Semiconductor light emitting device, manufacturing method thereof, and optical information recording / reproducing device |
| JP2002344088A (en) * | 2001-05-11 | 2002-11-29 | Sharp Corp | Nitride semiconductor laser element and optical device including the same |
| WO2002103813A1 (en) * | 2001-06-15 | 2002-12-27 | Nichia Corporation | Nitride semiconductor light emitting element and light emitting device using it |
| US8227280B2 (en) | 2001-07-24 | 2012-07-24 | Nichia Corporation | Semiconductor light emitting device |
| US10396242B2 (en) | 2001-07-24 | 2019-08-27 | Nichia Corporation | Semiconductor light emitting device |
| JP2006332714A (en) * | 2001-07-24 | 2006-12-07 | Nichia Chem Ind Ltd | Semiconductor light-emitting device |
| US9368681B2 (en) | 2001-07-24 | 2016-06-14 | Nichia Corporation | Semiconductor light emitting device |
| US8796721B2 (en) | 2001-07-24 | 2014-08-05 | Nichia Corporation | Semiconductor light emitting device |
| US8344403B2 (en) | 2001-07-24 | 2013-01-01 | Nichia Corporation | Semiconductor light emitting device |
| US8344402B2 (en) | 2001-07-24 | 2013-01-01 | Nichia Corporation | Semiconductor light emitting device |
| US8299486B2 (en) | 2001-07-24 | 2012-10-30 | Nichia Corporation | Semiconductor light emitting device |
| US7804101B2 (en) | 2001-07-24 | 2010-09-28 | Nichia Corporation | Semiconductor light-emitting device |
| US8148744B2 (en) | 2001-07-24 | 2012-04-03 | Nichia Corporation | Semiconductor light emitting device |
| JP2018117133A (en) * | 2001-07-24 | 2018-07-26 | 日亜化学工業株式会社 | Semiconductor light-emitting device |
| US9865773B2 (en) | 2001-07-24 | 2018-01-09 | Nichia Corporation | Semiconductor light emitting device |
| US7745245B2 (en) | 2001-07-24 | 2010-06-29 | Nichia Corporation | Semiconductor light emitting device |
| US10593833B2 (en) | 2001-07-24 | 2020-03-17 | Nichia Corporation | Semiconductor light emitting device |
| JP2009200514A (en) * | 2001-07-24 | 2009-09-03 | Nichia Corp | Semiconductor light-emitting device |
| EP2299504A1 (en) * | 2001-07-24 | 2011-03-23 | Nichia Corporation | Semiconductor light emitting device comprising uneven substrate |
| JP2019216255A (en) * | 2001-07-24 | 2019-12-19 | 日亜化学工業株式会社 | Semiconductor light-emitting element |
| US7635875B2 (en) | 2001-07-24 | 2009-12-22 | Nichia Corporation | Semiconductor light emitting device |
| JP2003051636A (en) * | 2001-08-06 | 2003-02-21 | Sony Corp | Semiconductor device and manufacturing method therefor |
| JP4656782B2 (en) * | 2001-09-12 | 2011-03-23 | シャープ株式会社 | Nitride semiconductor laser device and semiconductor optical device thereof |
| JP2003086905A (en) * | 2001-09-12 | 2003-03-20 | Sharp Corp | Nitride semiconductor laser element and semiconductor optical unit using the same |
| JP2003092426A (en) * | 2001-09-18 | 2003-03-28 | Nichia Chem Ind Ltd | Nitride compound semiconductor light emitting element and its manufacturing method |
| US6860943B2 (en) | 2001-10-12 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor |
| WO2003098710A1 (en) * | 2002-05-15 | 2003-11-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light emitting element and production method therefor |
| CN100418236C (en) * | 2002-05-15 | 2008-09-10 | 松下电器产业株式会社 | Semiconductor light emitting element and production method therefor |
| US7683386B2 (en) | 2003-08-19 | 2010-03-23 | Nichia Corporation | Semiconductor light emitting device with protrusions to improve external efficiency and crystal growth |
| JP2005239440A (en) * | 2004-02-24 | 2005-09-08 | Univ Meijo | Nitride semiconductor substrate, semiconductor device, semiconductor light emitting element, and semiconductor light receiving element |
| JP2004289180A (en) * | 2004-06-29 | 2004-10-14 | Toyoda Gosei Co Ltd | Group iii nitride compound semiconductor light emitting device |
| US7160744B2 (en) | 2004-08-17 | 2007-01-09 | Samsung Electro-Mechanics Co., Ltd. | Fabrication method of light emitting diode incorporating substrate surface treatment by laser and light emitting diode fabricated thereby |
| KR100649494B1 (en) * | 2004-08-17 | 2006-11-24 | 삼성전기주식회사 | Fabrication method of light emitting diode incorporating laser surface treatment of substrate and light emitting diode fabricated thereby |
| JP2006066583A (en) * | 2004-08-26 | 2006-03-09 | Sharp Corp | Nitride semiconductor light emitting element and its manufacturing method |
| US8368183B2 (en) | 2004-11-02 | 2013-02-05 | Sharp Kabushiki Kaisha | Nitride semiconductor device |
| JP2006232640A (en) * | 2005-02-25 | 2006-09-07 | Kyocera Corp | R surface sapphire substrate, epitaxial substrate using the same, semiconductor device, and method for manufacturing the same |
| JP4696285B2 (en) * | 2005-02-25 | 2011-06-08 | 京セラ株式会社 | R-plane sapphire substrate, epitaxial substrate and semiconductor device using the same, and manufacturing method thereof |
| JP2006265613A (en) * | 2005-03-23 | 2006-10-05 | Japan Science & Technology Agency | Method for producing thin film of nitride on sapphire substrate, and apparatus for thin film of nitride |
| JP2007012809A (en) * | 2005-06-29 | 2007-01-18 | Univ Of Tokushima | GaN-BASED COMPOUND SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SAME |
| WO2007055262A1 (en) * | 2005-11-09 | 2007-05-18 | Mitsubishi Cable Industries, Ltd. | Nitride semiconductor light-emitting diode device |
| JP2007201019A (en) * | 2006-01-24 | 2007-08-09 | Sharp Corp | Nitride semiconductor light-emitting element and manufacturing method thereof |
| JP2007234908A (en) * | 2006-03-01 | 2007-09-13 | Rohm Co Ltd | Light emitting element, and method for manufacturing light emitting element |
| WO2007100038A1 (en) * | 2006-03-01 | 2007-09-07 | Rohm Co., Ltd. | Light emitting element and method for manufacturing such light emitting element |
| JP2008047850A (en) * | 2006-07-19 | 2008-02-28 | Mitsubishi Cable Ind Ltd | Nitride semiconductor light emitting diode |
| US9318327B2 (en) | 2006-11-28 | 2016-04-19 | Cree, Inc. | Semiconductor devices having low threading dislocations and improved light extraction and methods of making the same |
| JP2008160094A (en) * | 2006-11-28 | 2008-07-10 | Cree Inc | Semiconductor device having low threading dislocation and improved light extraction, and method of manufacturing the same |
| JP2009040657A (en) * | 2007-08-10 | 2009-02-26 | Mitsubishi Chemicals Corp | Method for manufacturing epitaxial wafer |
| JP2008091942A (en) * | 2007-11-22 | 2008-04-17 | Mitsubishi Cable Ind Ltd | Nitride semiconductor light emitting diode |
| JP2013241337A (en) * | 2008-01-29 | 2013-12-05 | Toyoda Gosei Co Ltd | Group iii nitride-based compound semiconductor, wafer having group iii nitride-based compound semiconductor formed thereon, and group iii nitride-based compound semiconductor element |
| EP2257998A1 (en) * | 2008-03-26 | 2010-12-08 | Lattice Power (Jiangxi) Corporation | Semiconductor light-emitting device with a highly reflective ohmic-electrode |
| EP2257998A4 (en) * | 2008-03-26 | 2014-12-31 | Lattice Power Jiangxi Corp | Semiconductor light-emitting device with a highly reflective ohmic-electrode |
| JP2011515859A (en) * | 2008-03-26 | 2011-05-19 | ラティス パワー （チアンシ） コーポレイション | Semiconductor light-emitting device with highly reflective ohmic electrodes |
| US9318559B2 (en) | 2008-12-26 | 2016-04-19 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride semiconductor and template substrate |
| US9196687B2 (en) | 2008-12-26 | 2015-11-24 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride semiconductor and template substrate |
| JP2010163288A (en) * | 2009-01-13 | 2010-07-29 | Ngk Insulators Ltd | Method for producing group iii metal nitride single crystal and template substrate |
| JP2011073894A (en) * | 2009-09-29 | 2011-04-14 | Toyoda Gosei Co Ltd | Method for producing group iii nitride compound semiconductor |
| JP2011077265A (en) * | 2009-09-30 | 2011-04-14 | Toyoda Gosei Co Ltd | Method for manufacturing group iii nitride semiconductor |
| JP2011146589A (en) * | 2010-01-15 | 2011-07-28 | Stanley Electric Co Ltd | Semiconductor light-emitting element and method of manufacturing the same |
| JP2012080057A (en) * | 2010-09-09 | 2012-04-19 | Shin Etsu Handotai Co Ltd | Light-emitting element and manufacturing method for light-emitting element |
| JP2012234853A (en) * | 2011-04-28 | 2012-11-29 | Seoul Opto Devices Co Ltd | Semiconductor substrate, semiconductor device, and method of manufacturing the same |
| JP2013033794A (en) * | 2011-08-01 | 2013-02-14 | Nippon Telegr & Teleph Corp <Ntt> | Solar cell and manufacturing method thereof |
| US9023764B2 (en) | 2012-03-23 | 2015-05-05 | Kabushiki Kaisha Toshiba | Oxide superconductor, oriented oxide thin film, and method for manufacturing oxide superconductor |
| JP2013212940A (en) * | 2012-03-30 | 2013-10-17 | Toyoda Gosei Co Ltd | Method for producing group iii nitride semiconductor and the group iii nitride semiconductor |
| CN103367113A (en) * | 2012-03-30 | 2013-10-23 | 丰田合成株式会社 | Method for producing Group III nitride semiconductor and Group III nitride semiconductor |
| US9837494B2 (en) | 2012-03-30 | 2017-12-05 | Toyoda Gosei Co., Ltd. | Production method for group III nitride semiconductor and group III nitride semiconductor |
| JP2013063908A (en) * | 2012-12-10 | 2013-04-11 | Ngk Insulators Ltd | Method for manufacturing group iii metal nitride single crystal and template substrate |
| US9209021B2 (en) | 2013-05-31 | 2015-12-08 | Toyoda Gosei Co., Ltd. | Method for producing Group III nitride semiconductor and Group III nitride semiconductor |
| JP2015060883A (en) * | 2013-09-17 | 2015-03-30 | トランスフォーム・ジャパン株式会社 | Compound semiconductor device and manufacturing method of the same |
| US9853183B2 (en) | 2014-06-17 | 2017-12-26 | El-Seed Corporation | Method for manufacturing light emitting element and light emitting element |
| WO2015194382A1 (en) * | 2014-06-17 | 2015-12-23 | エルシード株式会社 | Method for manufacturing light emitting element and light emitting element |
| WO2016006801A1 (en) * | 2014-07-11 | 2016-01-14 | 주식회사 소프트에피 | Method of growing group iii-nitride semiconductor layer |
| JP5866044B1 (en) * | 2014-11-13 | 2016-02-17 | エルシード株式会社 | Light emitting device manufacturing method and light emitting device |
| JP2021509534A (en) * | 2017-09-27 | 2021-03-25 | ケンブリッジ エンタープライズ リミテッド | How to Porous Materials and Semiconductor Structures |
| JP7062757B2 (en) | 2017-09-27 | 2022-05-06 | ケンブリッジ エンタープライズ リミテッド | How to Porous Materials and Semiconductor Structures |
| US11651954B2 (en) | 2017-09-27 | 2023-05-16 | Cambridge Enterprise Ltd | Method for porosifying a material and semiconductor structure |
| US11631782B2 (en) | 2018-01-26 | 2023-04-18 | Cambridge Enterprise Limited | Method for electrochemically etching a semiconductor structure |
| JP2020080369A (en) * | 2018-11-13 | 2020-05-28 | 株式会社豊田中央研究所 | Semiconductor device and manufacturing method of the same |
| JP7089329B2 (en) | 2018-11-13 | 2022-06-22 | 株式会社豊田中央研究所 | Semiconductor devices and their manufacturing methods |
| CN113539808A (en) * | 2020-04-15 | 2021-10-22 | 株式会社电装 | Gallium nitride semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3987660B2 (en) | 2007-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5815144B2 (en) | Nitride semiconductor light emitting diode device | |
| JP3987660B2 (en) | Nitride semiconductor structure, manufacturing method thereof, and light emitting device | |
| JP4432180B2 (en) | Group III nitride compound semiconductor manufacturing method, group III nitride compound semiconductor device, and group III nitride compound semiconductor | |
| JP3815335B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP3587081B2 (en) | Method of manufacturing group III nitride semiconductor and group III nitride semiconductor light emitting device | |
| JP3594826B2 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
| JP2001267242A (en) | Group iii nitride-based compound semiconductor and method of manufacturing the same | |
| JP2001313259A (en) | Method for producing iii nitride based compound semiconductor substrate and semiconductor element | |
| JP2001160627A5 (en) | ||
| JPH10312971A (en) | Iii-v compound semiconductor film and growth method, gan system semiconductor film and its formation, gan system semiconductor stacked structure and its formation, and gan system semiconductor element and its manufacture | |
| JP3832313B2 (en) | Nitride semiconductor growth method and nitride semiconductor | |
| JP4406999B2 (en) | Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device | |
| JP2000223417A (en) | Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device | |
| JP3841537B2 (en) | Gallium nitride compound semiconductor and manufacturing method thereof | |
| JP4016062B2 (en) | Nitride semiconductor structure, manufacturing method thereof, and light emitting device | |
| JP2003124576A (en) | Nitride semiconductor substrate and its growing method | |
| JP3680751B2 (en) | Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device | |
| JP4051892B2 (en) | Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device | |
| JP5080820B2 (en) | Nitride semiconductor structure, manufacturing method thereof, and light emitting device | |
| JP3987879B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| JP3819398B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP4016566B2 (en) | Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device | |
| JP4698053B2 (en) | Method for producing group III nitride compound semiconductor | |
| JP3950471B2 (en) | Nitride semiconductor structure, manufacturing method thereof, and light emitting device | |
| JP2002094113A (en) | Method for fabricating iii-v nitride-based semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060728 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060728 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070606 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070713 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3987660 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |