JP2019216255A - Semiconductor light-emitting element - Google Patents
Semiconductor light-emitting element Download PDFInfo
- Publication number
- JP2019216255A JP2019216255A JP2019141180A JP2019141180A JP2019216255A JP 2019216255 A JP2019216255 A JP 2019216255A JP 2019141180 A JP2019141180 A JP 2019141180A JP 2019141180 A JP2019141180 A JP 2019141180A JP 2019216255 A JP2019216255 A JP 2019216255A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- electrode
- light
- substrate
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は半導体発光素子に関し、特に窒化物系化合物半導体発光素子に於いて、基板に半導体に欠陥が発生しない凹凸を設け、半導体層での光の導波方向を変えて、外部量子効率を上げるようにした素子に関する。 The present invention relates to a semiconductor light-emitting device, and particularly to a nitride-based compound semiconductor light-emitting device, in which irregularities are provided on a substrate so that a semiconductor does not have a defect, and a light guiding direction in a semiconductor layer is changed to increase external quantum efficiency. The present invention relates to an element as described above.
半導体発光素子、例えば発光ダイオード（ＬＥＤ）では基本的には基板上にｎ型半導体層、発光領域、ｐ型半導体層を積層構造に成長させる一方、ｐ型半導体層及びｎ型半導体層の上に電極を形成し、半導体層から注入される正孔と電子の再結合によって発光領域で光が発生すると、その光をｐ型半導体層上の透光性電極又は基板から取り出すようにした構造か採用されている。尚、透光性電極とは、ｐ型半導体層のほぼ全面に形成された金属薄膜又は透明導電膜からなる光透過性の電極のことである。 In a semiconductor light-emitting device, for example, a light-emitting diode (LED), an n-type semiconductor layer, a light-emitting region, and a p-type semiconductor layer are basically grown in a stacked structure on a substrate, while a p-type semiconductor layer and an n-type semiconductor layer are formed on the substrate. An electrode is formed, and when light is generated in the light emitting region by recombination of holes and electrons injected from the semiconductor layer, the light is extracted from the light transmitting electrode on the p-type semiconductor layer or the substrate. Have been. The light-transmitting electrode is a light-transmitting electrode formed of a metal thin film or a transparent conductive film formed on almost the entire surface of the p-type semiconductor layer.
かかる構造の発光ダイオードでは積層構造を原子レベルで制御する関係上、基板の平坦性を鏡面レベルに加工しているので、基板上の半導体層、発光領域及び電極は相互に平行な積層構造をなし、しかも半導体層の屈折率が大きく、ｐ型半導体層の表面と基板の表面とによって導波路が構成される。即ち、屈折率の大きな半導体層を、屈折率の小さな基板と透光性電極によって挟む構造によって導波路が形成される。 In the light emitting diode having such a structure, the flatness of the substrate is processed to a mirror surface level because the stacked structure is controlled at the atomic level, so that the semiconductor layer, the light emitting region, and the electrodes on the substrate have a stacked structure parallel to each other. Moreover, the refractive index of the semiconductor layer is large, and a waveguide is constituted by the surface of the p-type semiconductor layer and the surface of the substrate. That is, a waveguide is formed by a structure in which a semiconductor layer having a large refractive index is sandwiched between a substrate having a small refractive index and a light-transmitting electrode.
従って、光が電極表面又は基板表面に対して所定の臨界角以上の角度で入射すると、電極・ｐ型半導体層の界面又は基板表面で反射されて半導体層の積層構造内を横方向に伝搬して導波路内に捕捉されてしまい、また横方向の伝播中の損失もあり、所期の外部量子効率が得られない。即ち、臨界角よりも大きな角度で基板又は電極との界面に入射した光は、全反射を繰り返して導波路内を伝播し、その間に吸収される。このため、発光の一部は減衰して、有効に外部に取り出すことができず、外部量子効率が低下してしまう。 Therefore, when light enters the electrode surface or the substrate surface at an angle equal to or larger than a predetermined critical angle, the light is reflected at the interface between the electrode and the p-type semiconductor layer or the substrate surface and propagates in the lateral direction in the laminated structure of the semiconductor layers. As a result, the desired external quantum efficiency cannot be obtained due to the trapping in the waveguide and the loss during propagation in the lateral direction. That is, light incident on the interface with the substrate or the electrode at an angle larger than the critical angle propagates in the waveguide by repeating total reflection, and is absorbed during that time. For this reason, a part of the light emission is attenuated and cannot be effectively extracted to the outside, and the external quantum efficiency is reduced.
これに対し、発光ダイオードのチップを半球状又は角錐台状に加工し、発光領域で発生した光を臨界角未満で表面に入射させるようにした方法が提案されているが、チップの加工が難しい。 On the other hand, a method has been proposed in which a light emitting diode chip is processed into a hemispherical or truncated pyramid shape so that light generated in a light emitting region is incident on a surface at less than a critical angle, but processing of the chip is difficult. .
また、発光ダイオードの表面又は側面を粗面とする方法も提案されているが、ｐ−ｎ接合が部分的に破壊され、有効な発光領域が減少するおそれがある。 Although a method of making the surface or side surface of the light emitting diode rough is also proposed, the pn junction may be partially destroyed and the effective light emitting region may be reduced.
他方、基板の表面に凹部又は凸部を形成して発光領域で発生した光を散乱させ、もって外部量子効率を向上させるようにした方法が提案されている（特開平１１−２７４５６８号公報参照）。この方法では、サファイア基板、ｎ型ＧａＮ、ｐ型ＧａＮ、透明電極を順に積層したＧａＮ系ＬＥＤにおいて、サファイア基板の表面を、機械研磨やエッチングによってランダムに粗面化する。これにより、サファイア基板に入射する光が散乱され、外部量子効率が向上する。 On the other hand, a method has been proposed in which a concave portion or a convex portion is formed on the surface of a substrate to scatter light generated in a light emitting region, thereby improving external quantum efficiency (see Japanese Patent Application Laid-Open No. 11-274568). . According to this method, in a GaN-based LED in which a sapphire substrate, n-type GaN, p-type GaN, and a transparent electrode are sequentially stacked, the surface of the sapphire substrate is randomly roughened by mechanical polishing or etching. Accordingly, light incident on the sapphire substrate is scattered, and external quantum efficiency is improved.
しかし、上記従来公報記載の発光ダイオードでは凹部又は凸部によっては外部量子効率が向上できないことがあった。即ち、凹部又は凸部の形状や大きさを制御せずに粗面化を行った場合、生じた凹部または凸部がある程度大きくなると、成長したＧａＮの結晶性が低下してしまう。このため、ＧａＮ半導体層における発光効率（＝内部量子効率）が下がり、外部量子効率がかえって低下する。また、無秩序に粗面化を行うだけでは、導波路内における光吸収の影響が大きいため、外部量子効率が十分なレベルに達しない。 However, in the light emitting diode described in the above-mentioned conventional publication, the external quantum efficiency may not be improved depending on the concave portions or the convex portions. In other words, when the surface is roughened without controlling the shape or size of the concave portion or the convex portion, the crystallinity of the grown GaN decreases if the generated concave portion or the convex portion becomes somewhat large. For this reason, the luminous efficiency (= internal quantum efficiency) in the GaN semiconductor layer decreases, and the external quantum efficiency decreases rather. Further, if the surface is roughened randomly, the external quantum efficiency does not reach a sufficient level because the influence of light absorption in the waveguide is large.
そこで、本発明の目的は改善された外部量子効率を安定に確保できるようにした半導体発光素子を提供することにある。 Therefore, an object of the present invention is to provide a semiconductor light emitting device capable of stably ensuring improved external quantum efficiency.
本発明に係る半導体発光素子は、基板表面上に基板とは材質の異なる少なくとも２層の半導体層と発光領域とを積層構造に成膜し、発光領域で発生した光を上記上側半導体層又は基板から取り出すようにした半導体発光素子において、上記基板の表面部分には上記発光領域で発生した光を散乱又は回折させる少なくとも１つの凹部及び／又は凸部が形成され、該凹部及び／又は凸部が上記半導体層の欠陥を発生させない形状となっていることを特徴とする。尚、本件発明において「半導体層の結晶欠陥を発生させない」とは、基板に凹凸を形成することによる半導体層へのピット等のモホロジ異常の発生がなく、また、基板に凹凸を形成することによる半導体層中の転位の増加が殆どないことをいう。 The semiconductor light emitting device according to the present invention is characterized in that at least two semiconductor layers made of different materials from the substrate and a light emitting region are formed in a laminated structure on a substrate surface, and light generated in the light emitting region is emitted to the upper semiconductor layer or the substrate. In the semiconductor light emitting device designed to be taken out from the substrate, at least one concave portion and / or convex portion for scattering or diffracting the light generated in the light emitting region is formed on the surface portion of the substrate, and the concave portion and / or convex portion are formed. The semiconductor layer is shaped so as not to generate defects. In the present invention, "does not generate crystal defects in the semiconductor layer" means that there is no occurrence of morphological abnormalities such as pits in the semiconductor layer by forming irregularities on the substrate, and by forming irregularities on the substrate. It means that there is almost no increase in dislocations in the semiconductor layer.
本発明の特徴の１つは半導体層に欠陥が成長しないような形状の凹部及び／又は凸部を基板表面部分に設け、その上に半導体層を成長させるようにした点にある。光を散乱又は回折させる凹部又は凸部を、半導体層と電極の界面ではなく、半導体層と基板の界面に設けることは、発光領域（＝活性層）の結晶性を良好にし、出力を増大させる効果がある。特に窒化ガリウム系化合物半導体系発光素子の場合、基板、ｎ側窒化物半導体層、発光領域（＝活性層）、ｐ側窒化物半導体層の順に積層されるが、ｐ側窒化物半導体層の膜厚はｎ側窒化物半導体層に比べて薄い。このため、凹部又は凸部を、半導体層と電極の界面ではなく、半導体層と基板の界面に設けることにより、凹凸による影響を厚いｎ側窒化物半導体層によって緩和して、発光領域（＝活性層）の結晶性を良好に保つことができる。 One of the features of the present invention is that a concave portion and / or a convex portion having a shape such that a defect does not grow in a semiconductor layer is provided on a substrate surface portion, and a semiconductor layer is grown thereon. Providing the concave or convex portion for scattering or diffracting light at the interface between the semiconductor layer and the substrate, not at the interface between the semiconductor layer and the electrode, improves the crystallinity of the light emitting region (= active layer) and increases the output. effective. In particular, in the case of a gallium nitride-based compound semiconductor light emitting device, a substrate, an n-side nitride semiconductor layer, a light-emitting region (= active layer), and a p-side nitride semiconductor layer are stacked in this order. The thickness is smaller than that of the n-side nitride semiconductor layer. Therefore, by providing the concave portion or the convex portion not at the interface between the semiconductor layer and the electrode but at the interface between the semiconductor layer and the substrate, the influence of the unevenness is reduced by the thick n-side nitride semiconductor layer, and the light emitting region (= active Layer) can maintain good crystallinity.
従来の平坦な基板を有する半導体発光素子の場合、半導体層中を横方向に伝搬している光は伝搬している間に半導体層や電極に一部が吸収され、半導体層から出るまでに減衰する。 In the case of a conventional semiconductor light emitting device having a flat substrate, light propagating in the lateral direction in the semiconductor layer is partially absorbed by the semiconductor layer and the electrode while propagating, and is attenuated before exiting the semiconductor layer. I do.
これに対し、本発明では従来の平坦な基板の場合には横方向に伝搬していた光が凹部及び／又は凸部において散乱又は回折され、上方の半導体層又は下方の基板から効率的に取り出される結果、外部量子効率を大幅に向上できる。即ち、第１に、凹凸による光の散乱・回折効果により、基板上方又は下方への光束が多くなり、発光素子の発光面を正面から観察したときの輝度（＝正面輝度）を高めることができる。また、第２に、凹凸による光の散乱・回折効果により、半導体層中を横方向に伝播する光を減らし、伝播中の吸収ロスを低減して発光の総量を高めることができる。 On the other hand, in the present invention, in the case of the conventional flat substrate, the light propagating in the lateral direction is scattered or diffracted at the concave portion and / or the convex portion and efficiently extracted from the upper semiconductor layer or the lower substrate. As a result, the external quantum efficiency can be greatly improved. That is, first, the light scattering / diffraction effect of the unevenness increases the light flux upward or downward from the substrate, and can increase the luminance (= front luminance) when the light emitting surface of the light emitting element is observed from the front. . Second, the light scattering / diffraction effect due to the unevenness can reduce the light that propagates in the semiconductor layer in the lateral direction, reduce the absorption loss during the propagation, and increase the total amount of light emission.
しかも、基板表面部分に凹部及び／又は凸部を形成しても、半導体層には凹凸による結晶欠陥が殆ど成長しないので、上述の高い外部量子効率を安定に確保できる。尚、本件発明において、凹部の内側や凸部の周囲は完全に半導体層によって埋められていることが好ましい。凹部の内側や凸部の周囲に空洞が存在すると、散乱又は回折の機能が阻害され、発光効率を低下させるからである。 In addition, even if a concave portion and / or a convex portion are formed on the surface of the substrate, crystal defects due to unevenness hardly grow in the semiconductor layer, so that the above-mentioned high external quantum efficiency can be stably secured. In the present invention, it is preferable that the inside of the concave portion and the periphery of the convex portion are completely filled with the semiconductor layer. This is because if a cavity exists inside the concave portion or around the convex portion, the function of scattering or diffraction is hindered, and the luminous efficiency is reduced.
凹部と凸部とは何れか一方を基板表面部分に形成してもよく、両者を組合せて形成しても同様の作用効果を奏する。但し、凹部よりも凸部を形成する方が、半導体層によって周囲を空洞なく埋め易いため、好ましい。凹部又は凸部の周囲に空洞があると、凹凸による散乱又は回折機能が阻害され、出力が低下してしまう。 Either the concave portion or the convex portion may be formed on the surface of the substrate, and the same operation and effect can be obtained even if both are formed in combination. However, it is preferable to form the protrusions rather than the recesses because the semiconductor layer can be easily filled with the semiconductor layer without voids. If there is a cavity around the concave portion or the convex portion, the scattering or diffraction function due to the unevenness is hindered, and the output is reduced.
半導体層に欠陥が成長しないような凹部及び／又は凸部の形状とは、具体的には半導体層の成長安定面に対してほぼ平行な面と交叉する直線を構成辺とする形状である。成長安定面に対してほぼ平行な面と交叉する直線とは、より具体的に言えば、基板上面から見て成長安定面と平行でない直線のことである。なお、成長安定面とは、成長させる材料において、他の面より成長速度の最も遅い面のことをさす。成長安定面は、一般に、成長の途中にファセット面として現れる。例えば、窒化ガリウム系化合物半導体の場合、Ａ軸に平行な平面（特にＭ面）が成長安定面となる。従って、基板上面から見て、Ａ軸に平行な平面に平行でない直線（＝Ａ軸に平行でない直線）を構成辺とする多角形に凹部又は凸部を形成する。凹部及び／又は凸部が半導体層の成長安定面に対してほぼ平行な直線を構成辺としていると、半導体層の成膜時にその部位で結晶の欠陥が発生し、これが内部量子効率を低下させ、結果的に外部量子効率を低下させる原因となるからである。 The shape of the concave portion and / or the convex portion such that no defect grows in the semiconductor layer is, specifically, a shape having a straight line crossing a plane substantially parallel to a growth stable surface of the semiconductor layer as a constituent side. More specifically, the straight line that intersects with a plane that is substantially parallel to the growth stable plane is a straight line that is not parallel to the growth stable plane when viewed from the top surface of the substrate. Note that the growth-stable surface refers to a surface of a material to be grown which has the slowest growth rate than other surfaces. The growth stable surface generally appears as a facet surface during growth. For example, in the case of a gallium nitride-based compound semiconductor, a plane parallel to the A axis (particularly, the M plane) is a growth stable plane. Therefore, when viewed from the upper surface of the substrate, the concave portion or the convex portion is formed in a polygon having a straight line that is not parallel to a plane parallel to the A axis (= a straight line that is not parallel to the A axis) as a constituent side. If the concave portion and / or the convex portion constitute a straight line substantially parallel to the growth stable surface of the semiconductor layer, a crystal defect occurs at the site when the semiconductor layer is formed, and this lowers the internal quantum efficiency. As a result, external quantum efficiency is reduced.
より具体的には、凹部及び／又は凸部は、半導体層の成長安定面に対してほぼ平行な面に頂点を有しかつ半導体層の成長安定面に対してほぼ平行な面と交叉する直線を構成辺とする多角形、例えば三角形、平行四辺形又は六角形、好ましくは正三角形、菱形又は正六角形とすることができる。
尚、本件明細書において、凹部又は凸部を多角形にするとは、基板上面から観察した場合の平面形状を多角形にすることを指す。また、凹凸の平面形状は、幾何学的に完全な多角形である必要はなく、加工上の理由等から角が丸みを帯びていても良い。
More specifically, the concave portion and / or the convex portion have a vertex in a plane substantially parallel to the growth stable surface of the semiconductor layer, and intersect with a plane substantially parallel to the growth stable surface of the semiconductor layer. May be a polygon, for example, a triangle, a parallelogram or a hexagon, preferably an equilateral triangle, a rhombus or a regular hexagon.
In addition, in the present specification, making a concave portion or a convex portion a polygon refers to making a planar shape when observed from the upper surface of the substrate a polygon. The planar shape of the unevenness does not need to be a geometrically perfect polygon, and may have rounded corners for processing reasons or the like.
例えば、サファイア基板のＣ面上にＧａＮ系半導体を成長させる場合、ＧａＮ系半導体のＡ軸を含む平面で囲まれた六角形状で島状に成長が始まり、その島同士が結合して均一な半導体層となる。そこで、ＧａＮ系半導体のＡ軸を構成辺とする正六角形を想定し、その正六角形の中心と頂点を結ぶ線分に直交する直線を構成辺とする多角形（例えば、三角形、六角形など）に凹部又は凸部を形成する。このように凹凸を形成したサファイア基板の上には、平坦で結晶性に優れたＧａＮ系半導体を成長させることができる。 For example, when a GaN-based semiconductor is grown on the C-plane of a sapphire substrate, the GaN-based semiconductor begins to grow in a hexagonal shape surrounded by a plane including the A-axis, and the islands are combined to form a uniform semiconductor. Layer. Therefore, a regular hexagon having the A-axis of the GaN-based semiconductor as a constituent side is assumed, and a polygon having a straight line perpendicular to a line segment connecting the center and the vertex of the regular hexagon (for example, a triangle, a hexagon, or the like) is set. A concave portion or a convex portion is formed on the substrate. A GaN-based semiconductor that is flat and has excellent crystallinity can be grown on the sapphire substrate having the irregularities formed as described above.
また、凹部及び／又は凸部は１つでもよいが、その形状を繰り返したパターンに形成すると、光の散乱又は回折の効率がアップし、外部量子効率をさらに向上できる。尚、本件発明では、凹部及び／又は凸部を基板上に繰り返し設けた場合であっても、凹部又は凸部による局所的な結晶欠陥を抑制するように半導体層を成長させることにより、基板の全面を発光面とすることができる。 In addition, although the number of concave portions and / or convex portions may be one, if they are formed in a pattern having a repetitive shape, the efficiency of light scattering or diffraction increases, and the external quantum efficiency can be further improved. Note that, in the present invention, even when the concave portion and / or the convex portion are repeatedly provided on the substrate, the semiconductor layer is grown so as to suppress local crystal defects due to the concave portion or the convex portion. The entire surface can be a light emitting surface.
本発明は基板表面部分に凹部及び／又は凸部を形成して光を散乱又は回折させるようにした点に特徴があり、発光素子の基板及び半導体の材料自体はどのような材料であってもよく、例えば半導体層がIII −V 族系半導体、具体的にはＧａＮ系半導体である半導体発光素子に適用することができる。ＧａＮ系の半導体層の成長安定面は、六方晶結晶のＭ面｛１−１００｝である。ここで｛１−１００｝は（１−１００）、（０１−１０）、（−１０１０）のすべてを表している。Ｍ面は、Ａ軸に平行な平面の一つである。尚、成長条件によっては、ＧａＮ系半導体のＡ軸を含む他の平面（＝Ｍ面以外の平面）が成長安定面になる場合もある。 The present invention is characterized in that light is scattered or diffracted by forming a concave portion and / or a convex portion on a substrate surface portion, and the substrate of the light emitting element and the semiconductor material itself may be any material. For example, the present invention can be applied to a semiconductor light emitting device in which a semiconductor layer is a III-V group semiconductor, specifically, a GaN semiconductor. The growth stable plane of the GaN-based semiconductor layer is the M plane {1-100} of the hexagonal crystal. Here, {1-100} represents all of (1-100), (01-10), and (-1010). The M plane is one of planes parallel to the A axis. Depending on the growth conditions, another plane (= plane other than the M plane) including the A-axis of the GaN-based semiconductor may be a growth stable plane.
また、基板にはサファイア基板、ＳｉＣ基板又はスピネル基板を用いることができる。例えば、上記基板には、Ｃ面（０００１）を主面とするサファイア基板を用いることができる。この場合、ＧａＮ系の半導体層の成長安定面であるＭ面は、サファイア基板のＡ面｛１１−２０｝に平行な面である。ここでＡ面｛１１−２０｝は（１１−２０）、（１−２１０）、（−２１１０）のすべてを表している。 In addition, a sapphire substrate, a SiC substrate, or a spinel substrate can be used as the substrate. For example, a sapphire substrate having a C-plane (0001) as a main surface can be used as the substrate. In this case, the M plane, which is the growth stable plane of the GaN-based semiconductor layer, is a plane parallel to the A plane {11-20} of the sapphire substrate. Here, the plane A {11-20} represents all of (11-20), (1-210), and (-2110).
凹部の深さ又は凸部の段差は５０Å以上で，基板上に成長される半導体層の厚さ以下の寸法であるのが重要である。少なくとも発光波長（例えば、ＡｌＧａＩｎＮ系の発光層の場合、２０６ｎｍ〜６３２ｎｍ）をλとしたとき、λ／４以上の深さ又は段差がないと、十分に光を散乱又は回折することができない一方、凹部の深さ又は凸部の段差が基板上に成長される半導体層の厚さを越える寸法の場合には、電流が積層構造内の横方向に流れにくくなり、発光効率が低下するからである。従って、半導体層の表面が凹状及び／又は凸状をなしてもよい。尚、十分に光を散乱又は回折させるためにはλ／４以上の深さ又は段差であることが好ましいが、λ／４ｎ（ｎは半導体層の屈折率）以上の深さ又は段差であれば散乱又は回折の効果を得ることができる。 It is important that the depth of the concave portion or the level difference of the convex portion is not less than 50 ° and not more than the thickness of the semiconductor layer grown on the substrate. When at least the emission wavelength (for example, 206 nm to 632 nm in the case of an AlGaInN-based emission layer) is λ, light cannot be sufficiently scattered or diffracted unless there is a depth or a step of λ / 4 or more. When the depth of the concave portion or the step of the convex portion is larger than the thickness of the semiconductor layer grown on the substrate, the current does not easily flow in the lateral direction in the stacked structure, and the luminous efficiency decreases. . Therefore, the surface of the semiconductor layer may be concave and / or convex. In order to sufficiently scatter or diffract light, it is preferable that the depth or the step is λ / 4 or more, but if the depth or the step is λ / 4n (n is the refractive index of the semiconductor layer) or more. Scattering or diffraction effects can be obtained.
また、凹部及び／又は凸部の大きさ（すなわち、凹部及び／又は凸部の構成辺となる一辺の長さ）、及び相互の間隔は、半導体中における発光波長をλ（３８０ｎｍ〜４６０ｎｍ）としたとき、少なくともλ／４以上の大きさであることが重要である。少なくともλ／４以上の大きさがないと、十分に光を散乱又は回折することができないからである。尚、十分に光を散乱又は回折させるためには、凹部又は凸部の大きさ及び相互の間隔がλ／４以上であることが好ましいが、λ／４ｎ（ｎは半導体層の屈折率）以上の大きさ及び相互の間隔があれば散乱又は回折の効果を得ることができる。製造上は凹部又は凸部の大きさ及び相互の間隔は１００μｍ以下とするのがよい。さらに２０μｍ以下とすることで、散乱面が増え、好ましい。 In addition, the size of the concave portion and / or the convex portion (that is, the length of one side constituting the concave portion and / or the convex portion) and the distance between the concave portions and / or the convex portions are such that the emission wavelength in the semiconductor is λ (380 nm to 460 nm). Then, it is important that the size is at least λ / 4 or more. If the size is not at least λ / 4 or more, light cannot be sufficiently scattered or diffracted. In order to sufficiently scatter or diffract light, it is preferable that the size of the concave portions or the convex portions and the distance between the concave portions or the convex portions are λ / 4 or more, but λ / 4n (n is the refractive index of the semiconductor layer) or more. If there is a size and a mutual distance, a scattering or diffraction effect can be obtained. In manufacturing, the size of the concave portions or the convex portions and the distance between the concave portions or the convex portions are preferably 100 μm or less. Further, when the thickness is 20 μm or less, the scattering surface increases, which is preferable.
また、一般に半導体層の総膜厚は３０μｍ以下であるため、散乱又は回折により全反射の回数を有効に減少させる観点からは凹凸のピッチが５０μｍ以下であることが好ましい。さらに、ＧａＮ層の結晶性（＝ピット発生防止）の観点からは、凹凸のピッチが２０μｍ以下であることが好ましい。より望ましくは、凹凸のピッチを１０μｍ以下とすることにより、散乱又は回折の確率が高まり、出力を一層向上することができる。尚、凹凸のピッチとは、隣接する凹部同士又凸部同士の中心間距離のうち、最小の距離をいう。 In addition, since the total thickness of the semiconductor layer is generally 30 μm or less, the pitch of the unevenness is preferably 50 μm or less from the viewpoint of effectively reducing the number of total reflections by scattering or diffraction. Further, from the viewpoint of the crystallinity of the GaN layer (= prevention of pit generation), the pitch of the unevenness is preferably 20 μm or less. More preferably, by setting the pitch of the unevenness to 10 μm or less, the probability of scattering or diffraction is increased, and the output can be further improved. In addition, the pitch of the unevenness means a minimum distance among centers between adjacent concave portions or between adjacent convex portions.
次に、凹凸の断面形状については、図９に示すように、凸部であれば台形、凹部であれば逆台形であることが好ましい。このような断面形状とすることにより、光の散乱及び回折効率を高めることができる。尚、凹凸の断面形状は、幾何学的に完全な台形又は逆台形である必要はなく、加工上等の理由から角が丸みを帯びていても良い。凹凸側面のテーパ角θは、図９に示すように、凸部であれば上面と側面のなす角をいい、凹部であれば底面と側面のなす角をいう。例えば、テーパ角θが９０°の時に、凹凸の断面が方形となり、１８０°の時に、凹凸が全くない平らな状態となる。半導体層によって凹凸を埋めるためには、凹凸のテーパ角θが少なくとも９０°以上であることが必要である。また、散乱又は回折による出力向上の観点からは、凹凸のテーパ角θが９０°より大きいことが好ましく、望ましくは１０５°以上、より望ましくは１１５°以上とする。一方、凹凸のテーパ角θがあまり大き過ぎると、却って散乱又は回折の効率が低下し、また、半導体層のピットが発生し易くなる。そこで、テーパ角θは、好ましくは１６０°以下、より好ましくは１５０°以下、さらに好ましくは１４０°以下とする。
尚、凹凸側面が傾斜している場合、凹凸の大きさと相互の間隔は、基板最表面（＝凸部であれば凸部の底面、凹部であれば基板の平坦面）における長さで定義されるものとする。
Next, as for the cross-sectional shape of the unevenness, as shown in FIG. 9, it is preferable that the convex portion has a trapezoidal shape, and the concave portion has an inverted trapezoidal shape. With such a cross-sectional shape, light scattering and diffraction efficiency can be increased. The cross-sectional shape of the unevenness does not need to be a geometrically complete trapezoid or an inverted trapezoid, and may have rounded corners for reasons such as processing. As shown in FIG. 9, the taper angle θ of the concave and convex side surfaces refers to the angle between the top surface and the side surface for a convex portion, and the angle between the bottom surface and the side surface for a concave portion. For example, when the taper angle θ is 90 °, the cross section of the unevenness becomes a square, and when the taper angle θ is 180 °, a flat state without any unevenness is obtained. In order to fill the unevenness with the semiconductor layer, the taper angle θ of the unevenness needs to be at least 90 ° or more. In addition, from the viewpoint of improving the output by scattering or diffraction, the taper angle θ of the unevenness is preferably larger than 90 °, preferably 105 ° or more, and more preferably 115 ° or more. On the other hand, if the taper angle θ of the unevenness is too large, the efficiency of scattering or diffraction is rather lowered, and pits in the semiconductor layer are easily generated. Therefore, the taper angle θ is preferably 160 ° or less, more preferably 150 ° or less, and further preferably 140 ° or less.
When the side surface of the unevenness is inclined, the size of the unevenness and the distance between the unevenness are defined by the length on the outermost surface of the substrate (= the bottom surface of the convex portion in the case of a convex portion, the flat surface of the substrate in the case of a concave portion). Shall be.
また、本件発明に係る発光素子では、開口部を有する金属膜を形成してオーミック電極とすることが好ましい。即ち、本発明のように、凹凸を設けた基板上に、半導体層を形成し、その上に開口部を設けた全面電極を形成すると、両者の相乗的な効果によって光の取り出し効率は格段に向上する。特に、電極の開口部に、基板表面の凹凸の段差部が少なくとも１つ含まれるようにすることが好ましい。 Further, in the light emitting element according to the present invention, it is preferable to form a metal film having an opening to form an ohmic electrode. That is, as in the present invention, when a semiconductor layer is formed on a substrate having irregularities and an entire surface electrode having an opening is formed thereon, the light extraction efficiency is remarkably increased by a synergistic effect of the two. improves. In particular, it is preferable that the opening of the electrode include at least one step of unevenness on the surface of the substrate.
これは、次のような理由によると推定される。
まず第１に、凹凸基板を用いた発光素子の輝度を正面から観測すると、基板凹凸の段差部付近の輝度が、基板平坦部の輝度よりも高くなる。このため、基板凹凸の段差部上方に電極の開口部を設けることにより、出力が各段に向上する。
また、第２に、基板上に凹凸を設けた発光素子では、発光領域で発生した光のうち、本来は側方や下方に向かう光を凹部及び凸部において散乱又は回折することによって上方に取出すことができる。しかし、通常の透光性電極を全面に設けた構成では、散乱や回折を経て上方に達した光が透光性電極によって一部吸収されてしまい、光の強度が小さくなってしまう。そこで、凹凸を設けた基板上に、半導体層を形成する場合には、透光性電極に開口部を設ける、又は高反射率の開口部を有する非透光性電極を設けて一部半導体層が露出する部分を設けることで、散乱や回折を経て上方に達した光が外部に取り出されやすくなり、光の取出し効率が格段に向上する。
This is presumed to be due to the following reasons.
First, when the luminance of the light emitting element using the uneven substrate is observed from the front, the luminance near the step portion of the substrate unevenness is higher than the luminance of the flat portion of the substrate. For this reason, by providing the opening of the electrode above the step portion of the substrate unevenness, the output is improved in each step.
Second, in a light-emitting element having unevenness on a substrate, of light generated in a light-emitting region, light that is originally directed to the side or downward is extracted upward by being scattered or diffracted at the concave portion and the convex portion. be able to. However, in a configuration in which a normal translucent electrode is provided on the entire surface, light that has reached the upper side through scattering or diffraction is partially absorbed by the translucent electrode, and the light intensity is reduced. Therefore, when a semiconductor layer is formed over a substrate provided with irregularities, an opening is provided in the light-transmitting electrode, or a non-light-transmitting electrode having an opening with high reflectance is provided to partially form the semiconductor layer. By providing a portion where is exposed, light that has reached the upper side through scattering or diffraction is easily extracted to the outside, and the light extraction efficiency is significantly improved.
また、窒化ガリウム系（少なくともガリウムと窒素を含む）の半導体発光素子の場合、ｐ型窒化物半導体層上に設けるｐ電極の周縁近傍が他の部分よりも強く光るという性質がある。このため、電極に開口部を設けることによって光の吸収を軽減すると共に、強く光る周縁部分が増すため、光取り出し効率が向上する。例えば、電極の開口の周長の合計をＬ、開口の内側を含むオーミック電極の占有面積をＳとして、Ｌ／Ｓ≧０．０２４μｍ／μｍ２であることが好ましい。これによって、強く光る電極周縁部の割合を増加させ、より一層発光出力を高めることができる。 In the case of a gallium nitride-based (including at least gallium and nitrogen) semiconductor light emitting device, there is a property that the vicinity of the periphery of a p-electrode provided on a p-type nitride semiconductor layer emits light more strongly than other portions. For this reason, by providing an opening in the electrode, the absorption of light is reduced, and the peripheral edge portion that shines strongly increases, so that the light extraction efficiency is improved. For example, it is preferable that L / S ≧ 0.024 μm / μm 2 where L is the total peripheral length of the opening of the electrode and S is the area occupied by the ohmic electrode including the inside of the opening. As a result, it is possible to increase the ratio of the peripheral edge portion of the electrode that shines strongly, and to further increase the light emission output.
開口を形成するオーミック電極には、Ｎｉ、Ｐｄ、Ｃｏ、Ｆｅ、Ｔｉ、Ｃｕ、Ｒｈ、Ａｕ、Ｒｕ、Ｗ、Ｚｒ、Ｍｏ、Ｔａ、Ｐｔ、Ａｇ及びこれらの酸化物、窒化物から選択した少なくとも１種を含む合金または多層膜を用いることができる。特に、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、銀（Ａｇ）、アルミニウム（Ａｌ）の一種を含む合金または多層膜であることが好ましい。 The ohmic electrode forming the opening includes at least one selected from Ni, Pd, Co, Fe, Ti, Cu, Rh, Au, Ru, W, Zr, Mo, Ta, Pt, Ag, and oxides and nitrides thereof. An alloy containing one kind or a multilayer film can be used. In particular, an alloy or a multilayer film containing one of rhodium (Rh), iridium (Ir), silver (Ag), and aluminum (Al) is preferable.
以下、本発明を図面に示す具体例に基づいて詳細に説明する。図１及び図２は本発明に係る半導体発光素子の好ましい実施形態を示す。図において、基板１０にはＡ面（１１−２０）にオリフラのあるＣ面（０００１）サファイア基板が用いられ、該サファイア基板１０の表面部分には凹部２０が繰り返しパターンで形成されている。図２において、斜線で示される部分を残してエッチングされる。 Hereinafter, the present invention will be described in detail based on specific examples shown in the drawings. 1 and 2 show a preferred embodiment of a semiconductor light emitting device according to the present invention. In the figure, a C-plane (0001) sapphire substrate having an orientation flat on an A-plane (11-20) is used as a substrate 10, and concave portions 20 are repeatedly formed on the surface of the sapphire substrate 10 in a pattern. In FIG. 2, etching is performed except for the portions shown by oblique lines.
この凹部２０はサファイア基板１０に成長するＧａＮ系半導体１１の成長安定面（１−１００）、（０１−１０）、（−１０１０）、すなわちＭ面に対して、ほぼ平行な面に頂点を有しかつ上記成長安定面に対してほぼ平行な面と交叉する直線を構成辺とする正三角形をなしている。即ち、図３に示すように、凹部２０を構成する正三角形は、基板上面から見てＭ面が交差する位置に頂点を有しており、正三角形の各構成辺はＭ面に対して３０度又は９０度で交叉している。さらに具体的には、図３に示すように、凹部２０を基板上部から見ると、凹部２０の各構成辺は、ＧａＮ半導体１１のＭ面を構成辺とする正六角形の中心と頂点を結ぶ線に直交している。尚、サファイア基板１０の上面から観察すると、ＧａＮ半導体のＭ面はＧａＮ系半導体のＡ軸と平行になる。 The concave portion 20 has an apex on a growth stable surface (1-100), (01-10), or (-1010) of the GaN-based semiconductor 11 grown on the sapphire substrate 10, that is, a plane substantially parallel to the M plane. In addition, a regular triangle intersecting a plane substantially parallel to the growth stable plane is formed as an equilateral triangle. That is, as shown in FIG. 3, the equilateral triangle forming the concave portion 20 has a vertex at a position where the M plane intersects when viewed from the upper surface of the substrate. Crosses at degrees or 90 degrees. More specifically, as shown in FIG. 3, when the concave portion 20 is viewed from above the substrate, each constituent side of the concave portion 20 is a line connecting the center and the vertex of a regular hexagon having the M plane of the GaN semiconductor 11 as a constituent side. Is orthogonal to When observed from the upper surface of the sapphire substrate 10, the M plane of the GaN semiconductor is parallel to the A axis of the GaN-based semiconductor.
また、凹部２０の深さは約１μｍ、１辺の大きさａが１０μｍであり、凹部２０と凹部２０の間隔ｂはその対応する１辺の間隔が１０μｍとなっている。 The depth of the concave portion 20 is about 1 μm, the size a of one side is 10 μm, and the interval b between the concave portions 20 is 10 μm.
このサファイア基板１０上にはｎ型ＧａＮ系半導体層１１、その上にＭＱＷ発光領域１２、さらにその上にｐ型ＡｌＧａＮ／ｐ型ＧａＮ系半導体１３が形成されている。 An n-type GaN-based semiconductor layer 11 is formed on the sapphire substrate 10, an MQW light emitting region 12 is formed thereon, and a p-type AlGaN / p-type GaN-based semiconductor 13 is formed thereon.
本例の半導体発光素子を製造する場合、サファイア基板１０上には図４（ａ）に示されるようにエッチングマスクとなるＳｉＯ２膜３０を成膜する。 When the semiconductor light emitting device of this example is manufactured, an SiO 2 film 30 serving as an etching mask is formed on the sapphire substrate 10 as shown in FIG.
次に、 1辺１０μｍの正三角形のフォトマスクを使用し、正三角形の一辺がオリフラと垂直になるようにフォトマスクをあわせ、正三角形の各辺をサファイアの（１−１００）、（０１−１０）、（−１０１０）、すなわちＭ面にほぼ平行になるようし、図４（ｂ）、（ｃ）に示されるようにＳｉＯ２膜３０とサファイア基板１０をＲＩＥで約１μｍエッチングした後、図４（ｄ）に示されるようにＳｉＯ２膜３０を除去すると、サファイア基板１０の表面部分には図２に示される凹部２０の繰り返しパターンが形成される。 Next, a regular triangular photomask having a side of 10 μm is used, and the photomask is aligned such that one side of the regular triangle is perpendicular to the orientation flat. Each side of the regular triangle is defined as (1-100), (01- 10), (-1010), that is, approximately parallel to the M plane, and after etching the SiO 2 film 30 and the sapphire substrate 10 by about 1 μm by RIE as shown in FIGS. 4B and 4C, When the SiO 2 film 30 is removed as shown in FIG. 4D, a repeated pattern of the concave portions 20 shown in FIG. 2 is formed on the surface of the sapphire substrate 10.
凹部２０の繰り返しパターンのついたサファイア基板１０上にｎ型ＧａＮ半導体層１１、その上にＭＱＷ発光領域１２、その上にｐ型ＡｌＧａＮ／ｐ型ＧａＮ半導体層１３を成長させる。 An n-type GaN semiconductor layer 11 is grown on a sapphire substrate 10 having a repeating pattern of recesses 20, an MQW light emitting region 12 is grown thereon, and a p-type AlGaN / p-type GaN semiconductor layer 13 is grown thereon.
サファイア基板１０の格子に対し、ＧａＮの格子は３０度ずれて成長するので、サファイア基板１０につけた凹部２０の繰り返しパターンはＧａＮのＡ面（１１−２０）、（１−２１０）、（−２１１０）面にほぼ平行の辺を持ち、ＧａＮの成長安定面（１−１００）、（０１−１０）、（−１０１０）に頂点が在り、ＧａＮの成長安定面（１−１００）、（０１−１０）、（−１０１０）、すなわちＭ面に平行な直線のない多角形になる。 Since the GaN lattice grows with a shift of 30 degrees with respect to the lattice of the sapphire substrate 10, the repetitive pattern of the concave portions 20 formed in the sapphire substrate 10 has the A-plane (11-20), (1-210), (-2110) of GaN. ) Plane, and has vertices on the GaN growth stable planes (1-100), (01-10), and (-1010). The GaN growth stable planes (1-100), (01- 10), (-1010), that is, a polygon without a straight line parallel to the M plane.
このような形状に凹凸を形成することにより、平坦で結晶性に優れたＧａＮを成長させることができる。以下にその原理を説明する。尚、凹部でも凸部でも原理は同様であるため、凸部を例にして詳説する。図５（ａ）及び（ｂ）は、正三角形の凸部２０を形成したサファイア基板１０の上にＧａＮを成長させる途中過程におけるＳＥＭ写真であり、図５（ａ）は、基板上面から観察した様子、図５（ｂ）は、基板斜め上方から観察した様子を示している。図５（ａ）及び（ｂ）に示すように、サファイア基板１０の上にＧａＮを成長させると、凸部２０の上面と、凸部２０が形成されていない平坦面とからＧａＮの成長が進み、最後に凸部２０の側面付近が埋まる。従って、基板上方から見てＧａＮの成長安定面と凸部２０の側面が平行になっていると、凸部２０の側面付近が埋まり難く、ＧａＮの結晶性が低下してしまう。 By forming irregularities in such a shape, GaN having flatness and excellent crystallinity can be grown. The principle will be described below. Since the principle is the same for the concave portion and the convex portion, the convex portion will be described as an example in detail. FIGS. 5A and 5B are SEM photographs in the course of growing GaN on the sapphire substrate 10 on which the regular triangular projections 20 are formed, and FIG. 5A is observed from above the substrate. FIG. 5B shows the state observed from obliquely above the substrate. As shown in FIGS. 5A and 5B, when GaN is grown on the sapphire substrate 10, the growth of GaN proceeds from the upper surface of the protrusion 20 and the flat surface on which the protrusion 20 is not formed. Finally, the vicinity of the side surface of the projection 20 is filled. Therefore, when the growth stable surface of GaN and the side surface of the convex portion 20 are parallel to each other when viewed from above the substrate, the vicinity of the side surface of the convex portion 20 is difficult to be buried, and the crystallinity of GaN is reduced.
そこで、基板上方から見てＧａＮの成長安定面であるＭ面と交叉するように（＝平行にならないように）正三角形の凸部２０の構成辺を形成することが好ましく、さらに好ましくは、図５（ａ）及び（ｂ）に示すように、基板上方から見てＧａＮの成長安定面であるＡ軸を含む面を構成辺とする正六角形（＝Ａ軸を構成辺とする正六角形）の中心と頂点を結ぶ線に直交するように、正三角形の凸部２０の構成辺を形成する。このように凸部２０を形成することにより、凸部２０の周囲を平坦に埋めて、結晶性の良好なＧａＮを得ることができる。 Therefore, it is preferable to form the constituent sides of the equilateral triangular convex portion 20 so as to intersect (not to be parallel to) the M plane which is the growth stable plane of GaN when viewed from above the substrate. As shown in FIGS. 5A and 5B, when viewed from above the substrate, a regular hexagon having a plane including the A-axis, which is a growth stable plane of GaN, as a constituent side (= a regular hexagon having the A-axis as a constituent side) The constituent sides of the convex part 20 of the equilateral triangle are formed so as to be orthogonal to the line connecting the center and the vertex. By forming the protrusions 20 in this manner, the periphery of the protrusions 20 is buried flat, and GaN with good crystallinity can be obtained.
これは、凸部２０の上面から成長したＧａＮと、凸部２０が形成されていない平坦面から成長したＧａＮとが接合する部分において、ＧａＮの成長速度が高くなるためと推定される。即ち、図５（ｂ）に示すように、凸部２０の上面からは、Ａ軸を構成辺とする六角形の形状にＧａＮが成長しているが、凸部２０の上面から成長したＧａＮと平坦面から成長したＧａＮとが接する凸部側面付近において、ＧａＮの成長速度が高くなる。従って、凸部２０の側面付近におけるＧａＮの成長が他の領域に追いつき、平坦なＧａＮが得られる。 This is presumably because the growth rate of GaN is increased at a portion where GaN grown from the upper surface of the projection 20 and GaN grown from a flat surface where the projection 20 is not formed are joined. That is, as shown in FIG. 5B, from the upper surface of the convex portion 20, GaN grows in a hexagonal shape having the A-axis as a constituent side. The growth rate of GaN increases near the side of the convex portion that comes into contact with GaN grown from the flat surface. Therefore, the growth of GaN near the side surface of the projection 20 catches up with other regions, and flat GaN can be obtained.
このことを図６（ａ）〜（ｆ）を用いて模式的に説明する。図６（ａ）に示すように、サファイア基板１０に凸部を形成して、その上にＧａＮ１１を成長させると、図６（ｂ）及び（ｃ）に示すように、ＧａＮ１１は、凸部の底面と、凸部が形成されていない平坦面から成長し、凸部の側面付近は成長が遅れる。しかし、図６（ｄ）及び（ｅ）に示すように、凸部の上面から成長したＧａＮ１１と、平坦面から成長したＧａＮ１１とが出会うと、そこでＧａＮ１１の成長速度が速くなる。このため、成長の遅れていた凸部の側面付近におけるＧａＮ１１の成長が顕著に進む。そして、図６（ｆ）に示すように、平坦で結晶性に優れたＧａＮ１１が成長する。これに対し、基板上方から見てＧａＮの成長安定面と凸部２０の側面が平行になっていると、凸部２０の側面付近で成長速度が速くなることがないため、凸部２０の側面付近が埋まり難く、ＧａＮの結晶性が低下してしまう。 This will be schematically described with reference to FIGS. As shown in FIG. 6A, when a convex portion is formed on the sapphire substrate 10 and GaN 11 is grown thereon, as shown in FIGS. 6B and 6C, the GaN 11 It grows from the bottom surface and a flat surface on which no convex portion is formed, and the growth near the side surface of the convex portion is delayed. However, as shown in FIGS. 6D and 6E, when the GaN 11 grown from the upper surface of the projection and the GaN 11 grown from the flat surface meet, the growth rate of the GaN 11 increases there. For this reason, the growth of GaN 11 in the vicinity of the side surface of the convex portion, whose growth has been delayed, remarkably progresses. Then, as shown in FIG. 6F, GaN 11 which is flat and excellent in crystallinity grows. On the other hand, if the growth stable surface of GaN and the side surface of the projection 20 are parallel when viewed from above the substrate, the growth rate does not increase near the side surface of the projection 20. The vicinity is difficult to fill, and the crystallinity of GaN is reduced.
その後、デバイスプロセスを行い、電極等を適宜形成し、ＬＥＤチップに仕上げる。 After that, a device process is performed, electrodes and the like are appropriately formed, and finished into an LED chip.
ｎ型ＧａＮ半導体層１１及びｐ型ＡｌＧａＮ／ｐ型ＧａＮ半導体層１３からＭＱＷ発光領域１２に正孔及び電子が注入され、再結合が行われると、光が発生する。この光はサファイア基板１０又はｐ型ＡｌＧａＮ／ｐ型ＧａＮ半導体層１３から取り出される。 When holes and electrons are injected from the n-type GaN semiconductor layer 11 and the p-type AlGaN / p-type GaN semiconductor layer 13 into the MQW light emitting region 12 and recombination is performed, light is generated. This light is extracted from the sapphire substrate 10 or the p-type AlGaN / p-type GaN semiconductor layer 13.
従来の平坦な基板を有する半導体発光素子の場合、図７（ａ）に示されるように、発光領域１２からの光がｐ型半導体層１３と電極との界面又は基板１０表面に臨界角以上で入射すると、導波路内に捕捉されて横方向に伝搬していた。 In the case of a conventional semiconductor light emitting device having a flat substrate, as shown in FIG. 7A, light from the light emitting region 12 is at a critical angle or more at the interface between the p-type semiconductor layer 13 and the electrode or the surface of the substrate 10. Upon incidence, it was trapped in the waveguide and propagated laterally.
これに対し、本例の半導体発光素子ではｐ型半導体層１３と電極との界面又は基板１０表面に対して臨界角以上の光は、図７（ｂ）に示されるように、凹部２１によって散乱又は回折され、臨界角よりも小さな角度でもってｐ型半導体層１３と電極との界面又は基板１０表面に対して入射し、取り出すことができる。 On the other hand, in the semiconductor light emitting device of this example, light having a critical angle or more with respect to the interface between the p-type semiconductor layer 13 and the electrode or the surface of the substrate 10 is scattered by the concave portion 21 as shown in FIG. Alternatively, the light can be diffracted and incident on the interface between the p-type semiconductor layer 13 and the electrode or the surface of the substrate 10 at an angle smaller than the critical angle, and can be extracted.
ｐ型半導体層１３上のコンタクト電極が透光性電極の場合はＦＵ（フェイスアップ）、反射電極の場合はＦＤ（フェイスダウン）のどちらの場合にも効果がある。尚、反射電極であっても、電極に開口又は切込みが形成されている場合には、ＦＵ（フェイスアップ）に使用される。その場合、特に顕著な効果がある。 When the contact electrode on the p-type semiconductor layer 13 is a translucent electrode, it is effective in both FU (face-up) and in the case of a reflective electrode, FD (face-down). In addition, even if it is a reflective electrode, when an opening or a cut is formed in the electrode, it is used for FU (face-up). In that case, there is a particularly remarkable effect.
図８は本発明に係る半導体発光素子の他の実施形態を示す。図８（ａ）に示される実施形態では凹部２０の段面を傾斜して形成している。また、図８（ｂ）に示される実施形態では基板１０の表面部分に凹部２０ではなく、凸部２１を形成しており、この例では断面半円形状の凸部２１を形成している。さらに、図８（ｃ）に示される実施形態ではｎ型半導体層１１、発光領域１２及びｐ型半導体層１３が凹部２０の影響を受けて凹状をなしている。 FIG. 8 shows another embodiment of the semiconductor light emitting device according to the present invention. In the embodiment shown in FIG. 8A, the step surface of the concave portion 20 is formed to be inclined. Further, in the embodiment shown in FIG. 8B, a convex portion 21 is formed on the surface portion of the substrate 10 instead of the concave portion 20. In this example, a convex portion 21 having a semicircular cross section is formed. Further, in the embodiment shown in FIG. 8C, the n-type semiconductor layer 11, the light emitting region 12 and the p-type semiconductor layer 13 have a concave shape under the influence of the concave portion 20.
図７（ｃ）、（ｄ）は、図８（ａ） 及び（ｃ） に示される実施形態における光の伝搬の例を示す。いずれにしても光が効率よく取り出せることが分かる。特に図８（ａ）のように、半導体層の成長安定面に対してほぼ平行な面と交叉する直線（本件では、多角形の構成辺とも称している）を境界として凸部の表面及び凹部の表面とに連続している面（＝凹部又は凸部の側面）を半導体の積層方向に対して傾斜して形成することで、光の散乱又は回折の効果は顕著に増し、光の取り出し効率は格段に向上する。この１つの要因としては、傾斜して設けることで、凹部の表面及び凸部の表面とに連続している面（＝凹部又は凸部の側面）の表面積が増えることで、光の散乱又は回折の起こる回数が増えるからと考えられる。 FIGS. 7 (c) and 7 (d) show examples of light propagation in the embodiment shown in FIGS. 8 (a) and 8 (c). In any case, it can be seen that light can be efficiently extracted. In particular, as shown in FIG. 8A, the surface of the convex portion and the concave portion are bounded by a straight line that intersects a plane substantially parallel to the growth stable surface of the semiconductor layer (also referred to as a polygonal constituent side in this case). The surface that is continuous with the surface (= the side surface of the concave portion or the convex portion) is formed to be inclined with respect to the lamination direction of the semiconductor, so that the effect of light scattering or diffraction is significantly increased, and the light extraction efficiency is increased. Is significantly improved. One of the causes is that the light scattering or diffraction is caused by increasing the surface area of the surface (= side surface of the concave portion or the convex portion) which is continuous with the surface of the concave portion and the surface of the convex portion by being provided at an angle. It is considered that the number of occurrences increases.
換言すれば、凹凸の断面形状については、図９に示すように、凸部であれば台形、凹部であれば逆台形であることが好ましい。このような断面形状とすることにより、伝播する光が散乱及び回折を起こす確率が高まり、光の伝播時の吸収ロスを低減することができる。凹凸側面のテーパ角θは、図９に示すように、凸部であれば上面と側面のなす角をいい、凹部であれば底面と側面のなす角をいう。例えば、テーパ角θが９０°の時に、凹凸の断面が方形となり、１８０°の時に、凹凸が全くない平らな状態となる。 In other words, the cross-sectional shape of the unevenness is preferably a trapezoid for a convex portion and an inverted trapezoid for a concave portion, as shown in FIG. With such a cross-sectional shape, the probability that the propagating light causes scattering and diffraction is increased, and the absorption loss at the time of light propagation can be reduced. As shown in FIG. 9, the taper angle θ of the concave and convex side surfaces refers to the angle between the top surface and the side surface for a convex portion, and the angle between the bottom surface and the side surface for a concave portion. For example, when the taper angle θ is 90 °, the cross section of the unevenness becomes a square, and when the taper angle θ is 180 °, a flat state without any unevenness is obtained.
半導体層によって凹凸を埋めるためには、凹凸のテーパ角θが少なくとも９０°以上であることが必要である。また、散乱又は回折による出力向上の観点からは、凹凸のテーパ角θが９０°より大きいことが好ましく、望ましくは１０５°以上、より望ましくは１１５°以上とする。一方、凹凸のテーパ角θがあまり大き過ぎると、却って散乱又は回折の効率が低下し、また、半導体層にピットが発生し易くなる。そこで、テーパ角θは、好ましくは１６０°以下、より好ましくは１５０°以下、さらに好ましくは１４０°以下とする。 In order to fill the unevenness with the semiconductor layer, the taper angle θ of the unevenness needs to be at least 90 ° or more. In addition, from the viewpoint of improving the output by scattering or diffraction, the taper angle θ of the unevenness is preferably larger than 90 °, preferably 105 ° or more, and more preferably 115 ° or more. On the other hand, if the taper angle θ of the unevenness is too large, the efficiency of scattering or diffraction is rather lowered, and pits are easily generated in the semiconductor layer. Therefore, the taper angle θ is preferably 160 ° or less, more preferably 150 ° or less, and further preferably 140 ° or less.
図１０は、凹部側面のテーパ角とＬＥＤ出力の関係をシミュレーションしたグラフである。尚、これは凸部側面のテーパ角と見ても同様の傾向がある。図１０のグラフの縦軸は、平坦な基板（＝テーパ角θが１８０°）を用いた場合のＬＥＤ出力を１とした場合の出力比を表しており、グラフの横軸は、凹部側面のテーパ角を表している。図示されるように、凹部側面のテーパ角（＝凹部の底面と側面のなす角）を９０度から１８０度の間で変化させることによって、ＬＥＤ出力が大きく変化する。 FIG. 10 is a graph simulating the relationship between the taper angle of the side surface of the concave portion and the LED output. It should be noted that this tends to have the same tendency as the taper angle of the side surface of the convex portion. The vertical axis of the graph of FIG. 10 represents the output ratio when the LED output is 1 when a flat substrate (= taper angle θ is 180 °) is used, and the horizontal axis of the graph is the concave side surface. It represents the taper angle. As shown in the figure, by changing the taper angle of the concave side surface (= the angle between the bottom surface and the side surface of the concave portion) between 90 degrees and 180 degrees, the LED output greatly changes.
図１１は凹部２０又は凸部２１の他の形状の例を示す。図において、斜線で示す部分がエッチングせずに残す部分である。 FIG. 11 shows another example of the shape of the concave portion 20 or the convex portion 21. In the figure, the hatched portion is the portion left without being etched.
また、凹部２０、又は凸部２１を正六角形とする場合、図１２（ａ） に示されるサファイア基板１０のオリフラＡ面に対し、図１２（ｃ） に示される方向ではなく、図１２（ｂ） に示される方向に正六角形を配置する。前述の通り、サファイア基板のＣ面上にＧａＮを成長させた場合、サファイア基板のＡ面とＧａＮのＭ面が平行になる。従って、図１２（ｂ）のように凹凸の正六角形を配置することにより、基板上方から見て、凹凸の正六角形の各構成辺が、ＧａＮの成長安定面であるＭ面のいずれかと直交するようになる。これは、別の表現をすれば、基板上方から見て、ＧａＮのＭ面を構成辺とする正六角形（＝Ａ軸を構成辺とする正六角形）の中心と頂点を結ぶ線分に対して、凹凸の正六角形の各構成辺が直交することを意味している。 When the concave portion 20 or the convex portion 21 has a regular hexagonal shape, the orientation flat A of the sapphire substrate 10 shown in FIG. 12A is not in the direction shown in FIG. Place a regular hexagon in the direction indicated by). As described above, when GaN is grown on the C plane of the sapphire substrate, the A plane of the sapphire substrate and the M plane of GaN become parallel. Therefore, by arranging the regular hexagons with irregularities as shown in FIG. 12B, each of the constituent sides of the regular hexagons with irregularities is orthogonal to any one of the M planes, which are the stable growth surfaces of GaN, when viewed from above the substrate. Become like In other words, when viewed from above the substrate, a line connecting the center and the vertex of a regular hexagon having the M-plane of GaN as a constituent side (= a regular hexagon having the A-axis as a constituent side) , Which means that the constituent sides of the irregular hexagon are orthogonal to each other.
また本発明は、半導体に欠陥が発生しない凹凸を設けた基板上に、窒化物半導体層などの通常の半導体層を形成し、さらに電極等を形成した素子であれば、その他の構成は特に限定されないが、さらにその他の構成を次のようにすることで顕著な効果を示す。 In addition, the present invention is not particularly limited as long as it is an element in which a normal semiconductor layer such as a nitride semiconductor layer is formed on a substrate provided with unevenness in which no defect occurs in a semiconductor, and further an electrode and the like are formed. Although not described, a remarkable effect is exhibited by further configuring the other components as follows.
（１）電極形状と材料
[1] 開口電極
半導体発光素子の表面には、半導体層上に電極を設ける必要があるが、ｐ型窒化物半導体層のような、比較的比抵抗が高く、その層で電流拡散が行われにくい半導体層上には、例えば半導体層表面の全面に、透光性電極を形成することが一般的である。しかしながら、透光性電極−半導体層−基板によって構成される導波路内を光が伝播する際、反射光の「しみ出し」の影響により、半導体層だけでなく、透光性電極や基板によっても発光が吸収・減衰してしまう。特に、透光性電極は、その一般的な構成材料（例えば、Ａｕ／Ｎｉ等）の短波長域における光吸収率が高いため、発光の減衰への影響が大きい。
(1) Electrode shape and material
[1] Opening Electrode It is necessary to provide an electrode on the semiconductor layer on the surface of the semiconductor light emitting element. However, such a layer as a p-type nitride semiconductor layer has a relatively high specific resistance, and current diffusion is performed in that layer. It is common to form a light-transmissive electrode over a difficult semiconductor layer, for example, over the entire surface of the semiconductor layer. However, when light propagates in the waveguide formed by the light-transmitting electrode, the semiconductor layer, and the substrate, the light is not only transmitted by the light-transmitting electrode and the substrate, but also by the semiconductor layer due to the influence of the "exudation" of the reflected light. Light emission is absorbed and attenuated. In particular, since the light-transmitting electrode has a high light absorptance in a short wavelength region of a general constituent material (for example, Au / Ni or the like), the light-transmissive electrode has a large effect on attenuation of light emission.
そこで、本件発明に係る発光素子では、開口部を有する金属膜を形成して電極とすることが好ましい。特に、電極の開口部に、基板表面の凹凸の段差部が少なくとも１つ含まれるようにすることが好ましい。このように半導体層表面に形成する電極を、開口部を有する電極とすることで、開口部から光が外部に取り出され、また電極で吸収する光の割合が減少するため好ましい。開口部は、金属膜中に複数設けることが望ましく、また開口部の面積はできるだけ大きく設けることが光取り出し効率を向上するという点で好ましい。（このような電極には、好ましくは外部と発光素子を電気的に接続させるパッド電極を設ける。） Therefore, in the light-emitting element according to the present invention, it is preferable to form a metal film having an opening as an electrode. In particular, it is preferable that the opening of the electrode include at least one step of unevenness on the surface of the substrate. It is preferable that the electrode formed on the surface of the semiconductor layer be an electrode having an opening, since light is extracted to the outside from the opening and the proportion of light absorbed by the electrode is reduced. It is desirable to provide a plurality of openings in the metal film, and it is preferable to provide the opening as large as possible in terms of improving light extraction efficiency. (Preferably, such an electrode is provided with a pad electrode for electrically connecting the light emitting element to the outside.)
また窒化物半導体発光素子であって、とくに窒化ガリウム系（少なくともガリウムと窒素を含む）の半導体発光素子の場合、ｐ型窒化物半導体層上には好ましくは全面に透光性を有する電極をｐ電極として設ける場合が多いが、透光性電極における光の吸収が大きく、ｐ型窒化物半導体層上に設けるｐ電極の周縁近傍が他の部分よりも強く光るという性質がある。そこで、透光性電極に開口部を設けても良く、これによって光の吸収を軽減し、強く光る周縁部分が増すため、光取り出し効率が向上する。この場合、開口部の面積はできるだけ大きく設けることが光取り出し効率を向上するという点で好ましく、またｐ電極の周縁の部位の長さをできるだけ長く設けることで、光取り出し効率がさらに向上する。 In the case of a nitride semiconductor light-emitting device, particularly a gallium nitride-based (including at least gallium and nitrogen) semiconductor light-emitting device, a light-transmitting electrode is preferably formed on the entire surface of the p-type nitride semiconductor layer. Although it is often provided as an electrode, the light-transmitting electrode absorbs light greatly and has a property that the vicinity of the periphery of the p-electrode provided on the p-type nitride semiconductor layer emits light more strongly than other portions. Therefore, an opening may be provided in the translucent electrode, which reduces the absorption of light and increases the shining peripheral portion, thereby improving light extraction efficiency. In this case, it is preferable to increase the area of the opening as much as possible from the viewpoint of improving the light extraction efficiency. By providing the peripheral portion of the p electrode as long as possible, the light extraction efficiency is further improved.
本発明のように、凹凸を設けた基板上に、半導体層を形成し、上述の開口部を設けた電極を形成すると、両者の相乗的な効果によって光の取り出し効率は格段に向上する。これは、次のような理由によると推定される。
まず第１に、凹凸基板を用いた発光素子の輝度を正面から観測すると、基板凹凸の段差部付近の輝度が、基板平坦部の輝度よりも高くなる。このため、基板凹凸の段差部上方に電極の開口部を設けることにより、出力が各段に向上する。
また、第２に、基板上に凹凸を設けた発光素子では、発光領域で発生した光のうち、本来は側方や下方に向かう光を凹部及び凸部において散乱又は回折することによって上方に取出すことができる。しかし、通常の透光性電極を全面に設けた構成では、散乱や回折を経て上方に達した光が透光性電極によって一部吸収されてしまい、光の強度が小さくなってしまう。そこで、凹凸を設けた基板上に、半導体層を形成する場合には、透光性電極に開口部を設ける、又は高反射率の開口部を有する非透光性電極を設けて一部半導体層が露出する部分を設けることで、散乱や回折を経て上方に達した光が外部に取り出されやすくなり、光の取出し効率が格段に向上する。
When a semiconductor layer is formed on a substrate provided with unevenness as in the present invention and an electrode provided with the above-described opening is formed, light extraction efficiency is significantly improved by a synergistic effect of the two. This is presumed to be due to the following reasons.
First, when the luminance of the light emitting element using the uneven substrate is observed from the front, the luminance near the step portion of the substrate unevenness is higher than the luminance of the flat portion of the substrate. For this reason, by providing the opening of the electrode above the step portion of the substrate unevenness, the output is improved in each step.
Second, in a light-emitting element having irregularities formed on a substrate, of light generated in a light-emitting region, light that is originally directed to the side or downward is extracted upward by being scattered or diffracted at the concave portion and the convex portion. be able to. However, in a configuration in which a normal translucent electrode is provided on the entire surface, light that has reached the upper side through scattering or diffraction is partially absorbed by the translucent electrode, and the light intensity is reduced. Therefore, when a semiconductor layer is formed over a substrate provided with irregularities, an opening is provided in the light-transmitting electrode, or a non-light-transmitting electrode having an opening with high reflectance is provided to partially form the semiconductor layer. By providing a portion where is exposed, light that has reached the upper side through scattering or diffraction is easily extracted to the outside, and the light extraction efficiency is significantly improved.
[2] 開口電極の材料
上述のように、窒化物半導体発光素子であって、とくに窒化ガリウム系（少なくともガリウムと窒素を含む）の半導体発光素子の場合、ｐ型窒化物半導体層のほぼ全面に透光性を有する電極をｐ電極として設けるが、より好ましい形態として、ｐ型窒化物半導体層のほぼ全面に、開口部を設けた電極を形成することで、光取り出し効率が向上する。このとき、電極として用いる材料は金属または２つ以上の金属からなる合金を用い、単層又は複数の層で形成することができる。この電極の材料には、少なくとも発光する波長に対して高反射率の金属材料を用いることで、電極で吸収する光の成分を減らし、外部への光の取り出し効率を向上させることができる。
[2] Material of Opening Electrode As described above, in the case of a nitride semiconductor light-emitting device, particularly a gallium nitride-based (including at least gallium and nitrogen) semiconductor light-emitting device, almost the entire surface of the p-type nitride semiconductor layer is formed. An electrode having a light-transmitting property is provided as a p-electrode. In a more preferred embodiment, an electrode provided with an opening is provided on almost the entire surface of the p-type nitride semiconductor layer, whereby light extraction efficiency is improved. At this time, the electrode may be formed of a single layer or a plurality of layers using a metal or an alloy including two or more metals. By using a metal material having a high reflectance at least with respect to the wavelength of emitted light, the component of light absorbed by the electrode can be reduced and the efficiency of extracting light to the outside can be improved.
開口電極の好ましい材料としては、Ｎｉ、Ｐｄ、Ｃｏ、Ｆｅ、Ｔｉ、Ｃｕ、Ｒｈ、Ａｕ、Ｒｕ、Ｗ、Ｚｒ、Ｍｏ、Ｔａ、Ｐｔ、Ａｇ及びこれらの酸化物、窒化物からなる群から選択される少なくとも一種を含む合金または多層膜があげられる。これらは、４００℃以上の温度でアニールすることにより、ｐ型半導体層と良好なオーミック接触を得ることができる。特に、Ｎｉの上にＡｕの多層膜が好ましい。開口電極の総膜厚としては５０Å〜１００００Åが好ましい。特に、透光性の電極として用いる場合は、５０Å〜４００Åが好ましい。また、非透光性電極とする場合は、１０００Å〜５０００Åが好ましい。 Preferred materials for the aperture electrode are selected from the group consisting of Ni, Pd, Co, Fe, Ti, Cu, Rh, Au, Ru, W, Zr, Mo, Ta, Pt, Ag, and oxides and nitrides thereof. Alloy or a multilayer film containing at least one of the above. By annealing these at a temperature of 400 ° C. or more, a good ohmic contact with the p-type semiconductor layer can be obtained. In particular, a multilayer film of Au on Ni is preferable. The total thickness of the aperture electrodes is preferably from 50 to 10,000. In particular, when used as a light-transmitting electrode, the angle is preferably from 50 to 400 °. In the case of a non-translucent electrode, the thickness is preferably from 1000 to 5000 °.
とくに窒化ガリウム系（少なくともガリウムと窒素を含む）の半導体発光素子では、高反射率の金属材料として、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、銀（Ａｇ）、アルミニウム（Ａｌ）などが挙げられ、反射電極として用いる。 In particular, in a gallium nitride-based (including at least gallium and nitrogen) semiconductor light emitting device, as a metal material having a high reflectance, rhodium (Rh), iridium (Ir), silver (Ag), aluminum (Al), and the like are given. Used as a reflective electrode.
特に、開口電極の材料を、特にＲｈとすることも好ましい。Ｒｈを用いることで熱的に安定で、しかも吸収の少ない電極とすることができる。しかも、接触抵抗を低くすることができる。 In particular, it is also preferable that the material of the opening electrode is Rh. By using Rh, an electrode that is thermally stable and has little absorption can be obtained. In addition, the contact resistance can be reduced.
[3] 開口電極のサイズと形状
電極の開口部と基板表面の凹凸の大小関係は、特に限定されないが、１つの開口部内に少なくとも１以上の凹凸段差部が形成されていることが好ましい。これにより、凹凸により散乱・回折された光を有効に取り出すことができると同時に、発光の均一性が向上する。
[3] Size and Shape of Opening Electrode The relationship between the size of the opening of the electrode and the unevenness of the substrate surface is not particularly limited, but it is preferable that at least one unevenness step is formed in one opening. Thereby, the light scattered and diffracted by the unevenness can be effectively extracted, and the uniformity of the light emission is improved.
また、開口電極は、ｐ型半導体層の表面まで貫通し、かつ周囲を電極によって囲まれた複数の開口部を有する電極であるが、最外周部で囲まれた部分の面積（＝開口部内を含む電極の全面積）をＳとし、開口部の内周長の総和をＬとすると、Ｌ／Ｓ≧０．０２４μｍ／μｍ２であることが好ましい。これにより、ｐ型半導体層の表面から効率良く光を外部に放出させ、さらにＶｆの低い半導体発光素子とすることができる。 The opening electrode is an electrode that penetrates to the surface of the p-type semiconductor layer and has a plurality of openings surrounded by the electrodes, but the area of the portion surrounded by the outermost periphery (= the inside of the opening is Assuming that S is the total area of the electrodes and L is the sum of the inner peripheral lengths of the openings, it is preferable that L / S ≧ 0.024 μm / μm 2 . Accordingly, light can be efficiently emitted to the outside from the surface of the p-type semiconductor layer, and a semiconductor light emitting device with a lower Vf can be obtained.
複数の開口部は、各開口部がほぼ同じ形状であることが好ましく、これにより、開口部の形成が容易であるとともに、発光の面内分布が均一となる。また、複数の開口部は、ほぼ同じ面積であることが好ましく、これによっても発光の面内分布が均一となる。 It is preferable that each of the plurality of openings has substantially the same shape, whereby the openings can be easily formed and the in-plane distribution of light emission becomes uniform. Further, the plurality of openings preferably have substantially the same area, which also makes the in-plane distribution of light emission uniform.
膜厚を厚くして開口部を設ける場合、その開口部の形状や大きさ等を規定することによって、光の取りだし効率を高くし、発光効率を向上させることができる。特に、開口部の内周長Ｌを規定することで、より効率的に光を放出することが可能となる。Ｌ／Ｓが小さくなる、即ち、開口電極の最外周部によって囲まれた面積Ｓに対して、開口部の内周長さの総和Ｌが小さくなると、ｐ型半導体層側への出力が低下する。 When the opening is provided with a large thickness, the light extraction efficiency can be increased and the light emission efficiency can be improved by defining the shape and size of the opening. In particular, by defining the inner peripheral length L of the opening, light can be emitted more efficiently. When L / S decreases, that is, when the sum L of the inner peripheral length of the opening becomes smaller than the area S surrounded by the outermost peripheral part of the opening electrode, the output to the p-type semiconductor layer side decreases. .
図１３は、開口率が同じ、すなわち、開口部の総面積が同じで、内周長を変化させたときの電力変換効率を示すものである。開口部の面積が同じであることで、ｐ型半導体層と開口電極との接触面積も同じであるので、Ｖｆ及び量子効率は同じであると考えられる。この図より、開口率は同じでも、開口部の内周長を変化させることで、さらに高出力とできることがわかる。そして、本件発明では、Ｌ／Ｓ≧０．０２４μｍ／μｍ２を満たすような範囲とすることで、高出力の半導体発光素子とすることができる。上限は、特に定めていないが、実質的には１μｍ／μｍ２よりも大きくなると、開口部一つの大きさが非常に小さくなりすぎて、実用的でなくなる。 FIG. 13 shows the power conversion efficiency when the opening ratio is the same, that is, when the total area of the openings is the same and the inner peripheral length is changed. Since the area of the opening is the same, the contact area between the p-type semiconductor layer and the opening electrode is also the same, so that the Vf and the quantum efficiency are considered to be the same. From this figure, it can be seen that even with the same aperture ratio, higher output can be obtained by changing the inner peripheral length of the aperture. In the present invention, a high output semiconductor light emitting device can be obtained by setting the range to satisfy L / S ≧ 0.024 μm / μm 2 . The upper limit is not particularly defined, but if it is substantially larger than 1 μm / μm 2 , the size of one opening becomes too small, which is not practical.
上述のように、ｐ型半導体層側からの出力効率が、開口部の内周長によって大きく左右されるのは、電極とｐ型半導体層との境界において特に強く発光が観測されるためであり、その境界を多くする、すなわち内周長を長くすることで効率よく光を放出させることができる。境界をさらに多くするためには、開口部だけでなく、さらに、ｐ側オーミック電極の最外周部を、直線ではなく屈折させた連続線によって半導体層の端部に沿うように設けることで、ｐ側オーミック電極とｐ型半導体との境界を多くすることができるので、さらに出力を向上させることができる。 As described above, the output efficiency from the p-type semiconductor layer side largely depends on the inner peripheral length of the opening because light emission is particularly strongly observed at the boundary between the electrode and the p-type semiconductor layer. By increasing the number of boundaries, that is, by increasing the inner circumference, light can be efficiently emitted. In order to further increase the number of boundaries, not only the opening but also the outermost peripheral portion of the p-side ohmic electrode is provided not along a straight line but along the end of the semiconductor layer by a continuous line that is refracted. Since the boundary between the side ohmic electrode and the p-type semiconductor can be increased, the output can be further improved.
上記のような複数の開口部は、ほぼ同じ形状となるように形成することで、複数の開口部を効率よく形成しやすくなる。さらに、面内分布も均一になりやすく、ムラのない発光を得ることができる。形状としては、方形、円形、三角形など、種々の形状を用いることができる。好ましくは、隣接する開口部と一定の距離間隔をあけて均一に分散させるように複数形成させることで、均一な発光が得られ易くなる。また、複数の開口部の面積をほぼ同じになるように形成することで、開口部が形成される位置によって、好ましい形状を選択することができる。 By forming the plurality of openings as described above so as to have substantially the same shape, it becomes easy to efficiently form the plurality of openings. Further, the in-plane distribution tends to be uniform, and light emission without unevenness can be obtained. Various shapes such as a square, a circle, and a triangle can be used. Preferably, a plurality of openings are formed so as to be uniformly dispersed at a certain distance from the adjacent openings, so that uniform light emission can be easily obtained. Further, by forming the plurality of openings to have substantially the same area, a preferable shape can be selected depending on the position where the openings are formed.
図１４（ａ）乃至（ｄ）は、開口電極の考えられる形状を示す。図１４において、ｎ側半導体層３０の上に、ｐ側半導体層３２が形成され、その上にｐ側オーミック電極である開口電極３４が形成され、その一部にｐ側パッド電極３６が形成されている。また、ｐ側半導体層３２をエッチングして露出させたｎ側半導体層３０の上に、ｎ側パッド電極３８が形成されている。開口電極３４には、複数の円形開口部が配列されている。図１４（ｂ）は、開口電極３４の円形開口部の寸法が大きな場合の例である。図１４（ｃ）及び（ｄ）は、開口電極３４とｐ側パッド電極３６のみを抜き出したものである。図１４（ｃ）に示すように、ｐ側オーミック電極内に設ける開口部は、周囲が閉じていない切込み形状であっても良い。この場合、ｐ側オーミック電極は、複数の線状電極を接合したような形状となる。開口部は、電流の通路の強いところに多くの電流が流れないよう形成することが好ましい。また、図１４（ｄ）に示すように、ｎ側パッド電極（図示せず）を中心として、同心円状に配列された複数の円弧状に開口部を設けても良い。このような開口形状とすることにより、発光の均一性を高めることができる。 14A to 14D show possible shapes of the aperture electrode. 14, a p-side semiconductor layer 32 is formed on an n-side semiconductor layer 30, an opening electrode 34 which is a p-side ohmic electrode is formed thereon, and a p-side pad electrode 36 is formed on a part thereof. ing. An n-side pad electrode 38 is formed on the n-side semiconductor layer 30 where the p-side semiconductor layer 32 is exposed by etching. In the opening electrode 34, a plurality of circular openings are arranged. FIG. 14B shows an example in which the size of the circular opening of the opening electrode 34 is large. FIGS. 14C and 14D show only the opening electrode 34 and the p-side pad electrode 36 extracted. As shown in FIG. 14C, the opening provided in the p-side ohmic electrode may have a cut shape whose periphery is not closed. In this case, the p-side ohmic electrode has a shape as if a plurality of linear electrodes were joined. The opening is preferably formed so that a large amount of current does not flow in a place where a current path is strong. In addition, as shown in FIG. 14D, openings may be provided in a plurality of arcs arranged concentrically around an n-side pad electrode (not shown). With such an opening shape, uniformity of light emission can be improved.
また、ｐ側オーミック電極の端部断面形状は、図１５（ａ）のように垂直であっても良いが、図１５（ｂ）に示すように、メサ形状（台形状）であることが好ましい。特に窒化ガリウム系化合物半導体発光素子の場合、ｐ側オーミック電極の周縁部の発光強度が高いという性質があるため、端部断面がメサ形状（台形状）であることにより、効率良く光を取り出すことができる。その場合、端部断面のもつテーパ角θは、３０°≦θ＜９０°であることが好ましい。テーパ角が３０°未満の場合、テーパ部分におけるｐ側オーミック電極の抵抗値が大きくなるため、電極周部が強く光るという性質を有効に利用しにくくなる。 The end cross-sectional shape of the p-side ohmic electrode may be vertical as shown in FIG. 15A, but is preferably a mesa (trapezoid) as shown in FIG. 15B. . In particular, in the case of a gallium nitride-based compound semiconductor light emitting device, since the light emission intensity at the periphery of the p-side ohmic electrode is high, light can be efficiently extracted because the end section is mesa-shaped (trapezoidal). Can be. In this case, it is preferable that the taper angle θ of the end section is 30 ° ≦ θ <90 °. If the taper angle is less than 30 °, the resistance of the p-side ohmic electrode in the tapered portion increases, making it difficult to effectively use the property that the electrode periphery shines strongly.
（２）半導体発光素子の形状
本発明は、基板表面上に基板とは材質の異なる少なくとも２層の半導体層と発光領域とを積層構造に成膜している。つまり、基板と半導体層の材質は異なる。ここで、基板として絶縁性の基板を用いる場合、例えばサファイア基板上に窒化ガリウム系（少なくともガリウムと窒素を含む）の半導体層を形成する場合などにおいて、電極は基板に形成することはできず、同一面側にｎ電極とｐ電極の２つの電極を形成する必要がある。このとき、例えばｎ型半導体層、発光領域、ｐ型半導体層の順で形成する窒化物半導体素子は、ｐ型半導体層の表面の一部をｎ型半導体層の表面が露出するまでエッチングし、ｐ型半導体層表面にｐ電極、露出したｎ型半導体層の表面にｎ電極を形成し、半導体層表面から見た図は図１６のように四角形状の半導体素子の２つの対向する頂点にそれぞれの電極を配置して形成する。
(2) Shape of Semiconductor Light-Emitting Element In the present invention, at least two semiconductor layers made of materials different from those of the substrate and a light-emitting region are formed in a laminated structure on the surface of the substrate. That is, the materials of the substrate and the semiconductor layer are different. Here, when an insulating substrate is used as the substrate, for example, when a gallium nitride-based (including at least gallium and nitrogen) semiconductor layer is formed over a sapphire substrate, an electrode cannot be formed on the substrate, It is necessary to form two electrodes, an n-electrode and a p-electrode, on the same surface side. At this time, for example, in the nitride semiconductor element formed in the order of the n-type semiconductor layer, the light-emitting region, and the p-type semiconductor layer, a part of the surface of the p-type semiconductor layer is etched until the surface of the n-type semiconductor layer is exposed, A p-electrode is formed on the surface of the p-type semiconductor layer, and an n-electrode is formed on the surface of the exposed n-type semiconductor layer. The view from the surface of the semiconductor layer shows two opposite vertices of a square semiconductor element as shown in FIG. Are formed by disposing the electrodes.
この場合、半導体発光素子の側面から外部に出る光は、ｎ型半導体層を露出するときに形成された側面において、ｎ電極またはｎ電極と接続するワイヤーなどの外部接続端子によって、遮られてしまう。 In this case, light emitted from the side surface of the semiconductor light emitting element to the outside is blocked by an external connection terminal such as an n-electrode or a wire connected to the n-electrode on the side surface formed when exposing the n-type semiconductor layer. .
そこで、図１７に示すように、ｎ型半導体層を露出する部位をｐ型半導体層の内部とし、ｐ型半導体層の表面の内部においてｎ型半導体層を露出して設けることで、ｎ型半導体層とｐ型半導体層の間に挟まれて発光する発光領域が半導体発光素子の外側の側面全面において設けられるので、外部への光取り出し効率は向上する。基板上にｐ型半導体層、発光領域、ｎ型半導体層の順で積層する素子の場合は、ｎ型半導体層の内部にｐ型半導体層の露出面を設けることで、同様の効果が得られる。 Therefore, as shown in FIG. 17, the portion where the n-type semiconductor layer is exposed is set as the inside of the p-type semiconductor layer, and the n-type semiconductor layer is exposed and provided inside the surface of the p-type semiconductor layer. Since the light emitting region which emits light by being sandwiched between the layer and the p-type semiconductor layer is provided on the entire outer side surface of the semiconductor light emitting element, the efficiency of extracting light to the outside is improved. In the case of an element in which a p-type semiconductor layer, a light-emitting region, and an n-type semiconductor layer are stacked in this order on a substrate, a similar effect can be obtained by providing an exposed surface of the p-type semiconductor layer inside the n-type semiconductor layer. .
また、図１７に示すように、一方の導電型の半導体層表面の内部をエッチングして他方の導電型の半導体層表面を露出して形成する場合、前者の半導体層の表面に、もしくは開口部を有する電極を形成する場合は、前者の半導体層及び開口部を有する電極の表面に、パッド電極から延伸した拡散電極を設けることで、前者半導体層の全面に均一に電流が流れるようになり、発光領域での発光がムラなく均一になり好ましい。さらにこの拡散電極は、半導体発光素子の外形の形状に沿って前者半導体層の内部に設けることで、さらに均一な発光となり好ましい。 As shown in FIG. 17, when the inside of one semiconductor layer of the conductivity type is etched to expose the surface of the semiconductor layer of the other conductivity type, the surface of the former semiconductor layer or the opening is formed. In the case of forming an electrode having the above, by providing a diffusion electrode extending from the pad electrode on the surface of the former semiconductor layer and the electrode having an opening, a current uniformly flows over the entire surface of the former semiconductor layer, It is preferable because the light emission in the light emitting region becomes uniform without unevenness. Further, by providing this diffusion electrode inside the former semiconductor layer along the outer shape of the semiconductor light emitting element, more uniform light emission can be obtained, which is preferable.
また、半導体発光素子の外形の形状としては、半導体層表面から見て、四角形状でも三角形状でもよく、その他多角形とすることができるが、エッチングによって露出する面及び露出した面に形成する電極を、半導体発光素子の外形を構成する頂点に向かって、一部延伸して形成することにより、電流が均一に流れやすくなり、発光領域での発光がムラなく均一になり好ましい。 Further, the shape of the outer shape of the semiconductor light emitting element may be square or triangular as viewed from the surface of the semiconductor layer, and may be other polygons. The surface exposed by etching and the electrode formed on the exposed surface Is preferably formed by partially extending toward the apex constituting the outer shape of the semiconductor light emitting element, so that the current can easily flow uniformly, and the light emission in the light emitting region becomes even and uniform.
本発明の発光素子は、例えば窒化ガリウム系（少なくともガリウムと窒素を含む）の半導体発光素子の場合、電極まで形成した発光素子の表面にＹＡＧを含んだ蛍光体を樹脂と混合させて形成することで、光取り出し効率の高い白色の発光素子を得ることができ、また適当な蛍光体を選択することで、種々の発光波長を持った光取り出し効率の高い発光素子を得ることができる。 For example, in the case of a gallium nitride-based (including at least gallium and nitrogen) semiconductor light emitting device, the light emitting device of the present invention is formed by mixing a phosphor containing YAG with a resin on the surface of the light emitting device formed up to the electrodes. Thus, a white light-emitting element having high light extraction efficiency can be obtained, and a light-emitting element having various light emission wavelengths and high light extraction efficiency can be obtained by selecting an appropriate phosphor.
本発明で用いるｐ電極およびｎ電極とは、少なくとも半導体層に接して形成される電極であり、接する半導体層と良好なオーミック特性を示す材料が適宜選択されるものである。 The p-electrode and the n-electrode used in the present invention are electrodes formed at least in contact with the semiconductor layer, and a material exhibiting good ohmic characteristics with the semiconductor layer in contact is appropriately selected.
基板としてＡ面（１１−２０）にオリフラのあるＣ面（０００１）を主面とするサファイア基板を用いる。 As the substrate, a sapphire substrate whose main surface is the C surface (0001) having the orientation flat on the A surface (11-20) is used.
まずサファイア基板１０上に図４（ａ）に示されるようにエッチングマスクとなるＳｉＯ２膜３０を成膜する。 First, an SiO 2 film 30 serving as an etching mask is formed on the sapphire substrate 10 as shown in FIG.
次に１辺５μｍの正三角形のフォトマスクを使用し、正三角形の１辺がオリフラと垂直となるようにフォトマスクをあわせ、正三角形の各辺をサファイアの（１−１００）、（０１−１０）、（−１０１０）、すなわちＭ面にほぼ平行となるようにし、図４（ｂ）、（ｃ）に示されるようにＳｉＯ２膜３０とサファイア基板１０をＲＩＥで３〜４μｍエッチングした後、図４（ｄ）に示されるようにＳｉＯ２膜３０を除去すると、サファイア基板１０の表面部分には図１１（ｂ）に示される凸部２０（斜線部がエッチングされていない領域）の繰り返しパターンが形成される。凸部の一辺の長さａ＝５μｍ、凸部と凸部の間隔ｂ＝２μｍとした。凸部のピッチ（隣接する凸部同士の中心間の距離）は、６．３μｍである。また、凸部側面の傾斜角は１２０°であった。 Next, a regular triangular photomask having a side of 5 μm is used, and the photomask is aligned so that one side of the regular triangle is perpendicular to the orientation flat. Each side of the regular triangle is defined as (1-100), (01- 10), (-1010), that is, approximately parallel to the M plane, and after etching the SiO 2 film 30 and the sapphire substrate 10 by 3 to 4 μm by RIE as shown in FIGS. 4B and 4C. When the SiO 2 film 30 is removed as shown in FIG. 4D, the projections 20 shown in FIG. 11B (regions in which the hatched portions are not etched) are repeated on the surface of the sapphire substrate 10. A pattern is formed. The length a of one side of the projection was a = 5 μm, and the interval b between the projections was 2 μm. The pitch of the protrusions (the distance between the centers of adjacent protrusions) is 6.3 μm. The inclination angle of the side surface of the projection was 120 °.
次に凸部２０の繰り返しパターンのついたサファイア基板１０の上に、ｎ型半導体層としてＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の低温成長バッファ層を１００Å、アンドープのＧａＮを３μｍ、ＳｉドープのＧａＮを４μｍ、アンドープのＧａＮを３０００Å積層し、続いて発光領域となる多重量子井戸の活性層として、（井戸層、障壁層）＝（アンドープのＩｎＧａＮ、ＳｉドープのＧａＮ）をそれぞれの膜厚を（６０Å、２５０Å）として井戸層が６層、障壁層が７層となるように交互に積層する。この場合、最後に積層する障壁層はアンドープのＧａＮとしてもよい。尚、低温成長バッファ層の上に形成する第１層をアンドープのＧａＮとすることにより、より均一に凸部２０を埋めて、その上に形成する半導体層の結晶性を良好にすることができる。 Next, on the sapphire substrate 10 having the repetitive pattern of the protrusions 20, a low-temperature growth buffer layer of Al x Ga 1-x N (0 ≦ x ≦ 1) is used as an n-type semiconductor layer at 100 ° and undoped GaN is 3 μm. Then, 4 μm of Si-doped GaN and 3000 ° of undoped GaN are stacked, and then (well layer, barrier layer) = (undoped InGaN, Si-doped GaN) as active layers of a multiple quantum well serving as a light emitting region Are alternately laminated such that the thickness of the well layer is (60 °, 250 °) and the number of the well layers is six and the number of the barrier layers is seven. In this case, the last stacked barrier layer may be undoped GaN. The first layer formed on the low-temperature growth buffer layer is made of undoped GaN, so that the protrusions 20 can be more uniformly filled and the crystallinity of the semiconductor layer formed thereon can be improved. .
多重量子井戸の活性層を積層後、ｐ型半導体層として、ＭｇドープのＡｌＧａＮを２００Å、アンドープのＧａＮを１０００Å、ＭｇドープのＧａＮを２００Å積層する。ｐ型半導体層として形成するアンドープのＧａＮ層は、隣接する層からのＭｇの拡散によりｐ型を示す。 After stacking the active layers of the multiple quantum wells, as a p-type semiconductor layer, 200 ° of Mg-doped AlGaN, 1000 ° of undoped GaN, and 200 ° of Mg-doped GaN are stacked. An undoped GaN layer formed as a p-type semiconductor layer exhibits p-type due to diffusion of Mg from an adjacent layer.
次にｎ電極を形成するために、ＭｇドープのＧａＮからｐ型半導体層と活性層及びｎ型半導体層の一部までをエッチングし、ＳｉドープのＧａＮ層を露出させる。 Next, in order to form an n-electrode, the part from the Mg-doped GaN to the p-type semiconductor layer, the active layer and the n-type semiconductor layer is etched to expose the Si-doped GaN layer.
次にｐ型半導体層の表面全面にＮｉ／Ａｕからなる透光性のｐ電極を、さらに透光性のｐ電極上において、ｎ型半導体層の露出面と対向する位置にＡｕからなるｐパッド電極を形成し、ｎ型半導体層の露出面にＷ／Ａｌ／Ｗからなるｎ電極およびＰｔ／Ａｕからなるｎパッド電極を形成する。 Next, a translucent p-electrode made of Ni / Au is formed on the entire surface of the p-type semiconductor layer, and a p-pad made of Au is formed on the translucent p-electrode at a position facing the exposed surface of the n-type semiconductor layer. An electrode is formed, and an n-electrode made of W / Al / W and an n-pad electrode made of Pt / Au are formed on the exposed surface of the n-type semiconductor layer.
最後にウエハを四角形状にチップ化し、３５０μｍ□の半導体チップを得る。これを反射鏡を備えたリードフレームに実装して、砲弾型のＬＥＤを作製した。 Finally, the wafer is chipped into a square shape to obtain semiconductor chips of 350 μm square. This was mounted on a lead frame provided with a reflecting mirror to produce a bullet-shaped LED.
これによって得られるＬＥＤは、順方向電流２０ｍＡにおいて、発光波長４００ｎｍ、外部への発光出力が９．８ｍＷであった。 The LED obtained thereby had an emission wavelength of 400 nm and an emission output to the outside of 9.8 mW at a forward current of 20 mA.
［比較例１］
比較例として、サファイア基板の表面に凹凸を設けないで、他の構成は実施例１と同様にして砲弾型ＬＥＤを形成したところ、順方向電流２０ｍＡにおいて、外部への発光出力が８．４ｍＷであった。
[Comparative Example 1]
As a comparative example, a bullet-shaped LED was formed in the same manner as in Example 1 except that no irregularities were formed on the surface of the sapphire substrate. When the forward current was 20 mA, the emission output to the outside was 8.4 mW. there were.
基板としてＡ面（１１−２０）にオリフラのあるＣ面（０００１）を主面とするサファイア基板を用いる。
基板の加工及びｎ型半導体層からｐ型半導体層までの積層は、実施例１と同様にする。
次にｎ電極を形成するために、ＭｇドープのＧａＮからなるｐ型半導体層と活性層及びｎ型半導体層の一部までをエッチングし、ＳｉドープのＧａＮからなるｎ型半導体層を露出させる。
As the substrate, a sapphire substrate whose main surface is the C surface (0001) having the orientation flat on the A surface (11-20) is used.
The processing of the substrate and the lamination from the n-type semiconductor layer to the p-type semiconductor layer are performed in the same manner as in the first embodiment.
Next, in order to form an n-electrode, the p-type semiconductor layer made of Mg-doped GaN, the active layer and a part of the n-type semiconductor layer are etched to expose the n-type semiconductor layer made of Si-doped GaN.
次に１辺５μｍの正三角形からなる開口であって、図１６に示すような正三角形の開口が単位面積当たりで最も密に充填されるようなパターニングのフォトマスクを使用し、Ｎｉ／Ａｕからなる透光性のｐ電極を、ｐ型半導体層表面のほぼ全面に形成する。 Next, using a photomask of a patterning in which an opening of an equilateral triangle having a side of 5 μm is formed such that the opening of the equilateral triangle as shown in FIG. A light-transmitting p-electrode is formed on almost the entire surface of the p-type semiconductor layer.
さらに透光性のｐ電極上において、ｎ型半導体層の露出面と対向する位置にＡｕからなるｐパッド電極を形成し、ｎ型半導体層の露出面にＴｉ／Ａｌからなるｎ電極およびＰｔ／Ａｕからなるｎパッド電極を形成する。 Further, a p-pad electrode made of Au is formed on the translucent p-electrode at a position facing the exposed surface of the n-type semiconductor layer, and an n-electrode made of Ti / Al and Pt / An n-pad electrode made of Au is formed.
最後に四角形状にウエハをチップ化し、半導体発光素子を得る。これを反射鏡を備えたリードフレームに実装して、砲弾型のＬＥＤを作製する。 Finally, the wafer is chipped into a square shape to obtain a semiconductor light emitting device. This is mounted on a lead frame provided with a reflecting mirror to produce a bullet-shaped LED.
これによって得られるＬＥＤは、ｐ電極の周縁近傍が他の部分よりも強く光るという性質から、実施例１よりも発光出力が向上する。 The LED thus obtained emits light more efficiently than in the first embodiment because of the property that the vicinity of the periphery of the p-electrode shines more strongly than other portions.
基板としてＡ面（１１−２０）にオリフラのあるＣ面（０００１）を主面とするサファイア基板を用いる。
基板の加工及びｎ型半導体層からｐ型半導体層までの積層は、実施例１と同様にする。
As the substrate, a sapphire substrate whose main surface is the C surface (0001) having the orientation flat on the A surface (11-20) is used.
The processing of the substrate and the lamination from the n-type semiconductor layer to the p-type semiconductor layer are performed in the same manner as in the first embodiment.
次にｎ電極を形成するために、ＭｇドープのＧａＮからｐ型半導体層と活性層及びｎ型半導体層の一部までをエッチングし、ＳｉドープのＧａＮ層を露出させる。 Next, in order to form an n-electrode, the part from the Mg-doped GaN to the p-type semiconductor layer, the active layer and the n-type semiconductor layer is etched to expose the Si-doped GaN layer.
次に１辺７．７μｍの正方形とし、６．３μｍの間隔で配列し、開口率３０％からなる開口であって、Ｒｈからなるｐ電極を、ｐ型半導体層表面のほぼ全面に形成する。 Next, squares having a side of 7.7 μm are arranged at intervals of 6.3 μm, and p-electrodes made of Rh, which are openings having an aperture ratio of 30%, are formed on almost the entire surface of the p-type semiconductor layer.
さらにｐ電極上において、ｎ型半導体層の露出面と対向する位置にＰｔ／Ａｕからなるｐパッド電極を形成し、ｎ型半導体層の露出面にＷ／Ａｌ／Ｗからなるｎ電極及びＰｔ／Ａｕからなるｎパッド電極を形成する。
最後にウエハをチップ化し、半導体発光素子を得る。これを反射鏡を備えたリードフレームに実装して、砲弾型ＬＥＤを作製した。
Further, a p-pad electrode made of Pt / Au is formed on the p-electrode at a position facing the exposed surface of the n-type semiconductor layer, and an n-electrode made of W / Al / W and Pt / An n-pad electrode made of Au is formed.
Finally, the wafer is chipped to obtain a semiconductor light emitting device. This was mounted on a lead frame provided with a reflecting mirror to produce a shell-type LED.
これによって得られる半導体発光素子は、ｐ電極の周縁近傍が他の部分よりも強く光るいう性質を利用し、さらに電極に発光波長に対して高反射する材料を用いて電極での光の吸収成分を減少させたことから、実施例１や実施例２よりも発光出力が向上した。砲弾型ＬＥＤの発光出力は、１３．２ｍＷであった。 The resulting semiconductor light-emitting device utilizes the property that the periphery of the p-electrode emits light more strongly than other portions, and further uses a material that highly reflects the emission wavelength for the electrode to absorb light at the electrode. Was reduced, the light emission output was improved as compared with Example 1 and Example 2. The luminous output of the shell-type LED was 13.2 mW.
実施例３の発光素子において、ｐ電極を、図１４（ｃ）のようなストライプ状に形成する。こうしたストライプ電極構造を採用することによって、ｐ側パッド電極から半導体層に供給される電流が面内に均一化され、発光効率が向上する。
ｐ電極のストライプ隙間は、半導体層が露出する開口部として形成されるため、開口部を増加させることができ、その結果、光取り出し効率が向上する。このとき、半導体層が露出した複数のストライプ隙間に対応する開口部５の総面積Ｓａと、半導体層１０２が露出していない電極部分の面積Ｓｂとを合計した値をＳとし、開口部の内周長の総和をＬとして、Ｌ／Ｓ≧０．０２４μｍ／μｍ２ が成立することが好ましい。
In the light emitting device of Example 3, the p electrode is formed in a stripe shape as shown in FIG. By employing such a stripe electrode structure, the current supplied from the p-side pad electrode to the semiconductor layer is made uniform in the plane, and the luminous efficiency is improved.
Since the stripe gap of the p-electrode is formed as an opening from which the semiconductor layer is exposed, the number of openings can be increased, and as a result, light extraction efficiency is improved. At this time, the sum of the total area Sa of the openings 5 corresponding to the plurality of stripe gaps where the semiconductor layer is exposed and the area Sb of the electrode portions where the semiconductor layer 102 is not exposed is defined as S. It is preferable that L / S ≧ 0.024 μm / μm 2 holds, where L is the sum of the circumferences.
基板としてＡ面（１１−２０）にオリフラのあるＣ面（０００１）を主面とするサファイア基板を用いる。
基板の加工及びｎ型半導体層からｐ型半導体層までの積層は、実施例１と同様にする。
As the substrate, a sapphire substrate whose main surface is the C surface (0001) having the orientation flat on the A surface (11-20) is used.
The processing of the substrate and the lamination from the n-type semiconductor layer to the p-type semiconductor layer are performed in the same manner as in the first embodiment.
次にｐ型半導体層の表面の内部で、とくに中心部においてＳｉドープのＧａＮ層が露出するまでエッチングする。このときのエッチングにより露出する面は、図１７に示すように、半導体発光素子の外形を構成する３つの頂点に向かって、一部延伸して形成する。 Next, etching is performed until the Si-doped GaN layer is exposed inside the surface of the p-type semiconductor layer, particularly at the center. As shown in FIG. 17, the surface exposed by the etching at this time is formed to partially extend toward three vertexes constituting the outer shape of the semiconductor light emitting device.
次に１辺５μｍの正三角形であって、正三角形が単位面積当たりで最も密に充填されるようなパターニングのフォトマスクを使用し、Ｒｈからなるｐ電極１０４を、ｐ型半導体層表面のほぼ全面に正三角形の形状で形成する。 Next, using a photomask of a regular triangle having a side of 5 μm and a pattern in which the regular triangle is most densely filled per unit area, the p-electrode 104 made of Rh is formed almost on the surface of the p-type semiconductor layer. The entire surface is formed in the shape of an equilateral triangle.
さらにｐ電極１０４上に、Ｐｔ／Ａｕからなるｐパッド電極兼ｐ拡散電極１０６を形成する。このｐパッド電極兼ｐ拡散電極１０６は、図１７に示されるように、正三角形となる半導体発光素子の外形の形状に沿って前者半導体層の内部にパッド電極を延伸して設ける。この電極を設けることで、半導体層全面に電流が均一に流れやすくなるので、拡散電極として機能する。 Further, on the p-electrode 104, a p-pad / p-diffusion electrode 106 made of Pt / Au is formed. As shown in FIG. 17, the p-pad electrode and p-diffusion electrode 106 is provided by extending a pad electrode inside the former semiconductor layer along the outer shape of the semiconductor light-emitting element having a regular triangular shape. By providing this electrode, a current can easily flow uniformly over the entire surface of the semiconductor layer, and thus functions as a diffusion electrode.
またｎ型半導体層の露出面にＷ／Ａｌ／Ｗからなるｎ電極及びＰｔ／Ａｕからなるｎパッド電極１０３を形成する。 An n-electrode made of W / Al / W and an n-pad electrode 103 made of Pt / Au are formed on the exposed surface of the n-type semiconductor layer.
最後に正三角形状にウエハをチップ化し、半導体発光素子を得る。この発光素子を上面から見ると図１７のようになる。 Finally, the wafer is chipped into an equilateral triangle to obtain a semiconductor light emitting device. FIG. 17 shows the light-emitting element viewed from above.
これによって得られる発光素子は、ｐ電極の周縁近傍が他の部分よりも強く光るいう性質を利用し、さらに電極に発光波長に対して高反射する材料を用いて電極での光の吸収成分を減少させた、さらには多重量子井戸構造の発光領域が半導体発光素子の外側の側面全面において設けていることから、発光出力が向上した。 The light-emitting element obtained thereby utilizes the property that the vicinity of the periphery of the p-electrode emits light more strongly than other parts, and further uses a material that highly reflects the emission wavelength for the electrode to reduce the light absorption component at the electrode. Since the light emitting region of the reduced quantum well structure is provided on the entire outer side surface of the semiconductor light emitting device, the light emitting output is improved.
実施例５で得られた半導体発光素子の上面及び側面に蛍光体としてイットリウム・アルミニウム酸化物系蛍光物質をベースとしたＹ３Ａｌ５Ｏ１２Ｙ：Ｃｅ（ＹＡＧ：Ｃｅ）が含有された透光性の樹脂を形成する。
これによって得られる半導体発光素子は、発光出力の高い白色光が発光された。
Transmissive light containing Y 3 Al 5 O 12 Y: Ce (YAG: Ce) based on an yttrium / aluminum oxide-based fluorescent material as a fluorescent material on the top and side surfaces of the semiconductor light emitting device obtained in Example 5. To form a resin.
The resulting semiconductor light emitting device emitted white light having a high light emission output.
本実施例では、種々の凹凸平面形状について、凹凸形成の効果をチップとランプの両方で確認した。まず、基板としてＡ面（１１−２０）にオリフラのあるＣ面（０００１）を主面とするサファイア基板を用いる。 In the present example, the effect of the formation of the unevenness was confirmed for both the chip and the lamp for various uneven planar shapes. First, a sapphire substrate whose main surface is a C-plane (0001) having an orientation flat on the A-plane (11-20) is used as a substrate.
次に、サファイア基板について、（i）〜（iv）の４種類の加工を行う。サファイア基板の表面への凹凸形成は実施例１と同様にして行う。
（i） サファイア基板の表面に、図１１（ｂ）に示すような、正三角形の凸部を形成する。正三角形の凸部は、その一辺がサファイア基板のオリフラと直交するように配置し、頂点の向きが左右交互になるように配列する。正三角形の凸部の一辺を５μｍ、凸部同士の間隔を２μｍとする。
（ii） サファイア基板の表面に、図１１（ｌ）に示すような、菱形の凸部を形成する。菱形の凸部の一辺を４μｍ、凸部同士の間隔を２μｍとする。
（iii） サファイア基板の表面に、図１１（ｍ）に示すような、六角形の凸部を形成する。六角形の凸部の一辺を３μｍ、凸部同士の間隔を２μｍとする。
（iv） サファイア基板の表面に凹凸を形成しない。
Next, four types of processing (i) to (iv) are performed on the sapphire substrate. Irregularities are formed on the surface of the sapphire substrate in the same manner as in the first embodiment.
(I) An equilateral triangular projection as shown in FIG. 11B is formed on the surface of the sapphire substrate. The convex portions of the equilateral triangle are arranged so that one side thereof is orthogonal to the orientation flat of the sapphire substrate, and are arranged such that the directions of the vertices are alternately left and right. One side of the convex part of the equilateral triangle is 5 μm, and the interval between the convex parts is 2 μm.
(Ii) On the surface of the sapphire substrate, a diamond-shaped projection as shown in FIG. 11 (l) is formed. One side of the rhombic convex portion is 4 μm, and the interval between the convex portions is 2 μm.
(Iii) Hexagonal projections are formed on the surface of the sapphire substrate as shown in FIG. One side of the hexagonal projection is 3 μm, and the interval between the projections is 2 μm.
(Iv) No irregularities are formed on the surface of the sapphire substrate.
次に４種類のサファイア基板１０の上に、ｎ型半導体層としてＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の低温成長バッファ層を１００Å、アンドープのＧａＮを３μｍ、ＳｉドープのＧａＮを４μｍ、アンドープのＧａＮを３０００Å積層し、続いて発光領域となる多重量子井戸の活性層として、（井戸層、障壁層）＝（アンドープのＩｎＧａＮ、ＳｉドープのＧａＮ）をそれぞれの膜厚を（６０Å、２５０Å）として井戸層が６層、障壁層が７層となるように交互に積層する。この場合、最後に積層する障壁層はアンドープのＧａＮとしてもよい。尚、低温成長バッファ層の上に形成する第１層をアンドープのＧａＮとすることにより、より均一に凹部２０を埋めて、その上に形成する半導体層の結晶性を良好にすることができる。 Then on the 4 types of the sapphire substrate 10, 100 Å of low temperature growth buffer layer as an n-type semiconductor layer Al x Ga 1-x N ( 0 ≦ x ≦ 1), 3μm the undoped GaN, the GaN doped with Si 4 μm, undoped GaN is laminated at 3000 °, and then (well layer, barrier layer) = (undoped InGaN, Si-doped GaN) having a thickness of (60 °) , 250 °) are alternately stacked so that there are six well layers and seven barrier layers. In this case, the last stacked barrier layer may be undoped GaN. By forming the first layer formed on the low-temperature growth buffer layer with undoped GaN, the recess 20 can be more uniformly filled, and the crystallinity of the semiconductor layer formed thereon can be improved.
多重量子井戸の活性層を積層後、ｐ型半導体層として、ＭｇドープのＡｌＧａＮを２００Å、ＭｇドープのＧａＮを２００Å積層する。 After stacking the active layers of the multiple quantum wells, Mg-doped AlGaN and Mg-doped GaN are stacked at 200 ° and 200 °, respectively, as p-type semiconductor layers.
次にｎ電極を形成するために、ＭｇドープのＧａＮからｐ型半導体層と活性層及びｎ型半導体層の一部までをエッチングし、ＳｉドープのＧａＮ層を露出させる。 Next, in order to form an n-electrode, the part from the Mg-doped GaN to the p-type semiconductor layer, the active layer and the n-type semiconductor layer is etched to expose the Si-doped GaN layer.
次にｐ型半導体層の表面全面にＮｉ／Ａｕからなる透光性のｐ電極を、６０Å／７０Åの膜厚で形成する。さらに透光性のｐ電極上において、ｎ型半導体層の露出面と対向する位置にＡｕからなるｐパッド電極を形成し、ｎ型半導体層の露出面にＷ／Ａｌ／Ｗからなるｎ電極およびＰｔ／Ａｕからなるｎパッド電極を形成する。 Next, a translucent p-electrode made of Ni / Au is formed on the entire surface of the p-type semiconductor layer at a thickness of 60/70 °. Further, a p-pad electrode made of Au is formed on the translucent p-electrode at a position facing the exposed surface of the n-type semiconductor layer, and an n-electrode made of W / Al / W is formed on the exposed surface of the n-type semiconductor layer. An n pad electrode made of Pt / Au is formed.
ウエハの状態でプローバを用いてｐパッド電極とｎパッド電極の間に電流を流し、発光出力を調べると、表１の通りとなる。表１では、凹凸がない場合の発光出力を１として、発光出力の強度比を表示している。 Table 1 shows the light emission output when a current is passed between the p-pad electrode and the n-pad electrode using a prober in the state of the wafer. In Table 1, the light emission output when there is no unevenness is set to 1, and the intensity ratio of the light emission output is displayed.
次にウエハを四角形状にチップ化し、３５０μｍ□の半導体チップを得る。これを反射鏡を備えたリードフレームに実装して、砲弾型のＬＥＤを作製した。 Next, the wafer is cut into square chips to obtain semiconductor chips of 350 μm square. This was mounted on a lead frame provided with a reflecting mirror to produce a bullet-shaped LED.
作製したＬＥＤのＶｆと２０ｍＡにおける発光出力を評価すると、表２のようになる。尚、ＬＥＤの発光波長４６０ｎｍである。 Table 2 shows the results of evaluation of Vf and the light emission output at 20 mA of the manufactured LED. The emission wavelength of the LED is 460 nm.
ｐ電極をＮｉ／Ａｕ電極から、Ｒｈ開口電極に変えた点を除いて、実施例７と同様にする。Ｒｈ電極の開口形状は、一辺７．７μｍの正方形とし、６．３μｍの間隔で配列し、開口率を３０％とする。 Except that the p-electrode was changed from a Ni / Au electrode to an Rh aperture electrode, the same operation as in Example 7 was performed. The opening shape of the Rh electrode is a square of 7.7 μm on a side, arranged at intervals of 6.3 μm, and the aperture ratio is 30%.
ウエハの状態でプローバを用いてｐパッド電極とｎパッド電極の間に電流を流し、発光出力を調べると、表３の通りとなる。表３では、凹凸がない場合の発光出力を１として、発光出力の強度比を表示している。 Table 3 shows the light emission output when a current is passed between the p-pad electrode and the n-pad electrode using a prober in the state of a wafer. In Table 3, the light emission output when there is no unevenness is set to 1, and the intensity ratio of the light emission output is displayed.
砲弾型ＬＥＤを作製し、Ｖｆと２０ｍＡにおける発光出力を評価すると、表４のようになる。尚、ＬＥＤの発光波長４６０ｎｍである。 Table 4 shows the results of producing a shell-type LED and evaluating the light emission output at Vf and 20 mA. The emission wavelength of the LED is 460 nm.
実施例７と実施例８の対比からわかるように、ｐ電極を開口電極とすることにより、開口電極と凹凸基板が相乗的に作用して、凹凸形成の効果が一層顕著に現れる。
As can be seen from the comparison between the seventh embodiment and the eighth embodiment, by using the p-electrode as the opening electrode, the opening electrode and the uneven substrate act synergistically, and the effect of forming the unevenness appears more remarkably.
１０・・・基板
１１・・・ｎ型半導体層
１２・・・発光領域
１３・・・ｐ型半導体層
２０・・・凹部
２１・・・凸部
３０・・・ｎ側半導体層
３２・・・ｐ側半導体層
３４・・・ｐ側オーミック電極
３６・・・ｐ側パッド電極
３８・・・ｎ側パッド電極
１０１・・・ｎ型半導体層
１０２・・・ｐ型半導体層
１０３・・・ｎ電極及びｎパッド電極
１０４・・・ｐ電極
１０５・・・ｐパッド電極
１０６・・・ｐパッド電極兼ｐ拡散電極
DESCRIPTION OF SYMBOLS 10 ... Substrate 11 ... n-type semiconductor layer 12 ... Light emission area 13 ... p-type semiconductor layer 20 ... concave part 21 ... convex part 30 ... n-side semiconductor layer 32 ... p-side semiconductor layer 34 p-side ohmic electrode 36 p-side pad electrode 38 n-side pad electrode 101 n-type semiconductor layer 102 p-type semiconductor layer 103 n-electrode And n pad electrode 104 ... p electrode 105 ... p pad electrode 106 ... p pad electrode and p diffusion electrode
Claims (1)
積層構造に成膜し、発光領域で発生した光を上記上側半導体層又は下側基板から
取り出すようにした半導体発光素子において、
上記基板の表面部分には上記発光領域で発生した光を散乱又は回折させる少な
くとも１つの凹部及び／又は凸部が形成され、該少なくとも１つの凹部及び／又
は凸部が上記半導体層に結晶欠陥を発生させない形状をなしていることを特徴と
する半導体発光素子。 A semiconductor light emitting device in which at least two semiconductor layers having different materials from a substrate and a light emitting region are formed in a laminated structure on a substrate surface, and light generated in the light emitting region is extracted from the upper semiconductor layer or the lower substrate. In the element
At least one concave portion and / or convex portion for scattering or diffracting light generated in the light emitting region is formed on a surface portion of the substrate, and the at least one concave portion and / or convex portion causes crystal defects in the semiconductor layer. A semiconductor light emitting device having a shape that does not generate light.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001223114 | 2001-07-24 | ||
| JP2001223114 | 2001-07-24 | ||
| JP2002041737 | 2002-02-19 | ||
| JP2002041737 | 2002-02-19 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018026341A Division JP6627897B2 (en) | 2001-07-24 | 2018-02-16 | Semiconductor light emitting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019216255A true JP2019216255A (en) | 2019-12-19 |
Family
ID=41143613
Family Applications (9)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009103189A Expired - Lifetime JP5800452B2 (en) | 2001-07-24 | 2009-04-21 | Semiconductor light emitting device |
| JP2012002769A Expired - Lifetime JP5423819B2 (en) | 2001-07-24 | 2012-01-11 | Semiconductor light emitting device |
| JP2013076084A Expired - Lifetime JP5590178B2 (en) | 2001-07-24 | 2013-04-01 | Semiconductor light emitting device |
| JP2014053853A Expired - Lifetime JP5835382B2 (en) | 2001-07-24 | 2014-03-17 | Semiconductor light emitting device |
| JP2015101211A Expired - Fee Related JP5973620B2 (en) | 2001-07-24 | 2015-05-18 | Semiconductor light emitting device |
| JP2016102501A Expired - Fee Related JP6096357B2 (en) | 2001-07-24 | 2016-05-23 | Semiconductor light emitting device |
| JP2017008907A Expired - Lifetime JP6320582B2 (en) | 2001-07-24 | 2017-01-20 | Semiconductor light emitting device |
| JP2018026341A Expired - Lifetime JP6627897B2 (en) | 2001-07-24 | 2018-02-16 | Semiconductor light emitting device |
| JP2019141180A Pending JP2019216255A (en) | 2001-07-24 | 2019-07-31 | Semiconductor light-emitting element |
Family Applications Before (8)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009103189A Expired - Lifetime JP5800452B2 (en) | 2001-07-24 | 2009-04-21 | Semiconductor light emitting device |
| JP2012002769A Expired - Lifetime JP5423819B2 (en) | 2001-07-24 | 2012-01-11 | Semiconductor light emitting device |
| JP2013076084A Expired - Lifetime JP5590178B2 (en) | 2001-07-24 | 2013-04-01 | Semiconductor light emitting device |
| JP2014053853A Expired - Lifetime JP5835382B2 (en) | 2001-07-24 | 2014-03-17 | Semiconductor light emitting device |
| JP2015101211A Expired - Fee Related JP5973620B2 (en) | 2001-07-24 | 2015-05-18 | Semiconductor light emitting device |
| JP2016102501A Expired - Fee Related JP6096357B2 (en) | 2001-07-24 | 2016-05-23 | Semiconductor light emitting device |
| JP2017008907A Expired - Lifetime JP6320582B2 (en) | 2001-07-24 | 2017-01-20 | Semiconductor light emitting device |
| JP2018026341A Expired - Lifetime JP6627897B2 (en) | 2001-07-24 | 2018-02-16 | Semiconductor light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (9) | JP5800452B2 (en) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2663320T3 (en) * | 2009-09-07 | 2018-04-12 | El-Seed Corporation | Semiconductor light emitting element |
| JP5526712B2 (en) | 2009-11-05 | 2014-06-18 | 豊田合成株式会社 | Semiconductor light emitting device |
| JP2011129718A (en) | 2009-12-17 | 2011-06-30 | Showa Denko Kk | Substrate, template substrate, semiconductor light emitting element, semiconductor light emitting element producing method, illumination device using semiconductor light emitting element, and electronic device |
| JP6088807B2 (en) | 2012-11-19 | 2017-03-01 | スタンレー電気株式会社 | Semiconductor light emitting device and manufacturing method thereof |
| JP6048233B2 (en) * | 2013-03-12 | 2016-12-21 | 豊田合成株式会社 | Group III nitride semiconductor light emitting device |
| US9660141B2 (en) | 2013-05-31 | 2017-05-23 | Asahi Kasei E-Materials Corporation | Pattern wafer for LEDs, epitaxial wafer for LEDs and method of manufacturing the epitaxial wafer for LEDs |
| CN103594580A (en) * | 2013-10-17 | 2014-02-19 | 江苏金来顺光电科技有限公司 | High-brightness LED graphical machining method |
| JP6135751B2 (en) * | 2015-02-18 | 2017-05-31 | 日亜化学工業株式会社 | Light emitting element |
| JP6229707B2 (en) * | 2015-11-26 | 2017-11-15 | 日亜化学工業株式会社 | Light emitting device and manufacturing method thereof |
| JP6927481B2 (en) * | 2016-07-07 | 2021-09-01 | 国立大学法人京都大学 | LED element |
| US10937928B2 (en) | 2017-11-09 | 2021-03-02 | Asahi Kasei Kabushiki Kaisha | Nitride semiconductor element, nitride semiconductor light emitting element, ultraviolet light emitting element |
| JP7049823B2 (en) * | 2017-12-18 | 2022-04-07 | 旭化成株式会社 | Nitride semiconductor light emitting device |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1140849A (en) * | 1997-07-17 | 1999-02-12 | Mitsubishi Cable Ind Ltd | Gan crystal-growing substrate and its use |
| JPH11274568A (en) * | 1998-02-19 | 1999-10-08 | Hewlett Packard Co <Hp> | Led and led-assembling method |
| JP2000106455A (en) * | 1998-07-31 | 2000-04-11 | Sharp Corp | Nitride semiconductor structure, fabrication thereof and light emitting element |
| JP2000216497A (en) * | 1999-01-22 | 2000-08-04 | Sanyo Electric Co Ltd | Semiconductor element and its manufacture |
| JP2001094216A (en) * | 1999-09-22 | 2001-04-06 | Sanyo Electric Co Ltd | Forming method of nitride semiconductor layer, nitride semiconductor, manufacturing method of nitride semiconductor element, and nitride semiconductor element |
| WO2001041225A2 (en) * | 1999-12-03 | 2001-06-07 | Cree Lighting Company | Enhanced light extraction in leds through the use of internal and external optical elements |
| JP2001160539A (en) * | 1999-09-24 | 2001-06-12 | Sanyo Electric Co Ltd | Forming method for nitride semiconductor device and nitride semiconductor |
| JP2002164296A (en) * | 2000-09-18 | 2002-06-07 | Mitsubishi Cable Ind Ltd | Semiconductor substrate and method of manufacturing the same |
| JP2002280611A (en) * | 2001-03-21 | 2002-09-27 | Mitsubishi Cable Ind Ltd | Semiconductor light-emitting element |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2513550Y2 (en) * | 1990-09-28 | 1996-10-09 | 日立電線株式会社 | Luminescent diode |
| JP2765256B2 (en) * | 1991-04-10 | 1998-06-11 | 日立電線株式会社 | Light emitting diode |
| JPH0590634A (en) * | 1991-09-25 | 1993-04-09 | Olympus Optical Co Ltd | Light emitting diode |
| JPH05335622A (en) * | 1992-05-27 | 1993-12-17 | Asahi Chem Ind Co Ltd | Semiconductor light-emitting device |
| JP2937692B2 (en) * | 1993-05-27 | 1999-08-23 | シャープ株式会社 | Semiconductor light emitting device and method of manufacturing the same |
| JPH07131070A (en) * | 1993-10-28 | 1995-05-19 | Victor Co Of Japan Ltd | Semiconductor light emitting element and semiconductor light emitting element array |
| JP3240097B2 (en) * | 1995-02-16 | 2001-12-17 | シャープ株式会社 | Semiconductor light emitting device |
| JP3863962B2 (en) * | 1997-03-25 | 2006-12-27 | シャープ株式会社 | Nitride III-V compound semiconductor light emitting device and method for manufacturing the same |
| JP2000216431A (en) * | 1998-11-19 | 2000-08-04 | Sanyo Electric Co Ltd | Light emitting element |
| JP2000174339A (en) * | 1998-12-04 | 2000-06-23 | Mitsubishi Cable Ind Ltd | GaN-BASED SEMICONDUCTOR LIGHT-EMITTING ELEMENT AND GaN- BASED SEMICONDUCTOR PHOTODETECTING ELEMENT |
| JP3471685B2 (en) * | 1999-03-17 | 2003-12-02 | 三菱電線工業株式会社 | Semiconductor substrate and manufacturing method thereof |
| US6133589A (en) * | 1999-06-08 | 2000-10-17 | Lumileds Lighting, U.S., Llc | AlGaInN-based LED having thick epitaxial layer for improved light extraction |
| JP2001223114A (en) * | 2000-02-08 | 2001-08-17 | Funai Electric Co Ltd | Noise canceling unit |
| JP4026294B2 (en) * | 2000-03-07 | 2007-12-26 | 豊田合成株式会社 | Method for producing group III nitride compound semiconductor device |
| JP2002213490A (en) * | 2001-01-15 | 2002-07-31 | Exedy Corp | Actuator of clutch |
| US20070234238A1 (en) * | 2005-03-10 | 2007-10-04 | Kabushiki Kaisha Toshiba | Document searching apparatus |
-
2009
- 2009-04-21 JP JP2009103189A patent/JP5800452B2/en not_active Expired - Lifetime
-
2012
- 2012-01-11 JP JP2012002769A patent/JP5423819B2/en not_active Expired - Lifetime
-
2013
- 2013-04-01 JP JP2013076084A patent/JP5590178B2/en not_active Expired - Lifetime
-
2014
- 2014-03-17 JP JP2014053853A patent/JP5835382B2/en not_active Expired - Lifetime
-
2015
- 2015-05-18 JP JP2015101211A patent/JP5973620B2/en not_active Expired - Fee Related
-
2016
- 2016-05-23 JP JP2016102501A patent/JP6096357B2/en not_active Expired - Fee Related
-
2017
- 2017-01-20 JP JP2017008907A patent/JP6320582B2/en not_active Expired - Lifetime
-
2018
- 2018-02-16 JP JP2018026341A patent/JP6627897B2/en not_active Expired - Lifetime
-
2019
- 2019-07-31 JP JP2019141180A patent/JP2019216255A/en active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1140849A (en) * | 1997-07-17 | 1999-02-12 | Mitsubishi Cable Ind Ltd | Gan crystal-growing substrate and its use |
| JPH11274568A (en) * | 1998-02-19 | 1999-10-08 | Hewlett Packard Co <Hp> | Led and led-assembling method |
| JP2000106455A (en) * | 1998-07-31 | 2000-04-11 | Sharp Corp | Nitride semiconductor structure, fabrication thereof and light emitting element |
| JP2000216497A (en) * | 1999-01-22 | 2000-08-04 | Sanyo Electric Co Ltd | Semiconductor element and its manufacture |
| JP2001094216A (en) * | 1999-09-22 | 2001-04-06 | Sanyo Electric Co Ltd | Forming method of nitride semiconductor layer, nitride semiconductor, manufacturing method of nitride semiconductor element, and nitride semiconductor element |
| JP2001160539A (en) * | 1999-09-24 | 2001-06-12 | Sanyo Electric Co Ltd | Forming method for nitride semiconductor device and nitride semiconductor |
| WO2001041225A2 (en) * | 1999-12-03 | 2001-06-07 | Cree Lighting Company | Enhanced light extraction in leds through the use of internal and external optical elements |
| JP2002164296A (en) * | 2000-09-18 | 2002-06-07 | Mitsubishi Cable Ind Ltd | Semiconductor substrate and method of manufacturing the same |
| JP2002280611A (en) * | 2001-03-21 | 2002-09-27 | Mitsubishi Cable Ind Ltd | Semiconductor light-emitting element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5973620B2 (en) | 2016-08-23 |
| JP2013179304A (en) | 2013-09-09 |
| JP5835382B2 (en) | 2015-12-24 |
| JP5590178B2 (en) | 2014-09-17 |
| JP6320582B2 (en) | 2018-05-09 |
| JP5800452B2 (en) | 2015-10-28 |
| JP2016189472A (en) | 2016-11-04 |
| JP6096357B2 (en) | 2017-03-15 |
| JP2012119700A (en) | 2012-06-21 |
| JP2014140061A (en) | 2014-07-31 |
| JP5423819B2 (en) | 2014-02-19 |
| JP2017130666A (en) | 2017-07-27 |
| JP6627897B2 (en) | 2020-01-08 |
| JP2018117133A (en) | 2018-07-26 |
| JP2015181184A (en) | 2015-10-15 |
| JP2009200514A (en) | 2009-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6627897B2 (en) | Semiconductor light emitting device | |
| JP4055503B2 (en) | Semiconductor light emitting device | |
| JP4356723B2 (en) | Manufacturing method of nitride semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200804 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200924 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210302 |