JP2000098407A

JP2000098407A - 電気光学装置の製造方法及び電気光学装置

Info

Publication number: JP2000098407A
Application number: JP10270350A
Authority: JP
Inventors: Kiyohiko Kanai; 清彦金井
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1998-09-24
Filing date: 1998-09-24
Publication date: 2000-04-07
Anticipated expiration: 2018-09-24
Also published as: JP3769389B2

Abstract

(57)【要約】【課題】遮光膜と定電位配線とを確実に接続すること
ができる電気光学装置の製造方法を提供する。【解決手段】遮光膜１１ａと定電位配線８０を構成す
る層との間に位置する第１の絶縁膜１２を成膜する工程
と、第１の絶縁膜１２と定電位配線と８０の間に位置す
る第２の絶縁膜４を成膜する工程と、第１および第２の
絶縁膜１２，４をアニールする工程と、アニールされた
第１および第２の絶縁膜１２，４を貫通するコンタクト
ホール８１を形成する工程とを備え、第１および第２の
絶縁膜１２，４をアニールする工程のアニール温度を第
２の絶縁膜４の成膜温度以上とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下、ＴＦＴと称す。）の半導体層を遮光するための
遮光膜と定電位配線とがコンタクトホールを介して互い
に接続された電気光学装置の製造方法に関する。

【０００２】

【従来の技術】電気光学装置がプロジェクタ等にライト
バルブとして用いられる場合には一般に、液晶等の電気
光学物質層を挟んでＴＦＴアレイ基板に対向配置される
対向基板の側から投射光が入射される。ここで、投射光
が画素部のＴＦＴのａ−Ｓｉ（アモルファスシリコン）
膜やｐ−Ｓｉ（ポリシリコン）膜等からなる半導体層の
チャネル領域に入射すると、このチャネル領域において
光電変換効果により光電流が発生してしまい、ＴＦＴの
トランジスタ特性が劣化する。このため、対向基板に
は、各ＴＦＴに夫々対向する位置に、Ｃｒ（クロム）な
どの金属材料や樹脂ブラックなどからブラックマトリク
ス或いはブラックマスクと呼ばれる遮光膜が形成される
のが一般的である。この遮光膜は、各画素開口領域を規
定することにより、ＴＦＴの半導体層に対する遮光の他
に、コントラストの向上、色材の混色防止などの機能を
果たしている。

【０００３】更に、この種の電気光学装置においては、
特にトップゲート構造（即ち、ＴＦＴアレイ基板上にお
いてゲート電極がチャネルの上側に設けられた構造）を
採る正スタガ型又はコプレナー型のａ−Ｓｉ又はｐ−Ｓ
ｉＴＦＴを用いる場合には、投射光の一部がプロジェク
タ内の投射光学系により戻り光として、ＴＦＴアレイ基
板の側からＴＦＴのチャネル領域に入射するのを防ぐ必
要がある。同様に、投射光が通過する際のＴＦＴアレイ
基板の表面からの反射光や、更にカラー用に複数の電気
光学装置を組み合わせて使用する場合の他の電気光学装
置から出射した後に投射光学系を突き抜けてくる投射光
の一部が、戻り光としてＴＦＴアレイ基板の側からＴＦ
Ｔのチャネル領域に入射するのを防ぐ必要もある。この
ために、特開平９−１２７４９７号公報、特公平３−５
２６１１号公報、特開平３−１２５１２３号公報、特開
平８−１７１１０１号公報等では、石英基板等からなる
ＴＦＴアレイ基板上においてＴＦＴに対向する位置（即
ち、ＴＦＴの下側）にも、例えば不透明な高融点金属か
ら遮光膜を形成した電気光学装置を提案している。

【０００４】後者の遮光膜は基板と、その基板上の各画
素に設けられたＴＦＴの半導体層との間に配置されると
ともに、例えば画像表示領域の外側で定電位配線に接続
される。遮光膜を定電位配線に接続する部分はＴＦＴと
同時に作り込まれる都合上、複数の絶縁膜を貫通するコ
ンタクトホールを介して遮光膜と定電位配線とが接続さ
れる構成が採られる場合がある。

【０００５】

【発明が解決しようとする課題】しかし、複数の絶縁層
を貫通するコンタクトホールを形成するに際し、絶縁層
の材質等に起因してそのエッチング速度が大きく異な
り、これによりコンタクトホールの形状異常が生じるお
それがある。このため遮光膜と定電位配線とが確実に接
続できない場合がある。

【０００６】本発明は、遮光膜と定電位配線とを確実に
接続することができる電気光学装置の製造方法を提供す
ることを目的とする。

【０００７】

【課題を解決するための手段】本発明の電気光学装置の
製造方法は上記課題を解決するために、電気光学物質が
封入される一対の基板のうちの一方の基板上に、複数の
画素電極と、前記複数の画素電極を夫々駆動する複数の
薄膜トランジスタと、前記複数の薄膜トランジスタに夫
々接続されており相交差する複数のデータ線および複数
の走査線と、前記複数の薄膜トランジスタを構成する半
導体層の少なくともチャネル領域を前記一方の基板の側
から見て夫々覆う位置に設けられた遮光膜と、前記遮光
膜とコンタクトホールを介して接続される定電位配線と
を備える電気光学装置の製造方法において、前記遮光膜
と前記定電位配線を構成する層との間に位置する第１の
絶縁膜を成膜する工程と、前記第１の絶縁膜と前記定電
位配線との間に位置する第２の絶縁膜を成膜する工程
と、前記第１および第２の絶縁膜をアニールする工程
と、アニールされた前記第１および第２の絶縁膜を貫通
する前記コンタクトホールを形成する工程とを備え、前
記第１および第２の絶縁膜をアニールする工程のアニー
ル温度を前記第２の絶縁膜の成膜温度以上とする。

【０００８】本発明の電気光学装置の製造方法によれ
ば、第１および第２の絶縁膜をアニールする工程におけ
るアニール温度を前記第２の絶縁膜の成膜温度以上とす
ることにより、第１および第２の絶縁膜のエッチング速
度の差異が小さなものとなる。このため、第１および第
２の絶縁膜を貫通するコンタクトホールを形成するに際
し、コンタクトホールの形状異常が生じるおそれがなく
なり、したがって遮光膜と定電位配線とを確実に接続す
ることができる。

【０００９】本発明の電気光学装置の製造方法の一態様
では、前記アニールする工程において、アニール時間を
前記第２の絶縁膜の成膜時間の１／２以上とする。

【００１０】この態様によれば、第１および第２の絶縁
膜のエッチング速度の差異がさらに小さなものとなるた
め、コンタクトホールの形状がより良好なものとなり、
したがって遮光膜と定電位配線とを確実に接続すること
ができる。

【００１１】本発明の電気光学装置の製造方法は上記課
題を解決するために、電気光学物質が封入される一対の
基板のうちの一方の基板上に、複数の画素電極と、前記
複数の画素電極を夫々駆動する複数の薄膜トランジスタ
と、前記複数の薄膜トランジスタに夫々接続されており
相交差する複数のデータ線および複数の走査線と、前記
複数の薄膜トランジスタを構成する半導体層の少なくと
もチャネル領域を前記一方の基板の側から見て夫々覆う
位置に設けられた遮光膜と、前記遮光膜とコンタクトホ
ールを介して接続される定電位配線とを備える電気光学
装置の製造方法において、前記遮光膜と前記定電位配線
を構成する層と間に位置する第１の絶縁膜を成膜する工
程と、前記第１の絶縁膜と前記定電位配線との間に位置
する第２の絶縁膜を成膜する工程と、前記第１および第
２の絶縁膜をアニールする工程と、アニールされた前記
第１および第２の絶縁膜を貫通する前記コンタクトホー
ルを形成する工程とを備え、前記第１および第２の絶縁
膜をアニールする工程のアニール温度を前記第２の絶縁
膜の成膜温度以上とし、アニール時間を１０分以上とす
る。

【００１２】本発明の電気光学装置の製造方法によれ
ば、第１および第２の絶縁膜をアニールする工程におけ
るアニール時間を１０分以上とすることにより、第１お
よび第２の絶縁膜のエッチング速度の差異が小さなもの
となる。このため、第１および第２の絶縁膜を貫通する
コンタクトホールを形成するに際し、コンタクトホール
の形状異常が生じるおそれがなくなり、したがって遮光
膜と定電位配線とを確実に接続することができる。

【００１３】本発明の電気光学装置の製造方法の一態様
では、前記第１の絶縁膜は、前記画素ごとに設けられた
スイッチング素子の半導体層と前記遮光膜との間に配置
される絶縁膜である。

【００１４】本発明の電気光学装置の製造方法の一態様
では、前記第２の絶縁膜は、前記画素ごとに設けられた
スイッチング素子を構成する層と前記スイッチング素子
から引き出される配線との間に配置される絶縁膜であ
る。

【００１５】本発明の電機光学装置の製造方法の一態様
では、前記コンタクトホールは前記画像表示領域の外側
に配置される。

【００１６】なお、本発明の理解を容易にするために添
付図面の参照符号を括弧書きにて付記するが、それによ
り本発明が図示の形態に限定されるものではない。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００１８】本発明による電気光学装置の第１実施形態
の構成及び動作について、図１から図３を参照して説明
する。図１は、電気光学装置の画面表示領域を構成する
マトリクス状に形成された複数の画素における各種素
子、配線等の等価回路である。

【００１９】図１において、本実施の形態による電気光
学装置の画面表示領域を構成するマトリクス状に形成さ
れた複数の画素は、画素電極９ａを制御するためのＴＦ
Ｔ３０がマトリクス状に複数形成されており、画像信号
が供給されるデータ線６ａが当該ＴＦＴ３０のソースに
電気的に接続されている。データ線６ａに書き込む画像
信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給し
ても構わないし、相隣接する複数のデータ線６ａ同士に
対して、グループ毎に供給するようにしても良い。ま
た、ＴＦＴ３０のゲートに走査線３ａが電気的に接続さ
れており、所定のタイミングで、走査線３ａにパルス的
に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で
印加するように構成されている。画素電極９ａは、ＴＦ
Ｔ３０のドレインに電気的に接続されており、スイッチ
ング素子であるＴＦＴ３０を一定期間だけそのスイッチ
を閉じることにより、データ線６ａから供給される画像
信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込
む。画素電極９ａを介して電気光学物質に書き込まれた
所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基
板（後述する）に形成された対向電極（後述する）との
間で一定期間保持される。電気光学物質は、印加される
電圧レベルにより分子集合の配向や秩序が変化すること
により、光を変調し、階調表示を可能にする。ノーマリ
ーホワイトモードであれば、印加された電圧に応じて入
射光がこの電気光学物質部分を通過不可能とされ、ノー
マリーブラックモードであれば、印加された電圧に応じ
て入射光がこの電気光学物質部分を通過可能とされ、全
体として電気光学装置からは画像信号に応じたコントラ
ストを持つ光が出射する。ここで、保持された画像信号
がリークするのを防ぐために、画素電極９ａと対向電極
との間に形成される電気光学物質容量と並列に蓄積容量
７０を付加する。例えば、画素電極９ａの電圧は、ソー
ス電圧が印加された時間よりも３桁も長い時間だけ蓄積
容量７０により保持される。これにより、保持特性は更
に改善され、コントラスト比の高い電気光学装置が実現
できる。

【００２０】次に、電気光学装置の画像表示領域内にお
ける画素部の構成について図２及び図３を参照して説明
する。図２は、データ線、走査線、画素電極、遮光膜等
が形成されたＴＦＴアレイ基板の相隣接する複数の画素
群の平面図であり、図３は、図２のＡ−Ａ’断面図であ
る。尚、図３においては、各層や各部材を図面上で認識
可能な程度の大きさとするため、各層や各部材毎に縮尺
を異ならしめてある。

【００２１】図２において、電気光学装置のＴＦＴアレ
イ基板上には、マトリクス状に複数の透明な画素電極９
ａ（点線部９ａ’により輪郭が示されている）が設けら
れており、画素電極９ａの縦横の境界に各々沿ってデー
タ線６ａ、走査線３ａ及び容量線３ｂが設けられてい
る。データ線６ａは、コンタクトホール５を介してポリ
シリコン膜等の半導体層１ａのうち後述のソース領域に
電気的接続されており、画素電極９ａは、コンタクトホ
ール８を介して半導体層１ａのうち後述のドレイン領域
に電気的接続されている。また、半導体層１ａのうち後
述のチャネル領域（図中右下りの斜線の領域）に対向す
るように走査線３ａが配置されている。そして、図中右
上がりの斜線で示した領域に画素部における第１遮光膜
１１ａが設けられている。即ち第１遮光膜１１ａは、画
素部において、半導体層１ａのチャネル領域を含むＴＦ
ＴをＴＦＴアレイ基板の側から見て各々覆う位置に設け
られている。尚、第１遮光膜１１ａは、半導体層１ａの
チャネル領域を覆えば、画素ＴＦＴにおける光リークの
防止機能は発揮されるが、第１遮光膜１１ａを定電位に
するための配線機能を持たせるためや画素部の開口領域
（即ち、光が透過する領域）を規定するため等の理由か
ら、本実施の形態では特に、第１遮光膜１１ａは、走査
線３ａに沿って縞状に設けられている。

【００２２】図３に示すように、電気光学装置は、透明
な一方の基板の一例を構成するＴＦＴアレイ基板１０
と、これに対向配置される透明な他方の基板の一例を構
成する対向基板２０とを備えている。ＴＦＴアレイ基板
１０は、例えば石英基板からなり、対向基板２０は、例
えばガラス基板や石英基板からなる。ＴＦＴアレイ基板
１０には、画素電極９ａが設けられており、その上側に
は、ラビング処理等の所定の配向処理が施された配向膜
１６が設けられている。画素電極９ａは例えば、ＩＴＯ
膜（インジウム・ティン・オキサイド膜）などの透明導
電性薄膜からなる。また配向膜１６は例えば、ポリイミ
ド薄膜などの有機薄膜からなる。

【００２３】ＴＦＴアレイ基板１０には、図３に示すよ
うに、各画素電極９ａに隣接する位置に、各画素電極９
ａをスイッチング制御する画素スイッチング用ＴＦＴ３
０が設けられている。

【００２４】他方、対向基板２０には、その全面に渡っ
て対向電極（共通電極）２１が設けられており、その下
側には、ラビング処理等の所定の配向処理が施された配
向膜２２が設けられている。対向電極２１は例えば、Ｉ
ＴＯ膜などの透明導電性薄膜からなる。また配向膜２２
は、ポリイミド薄膜などの有機薄膜からなる。

【００２５】対向基板２０には、更に図３に示すよう
に、各画素の開口領域以外の領域に第２遮光膜２３が設
けられている。このため、対向基板２０の側から入射光
が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャ
ネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領域
１ｂ及び１ｃに侵入することはない。更に、第２遮光膜
２３は、コントラストの向上、色材の混色防止などの機
能を有する。

【００２６】このように構成され、画素電極９ａと対向
電極２１とが対面するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、後述のシール材５２
（図１１および図１２）により囲まれた空間に液晶等の
電気光学物質が封入され、電気光学物質層５０が形成さ
れる。電気光学物質層５０は、画素電極９ａからの電界
が印加されていない状態で配向膜１６及び２２（図３参
照）により所定の配向状態を採る。電気光学物質層５０
は、例えば一種又は数種類のネマティック電気光学物質
を混合した電気光学物質からなる。シール材５２は、二
つの基板１０及び２０をそれらの周辺で貼り合わせるた
めの、例えば光硬化性樹脂や熱硬化性樹脂からなる接着
剤であり、両基板間の距離を所定値とするためのグラス
ファイバー或いはガラスビーズ等のスペーサが混入され
ている。

【００２７】図３に示すように、画素スイッチング用Ｔ
ＦＴ３０に各々対向する位置においてＴＦＴアレイ基板
１０と各画素スイッチング用ＴＦＴ３０との間には、第
１遮光膜１１ａが各々設けられている。第１遮光膜１１
ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃ
ｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ及びＳｉのうちの少なくとも
一つを含む、金属単体、合金、金属シリサイド等から構
成される。このような材料から構成すれば、ＴＦＴアレ
イ基板１０上の第１遮光膜１１ａの形成工程の後に行わ
れる画素スイッチング用ＴＦＴ３０の形成工程における
高温処理により、第１遮光膜１１ａが破壊されたり溶融
しないようにできる。第１遮光膜１１ａが形成されてい
るので、ＴＦＴアレイ基板１０の側からの戻り光等が画
素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やＬ
ＤＤ領域１ｂ、１ｃに入射する事態を未然に防ぐことが
でき、光電流の発生により画素スイッチング用ＴＦＴ３
０の特性が劣化することはない。

【００２８】更に、第１遮光膜１１ａと複数の画素スイ
ッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２
が設けられている。第１層間絶縁膜１２は、画素スイッ
チング用ＴＦＴ３０を構成する半導体層１ａを第１遮光
膜１１ａから電気的絶縁するために設けられるものであ
る。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１
０の全面に形成されることにより、画素スイッチング用
ＴＦＴ３０のための下地膜としての機能をも有する。即
ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れ
や、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３
０の特性の劣化を防止する機能を有する。第１層間絶縁
膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガ
ラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボ
ロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケ
ートガラス）などの高絶縁性ガラス又は、酸化シリコン
膜、窒化シリコン膜等からなる。第１層間絶縁膜１２に
より、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３
０等を汚染する事態を未然に防ぐこともできる。

【００２９】本実施の形態では、ゲート電極３ａと半導
体層１ａとの間に設けるゲート絶縁膜２を、ゲート電極
３ａに対向する位置から延設して誘電体膜として用い、
半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更
にこれらに対向する容量線３ｂの一部を第２蓄積容量電
極とすることにより、蓄積容量７０が構成されている。
より詳細には、半導体層１ａの高濃度ドレイン領域１ｅ
が、データ線６ａ及び走査線３ａの下に延設されて、同
じくデータ線６ａ及び走査線３ａに沿って延びる容量線
３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積
容量電極１ｆとされている。特に蓄積容量７０の誘電体
としての絶縁膜２は、高温酸化によりポリシリコン膜上
に形成されるＴＦＴ３０のゲート絶縁膜２に他ならない
ので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積
容量７０は比較的小面積で大容量の蓄積容量として構成
できる。

【００３０】図３において、画素スイッチング用ＴＦＴ
３０は、ＬＤＤ（Lightly Doped Drain）構造を有して
おり、走査線３ａ（ゲート電極）、走査線３ａからの電
界によりチャネルが形成される半導体層１ａのチャネル
領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲ
ート絶縁膜２、データ線６ａ（ソース電極）、半導体層
１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及
び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、
半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレ
イン領域１ｅを備えている。高濃度ドレイン領域１ｅに
は、複数の画素電極９ａのうちの対応する一つが接続さ
れている。ソース領域１ｂ及び１ｄ並びにドレイン領域
１ｃ及び１ｅは後述のように、半導体層１ａに対し、ｎ
型又はｐ型のチャネルを形成するかに応じて所定濃度の
ｎ型用又はｐ型用のドーパントをドープすることにより
形成されている。ｎ型チャネルのＴＦＴは、動作速度が
速いという利点があり、画素のスイッチング素子である
画素スイッチング用ＴＦＴ３０として用いられることが
多い。本実施の形態では特にデータ線６ａは、Ａｌ等の
金属膜や金属シリサイド等の合金膜などの遮光性の薄膜
から構成されている。また、走査線３ａ、ゲート絶縁膜
２及び第１層間絶縁膜１２の上には、高濃度ソース領域
１ｄへ通じるコンタクトホール５及び高濃度ドレイン領
域１ｅへ通じるコンタクトホール８が各々形成された第
２層間絶縁膜４が形成されている。このソース領域１ｂ
へのコンタクトホール５を介して、データ線６ａは高濃
度ソース領域１ｄに電気的接続されている。更に、デー
タ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイ
ン領域１ｅへのコンタクトホール８が形成された第３層
間絶縁膜７が形成されている。この高濃度ドレイン領域
１ｅへのコンタクトホール８を介して、画素電極９ａは
高濃度ドレイン領域１ｅに電気的接続されている。前述
の画素電極９ａは、このように構成された第３層間絶縁
膜７の上面に設けられている。

【００３１】画素スイッチング用ＴＦＴ３０は、好まし
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、ゲー
ト電極３ａをマスクとして高濃度で不純物イオンを打ち
込み、自己整合的に高濃度ソース及びドレイン領域を形
成するセルフアライン型のＴＦＴであってもよい。

【００３２】また本実施の形態では、画素スイッチング
用ＴＦＴ３０のゲート電極（データ線３ａ）をソース−
ドレイン領域１ｂ及び１ｅ間に１個のみ配置したシング
ルゲート構造としたが、これらの間に２個以上のゲート
電極を配置してもよい。この際、各々のゲート電極には
同一の信号が印加されるようにする。このようにデュア
ルゲート（ダブルゲート）或いはトリプルゲート以上で
ＴＦＴを構成すれば、チャネルとソース−ドレイン領域
接合部のリーク電流を防止でき、オフ時の電流を低減す
ることができる。これらのゲート電極の少なくとも１個
をＬＤＤ構造或いはオフセット構造にすれば、更にオフ
電流を低減でき、安定したスイッチング素子を得ること
ができる。

【００３３】ここで、一般には、半導体層１ａのチャネ
ル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイ
ン領域１ｃ等のポリシリコン層は、光が入射するとポリ
シリコンが有する光電変換効果により光電流が発生して
しまい画素スイッチング用ＴＦＴ３０のトランジスタ特
性が劣化するが、本実施の形態では、走査線３ａを上側
から重なるようにデータ線６ａがＡｌ等の遮光性の金属
薄膜から形成されているので、少なくとも半導体層１ａ
のチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの入
射光の入射を効果的に防ぐことが出来る。また、前述の
ように、画素スイッチング用ＴＦＴ３０の下側には、第
１遮光膜１１ａが設けられているので、少なくとも半導
体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１
ｃへの戻り光の入射を効果的に防ぐことが出来る。

【００３４】尚、本実施の形態では特に、遮光膜１１ａ
は定電位配線８０を介して定電位源に電気的接続されて
おり、第１遮光膜１１ａは、定電位とされる。従って、
第１遮光膜１１ａに対向配置される画素スイッチング用
ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響
を及ぼすことはない。この場合、定電位源としては、当
該電気光学装置を駆動するための周辺回路（例えば、走
査線駆動回路、データ線駆動回路、サンプリング回路
等）に供給される負電源、正電源等の定電位源、接地電
源、対向電極２１に供給される定電位源等が挙げられ
る。このように周辺回路等の電源を利用すれば、専用の
電位配線や外部入力端子を設ける必要なく、第１遮光膜
１１ａを定電位にできる。

【００３５】図４はＴＦＴアレイ基板１０の表示領域の
外側に位置する第１遮光膜１１ａと定電位配線８０との
接続部の平面図、図５は図４のＢ−Ｂ´線断面図、図６
は第１遮光膜１１ａおよび定電位配線８０の配置関係を
示す配置図である。

【００３６】図６に示すように、第１遮光膜１１ａは走
査線３ａに沿って表示領域６１の外側まで引き出され、
表示領域と非表示領域とを仕切る額縁（周辺見切り）用
の遮光膜６０の下層まで延設されている。また、走査線
駆動回路１０４に低電位側の定電圧電源ＶＳＳＹを供給
する定電位配線８０が表示領域６１の外周に沿って遮光
膜６０の下層に延設されており、図４〜図６に示すよう
に、第１層間絶縁膜１２および第２層間絶縁膜４を貫通
するコンタクトホール８１を介して第１遮光膜１１ａと
定電位配線８０とが電気的に接続されている。このよう
に第１遮光膜１１ａが定電圧電源ＶＳＳＹを供給する定
電位配線８０に接続されているため、第１遮光膜１１ａ
はフローティング状態となることなく定電圧電源ＶＳＳ
Ｙの電位に固定される。

【００３７】次に、ＴＦＴアレイ基板１０の製造方法に
ついて述べる。

【００３８】まず、図７の工程（Ａ）に示すように、ガ
ラス基板、例えば無アルカリガラスや石英などからなる
透明な絶縁基板１０の表面全体にスパッタ法等によりタ
ングステン、チタン、クロム、タンタル、モリブデン等
の金属膜、あるいはこれらの金属を含む金属シリサイド
等の金属合金膜等からなる不透明で導電性を有する遮光
膜１１を約５００オングストローム〜約３０００オング
ストローム、好ましくは約１０００オングストローム〜
約２０００オングストロームの厚さに形成する。その
後、フォトリソグラフィ技術を用いて、工程（Ｂ）に示
すようにパターニングし、第１遮光膜１１ａを形成す
る。この第１遮光膜１１ａは、少なくとも後に形成され
る画素スイッチング用のＴＦＴ３０のチャネル領域１
ａ、低濃度ソース・ドレイン領域１ｂ，１ｃ、および低
濃度ソース・ドレイン領域１ｂ，１ｃと高濃度ソース・
ドレイン領域１ｄ，１ｅとの接合部を絶縁基板１０の裏
側から見て覆うように形成する。このように形成した第
１遮光膜１１ａのうち、画素スイッチング用ＴＦＴ３０
のチャネル領域１ａに対応して形成された部分がチャネ
ル遮光部分であり、定電位配線８０と接続するように形
成された部分が配線部分である。

【００３９】次に、図７の工程（Ｃ）に示すように、第
１遮光膜１１ａの表面に、約５００オングストローム〜
約１５０００オングストローム、好ましくは約８０００
オングストロームの第１層間絶縁膜１２を形成する。こ
の第１層間絶縁膜１２は、第１遮光膜１１ａと後に形成
される半導体膜１とを絶縁するものであり、例えば常圧
ＣＶＤ法や減圧ＣＶＤ法あるいはＴＥＯＳガス等を用い
て酸化シリコン膜や窒化シリコン膜等の絶縁膜として形
成される。なお、第１層間絶縁膜１２を絶縁基板１０の
全面に成膜することにより、下地膜としての効果が得ら
れる。すなわち、絶縁基板１０表面の研磨時における荒
れや、不十分な洗浄による汚れ等から画素スイッチング
用ＴＦＴ３０の特性劣化を防止することができる。

【００４０】次に、図７の工程（Ｄ）に示すように、第
１層間絶縁膜１２の表面全体に、厚さが約５００オング
ストローム〜約２０００オングストローム、好ましくは
約５５０オングストロームのポリシリコン膜１Ａを形成
する。方法としては、基板１０を約４５０℃〜５５０
℃、好ましくは５００℃程度に加熱しながら、モノシラ
ンガスあるいはジシランガスを約４００ｃｃ／ｍｉｎ〜
約６００ｃｃ／ｍｉｎの流量で供給し、圧力約２０Ｐａ
〜約４０Ｐａにて、アモルファスシリコン膜を形成す
る。この後、窒素雰囲気中にて、約６００℃〜約７００
℃にて約１時間〜約７２時間、好ましくは約４時間〜約
６時間のアニール処理を施し、固相成長させ、ポリシリ
コン膜１Ａを形成する。ポリシリコン膜の厚さは４００
オングストローム〜２０００オングストローム、好まし
くは４００から６００オングストロームにする。また、
ポリシリコン膜１Ａは減圧ＣＶＤ法等により直接成膜し
てもよいし、減圧ＣＶＤ法等により堆積したポリシリコ
ン膜にシリコンイオンを打ち込んで一旦非晶質化し、ア
ニール等で再結晶化させてポリシリコン膜１Ａを形成し
てもよい。

【００４１】次に、フォトリドグラフィ技術を用いて、
図７の工程（Ｅ）に示すようにポリシリコン膜１Ａをパ
ターニングし、画素スイッチング用ＴＦＴ３０に島状の
半導体層１（能動層）を形成する。これに対して、定電
位配線８０との接続部分ではポリシリコン層１Ａを完全
に除去する。

【００４２】次に、図７の工程（Ｆ）に示すように、半
導体層１を約９００℃〜約１３００℃の温度で熱酸化す
ることにより、半導体層１の表面に厚さが約2００オン
グストローム〜約１５００オングストロームのシリコン
酸化膜からなるゲート絶縁膜２を形成する。この工程に
より、半導体層１の膜厚は最終的に約３００オングスト
ローム〜約１５００オングストローム、好ましくは約３
５０オングストローム〜約４５０オングストロームの厚
さになり、ゲート絶縁膜２は約２００オングストローム
〜約１５００オングストロームの厚さとなる。なお、８
インチ程度の大型基板を使用する場合、熱による基板１
０のそりを防止するためには、熱酸化時間を短くして熱
酸化膜を薄くし、この熱酸化膜上に高温酸化シリコン膜
（ＨＴＯ膜）や窒化シリコン膜をＣＶＤ法等で堆積して
２層以上の多層ゲート絶縁膜構造を形成してもよい。

【００４３】次に、図８の工程（Ａ）に示すように、走
査線３ａ（ゲート電極）を形成するためのポリシリコン
膜３を基板１０全面に形成した後、リンを熱拡散し、ポ
リシリコン膜３を導電化する。または、リンをポリシリ
コン膜３の成膜と同時に導入したドープトシリコン膜を
用いてもよい。

【００４４】次に、ポリシリコン膜３をフォトリソグラ
フィ技術を用いて、図８の工程（Ｂ）に示すようにパタ
ーニングし、画素スイッチング用ＴＦＴ３０の側にゲー
ト電極（走査線３ａの一部）を形成する。これに対し
て、定電位配線８０との接続部分ではポリシリコン膜３
を完全に除去する。なお、走査線３ａ（ゲート電極）の
材料としては、金属膜や金属シリサイド膜等でもよい
し、金属膜や金属シリサイド膜とポリシリコン膜とを組
み合わせて多層にゲート電極を構成しても良い。特に、
金属膜や金属シリサイド膜は遮光性を有するため、走査
線３ａを遮光膜として配線することで、ブラックマトリ
クスを省略することができる。これにより、対向基板と
電気光学装置用基板との貼り合わせずれによる画素開口
率の低下を防ぐことができる。

【００４５】次に、図８の工程（Ｃ）に示すように、画
素スイッチング用ＴＦＴ３０部および周辺駆動回路のＮ
チャネルＴＦＴ部の側には、ゲート電極をマスクとし
て、約０．１×１０^１３／ｃｍ^２〜約１０×１０^１３／
ｃｍ^２のドーズ量で低濃度の不純物イオン（リン等）１
９の打ち込みを行い、画素スイッチング用ＴＦＴ部の側
には、ゲート電極に対して自己整合的に低濃度ソース・
ドレイン領域１ｂ、１ｃを形成する。ここで、ゲート電
極の下方に位置しているため、不純物イオンが導入され
なかった部分は半導体層のままのチャネル領域１ａとな
る。このようにしてイオン打ち込みを行った際には、ゲ
ート電極として形成されていたポリシリコン層にも不純
物イオンが導入されるので、それはさらに導電化するこ
とになる。

【００４６】次に、図８の工程（Ｄ）に示すように、画
素スイッチング用ＴＦＴ３０部および周辺駆動回路のＮ
チャネルＴＦＴ部の側には、ゲート電極より幅の広いレ
ジストマスク２１を形成して高濃度の不純物イオン（リ
ン等）２０を約０．１×１０^１５／ｃｍ^２〜約１０×１
０^１５／ｃｍ^２のドーズ量で打ち込み、高濃度のソース
領域１ｄおよびドレイン領域１ｅを形成する。

【００４７】これらの不純物導入工程に代えて、低濃度
の不純物イオンの不純物イオンの打ち込みを行わずにゲ
ート電極より幅の広いレジストマスクを形成した状態で
高濃度の不純物イオン（リン等）を打ち込み、オフセッ
ト構造のソース領域およびドレイン領域を形成してもよ
い。また、ゲート電極をマスクとして高濃度の不純物イ
オン（リン等）を打ち込んで、セルフアライン構造のソ
ース領域およびドレイン領域を形成してもよいことは勿
論である。

【００４８】また、図示を省略するが、周辺駆動回路の
ＰチャネルＴＦＴ部を形成するために、画素スイッチン
グ用ＴＦＴ部およびＮチャネルＴＦＴ部をレジストで被
覆保護して、ゲート電極をマスクとして、約０．１×１
０^１５／ｃｍ^２〜約１０×１０^１５／ｃｍ^２のドーズ量
でボロン等の不純物イオンを打ち込むことにより、自己
整合的にＰチャネルのソース・ドレイン領域を形成す
る。なお、画素ＴＦＴ部および周辺駆動回路のＮチャネ
ルＴＦＴ部の形成と同様に、ゲート電極をマスクとし
て、約０．１×１０^１３／ｃｍ^２〜約１０×１０^１３／
ｃｍ^２のドーズ量で低濃度の不純物イオン（ボロン等）
を導入して、ポリシリコン膜に低濃度ソース・ドレイン
領域を形成した後、ゲート電極より幅の広いマスクを形
成して高濃度の不純物イオン（ボロン等）を約０．１×
１０^１５／ｃｍ^２〜約１０×１０^１５／ｃｍ^２のドーズ
量で打ち込み、ＬＤＤ構造のソース領域およびドレイン
領域を形成してもよい。また、低濃度の不純物イオンの
打ち込みを行わずに、ゲート電極より幅の広いマスクを
形成した状態で高濃度の不純物イオン（ボロン等）を打
ち込み、オフセット構造のソース領域およびドレイン領
域を形成してもよい。これらのイオン打ち込み工程によ
って、相補型ＴＦＴが可能になり、周辺駆動回路の同一
基板内への内蔵化が可能となる。

【００４９】次に、図８の工程（Ｅ）に示すように、ゲ
ート電極の表面側に常圧ＣＶＤ法や減圧ＣＶＤ法等によ
り、例えば８２０℃程度の温度条件下で厚さが約５００
０オングストローム〜約１５０００オングストロームの
ＮＳＧ膜（ボロンやリンを含まないシリケートガラス
膜）や窒化シリコン膜等からなる第２層間絶縁膜４を形
成する。そして、ソース・ドレイン領域に導入した不純
物イオンを活性化するとともに、コンタクトホール８１
（図９の工程（Ａ）参照）の形状異常を抑えるためにア
ニールを行う。このときのアニール温度は第２層間絶縁
膜４の成膜温度以上の温度とする。例えば、第２層間絶
縁膜４の成膜温度が８２０℃である場合には、その温度
以上でアニールを行う。またアニール時間は第２層間絶
縁膜４の成膜時間の１／２以上の時間、または１０分間
以上とする。

【００５０】このような条件でアニールを行うことによ
り、アニール中に第１絶縁膜１２が充分に収縮し、エッ
チング時の形状異常が発生しにくくなる。このため、コ
ンタクトホール８１内において定電位配線８０が断線し
にくくなる。とくに第１層間絶縁膜１２がＴＥＯＳガス
等を用いて成膜される場合等には、第１層間絶縁膜１２
中の炭素（Ｃ）や水（Ｈ_２Ｏ）の含有量が多くなるた
め、加熱による収縮率が大きくなる。したがって、この
場合にはとくにアニールを行うことの効果が大きくな
る。

【００５１】次に、定電位配線８０との接続部分では、
第１の遮光膜１１ａの配線部分に相当する領域にコンタ
クトホール４ａを形成する。この際には、反応性イオン
エッチング、反応性イオンビームエッチング等のドライ
エッチングにより異方性のコンタクトホール４ａを形成
した方が開孔径をほぼマスクの寸法通りに形成できるた
め高精細化に有利である。また、ドライエッチングとウ
ェットエッチングを組み合わせて行い、コンタクトホー
ル４ａをテーパー状に形成すると、配線接続時の断線防
止に効果がある。

【００５２】次に、図９の工程（Ａ）に示すように、フ
ォトリソグラフィ技術を用いて、画素スイッチング用Ｔ
ＦＴ３０部の側では第２層間絶縁膜４のうち、ソース領
域に対応する部分にコンタクトホール５を形成する。ま
た、定電位配線８０との接続部分では、第１層間絶縁膜
１２に対して、コンタクトホール４ａに接続するコンタ
クトホール１２ａを形成する。これにより、第１層間絶
縁膜１２および第２層間絶縁膜４を貫通するコンタクト
ホール８１が形成される。

【００５３】次に、図９の工程（Ｂ）に示すように、層
間絶縁膜４の表面側に、データ線６ａ（ソース電極）を
構成するためのアルミニウム膜６をスパッタ法などで形
成する。アルミニウムなどの金属膜の他に、金属シリサ
イド膜や金属合金膜を用いてもよい。成膜されたアルミ
ニウム膜６はコンタクトホール８１を介して第１遮光膜
１１ａと接続される。

【００５４】次に、図９の工程（Ｃ）に示すように、フ
ォトリソグラフィ技術を用いて、アルミニウム膜６をパ
ターニングし、画素スイッチング用ＴＦＴ３０部では、
データ線６ａの一部としてソース電極を形成する。一
方、定電位配線８０との接続部分では、アルミニウム膜
６をパターニングして定電位配線８０を形成する。これ
により第１遮光膜１１ａと定電位配線８０とがコンタク
トホール８１を介して接続された状態となる。

【００５５】次に、図９の工程（Ｄ）に示すように、ソ
ース電極および定電位配線８０の表面側に常圧ＣＶＤ法
や常圧オゾン−ＴＥＯＳ法等により、例えば４００℃程
度の温度条件下で厚さが約５００オングストローム〜約
１５０００オングストロームのＢＰＳＧ膜（ボロンやリ
ンを含むシリケートガラス膜）と、約１００オングスト
ローム〜約３０００オングストロームのＮＳＧ膜の少な
くとも２層を含む第３層間絶縁膜７を形成する。また、
有機膜等をスピンコートにより塗布することで、段差形
状のない平坦化膜を形成してもよい。

【００５６】次に、図９の（Ｅ）に示すように、画素ス
イッチング用ＴＦＴ３０部の側では、フォトリソグラフ
ィ技術およびドライエッチング法などを用いて、第２層
間絶縁膜４および第３層間絶縁膜７のうち、高濃度ドレ
イン領域１ｅに対応する部分にコンタクトホール８を形
成する。この際にも、反応性イオンエッチング、反応性
イオンビームエッチング等のドライエッチングにより異
方性のコンタクトホール８を形成した方が、高精細化に
有利である。また、ドライエッチングとウェットエッチ
ングを組み合わせて行い、コンタクトホール８をテーパ
ー状に形成すると、配線接続時の断線防止に効果があ
る。

【００５７】次に、図１０の工程（Ａ）に示すように、
第３層間絶縁膜７の表面側に、ドレイン電極を構成する
ための厚さが約４００オングストローム〜約２０００オ
ングストロームのＩＴＯ膜９をスパッタ法などで形成し
た後、図１０の工程（Ｂ）に示すように、フォトリソグ
ラフィ技術を用いてＩＴＯ膜９をパターニングし、画素
スイッチング用ＴＦＴ３０部には画素電極９ａを形成す
る。また、定電位配線８０との接続部分ではＩＴＯ膜９
を完全に除去する。なお、画素電極９ａの表面にはポリ
イミド等の配向膜１６が形成され、ラビング処理され
る。画素電極９ａとしては、ＩＴＯ膜に限らず、ＳｎＯ
ｘ膜やＺｎＯｘ膜などの高融点の金属酸化膜などからな
る透明電極材料を使用することも可能であり、これらの
材料であれば、コンタクトホール８内でのステップカバ
レージも実用に耐えるものである。また、反射型の電気
光学装置を構成する場合には、画素電極９ａとしてアル
ミニウム等の反射率の高い膜を形成する。

【００５８】なお、図８の工程（Ｅ）および図９の工程
（Ａ）において、コンタクトホール５を形成する際に、
定電位配線８０との接続部分のコンタクトホール４ａを
同時形成してもよい。

【００５９】（電気光学装置の全体構成）以上のように
構成された電気光学装置の各実施の形態の全体構成を図
１１及び図１２を参照して説明する。尚、図１１は、Ｔ
ＦＴアレイ基板１０をその上に形成された各構成要素と
共に対向基板２０の側から見た平面図であり、図１２
は、対向基板２０を含めて示す図１３のＨ−Ｈ’断面図
である。

【００６０】図１１において、ＴＦＴアレイ基板１０の
上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して、例えば第２遮光膜２３と同じ
或いは異なる材料から成る周辺見切りとしての第２遮光
膜５３が設けられている。シール材５２の外側の領域に
は、データ線駆動回路１０１及び実装端子１０２がＴＦ
Ｔアレイ基板１０の一辺に沿って設けられており、走査
線駆動回路１０４が、この一辺に隣接する２辺に沿って
設けられている。走査線３ａに供給される走査信号遅延
が問題にならないのならば、走査線駆動回路１０４は片
側だけでも良いことは言うまでもない。また、データ線
駆動回路１０１を画面表示領域の辺に沿って両側に配列
してもよい。例えば奇数列のデータ線６ａは画面表示領
域の一方の辺に沿って配設されたデータ線駆動回路から
画像信号を供給し、偶数列のデータ線は前記画面表示領
域の反対側の辺に沿って配設されたデータ線駆動回路か
ら画像信号を供給するようにしてもよい。この様にデー
タ線６ａを櫛歯状に駆動するようにすれば、データ線駆
動回路の占有面積を拡張することができるため、複雑な
回路を構成することが可能となる。更にＴＦＴアレイ基
板１０の残る一辺には、画面表示領域の両側に設けられ
た走査線駆動回路１０４間をつなぐための複数の配線１
０５が設けられており、更に、周辺見切りとしての第２
遮光膜５３の下にプリチャージ回路２０１（図４参照）
が設けられている。また、対向基板２０のコーナー部の
少なくとも１箇所においては、ＴＦＴアレイ基板１０と
対向基板２０との間で電気的導通をとるための導通材か
らなる銀点１０６が設けられている。そして、図１２に
示すように、図１１に示したシール材５２とほぼ同じ輪
郭を持つ対向基板２０が当該シール材５２によりＴＦＴ
アレイ基板１０に固着されている。

【００６１】以上図１から図１２を参照して説明した各
実施の形態における電気光学装置のＴＦＴアレイ基板１
０上には更に、製造途中や出荷時の当該電気光学装置の
品質、欠陥等を検査するための検査回路等を形成しても
よい。また、データ線駆動回路１０１及び走査線駆動回
路１０４をＴＦＴアレイ基板１０の上に設ける代わり
に、例えばＴＡＢ（テープオートメイテッドボンディン
グ基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ
基板１０の周辺部に設けられた異方性導電フィルムを介
して電気的及び機械的に接続するようにしてもよい。ま
た、対向基板２０の投射光が入射する側及びＴＦＴアレ
イ基板１０の出射光が出射する側には各々、例えば、Ｔ
Ｎ（ツイステッドネマティック）モード、ＳＴＮ（スー
パーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モー
ド等の動作モードや、ノーマリーホワイトモード／ノー
マリーブラックモードの別に応じて、偏光フィルム、位
相差フィルム、偏光板などが所定の方向で配置される。

【００６２】以上説明した各実施の形態における電気光
学装置は、カラー液晶プロジェクタに適用されるため、
３枚の電気光学装置がＲＧＢ用のライトバルブとして各
々用いられ、各電気光学装置には各々ＲＧＢ色分解用の
ダイクロイックミラーを介して分解された各色の光が投
射光として各々入射されることになる。従って、各実施
の形態では、対向基板２０に、カラーフィルタは設けら
れていない。しかしながら、第２遮光膜２３の形成され
ていない画素電極９ａに対向する所定領域にＲＧＢのカ
ラーフィルタをその保護膜と共に、対向基板２０上に形
成してもよい。このようにすれば、液晶プロジェクタ以
外の直視型や反射型のカラー液晶テレビなどのカラー電
気光学装置に各実施の形態における電気光学装置を適用
できる。更に、対向基板２０上に１画素1個対応するよ
うにマイクロレンズを形成してもよい。このようにすれ
ば、入射光の集光効率を向上することで、明るい電気光
学装置が実現できる。更にまた、対向基板２０上に、何
層もの屈折率の相違する干渉層を堆積することで、光の
干渉を利用して、ＲＧＢ色を作り出すダイクロイックフ
ィルタを形成してもよい。このダイクロイックフィルタ
付き対向基板によれば、より明るいカラー電気光学装置
が実現できる。

【００６３】以上説明した各実施の形態における電気光
学装置では、従来と同様に入射光を対向基板２０の側か
ら入射することとしたが、第１遮光膜１１ａを設けてい
るので、ＴＦＴアレイ基板１０の側から入射光を入射
し、対向基板２０の側から出射するようにしても良い。
即ち、このように電気光学装置を電気光学物質プロジェ
クタに取り付けても、半導体層１ａのチャネル領域１
ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防
ぐことが出来、高画質の画像を表示することが可能であ
る。ここで、従来は、ＴＦＴアレイ基板１０の裏面側で
の反射を防止するために、反射防止用のＡＲ被膜された
偏光板を別途配置したり、ＡＲフィルムを貼り付ける必
要があった。しかし、各実施の形態では、ＴＦＴアレイ
基板１０の表面と半導体層１ａの少なくともチャネル領
域１ａ’及びＬＤＤ領域１ｂ、１ｃとの間に第１遮光膜
１１ａが形成されているため、このようなＡＲ被膜され
た偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板
１０そのものをＡＲ処理した基板を使用する必要が無く
なる。従って、各実施の形態によれば、材料コストを削
減でき、また偏光板貼り付け時に、ごみ、傷等により、
歩留まりを落とすことがなく大変有利である。また、耐
光性が優れているため、明るい光源を使用したり、偏光
ビームスプリッタにより偏光変換して、光利用効率を向
上させても、光によるクロストーク等の画質劣化を生じ
ない。

【００６４】また、各画素に設けられるスイッチング素
子としては、正スタガ型又はコプラナー型のポリシリコ
ンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴ
やアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに
対しても、各実施の形態は有効である。

【００６５】本実施の形態では、ゲート絶縁膜２を１層
構成としているが、ゲート絶縁膜を２層構成とし、上層
の絶縁膜を定電位配線８０との接続部分に残すようにし
てもよい。この場合、コンタクトホール８１に相当する
コンタクトホールは第１層間絶縁膜１２、上記上層の絶
縁膜、および第２層間絶縁膜の３層を貫通するものとな
る。

【００６６】

【発明の効果】本発明の電気光学装置の製造方法によれ
ば、第１および第２の絶縁膜をアニールする工程におけ
るアニール温度を前記第２の絶縁膜の成膜温度以上とす
ることにより、第１および第２の絶縁膜のエッチング速
度の差異が小さなものとなる。このため、第１および第
２の絶縁膜を貫通するコンタクトホールを形成するに際
し、コンタクトホールの形状異常が生じるおそれがなく
なり、したがって遮光膜と定電位配線とを確実に接続す
ることができる。また、本発明の電気光学装置の製造方
法によれば、第１および第２の絶縁膜をアニールする工
程におけるアニール時間を１０分以上とすることによ
り、第１および第２の絶縁膜のエッチング速度の差異が
小さなものとなる。このため、第１および第２の絶縁膜
を貫通するコンタクトホールを形成するに際し、コンタ
クトホールの形状異常が生じるおそれがなくなり、した
がって遮光膜と定電位配線とを確実に接続することがで
きる。

【図面の簡単な説明】

【図１】電気光学装置の表示領域を示す模式図。

【図２】電気光学装置の画素を示す図。

【図３】図２のＡ−Ａ´線断面図。

【図４】第１遮光膜と定電位配線との接続部分を示す
図。

【図５】図４のＢ−Ｂ´線断面図。

【図６】第１遮光膜と定電位配線との接続部分の配置を
示す図。

【図７】本発明の製造方法による電気光学装置の製造工
程を示す図。

【図８】図７に続く工程を示す図。

【図９】図８に続く工程を示す図。

【図１０】図９に続く工程を示す図。

【図１１】電気光学装置を構成する要素の配置図。

【図１２】図６のＨ−Ｈ´線断面図。

【符号の説明】

４第２層間絶縁膜１２第１層間絶縁膜１１ａ第１遮光膜８０定電位配線８１コンタクトホール

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H092 JA26 JA29 JA33 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB38 JB52 JB57 JB63 JB69 KA04 KA07 KB12 KB13 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA25 MA27 MA30 MA35 MA37 MA41 NA13 NA22 NA25 NA27 NA29 PA06 PA09 QA07 5C094 AA04 AA42 AA43 AA55 BA03 BA43 CA19 DA15 DB10 EA04 EA05 EA10 EB02 ED15 FA02 FB02 FB15 GB10 JA20

Claims

【特許請求の範囲】

【請求項１】電気光学物質が封入される一対の基板の
うちの一方の基板上に、複数の画素電極と、前記複数の画素電極を夫々駆動する
複数の薄膜トランジスタと、前記複数の薄膜トランジス
タに夫々接続されており相交差する複数のデータ線およ
び複数の走査線と、前記複数の薄膜トランジスタを構成
する半導体層の少なくともチャネル領域を前記一方の基
板の側から見て夫々覆う位置に設けられた遮光膜と、前
記遮光膜とコンタクトホールを介して接続される定電位
配線とを備える電気光学装置の製造方法において、前記遮光膜と前記定電位配線を構成する層との間に位置
する第１の絶縁膜を成膜する工程と、前記第１の絶縁膜と前記定電位配線との間に位置する第
２の絶縁膜を成膜する工程と、前記第１および第２の絶縁膜をアニールする工程と、アニールされた前記第１および第２の絶縁膜を貫通する
前記コンタクトホールを形成する工程とを備え、前記第１および第２の絶縁膜をアニールする工程のアニ
ール温度を前記第２の絶縁膜の成膜温度以上とすること
を特徴とする電気光学装置の製造方法。
【請求項２】前記アニールする工程において、アニール
時間を前記第２の絶縁膜の成膜時間の１／２以上とする
ことを特徴とする請求項１に記載の電気光学装置の製造
方法。
【請求項３】電気光学物質が封入される一対の基板の
うちの一方の基板上に、複数の画素電極と、前記複数の
画素電極を夫々駆動する複数の薄膜トランジスタと、前
記複数の薄膜トランジスタに夫々接続されており相交差
する複数のデータ線および複数の走査線と、前記複数の
薄膜トランジスタを構成する半導体層の少なくともチャ
ネル領域を前記一方の基板の側から見て夫々覆う位置に
設けられた遮光膜と、前記遮光膜とコンタクトホールを
介して接続される定電位配線とを備える電気光学装置の
製造方法において、前記遮光膜と前記定電位配線を構成する層と間に位置す
る第１の絶縁膜を成膜する工程と、前記第１の絶縁膜と前記定電位配線との間に位置する第
２の絶縁膜を成膜する工程と、前記第１および第２の絶縁膜をアニールする工程と、アニールされた前記第１および第２の絶縁膜を貫通する
前記コンタクトホールを形成する工程とを備え、前記第１および第２の絶縁膜をアニールする工程のアニ
ール温度を前記第２の絶縁膜の成膜温度以上とし、アニ
ール時間を１０分以上とすることを特徴とする電気光学
装置の製造方法。
【請求項４】前記第１の絶縁膜は、前記画素ごとに設
けられたスイッチング素子の半導体層と前記遮光膜との
間に配置される絶縁膜であることを特徴とする請求項１
乃至請求項３のいずれか一項に記載の電気光学装置の製
造方法。
【請求項５】前記第２の絶縁膜は、前記画素ごとに設
けられたスイッチング素子を構成する層と前記スイッチ
ング素子から引き出される配線との間に配置される絶縁
膜であることを特徴とする請求項１乃至請求項３のいず
れか一項に記載の電気光学装置の製造方法。
【請求項６】前記コンタクトホールは前記画像表示領
域の外側に配置されることを特徴とする請求項１乃至請
求項５のいずれか一項に記載の電気光学装置。