JP2000058698A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000058698A
JP2000058698A JP22033198A JP22033198A JP2000058698A JP 2000058698 A JP2000058698 A JP 2000058698A JP 22033198 A JP22033198 A JP 22033198A JP 22033198 A JP22033198 A JP 22033198A JP 2000058698 A JP2000058698 A JP 2000058698A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
lead
external terminal
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22033198A
Other languages
English (en)
Other versions
JP3153185B2 (ja
Inventor
Nobuyuki Mori
伸之 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP22033198A priority Critical patent/JP3153185B2/ja
Publication of JP2000058698A publication Critical patent/JP2000058698A/ja
Application granted granted Critical
Publication of JP3153185B2 publication Critical patent/JP3153185B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】リードフレームと封止樹脂との密着性が劣化す
ることが無く、また別の種類のリードフレームを用いる
ことなく同一のリードフレームを用いて半導体装置の表
面に露出されている外部端子の位置を任意に設定できる
半導体装置を提供する。 【解決手段】リードフレーム2が用いられ半導体素子5
が搭載され封止樹脂7で封止され外部端子13が表面に
露出され半田ボール9または半田バンプが搭載されたボ
ールグリッドアレイ型半導体装置1において、外部端子
13がリードフレーム2のリード3に固定接続された金
属体である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に関
し、特にボールグリッドアレイ(Ball Grid
Array)型半導体装置(以下、BGAという)に関
する。
【0002】
【従来の技術】半導体装置を組込んだ電子機器では薄型
化・小型化が進んでおり、それに伴い組み込む半導体装
置にも薄型化・小型化が要求されており、それに対応し
たBGAが用いられている。BGAは、特徴として実装
基板と接続される外部端子がパッケージ表面に格子状に
露出されこの上に半田ボールまたは半田バンプが搭載さ
れて形成されていることである。
【0003】BGAは、パッケージの基板としてプリン
ト基板やTABテープが用いられているが、最近リード
フレームが用いられたものが実用化されてきた。リード
フレームが用いられたものは、外部端子の形成に2種類
のタイプが有り、その一つは、例えば特開平9−116
045号公報(従来例1)に示されている様な図5の断
面図に示す半導体装置がある。この半導体装置は、ハー
フエッチングされず平面的なリードフレーム2が用いら
れ、このリードフレーム2に半導体素子5が搭載され、
搭載された半導体素子5の電極(図示せず)とリードフ
レーム2のリード3が金属細線6により電気的に接続さ
れ、搭載された半導体素子5、金属細線6及びリード3
の一部である外部端子部4を含むリードフレーム2が封
止樹脂7で封止され、そのリードフレーム2のリード3
の一部である外部端子部4が半導体装置1の表面に露出
される様に、封止樹脂7で封止された半導体装置1の表
面に開口部8が設けられ、その開口部8から露出された
外部端子部4上に半田ボール9または半田バンプが搭載
されたものである(以下、平面タイプBGAと称す
る)。この従来例1では、半導体素子5の搭載側は封止
樹脂7で封止されているが、反対側の外部端子部4側は
封止樹脂7で封止されているのではなく樹脂封止領域に
絶縁性樹脂である感光性のソルダーレジスト11が塗布
され、このソルダーレジスト11にパターン形成により
開口部8が設けられていることが開示されている。
【0004】他の一つは、例えば特開平9−45818
号公報(従来例2)に示されている様な図6の概略図に
示す半導体装置がある。この場合一般的に、リード3の
一部である外部端子部4のみを除いてハーフエッチング
されたリードフレーム2が用いられ、このリードフレー
ム2上に半導体素子5が搭載され、搭載された半導体素
子5の電極(図示せず)とリードフレーム2のリード3
が金属細線(図示せず)により電気的に接続され、搭載
された半導体素子5、金属細線(図示せず)及びリード
フレーム2が封止樹脂7で封止され、この時リードフレ
ーム2のリード3の一部である外部端子部4の端部が半
導体装置1の表面に露出される様に封止され、この露出
された外部端子部4上に半田ボールまたは半田バンプ1
0が搭載されたものである(以下、ハーフエッチングタ
イプBGAと称する)。尚、この従来例2の如く、BG
Aの内パッケージサイズが搭載した半導体素子と略同じ
ものを特にCSP(Chip Size Packag
e)型半導体装置といい、この従来例2では、半導体素
子5の電極(図示せず)とリードフレーム2のリード3
との電気的接続が金属細線(図示せず)により行われる
のではなく、半導体素子5の電極上の金属バンプ12と
リード3がギャングボンディングにより直接接続されて
いることが開示されている。
【0005】
【発明が解決しようとする課題】上述した従来の半導体
装置は、平面タイプBGAおよびハーフエッチングタイ
プBGAどちらのBGAにおいても樹脂封止された樹脂
厚が薄く特に外部端子部4側の樹脂厚が薄く、それゆえ
外部から水分が進入し易く進入した水分によりリードフ
レーム2と封止樹脂7または11との密着性が劣化し剥
離するという問題が生ずる。
【0006】また、平面タイプBGAおよびハーフエッ
チングタイプBGAどちらのBGAにおいてもリードフ
レーム2の種類毎に外部端子部4の位置は固定であり、
それゆえ半導体装置1の表面に露出されている外部端子
部4の位置も固定であり、例えば同一品種(同一半導体
素子)の半導体装置でも半導体装置1の表面に露出され
ている外部端子部4の位置が異なる場合は別の種類のリ
ードフレーム2を用いなければならないという問題が有
る。
【0007】従って、本発明の目的は、リードフレーム
と封止樹脂との密着性が劣化することが無い半導体装置
を提供することにある。
【0008】本発明の他の目的は、別の種類のリードフ
レームを用いることなく同一のリードフレームを用いて
半導体装置の表面に露出されている外部端子部の位置を
任意に設定できる半導体装置を提供することにある。
【0009】
【課題を解決するための手段】本発明の半導体装置は、
リードフレームが用いられ半導体素子が搭載され封止樹
脂で封止され外部端子が表面に露出され半田ボールまた
は半田バンプが搭載されたボールグリッドアレイ型半導
体装置において、外部端子がリードフレームのリードに
固定接続された金属体であることを特徴とする。
【0010】この様な本発明によれば、半導体装置の外
部端子はリードフレームのリードに固定接続された金属
体でありその長さは任意に設定でき、またこの半導体装
置の外部端子は形状が真っ直ぐな形状だけではなく中間
部で折れ曲がった形状のものもありその折れ曲がった形
状は任意に設定できる。
【0011】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0012】図1は本発明の半導体装置の第1の実施形
態を示す断面図であり、図2(a)は図1の半導体装置
の外部端子を説明する部分平面図であり図2(b)はそ
の外部端子の部分拡大正面図であり図2(c)は同じく
その外部端子の固定接続状態を示す部分拡大断面図であ
り、そして図3(a)および図3(b)は図1の半導体
装置の外部端子の樹脂封止を説明する正面図および部分
断面図である。また図4は本発明の半導体装置の第2の
実施形態を示す断面図である。
【0013】図1および図2(a)に示すように、本実
施形態の半導体装置1は、金属円柱からなる外部端子1
3がリードフレーム2のリード3の中間部の両側面に設
けられた一対の凹形状の括れ部14に固定接続されてお
り、このリードフレーム2に半導体素子5が搭載され、
搭載された半導体素子5の電極(図示せず)とリードフ
レーム2のリード3が金属細線6により電気的に接続さ
れ、搭載された半導体素子5、金属細線6及びリード3
の括れ部14に固定接続された外部端子13を含むリー
ドフレーム2が封止樹脂7で封止され、この時リードフ
レーム2のリード3の括れ部14に固定接続された外部
端子13の端部が半導体装置1の表面に露出される様に
封止され、その露出された外部端子13上に半田ボール
9または半田バンプが搭載されたものである。
【0014】ここで、この半導体装置1の外部端子13
は、材質がリードフレーム2と同じ42合金(Ni42
%−鉄合金)またはCu合金の金属であり、形状が図2
(a)図2(b)および図2(c)に示すような円柱形
状をなし、そして二又に分かれている形状のリードフレ
ーム2のリード3に固定接続される部分15が設けられ
ており、その中にリードフレーム2のリード3の括れ部
14が挟み込まれ、そして二又に分かれている形状部の
先端部分が互いに接する様に固定接続部15が折り曲げ
られ、互いに接したその二又に分かれている形状部の先
端部分が一つに溶接接合されることにより、外部端子1
3がリードフレーム2のリード3に固定接続される。
【0015】また、この半導体装置1の外部端子13
は、図3に示すように樹脂封止され外部端子13の端部
が半導体装置1の表面に露出される。まず図3(a)に
示す半導体素子5が搭載され、リード3の括れ部14に
外部端子13が固定接続されているリードフレーム2
を、図3(b)に示すように封止金型16に載置する。
この時外部端子13の封止金型16の下金型17までの
長さはリードフレーム2のリード3から下金型17まで
の距離より0.1mmから0.5mm長くなっている。
そしてリードフレーム2全体を封止金型16の下金型1
7と上金型18で挟み込み固定し、この時外部端子13
は下金型17に押さえつけられ固定された状態であり、
この状態で封止樹脂7が封止金型16のキャビティ19
内に注入され封止される。これにより外部端子13の端
部が半導体装置1の表面に露出される様に封止され、こ
の露出された外部端子13上に半田ボール9または半田
バンプが搭載される。
【0016】尚、図3(b)に示すような樹脂封止され
た半導体装置1は、樹脂封止後リードフレーム2の樹脂
封止部の外側の外枠部20等が切断金型で切断除去さ
れ、図1に示すような形状になる。
【0017】図4は本発明の半導体装置の第2の実施形
態を示す断面図である。本実施形態と第1の実施形態と
の相違点は、図4に示すように、半導体装置1の外部端
子13の形状が図1に示すような真っ直ぐな円柱形状だ
けではなく、中間部で折れ曲がった円柱形状のものもあ
ることである。つまり外部端子13の端部が半導体装置
1の表面に露出されている位置と、外部端子13がリー
ドフレーム2のリード3に固定接続されている位置と
が、外部端子13の端部側から見て異なっているものも
あることである。なお、第2の実施形態における半導体
装置1の外部端子13の折れ曲がった形状は、一つの半
導体装置内で一様でなくても良い。
【0018】また、本実施形態では、半導体装置1の外
部端子13とリードフレーム2のリード3との接続が、
半導体装置1の外部端子13に設けられた二又に分かれ
ている形状の固定接続部15にリードフレーム2のリー
ド3の括れ部14が挟み込まれ、そして折り曲げられ互
いに接した二又に分かれている形状部の先端部分が一つ
に溶接接合されることにより固定接続されたがこれに限
定されず、半導体装置1の外部端子13の二又に分かれ
ている形状の固定接続部15にリードフレーム2のリー
ド3の括れ部14が挟み込まれ、その挟み込まれた箇所
が例えばエポキシ樹脂等の導電性かつ耐熱性の接着剤で
接着されて固定接続されても良い。
【0019】
【発明の効果】以上述べたように、本発明によれば、半
導体装置の外部端子はリードフレームのリードに固定接
続された金属体でありその長さは任意に設定できるの
で、樹脂封止された樹脂厚は外部端子側でも充分厚くす
ることができ、それゆえ外部からの水分の進入を防止で
き、リードフレームと封止樹脂との密着性が劣化するこ
とが無いという効果が得られる。また、この半導体装置
の外部端子は形状が真っ直ぐな形状だけではなく中間部
で折れ曲がった形状のものもありその折れ曲がった形状
は任意に設定できるので、別の種類のリードフレームを
用いることなく同一のリードフレームを用いて半導体装
置の表面に露出されている外部端子の位置を任意に設定
できるという効果も得られる。
【図面の簡単な説明】
【図1】本発明の半導体装置の第1の実施形態を示す断
面図である。
【図2】図1の半導体装置の外部端子を説明する部分平
面図およびその部分拡大正面図ならびに部分拡大断面図
である。
【図3】図1の半導体装置の外部端子の樹脂封止を説明
する正面図および部分断面図である。
【図4】本発明の半導体装置の第2の実施形態を示す断
面図である。
【図5】従来技術を説明する断面図である。
【図6】他の従来技術を説明する概略図である。
【符号の説明】
1 半導体装置 2 リードフレーム 3 リード 4 外部端子部 5 半導体素子 6 金属細線 7 封止樹脂 8 開口部 9 半田ボール 10 半田バンプ 11 ソルダーレジスト 12 金属バンプ 13 外部端子 14 括れ部 15 固定接続部 16 封止金型 17 下金型 18 上金型 19 キャビティ 20 外枠部

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 リードフレームが用いられ半導体素子が
    搭載され封止樹脂で封止され外部端子が表面に露出され
    半田ボールまたは半田バンプが搭載されたボールグリッ
    ドアレイ型半導体装置において、前記外部端子が前記リ
    ードフレームのリードに固定接続された金属体であるこ
    とを特徴とする半導体装置。
  2. 【請求項2】 前記リードフレームはリードの中間部の
    両側面に一対の凹形状の括れ部が設けられている請求項
    1記載の半導体装置。
  3. 【請求項3】 前記外部端子は真っ直ぐな形状の金属体
    である請求項1または2記載の半導体装置。
  4. 【請求項4】 前記外部端子は中間部で折れ曲がった形
    状の金属体である請求項1または2記載の半導体装置。
  5. 【請求項5】 前記外部端子は長さが封止金型に載置し
    た前記リードフレームのリードから前記封止金型の下金
    型までの距離より長い長さである請求項1,2,3また
    は4記載の半導体装置。
  6. 【請求項6】 前記外部端子は二又に分かれている形状
    の前記リードフレームのリードとの固定接続部が設けら
    れている請求項1,2,3,4または5記載の半導体装
    置。
  7. 【請求項7】 前記外部端子の固定接続部に、前記リー
    ドフレームのリードの中間部の両側面に設けられた括れ
    部が挟み込まれて、前記外部端子が前記リードフレーム
    のリードに固定接続されている請求項6記載の半導体装
    置。
JP22033198A 1998-08-04 1998-08-04 半導体装置 Expired - Fee Related JP3153185B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22033198A JP3153185B2 (ja) 1998-08-04 1998-08-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22033198A JP3153185B2 (ja) 1998-08-04 1998-08-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2000058698A true JP2000058698A (ja) 2000-02-25
JP3153185B2 JP3153185B2 (ja) 2001-04-03

Family

ID=16749481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22033198A Expired - Fee Related JP3153185B2 (ja) 1998-08-04 1998-08-04 半導体装置

Country Status (1)

Country Link
JP (1) JP3153185B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6083584B1 (ja) * 2016-01-28 2017-02-22 株式会社アカギ 配管吊下支持具

Also Published As

Publication number Publication date
JP3153185B2 (ja) 2001-04-03

Similar Documents

Publication Publication Date Title
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
JP3780122B2 (ja) 半導体装置の製造方法
JP3947750B2 (ja) 半導体装置の製造方法及び半導体装置
US7045906B2 (en) Resin-encapsulated package, lead member for the same and method of fabricating the lead member
JP4091050B2 (ja) 半導体装置の製造方法
JPH1168006A (ja) リードフレーム及びこれを用いた半導体装置及びこれらの製造方法
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP2005317998A5 (ja)
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
JP2000223622A (ja) 半導体装置およびその製造方法並びにそれを使用した実装構造体
JP2000091488A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JP2002334964A (ja) 半導体装置
KR0185247B1 (ko) 수지 밀봉형 반도체 소자의 제조 방법
JPH11251505A (ja) 半導体装置及びその製造方法
JP3153185B2 (ja) 半導体装置
JP3529915B2 (ja) リードフレーム部材及びその製造方法
JPH09134982A (ja) 半導体装置及びその製造方法
JP5201088B2 (ja) 回路部材
JPH11297917A (ja) 半導体装置及びその製造方法
JPH1154663A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法
JP4137981B2 (ja) 半導体装置の製造方法
JP2001257304A (ja) 半導体装置およびその実装方法
JPH03104141A (ja) 半導体装置
JP2001230345A (ja) 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム
JPH0810207Y2 (ja) 樹脂封止形半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000725

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010109

LAPS Cancellation because of no payment of annual fees