JP2000031114A - 半導体素子の製造方法及び半導体素子 - Google Patents

半導体素子の製造方法及び半導体素子

Info

Publication number
JP2000031114A
JP2000031114A JP11178505A JP17850599A JP2000031114A JP 2000031114 A JP2000031114 A JP 2000031114A JP 11178505 A JP11178505 A JP 11178505A JP 17850599 A JP17850599 A JP 17850599A JP 2000031114 A JP2000031114 A JP 2000031114A
Authority
JP
Japan
Prior art keywords
film
semiconductor substrate
etching
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11178505A
Other languages
English (en)
Other versions
JP4180741B2 (ja
Inventor
Gyu-Hwan Kwack
奎煥 郭
Seisho Ko
世鍾 高
Keiseki Ko
景碩 黄
June-Ing Gil
俊仍 吉
Sang-O Park
相五 朴
Dae-Hoon Kim
大勲 金
Sang-Moon Chon
相文 全
昊均 ▲鄭▼
Kokin Tei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2000031114A publication Critical patent/JP2000031114A/ja
Application granted granted Critical
Publication of JP4180741B2 publication Critical patent/JP4180741B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 効率的な伝導体プラグの形成及び層間絶縁膜
の段差の最小化を実現することができる半導体素子の製
造方法に関する。 【解決手段】 本発明は、半導体基板220上でコンタ
クトホールを埋没させながら絶縁膜上に所定の伝導体膜
を形成する段階と、伝導体膜が形成された半導体基板2
20を回転させる段階と、回転する半導体基板220上
にH22,O2,IO4 -,BrO3,ClO3,S28 -
KIO3,H5IO6,KOH及びHNO3からなるグルー
プの中から選択された少なくとも一つ以上の酸化剤、H
F,HN 4OH,H3PO4,H2SO4,NH4F及びHC
lからなるグループの中から選択された少なくとも一つ
以上の増強剤、並びに緩衝液を所定の比率で混合したエ
ッチング液を供給し、伝導体膜がコンタクトホール内に
のみ存在し、絶縁膜上には存在しないように伝導体膜を
エッチングする段階とを含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子製造工
程に関するもので、より詳しくは特定のエッチング液を
利用してスピンエッチング方法を遂行して半導体基板上
の薄膜をエッチングすることでタングステンプラグ形
成、ポリシリコンプラグ形成及び層間絶縁膜の段差を最
小化することができる半導体素子の製造方法及び半導体
素子に関するものである。
【0002】
【従来の技術】現在、半導体素子は高集積化、高密度化
によりさらに微細なパターン形成技術を必要としてお
り、配線の多層化構造を要求する領域も広くなってい
る。これは半導体素子の表面構造が複雑になり、層間膜
の段差の程度が酷くなるということを意味する。層間膜
の段差は半導体素子製造工程で多くの工程不良を発生さ
せる原因となっている。
【0003】特に、写真工程はウェーハ上にフォトレジ
ストを塗布した後、フォトレジスト上に回路が形成され
たマスクを整列させて光を利用した露光工程を遂行し、
フォトレジストパターンを形成させる工程で、従来線幅
が大きく低層構造を有する素子の製造時には問題がなか
ったが、微細パターンと多層構造によって段差が増加す
ることにより段差の上層と下層の露光フォーカスをあわ
せにくく、正確なパターン形成をすることが難しくなっ
ている。
【0004】従って、段差を除去するためにウェーハの
平坦化技術の重要性が台頭された。平坦化技術としてS
OG膜蒸着、エッチバックまたはリフロー(Reflo
w)等の部分平坦化方法が開発されて工程に使用されて
きたが、多くの問題点が発生してウェーハ全面に渡る平
坦化、即ち広域平坦化(Global Planari
zation)のためにCMP技術が開発された。
【0005】CMPというのは、化学的、物理的な反応
を通じてウェーハの表面を平坦化する技術である。CM
P技術の原理は、ウェーハのパターンが形成されている
薄膜表面を研磨パッド表面に接触するようにした状態
で、スラリを供給してウェーハの薄膜表面を化学的に反
応させると同時に回転運動させて物理的にウェーハ薄膜
表面の凹凸部分を研磨して平坦化することである。
【0006】CMP技術は、研磨速度と平坦度が重要
で、これらはCMP装備の工程条件、スラリの種類及び
研磨パッドの種類によって決定される。特に、CMPを
する時、スラリの構成成分、pH及びイオン濃度等は薄
膜との化学的反応に相当な影響を与える。スラリは大き
く二種類で、酸化膜スラリと金属膜スラリに分けられ
る。酸化膜スラリはアルカリ性で、金属膜スラリは酸性
である。
【0007】酸化膜CMPのメカニズムは、一例でシリ
コンダイオキサイド(SiO2)薄膜の場合、シリコン
ダイオキサイドの表面とアルカリ性であるスラリとの反
応によって水分が浸透しやすい水溶性材質に変質されて
いく。変質されたシリコンダイオキサイド膜に水分が浸
透してシリコンダイオキサイドの連結リングを切る。こ
のように反応が行われたシリコンダイオキサイド層は、
研磨粒子との摩擦によって除去される。
【0008】金属膜CMPのメカニズムは、スラリ内の
酸化剤によって金属膜表面上に化学反応が起きて金属酸
化膜を形成させ、このような金属酸化膜はパターン凹凸
部の上部から研磨粒子によって摩滅現象によって機械的
に除去される。
【0009】図1は、従来の半導体素子の製造方法を遂
行するための概略的なCMP装置を示した構成図であ
る。まず、図1をみると、CMP装置は下部にCMPを
遂行する半導体基板100を固定させ、回転運動する研
磨ヘッド102、CMPが遂行される研磨テーブル10
4、研磨テーブル104表面に位置し、スラリ供給管1
06から供給されるスラリによってウェーハと接触して
ウェーハ上の薄膜を研磨させる研磨パッド108で構成
される。
【0010】即ち、研磨パッド108上に半導体基板1
00が面接した状態で研磨ヘッド102によって半導体
基板100が回転する間、スラリが研磨パッド108上
に供給されながらスラリと半導体基板100の表面が反
応する中、研磨パッド108によって研磨される。
【0011】図2から図7は、従来の半導体素子の製造
方法によってタングステンプラグ形成工程を説明するた
めの工程断面図で、タングステンプラグ部分とタングス
テンプラグ形成時、アラインマークの形成過程を同時に
示す。
【0012】ここで、素子パターンが形成されるセル部
Cとアラインマーク等が形成されるぺリ部Pに分けて図
示した。まず、半導体基板110上に絶縁膜として酸化
膜114を形成する段階で、図2を参照すると、所定の
間隔分、離隔された多数の局部パターン112が既に形
成された半導体基板110上に絶縁膜として酸化膜11
4を形成する。局部パターン112は伝導層で、ポリシ
リコンパターンまたは金属パターンであり得る。酸化膜
114は、通常の化学気相蒸着方法で形成させたシリコ
ンダイオキサイド膜であり得るし、ポリシリコンパター
ンと金属膜の間の絶縁膜としては一般的にPSG(Ph
osphosilicate)または、BPSG(Bo
rophosphosilicate)が使用される。
この際、ペリ部Pのアラインマーク(表示しない)が形
成される部分にも酸化膜114が形成される。
【0013】継続して、酸化膜114の平坦化段階とし
て、図3を参照すると、図1のCMP装置を使用して局
部パターン112によって屈曲を有する酸化膜114を
平坦化する。
【0014】続いて、局部パターン112及び半導体基
板110が露出されるように酸化膜114上にコンタク
トホール116を形成させる段階で、図4を参照する
と、酸化膜114にフォトレジストを塗布して通常の写
真エッチング工程を通じて局部パターン112と半導体
基板110が露出されるようにコンタクトホール116
を形成させる。この際、アラインマークを形成するコン
タクトホール116より直径が大きいペリパラルホール
118が形成される。
【0015】継続して、コンタクトホール116の内部
と酸化膜114上に境界金属膜120を形成させる段階
として、図5を参照するとタングステン膜形成前に境界
金属膜120でコンタクトホール116上にTi/Ti
N膜を形成する。Ti120a膜の形成は、通常のスパ
タリング方法を利用する。また、TiN120b膜の形
成も同じく通常のスパタリングまたは化学気相蒸着方法
を利用することができる。これらのうちいずれか一つの
方法に限定されるものではない。境界金属膜120はタ
ングステン膜のコンタクト抵抗を減少させ、酸化膜11
4とタングステン膜の接着力を向上させる役割をする。
また、後続工程のタングステン膜除去時、ストッパ(S
topper)層として使用され得る。この際、ペリパ
ラルホール118内にも境界金属膜120が形成され
る。
【0016】続いて、コンタクトホール116上にタン
グステン膜122を形成する段階として図6を参照する
と、コンタクトホール116を埋没させながら所定の厚
さを有するタングステン膜122を酸化膜114上に形
成する。現在、コンタクトホール116の内部にだけタ
ングステン膜122を正確に埋没させることができな
い。それで、コンタクトホール116を埋没させながら
コンタクトホール116上部にタングステン膜122を
形成させる。この際、ペリパラルホール118内にもタ
ングステン膜122が形成される。ペリパラルホール1
18は、セル部のコンタクトホール116より直径が大
きいのでタングステン膜122が十分に埋没される。
【0017】続いて、タングステン膜122の所定の厚
さを研磨して除去する段階として、図7を参照すると、
タングステン膜122が形成された半導体基板110を
図1のCMP装置の研磨ヘッド102にタングステン膜
122が形成された半導体基板110を装着した後、ス
ラリ供給管106から金属膜スラリを供給しながら、研
磨ヘッド102を回転させて、研磨ヘッド108にタン
グステン膜122を接触させてコンタクトホール116
内にタングステン膜122が存在するように境界金属膜
120上のタングステン膜122を除去する。この際、
ペリパラルホール118には相変わらずタングステン膜
122が残っている。ペリパラルホール118内に残っ
ているタングステン膜112は、後続工程でパーティク
ルとして作用し、写真工程のアライン能力を減少させる
ことがある。
【0018】
【発明が解決しようとする課題】前述のように、コンタ
クトホール内にタングステン膜を埋没させるタングステ
ンプラグを形成し、CMP工程を実施することは現在の
高集積化された半導体素子の製造に必須不可欠である。
しかし、CMP工程は研磨剤または研磨機の状況によっ
てCMP工程を遂行した薄膜にマイクロスクラッチが発
生する問題があるし、タングステン膜の厚さの2〜4倍
の大きさを有するアラインマーク及びスクライブライン
(Scribe Line)内には研磨剤が残り、後続
工程でパーティクルソースとして作用するし、後続工程
で写真工程のアライン能力を減少させる。
【0019】特に、トポロジ(Topology)が存
在する絶縁膜の状態では必ず絶縁膜の平坦化の後、タン
グステンプラグ工程を行わなければならない。従って、
関連のある工程の追加、生産性の低下、CMP設備の工
程能力を維持するための頻繁なテストウェーハによるモ
ニタ及び高価の部品交換による原価上昇という短所があ
る。また、研磨のために研磨機が高い圧力でウェーハ表
面に接触する関係で研磨機の摩耗と、ウェーハに加えら
れる圧力によってウェーハの割れが頻繁に発生するし、
研磨機等の部品交換後、工程条件をセッティングするた
めに長時間のダミー(Dummy)研磨をするという問
題で設備の実稼働率が非常に低調という問題点がある。
【0020】また、タングステンプラグ形成時、ドライ
エッチバック(Dry Etch Back)工程は、パ
ターンの微細化によってプラズマの電気的チャージアッ
プによる問題でコンタクト抵抗上昇及びトランジスタに
電気的劣化をもたらす問題点がある。従って、前述の短
所を克服しながら工程が容易で、原価節減及び生産性を
向上させることができる代替工程の開発が求められてい
る。
【0021】本発明は回転する半導体基板上にエッチン
グ液を供給しながらエッチング遂行するスピンエッチン
グ方法を使用して、半導体基板上の伝導体膜または層間
絶縁膜をエッチングすることができる半導体素子の製造
方法を提供することにある。
【0022】本発明の他の目的は、半導体基板表面のマ
イクロスクラッチ発生及び高いコンタクト抵抗発生無し
に層間絶縁膜の平坦化と伝導体プラグを形成することが
できる半導体素子の製造方法を提供することにある。本
発明のまた他の目的は、伝導体膜または酸化膜をスピン
エッチング方法でエッチングすることができるようにす
るエッチング液を提供することにある。
【0023】
【課題を解決するための手段】本発明の請求項1記載の
半導体素子の製造方法は、半導体基板上に所定の絶縁膜
を形成する段階と、絶縁膜内にコンタクトホールを形成
する段階と、コンタクトホールを埋没しながら絶縁膜上
に所定の伝導体膜を形成する段階と、伝導体膜が形成さ
れた半導体基板を回転させる段階と、回転する半導体基
板上にH22,O2,IO4 -,BrO3,ClO3,S2
8 -,KIO3,H5IO6,KOH及びHNO3からなるグ
ループの中から選択された少なくとも一つ以上の酸化
剤、HF,HN4OH,H3PO4,H2SO4,NH4F及
びHClからなるグループの中から選択された少なくと
も一つ以上の増強剤、並びに緩衝液を所定の比率で混合
したエッチング液を供給して、伝導体膜が前記コンタク
トホール内にのみ存在し、絶縁膜上には存在しないよう
に伝導体膜をエッチングする段階と、を含む。
【0024】本発明の請求項2記載の半導体素子の製造
方法によると、緩衝液は脱イオン水である。本発明の請
求項3記載の半導体素子の製造方法によると、伝導体膜
はタングステン膜、銅膜または多結晶シリコン膜であ
る。本発明の請求項4記載の半導体素子の製造方法によ
ると、タングステン膜を形成する前には、コンタクトホ
ールを含めて半導体基板全面に境界金属膜を形成させる
段階をさらに含む。
【0025】本発明の請求項5記載の半導体素子の製造
方法によると、境界金属膜はTi,TiN,Ti/Ti
N,Ta,TaNまたはTa/TaNである。本発明の
請求項6記載の半導体素子の製造方法によると、エッチ
ング液は、半導体基板の上部に位置し半導体基板の中心
を基準に左右側の内の一側でブームスイングを遂行する
ことができるノズルを通じて供給される。
【0026】本発明の請求項7記載の半導体素子の製造
方法によると、エッチング液の温度は、20℃〜90℃
である。本発明の請求項8記載の半導体素子の製造方法
によると、半導体基板は、エッチング液の供給時、エッ
チング液の温度の変化を最小化するためにエッチング液
の温度の範囲に加熱される。
【0027】本発明の請求項9記載の半導体素子の製造
方法によると、エッチング液は、酸化剤窒酸0.01〜
30重量%、増強剤弗化アンモニウム0.01〜30重
量%、及び残量に脱イオン水が含まれる。
【0028】本発明の請求項10記載の半導体素子の製
造方法によると、エッチング液は、酸化剤窒酸3〜55
重量%、増強剤弗化水素0.2〜35重量%、及び残量
に脱イオン水が含まれる。本発明の請求項11記載の半
導体素子の製造方法によると、エッチング液は、酸化剤
過酸化水素0.2〜30重量%、増強剤水酸化アンモニ
ウムが0.01〜30重量%、及び残量に脱イオン水が
含まれる。
【0029】本発明の請求項12記載の半導体素子の製
造方法によると、エッチング液は、酸化剤窒酸3〜60
重量%、増強剤弗化水素0.06〜30重量%、及び残
量に脱イオン水が含まれる。本発明の請求項13記載の
半導体素子の製造方法によると、伝導体膜のエッチング
は、少なくとも二つのエッチング工程を遂行することか
らなる。
【0030】本発明の請求項14記載の半導体素子の製
造方法は、半導体基板上に素子パターン構造を形成する
段階と、素子パターン構造を含む半導体基板全面に層間
絶縁膜を形成する段階と、半導体基板を回転させる段階
と、回転する半導体基板上にH22,O2,IO4 -,B
rO3,ClO3,S28 -,KIO3,H5IO6,KOH
及びHNO3からなるグループの中から選択された少な
くとも一つ以上の酸化剤、HF,HN4OH,H3
4,H2SO4,NH4F及びHClからなるグループの
中から選択された少なくとも一つ以上の増強剤、並びに
緩衝液を所定の比率で混合したエッチング液を供給し
て、層間絶縁膜が平坦になるように層間絶縁膜をエッチ
ングする段階と、を含む。
【0031】本発明の請求項15記載の半導体素子の製
造方法によると、層間絶縁膜は、酸化膜、窒化膜、BP
SG膜、PSG膜及びTEOS膜からなるグループの中
から選択された一つである。本発明の請求項16記載の
半導体素子の製造方法によると、エッチング液は、酸化
剤窒酸0.01〜60重量%、増強剤弗化水素0.05
〜25重量%、並びに残量で脱イオン水が含まれる。
【0032】本発明の請求項17記載の半導体素子の製
造方法によると、エッチング液は、酸化剤窒酸0.01
〜30重量%、増強剤弗化アンモニウム0.01〜30
重量%、及び残量に脱イオン水が含まれる。本発明の請
求項18記載の半導体素子の製造方法によると、半導体
基板の回転速度は200〜5000RPMである。
【0033】本発明の請求項19記載の半導体素子の製
造方法によると、エッチング液は、半導体基板の上部に
位置し、半導体基板の中心を基準に左右側の内の一側で
ブームスイングを遂行することができるノズルを通じて
供給される。本発明の請求項20記載の半導体素子の製
造方法によると、ブームスイングは、遠距離のブームス
イングと近距離のブームスイングを順次的に連続して遂
行する。
【0034】本発明の請求項21記載の半導体素子の製
造方法によると、半導体基板は、エッチング液の供給
時、エッチング液の温度の変化を最小化するためにエッ
チング液の温度範囲に加熱される。
【0035】本発明の請求項22記載の半導体素子の製
造方法は、半導体基板上に所定の絶縁膜を形成する段階
と、絶縁膜内にコンタクトホールを形成する段階と、コ
ンタクトホールを埋没させながら絶縁膜上に所定のカバ
リング膜を形成する段階と、半導体基板を回転させる段
階と、半導体基板の裏面に加熱されたガスを供給して半
導体基板を加熱させる段階と、回転する半導体基板上に
エッチング液を供給して、カバリング膜がコンタクトホ
ール内にのみ存在し、絶縁膜上には存在しないようにカ
バリング膜をエッチングする段階と、を含む。
【0036】本発明の請求項23記載の半導体素子の製
造方法によると、エッチング液は、H22,O2,IO4
-,BrO3,ClO3,S28 -,KIO3,H5IO6
KOH及びHNO3からなるグループの中から選択され
た少なくとも一つ以上の酸化剤、HF,HN4OH,H3
PO4,H2SO4,NH4F及びHClからなるグループ
の中から選択された少なくとも一つ以上の増強剤、並び
に緩衝液が所定の比率で混合される。
【0037】本発明の請求項24記載の半導体素子の製
造方法によると、緩衝液は、脱イオン水である。本発明
の請求項25記載の半導体素子の製造方法によると、カ
バリング膜は、伝導体膜または層間絶縁膜である。本発
明の請求項26記載の半導体素子の製造方法によると、
加熱されたガスは、不活性ガスで、温度は20℃〜90
℃である。
【0038】本発明の請求項27記載の半導体素子の製
造方法によると、エッチング液は、半導体基板の上部に
位置し半導体基板の中心を基準に左右側の内の一側でブ
ームスイングを遂行することができるノズルを通じて供
給される。本発明の請求項28記載の半導体素子の製造
方法によると、エッチング液の温度は20℃〜90℃で
ある。
【0039】本発明の請求項29記載の半導体素子は、
半導体基板上に形成された素子パターンを互いに電気的
に連結させる伝導体プラグ等を含むセル部と、伝導体プ
ラグ形成のためのコンタクトホール形成工程と同一の工
程によって形成されたスクライブライン及びアラインマ
ークのためのホールパターンを含むペリ部とからなる半
導体素子において、ペリ部のホールパターン内にはセル
部の伝導体プラグを形成する伝導体物質が存在しない。
本発明の請求項30記載の半導体素子によると、伝導体
は、タングステン膜、銅膜または多結晶シリコン膜であ
る。
【0040】
【発明の実施の形態】以下、エッチング液を使用した本
発明の好ましい半導体素子の製造方法に関する実施例を
記述する。以下の実施例は本発明を例証するためのもの
で、本発明の範囲を局限するものとして理解されてはな
らない。本発明による新しいスピンエッチング方法、即
ちCEP(ChemicalEnhancedPoli
shing)方法は、タングステン膜、銅膜、ポリシリ
コン膜、窒化膜または酸化膜等を所定の厚さ分だけエッ
チングする工程に用いられる。
【0041】CEP方法は回転する半導体ウェーハ上に
所定のエッチング液を供給しながら遂行されるもので、
伝導体ライン及び伝導体プラグを含む半導体素子製造工
程に用いられる。伝導体ラインは、一般的に半導体素子
の内部信号を外部に伝達する相互連絡ラインの役割をす
るし、伝導体プラグは、下部伝導体ラインと下部伝導体
ラインと層間絶縁膜で分離されている上部伝導体ライン
を連結させる機能をする。
【0042】また、CEP方法は、後続工程の円滑な遂
行のために現在工程で遂行された半導体ウェーハ表面を
平坦化するために用いられる。即ち、半導体ウェーハ上
に形成された酸化膜及び窒化膜等のような絶縁膜は後続
する写真工程の円滑な遂行のために表面の段差を減少さ
せようとして平坦化させる。
【0043】本発明の目的を達成するための半導体素子
製造用エッチング液は半導体基板上の特定被エッチング
物質をスピンエッチングすることができるようにH
22,O 2,IO4 -,BrO3,ClO3,S28 -,KI
3,H5IO6,KOH及びHNO3からなるグループの
中から選択された少なくとも一つ以上の酸化剤、HF,
HN4OH,H3PO4,H2SO4,HClからなるグル
ープの中から選択された少なくとも一つ以上の増強剤
(Enhancer)、並びに緩衝液(BufferS
olution)が所定の比率で混合されてなる。緩衝
液は、エッチング液の濃度、温度及びコンタクトアング
ルを制御するもので、脱イオン水が好ましい。
【0044】本発明の目的を達成するための好ましいエ
ッチング液は、酸化剤窒酸0.01〜60重量%、増強
剤弗化水素0.05〜35重量%及び残量に脱イオン水
が含まれたものであり得る。エッチング液によってエッ
チングされる薄膜は、タングステン膜、銅膜及びポリシ
リコン膜等を含む伝導体膜、または酸化膜及び窒化膜等
を含む絶縁膜であり得る。
【0045】本発明の目的を達成するための好ましい他
のエッチング液は、酸化剤過酸化水素0.2〜30重量
%、増強剤水酸化アンモニウム0.01〜30重量%及
び残量に脱イオン水が含まれたものであり得る。エッチ
ング液によってエッチングされる薄膜は、伝導体膜、絶
縁膜または境界金属膜であり得る。
【0046】本発明の目的を達成するための好ましい他
のエッチング液は、酸化剤窒酸0.01〜30重量%、
増強剤弗化アンモニウム0.01〜30重量%、残量に
脱イオン水が含まれたものであり得る。エッチング液に
よってエッチングされる薄膜は、伝導体膜、絶縁膜また
は境界金属膜であり得る。
【0047】図8は、エッチング液の組成比に対するタ
ングステン膜のエッチング速度の傾向を説明するための
グラフで、特に酸化剤の組成比によるエッチング速度の
傾向を説明するためのグラフである。図8を参照する
と、A線は、酸化剤窒酸、増強剤弗化水素及び脱イオン
水が混合されたエッチング液のタングステン膜に対する
エッチング速度を示すもので、酸化剤窒酸の組成比が増
加するほどエッチング速度が速いことを示す。
【0048】B線は、酸化剤過酸化水素、増強剤水酸化
アンモニウム及び脱イオン水が混合されたエッチング液
のタングステン膜に対するエッチング速度を示すもの
で、酸化剤過酸化水素の組成比が増加するほどエッチン
グ速度が遅いということを示す。
【0049】図9は、本発明の半導体素子の製造方法を
遂行するためのスピンエッチング装置の概略的な構成図
である。図9で見るように、スピンエッチング装置20
0は、モータ211、スピンチャック212、ボール2
13、複数個の噴射ノズル214、クランプ215、ヒ
ータ216、ドレーン管217、レギュレータ218及
び窒素ガス管219を備えてなる。
【0050】スピンチャック212は、半導体基板21
0の下部に位置し、エッチング液を供給する噴射ノズル
214は半導体基板210上部に位置する。噴射ノズル
214は、エッチング液を半導体基板210に供給しな
がらスピンチャック212の左側または右側に運動する
ことができる。
【0051】噴射ノズル214の一つは脱イオン水のよ
うな洗浄液用で使用することができる。ボール213
は、スピンチャック212を包みながら工程中、エッチ
ング液が外部に漏れることを防止する。窒素ガス管21
9を通じて供給される加熱された窒素ガスはスピンチャ
ック212に供給されて半導体基板210をスピンチャ
ック212から約2mm程度持ち上げるし、半導体基板
210を加熱させる役割をする。
【0052】前述したように窒素ガスは、特に半導体基
板210の後面を処理するのに有用である。ヒータ21
6は、窒素ガスの温度を制御するために使用される。ま
た、スピンエッチング装置200は、エッチング液の温
度を制御するための他のヒータ(表示しない)を備える
ことができる。
【0053】本発明では半導体基板210の加熱のため
の好ましいガスで窒素ガスを言及したが、他の不活性ガ
スも使用することができる。不活性ガスはエッチング工
程に何の影響も与えないからである。エッチング液の温
度は20〜90℃範囲で、より好ましくはエッチング対
象膜のエッチング速度を向上させるために30〜70℃
の範囲が維持できるようにする。
【0054】窒素ガスの好ましい温度範囲も30〜70
℃である。もしも、エッチング液は特定の工程温度を維
持するが、半導体基板210がエッチング液と同一な温
度を維持しないと、エッチング液と半導体基板210の
間に温度の差が発生してエッチング液が工程温度を維持
しなくなり、エッチング対象膜のエッチング速度が低く
なる結果を招来する。これはエッチング工程の後、エッ
チング対象膜が不均一なエッチング表面を有するように
なる原因となる。
【0055】噴射ノズル214から半導体基板210に
供給されるエッチング液の温度が低くなることは、エッ
チング液が半導体基板210の表面に沿って広がること
に起因したもので、半導体基板210のそれぞれの地点
の温度が異なるからである。温度の差の結果として、エ
ッチング液が最初に接触する半導体基板210の領域
は、エッチング液が半導体基板210の表面に広がり、
後で接触される半導体基板210の領域より高いエッチ
ング速度を有する。
【0056】温度差は、次世代直径300mmを有する
ウェーハのように直径が大きいウェーハに対してさらに
深刻である。これはウェーハの直径が大きければ大きい
ほどエッチング液がウェーハ表面を横切りながら広がる
移動距離が長いからである。従って、本発明は半導体基
板の裏面に加熱された窒素ガスの供給、スピンチャック
212内部のヒータの装着、工程チャンバーの密封など
のような工程環境を組成することで均一な工程条件を調
整し均一な工程条件を提供するための多様な方法を提供
する。
【0057】従って、エッチング液の供給量は、0.1
〜2.5l/minであるし、エッチング液は、半導体
基板の中心を基準に左右側の内一側で噴射ノズル214
がブームスイングを遂行しながら供給され得る。ブーム
スイングは、エッチング液を供給しながら半導体基板上
を繰り返し動くノズル214の運動を意味する。
【0058】半導体基板210の中心から、左側へのブ
ームスイングは(−)、半導体基板210の中心から右
側へのブームスイングは(+)に示し単位はmmであ
る。本発明でのブームスイングの領域は0〜(±)80
である。即ち、ノズル214は、半導体基板210の中
心から左側または右側に80mm離れた地点まで反復運
動しながらエッチング液を半導体基板210上に供給す
る。
【0059】ブームスイングは、エッチングされる薄膜
のエッチング均一度に影響を与える工程要素であるので
最適化されることが好ましい。ブームスイングは、遠距
離ブームスイングと、近距離ブームスイングを順次的に
連続して遂行することが好ましい。
【0060】遠距離ブームスイングは、噴射ノズル21
4が移動可能な最大地点まで運動するブームスイングで
ある。反面、近距離ブームスイングは噴射ノズル214
が遠距離ブームスイングより短い距離を運動するのであ
る。図10は、半導体基板上で多様な位置を運動するブ
ームスイングによるエッチング速度を示すグラフであ
る。
【0061】グラフは酸化剤窒酸、増強剤弗化水素及び
脱イオン水が混合されたエッチング液組成物を使用して
タングステン薄膜をエッチングする場合のエッチング速
度を示す。C線は、噴射ノズル214を半導体基板の中
央に固定させて、エッチング液組成物を半導体基板上に
供給する場合のエッチング速度を示す。C線は半導体基
板の中央領域のエッチング速度が相対的に縁部位より高
いことを示す。
【0062】D線は、噴射ノズル214が遠距離ブーム
スイングを遂行しながら、エッチング液組成物を半導体
基板上に供給する場合のエッチング速度を示す。D線
は、半導体基板の縁部位のエッチング速度が相対的に中
央領域より高いことが分かる。E線は、ノズル214を
遠距離ブームスイングと近距離ブームスイングを順次的
に連続して遂行しながら、エッチング液を半導体基板上
に供給する場合のエッチング速度を示す。E線は、半導
体基板の中央領域と縁部位領域のエッチング速度がほと
んど同じで水平線をなすことを示す。
【0063】図11は、多様なブームスイングに対する
エッチング速度とエッチング均一度を示すグラフであ
る。グラフは、酸化剤窒酸、増強剤弗化アンモニウム及
び脱イオン水が含まれたエッチング液を使用してタング
ステン薄膜をエッチングする場合を示す。F線は、エッ
チング均一度を示し、棒グラフエッチング速度を示す。
【0064】エッチング速度は、所定の時間の間エッチ
ング液によってエッチングされるエッチング対象膜の厚
さを示す。エッチング均一度は、エッチングが完了され
た後、半導体基板上の中心部、縁部、及び中心部と縁部
の中間地点等のような複数の地点でのエッチング後のエ
ッチング対象膜の厚さの偏差の程度を示す。従って、偏
差の程度が低ければ低いほど、エッチングが均一にでき
たことを示す。
【0065】図11で見るように、ブームスイングが遠
距離ブームスイングと近距離ブームスイングを順次的に
連続して遂行する場合エッチング速度が高く、エッチン
グ均一度が向上されることが分かる。ブームスイングが
−20〜0の場合、エッチング速度は約540Å/mi
nでエッチング率は工程条件に満足されるが、エッチン
グ均一度は10%として非常に高いし、ブームスイング
が−40〜0の場合は、エッチング速度は低く、エッチ
ング均一度は高いのでエッチング工程に適用できないと
いうことが分かる。
【0066】反面、ブームスイングを、−40〜0であ
る場合と、−20〜0である場合を連続して遂行する場
合、エッチング速度は約540Å/minであるし、エ
ッチング均一度は、約1%として十分に工程に適用する
ことができることが分かる。これは図10のE線は、D
線とC線の結合によって得られることを意味する。もし
も、半導体基板の特定領域のエッチング速度を高くする
場合には、ノズルの留まる時間を長くするか、エッチン
グ液の供給量を多くすることで実現することができる。
本発明でエッチング液の供給時、回転チャックの回転速
度は200〜5000rpmが好ましい。
【0067】(第1実施例)本実施例は、伝導体プラグ
形成方法に関するものである。実施例は、CMP工程に
よるウェーハ表面のマイクロスクラッチの発生及びドラ
イエッチバックによるコンタクト抵抗上昇を防止する新
しい伝導体プラグ形成方法を提供する。
【0068】本発明による伝導体プラグ形成方法は、半
導体基板上に所定の絶縁膜を形成する段階と、絶縁膜内
にコンタクトホールを形成する段階と、コンタクトホー
ルを埋没させながら絶縁膜上に所定の伝導体膜を形成す
る段階と、伝導体膜が形成された半導体基板を回転させ
る段階と、回転する半導体基板上にH22,O2,IO4
-,BrO3,ClO3,S28 -,KIO3,H5IO6
KOH及びHNO3からなるグループの中から選択され
た少なくとも一つ以上の酸化剤、HF,HN4OH,H3
PO4,H2SO4,NH4F及びHClからなるグループ
の中から選択された少なくとも一つ以上の増強剤及び緩
衝液を所定の比率で混合したエッチング液を供給して伝
導体膜がコンタクトホール内にのみ存在し、絶縁膜上に
は存在しないように伝導体膜をエッチングする段階を備
えてなる。
【0069】伝導体膜は、タングステン膜または銅膜で
あり得る。伝導体プラグは絶縁膜に形成されたコンタク
トホールを通じて下部伝導体膜と、上部伝導体膜を連結
させる機能を遂行する。伝導体プラグ形成方法は、まず
エッチングする伝導体膜が形成されている半導体基板2
10を回転可能なスピンチャック212上に位置させた
後、所定の速度に回転させる。
【0070】継続して、回転する半導体基板210の上
部に位置した噴射ノズル214を通じてエッチング液を
供給して半導体基板210上の伝導体膜をエッチングし
て、伝導体膜がコンタクトホール内にのみ存在し、絶縁
膜上には存在しないようにする。即ち、本発明はスピン
チャック212の回転による半導体基板210の遠心力
と伝導体膜と優秀な反応性を有する所定のエッチング液
によって、伝導体膜の水平方向へのエッチングモメンタ
ムが増加して半導体基板上の伝導体膜がエッチングされ
る。
【0071】スピンチャック212の回転速度が速けれ
ば速いほど水平方向へのエッチングモメンタムはさらに
増加して、伝導体膜のエッチング速度とエッチング均一
度が向上し、エッチングされる伝導体膜表面に不必要な
ボイド(void)の発生を防止できる。半導体基板2
10上にエッチング液を供給する段階は、二つ以上の段
階に分けて遂行することが好ましい。即ち、エッチング
速度が速いエッチング液を供給する第1供給段階及び第
1供給段階後、第1供給段階で使用するエッチング液よ
りエッチング速度が遅いエッチング液を供給する第2供
給段階に分けることができる。
【0072】図12から図17は、本発明の第1実施例
による半導体素子の製造方法によってタングステンプラ
グ形成工程を説明するための工程断面図で、タングステ
ンプラグ形成と、タングステンプラグ形成時、アライン
マークまたはスクライブラインの形成過程を示す。図面
には素子パターンが形成されるセル部Cと、アラインマ
ーク等が形成されるぺリ部Pが分離して図示されてい
る。
【0073】図12を参照すると、所定間隔分、離隔さ
れた多数の局部パターン222が既に形成された半導体
基板220上に、絶縁膜として酸化膜224を形成す
る。局部パターン222は伝導層でポリシリコンパター
ンまたは金属パターンであり得る。酸化膜224は通常
の化学気相蒸着方法で、形成させたシリコンダイオキサ
イド膜であり得るし、ポリシリコンパターンと金属膜の
間の絶縁膜としては一般的にPSGまたは、BPSGが
使用される。本実施例の酸化膜224の厚さは、400
0〜15000Åであり得る。アラインマーク(表示し
ない)が形成されるぺリ部Pにも酸化膜224が形成さ
れる。
【0074】図13を参照すると、酸化膜224にフォ
トレジストを塗布して通常の写真エッチング工程を通じ
て局部パターン222と半導体基板220が露出される
ようにコンタクトホール226を形成させる。この際、
アラインマークまたはスクライブラインを形成するコン
タクトホール226より直径が大きいペリパラルホール
228が形成される。
【0075】図14を参照すると、タングステン膜形成
前に境界金属膜230としてTi/TiN膜(700/
700Å)をコンタクトホール226、ペリパラルホー
ル228及び酸化膜224上に形成する。Ti230a
膜及びTiN230b膜は、通常のスパタリングまたは
化学気相蒸着方法を利用して形成する。境界金属膜23
0は、タングステン膜のコンタクト抵抗を減少させて、
酸化膜224と後続されるタングステン膜の接着力を向
上させる機能をする。また、後続工程のタングステン膜
除去時、ストッパ(Stopper)層として使用され
得る。
【0076】図15を参照すると、コンタクトホール2
26を埋没させながら所定の厚さを有する第1タングス
テン膜232を4000〜7000Å形成する。現在、
コンタクトホール226の内部のみ第1タングステン膜
232を正確に埋没させることができないので、コンタ
クトホール226を埋没させながらペリパラルホール2
28及び酸化膜224の上部に第1タングステン膜23
2を形成させる。ペリパラルホール228はセル部Cの
コンタクトホール226より直径が大きいので第1タン
グステン膜232はペリパラルホール228の底と側壁
に形成される。
【0077】図16を参照すると、第1タングステン膜
232が形成された半導体基板220を図9のスピンチ
ャック212上に位置させた後、回転させると同時に噴
射ノズル214を通じて半導体基板220上に酸化剤窒
酸3〜55重量%、増強剤弗化水素0.2〜35重量
%、及び残量に脱イオン水が含まれたものであり得る
し、好ましくは、酸化剤窒酸10〜45重量%、増強剤
弗化水素1〜24重量%、及び残量に脱イオン水が含ま
れたエッチング液を0.1〜2.5l/minで供給し
ながら第1タングステン膜232をエッチングして第2
タングステン膜233を形成する。
【0078】エッチング液の工程温度は20〜90℃で
あるし、もっとも好ましいのは30〜70℃である。ス
ピンチャック212の回転速度は、200〜5000R
PMで、好ましくは1000〜3000RPMである。
第1タングステン膜232のエッチング速度は70〜2
2000Å/minである。工程時間は、第1タングス
テン膜232の厚さによって異なるし、工程条件によっ
て調整可能である。ここで、第1タングステン膜232
のエッチングの厚さは、本来第1タングステン膜232
の厚さの40〜95%をエッチングできるし、好ましく
は70〜90%である。
【0079】この際、半導体基板220の裏面には30
〜150℃に加熱された窒素ガスを供給して半導体基板
220とエッチング液との温度差を減少させる。従っ
て、エッチング工程の均一度を向上させる。
【0080】図17を参照すると、境界金属膜230上
に第2タングステン膜232が残っている半導体基板2
20を図9のスピンチャック212上に位置させた後、
回転させると同時に噴射ノズル214を通じて、半導体
基板220上に酸化剤過酸化水素0.2〜30重量%、
増強剤水酸化アンモニウム0.01〜30重量%、及び
残量に脱イオン水が含まれたものであり得るし、好まし
は酸化剤過酸化水素0.1〜30重量%、増強剤水酸化
アンモニウム0.01〜29重量%、及び残量に脱イオ
ン水が含まれたエッチング液を0.1〜2.5l/mi
nで供給しながら、残余第2タングステン膜233を除
去してタングステンプラグ235を形成させる。この
際、エッチング液の工程温度は20〜90℃で、スピン
チャック212の回転速度は400〜5000RPMで
あるし、エッチング液のエッチング速度は30〜120
00Å/minである。工程時間は、残余第2タングス
テン膜233の厚さによって異なるし、工程条件によっ
て調整することができる。この際、半導体基板220の
裏面には30〜150℃に加熱された窒素ガスを供給し
て半導体基盤220とエッチング液との温度差を減少さ
せる。
【0081】エッチング工程によってペリパラルホール
228内の第2タングステン膜233と境界金属膜23
0は除去される。即ち、ペリパラルホール228の大き
さは、タングステンプラグ235を形成するコンタクト
ホール226より大きいので、エッチング液を利用した
スピンエッチング時、十分にペリパラルホール228内
にエッチング液が浸水され第2タングステン膜233及
び境界金属膜が除去される。
【0082】前述のようにタングステンプラグ工程を2
段階に二元化して、第1段階ではエッチング速度が速い
弗化水素と窒酸が混合されたエッチング液を使用して第
1タングステン膜232の厚さの40〜95%をエッチ
ングし、第2段階ではエッチング速度が遅い過酸化水素
と水酸化アンモニウムが混合されたエッチング液を使用
して境界金属膜230上の第2タングステン膜233を
エッチングする。従って、コンタクトホール226内部
にのみタングステン膜が効果的に存在するようにしてタ
ングステンプラグ235を形成する。また、タングステ
ンプラグ235を形成するために第1タングステン膜2
32の除去を3次、4次及びそれ以上の多段階に分けて
遂行することができることは当然である。
【0083】タングステンプラグ形成方法は、従来のC
MP方法のように研磨機を、一定の圧力を加えて半導体
基板に接触させた状態で研磨剤を供給して研磨する方法
ではない半導体基板の高速回転力とタングステン膜との
反応性が良いエッチング液を使用して半導体基板の高速
回転による遠心力による半導体基板の水平方向へのエッ
チングモメンタムを増加させてCMP方法によって研磨
することと同じ特性を有するようにする。特に、アライ
ンマーク及びスクライブライン上の各種凹凸パターン等
のようなタングステン膜の厚さの4倍以上の大きさを有
するペリパラルホール内の金属膜がスピンエッチング過
程で全て除去されて後続工程のパーティクル発生が抑制
され、アライン能力が向上される。
【0084】従って、本発明による半導体素子の製造方
法で形成された半導体素子は、半導体基板上に形成され
た所定の素子パターンを絶縁させる絶縁膜と、これらの
素子パターンを互いに電気的に連結させる伝導体プラグ
を含むセル部と、セル部を包みながらセル部内の絶縁膜
と同一な絶縁膜に対して伝導体プラグ形成のためのコン
タクトホール形成と同一なエッチング過程によってエッ
チング形成された配線用各種凹凸パターンが備えられる
ペリパラル部からなる半導体素子において、ペリパラル
部の凹凸パターン内には伝導体プラグを形成し、伝導体
プラグを形成する伝導体膜が存在しない凹凸パターンが
少なくとも一つ以上存在することができる。
【0085】図18は、本発明による半導体素子の製造
方法で形成した多層構造を示す。図18で見るようにプ
ラグ形成方法を連続して遂行し、従来のCMP工程を遂
行しなくても好ましい多層構造F,S,Tを形成するこ
とができる。即ち、第1層構造F上に第2層構造Sの形
成後、平坦化工程の遂行無しにも効率的に第3層構造T
を形成することができる。ここで多層構造は第3層構造
に限定することではない。前述したように、本発明は層
間絶縁膜を平坦化させなくても良好なタングステンプラ
グを形成することができるので工程が簡単で生産性が向
上される。
【0086】(第2実施例)現在、半導体素子の高集積
化によるコンタクトホールの深さは深くなり、直径は小
さくなってコンタクトホール内部に薄膜を充填すること
がさらに難しくなっている。
【0087】従って、コンタクトホールが形成される位
置の下部にパッドを形成させてコンタクトホールの深さ
を浅くすることでコンタクトホールのプロファイルを向
上させることができる。図19から図23は、本発明の
第2実施例によって半導体素子の製造方法によりポリシ
リコンプラグを通じたセルパッド形成工程を説明するた
めの工程断面図である。
【0088】図19を参照すると、セル(Cell)間
の素子分離を目的とするトレンチ分離膜252によって
活性領域及び非活性領域に区分される半導体基板250
上にスペーサ254で囲まれ、所定間隔分、離隔される
複数のゲート電極256上に第1絶縁膜258を形成す
る。即ち、ゲート電極256の間にセルパッド形成時、
前記セルパッド間の絶縁のための第1絶縁膜258を形
成する。第1絶縁膜258はBPSGであり得る。
【0089】図20を参照すると、第1絶縁膜258か
ら第2絶縁膜259を形成するためにCMP工程を遂行
することで第1絶縁膜258を平坦化させる。図21を
参照すると、平坦化された第2絶縁膜259上に、ゲー
ト電極256及び半導体基板250が露出されるように
コンタクトホール260を形成する。即ち、平坦化され
た第2絶縁膜259上にフォトレジストを塗布した後、
通常の写真工程を遂行してフォトレジストパターンを形
成した後、フォトレジストパターンをエッチングマスク
として使用し、コンタクトホール260を形成する。
【0090】図22を参照すると、コンタクトホール2
60を埋没させながら、第2絶縁膜259上に所定の厚
さのポリシリコン膜262を形成する。図23を参照す
ると、第2絶縁膜259の上部表面が露出され、ポリシ
リコン膜262がコンタクトホール260内に存在する
ように、ポリシリコン膜262が形成されている半導体
基板270を図9のスピンチャック212上に位置させ
た後、半導体基板270を回転させると同時にノズル2
14を通じてエッチング液を半導体基板270上に供給
してポリシリコン膜262をエッチングする。
【0091】この際、エッチング液は、酸化剤窒酸3〜
60重量%、増強剤弗化水素0.06〜30重量%、及
び残量に脱イオン水が含まれたものであり得るし、好ま
しくは酸化剤窒酸8〜45重量%、増強剤弗化水素0.
3〜12重量%、及び残量に脱イオン水が含まれたもの
であり得る。
【0092】エッチング液の供給量は、0.1〜2.5
l/minで、エッチング液の工程温度は20〜90℃
で、好ましくは30〜70℃である。スピンチャンク2
12の回転速度は200〜5000RPMであるし、ポ
リシリコン膜262のエッチング速度は30〜4800
0Å/minである。工程時間は、ポリシリコン膜26
2の厚さによって異なるし、工程条件によって調整する
ことができる。前述のように形成されたポリシリコンプ
ラグ263は後続工程のセルパッドとして使用する。
【0093】(第3実施例)現在、半導体素子の高集積
化による多層構造によって素子パターンが形成されるセ
ル部と、セル部の間のぺリ部との段差はさらに大きくな
っている状況である。従って、段差が増加することによ
って写真工程で段差の上層と下層の露光フォーカスを合
わせにくく正確なパターン形成がし難くなっている。そ
れで、段差を除去するためにウェーハの平坦化技術の重
要性が台頭されている。
【0094】図24から図28は、本発明の第3実施例
による半導体素子の製造方法を利用した段差を最小化す
るための平坦化方法を説明するための工程断面図であ
る。まず、図24を参照すると、半導体基盤270上に
形成されたキャパシタ電極272を有する半導体素子の
第1段差H1を示す。第1段差H1は、素子パターンが
形成されるセル部Cとぺリ部Pの間に存在する。
【0095】図25は、第1段差H1が形成されている
半導体基板270上に層間絶縁膜として第1酸化膜27
4が形成されたことを示す断面図である。第1段差H1
のために第1酸化膜274もまたセル部Cとペリ部Pの
間に第2段差H2が形成される。
【0096】段差H1,H2は、素子パターンの形成の
ための写真工程時、段差の下部と上部を同時に満足させ
る最適のフォーカスを合わせることを難しくして後続工
程で素子パターンに不良を発生させる。第1酸化膜27
4はBPSG膜であり得るし、BPSG膜であると制限
することではない。BPSG膜は、化学気相蒸着(CV
D)方法によって形成させることができるし、特に、低
圧化学気相蒸着によって均一なBPSG膜を形成するこ
とができる。
【0097】図26は、第1酸化膜274をフロー平坦
化させて、第2酸化膜275を形成させたことを示す断
面図である。第1酸化膜274を750℃以上の高温
で、第2段差H2を最小化するためにフロー平坦化させ
る。フロー平坦化後、セル部Cの第2酸化膜275の厚
さL2は、本来の第1酸化膜274の厚さLより低くな
った。即ち、第2酸化膜275の第3段差H3は、第1
酸化膜274の第2段差H2より低い。従って、第3段
差H3による第1傾斜角θ1も緩慢である。しかし、高
温フロー平坦化工程は限界を有する。
【0098】図27は、フロー平坦化させた第2酸化膜
275をスピンエッチング方法を使用して平坦化させて
第3酸化膜276を形成させたことを示す断面図であ
る。フロー平坦化させた第2酸化膜275を有する半導
体基板270をスピンチャック212上に位置させた
後、半導体基板270を回転させると同時に噴射ノズル
214を通じてエッチング液を半導体基板270上に供
給して第2酸化膜275をエッチングする。
【0099】この際、エッチング液は、酸化剤窒酸0.
01〜60重量%、増強剤弗化水素0.05〜25重量
%、及び残量に脱イオン水が含まれたものであり得る
し、好ましくは酸化剤窒酸0〜60重量%、増強剤弗化
水素0.5〜12重量%、及び残量に脱イオン水が含ま
れたものであり得る。
【0100】エッチング液の供給量は、0.1〜2.5
l/minであるし、エッチング液の工程温度は20〜
90℃で、好ましくは30〜70℃である。前記スピン
チャック212の回転速度は、200〜5000RPM
で、第2酸化膜275のエッチング速度は30〜520
00Å/minであり得る。工程時間は、第2酸化膜2
75の厚さによって異なるし、工程条件によって調整す
ることができる。
【0101】従って、前記スピンエッチングによって平
坦化された図27の第3酸化膜276と図26第2酸化
膜275を比較してみると、H3>H4、L2>L4、
L1<L3及びθ1>θ2の関係が分かる。その結果、
第4段差H4及び第2傾斜角θ2はスピンエッチングに
よる平坦化を遂行することで最小化された。
【0102】第4段差H4は、スピンチャックの回転速
度を増加させることができるほど第2傾斜角θ2は小さ
くなってさらに最小化される。しかし、回転速度は、無
限定増加には限界があるので、本発明で言及する回転速
度の増加は、エッチング液と第2酸化膜275の反応が
充分に存在する範囲を言及する。スピンエッチングによ
って除去される酸化膜の厚さはL2−L4である。
【0103】図28は、スピンエッチングによって平坦
化された第3酸化膜276上にフォトレジストパターン
278が形成されたことを示す断面図である。フォトレ
ジストパターン278は、第3酸化膜276上にフォト
レジストを塗布した後、写真工程を遂行して形成する。
従って、前述のように本来の第1酸化膜274の上部と
下部の段差H1を最小化させることで後続工程の写真工
程で焦点深度(DOF:Depth Of Focus)
を向上させることができる。
【0104】前述したように第1実施例、第2実施例及
び第3実施例が示す本発明は、金属膜プラグ形成、ポリ
シリコンプラグ形成及び層間絶縁膜の段差の最小化工程
時、従来のCMP方法のように半導体基板を研磨パッド
に接触させた状態で研磨剤を供給しながら研磨機を使用
して回転運動させながら物理化学的に半導体基板を全面
研磨する方法とは異なって、特定の速度に回転する半導
体基板上にエッチング対象膜との反応が優秀な特定のエ
ッチング液を供給して、回転による遠心力によって半導
体基板の水平方向へのエッチングモメンタムを増加させ
てエッチング対象膜をエッチングすることにその特徴が
ある。
【0105】また、本発明は、伝導体プラグ製造時、層
間絶縁膜を平坦化させなくても良好な伝導体プラグを形
成することができるので製造工程の生産性を向上させる
ことができる。そして、アラインマーク及びスクライブ
ライン上の各種凹凸パターン等のような伝導体膜厚さの
4倍以上の大きさを有するホールパターン内部の伝導体
膜がエッチング過程で完全に除去されて後続工程でパー
ティクル発生を抑制し、アライン能力が向上され、研磨
剤による半導体基板のマイクロスクラッチ発生及び半導
体基板の割れ等の問題を解決することができる。そし
て、本発明は、半導体基板の回転力とエッチング液の供
給量、噴射圧力、ノズルのブームスイングの変化等を調
整することでエッチング特性を容易に可変させることが
できる。
【0106】
【発明の効果】従って、半導体素子製造時、製造工程の
単純化、素子の信頼性向上及び製造工程の原価を節減さ
せる効果がある。以上で、本発明は記載された具体例に
ついてのみ詳細に説明したが、本発明の技術思想範囲内
で多様な変形および修正が可能であることは当業者にと
って明白なことであり、このような変形および修正が添
付された特許請求範囲に属するのは当然である。
【図面の簡単な説明】
【図1】従来の半導体素子の製造方法を遂行するための
概略的なCMP装置の構成図である。
【図2】従来の半導体素子の製造方法によってタングス
テンプラグの製造方法を説明するための工程断面図であ
る。
【図3】従来の半導体素子の製造方法によってタングス
テンプラグの製造方法を説明するための工程断面図であ
る。
【図4】従来の半導体素子の製造方法によってタングス
テンプラグの製造方法を説明するための工程断面図であ
る。
【図5】従来の半導体素子の製造方法によってタングス
テンプラグの製造方法を説明するための工程断面図であ
る。
【図6】従来の半導体素子の製造方法によってタングス
テンプラグの製造方法を説明するための工程断面図であ
る。
【図7】従来の半導体素子の製造方法によってタングス
テンプラグの製造方法を説明するための工程断面図であ
る。
【図8】エッチング液の組成比に対するタングステン膜
のエッチング速度の傾向を説明するためのグラフであ
る。
【図9】本発明の半導体素子の製造方法を遂行するため
の概略的なスピンエッチング装置の構成図である。
【図10】ブームスイングによるエッチング率を示すグ
ラフである。
【図11】多様なブームスイングに対するエッチング率
と、エッチング均一度を示すグラフである。
【図12】本発明の半導体素子の製造方法によってタン
グステンプラグの製造方法を説明するための工程断面図
である。
【図13】本発明の半導体素子の製造方法によってタン
グステンプラグの製造方法を説明するための工程断面図
である。
【図14】本発明の半導体素子の製造方法によってタン
グステンプラグの製造方法を説明するための工程断面図
である。
【図15】本発明の半導体素子の製造方法によってタン
グステンプラグの製造方法を説明するための工程断面図
である。
【図16】本発明の半導体素子の製造方法によってタン
グステンプラグの製造方法を説明するための工程断面図
である。
【図17】本発明の半導体素子の製造方法によってタン
グステンプラグの製造方法を説明するための工程断面図
である。
【図18】本発明の半導体素子の製造方法によって形成
される多層構造を説明するための工程断面図である。
【図19】本発明の半導体素子の製造方法によってポリ
シリコンプラグを通じたセルパッド形成工程を説明する
ための工程断面図である。
【図20】本発明の半導体素子の製造方法によってポリ
シリコンプラグを通じたセルパッド形成工程を説明する
ための工程断面図である。
【図21】本発明の半導体素子の製造方法によってポリ
シリコンプラグを通じたセルパッド形成工程を説明する
ための工程断面図である。
【図22】本発明の半導体素子の製造方法によってポリ
シリコンプラグを通じたセルパッド形成工程を説明する
ための工程断面図である。
【図23】本発明の半導体素子の製造方法によってポリ
シリコンプラグを通じたセルパッド形成工程を説明する
ための工程断面図である。
【図24】本発明の半導体素子の製造方法によって平坦
化工程を説明するための工程断面図である。
【図25】本発明の半導体素子の製造方法によって平坦
化工程を説明するための工程断面図である。
【図26】本発明の半導体素子の製造方法によって平坦
化工程を説明するための工程断面図である。
【図27】本発明の半導体素子の製造方法によって平坦
化工程を説明するための工程断面図である。
【図28】本発明の半導体素子の製造方法によって平坦
化工程を説明するための工程断面図である。
【符号の説明】
100、110、220、250、270 半導体基板 102 研磨ヘッド 104 研磨テーブル 106 スラリ供給管 108 研磨パッド 112、222 局部パターン 114、224 酸化膜 116、226、260 コンタクトホール 118、228 ペリパラルホール 120、230 境界金属膜 120a、230a チタン膜 120b、230b チタンナイトライド膜 122 タングステン膜 123、235 タングステンプラグ 200 エッチング装置 211 モータ 212 スピンチャック 213 ボール 215 クランプ 216 ヒータ 217 ドレーン管 218 レギュレータ 219 窒素ガス管 232 第1タングステン膜 233 第2タングステン膜 214 噴射ノズル 252 トレンチ分離膜 254 スペーサ 256 ゲート電極 258 第1絶縁膜 259 第2絶縁膜 262 ポリシリコン膜 263 ポリシリコンプラグ 272 キャパシタ電極 274 第1酸化膜 275 第2酸化膜 276 第3酸化膜 278 フォトレジストパターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 黄 景碩 大韓民国京畿道水原市八達区梅灘4洞208 −63番地 (72)発明者 吉 俊仍 大韓民国京畿道華城郡東灘面睦里243番地 (72)発明者 朴 相五 大韓民国京畿道烏山市園洞翰注アパート 103−106号 (72)発明者 金 大勲 大韓民国京畿道龍仁市器興邑農書里山24番 地男子寄宿舎マロニエ206号 (72)発明者 全 相文 大韓民国城南市盆唐区九美洞エルジーアパ ート205−1802号 (72)発明者 ▲鄭▼ 昊均 大韓民国京畿道龍仁市水枝邑三星一次アパ ート103−406号

Claims (30)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に所定の絶縁膜を形成する
    段階と、 前記絶縁膜内にコンタクトホールを形成する段階と、 前記コンタクトホールを埋没しながら前記絶縁膜上に所
    定の伝導体膜を形成する段階と、 前記伝導体膜が形成された半導体基板を回転させる段階
    と、 前記回転する半導体基板上にH22,O2,IO4 -,B
    rO3,ClO3,S2 8 -,KIO3,H5IO6,KOH
    及びHNO3からなるグループの中から選択された少な
    くとも一つ以上の酸化剤、HF,HN4OH,H3
    4,H2SO4,NH4F及びHClからなるグループの
    中から選択された少なくとも一つ以上の増強剤、並びに
    緩衝液を所定の比率で混合したエッチング液を供給し
    て、前記伝導体膜が前記コンタクトホール内にのみ存在
    し、前記絶縁膜上には存在しないように前記伝導体膜を
    エッチングする段階と、 を含むことを特徴とする半導体素子の製造方法。
  2. 【請求項2】 前記緩衝液は脱イオン水であることを特
    徴とする請求項1に記載の半導体素子の製造方法。
  3. 【請求項3】 前記伝導体膜はタングステン膜、銅膜ま
    たは多結晶シリコン膜であることを特徴とする請求項1
    に記載の半導体素子の製造方法。
  4. 【請求項4】 前記タングステン膜を形成する前には、
    前記コンタクトホールを含めて前記半導体基板全面に境
    界金属膜を形成させる段階をさらに含むことを特徴とす
    る請求項3に記載の半導体素子の製造方法。
  5. 【請求項5】 前記境界金属膜はTi,TiN,Ti/
    TiN,Ta,TaNまたはTa/TaNであることを
    特徴とする請求項4に記載の半導体素子の製造方法。
  6. 【請求項6】 前記エッチング液は、前記半導体基板の
    上部に位置し半導体基板の中心を基準に左右側の内の一
    側でブームスイングを遂行するノズルを通じて供給され
    ることを特徴とする請求項1に記載の半導体素子の製造
    方法。
  7. 【請求項7】 前記エッチング液の温度は、20℃〜9
    0℃であることを特徴とする請求項1に記載の半導体素
    子の製造方法。
  8. 【請求項8】 前記半導体基板は、前記エッチング液の
    供給時、前記エッチング液の温度の変化を最小化するた
    めに前記エッチング液の温度の範囲に加熱されることを
    特徴とする請求項7に記載の半導体素子の製造方法。
  9. 【請求項9】 前記エッチング液は、酸化剤窒酸0.0
    1〜30重量%、増強剤弗化アンモニウム0.01〜3
    0重量%、及び残量に脱イオン水が含まれてなることを
    特徴とする請求項3に記載の半導体素子の製造方法。
  10. 【請求項10】 前記エッチング液は、酸化剤窒酸3〜
    55重量%、増強剤弗化水素0.2〜35重量%、及び
    残量に脱イオン水が含まれてなることを特徴とする請求
    項3に記載の半導体素子の製造方法。
  11. 【請求項11】 前記エッチング液は、酸化剤過酸化水
    素0.2〜30重量%、増強剤水酸化アンモニウム0.
    01〜30重量%、及び残量に脱イオン水が含まれてな
    ることを特徴とする請求項3に記載の半導体素子の製造
    方法。
  12. 【請求項12】 前記エッチング液は、酸化剤窒酸3〜
    60重量%、増強剤弗化水素0.06〜30重量%、及
    び残量に脱イオン水が含まれてなることを特徴とする請
    求項3に記載の半導体素子の製造方法。
  13. 【請求項13】 前記伝導体膜のエッチングは、少なく
    とも二つのエッチング工程を遂行することを特徴とする
    請求項1に記載の半導体素子の製造方法。
  14. 【請求項14】 半導体基板上に素子パターン構造を形
    成する段階と、 前記素子パターン構造を含む半導体基板全面に層間絶縁
    膜を形成する段階と、 前記半導体基板を回転させる段階と、 前記回転する半導体基板上にH22,O2,IO4 -,B
    rO3,ClO3,S2 8 -,KIO3,H5IO6,KOH
    及びHNO3からなるグループの中から選択された少な
    くとも一つ以上の酸化剤、HF,HN4OH,H3
    4,H2SO4,NH4F及びHClからなるグループの
    中から選択された少なくとも一つ以上の増強剤、並びに
    緩衝液を所定の比率で混合したエッチング液を供給し
    て、前記層間絶縁膜が平坦になるように前記層間絶縁膜
    をエッチングする段階と、 を含むことを特徴とする半導体素子の製造方法。
  15. 【請求項15】 前記層間絶縁膜は、酸化膜、窒化膜、
    BPSG膜、PSG膜及びTEOS膜からなるグループ
    の中から選択された一つであることを特徴とする請求項
    14に記載の半導体素子の製造方法。
  16. 【請求項16】 前記エッチング液は、酸化剤窒酸0.
    01〜60重量%、増強剤弗化水素0.05〜25重量
    %、及び残量に脱イオン水が含まれてなることを特徴と
    する請求項15に記載の半導体素子の製造方法。
  17. 【請求項17】 前記エッチング液は、酸化剤窒酸0.
    01〜30重量%、増強剤弗化アンモニウム0.01〜
    30重量%、及び残量に脱イオン水が含まれてなること
    を特徴とする請求項15に記載の半導体素子の製造方
    法。
  18. 【請求項18】 前記半導体基板の回転速度は200〜
    5000RPMであることを特徴とする請求項14に記
    載の半導体素子の製造方法。
  19. 【請求項19】 前記エッチング液は、前記半導体基板
    の上部に位置し、半導体基板の中心を基準に左右側の内
    の一側でブームスイングを遂行することができるノズル
    を通じて供給されることを特徴とする請求項14に記載
    の半導体素子の製造方法。
  20. 【請求項20】 前記ブームスイングは、遠距離のブー
    ムスイングと近距離のブームスイングを順次的に連続し
    て遂行することを特徴とする請求項19に記載の半導体
    素子の製造方法。
  21. 【請求項21】 前記半導体基板は、前記エッチング液
    の供給時、前記エッチング液の温度の変化を最小化する
    ために前記エッチング液の温度範囲に加熱されることを
    特徴とする請求項14に記載の半導体素子の製造方法。
  22. 【請求項22】 半導体基板上に所定の絶縁膜を形成す
    る段階と、 前記絶縁膜内にコンタクトホールを形成する段階と、 前記コンタクトホールを埋没させながら前記絶縁膜上に
    所定のカバリング膜を形成する段階と、 前記半導体基板を回転させる段階と、 前記半導体基板の裏面に加熱されたガスを供給して前記
    半導体基板を加熱させる段階と、 前記回転する半導体基板上にエッチング液を供給して、
    前記カバリング膜が前記コンタクトホール内にのみ存在
    し、前記絶縁膜上には存在しないように前記カバリング
    膜をエッチングする段階と、 を含むことを特徴とする半導体素子の製造方法。
  23. 【請求項23】 前記エッチング液は、H22,O2
    IO4 -,BrO3,ClO3,S28 -,KIO3,H5
    6,KOH及びHNO3からなるグループの中から選択
    された少なくとも一つ以上の酸化剤、HF,HN4
    H,H3PO4,H2SO4,NH4F及びHClからなる
    グループの中から選択された少なくとも一つ以上の増強
    剤、並びに緩衝液が所定の比率で混合したことを特徴と
    する請求項22に記載の半導体素子の製造方法。
  24. 【請求項24】 前記緩衝液は、脱イオン水であること
    を特徴とする請求項23に記載の半導体素子の製造方
    法。
  25. 【請求項25】 前記カバリング膜は、伝導体膜または
    層間絶縁膜であることを特徴とする請求項22に記載の
    半導体素子の製造方法。
  26. 【請求項26】 前記加熱されたガスは、不活性ガス
    で、温度は20℃〜90℃であることを特徴とする請求
    項22に記載の半導体素子の製造方法。
  27. 【請求項27】 前記エッチング液は、前記半導体基板
    の上部に位置し半導体基板の中心を基準に左右側の内の
    一側でブームスイングを遂行するノズルを通じて供給さ
    れることを特徴とする請求項22に記載の半導体素子の
    製造方法。
  28. 【請求項28】 前記エッチング液の温度は20℃〜9
    0℃であることを特徴とする請求項22に記載の半導体
    素子の製造方法。
  29. 【請求項29】 半導体基板上に形成された素子パター
    ンを互いに電気的に連結させる伝導体プラグ等を含むセ
    ル部と、前記伝導体プラグ形成のためのコンタクトホー
    ル形成工程と同一の工程によって形成されたスクライブ
    ライン及びアラインマークのためのホールパターンを含
    むペリ部とからなる半導体素子において、 前記ペリ部のホールパターン内には前記セル部の伝導体
    プラグを形成する伝導体物質が存在しないことを特徴と
    する半導体素子。
  30. 【請求項30】 前記伝導体は、タングステン膜、銅膜
    または多結晶シリコン膜であることを特徴とする請求項
    29に記載の半導体素子。
JP17850599A 1998-06-25 1999-06-24 半導体素子の製造方法 Expired - Fee Related JP4180741B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR19980024232 1998-06-25
KR1019980031544A KR100271769B1 (ko) 1998-06-25 1998-08-03 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자
KR1998P24232 1998-08-03
KR1998P31544 1998-08-03

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2004310392A Division JP4343084B2 (ja) 1998-06-25 2004-10-26 半導体素子の製造方法
JP2004310391A Division JP2005057304A (ja) 1998-06-25 2004-10-26 半導体素子

Publications (2)

Publication Number Publication Date
JP2000031114A true JP2000031114A (ja) 2000-01-28
JP4180741B2 JP4180741B2 (ja) 2008-11-12

Family

ID=26633814

Family Applications (3)

Application Number Title Priority Date Filing Date
JP17850599A Expired - Fee Related JP4180741B2 (ja) 1998-06-25 1999-06-24 半導体素子の製造方法
JP2004310391A Pending JP2005057304A (ja) 1998-06-25 2004-10-26 半導体素子
JP2004310392A Expired - Fee Related JP4343084B2 (ja) 1998-06-25 2004-10-26 半導体素子の製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2004310391A Pending JP2005057304A (ja) 1998-06-25 2004-10-26 半導体素子
JP2004310392A Expired - Fee Related JP4343084B2 (ja) 1998-06-25 2004-10-26 半導体素子の製造方法

Country Status (5)

Country Link
JP (3) JP4180741B2 (ja)
KR (1) KR100271769B1 (ja)
DE (1) DE19928570B4 (ja)
NL (1) NL1012430C2 (ja)
TW (1) TW478130B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043201A (ja) * 2000-07-28 2002-02-08 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP2004186698A (ja) * 2002-12-05 2004-07-02 Samsung Electronics Co Ltd 選択的な膜除去のための洗浄溶液及びその洗浄溶液を使用してシリサイド工程で膜を選択的に除去する方法
US6916743B2 (en) 2001-07-19 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device and method for manufacturing thereof
JP2009044129A (ja) * 2007-07-13 2009-02-26 Tokyo Ohka Kogyo Co Ltd 窒化チタン剥離液、及び窒化チタン被膜の剥離方法
US8466071B2 (en) 2006-01-31 2013-06-18 Sumco Corporation Method for etching single wafer
US8623236B2 (en) 2007-07-13 2014-01-07 Tokyo Ohka Kogyo Co., Ltd. Titanium nitride-stripping liquid, and method for stripping titanium nitride coating film

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4240424B2 (ja) 1998-10-23 2009-03-18 エルジー ディスプレイ カンパニー リミテッド エッチング剤及びこれを用いた電子機器用基板の製造方法
US20010054706A1 (en) * 1999-07-19 2001-12-27 Joseph A. Levert Compositions and processes for spin etch planarization
KR100641950B1 (ko) * 2000-06-27 2006-11-02 주식회사 하이닉스반도체 반도체소자의 콘택플러그 형성방법
KR100372647B1 (ko) * 2000-10-13 2003-02-19 주식회사 하이닉스반도체 다마신 금속게이트 형성방법
AU2001296420A1 (en) * 2000-11-28 2002-06-11 Lightcross, Inc Formation of a smooth surface on an optical component
KR100881388B1 (ko) * 2002-11-04 2009-02-05 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP4355201B2 (ja) * 2003-12-02 2009-10-28 関東化学株式会社 タングステン金属除去液及びそれを用いたタングステン金属の除去方法
US7351642B2 (en) 2005-01-14 2008-04-01 Infineon Technologies Richmond, Lp Deglaze route to compensate for film non-uniformities after STI oxide processing
KR100624089B1 (ko) 2005-07-12 2006-09-15 삼성전자주식회사 패턴 형성 방법, 이를 이용한 다중게이트 산화막 및 플래쉬메모리 셀의 제조 방법
KR101264421B1 (ko) 2005-12-09 2013-05-14 동우 화인켐 주식회사 금속막 식각용액
JP4906417B2 (ja) * 2006-07-11 2012-03-28 ラピスセミコンダクタ株式会社 半導体装置の製造方法
KR100860367B1 (ko) * 2006-08-21 2008-09-25 제일모직주식회사 금속실리사이드막 대비 실리콘 산화막에 대한 상대적인 식각 선택성이 향상된 식각용액
JP5017709B2 (ja) 2006-09-07 2012-09-05 ジルトロニック アクチエンゲゼルシャフト シリコンウェーハのエッチング方法および半導体シリコンウェーハの製造方法
JP5439466B2 (ja) * 2011-12-26 2014-03-12 富士フイルム株式会社 シリコンエッチング方法、これに用いられるシリコンエッチング液、及びそのキット
KR101554190B1 (ko) 2011-12-27 2015-09-18 후지필름 가부시키가이샤 반도체 기판 제품의 제조방법 및 이것에 이용되는 에칭방법
JP2014146623A (ja) * 2013-01-25 2014-08-14 Fujifilm Corp 半導体基板のエッチング方法、エッチング液及び半導体素子の製造方法
JP6454605B2 (ja) 2015-06-01 2019-01-16 東芝メモリ株式会社 基板処理方法および基板処理装置
JP6917807B2 (ja) * 2017-07-03 2021-08-11 東京エレクトロン株式会社 基板処理方法
JP7398969B2 (ja) 2019-03-01 2023-12-15 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5217995B2 (ja) * 1972-02-18 1977-05-19
JPS524140A (en) * 1975-06-28 1977-01-13 Victor Co Of Japan Ltd Data presentation system
US4345969A (en) * 1981-03-23 1982-08-24 Motorola, Inc. Metal etch solution and method
US4415606A (en) * 1983-01-10 1983-11-15 Ncr Corporation Method of reworking upper metal in multilayer metal integrated circuits
US4806504A (en) * 1986-09-11 1989-02-21 Fairchild Semiconductor Corporation Planarization method
GB2212979A (en) * 1987-12-02 1989-08-02 Philips Nv Fabricating electrical connections,particularly in integrated circuit manufacture
US4804438A (en) * 1988-02-08 1989-02-14 Eastman Kodak Company Method of providing a pattern of conductive platinum silicide
JPH0322428A (ja) * 1989-06-19 1991-01-30 Nec Kyushu Ltd 半導体装置の製造装置
US5279704A (en) * 1991-04-23 1994-01-18 Honda Giken Kogyo Kabushiki Kaisha Method of fabricating semiconductor device
US5486234A (en) * 1993-07-16 1996-01-23 The United States Of America As Represented By The United States Department Of Energy Removal of field and embedded metal by spin spray etching
US5340437A (en) * 1993-10-08 1994-08-23 Memc Electronic Materials, Inc. Process and apparatus for etching semiconductor wafers
KR950019922A (ko) * 1993-12-28 1995-07-24 김주용 다결정실리콘 습식식각용액
US5449639A (en) * 1994-10-24 1995-09-12 Taiwan Semiconductor Manufacturing Company Ltd. Disposable metal anti-reflection coating process used together with metal dry/wet etch
JP3459137B2 (ja) * 1995-04-06 2003-10-20 日曹エンジニアリング株式会社 枚葉式スピンエッチング方法
US5863828A (en) * 1996-09-25 1999-01-26 National Semiconductor Corporation Trench planarization technique
KR100205321B1 (ko) * 1996-12-30 1999-07-01 구본준 크랙방지 패턴을 갖는 반도체소자의 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043201A (ja) * 2000-07-28 2002-02-08 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6916743B2 (en) 2001-07-19 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device and method for manufacturing thereof
JP2004186698A (ja) * 2002-12-05 2004-07-02 Samsung Electronics Co Ltd 選択的な膜除去のための洗浄溶液及びその洗浄溶液を使用してシリサイド工程で膜を選択的に除去する方法
US8466071B2 (en) 2006-01-31 2013-06-18 Sumco Corporation Method for etching single wafer
JP2009044129A (ja) * 2007-07-13 2009-02-26 Tokyo Ohka Kogyo Co Ltd 窒化チタン剥離液、及び窒化チタン被膜の剥離方法
US8623236B2 (en) 2007-07-13 2014-01-07 Tokyo Ohka Kogyo Co., Ltd. Titanium nitride-stripping liquid, and method for stripping titanium nitride coating film

Also Published As

Publication number Publication date
TW478130B (en) 2002-03-01
DE19928570B4 (de) 2008-04-10
KR100271769B1 (ko) 2001-02-01
JP2005057304A (ja) 2005-03-03
NL1012430C2 (nl) 2004-10-13
JP2005045285A (ja) 2005-02-17
JP4343084B2 (ja) 2009-10-14
NL1012430A1 (nl) 2000-01-04
KR20000004840A (ko) 2000-01-25
JP4180741B2 (ja) 2008-11-12
DE19928570A1 (de) 1999-12-30

Similar Documents

Publication Publication Date Title
JP2000031114A (ja) 半導体素子の製造方法及び半導体素子
US6232228B1 (en) Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method
US5700383A (en) Slurries and methods for chemical mechanical polish of aluminum and titanium aluminide
US6140233A (en) Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices thereby
US6946397B2 (en) Chemical mechanical polishing process with reduced defects in a copper process
US5516346A (en) Slurries for chemical mechanical polishing
US6444569B2 (en) Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
US8685857B2 (en) Chemical mechanical polishing method of organic film and method of manufacturing semiconductor device
KR100359552B1 (ko) 반도체 기판의 표면 평탄화 처리 방법 및 절연층에서의 전도성 플러그 생성 방법
JP3904578B2 (ja) 半導体装置の製造方法
US20020151167A1 (en) Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
KR100330024B1 (ko) 금속cmp공정에 의한 균열과 부식을 방지할 수 있는반도체소자의 제조방법
KR100350111B1 (ko) 반도체 장치의 배선 및 이의 제조 방법
US6825117B2 (en) High PH slurry for chemical mechanical polishing of copper
US20060046491A1 (en) CMP polishing method and method for manufacturing semiconductor device
JP3421890B2 (ja) 研磨用スラリーおよび半導体装置の製造方法
KR100433937B1 (ko) 반도체 소자의 평탄화 방법
JP2007306018A (ja) 半導体集積回路装置の製造方法
KR20030002084A (ko) 증진된 화학적 식각을 이용한 텅스텐 플러그 형성방법
JPH10209092A (ja) ウェハ研磨剤およびこれを用いた半導体装置の製造方法
JP2009027198A (ja) 半導体集積回路装置の製造方法
JP2005109327A (ja) 配線形成方法
KR20040001917A (ko) 반도체 소자의 평탄화 방법
KR20040001935A (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050701

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080828

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees