TW478130B - Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made thereby - Google Patents
Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made thereby Download PDFInfo
- Publication number
- TW478130B TW478130B TW087112709A TW87112709A01A TW478130B TW 478130 B TW478130 B TW 478130B TW 087112709 A TW087112709 A TW 087112709A TW 87112709A01 A TW87112709A01 A TW 87112709A01A TW 478130 B TW478130 B TW 478130B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor substrate
- manufacturing
- layer
- patent application
- etching
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 231
- 238000005530 etching Methods 0.000 title claims abstract description 156
- 239000000203 mixture Substances 0.000 title claims abstract description 126
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 70
- 239000010410 layer Substances 0.000 claims abstract description 292
- 239000000758 substrate Substances 0.000 claims abstract description 139
- 239000007800 oxidant agent Substances 0.000 claims abstract description 39
- 239000007853 buffer solution Substances 0.000 claims abstract description 33
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 31
- 239000010937 tungsten Substances 0.000 claims abstract description 31
- 230000001590 oxidative effect Effects 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910017604 nitric acid Inorganic materials 0.000 claims abstract description 14
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims abstract description 7
- 235000011114 ammonium hydroxide Nutrition 0.000 claims abstract description 7
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 134
- 230000008569 process Effects 0.000 claims description 43
- 230000002093 peripheral effect Effects 0.000 claims description 39
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 34
- 239000008367 deionised water Substances 0.000 claims description 33
- 229910021641 deionized water Inorganic materials 0.000 claims description 33
- 230000004888 barrier function Effects 0.000 claims description 31
- 238000011049 filling Methods 0.000 claims description 28
- 239000007789 gas Substances 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 17
- 239000000126 substance Substances 0.000 claims description 17
- 230000002079 cooperative effect Effects 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 9
- 239000007921 spray Substances 0.000 claims description 6
- 238000002156 mixing Methods 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 2
- 239000004575 stone Substances 0.000 claims description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 abstract description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 abstract description 3
- 229910004003 H5IO6 Inorganic materials 0.000 abstract description 2
- TWLXDPFBEPBAQB-UHFFFAOYSA-N orthoperiodic acid Chemical compound OI(O)(O)(O)(O)=O TWLXDPFBEPBAQB-UHFFFAOYSA-N 0.000 abstract description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 abstract 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 abstract 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 abstract 1
- TVWHTOUAJSGEKT-UHFFFAOYSA-N chlorine trioxide Chemical compound [O]Cl(=O)=O TVWHTOUAJSGEKT-UHFFFAOYSA-N 0.000 abstract 1
- 125000002084 dioxo-lambda(5)-bromanyloxy group Chemical group *OBr(=O)=O 0.000 abstract 1
- 239000003623 enhancer Substances 0.000 abstract 1
- 235000011007 phosphoric acid Nutrition 0.000 abstract 1
- 235000011149 sulphuric acid Nutrition 0.000 abstract 1
- 125000000021 trioxo-lambda(7)-iodanyloxy group Chemical group *OI(=O)(=O)=O 0.000 abstract 1
- 238000005498 polishing Methods 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 235000012431 wafers Nutrition 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 239000002002 slurry Substances 0.000 description 12
- 239000010936 titanium Substances 0.000 description 11
- 229910052718 tin Inorganic materials 0.000 description 10
- 238000001459 lithography Methods 0.000 description 9
- 238000009434 installation Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000005380 borophosphosilicate glass Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- -1 HF as a promoter Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910001868 water Inorganic materials 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 241000545744 Hirudinea Species 0.000 description 1
- 206010061218 Inflammation Diseases 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 230000004054 inflammatory process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 235000012054 meals Nutrition 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K13/00—Etching, surface-brightening or pickling compositions
- C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
Description
478130
五、發明說明(1 ) 發明背景 本發明係關於半導體元件之製造過程。更特別地,本 發明關於一種製造半導體元件之方法,以藉由利用鎢、銅、 多晶矽及相似物來提供導電線或插塞之形成,以及藉由使 用特定的蝕刻組合物與旋轉蝕刻方法來蝕刻半導體基材上 之薄膜而將層間絕緣層之階梯高度減至最小。本發明亦相 關於一種用以製造半導體元件之蝕刻組合物,及藉此所得 之半導體元件。 經濟部智慧財產局員工消費合作社印製 近來,隨著半導體元件變得更為高度整合積集,對於 半導體元件用之細微圖樣形成技術與供半導體用之多分層 電路結構之使用已有一增加之需求。換言之,半導體元件 之表面構造正變得越來越複雜,而致使各層間之階梯高度 會在半導體元件之製造過程中造成功能異常。 自各種製造處理步驟間的微影過程中,一光阻圖樣藉 由以一光阻塗覆一晶圓而在半導體基材上被形成。一具有 電路形成元件之光罩在晶圓上被對正,藉由以光線照射晶 圓上的光阻而進行曝光程序。 具有相對大的臨界尺寸,即最小的尺寸欲被製造,與 低为層結構之半導體元件可以造成極少的問題。然而,就 目前被使用在半導體基材上之較精細圖樣與多分層結構而 吕’更難於曝光過程中在層與層之間之階梯高度的上位與 下位之間準確地定焦點。結果,難以達到準確的圖樣形成。 因此’用以將在層與層之間的階梯高度減至最小之平 面化方法已變得更為重要。諸如矽於玻璃上(S〇G)層沉 本紙張尺度適用中國國豕標準(CNS)A4規格(21〇 X 297公釐) (請先閱讀背面之注意事項再填寫本頁:> -線- 4 - 478130 經 濟- 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 A7 __B7____ 五、發明說明(2 ) ' · 積、回钱刻、或回流專之各種平面化方法已被採用,以便 克服上述之問題,但這些方法具有其他與其有關之問題。 另一種平面化之方法則為化學機械拋光(CMp)方法。 CMP方法已經發展成一種橫過晶圓之所有表面操作 之平面化程序。當CMP方法被應用於一半導體元件之製 造過程中實,平面化之移除速率與均勻度是重要的CMP 參數。 於二氧化矽(Si〇2)使用氧化層CMP程序被平面化的情 況下,二氧化矽(Si02)之性質經由與鹼性漿液之反應而改 變成親水性許可H20滲透。侵入二氧化矽(si〇2)的水打斷 二氧化矽(Si02)之連接鏈。接著,二氧化矽(si〇2)透過磨 蝕劑之使用藉由物理機構而被移除。 在使用CMP程序平面化金屬層之情況下,然而,在 金屬層之表面上經由漿液内部之氧化劑的化學反應產生一 金屬氧化層,此金屬氧化層與不平坦圖樣之最上層藉由磨 蝕劑之機械(物理)摩擦而被移除。 第1圖係為顯示傳統用以製造半導體元件之CMP裝置 之示意表示。 參考第1圖,CMP裝置包含:拋光頭102、拋光臺104、 及拋光墊108。該CMP程序在拋光臺104上進行。拋光墊1〇8 被行程在拋光臺104上,並且固定一半導體基材1〇〇。漿液 接著被從一漿液供應管線106供應並用來拋光半導體基材 100。拋光頭102將半導體基材固定至拋光墊1〇8上,並且 在一旋轉方向上為可移動的。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 478130 A7 ________ B7 五、發明說明(3 ) 拋光墊108在CMP程序中與半導體基材100接觸。半 導體基材100被拋光頭102旋轉,並且漿液在拋光墊108上 被供應。漿液與半導體基材1〇〇表面互相反應,其係半導 體基材100藉由拋光墊1〇8而被拋光。 第2至7圖係為顯示半導體元件之製造過程之橫截面 圖’俾說明習知用以形成鎢插塞之處理順序。用以形成鎢 插塞部分與對正記號之程序同時被顯示。 第2至7圖所示之半導體元件被劃分成一個單元部分 (C) ’係以電路系統之構件所形成,以及一周邊部分(p), 係以對正記號、刻晝線等所形成。 如第2圖所示,一層氧化層n4在一半導體基材11〇上 被形成以作為一介電層,該半導體基材係具有複數被形成 呈彼此分離狀態之局部圖樣112。局部圖樣112各可包括一 多晶矽圖樣或金屬圖樣作為導電層。氧化層114係為由傳 統化學氣相沉積(CVD)所形成之二氧化矽層(si〇2),雖然 磷矽酸鹽(PSG)層或硼磷矽酸鹽(BPSG)層亦可被用作在多 晶矽圖樣層之間或在金屬層之間的介電層。此時,氧化層 114在單元與周邊兩部分上被形成。 如第3圖所示,因為局部圖樣112的存在最初為不平坦 之氧化層114使用第1圖所示與上述之CMp裝置而被平面 化。 如第4圖所不,接觸孔116藉由典型的微影與蝕刻程序 所形成,該蝕刻程序係經由以光阻塗覆氧化層114、形成 光阻圖案、以及接著運用光阻圖樣作為一蝕刻罩幕來蝕刻
6 478130 . . Α7 Β7 五、發明說明(4 ) 氧化層114。此時,用作一對正記號或刻畫線之周邊孔i i 8 在周邊區域(P)之氧化層114中以較接觸孔116更大的半徑 被形成。 如第5圖所示’在形成鶴層之前,雙鈇/1化鈦(Ti/TiN) 層在氧化層114所有的表面上被形成以作為障壁層12〇。雙 Ti/TiN障壁層包括一層Ti層120a以及一層TiN層120b。Ti 層120a係使用傳統錢鑛方法或CVD方法被形成,並且TiN 層120b係使用典型濺鍍方法被形成。障壁層120減少嫣層 之接觸電阻,並且改善氧化層114與鶴層之黏著性。此外 於隨後移除鎢層的遁程期間,障壁層120被用作一中止層。 此時,障壁層120被形成接觸孔116與周邊孔118上方與之 中。 如第6圖所示,一層鎢層122被形成於所有氧化層114 之上’該氧化層係具有足夠遮蓋接觸孔116且至少部分地 填滿周邊孔118的厚度。然而,周邊孔118具有較單元部分 之接觸孔116大的直徑,且如此周邊部分之周邊孔us不會 被以鎢層122完全地填滿,而是僅有其底部與側壁被覆蓋。 如第7圖所示,具有鎢層122形成於其上之半導體基材 110固定於第1圖之CMP裝置的拋光頭102上,且拋光塾1〇8 在金屬層漿液從漿液供應管線106被供應的同時與嫣層122 接觸。拋光頭102接著被以移除障壁層上之鎢膜122之上部 部分,使得鎢層下部部分123留在接觸孔116内部。然而此 時,鎢層下部部分123亦留在周邊孔118之底部與側壁上。。 在周邊孔118中之殘留鎢層123(即對正記號或刻晝線)之後 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------U5T--- (請先閱讀背面之注意事項再填寫本頁) ί Τ 經_濟部智慧財產局員工消費合作社印製 7 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明(5 ) ' 在隨後的微影過程中會造成顆粒的產生。 鎢插塞形成程序典型在間層介電(ILD)層之平面化後 應會被進行。因此,當CMp程序被加至供半導體晶圓表 面用之平面化中時,因為准許交換拋光頭與漿液之短週 期,故CMP程序減少製造產率並增加半導體元件成本之 花費。 此外’在形成鶴插塞期間所使用的乾式回姓程序,因 為電漿之相關聯電氣充能動作,而增加電晶體之接觸電阻 與最差的電氣特性。 因此,以產生需求以發展一種可解決前述問題之方 法。是故,本發明提供一種解決上述問題以改善半導體元 件製造之效率與產量。 發明總結 本發明提供一種製造半導體元件之方法,係相關於運 用藉由在敬轉的半導體基材上供應餘刻組合物之旋轉餘 亥J方法來餘刻依半導體基材上的導電層與間層介電層。 本發明之另一目的藉由在半導體表面上無微刮痕的情 況下平面化間層介電層並形成導電插塞,而提供製造半導 體元件之方法,以避免接觸電阻無必要的增加。 本發明之另一目的提供一種蝕刻組合物,以藉由旋轉 姓刻方法蝕刻導電層或間層介電層。 根據本發明,一種製造半導體元件方法被提供,其係 包含將-絕緣層形成於-半導體基材上方、在絕緣層中形
8 Γ- 3 1X 8 47 經•濟部智慧財產局員工消費合作社印製 A7 _ B7_ 五、發明說明(6 ) · 成接觸孔、在絕緣·層之上形成一導電層以遮蓋接觸孔、旋 轉半導體基材、以及藉由在旋轉的半導體基材上供應蝕刻 組合物來姓刻導電層。餘刻組合物較好包含至少一種選自 由h2o2、〇2、Ι04·、ΚΙ03、H5I〇6、KOH與hno3所組成之 基團的氧化劑、至少一種選自由HF、ΝΗ4ΟΗ、Η3Ρ04、 H2S04、NH4F與HC1所組成之基團的促進劑、以及一緩衝 溶液之混合物。氧化劑、促進劑、以及緩衝溶液較好具有 一混合比例,使得在蝕刻之後,導電層物質僅出現在接觸 孔内,而不會留在絕緣層之上。 緩衝溶液包含去離子水。導電層會包含選自由鎢 (W)、銅(Cu)、以及多晶矽所組成之群組的物質。 本方法進一步包括在將接觸孔形成於絕緣層中之後, 但在形成導電層之前,形成一障壁金屬層在半導體基材與 絕緣層之上。壁障金屬層會包含一種選自由Ti、TiN、 Ti/TiN、Ta、TaN、及Ta/TaN所組成之群組之物質。 半導體基材的旋轉速度較好每分鐘轉速在200至5000 之間。蝕刻組合物較好以0.1至2.5升/分鐘的速率被供應。 餘刻組合物被一個置放在半導體基材上方的喷嘴供 應,噴嘴係受到噴桿之擺動而至半導體基材中心的右側或 左側。喷桿擺動較好從80mm變化至半導體基材中心的左 側,且從80mm變化至半導體基材中心的右側。噴桿擺動 包含一個長距離的噴桿擺動部分與一個短距離的喷桿擺動 部分,其係貫序地被進行。 蝕刻組合物的處理溫度是在20至90°C的範圍中,並且 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 9 A7 B7 五、發明說明(7) 一 半導體基材被好被加熱至約為蝕刻組合物的處理溫度。 更特別地,蝕刻組合物包含作為一氧化劑重量百分比 為0.01至30之HN〇3、作為一促進劑重量百分比為〇 〇1至3〇 的NHJ、及具有剩餘重量百分比的去離子水◊蝕刻組合 物亦可以包含作為一氧化劑重量百分比為3至55的111^〇3、 作為一促進劑重量百分比為〇2至35的HF、及具有剩餘重 量百分比的去離子水。蝕刻組合物亦可以包含作為一氧化 劑重量百分比為〇 2至3〇的H2〇2、作為一.促進劑重量百分 比為0.01至30的ΝΗβΗ、及具有剩餘重量百分比的去離子 水。蝕刻組合物亦可以包含作為一氧化劑重量百分比為3 至60的HNO3、作為一促進劑重量百分比為〇 〇6至3〇的Ηρ、 及具有剩餘重量百分比的去離子水。 本發明亦提供有一種包含下列步驟之製造半導體元件 方法’該等步驟係為:在一半導體基材上形成一層絕緣層, 在絕緣層中形成接觸孔,在絕緣層之上形成一層導電層以 遮蓋接觸孔,旋轉半導體基材,藉由將第一姓刻組合物供 應至旋轉的半導體基材上來執行具有第一蝕刻速率之第一 蝕刻,以便蝕刻導電層至其總厚度的4〇%至95%之間的厚 度,以及藉由將第二蝕刻組成物供應至旋轉的半導體基材 上來執行具有較第一餘刻速率低的第二蚀刻速率之第二餘 刻,以便餘刻導電層的剩餘部分,其中在第二餘刻後,導 電層僅存在接觸孔之内。 本發明亦提供-種製造半導體之方法,其係包含下列 乂驟·在半導體基材上形成—圖樣結構、在半導體基材 (請先閱讀背面之注意事項再填寫本頁) . --線· 經濟部智慧財產局員工消費合作社印製
10 經濟部智慧財產局員工消費合作社印製 478130 A7 ________B7__ 五、發明說明(8 ) 與圖樣結構上形成一層間層介電層、旋轉半導體基材、以 及藉由在旋轉的半導體基材上供應一蝕刻組合物來蝕刻間 層介電層,該#刻組合物係包含至少一種選自由H202、. 02、10/、Br〇3、C103、S208、ΚΙ03、H5I〇6、KOH及 hno3 所組成之基團的氧化劑、至少一種選自由HF、NH4OH、 Η3Ρ04、H2S04、NH4F與HC1所組成的基團之促進劑、以 及緩衝溶液之混合物,其中氧化劑、促進劑與緩衝溶液被 以一定的混合比例混合,使得蝕刻平面化間層介電層。 間層介電層會包含一種選自由氧化物、氮化物、硼填 石夕(borophosphosilicate)、與原石夕酸四乙脂(tetraethylorthosilicate) 所組成之群組的物質。 本發明亦提供一種用以製造半導體元件之蝕刻組合 物,其係包含至少一種選自由H202、02、I04_、Br03、Cl〇3、 s2o8_、κιο3、h5io6、koh與hno3所組成的基團之氧化 劑、至少一種選自由 HF、nh4oh、h3po4、h2so4、nh4f 與HC1所組成的基團之促進劑、以及一緩衝溶液。 蝕刻組合誤會被供應至一旋轉的半導體基材上,以便 蝕刻一層被形成在半導體基材上的特定薄層。此特定薄層 包含一種選自由鎢(W)、銅(Cu)、多晶矽、氧化物、氮化 物、糊填石夕(borophosphosilicate)、或原石夕酸四乙脂 (tetraethylorthosilicate)所組成之群組的物質。 此外,一種半導體基材被提供,係包含一個包括一由 導電材料所組成的導電插塞之晶包區域,以及一個包括一 被用作對正記號或刻畫線其中之一者的孔圖樣之周邊區 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -11 - 478130 A7 B7 五、發明說明(9 域’其中孔圖樣不含導電材料 (請先閱讀背面之注意事項再填寫本頁) 圖式之簡短說明 在後附圖式中: 第1圖為顯示傳統用以製造半導體元件之CMP裝置之 概要示意圖; 第2至7圖為顯示使用形成鎢插塞與對正記號或刻晝線 用之傳統處理順序的半導體元件製造過程之橫節面圖; 第8圖為藉由重量百分比率顯示供鎢層用之蝕刻組合 物的蝕刻速率傾向之圖形表示圖; 第9圖為顯示被用來進行根據本發明之第一較佳實施 例之半導體元件製程之旋轉蝕刻裝置之概要示意圖; 第10圖為顯示根據喷桿擺動之蝕刻速率圖形表示圖, 該喷#擺動係根據本發明之第一較佳實施例而生者; -線· 第11圖為顯示對於根據本發明之第一較佳實施例之各 種喷桿擺動之蝕刻速率與蝕刻均勻度之圖形表示圖,· 第12至17圖為顯示被用來說明根據本發明第一較佳實 施例之鎢插塞形成過程之處理順序的橫截面圖; 經濟部智慧財產局員工消費合作社印製 第18圖為顯示使用根據本發明第一較佳實施例之製造 半導體元件方法所產生的多層結構之圖式; 第19至23圖為顯示與多晶矽插塞一起運用根據本發明 第二較佳實施例之製造半導體元件方法的單元墊形成過程 之橫截面圖; 第24至28圖為顯示使用根據本發明第三較佳實施例之
經•濟部智慧財產局員工消費合作社印製 478130 A7 B7 五、發明說明(1G) 製造半導體元件之方法之平面化過程的橫截面圖。 校佳f施例之掸to說明 本發明現在將會參考後附圖式更詳細地說明於下,其 中顯示本發明之較佳實施例。然而,本發明被以許多不同 的形式具體實施,但不應該被認為是限制於在此陳述的實 施例中。而是,這些實施例被提供,使得此揭露内容將會 更透徹與完全,並且將會對於熟習該項技藝者完全地傳輸 本發明之範圍。 根據本發明,一種新的旋轉蝕刻方法或一種化學增強 拋光(CEP)方法被用來蝕刻具有預定厚度的材料層,材料 層該係諸如銅、鎢、多晶矽、氧化矽、氮化矽、或相似物。 此CEP方法藉由在旋轉半導體晶圓的同時將化學溶液供應 至半導體晶圓表面上來被執行。 · CEP方法亦被用來藉由將化學溶液供應至半導體晶圓 表面上並旋轉半導體晶圓,而製造具有導電線或插塞(被 以銅、鎢、多晶矽等所製成)之半導體元件。 導電線一般作為用以將半導體元件之内部信號平移至 半導體7L件的外侧之互聯線。導電插塞一般從低互聯線將 電氣信號平移至高互聯線。 CEP方法被用來製造具有經平面化或均勻表面之半導 體晶圓,以便更容易便於製造半導體元件之其後處理步驟 的操作。 在CEP方法中,被形成在半導體晶圓表面上的介電材 本紙張尺度適用中國國家輝準(CNS)A4規格(210 X 297公爱) ---------------------訂-----I--- (請先閱讀背面之注意事項再填寫本頁) 13 A7 B7 五、發明說明(11 微n 減切,被平面化,以在移動到其後的 二 半導體晶圓表面上方的階梯高度減至最小。 子用在此程序中的介電材料典型是内層介電(明或 金屬間介電(IMD)者。 根據本發明較佳實_,_溶液域刻組合物包括 、匕劑、-促進劑、以及一緩衝溶液。氧化劑較好包括 至少—種選自由 H2〇2、〇2、I(V、Br〇3、cl〇3、S2(v、Ki〇3、 Η5队、KOH與HN〇3所組成的基團。促進劑較好包含至少 一種選自由HF、NH4〇H、H3P〇4、H2S〇4、聊與腦所 組成的基團之物質。緩衝溶液被用來控制_組成物的濃 度、溫度及接觸角度,並且較好包含去離子水。 一種較佳的蝕刻組成物較好包含作為—氧化劑重量百 分比為0.01至60的冊〇3、作為一促進劑重量百分比為〇〇5 至35的HF、及作為-緩衝溶液具有剩餘重量百分比的去 離子水。此蝕刻組合物,係包括HN03、HF與去離子水的 混合物’可以被用來姓刻導電層(即銅、嫣、與多晶石夕等) 或介電層(即氧化矽、氮化矽等)。 另一種較佳的蝕刻組合物包含作為_氧化劑重量百分 比為0.2至30的札〇2、作為一促進劑重量百分比為〇〇1至3〇 的NHUOH、以及作為一緩衝溶液具有剩餘重量百分比的 去離子水。此蝕刻組合物,係包括H2〇2、NH4〇H與去離 子水的混合物,可以被用來蝕刻導電或介電層,以及障壁 層(即 Ti、Ta、Ti/TiN、Ta/TaN等)。 又另外一種較佳的蝕刻組合物包含作為一氧化劑重量 本紙張尺度適用中國國家谭準(CNS)A4規格(210 x 297公釐) (請先閱讀背面之注意事項再填寫本頁) --線- 經濟部智慧財產局員工消費合作社印製 14 f- 經濟部中央標準局員工消費合作社印製 A7 -~_____B7_ 五、發明説明(12 ) …, 百刀比為0.01至30的HNO3、作為一促進劑重量百分比為 0·01至30的NHJ、以及作為一緩衝溶液具有剩餘重量百 分比的去離子水。此蝕刻組合物,係包括11]^〇3、NH4F與 去離子水的混合物,可以被用來蝕刻導電或介電層,以及 障壁層。 第8圖是根據被用在姓刻組合物中之氧化劑的重量百 刀比顯示鶴層之姓刻組合物之钱刻速率傾向的圖形表示 圖。 如第8圖所示,線A說明一種組成物之蝕刻速率傾向, 該組成物包含作為氧化劑之HNO3、作為促進劑之HF、及 作為緩衝溶液之去離子水的混合物。既然如此,線A顯示 蝕刻速率之增加與總蝕刻組合物中的HN〇3成分之量(重量 百分比)成正比。線B說明一種組成物之姓刻速率傾向,該 組成物係包含一種具有作為氧化劑的%〇2、作為促進劑 的NH4〇H、及作為緩衝溶液的去離子水。線B顯示蚀刻速 率之減少與在總蝕刻組合物中H2〇2成分的量(重量百分比) 成正比。 第9圖為顯示一種被用來進行根據本發明較佳實施例 之半導體元件製程之旋轉蝕刻裝置之概要示意圖。 如第9圖所示,一旋轉蝕刻裝置2〇〇包含一馬達2ιι、 一旋轉夾盤212、一盆器213、複數個喷嘴214、一夾具215、 一***管217、一調整器218、即一凡氣體管線219。旋轉 夾盤212被設置在半導體基材21〇的下方,而用以提供蝕刻 組合物之喷嘴214被置放在半導體基材21〇之上。噴嘴214
-----------^------訂------線 {請先閱讀背面之注意事項再填寫本頁J
15 478130 A7 ______________ B7 五、發明説明(13 ) … 較好可以被移動至旋轉夾具212的左邊或右邊,並且將蝕 刻組合物供應至半導體基材21〇上。其中一個喷嘴214亦較 好可以供諸如去離子水的清潔溶液使用。 盆被213設置以覆蓋旋轉夾具212,且避免蝕刻組合物 在處理期間流出。透過氣體管線219供應之n2氣體被供應 至故轉夾具212’以舉起半導體基材21〇約2mm。N2氣體係 有用於特別地處理半導體基材212的後側。 揭露在第9圖中較佳的旋轉蝕刻裝置使用加熱器216來 控制%氣體的溫度。此外,此裝置亦具有另一個加熱器(未 顯示)來控制蝕刻組合物的溫度。 雖然A氣體被用在第一較佳實施例中以加熱半導體 基材210,另一種氣體亦可以被使用。然而,較好的是, 使用的氣體為一惰性氣體,使得氣體本身不會干擾蝕刻程 序。 經濟部中央標準局員工消費合作社印製 餘刻組合物的溫度較好是在從2〇至9〇。(:的範圍中。更 好的是,姓刻組合物的溫度是在從3〇至7〇。〇的範圍中,以 加速在半導體基材上材料層的蝕刻速率。氣體較佳的 溫度也是在從30至70°C的範圍中,以加熱在旋轉夾具212 上的半導體基材210。若半導體基材21〇在蝕刻組合物被加 熱的同時未被加熱,則在半導體基材21〇與蝕刻組合物的 温度差將會在所有的材料層(例如,銅、嫣、多晶石夕、氧 化矽、氮化矽)上造成不同的蝕刻速率。這樣依次可以在 姓刻程序後導致半導體基材21〇的不均勻表面。 在一操作中,蝕刻組合物被從喷嘴214供應至半導體 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 16 缓濟部智慧財產局員工消費合作社印製 478130 Α7 Β7 五、發明說明(14) 基材210上時其溫度會改變,即變冷,並且被散佈在半導 體基材210的表面上。因為餘刻組合物的溫度會隨其流動 而改變,所以其溫度會在半導體基材210表面之每一點處 變化。換言之,被應用至半導體基材210上之蝕刻組合物 的溫度會橫跨所有在半導體基材210表面上的接觸點變 化。 由於此溫度差的結果,一個在半導體基材21 〇上姓刻 組合物被第一次應用/接觸之部分具有比蝕刻組合物較晚 被供應/接觸之半導體基材210的一部份更高的蝕刻速率。 蝕刻速率亦會根據蝕刻組合物在半導體基材21〇整個 表面上流動而變化。這些蝕刻變化對於諸如300mm直徑之 晶圓之較大直徑半導體晶圓會更嚴重。因為較大的晶圓, 所以蝕刻組合物之較大溫度差真得會橫過半導體晶圓表面 發生。 所以’本發明之觀念教示各種提供均勻處理條件之方 法,諸如將經加熱的N2氣體供應至基材、在旋轉夾具212 設置一加熱器、一種將一旋轉蝕刻處理腔室包含或封閉在 一密閉、溫度被控制、處理環境中、以及其他相似者。 触刻組合物之供應速度較好是約〇1至2·5升/分鐘,並 且蝕刻組合物可以藉由不同程度的喷桿擺動被供應至半導 體基材210上從中心至右側或左側。 噴桿擺動表不在半導體基材21〇上供應蝕刻組合物之 喷嘴214的移動範圍。為參考目的,從半導體中心至左側 之噴桿擺動被認為是負(_),而從半導體基材21〇的中心至 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 17 478130 A7 B7 五、發明說明(I5 ) 右側之噴桿擺動被認為是正。對於在此揭露中被說明 之較佳實施例,喷桿擺動以單位mm給定。 本發明之喷桿擺動移動範圍較好是從〇至+/_ g〇。換言 之,喷嘴214較好在移動直到半導體基材21〇中心的左側或 右側80mm的同時供應蝕刻組合物。因為喷桿擺動是一個 影響欲被蝕刻之薄層的蝕刻均勻度之參數,故供一給定 CEP過程用之喷桿擺動應被最佳化。 喷桿擺動應較好以一長距離喷桿擺動與一短距離噴桿 擺動兩者被進行,其係被順序地進行。一長距離噴桿擺動 是喷嘴214被移動橫過一個長距離之喷桿擺動,例如直至 喷嘴214可准許之最大可能擺動。一短距離喷桿擺動是喷 最被移動橫過一距離較長喷桿擺動短之喷桿擺動,例如某 些較喷嘴214可准許之最大可能擺動少的距離。 第10圖疋顯示根據橫過基材21〇中各種位置之喷桿擺 動的#刻速率之圖形表示圖。該圖顯示當使用一蝕刻組合 物蝕刻一鎢層時的蝕刻速率,該蝕刻組合物係包含一種作 為氧化劑之HNO3、作為促進劑之HF、及作為緩衝溶液之 去離子水的混合物。 線C顯示當以被固定在半導體基材中心上的喷嘴2 J 4 在半導體基材上供應姓刻組合物時之餘刻速率。如c線所 示,在此情況中,位於半導體基材21〇之中心部分處的蝕 刻速率疋比位於半導體基材21〇之周邊邊緣處之蝕刻速率 相對地高。 線D顯不當以進行一長距離噴桿擺動之喷嘴214在半 本紙張尺度適用中國國家谭準(CNS)A4規格(210 X四7公釐)_ (請先閱讀背面之注意事項再填寫本頁) · 經濟部智慧財產局員工消費合作社印別农 ο 3 1X 8 47 經濟部智慧財產局員工消費合作社印製 A7 ________B7___ 五、發明說明(16 ) ’ ' 導體基材上供應蝕刻組合物時之蝕刻速率。如線D所示, 在此情況中,位於半導體基材21〇之周邊邊緣處的蝕刻速 率比位於半導體基材之中心部分處的蝕刻速率相對地高。 線E顯示當以順序進行一長距離喷桿擺動與一短距離 噴杯擺動之喷嘴214,在半導體基材上供應蝕刻組合物時 的蝕刻速率。如線E所示,在此情況中,位於半導體基材 210的周邊邊緣與中心處的蝕刻速率幾乎是相似的。 第11圖是顯示根據各種喷桿擺動之蝕刻速率與蝕刻均 勻度的圖形表示圖。該圖顯示當使用一種蝕刻組合物來蝕 刻一層鎢層時之蝕刻速率,該蝕刻組合物係包含一種作為 氧化劑之HN〇3、作為促進劑iNHj、及作為緩衝溶液之 去離子水的混合物。特別地,長條圖顯示蝕刻速率,並且 線F顯示蝕刻均勻度。 第11圖之長條圖所示枝蝕刻速率表示欲被一蝕刻溶液 蝕刻一定時間之薄層的厚度。第n圖之線F所示之蝕刻均 勻度表示在蝕刻被完成後,位於多個薄層點處之厚度的偏 差,例如一個中心點、一個邊緣點及一個中間點。所此, 在所示點間的偏差值越低,造成的姓刻越均勻。 如第11圖所示,當順序地並連續地進行長距離喷桿擺 動與短距離喷桿擺動時,蝕刻速率被增加並且蝕刻均勻度 被改進。當喷桿擺動是-20〜〇時,蝕刻速率約是54〇A/min, 其係足以滿足處理條件。然而,均勻度約是1〇%,係太高。 當噴桿擺動是-40〜0時,蝕刻速率降低至一不適合的程度, 並且不均勻度上升至甚至是更無法接受的量。 本纸張尺度適用中國國家槔準(CNS)A4規格(210 X 297公釐) -------------裝--------訂---------轉 (請先閱讀背面之注意事項再填寫本頁) 19 478130 A7 B7 五、發明說明(17 ) 然而,當喷桿擺動被以-40〜0與-20〜0順序地進行時, 餘刻速率約是540人/min並且姓刻均勻度約是1%,前述兩 者對於處理條件為可接受者。此即表示第10圖中的線E可 以藉由線D與C的處理條件而被得到。 此外,根據本發明較佳實施例,當有一部份在半導體 基材上的薄層要求較大的蝕刻時,供應蝕刻組合物之喷嘴 214被准許較長的停留,並且蝕刻組合物被准許在欲被蝕 刻的部分上供應一段較長的時間。 旋轉夾具之旋轉速度在供應蝕刻組合物的同時較好是 在每分鐘轉速(rpm)為200至5000的範圍中。 一種使用蝕刻組合物製造半導體元件之方法根據較佳 實施例而被說明於下,但是本發明應不被築構成被限制於 這些下列的實施例中。 第一較佳實施例 經濟部智慧財產局員工消費合作社印製 製造半導體元件以形成一導電插塞之方法的第一較佳 實施例現在將會被說明。此實施例提供一種新的方法,以 便在沒有因CMP程序所造成的表面微刮痕與未增加乾式 回蝕刻程序所造成的接觸電阻之情況下形成一互聯導電插 根據本發明,一種製造半導體元件之方法包括下列步 驟:在一半導體基材上形成一層介電層、在介電層中形成 接觸孔、在介電層上形成一層導電層並填滿接觸孔、旋轉 半導體基材、以及將蝕刻組合物供應旱旋轉的半導體基材 本紙張尺度適用中國國家槔準(CNS)A4規格(210 X 297公釐) 20 經濟部智慧財產局員工消費合作社印製 478130 A7 __—___ B7 五、發明說明(18) 上。蝕刻組合物較好包含一種以一定混合比率混合至少一 種選自由 H202、02、1〇4·、Βγ〇3、cl〇3、S2〇8·、KI〇3、H5I〇6、 KOH與HNO3所組成的基團之氧化劑、至少一種選自由 HF、NHWH、HJO4、h2S04、NH4F與 HC1所組成的基團 之促進劑、以及一緩衝溶液之混合物,使得在蝕刻後導電 層之材料僅留在接觸孔的内部,而不會留在介電層之上。 導電層較好疋一層鶴層(W)或一層銅層(Cu)。導電插 塞較好透過被形成在介電層中的接觸孔連接一層上導電層 與一層下導電層。 在形成導電插塞期間,一具有導電層被形成於其上之 半導體基材210較好被安裝在一個可旋轉的旋轉夾具212 上,並且以一定的速率旋轉。 藉由透過一被置放在半導體基材21〇上的喷嘴214來供 應一蝕刻組合物,在半導體基材210上的導電層接著被蝕 刻’使得導電層僅留在接觸孔之内,而不會留在介電層之 上。 換言之,導電層介層係藉由水平方向上之增加的姓刻 動量以及與導電層有良好反應之蝕刻組合物所被蝕刻,該 姓刻動量為因為旋轉夾具214之旋轉而造成半導體基材21〇 之離心力所生者。 越高的旋轉夾具214之旋轉速度,越多的蝕刻動量將 會在水平方向上增加。結果,藉由此過程,導電層的蝕刻 速度與蝕刻均勻度被改善,並且被形成在導電層上不必要 的空隙之產生被避免。 紙張尺度適用中國國家標準(CNtS)a4規格(210 X 297公餐1 一 " ' ---- -------------裝--------訂---------綠 (請先閱讀背面之注意事項再填寫本頁) 21 478130 A7 B7 五、發明說明(19 ) 將蝕刻組合物供應至半導體基材上之步驟較好以兩步 驟進行。第一步驟包括供應一種包括一具有第一蝕刻速率 之第一餘刻組合物的第一物質。第二步驟包括供應一種包 括一具有比第一蝕刻速率低的第二蝕刻速率之第二蝕刻組 合物。 第12至17圖是顯示使用根據本發明第一較佳實施例之 製造半導體元件之方法的鎢插塞形成過程之處理順序的橫 結面圖。這些圖式顯示導電插塞(例如鎢插塞)之形成,與 一對正記號或刻劃線之形成。在這些圖式中,顯示一個用 以形成電路圖樣之單元部分(C)與一個用以形成對正記號 或刻劃線之周邊部分(P)。 參考第12圖,一層氧化膜224在半導體基材220上被形 成’其係具有複數個彼此相互分離一定距離而被形成於其 上之局部圖樣222。局部圖樣222較好是多晶矽圖樣或是金 屬圖樣以作為低導電層。氧化層224可以是一層二氧化矽 層(Si02)、磷矽玻璃(PSG)、或是硼磷矽玻璃(BPSG)、或 其他相似物,其係較好以典型的CVD方法或旋塗式玻璃 (SOG)法。氧化層224的厚度較好約是4000至15000人。 經濟部智慧財產局員工消費合作社印製 參考第13圖,光阻(未顯示)被塗覆在氧化層224上, 並且猎由一傳統的微影程序而被形成圖案(未顯示)。一部 为的氧化層224接者被傳統的餘刻程序钱刻,以便形成一 接觸孔226以及被作為一對正記號或刻劃線之周邊孔228。 周邊孔228較好具有一個比接觸孔226大的直徑。 參考第14圖,一層障壁層230(例如雙Ti/TiN層)較好 本紙張尺度適用中國國家镡準(CNS)A4規格(210 x 297公釐) 22 經濟部智慧財產局員工消費合作社印製 478130 A7 B7 五、發明說明(20) 在導電層料被沉積潛在接觸孔226與周邊孔228中被形成。 障壁層230較好包括一層下障壁層230a(例如Ti)與一層上 障壁層230b(例如TiN)。當障壁層230在接觸孔226與周邊 孔228中被形成時,障壁層230的厚度較好約是700A。較 好使用一典型的濺鍍或CVD方法形成下障壁層230a與上障 壁層230b。 障壁層230較好被用來減少電極的接觸電阻,並且改 進在導電材料與氧化層224之間的黏著性。障壁層230在其 後程序中移除導電材料期間可被用作中止層。 參考第15圖,一第一導電層232(例如第一鎢層)在半 導體基材220之表面上以及在接觸孔226與周邊孔228中被 形成。因為周邊部分(P)中的周邊孔具有比單元部分(C)中 的接觸孔226大的直徑,所以周邊孔228不會被第一導電層 232完全地填滿,僅有其底部與側壁被覆蓋。 參考第16圖,包括第一導電層232的半導體基材220被 置放在旋轉夾具212上,如第9圖所示。接著,藉由旋轉旋 轉夾具212上的半導體基材並透過一喷嘴214喷灑蝕刻組合 物在半導體基材220與第一導電層上,蝕刻第一導電層232 以形成第二導電層(例如一層第二鎢層)。較佳的是,蝕刻 組合物的供應量為約0.1至2.5升/分鐘,並且蝕刻組合物較 好包含作為一氧化劑重量百分比約為3至55的ΗΝ03、作為 一促進劑重量百分比為0.2至35的HF、及作為一緩衝溶液 具有剩餘重量百分比的去離子水。最佳的是,蝕刻組合物 包含作為一氧化劑重量百分比為10至45的HN〇3、作為一 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝--------訂---------_ (請先閱讀背面之注意事項再填寫本頁) 23 478130 A7 _______ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(21) 促進劑重量百分比為1至24的HF、及作為一緩衝溶液具有 剩餘重量百分比的去離子水。處理溫度較佳的範圍是從約 20至90°C ’並且最好是從約30至7〇°c。旋轉夾具212的旋 轉速度較好是在從約200至5000rpm的範圍中,最好是從 約 1000至 300〇rpm。 較好是A氣體之經加熱氣體被供應至半導體基材的 後側’較佳是在約30至150°C的溫度下,以便減少在蝕刻 組合物與半導體基材220之間的溫度差,而改善蝕刻過程 的均勻度。第一導電層232的蝕刻速率較好是在從70至 22000A/min。處理時間會依據第一導電層232的厚度而變 化,並且可以根據處理條件而被調整。第一導電層經 姓刻的厚度(即被餘刻掉的第一導電層232之部分的厚度) 車父好約是第一導電層232厚度的40至95%,最好是在約70 至90%的範圍中。 參考第17圖,導電鎢層233接著被蝕刻,以便藉由旋 轉方疋轉炎具212上的半導體基材220,並透過一喷嘴214在 半導體基材220與第二導電層上噴灑蝕刻組合物來形成一 導電插塞235。較佳地,此程序用之供應量約為〇1至2 升/分鐘,並且蝕刻組合物較好包含作為一氧化劑重量 分比為0.2至30的Η"2、作為一促進劑重量百分比為〇〇1 至30的ΝΗβΗ、及作為一緩衝溶液具有剩餘重量百分 的去離子水。更好的是,蝕刻組合物包含作為一氧化劑 畺百分比為1·0至30的H2〇2、作為一促進劑重量百分比 0·01至29的NH4QH、及作為-緩衝溶液具有剩餘重量百分 5 百 比重為 (請先閱讀背面之注意事項再填寫本頁) . -線· 本紙張尺度適用中國國家谭準(CNS)A4規格(210 X 297公釐) 24 經濟部智慧財產局員工消費合作社印·製 478130 A7 ____ B7 五、發明說明(22 ) 比的去離子水。 一較替的較佳蝕刻組合物包含作為一氧化劑重量百分 比為0.01至30的ΗΝ03、作為一促進劑重量百分比為001至 3.0的NHJ、及作為一緩衝溶液具有剩餘重量百分比的去 離子水。 處理溫度較好是在約20至9(TC的範圍中,最好是約30 至70°C ’並且旋轉夾具212的旋轉速度較好是在從約2〇〇至 5000rpm的範圍中。較好是在3〇至i5〇〇c的溫度下例如 氣體之經加·熱氣體被供應至半導體基材22〇的後側,以便 減少在蝕刻組合物與半導體基材220之間的溫度差,藉此 改善蝕刻過程的均勻度。第二導電層233的蝕刻速率較好 是在約300至12000人/min的範圍中。處理時間根據第二導 電層233的厚度而變化,並且可以根據處理條件而被調整。 在此CEP姓刻程序中,在周邊孔中與在周邊孔228中 之部分的障壁層230中之第二導電層233被CEP程序移除。 此外,在單元部分中的氧化層224之頂部表面上的部分障 壁層230亦被CEP程序移除。因為周邊孔228比包含導電插 塞235的接觸孔226大,因此姓刻組合物足以進到周邊孔228 中,以從周邊孔228移除第二導電層233與障壁層230。 另一方面,第二導電層233與障壁層230之移除步驟可 以被進行成兩個連續的階段’即首先移除第二導電層233, 接著移除障壁層230。 如上所述,導電插塞形成程序較好被分成兩個步驟。 第一個步驟為高蝕刻速率步驟,係使用一較好具有一高姓 本紙張尺度適用中國國家镡準(CNS)A4規格(210 X 297公釐) -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 25 478130 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(23) …· 刻速率之第一蝕刻成份,例如包含HF與hn〇3,被用來蝕 刻第一導電層232厚度的40至95%。接著,一第二步驟為 低姓刻速率步驟,係使用較好具有低姓刻速率之飯刻組合 物,例如包含,札〇2與NH4〇h或1^〇3與1^11/,被用使以 便姓刻第二導電層233之剩餘部分。由於此程序的結果, 導電插塞235被形成使得被沉積作為一第一導電層之導電 材料僅留在接觸孔226之内。 此外,為了形成導電插塞235,第一導電層232的移除 可以透過使用多重步驟而被進行。 根據本發明所製造的半導體元件包含一個包括一導電 插塞之單元區域,以及一個包括一欲被用作一對正記號或 刻劃線之周邊孔圖樣的周邊區域。周邊孔圖樣較好藉由與 導電插塞用之接觸孔圖樣形成程序相同的程序來被形成, 並且沒有導電物質留在周邊孔中的周邊孔圖樣。 此外,根據本發明,可能形成具有例如堆積結構之多 重結構的半導體元件。 第18圖是顯示由一個根據本發明第一較佳實施例之製 造半導體元件之方法所產生的多重結構圖。如第18圖所 示,一個所欲的多重結構(包括三層結構F、8與丁)可以藉 由重複執行插塞形成程序來被創造,一種不可能使用一傳 統CMP程序的處境。在此多重結構中,—層第二層結構⑻ 在一第一層結構(F)上被形成,並且一層第三層結構(1)被 形成在第二層結構上。此多重結構可以在沒有於低層上執 行平面化程序的情況下被有效地創造。此外,多重層結構 (請先閱讀背面之注意事項再填寫本頁) 訂丨 線· 26 經濟部智慧財產局員工消費合作社印製 478130 A7 B7 五、發明說明(24) 未被限制於如第18圖所示之三層結構,可以不同層數進行 變化。 總而言之,上述方法可以被用來形成導電插塞,以及 在一具有多層結構之半島體基材上形成導電線。由於此方 法之結過,半導體元件製程可以被簡化,藉此改進製造過 程的產率。 第^較佳實施例 當半導體元件變得更高度整合積集蝕,接觸孔的深度 變得更深且接觸孔的直徑變得更小。結果,以薄層遮蓋接 觸孔已變得更困難。所以,一墊應該在有接觸孔被形成之 部分上被形成,以使接觸孔的深度減小因而改進接觸孔的 輪靡。 第19至23圖是顯示使用根據本發明第二較佳實施例之 製造半導體元件方法與一多晶石夕插塞一起之單元塾形成程 序之橫截面圖。 參考第19圖,一層第一介電層258在複數個被形成在 半導體基材250上的閘極電極256上被形成。閘極電極256 被相互隔開並且被間隙壁254包圍。在半導體基材250上的 早元被溝渠隔離區域252分成一^固主動區域與一個非主動 區域。當在閘極電極256之間形成單元墊時,第一介電層258 在單元墊之間絕緣。第一介電層258較好是硼磷矽玻璃 (BPSG)層。 參考第20圖,第一介電層258較好被CMP程序平面 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) -------------裝--------訂---------綠 (請先閱讀背面之注意事項再填寫本頁) 27 478130 A7 B7 五、發明說明(25) 化,以形成一第二介電層259。 參考第21圖,接觸孔260接著在經平面化的第二介電 層259中被形成。在此程序中,一光阻(未顯示)被塗覆在 經平面化的第二介電層259上;一光阻圖樣藉由使用典型 的微影程序被形成;以及接觸孔260藉由使用光阻圖樣作 為一蝕刻罩幕之蝕刻程序而被形成。光阻罩幕接著被移 除。 參考第22圖,一層導電層262(例如一多晶石夕層)在第 二介電層259上以一定的厚度被形成,以遮蓋接觸孔260。 參考第23圖,包括導電層262被形成於其上的半導體 基材250被置放在旋轉夾具212上,如第9圖所示。導電層262 接著藉由旋轉旋轉夾具212並在半導體基材250上透過一喷 嘴214噴灑蝕刻組合物來被蝕刻,以移除在第二導電層259 上之部分的導電層262,而僅留下被形成在接觸孔260中的 導電插塞(例如多晶碎插塞)。 在此程序中,蝕刻組合物之供應量較好是從0.1至2.5 升/分鐘。餘刻組合較好包含作為一氧化劑重量百分比為3 至60的HN〇3、作為一促進劑重量百分比為0.06至30之HF、 以及作為一緩衝溶液具有剩餘重量百分比的去離子水。更 好的是,姓刻組合物包含作為一氧化劑重量百分比為8至45 的HN〇3、作為一促進劑重量百分比為0.3至12的HF、以及 作為一緩衝溶液具有剩餘重量百分比的去離子水。餘刻組 合物的溫度較好是在20至9(TC的範圍中。旋轉夾具212的 旋轉速度較好是在從200至5000rpm的範圍中。 本紙張尺度適用中國國家槔準(CNS)A4規格(210 X 297公釐) 請 先, 閱 讀 背· 面 之 注 意 事 項 再 填丨 寫 本 頁 訂 線 經濟部智慧財產局員工消費合作社印製 28 經濟部智慧財產局員工消費合作社印製 478130 A7 _______B7 五、發明說明(26) 導電層262所得的蝕刻速率較好是在從3〇至⑼ 人/min的範圍中。處理時間依據導電層加的厚度而變化, 並且可以根據處理條件而作調整。 由此程序所形成的導電插塞263可以在其後的程序中 被用作一單元塾。 第三較佳實施例 當半導體元件變得更高整合積極度並包括多重層時, 在用以形成元素圖樣之單元部分與在單元部分間的周邊部 分之間的階梯咼度增加。由於此增加的階梯高度之結果, 因為於微影中之曝光用的上部分與下部分之間準確定焦點 上的困難度,所以得到一個精確的圖樣形成會是困難的。 因此,平面化方法逐漸變得重要,以將階梯高度減到最小。 第24至28圖是顯示使用根據本發明第三較佳實施例之 製造半導體元件之方法的平面化程序之橫截面圖。第以圖 顯示一半導體元件之第一階梯高度(Ηι),該半導體元件係 具有一被形成於一半導體基材270上之電容器電極272。階 梯高度(HJ存在於元素圖樣用之單元部分(c)與一周邊部 分(P)之間。 第25圖為顯示作為一間層介電層之第一氧化層被 形成在半導體基材270上之橫截面圖。因為第一階梯古产 (仏)’所以第一氧化層274在單元部分(c)與周邊部分之間 (p)亦會具有一第二階梯高度(h2)。 第一與第二階梯高度(心與仏)會在其後的程序中造成 -------------裝----I---訂---------線 (請先閱讀背面之注意事項再填寫本頁) 29 經濟部智慧財產局員工消費合作社印製 478130 Α7 _______ Β7 五、發明說明(27) 操作故障,因為階梯高度(仏與札)使用以形成元素圖樣之 微影程序難於精確地定焦點。 第氧化層274最好是一層BPSG層,但其不被限制於 此材料。第一氡化層274較好被CVD方法形成,且更好藉 由低壓化學氣相沉積(LPCVD)方法形成。藉由此程序,一 均勻層可以被沉積。 第26圖是顯示第二氧化層275被由一流動平面化第一 氧化層形成之橫戴面圖。為實現此點,第一氧化層274以 一兩溫下被流動平面化,較好超過750°C,以將第二階梯 高度(H2)減至最小。在流動平面化之後,在單元部份中的 第二氧化層275的厚度(LJ比第一氧化層274的厚度小。換 言之,第二氧化層275之第三階梯高度(仏)比第一氧化層 274的第二階梯高度(H2)小。所以,用以形成第三階梯高 度㈤之第一角度(01)是小的。然而,上述的高溫流動平 面化程序具有限制。 第27圖是顯示第三氧化層276可以藉由使用一旋轉蝕 刻方法平面化第二氧化層275被形成之橫截面圖。 使用此方法,一具有經流動平面化之第二氧化層275 的半導體基材270被置放在旋轉夾具212上,如第9圖所示。 接著,藉由旋轉半導體基材270與旋轉夾具212,並藉由透 過喷嘴214將蝕刻組合物喷灑至半導體基材27〇上,第二氧 化層275被餘刻。 在此程序中,蝕刻組合物較好具有約〇1至2·5升/分鐘 的供應量。蝕刻組合較好包含作為一氧化劑重量百分比為 --------§1 (請先閱讀背面之注意事項再填寫本頁) ·. -線·
30 478130 經濟部智慧財產局員工消費合作社印制π A7 ______B7 五、發明說明(28 ) ..... 0.01至60的HN〇3、作為一促進劑重量百分比為〇〇5至25之 HF、以及作為一緩衝溶液具有剩餘重量百分比的去離子 水更好的疋,蝕刻組合物包含作為一氧化劑重量百分比 為〇·〇1至60的HNO3、作為一促進劑重量百分比為〇 5至12 的HF、以及作為一緩衝溶液具有剩餘重量百分比的去離 子水。處理溫度較好是在2〇至9〇〇〇的範圍中,並且旋轉夾 具212的旋轉速度較好是在約2〇〇至5〇〇〇卬爪的範圍中。 第一氧化層275的蝕刻速率較好是在約3〇至52〇〇〇 Α/min的範圍中。處理時間依據第二氧化層2乃的厚度而 變化,並且可以根據處理條件而被調整。 比較第27圖所示之第三氧化層276,其俦與第26圖之 第二氧化層275—起被旋轉蝕刻方法平面化,下列的關係 式疋真貫的。H3>H4、L2>L4、LfL# 0丨> 0 2。結果,第 四階梯高度(Η。與第二角度<9 2都藉由進行因旋轉蝕刻方 法所造成之平面作用而被減至最小。 第四階梯高度(HO可以被進一步減到最小,並且角度 02在旋轉夾具之旋轉速度被增加時變得更小。然而,旋 轉速度具有一限制,且如此旋轉速度的增加範圍被與第二 氧化層275之姓刻組合物足夠的反應之需求而被侷限。被 旋轉姓刻移除之第二氧化層275的厚度是1^2 置。 第28圖為顯示光阻圖樣278在第三氧化層276上被形成 之橫截面圖’其係被旋轉蝕刻方法平面化。光阻圖樣278 在將一光阻沉積在第三氧化層276上並進行一微影程序之 後被形成。 ^ 張尺^適 各⑵〇 x 297 m--- 裝·-------訂·--------_ (請先閱讀背面之注意事項再填寫本頁) 31 478130 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(29) . · 藉由將在第一氧化層274之上位置與下位置之間的階 梯回度(HJ減至最小,在之後的微影程序中的深焦(d〇f) 可以被改善。 研九本發明之較果顯示數個改良。上述本發明之導電 插塞形成方法其特徵在於:此方法使用一種旋轉蝕刻程序 而被進行’該旋轉蝕刻程序藉由採用一種與導電層有良好 反應之蝕刻組合物,並藉由迅速地旋轉半導體基材以便藉 由在水平方向上增加蝕刻動量而進行蝕刻,該蝕刻動量係 借助因半導體基材之高速旋轉而產生的離心力。此與傳統 的CMP方法不同,其中一個拋光裝置透過應用一定的壓 力與供應漿液而與一半導體基材接觸。 本發明提供即使於其形成期間沒有間層介電層平坦化 步驟仍形成足夠品質之導電插塞,因此改善製造過程之產 率〇 此外,在周邊部分之孔圖樣内的導電層,係諸如一對 正記號或是在刻晝線上的各種不平坦圖樣,在CEp程序期 間被完全地移除。此避免在稍後程序中顆粒的產生,並避 免因為漿液所造成在半導體基材上微刮痕的發生,結果改 進微影程序之對正度。根據本發明,蝕刻性質可以藉由調 整半導體基材的旋轉速度、變化蝕刻組合物的供應量、改 變噴灑壓力、變更喷嘴之噴桿擺動等而被容易地改變。 因此,本發明獲得半導體元件製造程序之簡化、增加 的半導體元件之可靠度、並減少處理的花費之優點。 對熟習此技者本發明其他優點與修改將是容易進行 本紙張尺度適用中國國家桿準(CNS)A4規格(210 X 297公爱) --------餐—丨 (請先閱讀背面之注意事項再填寫本頁) 1 - -線· 32 478130 經濟部智慧財產局員工消費合作社印製 A? B? 五、發明說明(30) ’… 者。因此本發明就其廣義態樣而言非僅限於在此顯示與說 明之特定細節與代表性元件。如此可未悖離如隨附之申請 專利範圍所界定之概略發明構想之精髓與範圍及其相當範 圍而做出各種修改。 元件標號對照表 100 半導體基材 102 拋光頭 104 抛光臺 106 漿液供應管線 108 拋光塾 110 半導體基材 112 局部圖樣 114 氧化層 116 接觸孔 118 周邊孔 120 障壁層 120a Ti層 120b TiN層 122 鎢層 123 下部部分 200 旋轉蝕刻裝置 211 馬達 212 旋轉夾盤 213 盆器 214 喷嘴 215 夾具 216 加熱器 217 ***管 218 調整器 219 队氣體管線 220 半導體基材 222 局部圖樣 224 氧化膜 226 接觸孔 228 周邊孔 230 障壁層 230a 下障壁層 本纸張尺度適用中國國家槔準(CNS)A4規格(210x297公f ) -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -33 478130 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(31 ) 230b 上障壁層 232 導電層 233 導電鎢層 235 導電插塞 250 半導體基材 252 溝渠隔離區域 254 間隙壁 256 閘極電極 258 介電層 259 第二介電層 260 接觸孔 262 導電層 263 導電插塞 270 半導體基材 272 電容器電極 274 第一氧化層 275 第二氧化層 276 第三氧化層 278 光阻圖樣 (請先閱讀背面之注意事項再填寫本頁) 訂---------線 « 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 34
Claims (1)
- 478130 A8 B8 C8 D8 六、申請專利範圍 1· 一種製造半導體元件之方法,係包含: 在一半導體基材上形成一絕緣層; 在該絕緣層中形成多個接觸孔; 在該絕緣層之上形成一導電層以遮蓋該等接觸 孔; 旋轉該半導體基材;以及 藉由在該旋轉的半導體基材上供應一蝕刻組合物 來蝕刻該導電層, 其中該蝕刻組合物包含一種有至少一種選自由 H202、02、I04、Br〇3、C103、s208·、ΚΙ〇3、Η5Ι06、 ΚΟΗ及ΗΝΟ3所組成之基團的氧化劑、至少一種選自 由 HF、NH4OH、H3P04、H2S04、丽4F與 HC1所組成 的基團之促進劑、以及一緩衝溶液之混合物,並且 其中該氧化劑、該促進劑與該緩衝溶液具有一混 合比例,使得在蝕刻之後,該導電層之物質僅出現在 該等接觸孔之内,而不會留在該絕緣層中。 經濟部智慧財產局員工消費合作社印製 2·如申請專利範圍第1項所述之製造半導體元件之方 法’其中該緩衝溶液包含一去離子水。 3*如申請專利範圍第1項所述之製造半導體元件之方 法,其中該導電層包含一種選自由鎢(W)、銅(Cu)、 以及多晶石夕所組成之群組之物質。 4.如申請專利範圍第3項所述之製造半導體元件之方 法’其係進一步包含在該絕緣層中形成接觸孔之後, 但在形成該絕緣層之前,在該半導體基材與該絕緣層 本紙張尺度適财_緖準(c叫㈣緣(21Qx297公董) -35- 478130 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 · 上形成一層障壁層之步驟。 5·如申請專利範圍第4項所述之製造半導體元件之方 法,其中該障壁層包含一種選自由Ti、TiN、Ti/TiN、 Ta、TaN、及Ta/TaN所組成之群組之物質。 6·如申請專利範圍第1項所述之製造半導體元件之方 法,其中該蝕刻組合物被一個被置放在該半導體基材 上方之喷嘴供應,該喷嘴係受到喷桿擺動而至該半導 體基材中心的右側或該半導體基材中心的左侧。 7·如申請專利範圍第1項所述之製造半導體元件之方 法,其中該蝕刻組合物的處理溫度是在2〇至9〇。(^的範 圍中。 8·如申請專利範圍第7項所述之製造半導體元件之方 法,其中該半導體基材被加熱至約該蝕刻組合物的處 理溫度。 9·如申請專利範圍第3項所述之製造半導體元件之方 法,其中該蝕刻組合物包含作為一氧化劑重量百分比 為〇·〇1至30的HNO3、作為一促進劑重量百分比為〇〇1 至30的NHJ、及具有剩餘重量百分比的去離子水。 10·如申請專利範圍第3項所述之製造半導體元件之方 法,其中該蝕刻組合物包含作為一氧化劑重量百分比 為3至55的HNO3、作為一促進劑重量百分比為〇2至35 的HF、及具有剩餘重量百分比的去離子水。 11·如申請專利範圍第3項所述之製造半導體元件之方 法,其中該蝕刻組合物包含作為一氧化劑重量百分比 i紙張尺度適用中國國家標準(CNS)八4驗(2i〇>^^y-- 11111 n I 1111 n 線 (請先閱讀背面之注意事項再填寫本頁) 36 為〇·2至30的H2〇2、作為一促進劑重量百分比為〇〇1至 30的NH4〇H、及具有剩餘重量百分比的去離子水。 12.如申清專利範圍第3項所述之製造半導體元件之方 法,其中該蝕刻組合物包含作為一氧化劑重量百分比 為3至60的HNO3、作為一促進劑重量百分比為〇〇6至 30的HF、及具有剩餘重量百分比的去離子水。 13·如申請專利範圍第丨項所述之製造半導體元件之方 法,其中該導電層之蝕刻步驟藉由至少兩個蝕刻程序 進行。 14. 一種製造半導體元件之方法,係包含下列步驟: 在一半導體基材上形成一圖樣結構; 在該半導體基材與該圖樣結構上形成一層間層介 電層; 旋轉該半導體基材;以及 經濟部智慧財產局員工消費合作社印製 藉由在該旋轉的半導體基材上供應一餘刻組合物 來蝕刻該間層介電層,該蝕刻組合物係包含一種有至 少一種選自由 H202、〇2、I04·、Br〇3、cl〇3、s2()8-、 KI〇3、仏1〇6、KOH及HN〇3所組成之基團的氧化劑、. 至少一種選自由 HF、NEUOH、II3P04、H2S04、NH4f 與HC1所組成的基團之促進劑、以及缓衝溶液之混合 物, 其中該氧化劑、該促進劑與該緩衝溶液以一定的 混合比例^^^^得蝕刻平面化該間層介電層。 15.如申請專項所述之製.造半導體元件之方 本紙張尺;ΐ適用中國國家標準(CNS ) A4規格(210X297公釐) 37 478130 8 8 8 8 ABCD 經儕部智慧財產局員工消費合作社印製 申請專利範圍 法,其中該間層介電層包含一種選自由氧化物、氮化 物、硼磷矽(borophosphosilicate)、與原矽酸四乙脂 (tetraethylc^^^cate)所組成之群組的物質。 16·如申請專森項所述之製造半導體元件之方 法,其中該其蝕刻組合物包含作為一氧化劑重量 百分比為0.01至60的HNO3、作為一促進劑重量百分 比為0.05至25的HF、及具有剩餘重量百分比的去離子 水。 17.如申請專利範圍第15項所述之製造半導體元件之方 法,其中該姓刻組合物包含作為一氧化劑重量百分比 為0.01至30的HNO3、作為一促進劑重量百分比為〇 〇 1 至3 0的ΝΗβ、及具有剩餘重量百分比的去離子水。 18·如申請專利範圍第14項所述之製造半導體元件之方 法’其中該半導體基材的旋轉速度每分鐘轉速(rpm) 是200至5000 。 19·如申請專利範圍第14項所述之製造半導體元件之方 法,其中該蝕刻組合物被一個被置放在該半導體基材 上方之喷嘴供應,該喷嘴係受到喷桿擺動而至該半導. 體基材中心的右側或該半導體基材中心的左側。 20·如申請專利範圍第19項所述之製造半導體元件之方 法’其中該喷桿擺動包含長距離喷桿擺動部分與短距 離噴桿擺動部分,其係貫序地被進行。 21·如申請專利範圍第14項所述之製造半導體元件之方 法’其中該半導體基材被加熱至約該蚀刻纟且合物之處 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ---------0------t------^ (請先閱讀背面之注意事項再填寫本頁) 38 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 理溫度。 22· —種製造半導體元件之方法,係包含·· 在一半導體基材上形成一絕緣層; 在該絕緣層中形成多個接觸孔; 在該絕緣層上形成-覆蓋層以遮蓋該等接觸孔; 旋轉該半導體基材; 藉由供應熱氣體至該半導縣材之後側而加熱該 半導體基材;以及 藉在該旋轉的半導體基材上供應一蝕刻組合物來 蝕刻該覆蓋層, 其中該覆蓋材之物質在該蝕刻程序之後僅出現於 該接觸孔之内而不會存在該絕緣層之上。 23.如申請專利範圍第22項所述之製造半導體元件之方 法’該餘刻組合物係包含一種有至少一種選自由 H2〇2、〇2、I〇4、Br〇3、C103、S2CV、ΚΙ03、Η5Ι06、 KOH及HN03所組成之基團的氧化劑、至少一種選自 由 HF、NH4OH、H3P04、H2S04、NH4F與 HC1所組成 的基團之促進劑、以及一緩衝溶液之混合物。 24·如申請專利範圍第23項所述之製造半導體元件之方 法’其中該緩衝溶液包含一去離子水。 25.如申請專利範圍第22項所述之製造半導體元件之方 法’其中該覆蓋層包含一層導電層或一層間層介電 層。 26·如申請專利範圍第22項所述之製·造半導體元件之方 本纸張尺度適用中國國家榡準(CNS ) A4規格(210X297公釐)39 478130 經请部智慧財產局員工消費合作社印製 Α8 Β8 C8 D8 六、申請專利範圍 ’ 一 法’其中該熱氣體包含一種惰性氣體,並該熱氣體之 溫度是在20至90°C的範圍中。 27·如申請專利範圍第22項所述之製造半導體元件之方 法,其中該蝕刻組合物被一個被置放在該半導體基材 上方之喷嘴供應,該喷嘴係受到喷桿擺動而至該半導 體基材中心的右側或該半導體基材中心的左側。 28.如申請專利範圍第22項所述之製造半導體元件之方 法,其中該姓刻組合物的處理溫度是在2〇至9〇π的範 圍中。 29. —種半導體基材,係包含: 一單元區域,係包括一個由一導電材料所組成的 導電插塞;以及 一周邊區域,係包括一個供一對準記號或一刻晝 線之其中一者用的孔圖案, 其中該孔圖樣沒有包含導電材料。 30·如申請專利範圍第29項所述之半導體基材,其中該導 電材料包含一種選自由鎢(W)、銅(Cu)、或多晶矽所 組成之群組之物質。 ---------¾------、p------Μ (請先閱讀背面之注意事項再填寫本頁}40
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR19980024232 | 1998-06-25 | ||
KR1019980031544A KR100271769B1 (ko) | 1998-06-25 | 1998-08-03 | 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW478130B true TW478130B (en) | 2002-03-01 |
Family
ID=26633814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087112709A TW478130B (en) | 1998-06-25 | 1999-06-25 | Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made thereby |
Country Status (5)
Country | Link |
---|---|
JP (3) | JP4180741B2 (zh) |
KR (1) | KR100271769B1 (zh) |
DE (1) | DE19928570B4 (zh) |
NL (1) | NL1012430C2 (zh) |
TW (1) | TW478130B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI614804B (zh) * | 2011-12-27 | 2018-02-11 | 富士軟片股份有限公司 | 半導體基板製品的製造方法以及其利用的蝕刻方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4240424B2 (ja) | 1998-10-23 | 2009-03-18 | エルジー ディスプレイ カンパニー リミテッド | エッチング剤及びこれを用いた電子機器用基板の製造方法 |
US20010054706A1 (en) * | 1999-07-19 | 2001-12-27 | Joseph A. Levert | Compositions and processes for spin etch planarization |
KR100641950B1 (ko) * | 2000-06-27 | 2006-11-02 | 주식회사 하이닉스반도체 | 반도체소자의 콘택플러그 형성방법 |
JP2002043201A (ja) * | 2000-07-28 | 2002-02-08 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
KR100372647B1 (ko) * | 2000-10-13 | 2003-02-19 | 주식회사 하이닉스반도체 | 다마신 금속게이트 형성방법 |
AU2001296420A1 (en) * | 2000-11-28 | 2002-06-11 | Lightcross, Inc | Formation of a smooth surface on an optical component |
JP3609761B2 (ja) | 2001-07-19 | 2005-01-12 | 三洋電機株式会社 | 半導体装置の製造方法 |
KR100881388B1 (ko) * | 2002-11-04 | 2009-02-05 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
KR100536593B1 (ko) * | 2002-12-05 | 2005-12-14 | 삼성전자주식회사 | 선택적인 막 제거를 위한 세정 용액 및 그 세정 용액을사용하여 실리사이드 공정에서 막을 선택적으로 제거하는방법 |
JP4355201B2 (ja) * | 2003-12-02 | 2009-10-28 | 関東化学株式会社 | タングステン金属除去液及びそれを用いたタングステン金属の除去方法 |
US7351642B2 (en) * | 2005-01-14 | 2008-04-01 | Infineon Technologies Richmond, Lp | Deglaze route to compensate for film non-uniformities after STI oxide processing |
KR100624089B1 (ko) | 2005-07-12 | 2006-09-15 | 삼성전자주식회사 | 패턴 형성 방법, 이를 이용한 다중게이트 산화막 및 플래쉬메모리 셀의 제조 방법 |
KR101264421B1 (ko) | 2005-12-09 | 2013-05-14 | 동우 화인켐 주식회사 | 금속막 식각용액 |
JP4974904B2 (ja) * | 2006-01-31 | 2012-07-11 | 株式会社Sumco | ウェーハの枚葉式エッチング方法 |
JP4906417B2 (ja) | 2006-07-11 | 2012-03-28 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
KR100860367B1 (ko) | 2006-08-21 | 2008-09-25 | 제일모직주식회사 | 금속실리사이드막 대비 실리콘 산화막에 대한 상대적인 식각 선택성이 향상된 식각용액 |
JP5017709B2 (ja) | 2006-09-07 | 2012-09-05 | ジルトロニック アクチエンゲゼルシャフト | シリコンウェーハのエッチング方法および半導体シリコンウェーハの製造方法 |
US8623236B2 (en) | 2007-07-13 | 2014-01-07 | Tokyo Ohka Kogyo Co., Ltd. | Titanium nitride-stripping liquid, and method for stripping titanium nitride coating film |
JP5047881B2 (ja) * | 2007-07-13 | 2012-10-10 | 東京応化工業株式会社 | 窒化チタン剥離液、及び窒化チタン被膜の剥離方法 |
JP5439466B2 (ja) * | 2011-12-26 | 2014-03-12 | 富士フイルム株式会社 | シリコンエッチング方法、これに用いられるシリコンエッチング液、及びそのキット |
JP2014146623A (ja) * | 2013-01-25 | 2014-08-14 | Fujifilm Corp | 半導体基板のエッチング方法、エッチング液及び半導体素子の製造方法 |
JP6454605B2 (ja) * | 2015-06-01 | 2019-01-16 | 東芝メモリ株式会社 | 基板処理方法および基板処理装置 |
JP6917807B2 (ja) * | 2017-07-03 | 2021-08-11 | 東京エレクトロン株式会社 | 基板処理方法 |
JP7398969B2 (ja) * | 2019-03-01 | 2023-12-15 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置および記憶媒体 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5217995B2 (zh) * | 1972-02-18 | 1977-05-19 | ||
JPS524140A (en) * | 1975-06-28 | 1977-01-13 | Victor Co Of Japan Ltd | Data presentation system |
US4345969A (en) * | 1981-03-23 | 1982-08-24 | Motorola, Inc. | Metal etch solution and method |
US4415606A (en) * | 1983-01-10 | 1983-11-15 | Ncr Corporation | Method of reworking upper metal in multilayer metal integrated circuits |
US4806504A (en) * | 1986-09-11 | 1989-02-21 | Fairchild Semiconductor Corporation | Planarization method |
GB2212979A (en) * | 1987-12-02 | 1989-08-02 | Philips Nv | Fabricating electrical connections,particularly in integrated circuit manufacture |
US4804438A (en) * | 1988-02-08 | 1989-02-14 | Eastman Kodak Company | Method of providing a pattern of conductive platinum silicide |
JPH0322428A (ja) * | 1989-06-19 | 1991-01-30 | Nec Kyushu Ltd | 半導体装置の製造装置 |
US5279704A (en) * | 1991-04-23 | 1994-01-18 | Honda Giken Kogyo Kabushiki Kaisha | Method of fabricating semiconductor device |
US5486234A (en) * | 1993-07-16 | 1996-01-23 | The United States Of America As Represented By The United States Department Of Energy | Removal of field and embedded metal by spin spray etching |
US5340437A (en) * | 1993-10-08 | 1994-08-23 | Memc Electronic Materials, Inc. | Process and apparatus for etching semiconductor wafers |
KR950019922A (ko) * | 1993-12-28 | 1995-07-24 | 김주용 | 다결정실리콘 습식식각용액 |
US5449639A (en) * | 1994-10-24 | 1995-09-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Disposable metal anti-reflection coating process used together with metal dry/wet etch |
JP3459137B2 (ja) * | 1995-04-06 | 2003-10-20 | 日曹エンジニアリング株式会社 | 枚葉式スピンエッチング方法 |
US5863828A (en) * | 1996-09-25 | 1999-01-26 | National Semiconductor Corporation | Trench planarization technique |
KR100205321B1 (ko) * | 1996-12-30 | 1999-07-01 | 구본준 | 크랙방지 패턴을 갖는 반도체소자의 제조방법 |
-
1998
- 1998-08-03 KR KR1019980031544A patent/KR100271769B1/ko not_active IP Right Cessation
-
1999
- 1999-06-22 DE DE19928570A patent/DE19928570B4/de not_active Expired - Fee Related
- 1999-06-24 NL NL1012430A patent/NL1012430C2/nl not_active IP Right Cessation
- 1999-06-24 JP JP17850599A patent/JP4180741B2/ja not_active Expired - Fee Related
- 1999-06-25 TW TW087112709A patent/TW478130B/zh active
-
2004
- 2004-10-26 JP JP2004310392A patent/JP4343084B2/ja not_active Expired - Fee Related
- 2004-10-26 JP JP2004310391A patent/JP2005057304A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI614804B (zh) * | 2011-12-27 | 2018-02-11 | 富士軟片股份有限公司 | 半導體基板製品的製造方法以及其利用的蝕刻方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4180741B2 (ja) | 2008-11-12 |
NL1012430C2 (nl) | 2004-10-13 |
NL1012430A1 (nl) | 2000-01-04 |
JP2005057304A (ja) | 2005-03-03 |
JP2000031114A (ja) | 2000-01-28 |
JP4343084B2 (ja) | 2009-10-14 |
KR20000004840A (ko) | 2000-01-25 |
KR100271769B1 (ko) | 2001-02-01 |
DE19928570B4 (de) | 2008-04-10 |
JP2005045285A (ja) | 2005-02-17 |
DE19928570A1 (de) | 1999-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW478130B (en) | Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made thereby | |
US6232228B1 (en) | Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method | |
TW439243B (en) | Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices thereby | |
JP3805588B2 (ja) | 半導体装置の製造方法 | |
TW440944B (en) | Copper-based metal polishing composition, and method for manufacturing a semiconductor device | |
US6046110A (en) | Copper-based metal polishing solution and method for manufacturing a semiconductor device | |
TWI247796B (en) | Chemical-mechanical planarization composition having PVNO and associated method for use | |
TW438871B (en) | A polishing slurry | |
KR20010005976A (ko) | 금속막 제거용 평탄화 조성물 | |
TWI290949B (en) | Polishing slurry and chemical mechanical polishing method | |
TW528648B (en) | Tantalum removal during chemical mechanical polishing | |
EP2128897A1 (en) | Silicon dielectric treating agent for use after etching, process for producing semiconductor device, and semiconductor device | |
JP2003086548A (ja) | 半導体装置の製造方法及びその研磨液 | |
JP3666473B2 (ja) | 固定研磨剤と研磨剤含有水性液体媒質とを用いる化学機械研磨方法 | |
TW569330B (en) | Forming a semiconductor structure using a combination of planarizing methods and electropolishing | |
TWI242041B (en) | CMP slurry compositions for oxide films and methods for forming metal line contact plugs using the same | |
WO2006112202A1 (ja) | 半導体装置及びその製造方法 | |
US6726535B2 (en) | Method for preventing localized Cu corrosion during CMP | |
TWI459456B (zh) | 研磨釕及其它膜的cmp漿/方法 | |
US6316364B1 (en) | Polishing method and polishing solution | |
WO2009119485A1 (ja) | 金属用研磨液及びこの研磨液を用いた研磨方法 | |
KR20010047222A (ko) | 화학 및 기계적 연마용 비선택성 슬러리 및 그제조방법과, 이를 이용하여 웨이퍼상의 절연층 내에플러그를 형성하는 방법 | |
TWI285922B (en) | Dual-tank etch method for oxide thickness control | |
TW200409228A (en) | Methods for manufacturing contact plugs of semiconductor device | |
JP2004022855A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |