JP2000021666A - 積層チップインダクタの製造方法 - Google Patents
積層チップインダクタの製造方法Info
- Publication number
- JP2000021666A JP2000021666A JP10187166A JP18716698A JP2000021666A JP 2000021666 A JP2000021666 A JP 2000021666A JP 10187166 A JP10187166 A JP 10187166A JP 18716698 A JP18716698 A JP 18716698A JP 2000021666 A JP2000021666 A JP 2000021666A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- insulating layer
- pattern
- chip inductor
- multilayer chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 内部導体と外部電極との接続性を改善して性
能アップを図る。 【解決手段】 電気絶縁層１と導体パターンを交互に積
層し、各導体パターンの端部を順次接続して積層方向に
重畳したコイルパターンを形成すると共に、当該コイル
パターンの始端および終端を引出パターン２ｄにてチッ
プ外端の外部電極に接続して積層チップインダクタを作
製する。本発明では、前記引出パターン２ｄを形成する
ための導体ペーストの収縮率を前記電気絶縁層１の収縮
率より小さくした。これにより、焼成後の内部導体の露
出端部をチップ端面より外側に向け凸に形成することが
できる。バレル研磨の際は、この凸部が優先的に削られ
るため、チップ端面全体に内部導体を露出させることが
でき、よって外部電極との接続は確実となる。
能アップを図る。 【解決手段】 電気絶縁層１と導体パターンを交互に積
層し、各導体パターンの端部を順次接続して積層方向に
重畳したコイルパターンを形成すると共に、当該コイル
パターンの始端および終端を引出パターン２ｄにてチッ
プ外端の外部電極に接続して積層チップインダクタを作
製する。本発明では、前記引出パターン２ｄを形成する
ための導体ペーストの収縮率を前記電気絶縁層１の収縮
率より小さくした。これにより、焼成後の内部導体の露
出端部をチップ端面より外側に向け凸に形成することが
できる。バレル研磨の際は、この凸部が優先的に削られ
るため、チップ端面全体に内部導体を露出させることが
でき、よって外部電極との接続は確実となる。
Description
【０００１】
【発明の属する技術分野】本発明は、電気絶縁層と導体
パターンを交互に積層し、電気絶縁層内に周回コイルを
形成するようにした積層チップインダクタの製造方法に
係るもので、特に内部導体と外部電極との接続性向上に
関するものである。
パターンを交互に積層し、電気絶縁層内に周回コイルを
形成するようにした積層チップインダクタの製造方法に
係るもので、特に内部導体と外部電極との接続性向上に
関するものである。
【０００２】
【従来の技術】上記積層チップ部品はプリント配線基板
等に表面実装可能な素子であって、チップ両端に外部と
の接続用に外部電極を形成し、これに内部の導体パター
ンが接続される構成である。
等に表面実装可能な素子であって、チップ両端に外部と
の接続用に外部電極を形成し、これに内部の導体パター
ンが接続される構成である。
【０００３】ところで、通常、この内部導体と外部電極
との接続は以下のようにして行われている。先ず、シー
ト積層法や印刷積層法により電気絶縁層内に所定ターン
数の周回コイルを形成する。この時、周回コイルの始端
と終端は引出パターンにてチップの両端に引き出してお
く。
との接続は以下のようにして行われている。先ず、シー
ト積層法や印刷積層法により電気絶縁層内に所定ターン
数の周回コイルを形成する。この時、周回コイルの始端
と終端は引出パターンにてチップの両端に引き出してお
く。
【０００４】次に、所定の積層を終えた積層ブロックを
チップ単位に切断し、焼成後バレル研磨等を施してチッ
プの角取りを行うと共に、チップ端面に露出した導体部
分を平らに削り込み引出パターンの端部を完全に露出さ
せた後、露出端部に接続する外部電極を形成する。
チップ単位に切断し、焼成後バレル研磨等を施してチッ
プの角取りを行うと共に、チップ端面に露出した導体部
分を平らに削り込み引出パターンの端部を完全に露出さ
せた後、露出端部に接続する外部電極を形成する。
【０００５】外部電極形成時の内部導体と外部電極の接
続性の善し悪しはチップ部品の特性や外部電極との密着
強度を左右するものであり、従来より、この部分の接続
性を確保するため様々な提案が成されている。例えば、
実開平２−１５５２０５号公報、実開平５−７２０８８
号公報、さらには、特開平５−７２０８９号公報等であ
る。
続性の善し悪しはチップ部品の特性や外部電極との密着
強度を左右するものであり、従来より、この部分の接続
性を確保するため様々な提案が成されている。例えば、
実開平２−１５５２０５号公報、実開平５−７２０８８
号公報、さらには、特開平５−７２０８９号公報等であ
る。
【０００６】
【発明が解決しようとする課題】ところで、内部導体と
外部電極の接続に際し、従来より次のような幾つかの問
題が残されていた。
外部電極の接続に際し、従来より次のような幾つかの問
題が残されていた。
【０００７】通常、バレル研磨処理では、チップの表面
切削は容易でなく、角部のみが多く削れてしまうため、
端面全体にわたって内部導体を露出させることは大変難
しく、これが、内部導体と外部電極との接続性（すなわ
ち、導電性能）を劣化させる原因となっていた。また、
導体露出部を多くするため長時間研磨していると角部が
削れ過ぎてチップ外形が丸くなり、実装性に劣るという
問題が発生する。
切削は容易でなく、角部のみが多く削れてしまうため、
端面全体にわたって内部導体を露出させることは大変難
しく、これが、内部導体と外部電極との接続性（すなわ
ち、導電性能）を劣化させる原因となっていた。また、
導体露出部を多くするため長時間研磨していると角部が
削れ過ぎてチップ外形が丸くなり、実装性に劣るという
問題が発生する。
【０００８】また、一般的に積層チップ部品では、内部
導体と絶縁素材（例えば、セラミック）の収縮率が整合
していないと亀裂の原因となることから、従来より両者
の整合性が厳しく管理されてきた。このため、従来では
内部導体の露出端部は殆ど出っ張りは無く、むしろチッ
プ焼成時の高温により導体ペーストが蒸発して露出端部
はチップ端面より内側に凹む傾向にあり、この導体の凹
みが前記バレル研磨処理をより一層難しいものにしてい
た。
導体と絶縁素材（例えば、セラミック）の収縮率が整合
していないと亀裂の原因となることから、従来より両者
の整合性が厳しく管理されてきた。このため、従来では
内部導体の露出端部は殆ど出っ張りは無く、むしろチッ
プ焼成時の高温により導体ペーストが蒸発して露出端部
はチップ端面より内側に凹む傾向にあり、この導体の凹
みが前記バレル研磨処理をより一層難しいものにしてい
た。
【０００９】本発明は、このような問題点に鑑みて成さ
れたもので、内部導体と外部電極との接続性をより確実
なものとして性能および信頼性の向上を図った積層チッ
プインダクタの製造方法を提供することを目的としてい
る。
れたもので、内部導体と外部電極との接続性をより確実
なものとして性能および信頼性の向上を図った積層チッ
プインダクタの製造方法を提供することを目的としてい
る。
【００１０】
【課題を解決するための手段】本発明では、図４に示す
ように、内部導体２の露出端部４をチップの外側に若干
突出させることにより、バレル研磨を容易にして上記問
題点を解決するものである。
ように、内部導体２の露出端部４をチップの外側に若干
突出させることにより、バレル研磨を容易にして上記問
題点を解決するものである。
【００１１】すなわち、請求項１に記載の本発明では、
電気絶縁層（１）と導体パターン（２）を交互に積層
し、各導体パターン（２）の端部を順次接続して積層方
向に重畳したコイルパターンを形成すると共に、該コイ
ルパターンの始端および終端を引出パターン（２ａ，２
ｄ）にてそれぞれチップ外端の外部電極（３，３）に接
続するようにした積層チップインダクタの製造方法にお
いて、前記引出パターン（２ａ，２ｄ）を形成するため
の導体ペーストの収縮率を前記電気絶縁層（１）の収縮
率より小さくした。
電気絶縁層（１）と導体パターン（２）を交互に積層
し、各導体パターン（２）の端部を順次接続して積層方
向に重畳したコイルパターンを形成すると共に、該コイ
ルパターンの始端および終端を引出パターン（２ａ，２
ｄ）にてそれぞれチップ外端の外部電極（３，３）に接
続するようにした積層チップインダクタの製造方法にお
いて、前記引出パターン（２ａ，２ｄ）を形成するため
の導体ペーストの収縮率を前記電気絶縁層（１）の収縮
率より小さくした。
【００１２】また、請求項２に記載の本発明では、前記
引出パターン（２ａ，２ｄ）が前記外部電極（３，３）
と接触する接続部（Ａ）を形成するための導体ペースト
のみ収縮率を前記電気絶縁層（１）の収縮率より小さく
した。
引出パターン（２ａ，２ｄ）が前記外部電極（３，３）
と接触する接続部（Ａ）を形成するための導体ペースト
のみ収縮率を前記電気絶縁層（１）の収縮率より小さく
した。
【００１３】また、請求項３に記載の本発明では、電気
絶縁層（１）より収縮率の小さい導体ペーストは、前記
導体パターン（２）を形成するための導体ペーストに収
縮率の小さいホウケイ酸ガラスを添加して作製した。
絶縁層（１）より収縮率の小さい導体ペーストは、前記
導体パターン（２）を形成するための導体ペーストに収
縮率の小さいホウケイ酸ガラスを添加して作製した。
【００１４】また、請求項４に記載の本発明では、電気
絶縁層（１）より収縮率の小さな導体ペーストは、前記
導体パターン（２）を形成するための導体ペーストに粒
径の大きい前記電気絶縁層（１）に使用した絶縁素材を
添加して作製した。
絶縁層（１）より収縮率の小さな導体ペーストは、前記
導体パターン（２）を形成するための導体ペーストに粒
径の大きい前記電気絶縁層（１）に使用した絶縁素材を
添加して作製した。
【００１５】また、請求項５に記載の本発明では、前記
電気絶縁層（１）の素材として誘電体セラミックスを使
用した。
電気絶縁層（１）の素材として誘電体セラミックスを使
用した。
【００１６】さらに、請求項６に記載の本発明では、前
記電気絶縁層（１）の素材としてフェライトを使用し
た。
記電気絶縁層（１）の素材としてフェライトを使用し
た。
【００１７】
【発明の実施の形態】次ぎに、図１〜図３に基づいて本
発明の一実施形態を説明する。図１は本発明が適用され
た積層チップインダクタの内部構造を示す外観透視図、
図２はその製造工程図、図３は上記製造工程の１部を示
す図である。
発明の一実施形態を説明する。図１は本発明が適用され
た積層チップインダクタの内部構造を示す外観透視図、
図２はその製造工程図、図３は上記製造工程の１部を示
す図である。
【００１８】図１において、本積層チップインダクタ
は、電気絶縁層１と導体パターン２を交互に印刷・積層
し、且つ積層された複数の導体パターン２を各々接続す
ることにより、電気絶縁層１内に積層方向に重畳する周
回コイルを形成すると共に、この周回コイルの始端と終
端をチップ両端に引き出し、これに外部電極３，３を接
続して構成される直方体形状のインダクタ素子である。
は、電気絶縁層１と導体パターン２を交互に印刷・積層
し、且つ積層された複数の導体パターン２を各々接続す
ることにより、電気絶縁層１内に積層方向に重畳する周
回コイルを形成すると共に、この周回コイルの始端と終
端をチップ両端に引き出し、これに外部電極３，３を接
続して構成される直方体形状のインダクタ素子である。
【００１９】ここで、電気絶縁１は、セラミック材料と
してフェライト、あるいはガラスを添加した誘電体セラ
ミックス等が使用できる。ここでは、ホウケイ酸ガラス
をアルミナに混合した誘電体材料を使用し、これに、ビ
ヒクルとしてエチルセルロースとテレピネールと分散
剤、可塑剤を混合したものを配合し混合したものを印刷
用の誘電体ペーストとした。
してフェライト、あるいはガラスを添加した誘電体セラ
ミックス等が使用できる。ここでは、ホウケイ酸ガラス
をアルミナに混合した誘電体材料を使用し、これに、ビ
ヒクルとしてエチルセルロースとテレピネールと分散
剤、可塑剤を混合したものを配合し混合したものを印刷
用の誘電体ペーストとした。
【００２０】また導体パターン２は銀あるいは銀パラジ
ウムを使用し、これに前記ビヒクルを混合したものを印
刷用の導体ペーストとした。
ウムを使用し、これに前記ビヒクルを混合したものを印
刷用の導体ペーストとした。
【００２１】前記積層チップインダクタのコイル形成
は、誘電体をシート状にしてビアを作製して行うシート
積層法や電気絶縁層１と内部導体２を全てスクリーン印
刷により形成する印刷積層法等が周知であるが、本発明
は何れの方法も適用可能であり、本実施形態では印刷積
層法の場合で説明する。
は、誘電体をシート状にしてビアを作製して行うシート
積層法や電気絶縁層１と内部導体２を全てスクリーン印
刷により形成する印刷積層法等が周知であるが、本発明
は何れの方法も適用可能であり、本実施形態では印刷積
層法の場合で説明する。
【００２２】以下、図２に示す積層チップインダクタの
製造工程図に基づき、前記スクリーン印刷によるコイル
の形成方法を説明する。
製造工程図に基づき、前記スクリーン印刷によるコイル
の形成方法を説明する。
【００２３】本実施形態は、導体パターンを１／２ター
ンづつ印刷・積層していくことにより電気絶縁層内に周
回コイルを形成する方法であって、絶縁材料として上記
した誘電体セラミックスが使用されている。
ンづつ印刷・積層していくことにより電気絶縁層内に周
回コイルを形成する方法であって、絶縁材料として上記
した誘電体セラミックスが使用されている。
【００２４】図２によれば、先ず工程で誘電体セラミ
ックス１を所定の厚さになるまで繰り返し印刷・積層
し、工程でその上にコイルの始端側を外部電極（図示
せず）に引き出すための引出パターン２ａを印刷する。
ックス１を所定の厚さになるまで繰り返し印刷・積層
し、工程でその上にコイルの始端側を外部電極（図示
せず）に引き出すための引出パターン２ａを印刷する。
【００２５】次ぎに、工程でその下半面を覆うように
誘電体セラミックス１を印刷し、工程で前記誘電体セ
ラミックス１で覆われずに露出した前記引出パターン２
ａの左端に接続する形でＬ字形のコイルパターン２ｂを
印刷し、コイルの半ターン分を形成する。
誘電体セラミックス１を印刷し、工程で前記誘電体セ
ラミックス１で覆われずに露出した前記引出パターン２
ａの左端に接続する形でＬ字形のコイルパターン２ｂを
印刷し、コイルの半ターン分を形成する。
【００２６】次ぎに、工程でその上半面に誘電体セラ
ミックス１を印刷し、工程で露出している前記コイル
パターン２ｂの右端に接続する形で新たな逆Ｌ字形のコ
イルパターン２ｃを印刷し、コイルのもう半ターン分を
形成する。これにて周回コイルの１ターン分が形成され
る。
ミックス１を印刷し、工程で露出している前記コイル
パターン２ｂの右端に接続する形で新たな逆Ｌ字形のコ
イルパターン２ｃを印刷し、コイルのもう半ターン分を
形成する。これにて周回コイルの１ターン分が形成され
る。
【００２７】以降、上記工程〜と同様の工程を繰り
返して所定ターン数の周回コイルを形成し、工程▲10▼
でこの周回コイルの終端側の引出パターン２ｄを印刷に
する。最後に工程▲11▼で工程と同様にして誘電セラ
ミックス１を所定の厚さになるまで繰り返し印刷・積層
する。上記工程を経て積層ブロックが作製される。通
常、複数個の周回コイルを一括形成した積層ブロックと
して作製し、これをチップ単位に切断し、焼成後、各チ
ップ両端に外部電極３を形成する。
返して所定ターン数の周回コイルを形成し、工程▲10▼
でこの周回コイルの終端側の引出パターン２ｄを印刷に
する。最後に工程▲11▼で工程と同様にして誘電セラ
ミックス１を所定の厚さになるまで繰り返し印刷・積層
する。上記工程を経て積層ブロックが作製される。通
常、複数個の周回コイルを一括形成した積層ブロックと
して作製し、これをチップ単位に切断し、焼成後、各チ
ップ両端に外部電極３を形成する。
【００２８】一方、シート積層法では、導体パターン間
の接続をスルーホールにて行う点が印刷積層法とは相違
するが、導体パターンの形成を全てスクリーン印刷で行
う点は共通している。
の接続をスルーホールにて行う点が印刷積層法とは相違
するが、導体パターンの形成を全てスクリーン印刷で行
う点は共通している。
【００２９】上記した一連の製造工程の内、本実施形態
は以下に示すコイルの引出パターン２ａ、２ｄの形成方
法に特徴を有している。すなわち、チップ端面に露出す
る内部導体の端部を凸状にするため、後述するように導
体ペーストの組成を変えて内部導体の収縮率を電気絶縁
層１であるセラミックスの収縮率より小さくした。
は以下に示すコイルの引出パターン２ａ、２ｄの形成方
法に特徴を有している。すなわち、チップ端面に露出す
る内部導体の端部を凸状にするため、後述するように導
体ペーストの組成を変えて内部導体の収縮率を電気絶縁
層１であるセラミックスの収縮率より小さくした。
【００３０】但し、内部導体全体の収縮率を小さくする
と導体に亀裂が発生するため、本実施形態では、外部電
極３と接続に係わる導体部分（すなわち、引出パターン
２ａ，２ｄ）の収縮率を小さくするようにした。
と導体に亀裂が発生するため、本実施形態では、外部電
極３と接続に係わる導体部分（すなわち、引出パターン
２ａ，２ｄ）の収縮率を小さくするようにした。
【００３１】図３（ａ）、（ｂ）はその一例であって、
図２の工程図の工程▲10▼におけるコイルの終端側引出
パターン２ｄの印刷を示している。
図２の工程図の工程▲10▼におけるコイルの終端側引出
パターン２ｄの印刷を示している。
【００３２】図３（ａ）は、引出パターン２ｄ（およ
び、引出パターン２ａ）全体を収縮率の小さい導体で形
成した場合である。この方法によれば、新たなスクリー
ンは不要であり、従来通りのスクリーンがそのまま使用
できることから、コスト的には有利な方法である。
び、引出パターン２ａ）全体を収縮率の小さい導体で形
成した場合である。この方法によれば、新たなスクリー
ンは不要であり、従来通りのスクリーンがそのまま使用
できることから、コスト的には有利な方法である。
【００３３】一方、図３（ｂ）は、引出パターン２ｄ
（および、引出パターン２ａ）が外部電極３との接続に
直接係わる接続部Ａのみを収縮率の小さい導体で形成し
た場合である。具体的には、先ず、図２の工程および
工程におけるコイルパターン２ｂ，２ｃの印刷で使用
した導体ペーストと同じ組成の導体ペーストで引出パタ
ーン２ｄ（および、引出パターン２ａ）全体を印刷した
後、再度、接続部Ａのみを収縮率の小さい導体ペースト
で重ねて印刷する。これにより、下層に印刷されている
通常の導体ペーストが収縮して内部に凹んでも、その上
層に印刷された収縮率の小さい導体パターンによって露
出端部４は出っ張りを生ずる。
（および、引出パターン２ａ）が外部電極３との接続に
直接係わる接続部Ａのみを収縮率の小さい導体で形成し
た場合である。具体的には、先ず、図２の工程および
工程におけるコイルパターン２ｂ，２ｃの印刷で使用
した導体ペーストと同じ組成の導体ペーストで引出パタ
ーン２ｄ（および、引出パターン２ａ）全体を印刷した
後、再度、接続部Ａのみを収縮率の小さい導体ペースト
で重ねて印刷する。これにより、下層に印刷されている
通常の導体ペーストが収縮して内部に凹んでも、その上
層に印刷された収縮率の小さい導体パターンによって露
出端部４は出っ張りを生ずる。
【００３４】この方法は、上記図３（ａ）の例と異な
り、接続部Ａのみを印刷するための新たなスクリーンが
必要であるが、全内部導体の内、収縮率が電気絶縁層１
と合わない導体部分が占める割合を少なくして収縮率の
整合性を図った効率的な方法である。また、図示してい
ないが、さらに、外部電極３と直接接触する導体部分の
みにこの低収縮率の導体ペーストを使用することによ
り、収縮率の整合性はより確実に維持できる。
り、接続部Ａのみを印刷するための新たなスクリーンが
必要であるが、全内部導体の内、収縮率が電気絶縁層１
と合わない導体部分が占める割合を少なくして収縮率の
整合性を図った効率的な方法である。また、図示してい
ないが、さらに、外部電極３と直接接触する導体部分の
みにこの低収縮率の導体ペーストを使用することによ
り、収縮率の整合性はより確実に維持できる。
【００３５】また、上記収縮率の小さい導体ペーストを
作製するには、本来使用の導体ペーストに焼成温度の高
い材料を添加して焼結を阻害するようにすれば良い。そ
れには軟化点の高いホウケイ酸ガラスや粒子径の大きな
母材（電気絶縁層１の素材）であるセラミックス等を添
加するのが好適である。また、有機物により焼結を阻害
することも可能である。但し、電気絶縁体と内部導体で
収縮率の差が大き過ぎると亀裂発生の原因となることか
ら、それぞれ添加量を加減して収縮率を適当にコントロ
ールする必要がある。
作製するには、本来使用の導体ペーストに焼成温度の高
い材料を添加して焼結を阻害するようにすれば良い。そ
れには軟化点の高いホウケイ酸ガラスや粒子径の大きな
母材（電気絶縁層１の素材）であるセラミックス等を添
加するのが好適である。また、有機物により焼結を阻害
することも可能である。但し、電気絶縁体と内部導体で
収縮率の差が大き過ぎると亀裂発生の原因となることか
ら、それぞれ添加量を加減して収縮率を適当にコントロ
ールする必要がある。
【００３６】このように、本実施形態によれば、外部電
極３と接続する内部導体２の収縮率を母材である電気絶
縁層１の収縮率より小さくすることにより、内部導体２
の露出端部４をチップ端面より突出させることができ
る。したがって、外部電極３の形成の際のバレル研磨処
理で、この凸部が優先的に削られるため、チップ端面の
全体に内部導体２を露出させることができ、この露出導
体によって外部電極３との優れた導電性能が維持でき
る。
極３と接続する内部導体２の収縮率を母材である電気絶
縁層１の収縮率より小さくすることにより、内部導体２
の露出端部４をチップ端面より突出させることができ
る。したがって、外部電極３の形成の際のバレル研磨処
理で、この凸部が優先的に削られるため、チップ端面の
全体に内部導体２を露出させることができ、この露出導
体によって外部電極３との優れた導電性能が維持でき
る。
【００３７】
【発明の効果】以上説明したように、請求項１に記載の
本発明によれば、周回コイルの引出パターンを形成する
導体ペーストの収縮率を母材である電気絶縁層の収縮率
より小さくしたので、焼成後の内部導体の露出端部をチ
ップ端面より外側に凸にすることができ、この凸部がバ
レル研磨により優先的に削られるため、チップ端面全体
に内部導体を露出させることができる。これにより、外
部電極との接続は確実となり、外部電極との接触抵抗を
低くしてＱ値を改善できると共に、接触不良等の問題も
無くすことができる。
本発明によれば、周回コイルの引出パターンを形成する
導体ペーストの収縮率を母材である電気絶縁層の収縮率
より小さくしたので、焼成後の内部導体の露出端部をチ
ップ端面より外側に凸にすることができ、この凸部がバ
レル研磨により優先的に削られるため、チップ端面全体
に内部導体を露出させることができる。これにより、外
部電極との接続は確実となり、外部電極との接触抵抗を
低くしてＱ値を改善できると共に、接触不良等の問題も
無くすことができる。
【００３８】また、請求項２に記載の本発明によれば、
前記引出パターンの内、外部電極と接触する接続部の導
体ペーストのみ収縮率を小さくしたので、全内部導体の
内、電気絶縁層の収縮率と合わない導体部分を極力少な
くでき、収縮率の整合性を維持できる。これにより、前
記の通り外部電極との接続性を確保しながら亀裂の発生
を効率的に防止することができる。
前記引出パターンの内、外部電極と接触する接続部の導
体ペーストのみ収縮率を小さくしたので、全内部導体の
内、電気絶縁層の収縮率と合わない導体部分を極力少な
くでき、収縮率の整合性を維持できる。これにより、前
記の通り外部電極との接続性を確保しながら亀裂の発生
を効率的に防止することができる。
【００３９】また、請求項３あるいは請求項４に記載の
本発明では、前記収縮率の小さい導体ペーストは、内部
導体を形成する導体ペーストに収縮率の小さいホウケイ
酸ガラスを添加するか、もしくは、粒径の大きな電気絶
縁層の素材を添加して作製したので、これら添加物の量
を加減することにより、内部導体の収縮率を自由にコン
トロールすることができる。これにより、電気絶縁素材
に応じた最適な収縮性を有する導体が形成できる。
本発明では、前記収縮率の小さい導体ペーストは、内部
導体を形成する導体ペーストに収縮率の小さいホウケイ
酸ガラスを添加するか、もしくは、粒径の大きな電気絶
縁層の素材を添加して作製したので、これら添加物の量
を加減することにより、内部導体の収縮率を自由にコン
トロールすることができる。これにより、電気絶縁素材
に応じた最適な収縮性を有する導体が形成できる。
【００４０】また、請求項４あるいは請求項５に記載の
本発明では、前記電気絶縁層に誘電体セラミックス、あ
るいはフェライトを使用たので、前記の通り外部電極と
の接続性を確保しながら、高周波特性に優れた積層チッ
プインダクタを実現できる。
本発明では、前記電気絶縁層に誘電体セラミックス、あ
るいはフェライトを使用たので、前記の通り外部電極と
の接続性を確保しながら、高周波特性に優れた積層チッ
プインダクタを実現できる。
【図１】本発明に係る積層チップインダクタの内部構造
を示す外観透視図である。
を示す外観透視図である。
【図２】図１の積層チップインダクタの製造方法を示す
製造工程図である。
製造工程図である。
【図３】図２の製造工程図の内、引出パターンの形成を
示す図である。
示す図である。
【図４】本発明により内部導体の露出端部が外部に突出
した状態を示す図である。
した状態を示す図である。
１ 電気絶縁層（誘電体セラミックス） ２ 導体パターン ２ａ，２ｄ 引出パターン ３ 外部電極 Ａ 接続部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野寄 佳成 東京都港区新橋５丁目36番11号 富士電気 化学株式会社内 Ｆターム(参考） 5E062 DD04 5E070 AA01 AB01 CB03 CB12 CB13 EA01
Claims (6)
- 【請求項１】 電気絶縁層（１）と導体パターン（２）
を交互に積層し、各導体パターン（２）の端部を順次接
続して積層方向に重畳したコイルパターンを形成すると
共に、当該コイルパターンの始端および終端を引出パタ
ーン（２ａ，２ｄ）にてそれぞれチップ外端の外部電極
（３，３）に接続するようにした積層チップインダクタ
の製造方法において、 前記引出パターン（２ａ，２ｄ）を形成するための導体
ペーストの収縮率を前記電気絶縁層（１）の収縮率より
小さくすることを特徴とする積層チップインダクタの製
造方法。 - 【請求項２】 前記引出パターン（２ａ，２ｄ）が前記
外部電極（３，３）と接触する接続部（Ａ）を形成する
ための導体ペーストのみ収縮率を前記電気絶縁層（１）
の収縮率より小さくすることを特徴とする請求項１に記
載の積層チップインダクタの製造方法。 - 【請求項３】 電気絶縁層（１）より収縮率の小さい導
体ペーストは、前記導体パターン（２）を形成するため
の導体ペーストに収縮率の小さいホウケイ酸ガラスを添
加したものであることを特徴とする請求項１または請求
項２の何れかに記載の積層チップインダクタの製造方
法。 - 【請求項４】 電気絶縁層（１）より収縮率の小さな導
体ペーストは、前記導体パターン（２）を形成するため
の導体ペーストに粒径の大きい前記電気絶縁層（１）に
使用した絶縁素材を添加したものであることを特徴とす
る請求項１または請求項２の何れかに記載の積層チップ
インダクタの製造方法。 - 【請求項５】 前記電気絶縁層（１）の素材として誘電
体セラミックスを使用することを特徴とする請求項１か
ら請求項４までの何れかに記載の積層チップインダクタ
の製造方法。 - 【請求項６】 前記電気絶縁層（１）の素材としてフェ
ライトを使用することを特徴とする請求項１から請求項
４までの何れかに記載の積層チップインダクタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10187166A JP2000021666A (ja) | 1998-07-02 | 1998-07-02 | 積層チップインダクタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10187166A JP2000021666A (ja) | 1998-07-02 | 1998-07-02 | 積層チップインダクタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000021666A true JP2000021666A (ja) | 2000-01-21 |
Family
ID=16201284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10187166A Pending JP2000021666A (ja) | 1998-07-02 | 1998-07-02 | 積層チップインダクタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000021666A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003109820A (ja) * | 2001-09-28 | 2003-04-11 | Nec Tokin Corp | 積層型インダクタ及びその製造方法 |
| JP2013125819A (ja) * | 2011-12-14 | 2013-06-24 | Murata Mfg Co Ltd | 積層型インダクタ素子およびその製造方法 |
| JP2020126914A (ja) * | 2019-02-04 | 2020-08-20 | 株式会社村田製作所 | コイル部品 |
| JP2021125597A (ja) * | 2020-02-06 | 2021-08-30 | 株式会社村田製作所 | コイル部品 |
-
1998
- 1998-07-02 JP JP10187166A patent/JP2000021666A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003109820A (ja) * | 2001-09-28 | 2003-04-11 | Nec Tokin Corp | 積層型インダクタ及びその製造方法 |
| JP2013125819A (ja) * | 2011-12-14 | 2013-06-24 | Murata Mfg Co Ltd | 積層型インダクタ素子およびその製造方法 |
| JP2020126914A (ja) * | 2019-02-04 | 2020-08-20 | 株式会社村田製作所 | コイル部品 |
| JP7099345B2 (ja) | 2019-02-04 | 2022-07-12 | 株式会社村田製作所 | コイル部品 |
| US11551852B2 (en) | 2019-02-04 | 2023-01-10 | Murata Manufacturing Co., Ltd. | Coil component |
| JP2021125597A (ja) * | 2020-02-06 | 2021-08-30 | 株式会社村田製作所 | コイル部品 |
| JP7234959B2 (ja) | 2020-02-06 | 2023-03-08 | 株式会社村田製作所 | コイル部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002305111A (ja) | 積層インダクタ | |
| JP2002093623A (ja) | 積層インダクタ | |
| JPH11265823A (ja) | 積層型インダクタ及びその製造方法 | |
| JPH0669040A (ja) | 積層チップインダクタおよびその製造方法 | |
| JPH11273950A (ja) | 積層チップコイル部品 | |
| JP2000021666A (ja) | 積層チップインダクタの製造方法 | |
| JP2000003825A (ja) | 積層チップ部品の製造方法 | |
| JP3444226B2 (ja) | 積層インダクタ | |
| JP2002064016A (ja) | 積層インダクタ | |
| JPH11219821A (ja) | 積層型インダクタ、及びその製造方法 | |
| JP2000223315A (ja) | 積層チップコイル部品 | |
| JPH11251146A (ja) | 積層インダクタ及びその製造方法 | |
| JPS587609Y2 (ja) | 積層トランス | |
| JP2002260926A (ja) | 積層インダクタ及びその製造方法 | |
| JPH11251148A (ja) | 積層インダクタ及びその製造方法 | |
| JPH07176430A (ja) | 積層インダクタとその製造方法 | |
| JP3109414B2 (ja) | チップアンテナの製造方法 | |
| JPS5853807A (ja) | 巻回型複合チツプ部品 | |
| JP2000049014A (ja) | 非磁性積層インダクタ | |
| JP2000003813A (ja) | 積層インダクタ | |
| JPS5861609A (ja) | 積層インダクタ | |
| KR100541094B1 (ko) | 칩 인덕터 및 그 제조방법 | |
| JP2000353618A (ja) | 積層チップコイル | |
| JP2002198224A (ja) | 積層インダクタの製造方法 | |
| JP3237351B2 (ja) | コンデンサ内蔵多層セラミック基板 |