ITUA20164724A1 - Dispositivo elettronico a semiconduttori con migliorate caratteristiche di testabilita' e relativo metodo di incapsulamento - Google Patents

Dispositivo elettronico a semiconduttori con migliorate caratteristiche di testabilita' e relativo metodo di incapsulamento

Info

Publication number
ITUA20164724A1
ITUA20164724A1 ITUA2016A004724A ITUA20164724A ITUA20164724A1 IT UA20164724 A1 ITUA20164724 A1 IT UA20164724A1 IT UA2016A004724 A ITUA2016A004724 A IT UA2016A004724A IT UA20164724 A ITUA20164724 A IT UA20164724A IT UA20164724 A1 ITUA20164724 A1 IT UA20164724A1
Authority
IT
Italy
Prior art keywords
electrical
stacked structure
plates
contact pads
stacked
Prior art date
Application number
ITUA2016A004724A
Other languages
English (en)
Inventor
Alberto Pagani
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to ITUA2016A004724A priority Critical patent/ITUA20164724A1/it
Priority to US15/368,159 priority patent/US10062668B2/en
Publication of ITUA20164724A1 publication Critical patent/ITUA20164724A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

“DISPOSITIVO ELETTRONICO A SEMICONDUTTORI CON MIGLIORATE CARATTERISTICHE DI TESTABILITA' E RELATIVO METODO DI INCAPSULAMENTO”
La presente invenzione è relativa ad un dispositivo elettronico a semiconduttori con migliorate caratteristiche di testabilità, durante una operazione di test elettrico, ad esempio nelle fasi conclusive di un relativo procedimento di fabbricazione; la presente invenzione si riferisce inoltre ad un relativo metodo di incapsulamento (cosiddetto “packaging”).
È in generale sentita l’esigenza, nell’incapsulamento dei dispositivi elettronici a semiconduttore, di ridurre le dimensioni, in particolar modo nel campo degli apparecchi elettronici portatili, quali ad esempio smartphone, tablet, phablet, apparecchi indossabili (cosiddetti “wearable”), e simili.
È nota inoltre la recente tendenza a realizzare all’interno di un singolo incapsulamento (cosiddetto “package”) sistemi elettronici complessi, cosiddetti SiP (System in Package), includenti un numero di piastrine (“die”) di materiale semiconduttore incapsulate nello stesso package; le varie piastrine integrano rispettivi circuiti integrati includenti ad esempio strutture microelettromeccaniche (cosiddette MEMS – MicroElectroMechanical Structure), circuiti elettronici di interfaccia (cosiddetti ASIC – Application Specific Integrated Circuit) analogici, digitali o misti (cosiddetti circuiti “mixed signal”), memorie, unità logiche di elaborazione, circuiti a radiofrequenza, e simili, generalmente cooperanti tra loro per svolgere una o più funzioni desiderate.
Le varie piastrine all’interno del package sono collegate elettricamente tra loro in maniera opportuna, per consentire lo scambio di segnali elettrici, e sono inoltre previsti elementi di collegamento elettrico portati da una superficie esterna del package, per l’interfacciamento con sistemi elettronici esterni, ad esempio per l’accoppiamento elettrico ad un circuito stampato (PCB – Printed Circuit Board).
In particolare, sono note soluzioni di incapsulamento cosiddetto impilato (“stacked”), che prevedono la disposizione delle varie piastrine all’interno del package impilate verticalmente l’una sull’altra, al fine di ottenere un ingombro orizzontale ridotto dello stesso package ed in generale al fine di ottimizzare le risultanti dimensioni.
Ad esempio, la figura 1 mostra una possibile soluzione di un package 1 a piastrine impilate (cosiddetto “stackedchip package”).
Nell’esempio illustrato, una prima piastrina 2, ad esempio includente una struttura MEMS è impilata al di sopra di una seconda piastrina 3, ad esempio includente un circuito elettronico ASIC, all’interno del package 1.
La struttura impilata costituita dalla prima e dalla seconda piastrina 2, 3 è disposta al di sopra di uno strato di supporto 4, costituente la base del package 1 ed avente una superficie superiore 4a a contatto della seconda piastrina 3 ed una superficie inferiore 4b a contatto con l’ambiente esterno al package 1 e portante opportuni elementi di contatto elettrico 5, nell’esempio sotto forma di elementi piani (“land”) destinati ad esempio all’accoppiamento ad un circuito stampato PCB (analogamente, possono invece essere previsti rigonfiamenti elettricamente conduttivi, cosiddetti “bump”).
La direzione di impilamento della prima e della seconda piastrina 2, 3 all’interno del package 1 è verticale, ovvero lungo un asse verticale z ortogonale al piano di estensione orizzontale xy delle superfici superiore ed inferiore 4a, 4b dello strato di supporto 4.
In particolare, la prima e la seconda piastrina 2, 3 presentano una rispettiva superficie superiore, che giace parallelamente al suddetto piano orizzontale xy, in corrispondenza della quale sono realizzate rispettive piazzole (“pad”) di contatto 6, opportunamente collegate elettricamente alle strutture microelettromeccaniche e/o ai circuiti elettronici integrati nelle stesse piastrine (in modo che risulterà evidente ad un tecnico del settore).
Ulteriori piazzole di contatto 7 sono realizzate in corrispondenza della superficie superiore 4a dello strato di supporto 4, e fili di collegamento elettrico 8, secondo la tecnica cosiddetta del “wire bonding”, collegano elettricamente le piazzole di contatto elettrico 6 della prima e della seconda piastrina 2, 3 a tali ulteriori piazzole di contatto 7; il collegamento elettrico tra le suddette ulteriori piazzole di contatto 7 e gli elementi di contatto elettrico 5 portati dalla superficie inferiore 4b dello strato di supporto 4 è inoltre realizzato mediante vie elettriche passanti 9 che attraversano per l’intero spessore (lungo l’asse verticale z) lo stesso strato di supporto 4.
Un rivestimento isolante 10, cosiddetto “mold compound”, ad esempio di resina epossidica, riveste la struttura impilata della prima e della seconda piastrina 2, 3, e le porzioni esterne della superficie superiore 4a dello strato di supporto 4 non ricoperte dalla seconda piastrina 3; una superficie superiore 10a del rivestimento isolante 10 costituisce una superficie esterna dell’intero package 1, a contatto con l’ambiente esterno.
La soluzione descritta, pur realizzando in maniera compatta l’accoppiamento elettrico tra la prima e la seconda piastrina 2, 3 e tra le stesse piastrine 2, 3 e l’ambiente esterno, presenta tuttavia una limitazione legata alle dimensioni delle piastrine impilate, che devono decrescere nel piano orizzontale xy, al crescere della distanza lungo l’asse verticale z dalla superficie anteriore 4a dello strato di supporto 4. Infatti, come è evidente dall’esame della figura 1, le piastrine che si sovrappongono verticalmente presentano un “ingombro” nel piano orizzontale xy via via decrescente a partire dalla superficie superiore 4a dello strato di supporto 4; le stesse piastrine devono inoltre necessariamente presentare un differente ingombro nello stesso piano orizzontale xy.
Ne consegue dunque una limitazione superiore al numero di piastrine che possono essere impilate verticalmente all’interno del package 1, limitazione che può non essere accettabile, almeno in alcune applicazioni, ed inoltre una limitazione allo sfruttamento ottimale dello spazio all’interno del package 1.
Una ulteriore soluzione che è stata proposta, per superare tali limitazioni, è mostrata in figura 2.
In questo caso, le piastrine all’interno del package 1 sono impilate verticalmente l’una sull’altra, allineate lungo l’asse verticale z, e presentano sostanzialmente uno stesso ingombro nel piano orizzontale xy. In particolare, in figura 2 sono mostrate, a titolo di esempio, tre piastrine, una prima ed una seconda piastrina, nuovamente indicate con 2 e 3, ed inoltre una terza piastrina 13.
Come noto, e come mostrato schematicamente, ciascuna piastrina 2, 3, 13 comprende un rispettivo substrato 2a, 3a, 13a di materiale semiconduttore, ad esempio silicio, in cui è realizzato con tecniche note (qui non descritte in dettaglio) un opportuno circuito integrato, includente ad esempio circuiti elettronici digitali, analogici o misti, memorie, unità logiche di elaborazione, circuiti a radiofrequenza, strutture MEMS.
Ciascuna piastrina 2, 3, 13 comprende inoltre, sovrapposto a tale substrato, un multi-strato 2b, 3b, 13b costituito dalla sovrapposizione di un numero di strati di metallizzazione, collegati fra loro da vie (vias) passanti, ed interposti strati dielettrici. Il suddetto circuito elettronico può essere formato, almeno in parte, anche all’interno di tale multistrato 2b, 3b, 13b; ad esempio, una regione di ossido di gate di un transistore MOS può essere definita in un primo strato isolante di tale multistrato, ed una relativa regione di gate in un primo strato conduttivo dello stesso multistrato.
All’interno del multi-strato 2b, 3b, 13b vengono realizzati opportuni percorsi elettrici (qui non illustrati) atti a trasferire segnali elettrici tra il suddetto circuito elettronico integrato e rispettive piazzole di contatto 6, le quali sono realizzate almeno in parte in uno strato di metallizzazione superiore del suddetto multi-strato 2b, 3b, 13b e disposte in corrispondenza della superficie superiore delle rispettive piastrine 2, 3, 13.
In questo caso, il collegamento elettrico tra le piastrine 2, 3, 13 è realizzato mediante rispettive vie elettriche passanti interne 11, che attraversano per l’intero spessore (lungo l’asse verticale z) il substrato 2a, 3a, 13a di ciascuna piastrina 2, 3, 13, accoppiandosi elettricamente alle piazzole 6 della sottostante piastrina nell’impilamento e raggiungendo una superficie superiore dello stesso substrato 2a, 3a, 13a; nel caso della prima piastrina 2, le vie elettriche passanti interne 11 (cosiddette TSV - Through Silicon Vias) si accoppiano elettricamente (mediante opportune piste di collegamento non illustrate) alle vie elettriche passanti 9 realizzate attraverso lo strato di supporto 4, in modo tale che i segnali elettrici vengano trasportati dalla struttura impilata delle piastrine 2, 3, 13 verso gli elementi di collegamento elettrici 5 all’esterno del package 1.
Se pur vantaggiosa in quanto consente una ulteriore riduzione delle dimensioni orizzontali del package ed inoltre non presenta limitazioni all’impilamento verticale di un numero desiderato di piastrine, anche tale soluzione presenta alcune problematiche.
In particolare, in fase di test elettrico, eseguito ad esempio al termine del procedimento di fabbricazione, tale soluzione non consente in generale di accedere alle piazzole di contatto 6 delle piastrine (nell’esempio le piastrine 2 e 3) disposte all’interno della struttura impilata, in quanto coperte da piastrine sovrastanti; vi sono in sostanza porzioni della risultante struttura impilata che non sono raggiungibili e non sono osservabili, e dunque non risultano testabili.
In maniera evidente, questo problema si accentua quando due o più piastrine, come nell’esempio illustrato in figura 2, presentano ingombri uguali o comparabili nel piano orizzontale xy.
Si possono dunque verificare situazioni in cui il test elettrico non consente di identificare malfunzionamenti del risultante dispositivo elettronico, oppure di determinare l’origine di un malfunzionamento riscontrato, o in ogni caso non consente di dimostrare che sono state raggiunte le prestazioni desiderate.
La presente invenzione si prefigge lo scopo di risolvere, almeno in parte, i suddetti problemi, ed in particolare di fornire una soluzione di incapsulamento di piastrine impilate verticalmente, che consenta di ottenere migliorate prestazioni ed in particolare migliorate caratteristiche di testabilità.
Secondo la presente invenzione vengono pertanto forniti un dispositivo elettronico ed un relativo metodo di incapsulamento, come definiti nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione, ne viene ora descritta una forma di realizzazione preferita, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- la figura 1 mostra una sezione schematica di un incapsulamento di un dispositivo elettronico includente una struttura impilata di piastrine, di tipo noto;
- la figura 2 mostra una sezione schematica di un differente incapsulamento di un dispositivo elettronico includente una struttura impilata di piastrine, anch’esso di tipo noto;
- la figura 3 mostra schematicamente in prospettiva una disposizione di piastrine impilate, secondo un aspetto della presente soluzione;
- la figura 4a mostra schematicamente una vista dall’alto di una delle piastrine impilate di figura 3;
- la figura 4b mostra schematicamente una vista dall’alto delle disposizione di due piastrine impilate;
- la figura 4c è una sezione schematica delle due piastrine impilate di figura 4b;
- la figura 5 è una sezione schematica delle due piastrine impilate, secondo una differente forma di realizzazione;
- la figura 6 è uno schema a blocchi di massima di un sistema di test elettrico;
- la figura 7 mostra schematicamente in sezione le due piastrine impilate sottoposte ad una operazione di test elettrico;
- la figura 8 è una vista schematica del sistema elettronico rappresentato dalle due piastrine impilate di figura 7;
- la figura 9 è una vista in sezione schematica delle due piastrine impilate, incapsulate in un package;
- la figura 10 è una vista in sezione schematica delle due piastrine impilate incapsulate in un package, secondo una ulteriore forma di realizzazione;
- la figura 11 è uno schema a blocchi di massima di un circuito integrato all’interno di una delle piastrine impilate;
- la figura 12a è una vista dall’alto schematica di una porzione di una fetta (wafer) di materiale semiconduttore;
- la figura 12b è una vista dall’alto schematica della porzione di fetta di figura 12a, sottoposta ad una operazione di taglio;
- la figura 12c è una vista dall’alto schematica delle porzioni di fetta ricavate in figura 12b, a cui sono state impilate delle piastrine;
- la figura 12d è una vista in sezione schematica delle porzione di fetta di figura 12c;
- la figura 13a è una vista dall’alto schematica di una porzione di fetta di materiale semiconduttore, secondo una ulteriore forma di realizzazione;
- la figura 13b è una vista dall’alto schematica della porzione di fetta di figura 12a, sottoposta ad una operazione di taglio e di separazione delle piastrine risultanti;
- la figura 13c è una vista dall’alto schematica delle porzioni di fetta di figura 13b, su cui sono state impilate un certo numero di piastrine;
- la figura 13d è una vista dall’alto schematica delle porzione di fetta di figura 13c, ulteriormente sottoposta a taglio;
- le figure 14a e 14b sono viste dall’alto schematiche di un accoppiamento elettrico di coppie di piastrine impilate, secondo un ulteriore aspetto della presente soluzione;
- la figura 14c è una vista in sezione schematica dell’accoppiamento elettrico di figura 14b incapsulato in un package;
- la figura 15 è una vista in sezione schematica dell’accoppiamento elettrico di figura 14c, incapsulate in un altro esempio di package;
- la figura 16 è una vista in sezione schematica di un accoppiamento elettrico di coppie di piastrine impilate, secondo ancora un ulteriore aspetto della presente soluzione; e
- le figure 17a e 17b sono sezioni schematiche di una piastrina in ulteriori varianti della presente soluzione;
- la figura 18 mostra schematicamente in prospettiva una disposizione di piastrine impilate, secondo un ulteriore forma di realizzazione della presente soluzione.
Come sarà descritto in maggiore dettaglio in seguito, un aspetto della presente soluzione prevede di impilare verticalmente nell’incapsulamento le piastrine di materiale semiconduttore in maniera tra loro orizzontalmente sfalsata.
Come mostrato schematicamente in figura 3, in cui le piastrine, indicate con 12 sono a titolo puramente esemplificativo in numero pari a cinque, gli assi di simmetria A, A' paralleli all’asse verticale z di due piastrine 12 impilate verticalmente non sono allineati lungo l’asse verticale z, ma sfalsati di un primo scostamento ∆x lungo un primo asse orizzontale x del piano orizzontale, e di un secondo scostamento ∆y lungo un secondo asse orizzontale y dello stesso piano orizzontale xy (il primo ed il secondo scostamento ∆x, ∆y possono ad esempio essere uguali).
La struttura impilata risulta dunque globalmente inclinata di un certo angolo di sfalsamento α (non nullo) rispetto all’asse verticale z; in particolare, tale angolo di sfalsamento α è formato tra l’asse verticale z ed una linea congiungente i centri geometrici O, O' nel piano orizzontale xy delle superficie superiori S delle piastrine 12.
Come indicato anche nelle successive figure 4a e 4b, nella superficie superiore S di ciascuna piastrina 12 si possono pertanto individuare: una prima porzione S', destinata ad esse ricoperta dalla piastrina 12 sovrapposta nella struttura impilata; ed una seconda porzione S", che invece rimane libera dalla stessa piastrina 12 sovrapposta nella struttura impilata.
Nell’esempio raffigurato, relativo ad una forma di realizzazione in cui le piastrine 12 presentano uno stesso ingombro nel piano orizzontale xy, nell’esempio avendo una superficie superiore S sostanzialmente rettangolare con lo stesso perimetro e la stessa area superficiale nel piano orizzontale xy, la seconda porzione S" è disposta lungo due lati ortogonali del suddetto perimetro, in corrispondenza dei quali definisce due strisce di superficie libere dalla sovrastante piastrina 12 (definendo in sostanza una “semicornice”). La prima porzione S' è costituita dalla porzione rimanente della superficie superiore S, nell’esempio avendo estensione rettangolare nel piano orizzontale xy, delimitata esternamente dalla seconda porzione S" lungo i suddetti due lati ortogonali.
In corrispondenza della superficie superiore S, la piastrina 12 presenta una pluralità di piazzole di contatto, indicate in generale con 16.
Secondo un aspetto particolare della presente soluzione, in corrispondenza della prima porzione S' della superficie S, la piastrina 12 presenta una prima pluralità di piazzole di contatto 16', a titolo puramente esemplificativo, disposte qui in righe e colonne a formare un reticolo. In corrispondenza della seconda porzione S" della stessa superficie S, la piastrina 12 presenta inoltre una seconda pluralità di piazzole di contatto 16", a titolo esemplificativo disposte qui a formare una riga lungo il primo lato del suddetto perimetro ed una colonna lungo l’altra riga dello stesso perimetro.
Le piazzole di contatto 16" della prima pluralità rimangono dunque scoperte nella struttura impilata delle piastrine 12, mentre le piazzole di contatto 16' della prima pluralità risultano coperte.
Si fa ora riferimento alla figura 4c, in cui nuovamente si distinguono (in maniere schematica ed equivalente a quanto discusso con riferimento alla figura 2) le porzioni costituenti di ciascuna piastrina 12, ovvero il rispettivo substrato 12a, il multi-strato 12b, comprendente uno o più strati metallici ed interposti strati dielettrici, in cui vengono realizzate le piazzole di contatto 16 ed inoltre opportuni percorsi conduttivi, qui indicati schematicamente con 15, tra le stesse piazzole di contatto 16 ed un circuito integrato, indicato schematicamente con 18, realizzato nel substrato 12a della stessa piastrina 12 ed includente uno o più tra: un circuito elettronico digitale, analogico o misto, una memoria, un’unità logica di elaborazione, un circuito a radiofrequenza, una struttura elettromeccanica.
In particolare, come evidenziato schematicamente nella suddetta figura 4c, le piazzole di contatto 16 sono realizzate in uno strato di metallizzazione superiore del multi-strato 12b, su cui è disposto uno strato dielettrico 17 (di passivazione); opportune finestre 19 sono definite nello stesso strato dielettrico 17, in corrispondenza delle suddette piazzole di contatto 16.
Un aspetto particolare della presente soluzione prevede che almeno alcune delle piazzole di contatto 16' della prima pluralità siano destinate a realizzare i collegamenti elettrici tra piastrine 12 impilate, essendo in contatto elettrico con vie elettriche passanti interne 11 (cosiddette TSV - Through Silicon Vias) della piastrina 12 sovrastante nella struttura impilata; nell’esempio illustrato, tutte le piazzole di contatto 16' sono disposte a contatto elettrico con le vie elettriche passanti interne 11.
Le vie elettriche passanti interne 11 presentano quindi: una estremità inferiore 11a che sporge da una superficie inferiore del substrato 12a della rispettiva piastrina 12, in modo da entrare nelle finestre 19 ed essere in contatto con le piazzole di contatto 16' della piastrina 12 sottostante nella struttura impilata; ed una estremità superiore 11b che è disposta, ad esempio, in corrispondenza di una superficie superiore dello stesso substrato 12a, ed è destinata al contatto elettrico con il circuito integrato 18 o con una o più delle piazzole di contatto 16 della stessa piastrina 12, mediante opportuni percorsi conduttivi 21 realizzati nel multi-strato 12b.
In una alternativa, non mostrata nelle figure, l’estremità inferiore 11a che sporge dalla superficie inferiore del substrato 12a della rispettiva piastrina 12 può anche non entrare nelle finestre 19 ed essere in contatto con rigonfiamenti elettricamente conduttivi, cosiddetti “bump”, presenti sulle piazzole di contatto 16'.
Le piazzole di contatto 16" della seconda pluralità sono invece destinate a consentire, durante la fase di test elettrico, il test dell’operatività della struttura impilata di piastrine 12, essendo vantaggiosamente liberamente accessibili dall’esterno della stessa struttura impilata.
In particolare, come schematicamente indicato nella suddetta figura 4c, sono a tal fine previsti opportuni percorsi conduttivi 22 dalle piazzole di contatto 16" verso il circuito integrato 18 e/o verso le vie elettriche passanti interne 11, in modo tale da condurre opportuni segnali di test elettrico.
Quindi, avendo accesso a tutte le piastrine 12 si potranno eseguire test per verificare il corretto funzionamento delle singole piastrine 12, del sistema complessivo, o di qualsiasi sottosistema parziale creato impilando le stesse piastrine 12.
Come illustrato in figura 5 (che, come le successive figure, mostra in maniera semplificata la struttura impilata delle piastrine 12, per motivi di semplicità di illustrazione), un ulteriore aspetto della presente soluzione prevede che le vie elettriche passanti interne 11 realizzate attraverso il substrato 12a, anziché essere sostanzialmente parallele all’asse verticale z (come nella soluzione illustrata in figura 4c), siano oblique, inclinate di un certo angolo di inclinazione θ (non nullo) rispetto allo stesso asse verticale z (l’angolo di inclinazione θ è formato tra l’asse verticale z ed un asse di simmetria B delle vie elettriche passanti interne 11).
Tale angolo di inclinazione θ può vantaggiosamente essere uguale all’angolo di sfalsamento α relativo alla disposizione della struttura impilata di piastrine 12.
La presente Richiedente ha verificato che una tale disposizione inclinata delle vie elettriche passanti interne 11 può consentire un maggiore sfruttamento dell’area disponibile per i collegamenti elettrici tra le piastrine 12 nella struttura impilata, consentendo infatti un numero più elevato di vie elettriche passanti interne 11 (paragonabile ad una struttura impilata equivalente con angolo di inclinazione θ nullo, evitando quindi che la presenza di un angolo di inclinazione θ non nullo della struttura impilata vada a ridurre il numero di vie elettriche passanti interne 11).
A questo riguardo, sono note svariate tecniche per la realizzazione di vie elettriche passanti oblique attraverso un substrato di materiale semiconduttore.
Ad esempio, scavi obliqui per le vie elettriche passanti interne 11 possono essere formati mediante attacco chimico anisotropo del substrato 12a (ad esempio mediante un attacco TMAH, KOH); oppure in alternativa, gli scavi obliqui per le vie elettriche passanti interne 11 possono essere formati mediante scavo laser, opportunamente indirizzato obliquamente rispetto all’asse verticale z sulla superficie superiore del substrato 12a.
In ogni caso, una volta realizzati gli scavi obliqui nel substrato 12a, gli stessi vengono isolati lateralmente rispetto allo stesso substrato 12a, ad esempio mediante ossidazione termica, in modo tale da evitare o quanto meno limitare la presenza di correnti di perdita (leakage) verso lo stesso substrato 12a, per poi essere riempiti con un opportuno materiale conduttivo.
Dopodiché, la superficie inferiore del substrato 12a può essere sottoposta a molatura (cosiddetto “back grinding”) ed attacco chimico, in modo che la seconda estremità 11b delle vie elettriche passanti interne 11 sporga dalla superficie inferiore del substrato 12a (come discusso in precedenza).
La figura 6 illustra un sistema, di tipo noto, per eseguire il test elettrico di dispositivi integrati a semiconduttore.
Il sistema di test 23, definito usualmente come cella di test, comprende un’unità di controllo o ATE (Automatic Test Equipment) 24, una scheda elettronica di test 25 (probe card), accoppiata operativamente all’unità di controllo 24, ed una pluralità di sonde 26, atte ad eseguire il test di una fetta (wafer) 27 di materiale semiconduttore, portata da un supporto 28 facente parte di un manipolatore (prober) qui non mostrato per semplicità.
In particolare, il sistema di test 23 consente di eseguire una procedura automatica di test e selezione elettrica delle varie piastrine integrate nella fetta 27 (prima del relativo taglio, cosiddetto “sawing”), in modo tale da selezionare le piastrine operanti in modo corretto per il loro successivo incapsulamento nei package; tale operazione è nota come EWS (Electrical Wafer Sort) o WS (Wafer Sort) e può prevedere l’esecuzione di opportuni test elettrici sui circuiti integrati nelle varie piastrine, includendo operazioni di test delle relative vie elettriche passanti, ove presenti.
Il suddetto test elettrico prevede ad esempio che una opportuna corrente di test venga fatta fluire attraverso le vie elettriche passanti, in modo tale da valutare la resistenza elettrica al percorso della corrente offerta dalle stesse vie elettriche passanti (si veda ad esempio la domanda di brevetto US 2013/0057312 A1, a nome della stessa Richiedente); in aggiunta, o in alternativa, tale test elettrico prevede di misurare l’isolamento elettrico delle vie elettriche passanti dal substrato in cui sono realizzate. Si noti che la scheda elettronica di test 25 può essere configurata in modo da consentire simultaneamente il test elettrico di una pluralità di vie elettriche passanti.
Come illustrato in figura 7 (che mostra a titolo esemplificativo vie elettriche passanti interne 11 di tipo obliquo; considerazioni del tutto analoghe valgono tuttavia nel caso siano presenti vie elettriche passanti interne 11 allineate all’asse verticale z), quando il sistema di test 23 è accoppiato alla struttura impilata formata dalle piastrine 12, le sonde 26 vengono portate a contatto (meccanico ed elettrico) delle piazzole di contatto 16" della seconda pluralità, che sono vantaggiosamente accessibili dall’esterno della stessa struttura impilata, come discusso in precedenza.
Si noti che le sonde 26 possono vantaggiosamente avere diversa lunghezza e caratteristiche, ed avere le relative punte allineate su piani orizzontali diversi, in base al layout della struttura impilata delle piastrine 12.
In maniera di per sé nota (qui non discussa in dettaglio), l’unità di controllo 24 è in grado di controllare la scheda elettronica di test 25 per eseguire il test elettrico della funzionalità della struttura impilata di piastrine 12, ed in particolare dei circuiti integrati 18 realizzati nelle stesse piastrine 12 e/o delle vie elettriche passanti interne 11 e/o delle vie elettriche passanti 9.
Come illustrato schematicamente in figura 8, un ulteriore aspetto della presente invenzione prevede, nel caso in cui l’operazione di test individui un guasto (fault) in una o più delle vie elettriche passanti interne 11, la possibilità di sostituire il collegamento elettrico tra le piastrine 12 che era assicurato da tale via elettrica passante interna 11 con uno o più fili elettrici di collegamento 30 (con tecnica cosiddetta del “wire bonding”) che collegano elettricamente una o più coppie di piazzole di contatto 16" della seconda pluralità portate dalle piastrine 12 tra loro impilate.
In altre parole, secondo tale aspetto della presente soluzione, le piazzole di contatto 16" della seconda pluralità, oltre ad essere utilizzato per il test elettrico, possono essere utilizzate per contribuire al collegamento elettrico tra le piastrine 12, in sostituzione di vie elettriche passanti interne 11 che risultino guaste in base alle operazioni di test elettrico.
Nell’esempio illustrato nella suddetta figura 8, che si riferisce a titolo puramente esemplificativo ad un solo guasto presente in una via elettrica passante interna 11, il filo elettrico di collegamento 30 collega pertanto tra loro due piazzole di contatto 16", che vengono opportunamente collegate elettricamente, mediante i percorsi conduttivi 22 (nelle due piastrine 12 tra loro impilate) alle estremità inferiore 11a e, rispettivamente superiore 11b, della via elettrica passante interna 11 che è risultata guasta; in tal modo, il collegamento elettrico tra le piastrine 12, che da progetto era realizzato dalla suddetta via elettrica interna passante 11, risultata guasta, viene vantaggiosamente ripristinato.
In particolare, i circuiti integrati 18 delle piastrine 12 possono a tal fine prevedere opportuni circuiti configurabili (o programmabili) 18', in grado di consentire la opportuna riconfigurazione dei percorsi elettrici 22 in funzione dell’esito delle operazioni di test elettrico; tali circuiti configurabili 18' possono ad esempio essere controllati dall’unità di controllo 24 del sistema di test 23, oppure da opportuni circuiti di autotest di tipo BIST (Built-In Self Test) anch’essi integrati nelle piastrine 12, in tal modo assicurando la riconfigurabilità dei collegamenti elettrici e la possibilità di riparazione di guasti (BISR - Built-In Self Repair) anche durante la vita del sistema elettronico risultante.
Per usufruire a pieno delle funzionalità dei BISR, si possono dunque prevedere dei fili elettrici di collegamento 30 aggiuntivi (rispetto a quelli necessari per riparare i guasti trovati dai test iniziali), da poter utilizzare durante la vita del dispositivo, per aumentare in tal modo la vita utile del dispositivo, e migliorare la sua qualità ed affidabilità.
La figura 9 mostra schematicamente l’operazione di riparazione di una via elettrica passante interna 11 risultata guasta in seguito alle operazioni di test elettrico, ed in particolare come i percorsi elettrici 22 vengano opportunamente configurati per accoppiare elettricamente le piazzole di contatto 16" delle due piastrine 12 con gli elementi circuitali afferenti alle estremità inferiore e superiore 11a, 11b della via elettrica passante interna 11 da sostituire con il filo elettrico di collegamento 30.
Si noti che, in generale, il numero di fili elettrici di collegamento 30 può dipendere dal numero di vie elettriche passanti interne 11 risultate guaste in seguito alle operazioni di test elettrico, e quindi dispositivi dello stesso tipo con il medesimo nome commerciale potranno essere differenti fra loro presentando un numero ed una disposizione differenti dei fili elettrici di collegamento 30.
Nella stessa figura 9 viene mostrato inoltre il dispositivo elettronico 100 risultante, il cui incapsulamento 32 comprende un rivestimento isolante, nuovamente indicato con 10, ad esempio di resina epossidica, che riveste la struttura impilata delle piastrine 12, in questo caso superiormente e lateralmente, ricoprendo inoltre i fili elettrici di collegamento 30 (in questo caso presenti per la riparazione dei guasti delle vie elettriche passanti interne 11).
L’incapsulamento 32 comprende inoltre lo strato di supporto, nuovamente indicato con 4, costituente la base dello stesso incapsulamento 32 ed avente una superficie superiore 4a a contatto della piastrina 12 inferiore nella struttura impilata ed una superficie inferiore 4b a contatto con l’ambiente esterno e portante opportuni elementi di contatto elettrico 5, nell’esempio sotto forma di elementi piani (“land”), destinati ad esempio all’accoppiamento ad un circuito stampato PCB.
Le eventuali vie elettriche passanti 9, o più in generale le strutture elettriche di collegamento rappresentate da percorsi conduttivi e vie di collegamento fra tali percorsi, sono opportunamente realizzate attraverso lo strato di supporto 4 (che ad esempio può essere un PCB), per il collegamento elettrico tra le vie elettriche passanti interne 11 della suddetta piastrina 12, inferiore nella struttura impilata, e gli elementi di contatto elettrico 5 all’esterno dell’incapsulamento 32.
Nell’esempio illustrato in figura 10, l’incapsulamento 32 comprende inoltre uno strato di interposizione (cosiddetto “interposer”) 36, che ad esempio potrebbe essere realizzato con un materiale semiconduttore come il silicio, interposto tra la piastrina 12, disposta inferiormente nella struttura impilata, e lo strato di supporto 4.
In questo caso, attraverso lo strato di interposizione 36 vengono realizzati ulteriori percorsi conduttivi 37, che instradano i segnali elettrici dalle estremità inferiori 10a delle vie elettriche passanti interne 11 della piastrina 12 disposta inferiormente nella struttura impilata verso le vie elettriche passanti 9 realizzate attraverso lo spessore dello strato di base 4.
Vantaggiosamente, l’istradamento attraverso lo strato di interposizione 36 può consentire ad esempio di regolare in maniera desiderata la spaziatura tra le vie elettriche passanti 9 e tra gli elementi di contatto elettrico 5 esternamente all’incapsulamento 32.
La figura 11 mostra schematicamente una possibile forma di realizzazione del circuito integrato 18 realizzato nella piastrina 12.
In questa forma di realizzazione, il circuito integrato 18 comprende, operativamente accoppiati tra loro: una memoria 40, di tipo non volatile; un circuito digitale 41; un circuito analogico 42; un circuito a segnale misto 43, cosiddetto “mixed signal”; un circuito a radiofrequenza 44; ed una struttura MEMS 45.
Secondo un aspetto particolare della presente soluzione, il circuito elettronico integrato 18 comprende inoltre: il suddetto circuito configurabile 18', ed inoltre un circuito di interfaccia di configurazione 46, che riceve dall’esterno opportuni segnali di controllo per poter impostare il circuito configurabile 18', per la riconfigurazione dei collegamenti elettrici, come descritto in dettaglio in precedenza.
In particolare, il circuito di interfaccia di configurazione 46 è accoppiato elettricamente ad un certo numero di piazzole di contatto 16" della seconda pluralità, in modo da ricevere i segnali di controllo, ad esempio dall’unità di controllo 24 del sistema di test 23 durante il test elettrico; il circuito configurabile 18' è inoltre anch’esso accoppiato ad un certo numero di piazzole di contatto 16" della seconda pluralità, in modo da consentire la riconfigurazione dei percorsi elettrici 22 ed in generale dello stesso circuito integrato 18, in caso di necessità (come discusso in dettaglio in precedenza).
Inoltre, uno o più dei componenti del circuito elettronico integrato 18 sono collegati ad un certo numero di piazzole di contatto 16' della prima pluralità e/o ad un certo numero delle vie elettriche passanti interne 11.
Con riferimento dapprima alla figura 12a, si descrive ora una possibile forma di realizzazione del procedimento di impilamento delle piastrine 12 all’interno dell’incapsulamento 32.
Nella soluzione illustrata, in una porzione di fetta 27 di materiale semiconduttore sono stati in precedenza realizzati una pluralità di circuiti integrati 18 e gli associati elementi di accoppiamento elettrico (ad esempio, le vie elettriche passanti interne 11, i percorsi conduttivi 15, 21, 22, le piazzole di contatto 16, includenti le piazzole di contatto 16', 16" della prima e della seconda pluralità). I circuiti integrati 18 possono essere vantaggiosamente testati elettricamente precedentemente all’impilamento delle piastrine 12.
Come mostrato in figura 12b, la porzione di fetta 27 viene dunque sottoposta all’operazione di taglio (cosiddetta “sawing”) lungo linee di taglio SL (Scribe Lines), per la formazione delle piastrine 12 inferiori nella struttura impilata.
Tali piastrine 12 possono vantaggiosamente essere disposte al di sopra di un foglio di adesione (cosiddetto “stick foil”) 54 (mostrato in figura 12d), per il prosieguo delle fasi di lavorazione, eventualmente disponendo le stesse piastrine 12 ad una opportuna distanza D' e D" (si veda la figura 12c) di separazione reciproca, in funzione anche del numero di piastrine che dovranno essere impilate in direzione obliqua, come discusso in precedenza.
Come illustrato in figura 12c ed inoltre nella corrispondente sezione di figura 12d, il procedimento prevede quindi che una pluralità di piastrine 12 vengano impilate al di sopra delle piastrine 12 precedentemente ottenute mediante l’operazione di taglio della fetta 27.
In particolare, come precedentemente discusso in dettaglio, le piastrine 12, disposte superiormente, vengono impilate in modo da coprire la prima porzione S' della superficie superiore S della sottostante piastrina 12, e le relative piazzole di contatto 16', e da lasciare invece scoperta la seconda porzione S" e le relative piazzole di contatto 16" della seconda pluralità.
In particolare, in questa fase, le estremità inferiori 11a delle vie elettriche passanti interne 11 delle piastrine 12, in posizione superiore nelle coppie di piastrine impilate, vengono disposte all’interno delle finestre 19, a contatto elettrico con le piazzole di contatto 16' della prima pluralità di piazzole di contatto 16 delle piastrine 12 disposte inferiormente.
Terminata la fase di impilamento delle piastrine 12 (solo due in questo esempio) ed il loro test, si può procedere a distaccare la singola struttura impilata dal foglio di adesione 54, per poi assemblare la stessa sullo strato di supporto 4, aggiungendo eventualmente i fili di collegamento 30 per riparare eventuali guasti alle vie elettriche passanti interne 11, per poi concludere con la fase di molding e di test finale del sistema complessivo.
In un'altra possibile forma di realizzazione del procedimento di impilamento delle piastrine 12 illustrata nelle figure 13a e 13b, specialmente utile nel caso in cui il numero di piastrine 12 sia elevato, una volta eseguita l’operazione di taglio della porzione di fetta 27 mostrata, le stesse piastrine 12 possono essere opportunamente ridistribuite sul foglio di adesione 54, in modo tale da incrementare lo spazio orizzontale destinato all’impilamento delle piastrine 12 disposte superiormente nella struttura impilata. Ad esempio, le piastrine 12 possono essere rimosse dal foglio di adesione usato per l’operazione di taglio, ed attaccate su un ulteriore foglio di adesione in modo da aumentare la distanza fra loro.
Come indicato in figura 13c, al fine di aumentare la rigidezza della struttura impilata, le piastrine 12 sul foglio di adesione 54 possono essere annegate in un composto di stampaggio (mold) 55, ad esempio una resina o un polimero, lasciando esposta la superficie superiore S, in modo da consentire il successivo impilamento delle altre piastrine 12.
Una volta impilate tutte le varie piastrine 12, si può procedere al taglio della struttura risultante, come mostrato in figura 13d.
Ciascuna risultante struttura impilata di piastrine 12 può successivamente essere disposta sullo strato di supporto 4 (eventualmente con l’interposizione dello strato di interposizione 36); possono inoltre essere realizzati gli eventuali fili di collegamento elettrico 30, per la riparazione di eventuali vie elettriche passanti interne 11 valutate come non funzionanti durante l’operazione di test; ed infine può essere formato il rivestimento isolante 10 ed eseguite eventuali ulteriori fasi di lavorazione per il completamento dell’incapsulamento 32 e del sistema complessivo.
In una variante non mostrata, il foglio di adesione 54 in figura 13b può essere sostituito dallo strato di supporto 4 su cui vengono assemblate le piastrine 12 inferiori, ed impilate in seguito le ulteriori piastrine 12, in tal modo si può evitare l’uso del composto di stampaggio 55 e procedere poi al taglio dello strato di supporto 4 in modo simile a quanto mostrato in figura 13d. Viene ora descritto, con riferimento alle figure 14a-14c, un’ulteriore forma di realizzazione della presente soluzione.
In particolare, questa forma di realizzazione prevede la possibilità di realizzare strutture impilate di piastrine 12, tra loro complementari, che si collegano tra loro attraverso almeno una parte delle piazzole di contatto 16" della seconda pluralità di piazzole di contatto 16 delle varie piastrine 12.
In dettaglio, le figure 14a-14c mostrano due strutture impilate tra loro complementari, indicate con 56a e 56b, a titolo di esempio includenti due rispettive piastrine 12 tra loro impilate (il numero di piastrine 12 può tuttavia essere qualunque).
In particolare, come mostrato in figura 14a, le strutture impilate 56a e 56b sono del tutto equivalenti tra loro, e sono disposte affiancate orizzontalmente, con la seconda disposta capovolta rispetto alla prima rispetto all’asse verticale z.
Come mostrato in figura 14c, alcune delle piazzole di contatto 16" della piastrina 12 disposta inferiormente nella prima struttura impilata 56a vengono accoppiate elettricamente e meccanicamente mediante elementi di accoppiamento 58 (del tipo a sfera, cosiddetti “bump”), ad esempio costituiti di pasta saldante, con corrispondenti piazzole di contatto 16" della piastrina 12 disposta superiormente nella seconda struttura impilata 56b.
Come illustrato nella figura 14b, ulteriori piazzole di contatto 16" delle piastrine 12 di ciascuna struttura impilata 56a, 56b possono nuovamente essere utilizzate, in maniera analoga a quanto discusso in precedenza, per il collegamento reciproco mediante i fili elettrici di collegamento 30, al fine di riparare collegamenti guasti inizialmente previsti con relative vie elettriche passanti interne 11.
Ad esempio, le piazzole di contatto 16" allineate lungo un primo lato, ad esempio lungo il primo asse orizzontale x, possono essere utilizzate per garantire la ridondanza dei collegamenti e la riparazione di guasti mediante i fili elettrici di collegamento 30, mentre differenti piazzole di contatto 16" allineate lungo il secondo lato, ad esempio lungo il secondo asse orizzontale y, possono essere utilizzate per l’accoppiamento delle strutture impilate 56a, 56b complementari.
Come mostrato in figura 14c, il collegamento elettrico della piastrina 12 disposta inferiormente nella seconda struttura impilata 56b con lo strato di base 4 può essere realizzato mediante ulteriori elementi di accoppiamento 59 (del tipo a sfera, “bump”), collegati tra le piazzole di contatto 16 della stessa piastrina 12 e le vie elettriche passanti 9 (o ulteriori e differenti percorsi conduttivi, non illustrati, realizzati nello stesso strato di base 4).
Inoltre, il collegamento elettrico tra la piastrina 12 disposta inferiormente nella prima struttura impilata 56a e lo strato di base 4 viene realizzato mediante le vie elettriche passanti interne 11 della stessa piastrina 12.
Come illustrato in figura 15, l’incapsulamento 32 può comprendere un ulteriore strato di base 4', disposto superiormente al di sopra delle strutture impilate 56a, 56b, da parte opposta rispetto allo strato di base 4 lungo l’asse verticale z.
In particolare, la piastrina 12 disposta superiormente nella prima struttura impilata 56a può in tal caso essere collegata elettricamente con il suddetto ulteriore strato di base 4' mediante ulteriori elementi di accoppiamento 60 (del tipo a sfera, “bump”), collegati tra le piazzole di contatto 16 della stessa piastrina 12 ed ulteriori vie elettriche passanti esterne (o percorsi conduttivi, non illustrati, realizzati nello stesso ulteriore strato di base 4').
Inoltre, il collegamento elettrico tra la piastrina 12 disposta superiormente nella seconda struttura impilata 56b e l’ulteriore strato di base 4' viene realizzato mediante le vie elettriche passanti interne 11 della stessa piastrina 12.
Tale forma di realizzazione prevede dunque la presenza sia di collegamenti elettrici verticali (o, come nell’esempio, obliqui) tra piastrine 12 di una stessa struttura impilata 56a, 56b, mediante le rispettive vie elettriche passanti interne 11; sia collegamenti elettrici orizzontali tra piastrine 12 appartenenti a differenti strutture impilate 56a, 56b, nell’esempio mediante gli elementi di accoppiamento 58.
Inoltre, una parte delle piazzole di contatto 16" delle piastrine 12 di ciascuna struttura impilata 56a, 56b può essere utilizzata per riparare eventuali vie elettriche passanti interne 11 difettose (ottenendo dunque una ridondanza nei collegamenti elettrici), mentre una differente parte delle suddette piazzole di contatto 16" può essere utilizzata per collegare elettricamente fra loro le strutture impilate 56a, 56b all’interno dell’incapsulamento 32.
Lo strato di base 4 e l’ulteriore strato di base 4' possono eventualmente presentare delle aperture o dei recessi per accomodare i fili elettrici di collegamento 30 tra le piazzole di contatto 16" utilizzati per riparare eventuali vie elettriche passanti interne 11 difettose nelle differenti strutture impilate 56a, 56b.
Come mostrato in figura 16, un’ulteriore forma di realizzazione della presente soluzione prevede nuovamente la possibilità di accoppiare orizzontalmente tra loro nell’incapsulamento 32 due (o più) strutture impilate 56a, 56b, tra loro complementari.
In tal caso, le strutture impilate 56a, 56b sono disposte affiancate sullo strato di base 4 in maniera speculare anziché capovolte l’una rispetto all’altra (come nella forma di realizzazione illustrata in precedenza).
Una parte delle piazzole di contatto 16" delle piastrine 12 di ciascuna struttura impilata 56a, 56b viene utilizzata per il collegamento elettrico tra le strutture impilate 56a, 56b, in questo caso mediante ulteriori fili elettrici di collegamento 62, disposti orizzontalmente tra le stesse strutture impilate 56a, 56b a collegare elettricamente tra loro le suddette piazzole di contatto 16".
I vantaggi della soluzione proposta emergono in maniera evidente dalla descrizione precedente.
In ogni caso, si sottolinea nuovamente che la soluzione descritta consente di contenere gli ingombri del risultante incapsulamento 32, nel contempo assicurando la completa testabilità delle piastrine 12 tra loro impilate, durante le operazioni di test elettrico che possono essere eseguite durante le fasi intermedie e la fase finale di un relativo procedimento di fabbricazione, oppure ad intervalli periodici durante il funzionamento del sistema elettronico in cui lo stesso incapsulamento 32 è utilizzato.
Inoltre, la soluzione descritta implementa una strategia di ridondanza nei collegamenti elettrici tra le varie piastrine 12 delle strutture impilate; eventuali vie elettriche passanti interne 11 che risultino difettose durante una fase di test elettrico possono infatti essere sostituite da collegamenti elettrici realizzati mediante fili elettrici di collegamento 30 tra piazzole di contatto 16" delle stesse piastrine 12.
In altre parole, vantaggiosamente, le piazzole di contatto 16" possono essere utilizzate sia in fase di test elettrico per eseguire il test della funzionalità dei circuiti integrati 18 e/o delle vie elettriche passanti interne 11 delle varie piastrine 12, sia successivamente per implementare la ridondanza dei collegamenti elettrici tra le stesse piastrine 12.
Tale soluzione consente dunque di ridurre notevolmente la difettosità dei sistemi elettronici risultanti e consente inoltre di ridurre drasticamente gli scarti durante il procedimento di fabbricazione.
Inoltre, la soluzione descritta presenta vantaggiose possibilità di collegamento orizzontale tra varie strutture impilate 56a, 56b formate da piastrine 12 impilate verticalmente, consentendo ad esempio di realizzare strutture di accoppiamento modulari, in generale migliorando ulteriormente le caratteristiche dell’incapsulamento 32.
In generale, risulta vantaggioso l’utilizzo dello stesso incapsulamento 32 in un dispositivo elettronico, ad esempio di tipo portatile di comunicazione mobile, quale un telefono cellulare, uno smartphone, un PDA (Personal Digital Assistant), o un riproduttore di audio digitale con capacità di registrazione vocale, una foto- o video-camera, un controller per videogames, ecc., o un apparecchio indossabile, quale ad esempio un orologio intelligente (“smartwatch”) o un bracciale elettronico.
Risulta infine chiaro che a quanto qui descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall’ambito di protezione della presente invenzione, come definito nelle rivendicazioni allegate.
In particolare, si sottolinea nuovamente che il numero di piastrine 12 in ciascuna struttura impilata 56a, 56b all’interno dell’incapsulamento 32 può essere qualunque, così come può essere qualunque il numero di strutture impilate 56a, 56b accoppiate a loro elettricamente nello stesso incapsulamento 32.
Inoltre, come illustrato in figura 17a (relativa ad una configurazione verticale delle vie elettriche passanti interne 11) ed in figura 17b (relativa ad una configurazione obliqua delle vie elettriche passanti interne 11), le stesse vie elettriche passanti interne 11 possono avere una qualunque delle seguenti configurazioni (di per sé note): la configurazione cosiddetta “via-first”, che prevede che l’estremità superiore 11b delle vie elettriche passanti interne 11 sia disposta in corrispondenza della superficie superiore del substrato 12a della piastrina 12; la configurazione cosiddetta “viamiddle”, che prevede che l’estremità superiore 11b delle vie elettriche passanti interne 11 sia disposta all’interno del multi-strato 12b della stessa piastrina 12; oppure ancora la configurazione cosiddetta “via-last”, che prevede che l’estremità superiore 11b delle vie elettriche passanti interne 11 sia disposta in corrispondenza della superficie superiore del multi-strato 12b della piastrina 12.
Inoltre, in modo alternativo a quanto mostrato schematicamente in figura 3, sfruttando l’impilamento verticale sfalsato si possono ottenere molte altre strutture di impilamento.
Ad esempio, in figura 18 è mostrato un esempio di impilamento di piastrine 12 che in vista dall’alto assume una forma a spirale, dato che lo sfalsamento fra le varie piastrine 12 non avviene più secondo la medesima direzione fra una piastrina 12 e la successiva impilata come in figura 3, ma la direzione di sfalsamento cambia da una piastrina 12 e la successiva impilata superiormente. In sostanza, in questo caso, l’angolo di sfalsamento α può essere positivo o negativo (o, in maniera equivalente cambiare verso, orario o antiorario) rispetto all’asse verticale z, tra due o più delle piastrine 12 impilate l’una sull’altra.
Si evidenzia che tale soluzione può vantaggiosamente contribuire a ridurre ulteriormente la dimensione dell’incapsulamento 32 risultante.

Claims (21)

  1. RIVENDICAZIONI 1. Dispositivo elettronico (100) comprendente un incapsulamento (32) alloggiante almeno una struttura impilata (56a) formata da un numero di piastrine (12) di materiale semiconduttore includenti un rispettivo circuito integrato (18), dette piastrine (12) avendo una rispettiva superficie superiore (S) estendentesi in un piano orizzontale (xy) ed essendo disposte impilate l’una con l’altra in una direzione verticale (z), trasversale al piano orizzontale (xy), e sfalsate parallelamente a detto piano orizzontale (xy), in cui, in corrispondenza di una prima porzione (S') di detta superficie superiore (S) è realizzata una prima pluralità di piazzole di contatto (16') ed in corrispondenza di una seconda porzione (S") di detta superficie superiore (S) è realizzata una seconda pluralità di piazzole di contatto (16"); detta prima porzione (S') essendo coperta da una piastrina (12) disposta superiormente in detta struttura impilata (56a) e detta seconda porzione (S") essendo scoperta e liberamente accessibile dall’esterno di detta struttura impilata (56a), ed in cui almeno alcune delle piazzole di contatto (16') di detta prima pluralità sono elettricamente accoppiate a vie elettriche passanti interne (11) attraversanti un substrato (12a) della piastrina (12) sovrastante in detta struttura impilata (56a), così da mettere in contatto elettrico una coppia di piastrine (12) sovrapposte in detta struttura impilata (56a).
  2. 2. Dispositivo secondo la rivendicazione 1, in cui almeno alcune delle piastrine (12) sovrapposte di detta struttura impilata sono sfalsate l’una rispetto all’altra di un angolo di sfalsamento (α), non nullo, positivo o negativo, rispetto a detto asse verticale (z).
  3. 3. Dispositivo secondo la rivendicazione 2, in cui le vie elettriche passanti interne (11) di dette piastrine sovrapposte sono inclinate di un angolo di inclinazione (θ) rispetto a detto asse verticale (z).
  4. 4. Dispositivo secondo la rivendicazione 3, in cui detto angolo di inclinazione (θ) corrisponde a detto angolo di sfalsamento (α).
  5. 5. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui almeno alcune delle piazzole di contatto (16") di detta seconda pluralità sono accoppiate elettricamente ad un rispettivo circuito integrato (18), e sono destinate ad essere contattate da sonde (16) per consentire l’esecuzione di almeno un test elettrico.
  6. 6. Dispositivo secondo la rivendicazione 5, comprendente inoltre: fili di collegamento elettrico (30) colleganti tra loro una coppia di piazzole di contatto (16") di detta seconda pluralità appartenenti a piastrine (12) sovrapposte in detta struttura impilata (56a); ed in cui dette piastrine (12) comprendono un rispettivo circuito riconfigurabile (18') atto a definire un rispettivo percorso elettrico (22) tra una rispettiva piazzola di contatto (16") di detta coppia ed una rispettiva estremità (11a, 11b) di una via elettrica passante interna (11) risultata guasta in detto test elettrico; in cui detti fili di collegamento elettrico (30) sono pertanto atte a realizzare il collegamento elettrico tra dette piastrine (12) sovrapposte in sostituzione di vie elettriche passanti interne (11) risultate guaste in detto test elettrico.
  7. 7. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre almeno una ulteriore struttura impilata (56b) formata da un rispettivo numero di piastrine (12) di materiale semiconduttore, impilate lungo detta direzione verticale (z) in maniera sfalsata parallelamente a detto piano orizzontale (xy); in cui almeno alcune delle piazzole di contatto (16") della seconda pluralità accoppiano elettricamente tra loro una piastrina (12) di detta almeno una struttura impilata (56a) con una corrispondente piastrina (12) di detta ulteriore struttura impilata (56b).
  8. 8. Dispositivo secondo la rivendicazione 7, comprendente rigonfiamenti di contatto (58) e/o ulteriori fili elettrici di collegamento (62) disposti a collegare elettricamente tra loro dette piazzole di contatto (16") della seconda pluralità che accoppiano elettricamente tra loro detta piastrina (12) della almeno una struttura impilata (56a) con la corrispondente piastrina (12) di detta ulteriore struttura impilata (56b).
  9. 9. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui detta superficie superiore (S) è delimitata in detto piano orizzontale (xy) da un perimetro; ed in cui dette piazzole di contatto (16") della seconda pluralità sono disposte lungo un primo ed un secondo lato adiacenti di detto perimetro.
  10. 10. Metodo di incapsulamento di un dispositivo elettronico (100), comprendente realizzare almeno una struttura impilata (56a) formata da un numero di piastrine (12) di materiale semiconduttore includenti un rispettivo circuito integrato (18), dette piastrine (12) avendo una rispettiva superficie superiore (S) estendentesi in un piano orizzontale (xy) ed essendo disposte impilate l’una con l’altra in una direzione verticale (z), trasversale al piano orizzontale (xy), e sfalsate parallelamente a detto piano orizzontale (xy), detto metodo comprendendo inoltre: realizzare, in corrispondenza di una prima porzione (S') di detta superficie superiore (S), una prima pluralità di piazzole di contatto (16'), e, in corrispondenza di una seconda porzione (S") di detta superficie superiore (S), una seconda pluralità di piazzole di contatto (16"); detta prima porzione (S') essendo coperta da una piastrina (12) disposta superiormente in detta struttura impilata (56a) e detta seconda porzione (S") essendo scoperta e liberamente accessibile dall’esterno di detta struttura impilata (56a); ed accoppiare elettricamente almeno alcune delle piazzole di contatto (16') di detta prima pluralità a vie elettriche passanti interne (11) attraversanti un substrato (12a) della piastrina (12) sovrastante in detta struttura impilata (56a), così da mettere in contatto elettrico una coppia di piastrine (12) sovrapposte in detta struttura impilata (56a).
  11. 11. Metodo secondo la rivendicazione 10, in cui realizzare almeno una struttura impilata (56a) comprende impilare almeno alcune delle piastrine (12) sovrapposte di detta struttura impilata in maniera sfalsata l’una rispetto all’altra di un angolo di sfalsamento (α), non nullo, positivo o negativo, rispetto a detto asse verticale (z).
  12. 12. Metodo secondo la rivendicazione 11, comprendente inoltre realizzare le vie elettriche passanti interne (11) di dette piastrine (12) sovrapposte inclinate di un angolo di inclinazione (θ) rispetto a detto asse verticale (z).
  13. 13. Metodo secondo la rivendicazione 12, in cui detto angolo di inclinazione (θ) corrisponde a detto angolo di sfalsamento (α).
  14. 14. Metodo secondo una qualsiasi delle rivendicazioni 10-13, comprendente inoltre le fasi di: accoppiare elettricamente almeno alcune delle piazzole di contatto (16") di detta seconda pluralità ad un rispettivo circuito integrato (18); ed eseguire almeno un test elettrico di detto circuito integrato (18) mediante sonde (16) che contattano dette almeno alcune delle piazzole di contatto (16") di detta seconda pluralità.
  15. 15. Metodo secondo la rivendicazione 14, comprendente inoltre le fasi di: riconfigurare un rispettivo circuito riconfigurabile (18') di dette piastrine (12) per definire un rispettivo percorso elettrico (22) tra una rispettiva piazzola di contatto (16") di detta coppia ed una rispettiva estremità (11a, 11b) di una via elettrica passante interna (11) risultata guasta in detto test elettrico, realizzare fili di collegamento elettrico (30) colleganti tra loro una coppia di piazzole di contatto (16") di detta seconda pluralità appartenenti a piastrine (12) sovrapposte in detta struttura impilata (56a); e in cui detti fili di collegamento elettrico (30) sono pertanto atti a realizzare il collegamento elettrico tra dette piastrine (12) sovrapposte in sostituzione di vie elettriche passanti interne (11) risultate guaste in detto test elettrico.
  16. 16. Metodo secondo una qualsiasi delle rivendicazioni 10-15, comprendente inoltre: formare almeno una ulteriore struttura impilata (56b) formata da un rispettivo numero di piastrine (12) di materiale semiconduttore, impilate lungo detta direzione verticale (z) in maniera sfalsata parallelamente a detto piano orizzontale (xy); e accoppiare elettricamente tra loro una piastrina (12) di detta almeno una struttura impilata (56a) con una corrispondente piastrina (12) di detta ulteriore struttura impilata (56b) mediante almeno alcune delle piazzole di contatto (16") della seconda pluralità.
  17. 17. Metodo secondo la rivendicazione 16, comprendente formare rigonfiamenti di contatto (58) e/o ulteriori fili elettrici di collegamento (62) per collegare elettricamente tra loro dette piazzole di contatto (16") della seconda pluralità che accoppiano elettricamente tra loro detta piastrina (12) della almeno una struttura impilata (56a) con la corrispondente piastrina (12) di detta ulteriore struttura impilata (56b).
  18. 18. Sistema di test elettrico (23) di un dispositivo elettronico (100) secondo una qualsiasi delle rivendicazioni 1-9, comprendente una unità di controllo (24) ed una pluralità di sonde (26), in cui in detto dispositivo elettronico (100) almeno alcune delle piazzole di contatto (16") di detta seconda pluralità sono accoppiate elettricamente ad un rispettivo circuito integrato (18), ed in cui dette sonde (16) sono controllabili per contattare dette almeno alcune delle piazzole di contatto (16") per l’esecuzione di almeno un test elettrico.
  19. 19. Sistema secondo la rivendicazione 18, in cui detto dispositivo elettronico (100) comprende inoltre fili di collegamento elettrico (30) colleganti tra loro almeno una coppia di piazzole di contatto (16") di detta seconda pluralità appartenenti a piastrine (12) sovrapposte in detta struttura impilata (56a); in cui dette almeno alcune delle piazzole di contatto (16") per l’esecuzione di almeno un test elettrico sono distinte dalle piazzole di contatto (16") di detta coppia.
  20. 20. Metodo di test elettrico (23) di un dispositivo elettronico (100) secondo una qualsiasi delle rivendicazioni 1-9, in cui in detto dispositivo elettronico (100) almeno alcune delle piazzole di contatto (16") di detta seconda pluralità sono accoppiate elettricamente ad un rispettivo circuito integrato (18), comprendente controllare sonde (16) per contattare dette almeno alcune delle piazzole di contatto (16") per l’esecuzione di almeno un test elettrico.
  21. 21. Metodo secondo la rivendicazione 20, comprende inoltre le fasi di: fornire segnali di controllo ad un rispettivo circuito riconfigurabile (18') di dette piastrine (12), per definire un rispettivo percorso elettrico (22) tra una rispettiva piazzola di contatto (16") di detta coppia ed una rispettiva estremità (11a, 11b) di una via elettrica passante interna (11) risultata guasta in detto test elettrico; e realizzare fili di collegamento elettrico (30) colleganti tra loro una coppia di piazzole di contatto (16") di detta seconda pluralità appartenenti a piastrine (12) sovrapposte in detta struttura impilata (56a), in cui detti fili di collegamento elettrico (30) sonno pertanto atti a realizzare il collegamento elettrico tra dette piastrine (12) sovrapposte in sostituzione di vie elettriche passanti interne (11) risultate guaste in detto test elettrico.
ITUA2016A004724A 2016-06-28 2016-06-28 Dispositivo elettronico a semiconduttori con migliorate caratteristiche di testabilita' e relativo metodo di incapsulamento ITUA20164724A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
ITUA2016A004724A ITUA20164724A1 (it) 2016-06-28 2016-06-28 Dispositivo elettronico a semiconduttori con migliorate caratteristiche di testabilita' e relativo metodo di incapsulamento
US15/368,159 US10062668B2 (en) 2016-06-28 2016-12-02 Semiconductor electronic device with improved testing features and corresponding packaging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITUA2016A004724A ITUA20164724A1 (it) 2016-06-28 2016-06-28 Dispositivo elettronico a semiconduttori con migliorate caratteristiche di testabilita' e relativo metodo di incapsulamento

Publications (1)

Publication Number Publication Date
ITUA20164724A1 true ITUA20164724A1 (it) 2017-12-28

Family

ID=57209812

Family Applications (1)

Application Number Title Priority Date Filing Date
ITUA2016A004724A ITUA20164724A1 (it) 2016-06-28 2016-06-28 Dispositivo elettronico a semiconduttori con migliorate caratteristiche di testabilita' e relativo metodo di incapsulamento

Country Status (2)

Country Link
US (1) US10062668B2 (it)
IT (1) ITUA20164724A1 (it)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600739B1 (en) * 2017-09-28 2020-03-24 Hrl Laboratories, Llc Interposer with interconnects and methods of manufacturing the same
US10797020B2 (en) * 2017-12-29 2020-10-06 Micron Technology, Inc. Semiconductor device assemblies including multiple stacks of different semiconductor dies
US11257803B2 (en) * 2018-08-25 2022-02-22 Octavo Systems Llc System in a package connectors
US11054461B1 (en) * 2019-03-12 2021-07-06 Xilinx, Inc. Test circuits for testing a die stack
KR102643424B1 (ko) * 2019-12-13 2024-03-06 삼성전자주식회사 반도체 패키지
KR20210158257A (ko) 2020-06-23 2021-12-30 삼성전자주식회사 패키지 신뢰성을 향상시킬 수 있는 칩 적층 반도체 패키지
US11742306B2 (en) * 2021-01-07 2023-08-29 Micron Technology, Inc. Layouts for pads and conductive lines of memory devices, and related devices, systems, and methods
US11682465B2 (en) * 2021-09-30 2023-06-20 Ati Technologies Ulc Reliable through-silicon vias

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392292B1 (en) * 1999-07-08 2002-05-21 Nec Corporation Multi-level stacked semiconductor bear chips with the same electrode pad patterns
US20060046475A1 (en) * 2004-09-02 2006-03-02 Wark James M Sloped vias in a substrate, spring-like deflecting contacts, and methods of making
US20060076690A1 (en) * 2004-09-27 2006-04-13 Formfactor, Inc. Stacked Die Module
US20080237891A1 (en) * 2007-03-28 2008-10-02 Qimonda Ag Semiconductor device
KR20110028746A (ko) * 2009-09-14 2011-03-22 앰코 테크놀로지 코리아 주식회사 적층 칩 반도체 패키지
KR20110056469A (ko) * 2011-05-12 2011-05-30 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289077A (en) 1991-01-28 1994-02-22 Sony Corporation Microelectronic ballistic transistor
EP1601010A3 (fr) 2004-05-26 2009-01-21 St Microelectronics S.A. Formation de tranchées obliques
TWI285422B (en) 2005-09-15 2007-08-11 Chipmos Technologies Inc Chip structure and stacked chip package structure
JP2008311504A (ja) 2007-06-15 2008-12-25 Toshiba Corp 半導体集積回路
US8575758B2 (en) * 2011-08-04 2013-11-05 Texas Instruments Incorporated Laser-assisted cleaving of a reconstituted wafer for stacked die assemblies
KR102041500B1 (ko) * 2013-03-08 2019-11-06 삼성전자 주식회사 반도체 패키지
US10026666B2 (en) * 2013-10-18 2018-07-17 Rambus Inc. Stacked die package with aligned active and passive through-silicon vias
KR102167599B1 (ko) * 2014-03-04 2020-10-19 에스케이하이닉스 주식회사 칩 스택 임베디드 패키지
KR102301573B1 (ko) * 2014-06-05 2021-09-10 삼성전자주식회사 반도체 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392292B1 (en) * 1999-07-08 2002-05-21 Nec Corporation Multi-level stacked semiconductor bear chips with the same electrode pad patterns
US20060046475A1 (en) * 2004-09-02 2006-03-02 Wark James M Sloped vias in a substrate, spring-like deflecting contacts, and methods of making
US20060076690A1 (en) * 2004-09-27 2006-04-13 Formfactor, Inc. Stacked Die Module
US20080237891A1 (en) * 2007-03-28 2008-10-02 Qimonda Ag Semiconductor device
KR20110028746A (ko) * 2009-09-14 2011-03-22 앰코 테크놀로지 코리아 주식회사 적층 칩 반도체 패키지
KR20110056469A (ko) * 2011-05-12 2011-05-30 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Also Published As

Publication number Publication date
US20170373040A1 (en) 2017-12-28
US10062668B2 (en) 2018-08-28

Similar Documents

Publication Publication Date Title
ITUA20164724A1 (it) Dispositivo elettronico a semiconduttori con migliorate caratteristiche di testabilita' e relativo metodo di incapsulamento
US11193953B2 (en) 3D chip testing through micro-C4 interface
US8664540B2 (en) Interposer testing using dummy connections
TWI443349B (zh) 具有偵知晶片斷裂結構之半導體裝置
TWI462207B (zh) 測試晶粒對晶粒的接合和再加工
JP5259053B2 (ja) 半導体装置および半導体装置の検査方法
TWI545713B (zh) 半導體裝置
JP5646758B2 (ja) 半導体装置の製造方法、半導体装置及び配線形成用治具
WO2020066797A1 (ja) 半導体集積回路装置および半導体パッケージ構造
KR20130044048A (ko) 반도체 웨이퍼 및 이를 이용한 스택 패키지 제조방법
KR101975541B1 (ko) 반도체 메모리 소자의 ｔｓｖ 구조 및 그 테스트 방법
KR20140099604A (ko) 적층 패키지 및 적층 패키지의 제조 방법
CN105845597A (zh) 用于硅通孔叠层芯片的测试方法
US20120187401A1 (en) Device allowing suppression of stress on chip
US8860448B2 (en) Test schemes and apparatus for passive interposers
US9412674B1 (en) Shielded wire arrangement for die testing
US8717059B2 (en) Die having wire bond alignment sensing structures
TW202109345A (zh) 互連結構、包含互連結構之半導體結構、及其形成方法
US9234940B2 (en) Integrated fan-out wafer architecture and test method
US11901338B2 (en) Interwafer connection structure for coupling wafers in a wafer stack
CN211017065U (zh) 测试结构
CN105470239B (zh) 一种用于测试晶圆叠层结构的金属连接性的测试结构
KR101225451B1 (ko) 관통 실리콘 비아를 포함하는 범용 실리콘 인터포저 및 그 사용방법
CN103681548B (zh) 半导体器件
US20220187341A1 (en) Microelectronic test interface substrates, devices, and methods of manufacture thereof layer level test and repair on buildup redistribution layers