FR3108786A1 - Pixel d'un capteur de lumière et son procédé de fabrication - Google Patents
Pixel d'un capteur de lumière et son procédé de fabrication Download PDFInfo
- Publication number
- FR3108786A1 FR3108786A1 FR2003181A FR2003181A FR3108786A1 FR 3108786 A1 FR3108786 A1 FR 3108786A1 FR 2003181 A FR2003181 A FR 2003181A FR 2003181 A FR2003181 A FR 2003181A FR 3108786 A1 FR3108786 A1 FR 3108786A1
- Authority
- FR
- France
- Prior art keywords
- layer
- pixel
- film
- electrode
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000000126 substance Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 15
- 230000005855 radiation Effects 0.000 claims abstract description 12
- 230000008021 deposition Effects 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 27
- 239000002096 quantum dot Substances 0.000 claims description 10
- 230000000284 resting effect Effects 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 146
- 238000000137 annealing Methods 0.000 description 10
- 239000003446 ligand Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000032798 delamination Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000004320 controlled atmosphere Methods 0.000 description 3
- 230000005670 electromagnetic radiation Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229910001092 metal group alloy Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 229910052729 chemical element Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000007607 die coating method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000007647 flexography Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 238000009666 routine test Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007764 slot die coating Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000009718 spray deposition Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
- H01L27/14669—Infrared imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/09—Devices sensitive to infrared, visible or ultraviolet radiation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Nanotechnology (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
Pixel d'un capteur de lumière et son procédé de fabrication La présente description concerne un procédé de fabrication d'un pixel (2) comprenant :déposer une couche isolante (200) sur une face exposée (110) d'une structure d'interconnexion (102) d'un circuit intégré, la structure d'interconnexion (102) comportant un élément conducteur (104) affleurant ladite face exposée (110) ; graver une ouverture (300) traversant la couche isolante (200) jusqu'à l'élément conducteur (104) ;déposer une couche d'électrode (400) sur et en contact avec l'élément conducteur (104) et la couche isolante (200) ; effectuer une planarisation mécano-chimique jusqu'à la couche isolante (200), une portion de la couche d'électrode (400) laissée en place dans l'ouverture (300) formant une électrode (402) ; etdéposer un film (500) configuré pour convertir des photons en paires électron-trou lorsqu'un rayonnement à une longueur d'onde de fonctionnement du pixel (2) atteint le pixel. Figure pour l'abrégé : Fig. 5
Description
La présente description concerne de façon générale les capteurs de lumière, par exemple les capteurs d'image, et plus particulièrement un pixel d'un capteur de lumière et un procédé de fabrication d'un tel pixel.
On connaît des capteurs de lumière comprenant un circuit intégré en technologie CMOS (Métal Oxyde Semiconducteur Complémentaire – "Complementary Metal Oxide Semiconductor"), une structure d'interconnexion reposant sur le circuit intégré, et un film photosensible reposant sur la structure d'interconnexion. Le film photosensible fait partie d'un empilement disposé au-dessus du circuit intégré ("ABove Integrated Circuit"), c’est-à-dire d'un empilement de type ABIC. Le film est configuré pour mettre en œuvre, à la longueur d'onde de fonctionnement du capteur, la conversion de photons incidents en paires électron-trou. Dans de tels capteurs, chaque pixel du capteur comprend généralement une portion du film photosensible.
Il existe un besoin de pallier tout ou partie des inconvénients des capteurs de lumière connus, en particulier des capteurs de lumière connus du type décrit ci-dessus.
Un mode de réalisation pallie tout ou partie des inconvénients des capteurs de lumière connus, en particulier des capteurs de lumière connus du type décrit ci-dessus.
Un mode de réalisation prévoit un procédé de fabrication d'un pixel comprenant les étapes successives suivantes :
déposer une couche isolante sur une face exposée d'une structure d'interconnexion d'un circuit intégré, la structure d'interconnexion comportant un élément conducteur affleurant ladite face exposée ;
graver une ouverture traversant la couche isolante jusqu'à l'élément conducteur ;
déposer une couche d'électrode sur et en contact avec l'élément conducteur et la couche isolante ;
effectuer une planarisation mécano-chimique jusqu'à la couche isolante, une portion de la couche d'électrode laissée en place dans l'ouverture formant une électrode ; et
déposer un film configuré pour convertir des photons en paires électron-trou lorsqu'un rayonnement à une longueur d'onde de fonctionnement du pixel atteint le pixel.
déposer une couche isolante sur une face exposée d'une structure d'interconnexion d'un circuit intégré, la structure d'interconnexion comportant un élément conducteur affleurant ladite face exposée ;
graver une ouverture traversant la couche isolante jusqu'à l'élément conducteur ;
déposer une couche d'électrode sur et en contact avec l'élément conducteur et la couche isolante ;
effectuer une planarisation mécano-chimique jusqu'à la couche isolante, une portion de la couche d'électrode laissée en place dans l'ouverture formant une électrode ; et
déposer un film configuré pour convertir des photons en paires électron-trou lorsqu'un rayonnement à une longueur d'onde de fonctionnement du pixel atteint le pixel.
Selon un mode de réalisation, le film comprend des boîtes quantiques colloïdales.
Selon un mode de réalisation, une partie de l'élément conducteur exposée par la gravure de l'ouverture et des parois latérales de l'ouverture sont entièrement recouvertes par l'électrode.
Selon un mode de réalisation, l'épaisseur de la couche isolante est égale à la moitié de ladite longueur d'onde dans le matériau du film.
Selon un mode de réalisation, la longueur d'onde du rayonnement est comprise entre 750 nm et 3000 nm, par exemple égale à 940 nm.
Selon un mode de réalisation, le film est déposé de manière qu'une face exposée du film soit plane.
Selon un mode de réalisation, le dépôt de la couche d'électrode comprend le dépôt d'au moins une couche d'un matériau conducteur.
Selon un mode de réalisation, le dépôt de la couche d'électrode comprend le dépôt d'une couche de tantale et/ou le dépôt d'une couche de nitrure de titane et/ou le dépôt d'une couche de nitrure de tantale.
Selon un mode de réalisation, le procédé comprend en outre une étape suivante de formation d'une autre électrode sur ledit film.
Selon un mode de réalisation, l'autre électrode est en un ou plusieurs matériaux transparents à ladite longueur d'onde.
Selon un mode de réalisation, le dépôt de la couche isolante comprend le dépôt d'au moins une couche d'un matériau isolant.
Selon un mode de réalisation, le dépôt de la couche isolante comprend le dépôt d'une couche barrière de diffusion sur et en contact avec ladite face de la structure d'interconnexion.
Selon un mode de réalisation, la couche d'électrode est moins épaisse, par exemple dix fois moins épaisse, que la couche isolante et/ou le film est plus épais, par exemple au moins deux fois plus épais, que la couche isolante.
Un mode de réalisation prévoit un pixel comprenant :
une couche isolante reposant sur et en contact avec une face d'une structure d'interconnexion d'un circuit intégré du pixel, la structure d'interconnexion comportant un élément conducteur affleurant ladite face ;
une ouverture traversant la couche isolante jusqu'à l'élément conducteur ;
une électrode recouvrant uniquement un fond et des parois latérales de l'ouverture, l'électrode étant en contact avec l'élément conducteur ; et
un film configuré pour convertir des photons en paires électron-trou lorsqu'un rayonnement à une longueur d'onde de fonctionnement du pixel atteint le pixel, ledit film remplissant l'ouverture et recouvrant l'électrode et la couche isolante.
une couche isolante reposant sur et en contact avec une face d'une structure d'interconnexion d'un circuit intégré du pixel, la structure d'interconnexion comportant un élément conducteur affleurant ladite face ;
une ouverture traversant la couche isolante jusqu'à l'élément conducteur ;
une électrode recouvrant uniquement un fond et des parois latérales de l'ouverture, l'électrode étant en contact avec l'élément conducteur ; et
un film configuré pour convertir des photons en paires électron-trou lorsqu'un rayonnement à une longueur d'onde de fonctionnement du pixel atteint le pixel, ledit film remplissant l'ouverture et recouvrant l'électrode et la couche isolante.
Selon un mode de réalisation, le pixel est obtenu par une mise en œuvre du procédé décrit.
Selon un mode de réalisation, le film comprend des boîtes quantiques colloïdales.
Selon un mode de réalisation, l'électrode est moins épaisse, par exemple dix fois moins épaisse, que la couche isolante et/ou le film est plus épais, par exemple au moins deux fois plus épais, que la couche isolante.
Selon un mode de réalisation :
- l'épaisseur du film est comprise entre 200 nm et 1 µm, par exemple égale à environ 500 nm ; et/ou
- l'épaisseur de l'électrode est comprise entre 5 et 100 nm ; et/ou
- l'épaisseur de la couche isolante est comprise entre 50 nm et 500 nm, par exemple entre 50 nm et 300 nm, par exemple égale à 200 nm.
- l'épaisseur du film est comprise entre 200 nm et 1 µm, par exemple égale à environ 500 nm ; et/ou
- l'épaisseur de l'électrode est comprise entre 5 et 100 nm ; et/ou
- l'épaisseur de la couche isolante est comprise entre 50 nm et 500 nm, par exemple entre 50 nm et 300 nm, par exemple égale à 200 nm.
Selon un mode de réalisation, le pixel comprend une autre électrode reposant sur le film, ladite autre électrode étant en un matériau transparent à la longueur d'onde du rayonnement.
Un mode de réalisation prévoit un capteur de lumière comprenant au moins un pixel tel que décrit.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les circuits intégrés CMOS usuels des capteurs de lumière, notamment les circuits intégrés CMOS de lecture de pixels, n'ont pas été détaillés, les modes de réalisation, modes de mise en œuvre et variantes décrits étant compatibles avec les circuits intégrés CMOS usuels des capteurs de lumière.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la suite de la description, on appelle longueur d'onde de fonctionnent d'un capteur de lumière ou d'un pixel du capteur de lumière, une longueur d'onde d'un rayonnement lumineux, ou rayonnement électromagnétique, reçu par le capteur ou le pixel pour lequel le capteur ou le pixel met en œuvre une conversion des photons reçus en paires électron-trou. Un capteur de lumière ou un pixel d'un tel capteur peut avoir plusieurs longueurs d'onde de fonctionnement, par exemple comprises dans une plage de longueurs d'onde de fonctionnement.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence, sauf précision contraire, à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
La figure 1 représente, par une vue en coupe schématique, un exemple d'un pixel 1 d'un capteur de lumière, étant entendu que, en pratique, le capteur peut comporter plusieurs pixels 1 identiques, par exemple plusieurs centaines ou plusieurs milliers de pixels 1.
Le capteur comprend une couche semiconductrice 100, par exemple un substrat semiconducteur ou une couche d'une structure semiconducteur sur isolant, ou structure SOI ("Semiconductor On Insulator"). La couche 100 est par exemple une couche de silicium.
Divers composants en technologie CMOS sont formés dans et/ou sur la couche 100. Dit autrement, divers composants CMOS sont formés à partir de la couche 100. En figure 1, un seul de ces composants est représenté, dans cet exemple un transistor T dont seule l'électrode de grille G, aussi appelée empilement de grille ou grille, est représentée en figure 1.
La couche 100 et les composants CMOS formés dans et/ou sur cette couche 100 forment un circuit intégré en technologie CMOS du capteur, ou circuit intégré CMOS. A titre d'exemple, le circuit intégré CMOS comprend des circuits de lecture des pixels du capteur.
Le capteur comprend une structure d'interconnexion 102. La structure d'interconnexion 102 recouvre le circuit intégré CMOS du capteur, ou, dit autrement, recouvre la couche 100 et les composants CMOS formés dans et/ou sur cette couche 100. La face supérieure 110 de la structure d'interconnexion 102 est plane.
La structure d'interconnexion 102 comprend des portions de couches électriquement conductrices 104, par exemple des portions de couches métalliques, noyées dans des couches électriquement isolantes. Dit autrement, ces portions de couches conductrices 104 sont séparées les unes des autres par ces couches isolantes. En figure 1, les couches isolantes de la structure d'interconnexion 102 sont représentées par une unique couche isolante 106.
La structure d'interconnexion 102 comprend des vias électriquement conducteurs 108, par exemple des vias métalliques, reliant électriquement les portions de couches conductrices 104 entre elles et/ou à des composants CMOS du circuit intégré du capteur.
Les vias conducteurs 108 et les portions de couches conductrices 104 constituent des éléments électriquement conducteurs de la structure d'interconnexion 102.
En plus de la structure d'interconnexion 102 et du circuit intégré CMOS qu'elle recouvre, le pixel 1 comprend un élément électriquement conducteur 108 ou 104 de la structure d'interconnexion 102 qui affleure au niveau de la face supérieure 110 de la structure d'interconnexion 102, c’est-à-dire au niveau de la face supérieure de la couche isolante 106.
De préférence, comme cela est représenté en figure 1, cet élément conducteur est une portion de couche conductrice 104. De préférence, cet élément conducteur est électriquement relié à un circuit de lecture du pixel 1 comprenant des composants CMOS tels que le transistor T, par l'intermédiaire d'autres éléments conducteurs 104, 108 de la structure d'interconnexion 100. Par exemple, l'élément conducteur 104 affleurant la face 110 est électriquement relié à une zone dopée 105 formée dans la couche 100 et constituant une zone de stockage de charges photogénérées.
Le pixel 1 comprend une électrode 112. Une partie centrale de l'électrode 112 repose sur et en contact avec l'élément conducteur 104 affleurant la face 110. L'électrode 112 constitue une électrode inférieure du pixel 1.
Un film photosensible 114 repose sur la structure d'interconnexion 102. Le film 114 recouvre la structure d'interconnexion 102 et l'électrode 112 du pixel 1. Plus particulièrement, le film 114 repose sur et en contact avec toute l'électrode 112 et sur et en contact avec toutes les portions de la face 110 non revêtues de l'électrode 112.
Le film 114 a une face supérieure 116 plane. Entre la face 110 et la face 116, le film 114 a une épaisseur H.
Le pixel 1 comprend également une électrode supérieure 117 reposant sur la face 116 du film 114.
En fonctionnement, lorsque de la lumière à la longueur d'onde de fonctionnement du capteur est reçue par le pixel 1, des paires électron-trou sont photogénérées dans le film 114. Les trous ou les électrons photogénérés sont ensuite collectés par l'électrode 112 pour être transmis au circuit intégré CMOS de lecture du pixel 1. Le circuit de lecture du pixel fournit alors une information représentative de la quantité de lumière à la longueur d'onde de fonctionnement du pixel 1 qui est reçue par ce pixel 1.
L'efficacité quantique QE ("Quantum Efficiency") du pixel 1 correspond au rapport entre le nombre de trous ou d'électrons photogénérés collectés par le pixel 1 et le nombre de photons reçus par le pixel 1 à une longueur d'onde de fonctionnement du pixel 1. Pour augmenter l'efficacité quantique du pixel 1, il serait souhaitable d'augmenter l'épaisseur H du film 114.
Toutefois, l'augmentation de l'épaisseur H du film 114 pose divers problèmes. En effet, une augmentation de l'épaisseur du film 114 entraîne une augmentation du risque de délamination du film 114 et/ou une augmentation du risque que des fissures se forment à travers tout ou partie de l'épaisseur du film 114. En outre, une augmentation de l'épaisseur du film 114 entraîne une augmentation du nombre d'étapes de formation du film 114, par exemple car le film 114 est alors formé par au moins deux dépôts successifs, d'où il résulte une augmentation du coût de fabrication du pixel 1, et plus généralement d'un capteur de lumière comprenant un ou plusieurs pixels 1.
Les inventeurs proposent ici d'augmenter localement l'épaisseur du film photosensible d'un pixel du type du pixel 1, au-dessus de l'électrode 112, en conservant la face supérieure 116 plane du film 114, et en conservant, au-delà de l'électrode 112, une épaisseur du film 114 pour laquelle le risque de délamination ou de fissure est nul ou presque.
Les figures 2 à 5 illustrent des étapes successives d'un mode de mise en œuvre d'un procédé de fabrication d'un pixel d'un capteur de lumière, conduisant à l'obtention d'un film photosensible localement plus épais au-dessus l'électrode inférieure du pixel. Le pixel fabriqué par ce procédé comprend un circuit intégré CMOS similaire ou identique à celui du pixel 1, et une structure d'interconnexion 102 similaire ou identique à celle du pixel 1, la structure d'interconnexion 102 reposant sur le circuit intégré CMOS.
La figure 2 est une vue en coupe schématique illustrant une étape du procédé de fabrication.
En figure 2, seule une portion de la structure d'interconnexion 102 est représentée. La portion représentée de la structure d'interconnexion 102 comprend un élément électriquement conducteur 104 ou 108 affleurant au niveau de la face supérieure 110 de la structure d'interconnexion 102.
De préférence, comme cela est représenté en figure 2, l'élément conducteur affleurant la face 110 est une portion de couche conductrice 104 de la structure d'interconnexion 102. De préférence, l'élément conducteur 104 est électriquement relié au circuit intégré CMOS (non représenté) sur lequel repose la structure d'interconnexion 102, par exemple à un circuit de lecture du pixel.
A titre d'exemple, l'élément conducteur 104 est en un métal tel que du cuivre ou de l'aluminium, ou en un alliage métallique tel qu'un alliage aluminium cuivre.
A l'étape de la figure 2, une couche isolante 200 a été déposée sur et en contact avec la face 110 de la structure d'interconnexion 102, étant entendu que, avant le dépôt de la couche 200, la face 110 était une face exposée de la structure d'interconnexion 102. De préférence, la couche 200 est déposée sur et en contact avec toute la face 110 de la structure d'interconnexion, ou, dit autrement, est déposée pleine plaque.
Selon un mode de réalisation, le dépôt de la couche 200 correspond au dépôt d'une unique couche d'un matériau électriquement isolant. De préférence, ce matériau est un matériau barrière de diffusion pour le métal, la couche 200 constituant alors une couche barrière de diffusion. Dit autrement, de préférence, la couche 200 comprend une couche barrière de diffusion sur et en contact avec la face 110.
Selon un autre mode de réalisation, le dépôt de la couche 200 correspond à des dépôts successifs de couches étant chacune en un matériau électriquement isolant, éventuellement différent entre les couches. De préférence, la première couche déposée sur et en contact avec la face 110 de la structure d'interconnexion 102 pour former la couche 200 est en un matériau barrière de diffusion pour le métal, la couche 200 comprenant alors une couche barrière de diffusion sur et en contact avec la face 110 de la structure d'interconnexion 102.
A titre d'exemple, la couche 200 est en nitrure de silicium (par exemple SiN ou Si3N4) ou correspond à un empilement d'une couche de nitrure de silicium reposant sur et en contact avec la face 110, et d'une couche d'oxyde de silicium reposant sur et en contact avec la couche de nitrure de silicium.
A titre d'exemple, l'épaisseur h de la couche 200 est comprise entre 50 nm et 500 nm, par exemple entre 50 nm et 300 nm, par exemple égale à 200 nm.
A l'étape de la figure 3, une ouverture 300 est gravée à travers la couche 200, jusqu'à l'élément conducteur 104 affleurant la face 110. Dit autrement, la gravure de l'ouverture 300 est arrêtée sur la face 110 de la structure d'interconnexion 102. Après la gravure de l'ouverture 300, une partie au moins de l'élément conducteur 104 se retrouve exposée au fond de l'ouverture 300 (en bas de l'ouverture 300 en figure 3) ou, dit autrement, au niveau de la face 110.
Selon un mode de réalisation, l'ouverture 300 est gravée de manière à déboucher uniquement sur l'élément conducteur 104 affleurant la face 110. Cet élément 104 peut alors avantageusement servir de couche d'arrêt de gravure.
A titre d'exemple, l'ouverture 300 a des dimensions latérales, par exemple un diamètre dans le cas où l'ouverture 300 a une forme circulaire en vue de dessus ou un côté dans le cas où l'ouverture 300 a une forme carrée en vue de dessus, qui sont inférieures ou égales à un tiers des dimensions latérales du pixel fabriqué. Les dimensions latérales du pixel et de l'ouverture 300 sont par exemple mesurées dans un plan parallèle à la face 110. Par exemple, dans un capteur de lumière où les pixels sont disposés de manière régulière avec un pas de l'ordre de 3 µm, c’est-à-dire que chaque pixel a des dimensions latérales de l'ordre de 3 µm, l'ouverture 300 de chaque pixel du capteur a des dimensions latérales inférieures ou égales à 1 µm.
A l'étape de la figure 4, une couche d'électrode 400 est déposée sur toute la structure obtenue à l'issue de l'étape décrite en relation avec la figure 3, puis une planarisation mécano-chimique ("Chemical Mechanical Planarization"), ou CMP, est effectuée jusqu'à la couche 200 pour qu'une portion de la couche d'électrode 400 laissée en place dans l'ouverture 300 forme une électrode 402.
Plus particulièrement, la couche 400 est déposée pleine plaque, par exemple par dépôt chimique en phase vapeur ("Chemical Vapor Deposition") ou CVD, ou par dépôt de couche atomique ("Atomic Layer Deposition") ou ALD, ou par un dépôt physique en phase vapeur ("Physical Vapor Deposition") ou PVD. Dit autrement, la couche d'électrode est déposée sur et en contact avec la partie de l'élément 104 exposée au fond de l'ouverture 300 et sur et en contact avec la couche isolante 200, notamment sur et en contact avec les parois latérales de l'ouverture 300. L'épaisseur e de la couche d'électrode 400 est inférieure à l'épaisseur h de la couche 200, de sorte que la couche 400 ne remplisse pas l'ouverture 300.
A titre d'exemple, l'épaisseur e de la couche 400 est dix fois plus petite que celle de la couche 200. A titre d'exemple, l'épaisseur e de la couche d'électrode 400 est comprise entre 5 et 100 nm.
Selon un mode de réalisation, le dépôt de la couche 400 correspond au dépôt d'une unique couche d'un matériau électriquement conducteur, par exemple un métal ou un alliage métallique.
Selon un autre mode de réalisation, le dépôt de la couche 400 correspond à des dépôts successifs de couches étant chacune en un matériau électriquement conducteur, par exemple un métal ou un alliage métallique, éventuellement différent entre ces couches déposées successivement.
A titre d'exemple, la couche d'électrode 400 comprend une couche de tantale et/ou une couche de nitrure de titane et/ou une couche de nitrure de tantale.
La planarisation mécano-chimique est arrêtée sur la couche 200, ou, plus précisément, sur une face supérieure de la couche 200. La face supérieure de la couche 200 est opposée à une face inférieure de la couche 200, la face inférieure de la couche 200 étant en contact avec la face 110 de la structure d'interconnexion.
La planarisation mécano-chimique jusqu'à la couche 200 permet de retirer toutes les portions de la couche 400 qui reposent sur et en contact avec la face supérieure de la couche 200.
En outre, la planarisation mécano-chimique jusqu'à la couche 200 permet de laisser en place une portion de la couche 400 dans l'ouverture 300. La portion de la couche 400 laissée en place recouvre alors uniquement le fond de l'ouverture 300 et les parois latérales de l'ouverture 300. Dit autrement, la portion de la couche 400 laissée en place recouvre uniquement et entièrement les parois latérales de l'ouverture 300 et une portion de la face 110 de la structure d'interconnexion 102 qui est exposée lors de la gravure de l'ouverture 300. Dit encore autrement, la portion de la couche 400 laissée en place recouvre uniquement et entièrement la portion de la face 110 qui est délimitée latéralement par les parois latérales de l'ouverture 300, cette portion de la face 110 étant alors entièrement entourée par les parois latérales de l'ouverture 300.
La portion de la couche 400 laissée en place après la planarisation mécano-chimique forme l'électrode 402. L'électrode 402 est en contact avec l'élément conducteur 104. En particulier, l'électrode 402 recouvre entièrement la surface de l'élément conducteur 104 exposée au fond de l'ouverture 300, c’est-à-dire la surface de l'élément conducteur 104 qui n'est pas revêtue de la couche 200.
On aurait pu penser définir l'électrode 402 dans la couche 400 en mettant en œuvre une étape de masquage de la portion de la couche 400 disposée dans l'ouverture, et une étape de retrait par gravure des portions exposées, c’est-à-dire non recouvertes par le masque, de la couche 400. Toutefois, cela aurait nécessité la création d'un masque supplémentaire de photolithographie et un plus grand nombre d'étapes (dépôt d'une couche de masquage, alignement d'un masque de photolithographie, définition d'un masque de gravure dans la couche de masquage par photolithographie, gravure de la couche 400 et suppression du masque de gravure) par rapport au procédé décrit où l'électrode est définie dans la couche 400 lors de la planarisation mécano-chimique.
A l'étape de la figure 5, un film photosensible 500 est déposé sur la structure obtenue à l'issue de la mise en œuvre des étapes décrites en relation avec la figure 4.
Le film photosensible 500 est déposé pleine plaque, de manière à recouvrir l'électrode 402, et les parties exposées de la face supérieure de la couche 200.
Le procédé de dépôt du film 500 conduit à l'obtention d'un film 500 ayant une face supérieure, ou face exposée, 502 plane.
Le film 500 est déposé de sorte que son épaisseur H1, mesurée entre la face supérieure de la couche 200 et la face supérieure 502 du film 500, soit inférieure ou égale à une épaisseur maximale au-delà de laquelle des délaminations et/ou des fissures peuvent se produire dans le film 500. Cette épaisseur maximale peut être déterminée par la personne du métier, par exemple à partir d'essais de routine, et dépend notamment du matériau du film 500 et/ou du procédé de dépôt du film 500 mis en oeuvre.
En outre, l'épaisseur H1 du film 500 est supérieure à l'épaisseur h de la couche 200, de sorte que le film 500 remplisse entièrement l'ouverture 300. De préférence, l'épaisseur H1 du film 500 est supérieure à au moins 2 fois l'épaisseur h de la couche 200. A titre d'exemple, l'épaisseur H1 du film 500 est comprise entre 200 nm et 1 µm, par exemple égale à environ 500 nm.
Selon le matériau du film 500, le dépôt pleine plaque du film 500 peut être réalisé, par exemple, par un dépôt par voie liquide, par un dépôt par pulvérisation cathodique, par un dépôt par évaporation, par un dépôt à la tournette ("spin coating"), par revêtement par pulvérisation ("spray coating"), par héliographie, par revêtement par filière ("slot-die coating"), par revêtement à la lame ("blade-coating"), par flexographie ou par sérigraphie. Un exemple de dépôt par pulvérisation est décrit dans l'article de Kramer et al., intitulé "Efficient Spray-Coated Colloidal Quantum Dot Solar Cells", Adv. Mater., 27: 116–121.
Selon l’épaisseur H1 visée et/ou la forme sous laquelle le matériau du film 500 est déposé, par exemple selon que le matériau soit déposé sous la forme d'une encre ("ink") ou d'une solution colloïdale stabilisée par des ligands intermédiaires, le dépôt du film 500 est mis en œuvre par une seule étape de dépôt, ou par plusieurs étapes de dépôt successives, chaque étape de dépôt pouvant être suivie d'une étape traitement chimique et/ou d'une étape de recuit ou de séchage.
A titre d'exemple, le matériau du film 500 est déposé sous la forme d'une encre, par exemple par plusieurs étapes successives de dépôt du matériau du film 500.
Chaque étape de dépôt du matériau du film 500 sous la forme d'encre conduit à l'obtention d'une couche du matériau du film 500 ayant une épaisseur comprise, par exemple, entre environ dix nanomètres et une ou plusieurs centaines de nanomètres, l'épaisseur dépendant, par exemple, de la concentration de l'encre déposée.
Chaque étape de dépôt du matériau du film 500 sous la forme d'encre est, par exemple, mise en œuvre à une température comprise entre 0°C et 50°C, de préférence entre 10°C et 25°C.
A titre d'exemple, aucun traitement chimique n'est mis en œuvre après chaque étape de dépôt du matériau du film 500 sous la forme d'encre.
A titre d'exemple, chaque étape de dépôt du matériau du film 500 sous la forme d'encre est suivie d'un recuit, par exemple à une température comprise entre 40°C et 150°C, par exemple à une température de 100°C. Ce recuit a, par exemple, une durée comprise entre une ou plusieurs dizaines de secondes et une ou plusieurs heures. Ce recuit est, par exemple, mis en œuvre sur une plaque chauffante ou dans un four. Ce recuit est, par exemple, mis en œuvre sous atmosphère ambiante, sous atmosphère contrôlée, ou sous vide.
A titre d'exemple, le matériau du film 500 est déposé sous la forme d'une solution colloïdale stabilisée par des ligands intermédiaires, par exemple par plusieurs étapes successives de dépôt de cette solution colloïdale stabilisée.
Chaque étape de dépôt d'une couche de solution colloïdale stabilisée par des ligands intermédiaires est, par exemple, mise en œuvre à une température comprise entre 0 et 50°C, par exemple à une température de 15, 25 ou 30°C.
Chaque étape de dépôt du matériau du film 500 sous la forme d'une solution colloïdale stabilisée par des ligands intermédiaires est, par exemple, suivie d'une ou plusieurs étapes de traitements chimiques pour modifier les propriétés du film de solution déposé, par exemple pour modifier les propriétés de conductivité du film pour les électrons et/ou les trous. Par exemple, chaque couche déposée de solution colloïdale stabilisée par des ligands intermédiaires est mise en contact avec des solutions chimiques qui interagissent avec la couche déposée, de manière à entraîner des échanges en phase solide des ligands intermédiaires présents autour de nanocristaux formant des boîtes quantiques, par des molécules permettant d'améliorer des propriétés du film 500. Ces molécules sont, par exemple, des chaînes de ligands plus courtes que celles des ligands intermédiaires, ce qui permet d'augmenter la conductivité du film 500, et/ou des molécules inorganiques, ce qui permet d’augmenter la résistance et/ou la stabilité du film 500 par rapport à son environnement (air, lumière). Ces échanges chimiques en phase solide sont, par exemple, mis en œuvre par plusieurs étapes successives de mise en contact d'une solution chimique avec la couche de solution colloïdale déposée, chaque solution chimique étant, par exemple, une solution comprenant des ligands ou des molécules inorganiques destinés à être échangés avec des ligands intermédiaires de la couche de solution colloïdale déposée.
A titre d'exemple, chaque solution chimique est mise en contact avec la couche de solution colloïdale déposée pendant une durée comprise entre une à dix secondes et une à dix minutes, par exemple pendant une durée de 90 s.
A titre d'exemple, des étapes de rinçage peuvent être prévues entre deux mises en contact successives d'une solution chimique avec la couche déposée.
A titre d'exemple, une ou plusieurs étapes de recuits intermédiaires (entre deux mises en contact successives d'une solution avec la couche déposée) et/ou une étape de recuit finale peuvent être prévues. Les températures des étapes de recuit sont par exemple comprises entre 40°C et 150°C. La durée de chaque étape de recuit est par exemple comprise entre environ 10 s et une ou plusieurs heures. Chaque étape de recuit est, par exemple, mise en œuvre sur plaque chauffante, par exemple, sous atmosphère ambiante, sous atmosphère contrôlée ou sous vide, ou dans un four, par exemple sous atmosphère contrôlée.
L’efficacité des échanges chimiques en phase solide limite l’épaisseur maximale de chaque couche de solution colloïdale stabilisée déposée, cette épaisseur maximale étant déterminée pour que l’ensemble du volume de la couche de solution colloïdale stabilisée déposée soit soumis à des échanges chimiques en phase solide avec les éléments chimiques d'intérêt des solutions chimiques mises en contact avec cette couche. A titre d'exemple, l'épaisseur de chaque couche de solution colloïdale stabilisée déposée est comprise entre quelques nanomètres, par exemple de 3 à 5 nm, et quelques centaines de nanomètres, par exemple de 300 à 500 nm. A titre d'exemple, l'épaisseur de chaque couche de solution colloïdale stabilisée déposée est égale à environ 50 nm.
Selon un mode de réalisation, le film 500 est un film de boîtes quantiques colloïdales ("colloidal quantum dot film"), ou, dit autrement, le film 500 comprend des boîtes quantiques colloïdales ("colloidal quantum dots").
A partir de la structure représentée en figure 5, un pixel 2 est obtenu en mettant en œuvre des étapes non illustrées.
En particulier, une ou plusieurs couches optionnelles de passivation (non représentées en figure 5) et/ou une ou plusieurs couches isolantes (non représentées en figure 5) peuvent être déposées sur la face exposée 502 du film 500, de préférence sur toute la face 502, de préférence en contact avec la face 502.
En outre, une électrode 504 est formée sur le film 500. Cette électrode 504, dite électrode supérieure du pixel 2, est formée par le dépôt d'une ou plusieurs couches conductrices dans laquelle ou lesquelles est définie l'électrode supérieure 504, par exemple par gravure. Chaque couche conductrice constitutive de l'électrode supérieure est à minima partiellement transparente à la ou aux longueurs d'onde de fonctionnement du pixel 2. A titre d'exemple, l'électrode supérieure est réalisé en oxyde d'indium-étain, ou ITO ("Indium Tin Oxide").
Par ailleurs, de manière classique, une ou plusieurs couches de passivation (non représentées en figure 5) et/ou une ou plusieurs couches isolantes (non représentées en figure 5) et/ou un ou plusieurs filtres de couleur (non représentés en figure 5) et/ou une ou plusieurs lentilles ou microlentilles (non représentées en figure 5) peuvent ensuite être formées au-dessus du film 500 et de l'électrode supérieure du pixel 2.
Comme cela se voit en figure 5, dans le pixel 2, au-dessus de la portion de l'électrode 402 qui repose sur l'élément conducteur 104, l'épaisseur totale du film 500 est égale à H1+h-e. Ainsi, si l'épaisseur H1 du film 500 est égale à l'épaisseur H du film 114 du pixel 1 décrit en relation avec la figure 1, le film 500 du pixel 2 est localement plus épais que le film 114, tout en conservant une face supérieure 502 plane. Cette surépaisseur du film 500, localisée au-dessus de l'électrode 402, conduit à une augmentation de l'efficacité quantique du pixel 2 par rapport au pixel 1.
Selon un mode de réalisation, les dimensions de l'élément conducteur 104 du pixel 2 qui affleure la face 110 sont choisies en fonction des dimensions latérales de l'ouverture 300 gravée à l'étape de la figure 3. Par exemple, ces dimensions sont choisies de sorte que, à l'étape illustrée en relation avec la figure 3, en adaptant l'emplacement de l'ouverture 300 par rapport à l'emplacement de l'élément conducteur 104, l'ouverture 300 débouche uniquement sur cet élément électriquement conducteur 104.
Toutefois, en variante, lorsque l'élément conducteur 104 affleurant la face 110 a des dimensions latérales, par exemple mesurées dans un plan parallèle à la face 110, inférieures à celles de l'ouverture 300, l'ouverture 300 débouche alors en partie sur l'élément conducteur 104 et en partie sur la couche 106 de la structure d'interconnexion. Dans cette variante, l'électrode 402 formée à l'étape de la figure 4 recouvre entièrement l'élément conducteur 104 et les parties de couche 106 exposées au fond de l'ouverture 300.
Par ailleurs, selon un mode de réalisation, à l'étape de la figure 3, l'ouverture 300 est gravée dans une partie centrale du pixel 2 vu de dessus. Ainsi, lorsque les rayonnements électromagnétiques reçus par le pixel 2 sont focalisés dans une partie centrale du film 500 vu de dessus, par exemple par une ou plusieurs lentilles ou microlentilles, ces rayonnements sont focalisés dans une portion du film 500 ayant une épaisseur totale égale à H1+h-e.
Selon un mode de réalisation, l'épaisseur h de la couche 200 est égale à la moitié de la longueur d'onde, dans le film 500, d'un rayonnement incident du pixel 2. Ainsi, lorsque le pixel 2 reçoit des rayonnements électromagnétiques à cette longueur d'onde, cela permet d'obtenir des interférences constructives dans le film 500.
Pour tenir compte d'un éventuel retrait d'une partie de l'épaisseur de la couche 200 lors de l'étape de planarisation mécano-chimique, la personne du métier est en mesure de prévoir de déposer la couche 200 avec une épaisseur supérieure à l'épaisseur h désirée après planarisation, de manière que la couche 200 ait bien l'épaisseur h visée après l'étape de planarisation mécano-chimique.
Selon un mode de réalisation, une ou plusieurs longueurs d'onde de fonctionnement du pixel 2 sont comprises dans le proche infra-rouge et sont par exemple comprises entre 750 nm et 3000 nm. Par exemple, le pixel 2 a une longueur d'onde de fonctionnement égale à 940 nm. La personne du métier est en mesure d'adapter les épaisseurs e, H1 et/ou h, et/ou le ou les matériaux du film 500 à la ou aux longueurs d'onde de fonctionnement du pixel 2. Par exemple, dans le cas où le film 500 comprend des boîtes quantiques colloïdales, en fonction de la ou des longueurs d'onde de fonctionnement du pixel 2, la personne du métier est en mesure d'adapter les dimensions et la composition de nanocristaux constitutifs des boîtes quantiques colloïdales.
Bien que l'on ait décrit ci-dessus, en relation avec les figures 2 à 5, des modes de mises en œuvre et variantes d'un procédé de fabrication d'un seul pixel 2, plusieurs pixels 2 identiques, par exemple d'un même capteur lumière ou de plusieurs capteurs de lumière, peuvent être fabriqués simultanément à partir d'une même couche ou plaquette semiconductrice 100 (figure 1), en mettant en œuvre les étapes décrites de manière simultanée pour tous ces pixels 2. Les pixels 2 ainsi fabriqués peuvent alors partager un même film 500.
Divers modes de réalisation, modes de mise en oeuvre et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation, modes de mise en œuvre et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, bien que l'on ait décrit un pixel 2 dans lequel l'élément conducteur de la structure d'interconnexion 102 qui est en contact avec l'électrode 402 est une portion de couche conductrice 104, la personne du métier est mesure d'adapter le procédé décrit au cas où cet élément conducteur est un via 108.
Enfin, la mise en oeuvre pratique des modes de réalisation, modes de mise en oeuvre et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. En particulier, la personne du métier est en mesure de choisir le ou les matériaux du film 500 en fonction de l'application visée, et/ou de déterminer, pour un film 500 donné, la valeur maximale de l'épaisseur H1 à partir de laquelle des délaminations et/ou des fissures peuvent se former dans le film 500. En outre, la personne du métier est mesure de prévoir que l'une des électrodes supérieure et inférieure du pixel 2 ou chacune de ces électrodes comprenne au moins une couche d'un matériau permettant d'adapter le travail de sortie de l'électrode considérée en fonction des charges (électrons ou trous) collectées par cette électrode. Par ailleurs, la personne du métier est en mesure de réaliser le masque de photolithographie permettant de réaliser un masque de gravure pour la mise en œuvre de l'étape de gravure de l'ouverture 300 décrite en relation avec la figure 3.
Claims (20)
- Procédé de fabrication d'un pixel (2) comprenant les étapes successives suivantes :
déposer une couche isolante (200) sur une face exposée (110) d'une structure d'interconnexion (102) d'un circuit intégré, la structure d'interconnexion (102) comportant un élément conducteur (104) affleurant ladite face exposée (110) ;
graver une ouverture (300) traversant la couche isolante (200) jusqu'à l'élément conducteur (104) ;
déposer une couche d'électrode (400) sur et en contact avec l'élément conducteur (104) et la couche isolante (200) ;
effectuer une planarisation mécano-chimique jusqu'à la couche isolante (200), une portion de la couche d'électrode (400) laissée en place dans l'ouverture (300) formant une électrode (402) ; et
déposer un film (500) configuré pour convertir des photons en paires électron-trou lorsqu'un rayonnement à une longueur d'onde de fonctionnement du pixel (2) atteint le pixel. - Procédé selon la revendication 1, dans lequel ledit film (500) comprend des boîtes quantiques colloïdales.
- Procédé selon la revendication 1 ou 2, dans lequel une partie de l'élément conducteur (104) exposée par la gravure de l'ouverture (300) et des parois latérales de l'ouverture (300) sont entièrement recouvertes par l'électrode (402).
- Procédé selon l'une quelconque des revendications 1 à 3, dans lequel l'épaisseur (h) de la couche isolante (200) est égale à la moitié de ladite longueur d'onde dans le matériau du film (500).
- Procédé selon l'une quelconque des revendications 1 à 4, dans lequel ladite longueur d'onde du rayonnement est comprise entre 750 nm et 3000 nm, par exemple égale à 940 nm.
- Procédé selon l'une quelconque des revendications 1 à 5, dans lequel le film (500) est déposé de manière qu'une face exposée (502) du film (500) soit plane.
- Procédé selon l'une quelconque des revendications 1 à 6, dans lequel le dépôt de la couche d'électrode (400) comprend le dépôt d'au moins une couche d'un matériau conducteur.
- Procédé selon l'une quelconque des revendications 1 à 7, dans lequel le dépôt de la couche d'électrode (400) comprend le dépôt d'une couche de tantale et/ou le dépôt d'une couche de nitrure de titane et/ou le dépôt d'une couche de nitrure de tantale.
- Procédé selon l'une quelconque des revendications 1 à 8, comprenant en outre une étape suivante de formation d'une autre électrode (504) sur ledit film (500).
- Procédé selon la revendication 9, dans lequel ladite autre électrode (504) est en un ou plusieurs matériaux transparents à ladite longueur d'onde.
- Procédé selon l'une quelconque des revendications 1 à 10, dans lequel le dépôt de la couche isolante (200) comprend le dépôt d'au moins une couche d'un matériau isolant.
- Procédé selon l'une quelconque des revendications 1 à 11, dans lequel le dépôt de la couche isolante (200) comprend le dépôt d'une couche barrière de diffusion sur et en contact avec ladite face (110) de la structure d'interconnexion (102).
- Procédé selon l'une quelconque des revendications 1 à 12, dans lequel la couche d'électrode (400) est moins épaisse, par exemple dix fois moins épaisse, que la couche isolante (200) et/ou dans lequel le film (500) est plus épais, par exemple au moins deux fois plus épais, que la couche isolante (200).
- Pixel (2) comprenant :
une couche isolante (200) reposant sur et en contact avec une face (110) d'une structure d'interconnexion (102) d'un circuit intégré du pixel (2), la structure d'interconnexion (102) comportant un élément conducteur (104) affleurant ladite face (110) ;
une ouverture (300) traversant la couche isolante (200) jusqu'à l'élément conducteur (104) ;
une électrode (402) recouvrant uniquement un fond et des parois latérales de l'ouverture (300), l'électrode (402) étant en contact avec l'élément conducteur (104) ; et
un film (500) configuré pour convertir des photons en paires électron-trou lorsqu'un rayonnement à une longueur d'onde de fonctionnement du pixel (2) atteint le pixel (2), ledit film (500) remplissant l'ouverture (300) et recouvrant l'électrode (402) et la couche isolante (200). - Pixel selon la revendication 14, obtenu par une mise en œuvre d'un procédé selon l'une quelconque des revendications 1 à 13.
- Pixel selon la revendication 14 ou 15, dans lequel ledit film (500) comprend des boîtes quantiques colloïdales.
- Pixel selon l'une quelconque des revendications 14 à 16, dans lequel l'électrode (400) est moins épaisse, par exemple dix fois moins épaisse, que la couche isolante (200) et/ou dans lequel le film (500) est plus épais, par exemple au moins deux fois plus épais, que la couche isolante (200).
- Pixel selon l'une quelconque des revendications 14 à 17, dans lequel :
- l'épaisseur (H1) du film (500) est comprise entre 200 nm et 1 µm, par exemple égale à environ 500 nm ; et/ou
- l'épaisseur (e) de l'électrode (402) est comprise entre 5 et 100 nm ; et/ou
- l'épaisseur (h) de la couche isolante (200) est comprise entre 50 nm et 500 nm, par exemple entre 50 nm et 300 nm, par exemple égale à 200 nm. - Pixel selon l'une quelconque des revendications 14 à 18, comprenant une autre électrode (504) reposant sur le film (500), ladite autre électrode (504) étant en un matériau transparent à la longueur d'onde du rayonnement.
- Capteur de lumière comprenant au moins un pixel (2) selon l'une quelconque des revendications 14 à 19.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR2003181A FR3108786B1 (fr) | 2020-03-31 | 2020-03-31 | Pixel d'un capteur de lumière et son procédé de fabrication |
US17/211,723 US20210305309A1 (en) | 2020-03-31 | 2021-03-24 | Pixel of a light sensor and method of manufacturing |
CN202110338833.9A CN113471230A (zh) | 2020-03-31 | 2021-03-30 | 光传感器的像素及其制造方法 |
CN202120640663.5U CN215008232U (zh) | 2020-03-31 | 2021-03-30 | 像素电路和电子装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR2003181A FR3108786B1 (fr) | 2020-03-31 | 2020-03-31 | Pixel d'un capteur de lumière et son procédé de fabrication |
FR2003181 | 2020-03-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
FR3108786A1 true FR3108786A1 (fr) | 2021-10-01 |
FR3108786B1 FR3108786B1 (fr) | 2022-04-01 |
Family
ID=71894913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR2003181A Active FR3108786B1 (fr) | 2020-03-31 | 2020-03-31 | Pixel d'un capteur de lumière et son procédé de fabrication |
Country Status (3)
Country | Link |
---|---|
US (1) | US20210305309A1 (fr) |
CN (2) | CN215008232U (fr) |
FR (1) | FR3108786B1 (fr) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3108786B1 (fr) * | 2020-03-31 | 2022-04-01 | St Microelectronics Crolles 2 Sas | Pixel d'un capteur de lumière et son procédé de fabrication |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080237481A1 (en) * | 2007-03-29 | 2008-10-02 | Varian Medical Systems Technologies, Inc. | Corrosion barrier layer for photoconductive X-ray imagers |
US20170194376A1 (en) * | 2016-01-06 | 2017-07-06 | Rayence Co., Ltd. | Image sensor |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG111968A1 (en) * | 2001-09-28 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
KR20120076439A (ko) * | 2010-12-29 | 2012-07-09 | 삼성모바일디스플레이주식회사 | 엑스선 검출 장치 |
JP2013026332A (ja) * | 2011-07-19 | 2013-02-04 | Sony Corp | 固体撮像素子および製造方法、並びに電子機器 |
CN104576663B (zh) * | 2013-10-23 | 2017-09-22 | 中芯国际集成电路制造(上海)有限公司 | 图像传感单元及其形成方法 |
JP2018078245A (ja) * | 2016-11-11 | 2018-05-17 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子、受光素子の製造方法および電子機器 |
JP2019114576A (ja) * | 2017-12-20 | 2019-07-11 | ソニーセミコンダクタソリューションズ株式会社 | 光電変換素子および固体撮像装置 |
TWI831883B (zh) * | 2019-01-28 | 2024-02-11 | 日商索尼股份有限公司 | 固體攝像元件、電子機器及固體攝像元件之製造方法 |
FR3108786B1 (fr) * | 2020-03-31 | 2022-04-01 | St Microelectronics Crolles 2 Sas | Pixel d'un capteur de lumière et son procédé de fabrication |
-
2020
- 2020-03-31 FR FR2003181A patent/FR3108786B1/fr active Active
-
2021
- 2021-03-24 US US17/211,723 patent/US20210305309A1/en active Pending
- 2021-03-30 CN CN202120640663.5U patent/CN215008232U/zh active Active
- 2021-03-30 CN CN202110338833.9A patent/CN113471230A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080237481A1 (en) * | 2007-03-29 | 2008-10-02 | Varian Medical Systems Technologies, Inc. | Corrosion barrier layer for photoconductive X-ray imagers |
US20170194376A1 (en) * | 2016-01-06 | 2017-07-06 | Rayence Co., Ltd. | Image sensor |
Non-Patent Citations (2)
Title |
---|
KRAMER ET AL.: "Efficient Spray-Coated Colloidal Quantum Dot Solar Cells", ADV. MATER., vol. 27, pages 116 - 121 |
PALOMAKI PETER ET AL: "Snapshots by quantum dots: Look out, CMOS image sensors. There's a new kid in camera-town", IEEE SPECTRUM, IEEE INC. NEW YORK, US, vol. 57, no. 3, 26 February 2020 (2020-02-26), pages 24 - 29, XP011774299, ISSN: 0018-9235, [retrieved on 20200226], DOI: 10.1109/MSPEC.2020.9014456 * |
Also Published As
Publication number | Publication date |
---|---|
CN215008232U (zh) | 2021-12-03 |
CN113471230A (zh) | 2021-10-01 |
US20210305309A1 (en) | 2021-09-30 |
FR3108786B1 (fr) | 2022-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2339630B1 (fr) | Procédé de réalisation d'un composant microélectronique non plan | |
EP3182081B1 (fr) | Dispositif de detection a membranes bolometriques suspendues a fort rendement d'absorption et rapport signal sur bruit | |
CA2853751C (fr) | Detecteur infrarouge a base de micro-planches bolometriques suspendues | |
EP1626442B1 (fr) | Capteur d'image | |
EP2320463A1 (fr) | Procédé de formation d'un capteur d'images éclairé par la face arrière | |
FR2930840A1 (fr) | Procede de reprise de contact sur un circuit eclaire par la face arriere | |
FR2992473A1 (fr) | Procede de fabrication de structures de led ou de cellules solaires | |
EP1774588B1 (fr) | Assemblage par adhesion moleculaire de deux substrats | |
EP3401657A1 (fr) | Procede de realisation d'un detecteur bolometrique | |
EP3614439B1 (fr) | Pixel d'un micro-ecran a diodes electroluminescentes organiques | |
EP4092746A1 (fr) | Procédé de fabrication d'un dispositif optoélectronique | |
EP1421624B1 (fr) | Procede de fabrication de capteur d'image couleur avec ouvertures de contact creusees avant amincissement | |
FR3108786A1 (fr) | Pixel d'un capteur de lumière et son procédé de fabrication | |
EP3680936B1 (fr) | Capteur d'images à éclairement par la face arrière | |
WO2005067054A1 (fr) | Procede de fabrication de puces electroniques en silicium aminci | |
FR2965105A1 (fr) | Detecteur bispectral multicouche a photodiodes | |
FR3117268A1 (fr) | Pixel d'un capteur de lumière et son procédé de fabrication | |
EP3944294A1 (fr) | Procédé de réalisation d'une zone d'individualisation d'un circuit intégré | |
US20210305306A1 (en) | Pixel of a light sensor and method for manufacturing same | |
WO2024115528A1 (fr) | Dispositif optoélectronique et son procédé de fabrication | |
FR3142286A1 (fr) | Dispositif électronique à couches de cuivre et d’oxyde en contact | |
WO2023110412A1 (fr) | Capteur d'images visibles et infrarouges et procédé de fabrication d'un tel capteur | |
EP4167282A1 (fr) | Procédé de fabrication d'un dispositif optoélectronique | |
WO2022136376A1 (fr) | Integration d'un circuit de detection a base de resonateurs optiques interconnectes sur un circuit de lecture d'un imageur | |
WO2022136378A1 (fr) | Integration d'un circuit de detection a base de resonateurs optiques sur un circuit de lecture d'un imageur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PLFP | Fee payment |
Year of fee payment: 2 |
|
PLSC | Publication of the preliminary search report |
Effective date: 20211001 |
|
PLFP | Fee payment |
Year of fee payment: 3 |
|
PLFP | Fee payment |
Year of fee payment: 4 |
|
PLFP | Fee payment |
Year of fee payment: 5 |