FR3030109A1 - Methode de fabrication d'un module electronique et module electronique - Google Patents

Methode de fabrication d'un module electronique et module electronique Download PDF

Info

Publication number
FR3030109A1
FR3030109A1 FR1562375A FR1562375A FR3030109A1 FR 3030109 A1 FR3030109 A1 FR 3030109A1 FR 1562375 A FR1562375 A FR 1562375A FR 1562375 A FR1562375 A FR 1562375A FR 3030109 A1 FR3030109 A1 FR 3030109A1
Authority
FR
France
Prior art keywords
layer
insulating material
electronic module
conductive
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1562375A
Other languages
English (en)
Other versions
FR3030109B1 (fr
Inventor
Risto Tuominen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IMBERATEK, LLC, US
Original Assignee
GE Embedded Electronics Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GE Embedded Electronics Oy filed Critical GE Embedded Electronics Oy
Publication of FR3030109A1 publication Critical patent/FR3030109A1/fr
Application granted granted Critical
Publication of FR3030109B1 publication Critical patent/FR3030109B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10575—Insulating foil under component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

La présente invention concerne un module électronique avec au moins un composant intégré dans le matériau isolant. Le module électronique comprend un premier matériau isolant ayant une première surface et une seconde surface et une épaisseur entre la première surface et la seconde surface, au moins une ouverture à travers le premier matériau isolant, un second matériau isolant sur la seconde surface du premier matériau isolant, au moins un composant intégré dans le second matériau isolant, au moins un motif conducteur dans l'au moins une ouverture, l'au moins un motif conducteur ayant une première surface et une seconde surface, dans lequel la seconde surface fait face au second matériau isolant et la première surface est orientée à l'opposé du second matériau isolant et une distance entre la première surface du premier matériau isolant et la seconde surface du au moins un motif conducteur est inférieure ou supérieure à l'épaisseur du premier matériau isolant, un adhésif entre le premier matériau isolant et l'au moins un composant et des éléments de connexion entre l'au moins un motif conducteur et l'au moins un composant. La présente invention concerne en outre un procédé pour fabriquer un module électronique avec au moins un composant intégré dans une couche isolante.

Description

Domaine technique La présente invention concerne un procédé pour la fabrication d'un module électronique avec au moins un composant intégré dans une couche isolante. De telles solutions peuvent être également en variante désignées sous le terme de structure de carte de circuit imprimé ou de module, qui contiennent des composants noyés, incorporés ou intégrés. La couche de matériau isolant entourant le composant fait typiquement partie de la structure de base d'une structure de carte de circuit imprimé ou de module, qui forme le support pour les couches conductrices situées le plus à l'intérieur de la carte de circuit imprimé ou du module. L'invention concerne en outre un module électronique. En particulier, l'invention concerne un module électronique, qui comprend au moins un composé intégré dans une couche isolante. Le module électronique peut être un module similaire à une carte de circuit imprimé, qui comprend plusieurs composants, qui sont raccordés électriquement entre eux par des structures conductrices fabriquées dans le module. Les composants peuvent être des composants passifs, des microcircuits, des composants semi-conducteurs ou n'importe quel autre type de composant.
Contexte de l'invention On connaît de nombreux procédés au moyen desquels des modules électroniques ou des structures de carte de circuit imprimé contenant des composants peuvent -être fabriqués. Le document US-5 936 847 décrit, par exemple, une construction de modulé de circuit pour monter et interconnecter des composants électroniques sur des substrats, qui est applicable au montage d'une grande variété de composants électroniques et de conducteurs, comprenant des circuits intégrés montés de manière inversée .ou à « puce retournée ». Les composants sont montés sur le substrat avec une couche polymère non cohdudtttce prise en sandwich qui sert d'agent de liaison et de sous-remplissage. Le substrat et le sous-remplissage ont des ouvertures 3030109 2 alignées avec des traces de signaux sur le substrat et les contacts du composant et le polymère conducteur est injecté par les ouvertures pour remplir la zone entre les contacts de substrat et les contacts de composant, afin d'obtenir une bonne connexion électrique. Dans un mode de réalisation, le 5 polymère non conducteur est imprimé sur le côté de contact du substrat avec des interstices pour les contacts. Dans un autre mode de réalisation, le polymère non conducteur à l'état B est appliqué sur le côté sans contact du substrat, avant de former des ouvertures de contact et de monter les composants. Le polymère conducteur est ensuite injecté dans les ouvertures 10 pour établir les connexions électriques et l'ensemble est cuit. Aucun revêtement ou prétraitement des composants n'est nécessaire. De plus, le document US-6 038 133 enseigne un module intégré de composant de circuit comprenant un substrat isolant formé à partir d'un mélange comprenant de 70 % en poids à 95 % en poids de matière de 15 remplissage inorganique et une résine thermodurcissable, une pluralité de motifs de câblage formés au moins sur un plan principal du substrat isolant, un composant de circuit agencé dans une partie interne du substrat isolant et électriquement raccordé aux motifs de câblage, et une interconnexion interne formée dans le substrat isolant pour connecter électriquement la pluralité de 20 motifs de câblage. Ainsi, on peut obtenir un module intégré de composant de circuit très fiable ayant des composants de circuit à haute densité. Le document US-6 350 633 décrit en outre un ensemble de puce semiconductrice comprenant une puce semi-conductrice fixée sur un circuit de support. Le circuit de support comprend une base isolante, une trace 25 conductrice et un trou débouchant entre ses surfaces supérieure et inférieure. Le trou débouchant comprend une partie de paroi latérale supérieure adjacente à la surface supérieure et une partie de paroi latérale inférieure adjacente à la surface inférieure. La trace conductrice comprend un pilier sur la surface supérieure et une ligne de routage sur la partie de paroi latérale inférieure. Une 30 borne de contact galvanisée sur le pilier s'étend au-dessus de la base, et un joint de raccordement galvanisé dans le trou débouchant est en contact avec la ligne de routage et la pastille. De préférence, le joint de connexion est le seul 3030109 3 métal dans le trou débouchant. Un procédé pour fabriquer l'ensemble comprend l'étape consistant à galvaniser simultanément la borne de contact et le joint de connexion. Le document US 2002/0117743 Al décrit en outre un module intégré de 5 composants comprenant une couche de noyau formée avec un matériau électriquement isolant et une couche électriquement isolante et une pluralité de motifs de câblage, qui sont formés sur au moins une surface de la couche de noyau. Le matériau électriquement isolant de la couche de noyau est formé avec un mélange comprenant au moins une matière de remplissage 10 inorganique et une résine thermodurcissable. Au moins un ou plusieurs composants actifs ettou composants passifs sont contenus dans une partie interne de la couche de noyau. La couche de noyau a une pluralité de motifs de câblage et une pluralité d'interconnexions interne d'une résine conductrice. Le matériau électriquement isolant formé avec le mélange comprenant au moins 15 une matière de remplissage inorganique et une résine thermodurcissable de la couche de noyau a un module d'élasticité à température ambiante dans la plage de 0,6 GPa à 10 GPa. Ainsi, il est possible de fournir un module intégré de composant thermiquement conducteur capable de remplir la matière de remplissage inorganique avec une densité élevée ; noyer le composant actif tel 20 qu'un semi-conducteur, etc. et le composant passif tel qu'un pavé résistif, un condensateur à puce, etc. dans la partie interne du substrat ; et produire simplement une structure de câblage multicouche. Le document US-8 240 033 enseigne un procédé pour fabriquer une structure de carte de circuit imprimé. Selon le procédé, un motif conducteur est 25 réalisé et des ouvertures de contact sont réalisées dans ce dernier pour les contacts électriques d'un composant. Après cela, le composant est fixé par rapport au motif conducteur, de sorte que les zones de contact ou les bossages de contact du composant se trouvent à côté des ouvertures de contact. Après cela, un matériau électriquement conducteur est introduit dans les ouvertures 30 de contact, afin de former des contacts électriques entre le motif conducteur et le composant.
3030109 4 De plus, le document US-8 581 109 décrit un procédé pour fabriquer une structure de carte de circuit imprimé. Dans le procédé, on réalise une couche conductrice qui comprend une feuille conductrice et un motif conducteur sur la surface de la feuille conductrice. Un composant est fixé sur la couche 5 conductrice et au moins une certaine partie du matériau conducteur de la couche conductrice est retirée de l'extérieur du motif conducteur. Le document US-5 407 864 décrit un procédé pour fabriquer une puce semi-conductrice qui a une pastille de connexion et est raccordée à un côté avant d'une carte de circuit imprimé qui a une trace conductrice connectée à un 10 trou débouchant. Une couche adhésive isolante qui a un trou correspondant à la pastille, est intercalée entre la puce et la carte de sorte que la pastille, le trou dans la couche isolante et le trou débouchant dans la carte sont alignés. Un matériau conducteur est appliqué dans le trou débouchant depuis le côté arrière de la carte afin de remplir le trou débouchant et de connecter la pastille à la 15 trace. Le matériau conducteur peut être appliqué à l'aide d'un procédé de pulvérisation cathodique, un procédé de sérigraphie, un procédé de galvanoplastie ou un procédé d'évaporation. Le côté arrière de la carte est poli pour retirer le matériau conducteur qui peut avoir été appliqué sur le côté arrière de la carte hors du trou débouchant.
20 Résumé de l'invention Un objet de certains modes de réalisation de la présente invention est de proposer un procédé pour fabriquer un module électronique avec au moins un composant intégré dans une couche isolante. Un autre objet de certains modes 25 de réalisation de la présente invention est de proposer un module électronique. En particulier, un objet de certains modes de réalisation est de proposer un module électronique qui comprend au moins un composant intégré dans une couche isolante. Un autre objet de certains modes de réalisation est de proposer un module électronique qui comprend une pluralité de composants 30 interconnectés intégrés dans une couche isolante. Ces objets ainsi que les autres sont atteints par les modes de réalisation de la présente invention, telle que décrite et revendiquée ci-après. Selon un 3030109 5 aspect, l'invention concerne un procédé pour fabriquer un module électronique, le procédé comprenant les étapes consistant à : - fournir une couche de réserve ayant une première surface et une seconde surface et une épaisseur entre la première surface et la seconde 5 surface, - fournir au moins une ouverture à travers la couche de réserve, - fournir un matériau isolant sur la seconde surface de la couche de réserve et au moins un composant intégré dans le matériau isolant, - fournir au moins un motif conducteur dans l'au moins une ouverture de 10 sorte que l'au moins un motif conducteur a une première surface et une seconde surface, dans lequel la seconde surface fait face au matériau isolant et la première surface est orientée à l'opposé du matériau isolant, et en ce qu'une distance entre la première surface de la couche de réserve et la seconde surface du au moins un motif conducteur est inférieure ou supérieure à 15 l'épaisseur de la couche de réserve, et - fournir des éléments de connexion entre l'au moins un motif conducteur et t'au moins un composant. Selon un autre aspect, l'objet des modes de réalisation peut également être atteint par un procédé pour fabriquer un module électronique avec au 20 moins un composant intégré dans une couche isolante, le procédé comprenant les étapes consistant à': a) agencer une couche de libération sur une première surface d'une feuille _conductrice, b) agencer une première couche de réserve avec le motif et/ou des 25 ouvertures d'interconnexion sur le dessus de la couche de libération et développer le matériau conducteur, l'épaisseur de la première couche de réserve étant supérieure ou inférieure à l'épaisseur du matériau conducteur qui s'est développée, c) agencer un adhésif sur le dessus de ou sur le dessus d'une partie de 30 la couche de réserve et le matériau conducteur qui s'est développé ou sur une surface de contact d'au moins un composant, qui a des zones de contact, 3030109 6 d) placer l'au moins un composant de sorte que la surface de contact soit orientée vers une seconde surface de la couche de réserve et les positions des zones de contact coïncident avec les positions des ouvertures d'interconnexion, e) agencer une couche isolante de sorte que l'au moins un composant 5 soit intégré dans la couche isolante, f) retirer la feuille conductrice et la couche de libération, et g) retirer le matériau des ouvertures d'interconnexion, formant ainsi des trous d'interconnexion et le développement du matériau conducteur dans les trous d'interconnexion.
10 Selon un mode de réalisation, une couche polymérique supplémentaire est réalisée entre la première couche de réserve et l'adhésif. Selon un autre mode de réalisation, une seconde couche de réserve avec un motif et des ouvertures d'interconnexion est agencée après l'étape b) de sorte qu'une première surface de la seconde couche de réserve est orientée 15 vers la première couche de réserve et le matériau conducteur se développe, l'épaisseur de la seconde couche de réserve étant supérieure ou inférieure à l'épaisseur du matériau conducteur développé. Selon certains modes de réalisation, après avoir agencé une seconde couche de réserve, une couche polymérique supplémentaire peut être réalisée entre une seconde surface de la 20 seconde couche de réserve et l'adhésif. Selon un mode de réalisation, la couche conductrice etiou une surface conductrice inférieure du module électronique est retirée, exposant ainsi des motifs conducteurs après le développement du matériau conducteur dans les trous d'interconnexion.
25 Selon un aspect de l'invention, on propose un module électronique comprenant : - un premier matériau isolant ayant une première surface et une seconde surface et une épaisseur entre la première surface et la seconde surface, au moins une ouverture à travers le premier matériau isolant, 30 - un second matériau isolant sur la seconde surface du premier matériau isolant, - au moins un composant intégré dans le second matériau isolant, 3030109 7 - au moins un motif conducteur dans l'au moins une ouverture, l'au moins un motif conducteur ayant une première surface et une seconde surface, dans lequel la seconde surface fait face au second matériau isolant et la première surface est orientée à l'opposé du second matériau isolant et une distance 5 entre la première surface du premier matériau isolant et la seconde surface du au moins un motif conducteur est inférieure à l'épaisseur du premier matériau isolant ou supérieure à l'épaisseur du premier matériau isolant, et - des moyens de connexion entre l'au moins un motif conducteur et l'au moins un composant.
10 Dans un mode de réalisation, les éléments de connexion comprennent un matériau conducteur déposé dans un trou d'interconnexion dans le matériau isolant. Dans un autre mode de réalisation, le second matériau isolant sur la seconde surface comprend entre le premier matériau isolant et l'au moins un composant, une couche isolante telle qu'une couche adhésive, une couche 15 polymérique ou n'importe quel autre matériau différent du second matériau isolant. La couche polymérique est agencée entre la seconde surface du premier matériau isolant, l'adhésif et/ou la surface de la couche isolante orientée vers le premier matériau isolant. Dans un mode de réalisation, une distance entre la première surface du 20 premier matériau isolant et la première surface du au moins un motif conducteur est supérieure à zéro. Dans un mode de réalisation, le rapport d'aspect d'au moins une interconnexion s'étendant à partir de la seconde surface du au moins un motif conducteur jusqu'à une surface de contact d'au moins une zone de contact du 25 composant est inférieur à 2,0, inférieur à 1,0, inférieur à 0,75, inférieur à 0,5, inférieur à 0,4 ou inférieur à 0,3. Dans le présent document, le rapport d'aspect est défini comme étant le rapport de la hauteur sur le diamètre de l'interconnexion (= h/d). Dans un mode de réalisation, au moins un motif conducteur est agencé 30 sur le dessus du second matériau isolant.
3030109 8 Dans un mode de réalisation, l'au moins un composant est un composant passif, un microcircuit, un composant semi-conducteur, ou n'importe quel autre type de composant. On obtient des avantages considérables au moyen des modes de 5 réalisation de la présente invention. Un module électronique avec au moins un composant intégré dans une couche isolante peut être fabriqué selon certains modes de réalisation de l'invention. Au moyen de l'invention, il est possible de construire un module avec une haute densité de contact. Les couches du module électronique sont très fines, créant ainsi un module fin. Le procédé de 10 fabrication permet de réaliser des contacts électriques en utilisant le procédé d'interconnexion. Les contacts peuvent être par exemple réalisés à l'aide d'un procédé de développement chimique ou électrochimique, auquel cas, il est possible d'obtenir d'excellentes propriétés électriques pour le contact entre le motif conducteur et le composant. Il est également possible de développer une 15 couche fine par un procédé chimique dans un premier temps et de poursuivre le développement en utilisant un procédé électrochimique moins onéreux. Le procédé de fabrication rentable améliore la qualité du module électronique et fournit un meilleur rendement. L'alignement des ouvertures d'interconnexion par rapport au motif peut 20 en outre être examiné avant de fixer les composants ou de poursuivre le processus de fabrication. Le fait de placer les composants onéreux en les collant dans une position non désirée peut être de plus évité. En outre, le motif est réalisé et peut être examiné avant d'assembler les composants et ainsi on peut éviter d'assembler un composant sur un motif défectueux.
25 Brève description des dessins Pour une compréhension plus complète des modes de réalisation particuliers de la présente invention et de leurs avantages, on fait maintenant référence aux descriptions suivantes, prises conjointement avec les dessins 30 joints, dans lesquels la figure illustre une vue schématique d'une première étape de fabrication d'un module électronique selon un premier mode de réalisation, 3030109 9 la figure 2 illustre une vue schématique d'une deuxième étape de fabrication d'un module électronique selon un premier mode de réalisation, la figure 3 illustre une vue schématique d'une troisième étape de fabrication d'un module électronique selon un premier mode de réalisation, 5 la figure 4 illustre une vue schématique d'une quatrième étape de fabrication d'un module électronique selon un premier mode de réalisation, la figure 5 illustre une vue schématique d'une cinquième étape de fabrication d'un module électronique selon un premier mode de réalisation, la figure 6 illustre une vue schématique d'une sixième étape de 10 fabrication d'un module électronique selon un premier mode de réalisation, la figure 7 illustre une vue schématique d'une septième étape de fabrication d'un module électronique selon un premier mode de réalisation, la figure 8 illustre une vue schématique d'une huitième étape de fabrication d'un module électronique selon un premier mode de réalisation, 15 la figure 9 illustre une vue schématique d'une neuvième étape de fabrication d'un module électronique selon un premier mode de réalisation, la figure 10 illustre une vue schématique d'une dixième étape de fabrication d'un module électronique selon un premier mode de réalisation, la figure 11 illustre une vue schématique d'une première étape de 20 fabrication d'un module électronique selon un deuxième mode de réalisation, la figure 12 illustre une vue schématique d'une deuxième étape de fabrication d'un module électronique selon un deuxième mode de réalisation, la figure 13 illustre une vue schématique d'une troisième étape de fabrication d'un module électronique selon un deuxième mode de réalisation, 25 la figure 14 illustre une vue schématique d'une quatrième étape de fabrication d'un module électronique selon un deuxième mode de réalisation, la figure 15 illustre une vue schématique d'une cinquième étape de fabrication d'un module électronique selon un deuxième modede réalisation, la figure 16 illustre une vue schématique d'une sixième étape de 30 fabrication d'un module électronique selon un deuxième mode de réalisation, la figure 17 illustre une vue schématique d'une septième étape de fabrication d'un module électronique selon un deuxième mode de réalisation, 3030109 10 la figure 18 illustre une vue schématique d'une huitième étape de fabrication d'un module électronique selon un deuxième mode de réalisation, la figure 19 illustre une vue schématique d'une neuvième étape de fabrication d'un module électronique selon un deuxième mode de réalisation, 5 la figure 20 illustre une vue schématique d'une dixième étape de fabrication d'un module électronique selon un deuxième mode de réalisation, la figure 21 illustre une vue schématique d'une première étape de fabrication d'un module électronique selon un troisième mode de réalisation, la figure 22 illustre ,une vue schématique d'une deuxième étape de 10 fabrication d'un module électronique selon un troisième mode de réalisation, la figure 23 illustre une vue schématique d'une troisième étape de fabrication d'un module électronique selon un troisième mode de réalisation, la figure 24 illustre une vue schématique d'une quatrième étape de fabrication d'un module électronique selon un troisième mode de réalisation, 15 la figure 25 illustre une vue schématique d'une cinquième étape de fabrication d'un module électronique selon un troisième mode de réalisation, la figure 26 illustre une vue schématique d'une sixième étape de fabrication d'un module électronique selon un troisième mode de réalisation, la figure 27 illustre une vue schématique d'une septième étape de 20 fabrication d'un module électronique selon un troisième mode de réalisation, la figure 28 illustre une vue schématique d'une huitième étape de fabrication d'un module électronique selon un troisième mode de réalisation, la figure 29 illustre une vue schématique d'un module électronique selon un quatrième mode de réalisation, et 25 la figure 30 illustre une vue schématique d'un module électronique selon un cinquième mode de réalisation. Description détaillée des modes de réalisation de l'invention Sur la figure 1, La figure 11 et la figure 21, on représente une vue 30 schématique d'une première étape de fabrication d'un module électronique 1 selon un premier, un deuxième ou un troisième mode de réalisation de la présente invention. Dans cette première étape, une couche de libération 3030109 11 conductrice 3 est agencée sur le dessus d'une feuille conductrice 2. La feuille conductrice 2 peut être par exemple réalisée à partir de cuivre. La feuille conductrice 2 et la couche de libération 3 forment un support pour les étapes du processus de fabrication suivant d'un module électronique 1. La propriété de 5 conductivité de la couche de libération conductrice 3 et de la feuille conductrice 2 est nécessaire pour conduire le courant requis pour le développement électrolytique, à la zone dans laquelle le matériau conducteur est développé à un stade ultérieur du procédé de fabrication. Sur la figure 2 et la figure 12, on représente une vue schématique d'une 10 deuxième étape de fabrication d'un module électronique 1 selon un premier ou deuxième mode de réalisation de la présente invention. Une première couche de réserve 4 qui forme des ouvertures d'interconnexion 5, est agencée sur le dessus de la couche de libération 3. Ensuite le développement du matériau conducteur, par exemple, le cuivre, l'aluminium, le zinc, le nickel, l'or, le titane 15 ou le fer, ou une combinaison de deux ou de plusieurs des métaux mentionnés ci-dessus, a lieu de sorte que l'épaisseur de la première couche de réserve 4 est inférieure ou supérieure à l'épaisseur du matériau conducteur développé. Le développement par voie électrolytique d'une couche de matériau conducteur a lieu dans les zones dont la réserve a été retirée ou dans lesquelles la réserve 20 n'a pas été appliquée. Sur la figure 3, on représente une vue schématique d'une troisième étape de fabrication d'un module électronique 1 selon un premier mode de réalisation de la présente invention. Une seconde couche de réserve 6 qui forme des motifs et des ouvertures d'interconnexion 5, est agencée de sorte 25 qu'une première surface 18 de la seconde couche de réserve 6 est orientée vers la première couche de réserve 4. Les ouvertures d'interconnexion 5 de la seconde couche de réserve 6 sont agencées de sorte que leur position_coïncide avec la position des ouvertures d'interconnexion 5 de la première couche de réserve 4. Ainsi, les ouvertures d'interconnexion 5 des première et seconde 30 couches de réserve 4, 6 forment des ouvertures d'interconnexion unies 5. Ensuite, te développement du matériau conducteur a lieu de sorte que l'épaisseur de la seconde couche de réserve 6 est inférieure ou supérieure à 3030109 12 l'épaisseur du matériau conducteur développé. Le matériau conducteur n'a pas nécessairement besoin d'être le même que celui utilisé dans la deuxième étape de fabrication mais peut également être celui des autres variantes ou combinaisons. Le matériau dans les ouvertures d'interconnexion 5 est retiré, 5 par exemple par gravure au plasma ou ablation au laser, à un stade ultérieur du procédé de fabrication. Le reste de la seconde couche de réserve 6 est inclus de manière permanente dans le module électronique 1. Une ouverture d'interconnexion 5 est réalisée pour chaque zone de contact qui participe à la formation d'un contact électrique. La surface des ouvertures d'interconnexion 5 10 qui est réalisée peut être approximativement aussi grande que les surfaces des zones de contact 10 correspondantes. La surface des ouvertures d'interconnexion 5 peut, bien entendu, être sélectionnée pour être plus petite ou dans certains modes de réalisation, légèrement plus grande que la surface des zones de contact 10 correspondante. L'alignement des ouvertures 15 d'interconnexion unies 5 peut être en outre examiné avant la fixation des composants 6 ou la poursuite du processus de fabrication. L'examen de l'alignement des ouvertures d'interconnexion unies 5 peut par exemple avoir lieu avec un système de mesure en 2D ou 3D ou un système de mesure à rayons X pour mesurer la position des ouvertures d'interconnexion unies 5. A 20 l'aide d'un dispositif de calcul électronique, un signal de mesure ou une valeur de mesure peut ensuite être vérifié(e) par rapport à un signal de référence respectif ou une valeur de référence respective et le signal de mesure ou la valeur de mesure peut être classé(e) comme étant « OK » ou « non OK » selon les valeurs de tolérances définies.
25 Sur la figure 4, on représente une vue schématique d'une quatrième étape de fabrication d'un module électronique 1 selon un premier mode de réalisation de la présente invention. Sur le dessus de la seconde couche de réserve 6 et du matériau conducteur développé, on applique une couche adhésive 7. L'adhésif peut également être étalé en étages et en couches.
30 L'adhésif 7 peut également être appliqué localement uniquement dans la zone du composant ou globalement sur toute la surface. Selon certains modes de réalisation, un adhésif séparé n'est pas nécessaire et le composant peut être 3030109 13 directement fixé sur le matériau conducteur. Dans ce cas, tout l'espace vide entre le composant et le matériau conducteur est rempli lors de la réalisation de la couche isolante 11 à un stade ultérieur. Dans certains modes de réalisation, il peut être préférable d'étaler l'adhésif généreusement sur la seconde surface 19 5 de la seconde couche de réserve 6 et le matériau conducteur développé de sorte que l'adhésif remplit tout l'espace restant entre les composants 8 et la seconde couche de réserve 6. Le terme adhésif désigne un matériau, au moyen duquel les composants 8 peuvent être fixés à la couche de réserve 6 et au matériau conducteur. L'adhésif 7 utilisé dans les modes de réalisation peut être, 10 par exemple, un époxy. L'épaisseur de la couche adhésive 7 est par exemple dans la plage comprise entre 2 pm et 20 pm, par exemple entre 5 pm et 15 pm. L'adhésif 7 utilisé est choisi de sorte que l'adhésif utilisé a une adhésion suffisante sur la couche de réserve 6 et le matériau conducteur et les composants 8. Une propriété avantageuse de l'adhésif 7 est un coefficient de 15 dilatation thermique approprié, de sorte que l'expansion thermique de l'adhésif ne diffère pas trop du coefficient thermique du matériau environnant pendant le processus. Selon certains modes de réalisation, l'adhésif sélectionné a un bref temps de durcissement, tel que quelques secondes au maximum. Selon un autre mode de réalisation, l'adhésif 7 se durcit au moins partiellement dans les 20 limites de ce temps de sorte que l'adhésif 7 est en mesure de maintenir le composant 8 en place. Le durcissement final peut prendre clairement plus de temps et le durcissement final peut même être planifié pour avoir lieu conjointement avec des étapes de processus ultérieures. Typiquement, le matériau adhésif est un matériau électriquement isolant. Selon certains modes 25 de réalisation, la conductivité électrique de l'adhésif 7 est du même ordre que la conductivité électrique du matériau isolant de la couche isolante 11. Selon certains autres modes de réalisation, l'adhésif 7 utilisé peut avoir d'autres propriétés diélectriques telles que la résistance au claquage ou une constante diélectrique différente sur la couche isolante 11 réalisée à un stade ultérieur.
30 Sur la figure 5, on représente une vue schématique d'une cinquième étape de fabrication d'un module électronique 1 selon un premier mode de réalisation de la présente invention. Quatre composants 8 tels que des 3030109 14 composants passifs, des microcircuits, des composants semi-conducteurs ou n'importe quel autre type de composants, qui ont une surface de contact 9, qui ont des zones de contact 10, sont placés sur la couche adhésive et fixés, par exemple par collage, de sorte que les surfaces de contact 9 des quatre 5 composants 8 sont orientées vers une seconde surface 19 de la seconde couche de réserve 6 et les positions des zones de contact 10 des composants coïncident avec les positions des ouvertures d'interconnexion 5 unies. Les composants 8 peuvent avoir des zones de contact 10 sur un ou deux côtés. Les zones de contact 10 des composants 8 peuvent être, par exemple, des zones 10 plates sur la surface de contact 9 ou plus habituellement des saillies de contact, tels que des bossages de contact, faisant saillie de la surface de contact 9 du composant 8. Les zones de contact 10 peuvent également être au fond des évidements dans la surface du composant 8. Il y a généralement au moins deux zones de contact 10 ou des saillies dans le composant 8. Dans des 15 microcircuits complexes, il peut y avoir de nombreuses zones de contact 10. La fixation des composants 8 peut être réalisée en utilisant plusieurs techniques et en une ou plusieurs étapes. Les composants 8 peuvent être par exemple fixés sur la couche adhésive 7 en utilisant un appareil de montage de puce retournée approprié. Après cela, l'adhésif 7 est autorisé à durcir (au moins partiellement) 20 ou bien l'adhésif est activement durci (au moins partiellement), de sorte que le composant est fixement fixé à l'aide de l'adhésif 7 sur le module électronique 1. Sur la figure 6, on représente une vue schématique d'une sixième étape de fabrication d'un module électronique 1 selon un premier mode de réalisation de la présente invention. Une couche isolante 11 est réalisée de sorte que les 25 quatre composants 8 sont intégrés dans la couche isolante 11. Des exemples de matériaux appropriés pour la couche isolante 11 sont le polyamide, FR1, FR5, l'aramide, le polytétrafluoroéthylène, le Teflon®, le LCP (polymère à cristaux liquides) et une couche de liant pré-durcie, c'est-à-dire préimprégnée. Selon certains modes de réalisation, la structure représentée sur la figure 6 est 30 en outre comprimée à l'aide de chaleur afin de devenir un module unifié, obtenant ainsi une construction mécaniquement durable. Selon certains autres modes de réalisation, un processus de moulage est utilisé pour obtenir un 3030109 15 module unifié. Selon certains modes de réalisation, sur le dessus de la couche isolante 11, on agence une couche conductrice 12, habituellement du cuivre ou un autre matériau conducteur. Sur la figure 7, on représente une vue schématique d'une septième 5 étape de fabrication d'un module électronique 1 selon un premier mode de réalisation de la présente invention. La feuille conductrice 2 et la couche de libération 3 sont retirées. Dans un mode de réalisation dans lequel le matériau de la couche de libération 3 est choisi de sorte qu'il perd au moins partiellement son adhésion ou sa cohésion pendant la précédente étape de traitement 10 thermique, la feuille de métal 2 peut être simplement retirée à l'aide d'un tel traitement thermique. Bien entendu, on peut utiliser un autre procédé applicable et une autre technologie. Après le retrait, il ne reste sensiblement pas de matériau de la couche de libération 3 dans le module électronique 1. De plus, s'il reste une partie du matériau de la couche de libération 3, elle peut être 15 facilement retirée par une étape de nettoyage supplémentaire. Sur la figure 8, on représente une vue schématique d'une huitième étape de fabrication d'un module électronique 1 selon un premier mode de réalisation de la présente invention. Le matériau dans les ouvertures d'interconnexion 5 du module électronique 1 est retiré de sorte que le matériau conducteur n'est pas 20 retiré, par exemple par gravure au plasma ou laser à faible puissance ou leur combinaison. Au moyen du retrait du matériau des première et seconde couches de réserve 4, 6 et de l'adhésif 7 des ouvertures d'interconnexion unies 5, des trous d'interconnexion 13 sont formés. Ceci nettoie habituellement les zones de contact 10 du composant 8, mais il est également possible 25 d'utiliser un processus de nettoyage séparé pour nettoyer les zones de contact 10. Les trous d'interconnexion 13 s'étendent à partir de la couche conductrice inférieure 14 en passant par le matériau conducteur et la couche adhésive 7 jusqu'aux zones de contact 10 des composants 8. Après le nettoyage, il est en outre possible de vérifier l'alignement du composant 8, étant 30 donné que les zones de contact 10 d'un composant 8 correctement aligné apparaissent à travers les trous d'interconnexion 13. Selon certains modes de réalisation, l'examen de l'alignement des zones de contact 10 peut par exemple 3030109 16 avoir lieu avec un système de mesure en 2D ou 3D ou un système de mesure par rayons X pour mesurer la position des zones de contact 10. A l'aide d'un dispositif de calcul électronique, un signal de mesure ou valeur de mesure peut ensuite être vérifié(e) par rapport à un signal de référence respectif ou une 5 valeur de référence respective et le signal de mesure ou la valeur de mesure peut être classé(e) comme étant « OK » ou « non OK » selon les valeurs de tolérance définies. Sur la figure 9, on représente une vue schématique d'une neuvième étape de fabrication d'un module électronique 1 selon un premier mode de 10 réalisation de la présente invention. Les trous d'interconnexion 13 sont remplis avec un matériau conducteur, par exemple un métal, un alliage métallique, une pâte conductrice ou un polymère conducteur, par exemple, un adhésif conducteur. Il est également possible de remplir les trous d'interconnexion 13 avec des couches de différents matériaux conducteurs. Le meilleur contact 15 électrique est obtenu à l'aide d'un mode de réalisation dans lequel les trous d'interconnexion 13 sont remplis en développant le métal dans les trous d'interconnexion 13 et sur le dessus des zones de contact 10 des composants 8. Il est ensuite possible de créer dans les trous d'interconnexion 13, une structure d'interconnexion qui est réalisée avec un 20 métal sensiblement pur. Il est également ensuite possible de créer dans les trous d'interconnexion 13, une structure d'interconnexion qui est en contact métallurgique avec le matériau conducteur des zones de contact 10 des composants 8. La métallisation des trous d'interconnexion 13 et le développement du matériau conducteur, par exemple, du cuivre, dans les trous 25 d'interconnexion 13 ont lieu. En d'autres termes, un matériau conducteur est introduit dans les trous d'interconnexion 13, afin de former des contacts électriques entre les zones de contact 10 des composants 8 et la surface conductrice inférieure 14. On peut réaliser des contacts électriques de haute qualité par exemple en formant une connexion métallurgique en développant le 30 matériau conducteur chimiquement ou par un procédé électrochimique. Une variante consiste à développer une couche fine par un procédé chimique et poursuivre le développement en utilisant un procédé électrochimique moins 3030109 17 onéreux. Bien entendu, on peut utiliser n'importe quel autre procédé approprié au lieu de ou en plus des procédés mentionnés précédemment. Ainsi, les procédés possibles comprennent par exemple le placage électrochimique, les procédés de dépôt chimique, la pulvérisation cathodique et la vaporisation. La 5 structure de contact peut comprendre une, deux ou plusieurs couches d'un, de deux ou de plusieurs métaux. Les métaux possibles comprennent, sans y être limités, l'aluminium, le cuivre, le zinc, le nickel, l'or, le titane et le fer, par exemple. On peut également utiliser l'adhésif conducteur, une pâte conductrice ou une brasure, par exemple.
10 Sur la figure 10, on représente une vue schématique d'une dixième étape de fabrication d'un module électronique 1 selon un premier mode de réalisation de la présente invention. Dans cette dernière étape de fabrication du module électronique 1, la couche conductrice 12 et une surface conductrice inférieure 14 du module électronique 1 sont retirées, exposant ainsi les motifs 15 conducteurs 15, 16. Dans un mode de réalisation, le rapport d'aspect d'au moins une interconnexion s'étendant à partir de la seconde surface 21 du au moins un motif conducteur 15 jusqu'à la surface de contact 9 de l'au moins une zone de contact 10 du composant 8 est inférieur à 2,0, inférieur à 1,0, inférieur à 0,75, inférieur à 0,5, inférieur à 0,4 ou inférieur à 0,3. La couche adhésive 7 20 renforce la connexion mécanique entre les composants 8 et les motifs conducteurs 15, obtenant ainsi une construction mécaniquement plus durable. Sur la figure 13, on représente une vue schématique d'une troisième étape de fabrication d'un module électronique 1 selon un deuxième mode de réalisation de la présente invention. Contrairement à la troisième étape de 25 fabrication du module électronique 1 mentionné précédemment selon le premier mode de réalisation (voir la figure 3), une couche polymérique 17 supplémentaire est agencée sur le dessus de la seconde surface 19 de la seconde couche de réserve 6. Cet agencement mène à une couche supplémentaire entre la seconde surface 19 de la seconde couche de réserve 6 30 et la couche adhésive 7 et la couche isolante 11 du module électronique 1. Selon un certain mode de réalisation, la couche polymérique 17 est appliquée en tant que couche unique ou en tant que multicouches. Selon un autre mode 3030109 18 de réalisation, la couche polymérique 17 est un film qui est fixé en utilisant une couche adhésive supplémentaire. La couche polymérique 17 supplémentaire est avantageuse dans les modes de réalisation dans lesquels il est important d'éviter tout vide dans l'isolation entre les motifs conducteurs 15 et le 5 composant 8. De tels vides peuvent se produire par exemple s'il y a des bulles d'air dans l'adhésif formant la couche adhésive 7. De telles bulles d'air affectent les propriétés diélectriques de l'isolation entre les motifs conducteurs 15 et le composant 8, ce qui doit être évité au moins dans certaines applications. La couche polymérique 17 supplémentaire peut également être utilisée pour 10 ajuster ou régler les propriétés diélectriques de la couche isolante entre le composant et les motifs conducteurs. La couche polymérique 17 supplémentaire peut également être utilisée pour ajuster ou régler la distance entre le composant et les motifs conducteurs. La couche polymérique 17 supplémentaire peut être réalisée à partir de polyimide ou d'époxy, par 15 exemple. Sur la figure 14, on représente une vue schématique d'une quatrième étape de fabrication d'un module électronique 1 selon un deuxième mode de réalisation de la présente invention. Une couche adhésive 7 est appliquée sur le dessus de la couche polymérique 17 supplémentaire. L'épaisseur de la couche 20 adhésive 7 est par exemple dans la plage comprise entre 2 pm et 20 pm, par exemple entre 5 pm et 15 pm. Sur la figure 15, on représente une vue schématique d'une cinquième étape de fabrication d'un module électronique 1 selon un deuxième mode de réalisation de la présente invention. Quatre composants 8 qui ont des surfaces 25 de contact 9, qui ont des zones de contact 10, sont placés sur la couche adhésive 7 de sorte que les surfaces de contact 9 des quatre composants 8 sont orientées vers la seconde surface 19 de la seconde couche de réserve 6 et les positions des zones de contact 10 des composants coïncident avec les positions des ouvertures d'interconnexion unies 5. Les composants 8 qui sont 30 fixés peuvent être par exemple un circuit intégré, tel qu'une puce mémoire, un processeur, ou un ASIC. Le composant 8 qui est fixé peut également être par exemple, un MEMS, une diode électroluminescente ou un composant passif. Le 3030109 19 composant 8 qui est fixé peut être enveloppé ou non enveloppé et peut comprendre des bossages de contact, des évidements ou des surfaces plates dans ses zones de contact 10. Les zones de contact 10 peuvent être agencées sur un ou plusieurs côtés du composant 8.
5 Sur la figure 16, on représente une vue schématique d'une sixième étape de fabrication d'un module électronique 1 selon un deuxième mode de réalisation de la présente invention. Une couche isolante 11 est réalisée de sorte que les quatre composants 8 sont intégrés dans la couche isolante 11. Selon certains modes de réalisation, sur le dessus de la couche isolante 11 on 10 agence une couche conductrice 12, telle que du cuivre. Sur la figure 17, on représente une vue schématique d'une septième étape de fabrication d'un module électronique 1 selon un deuxième mode de réalisation de la présente invention. La feuille conductrice 2 et la couche de libération 3 sont retirées.
15 Sur la figure 18, on représente une vue schématique d'une huitième étape de fabrication d'un module électronique 1 selon un deuxième mode de réalisation de la présente invention. Le matériau dans les ouvertures d'interconnexion 5 du module électronique 1 est retiré, par exemple par gravure au plasma ou un laser à faible puissance ou leur combinaison. Au moyen du 20 retrait du matériau des première et seconde couches de réserve 4, 6, de la couche polymérique 17 et de l'adhésif 7 des ouvertures d'interconnexion unies 5, on forme des trous d'interconnexion 13. Les trous d'interconnexion 13 s'étendent à partir de la couche conductrice inférieure 14 en passant par le matériau conducteur, la couche polymérique 17 et la couche adhésive 7 25 jusqu'aux zones de contact 10 des composants 8. Sur la figure 19, on représente une vue schématique d'une neuvième étape de fabrication d'un module électronique 1 selon un deuxième mode de réalisation de la présente invention. La métallisation des trous d'interconnexion 13 et le développement du matériau conducteur, par exemple, 30 le cuivre, dans les trous d'intereonnexion 13 a lieu dans cette étape. Sur la figure 20, on représente une vue schématique d'une dixième étape de fabrication d'un module électronique selon un deuxième mode de 3030109 20 réalisation de la présente invention. Dans cette dernière étape de fabrication du module électronique 1, la couche conductrice 12 et une surface conductrice inférieure 14 du module électronique 1 sont retirées, exposant ainsi des motifs conducteurs 15, 16. Dans un mode de réalisation, le rapport d'aspect d'au 5 moins une interconnexion s'étendant à partir de la seconde surface 21 du au moins un motif conducteur 15 jusqu'à la surface de contact 9 de l'au moins une zone de contact 10 du composant 8 est inférieur à 2,0, inférieur à 1,0, inférieur à 0,75, inférieur à 0,5, inférieur à 0,4 ou inférieur à 0,3. Sur la figure 22, on représente une vue schématique d'une deuxième 10 étape de fabrication d'un module électronique selon un troisième mode de réalisation de la présente invention. Une couche de réserve 4 qui forme des ouvertures d'interconnexion 5 et un motif, est agencée sur le dessus de la couche de libération 3. Ensuite, le développement du matériau conducteur, par exemple le cuivre, l'aluminium, le zinc, le nickel, l'or, le titane ou le fer ou une 15 combinaison de deux ou de plusieurs des métaux mentionnés précédemment, a lieu de sorte que l'épaisseur de la couche de réserve 4 est inférieure ou supérieure à l'épaisseur du matériau conducteur développé. Le fait de développer par voie électrolytique une couche de matériau conducteur a lieu dans les zones desquelles la réserve a été retirée ou dans lesquelles la réserve 20 n'a pas été appliquée. L'alignement des ouvertures d'interconnexion 5 peut être en outre examiné avant de fixer les composants 8 ou de poursuivre le processus de fabrication. L'examen de l'alignement des ouvertures d'interconnexion 5 peut par exemple avoir lieu avec un système de mesure 2D ou 3D ou un système de mesure à rayons X pour mesurer la position des 25 ouvertures d'interconnexion 5. A l'aide d'un dispositif de calcul électronique, un signal de mesure ou valeur de mesure peut être vérifié(e) par rapport à un signal de référence respectif ou une valeur de référence respective et le signal de mesure ou la valeur de mesure peut être classé(e) comme étant « OK » ou « non OK » selon les valeurs de tolérance définies.
30 Sur la figure 23, on représente une vue schématique d'une troisième étape de fabrication d'un module électronique selon un troisième mode de réalisation de la présente invention. Sur le dessus de la couche de réserve 4 et 3030109 21 dtx matériau conducteur développé, on applique une couche adhésive 7. L'adhésif 7 utilisé dans les modes de réalisation peut être, par exemple, un époxy. L'adhésif 7 utilisé est sélectionné de sorte que l'adhésif utilisé a une adhésion suffisante sur la couche de réserve 4 et le matériau conducteur et les 5 composants 8. La conductivité électrique de l'adhésif 7 est de préférence du même ordre que la conductivité électrique du matériau isolant de la couche isolante 11. Sur la figure 24, on représente une vue schématique d'une quatrième étape de fabrication d'un module électronique selon un troisième mode de 10 réalisation de la présente invention. Quatre composants 8 qui ont des surfaces de contact 9, qui ont des zones de contact 10, sont placés sur la couche adhésive 7 de sorte que les surfaces de contact 9 des quatre composants 8 sont orientées vers la seconde surface 19 de la couche de réserve 4 et les positions des zones de contact 10 des composants coïncident avec les 15 positions des ouvertures d'interconnexion 5. Les composants 8 qui sont fixés, peuvent être, par exemple, un circuit intégré, tel qu'une puce mémoire, un processeur ou un ASIC. Le composant 8 qui est fixé peut également être par exemple un MEMS, une diode électroluminescente ou un composant passif. Le composant 8 qui est fixé peut être enveloppé ou non enveloppé et peut 20 comprendre des bossages de contact, des évidements ou des surfaces plates dans ses zones de contact 10. Les zones de contact 10 peuvent être agencées sur un ou plusieurs côtés du composant 8. Sur la figure 25, on représente une vue schématique d'une cinquième étape de fabrication d'un module électronique selon un troisième mode de 25 réalisation de la présente invention. Une couche isolante 11 est réalisée de sorte que les quatre composants 8 sont intégrés dans la couche isolante 11. Selon certains modes de réalisation, sur le dessus de la couche isolante 11, on agence une couche conductrice 12, tel que le cuivre. Sur la figure 26, on représente une vue schématique d'une sixième étape 30 de fabrication d'un module électronique selon un troisième mode de réalisation de la présente invention. La feuille métallique conductrice 2 et la couche de libération 3 sont retirées.
3030109 22 Sur la figure 27, on représente une septième étape de fabrication d'un module électronique selon un troisième mode de réalisation de la présente invention. Le matériau dans les ouvertures d'interconnexion 5 du module électronique 1 est retiré, par exemple par gravure au plasma ou par un laser à 5 faible puissance ou leur combinaison. Au moyen du retrait du matériau de la couche de réserve 4 et de l'adhésif 7 des ouvertures d'interconnexion 5, on forme des trous d'interconnexion 13. Sur la figure 28, on représente une vue schématique d'une huitième étape de fabrication d'un module électronique selon un troisième mode de 10 réalisation de la présente invention. La métallisation des trous d'interconnexion 13 et le développement du matériau conducteur, par exemple le cuivre, dans les trous d'interconnexion 13 ont lieu à cette étape. Dans cette dernière étape de fabrication du module électronique 1, la couche conductrice 12 est en outre modélisée afin de former des motifs 15 conducteurs 16. Dans un mode de réalisation, le rapport d'aspect d'au moins une interconnexion s'étendant à partir de la seconde surface 21 du au moins un motif conducteur 15 jusqu'à la surface de contact 9 de l'au moins une zone de contact 10 du composant 8 est inférieur à 2,0, inférieur à 1,0, inférieur à 0,75, inférieur à 0,5, inférieur à 0,4 ou inférieur à 0,3. La couche adhésive 7 renforce 20 la connexion mécanique entre les composants 8 et les motifs conducteurs 15, obtenant ainsi une construction mécaniquement plus durable. Sur la figure 29, un représente une vue schématique d'un module électronique 101 selon un quatrième mode de réalisation de la présente invention. Le module électronique 101 a au moins un composant 108 intégré 25 dans une seconde couche de matériau isolant 111. Une première couche de matériau isolant 106 a une première surface 118, une seconde surface 119 et une épaisseur hr. La première couche de matériau isolant 106 est couplée à la seconde couche de matériau isolant 111. La première couche de matériau isolant 106 peut être couplée à la seconde couche de matériau isolant 111 par 30 une couche adhésive 107. La seconde couche de matériau isolant 111 peut également être sur au moins une partie de la seconde surface 119 de ia première couche de matériau isolant. De plus, au moins une couche de motif 3030109 23 conducteur 115 ayant une première surface 120, une seconde surface 121 et une épaisseur hp est au moins partiellement à l'intérieur d'une ouverture dans la première couche de matériau isolant 106. L'épaisseur hr de la première couche de matériau isolant 106 peut être 5 supérieure à la distance di entre la première surface 118 de la première couche de matériau isolant 106 et la seconde surface 121 de l'au moins une couche de motif conducteur 115. L'épaisseur hr de la première couche de matériau isolant 106 peut être inférieure à hr = 25 [pm], par exemple. Selon certains modes de réalisation de la présente invention, l'épaisseur 10 hr de la première couche de matériau isolant 106 peut être égale ou supérieure à hr = 25 [pm]. Selon un exemple, la distance d3 = hr - d1 peut être dans la plage comprise entre d3 = 0,2 [pm] et d3 = 5,0 [pm]. La distance d3 peut également être égale ou supérieure à d3 = 5,0 [pm]. Selon certains modes de réalisation, la distance d2 entre la première surface 118 de la première couche de matériau 15 isolant 106 et la première surface du au moins un motif conducteur 115 peut être supérieure à d2 = 0 [pm], par exemple, les deux surfaces peuvent ne pas être de niveau. Selon certains exemples, la distance d2 entre la première surface 118 de la première couche de matériau isolant 106 et la première surface du au moins un motif conducteur 115 peut être d2 = 0 [mm], par 20 exemple les deux surfaces peuvent ne pas être de niveau. Le module électronique 101 selon la revendication 29 est en outre représenté avec une couche adhésive 107 agencée entre la seconde surface 119 de la première couche de matériau isolant 106 et une surface de contact 109 du au moins un composant 108. L'épaisseur de la couche 25 adhésive 107 peut être dans la plage comprise entre ha = 5 [pm] et ha = 15 [pm], par exemple. Selon certains exemples, l'épaisseur de la couche adhésive 107 peut être égale ou supérieure à ha = 15 [pm]. Selon encore un autre exemple, l'épaisseur de la couche adhésive 107 peut être inférieure à ha = 5 [pm].
30 En outre, le module électronique 101 peut avoir au moins un trou d'interconnexion 113. Le trou d'interconnexion 113 peut être rempli avec un matériau conducteur. Le trou d'interconnexion 113 peut connecter le 3030109 24 composant 108 et le motif conducteur 115. Selon un exemple, la distance dvia de la section transversale du trou d'interconnexion 113 peut être inférieure à dvia = 20 [pm]. Selon d'autres exemples, la distance dvia de la section transversale du trou d'interconnexion 113 peut être égale ou supérieure à 5 dvia = 20 [pm]. Selon certains exemples, au moins une couche conductrice ou couche de motif conducteur 116 peut être agencée sur le dessus de la couche isolante 11. L'au moins un composant 108 peut être un composant passif, un microcircuit, un composant semi-conducteur. Le composant 108 peut 10 également être n'importe quel autre type de composant. Dans d'autres exemples, le module électronique 101 peut en outre comprendre une couche polymérique supplémentaire, comme discuté ci-dessus. La couche polymérique peut être agencée entre la seconde surface 119 de la première couche de matériau isolant 106, l'adhésif 107 et la 15 surface de la couche isolante 111 qui sont orientés vers la première couche de matériau isolant 106. Sur la figure 30, on représente une vue schématique d'un module électronique 101 selon un cinquième mode de réalisation de la présente invention. Le module électronique 101 avec au moins un composant 108 20 intégré dans une seconde couche de matériau isolant 111 comprend une première couche de matériau isolant 106 ayant une première surface 118, une seconde surface 119 et une épaisseur hr, et au moins un motif conducteur 115 ayant une première surface 120, une seconde surface 121 et une épaisseur hp. La distance d1 entre la première surface 118 de la première couche de matériau 25 isolant 106 et la seconde surface 121 du au moins un motif conducteur 115 est supérieure à l'épaisseur hr de la première couche de matériau isolant 106. L'épaisseur hr de la première couche de matériau isolant 106 peut être inférieure à hr = 25 [pm], par exemple. Selon d'autres modes de réalisation de la présente invention, l'épaisseur h, de la première couche de matériau 30 isolant 106 peut être égale ou supérieure à hr = 25 [pm]. Dans un mode de réalisation, la distance d4 = d1 - h, peut habituellement être dans la plage comprise entre d4 = 0,2 [pm] et d4 = 5,0 3030109 25 Selon d'autres modes de réalisation de la présente invention, la distance d4 peut être égale ou supérieure à d4 = 5,0 [pm]. Dans un mode de réalisation, la distance d2 entre la première surface 118 de la première couche de matériau isolant 106 et la première surface du au moins un motif 5 conducteur 115 est supérieure à d2 = 0 [pm]. Selon d'autres modes de réalisation, la distance d2 entre la première surface 118 de la première couche de matériau isolant 106 et la première surface du au moins un motif conducteur 115 peut être d2 = 0 [mm]. Le module électronique 101 selon la figure 30 comprend une couche 10 adhésive 107 agencée entre la seconde surface 119 de la première couche de matériau isolant 106 et une surface de contact 109 du au moins un composant 108. L'épaisseur de la couche adhésive 107 peut être dans la plage comprise entre ha = 5 [pm] et ha = 15 [pm], par exemple. Selon d'autres modes de réalisation, l'épaisseur de la couche adhésive 107 peut être égale ou 15 supérieure à ha = 15 [pm]. Selon encore un autre mode de réalisation, l'épaisseur de la couche adhésive 107 peut être inférieure à ha = 5 En outre, le module électronique 101 peut comprendre au moins un trou d'interconnexion 113 rempli avec le matériau conducteur et connectant le composant 108 et le motif conducteur 115. Dans un mode de réalisation, la 20 distance d,48 de la section transversale du trou d'interconnexion 113 peut être inférieure à dvia = 20 him]. Selon d'autres modes de réalisation, la distance dvia de la section transversale du trou d'interconnexion 113 peut être égale ou supérieure à dvla = 20 Selon certains exemples, au moins un motif conducteur 116 peut être 25 agencé sur le dessus dela couche isolante 111. L'au moins un composant 108 peut être un composant passif, un microcircuit, un composant semi-conducteur ou n'importe quel autre type de composant. Le module électronique 101 peut en outre comprendre une couche polymérique supplémentaire. La couche polymérique peut être agencée entre la seconde surface 119 de la première 30 couche de matériau isolant 106, l'adhésif 107 et la surface de la couche isolante 111 orientés vers la première couche de matériau isolant 106.
3030109 26 Selon certains modes de réalisation, un module électronique a une première couche de matériau isolant ayant une ouverture à travers cette dernière, une seconde couche de matériau isolant couplée à la première couche de matériau isolant, un composant au moins partiellement intégré à 5 l'intérieur de la seconde couche de matériau isolant dans une position recouvrant au moins partiellement l'ouverture dans la première couche de matériau isolant couplée, et une couche de motif conducteur au moins partiellement à l'intérieur de l'ouverture de la première couche de matériau isolant et couplée électriquement au composant, dans lequel la couche de motif 10 conducteur n'est pas de niveau avec au moins une surface de la première couche de matériau isolant. Comme on peut le voir sur les figures 29 et 30, le motif conducteur 15 est situé de sorte qu'il n'est pas de niveau avec la première couche de matériau isolant 106. La couche de motif conducteur peut partiellement s'étendre hors de 15 l'ouverture dans la première couche de matériau isolant et dans la couche adhésive, par exemple, comme sur la figure 30. La couche adhésive peut s'étendre partiellement à l'intérieur de l'ouverture dans la première couche de matériau isolant également, par exemple, comme sur la figure 29. Il peut également y avoir une interconnexion dans la couche adhésive à travers 20 laquelle le composant est électriquement couplé à la couche conductrice. Le composant peut être entièrement intégré à l'intérieur de la seconde couche de matériau isolant. Le composant peut également être entièrement intégré à l'intérieur de la seconde couche de matériau isolant et de la couche adhésive.
25 De plus, il peut y avoir au moins deux composants qui sont au moins partiellement intégrés à l'intérieur de la seconde couche de matériau isolant. Les au moins deux composants peuvent être dans une position qui correspond avec l'ouverture dans la première couche de matériau isolant et les au moins deux composants peuvent électriquement se connecter à la couche de motif 30 conducteur. Le terme « correspond » signifie que les composants sont en alignement avec l'ouverture de sorte qu'ils peuvent être électriquement 3030109 27 connectés avec la couche de motif conducteur, par exemple, comme observé sur la figure 28. La couche de motif conducteur peut être dans le même plan que la première couche de matériau isolant. De plus, selon certains modes de 5 réalisation, au moins une surface de la couche de motif conducteur n'est pas de niveau avec la surface correspondante de la première couche de matériau isolant. Comme observé sur les figures 29 et 30, aucune surface de la couche de motif conducteur n'est de niveau avec l'une ou l'autre des surfaces 118 ou 119 de la première couche de matériau isolant 106. Les surfaces de la 10 couche de motif conducteur qui ne sont pas de niveau et les premières couches de matériau isolant peuvent être les surfaces au niveau de ou les plus proches de l'interface avec la seconde couche de matériau isolant, par exemple 119 et 121 Bien que la présente invention ait été décrite de manière détaillée dans 15 le but d'illustrer l'invention, différents changements et modifications peuvent être apportés dans la portée des revendications. De plus, il faut comprendre que la présente description envisage que, dans la mesure du possible, une ou plusieurs caractéristiques de l'un quelconque des modes de réalisation, peuvent être combinées avec une ou plusieurs caractéristiques de l'un 20 quelconque des autres modes de réalisation. Il faut comprendre que les modes de réalisation de l'invention décrite ne sont pas limités aux structures particulières, aux étapes de processus ni aux matériaux décrits ici, mais sont étendus à leurs équivalents comme l'homme du métier le reconnaîtra. Il faut également comprendre que la terminologie utilisée 25 ici est utilisée pour le but de décrire uniquement des modes de réalisation particuliers et n'est pas prévue pour être limitative.
3030109 28 Liste des numéros de référence 1 Module électronique 2 Feuille métallique 5 3 Couche de libération 4 Première couche de réserve 5 Ouverture d'interconnexion 6 Deuxième couche de réserve 7 Adhésif 10 8 Composant 9 Surface de contact 10 Zone de contact 11 Couche isolante 12 Couche conductrice 15 13 Trou d'interconnexion 14 Surface conductrice inférieure 15 Motif conducteur 16 Motifs conducteurs de couche conductrice 17 Couche polymérique 20 18 Première surface de première ou de deuxième couche de réserve 19 Deuxième surface de première ou de deuxième couche de réserve 20 Première surface de motif conducteur 21 Deuxième surface de motif conducteur d1 Distance 25 d2 Distance d3 Distance d4 Distance dvia Distance ha épaisseur de couche adhésive 30 hp épaisseur de motif conducteur hr épaisseur de couche de réserve 101 Un module électronique 108 Un composant 111 Deuxième couche de matériau isolant 106 Première couche de matériau isolant 118 Première surface d'une première couche de matériau isolant 3030109 29 119 Deuxième surface d'une première couche de matériau isolant 115 Couche de motif conducteur 120 Première surface d'une couche de motif conducteur 121 Deuxième surface d'une couche de motif conducteur 5 107 Couche adhésive 109 Surface de contact 113 Trou d'interconnexion 116 Couche conductrice ou couche de motif conducteur 110 Zone de contact 10

Claims (19)

  1. REVENDICATIONS1. Procédé de fabrication d'un module électronique comprenant - la fourniture d'une couche de réserve comportant une première surface 5 et une deuxième surface et une épaisseur entre la première surface et la deuxième surface, -:la fourniture d'au moins une ouverture à travers la couche de réserve, la fourniture d'un matériau isolant sur la deuxième surface de la couche de réserve et d'au moins un composant intégré dans le matériau isolant, 10 - la fourniture d'au moins un motif conducteur dans ladite au moins une ouverture de sorte que ledit au moins un motif conducteur comporte une première surface et une deuxième surface, dans lequel la deuxième surface est orientée vers le matériau isolant et la première surface est orientée à l'opposé du matériau isolant, et qu'une distance entre la première surface de la couche 15 de réserve et la deuxième surface dudit au moins un motif conducteur soit inférieure ou supérieure à l'épaisseur de la couche de réserve, et - la fourniture d'éléments de connexion entre ledit au moins un motif conducteur et ledit au moins un composant 20
  2. 2. Procédé de fabrication d'un module électronique avec au moins un composant intégré dans une couche isolante, le procédé comprenant les étapes : a) d'agencement d'une couche de libération sur une première surface d'une feuille conductrice, 25 b) d'agencement d'une première couche de réserve avec un motif et/ou des ouvertures d'interconnexion sur la couche de libération et de développement d'un matériau conducteur, l'épaisseur de la première couche de réserve étant supérieure ou inférieure à l'épaisseur du matériau conducteur développé, 30 c) d'agencement d'un adhésif sur ou sur une partie de la couche de réserve et du matériau conducteur développé ou sur une surface de contact d'au moins un composant, qui comporte des zones de contact, 3030109 31 d) de placement dudit au moins un composant d'une manière telle que la surface de contact est orientée vers une deuxième surface de la couche de réserve et que les positions des zones de contact coïncident avec les positions des ouvertures d'interconnexion, e) d'agencement d'une couche isolante d'une manière telle que ledit au moins un composant soit intégré dans la couche isolante, f) de retrait de la feuille conductrice et de la couche de libération, et g) de retrait de matériau des ouvertures d'interconnexion, formant ainsi des trous d'interconnexion, et de développement du matériau conducteur 10 dans les trous d'interconnexion.
  3. 3. Procédé de fabrication d'un module électronique selon la revendication 2, dans lequel une couche polymérique supplémentaire est réalisée entre la première couche de réserve et l'adhésif. 15
  4. 4. Procédé de fabrication d'un module électronique selon la revendication 2, dans lequel une deuxième couche de réserve avec un motif et des ouvertures d'interconnexion est agencée après l'étape b) d'une manière telle qu'une première surface de la deuxième couche de réserve est orientée 20 vers la première couche de réserve et qu'un matériau conducteur est développé, l'épaisseur de la deuxième couche de réserve étant supérieure ou inférieure à l'épaisseur du matériau conducteur développé.
  5. 5. Procédé de fabrication d'un module électronique selon la 25 revendication 2, dans lequel - une deuxième couche de réserve avec un motif et des ouvertures d'interconnexion est agencée après l'étape b) d'une manière telle qu'une première surface de la deuxième couche de réserve est orientée vers la première couche de réserve et qu'un matériau conducteur est développé, 30 l'épaisseur de la deuxième couche de réserve étant supérieure ou inférieure à l'épaisseur du matériau conducteur développé, et 3030109 32 - après l'agencement d'une deuxième couche de réserve, une couche polymérique supplémentaire est réalisée entre une deuxième surface de la deuxième couche de réserve et l'adhésif. 5
  6. 6. Procédé de fabrication d'un module électronique selon la revendication 2, dans lequel une couche conductrice et/ou une surface conductrice inférieure du module électronique est gravée pour former des motifs conducteurs après le développement d'un matériau conducteur dans les trous d'interconnexion.
  7. 7. Procédé de fabrication d'un module électronique selon la revendication 2, dans lequel l'adhésif est durci activement après le placement dudit au moins un composant
  8. 8. Procédé de fabrication d'un module électronique selon la revendication 2, dans lequel l'adhésif est durci activement au moyen d'une activation par cuisson thermique ou d'une activation par cuisson aux UV.
  9. 9. Procédé de fabrication d'un module électronique selon la 20 revendication 2, dans lequel une couche conductrice est agencée sur la couche isolante.
  10. 10. Module électronique comprenant : - un premier matériau isolant comportant une première surface et une 25 deuxième surface et une épaisseur entre la première surface et la deuxième surface, - au moins une ouverture à travers le premier matériau isolant, - un deuxième matériau isolant sur la deuxième surface du premier matériau isolant, 30 - au moins un composant intégré dans le deuxième matériau isolant, - au moins un motif conducteur dans ladite au moins une ouverture, ledit au moins un motif conducteur comportant une première surface et une 3030109 33 deuxième surface, dans lequel la deuxième surface est orientée vers le deuxième matériau isolant et la première surface est orientée à l'opposé du deuxième matériau isolant et une distance entre la première surface du premier matériau isolant et la deuxième surface dudit au moins un motif conducteur est 5 inférieure à l'épaisseur du premier matériau isolant ou supérieure à l'épaisseur du premier matériau isolant, et - des éléments de connexion entre ledit au moins un motif conducteur et ledit au moins un composant. 10
  11. 11. Module électronique selon la revendication 10, dans lequel les éléments de connexion comprennent un matériau conducteur déposé dans un trou d'interconnexion dans le matériau isolant.
  12. 12. Module électronique selon la revendication 10, dans lequel le 15 deuxième matériau isolant sur la deuxième surface du premier matériau isolant comprend une couche adhésive ou n'importe quel autre matériau différent du deuxième matériau isolant.
  13. 13. Module électronique selon la revendication 10, dans lequel le 20 deuxième matériau isolant sur la deuxième surface du premier matériau isolant comprend une couche isolante.
  14. 14. Module électronique selon la revendication 10, dans lequel le deuxième matériau isolant sur la deuxième surface du premier matériau isolant 25 comprend une couche polymérique.
  15. 15. Module électronique selon la revendication 10, dans lequel le deuxième matériau isolant sur la deuxième surface du premier matériau isolant comprend une couche polymérique qui est agencée entre la deuxième surface 30 du premier matériau isolant, un adhésif et/ou une surface d'une couche isolante orientée vers le premier matériau isolant. 3030109 34
  16. 16. Module électronique selon la revendication 10, dans lequel une distance entre la première surface du premier matériau isolant et la première surface dudit au moins un motif conducteur est supérieure à zéro. 5
  17. 17. Module électronique selon la revendication 10, dans lequel un rapport d'aspect d'au moins une interconnexion s'étendant de la deuxième surface dudit au moins un motif conducteur vers une surface de contact d'au moins une zone de contact du composant est inférieur à 2,0, inférieur à 1,0, inférieur à 0,75, inférieur à 0,5, inférieur à 0,4, ou inférieur à 0,3. 10
  18. 18. Module électronique selon la revendication 10, dans lequel au moins un motif conducteur est agencé sur le deuxième matériau isolant.
  19. 19. Module électronique selon la revendication 10, dans lequel ledit au 15 moins un composant est un composant passif, un microcircuit, un composant semi-conducteur, ou n'importe quel autre type de composant.
FR1562375A 2014-12-15 2015-12-15 Methode de fabrication d'un module electronique et module electronique Active FR3030109B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14569900 2014-12-15
US14/569,900 US9999136B2 (en) 2014-12-15 2014-12-15 Method for fabrication of an electronic module and electronic module

Publications (2)

Publication Number Publication Date
FR3030109A1 true FR3030109A1 (fr) 2016-06-17
FR3030109B1 FR3030109B1 (fr) 2019-07-19

Family

ID=56082411

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1562375A Active FR3030109B1 (fr) 2014-12-15 2015-12-15 Methode de fabrication d'un module electronique et module electronique

Country Status (8)

Country Link
US (1) US9999136B2 (fr)
JP (1) JP2016157919A (fr)
KR (2) KR102155104B1 (fr)
CN (1) CN105704926B (fr)
AT (1) AT516639B1 (fr)
DE (1) DE102015016196A1 (fr)
FR (1) FR3030109B1 (fr)
TW (1) TWI676409B (fr)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9439292B1 (en) * 2015-03-06 2016-09-06 Kinsus Interconnect Technology Corp. Method for manufacturing a circuit board with buried element having high density pin count and the circuit board structure
US10332832B2 (en) 2017-08-07 2019-06-25 General Electric Company Method of manufacturing an electronics package using device-last or device-almost last placement
KR102508540B1 (ko) * 2018-02-13 2023-03-09 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
CN112470553A (zh) * 2018-10-11 2021-03-09 深圳市修颐投资发展合伙企业（有限合伙） 复合工艺扇出封装方法
TWI671572B (zh) * 2018-10-22 2019-09-11 友達光電股份有限公司 顯示面板及其製造方法
CN110324984B (zh) * 2019-07-26 2020-01-17 微智医疗器械有限公司 电子元件与电路板的连接方法、电路板组件及电子设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950012658B1 (ko) 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
US5936847A (en) 1996-05-02 1999-08-10 Hei, Inc. Low profile electronic circuit modules
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP4117603B2 (ja) * 2002-08-26 2008-07-16 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
FI20041680A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI20041525A (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
KR20070063748A (ko) * 2005-12-15 2007-06-20 삼성전자주식회사 웨이퍼 레벨 패키지 및 이의 제조 방법
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
AT12316U1 (de) * 2008-10-30 2012-03-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
KR101047484B1 (ko) * 2008-11-07 2011-07-08 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
US20100236822A1 (en) * 2009-03-23 2010-09-23 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5460388B2 (ja) * 2010-03-10 2014-04-02 新光電気工業株式会社 半導体装置及びその製造方法
KR101826898B1 (ko) * 2011-05-26 2018-03-23 삼성디스플레이 주식회사 표시패널
WO2013065099A1 (fr) * 2011-10-31 2013-05-10 株式会社メイコー Procédé pour la fabrication d'un substrat possédant un composant intégré, et substrat possédant un composant intégré fabriqué à l'aide dudit procédé
CN103489796B (zh) * 2012-06-13 2016-01-20 健鼎（无锡）电子有限公司 元件内埋式半导体封装件的制作方法
JP6216157B2 (ja) * 2013-05-27 2017-10-18 新光電気工業株式会社 電子部品装置及びその製造方法
US9024429B2 (en) * 2013-08-29 2015-05-05 Freescale Semiconductor Inc. Microelectronic packages containing opposing devices and methods for the fabrication thereof
US9425121B2 (en) * 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
DE102014101366B3 (de) * 2014-02-04 2015-05-13 Infineon Technologies Ag Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat

Also Published As

Publication number Publication date
US9999136B2 (en) 2018-06-12
US20160174387A1 (en) 2016-06-16
FR3030109B1 (fr) 2019-07-19
TW201633860A (zh) 2016-09-16
AT516639A3 (de) 2019-02-15
KR102155104B1 (ko) 2020-09-11
JP2016157919A (ja) 2016-09-01
KR20200083954A (ko) 2020-07-09
KR20160072822A (ko) 2016-06-23
TWI676409B (zh) 2019-11-01
CN105704926B (zh) 2020-03-20
AT516639A2 (de) 2016-07-15
AT516639B1 (de) 2019-02-15
CN105704926A (zh) 2016-06-22
DE102015016196A1 (de) 2016-06-16

Similar Documents

Publication Publication Date Title
FR3030109B1 (fr) Methode de fabrication d'un module electronique et module electronique
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
EP2960937B1 (fr) Circuit integre comportant un dissipateur de chaleur
US20090290318A1 (en) Printed wiring board and method for manufacturing the same
US8785255B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
FR2910669A1 (fr) Module de carte a puce et son procede de production.
FR3018953A1 (fr) Puce de circuit integre montee sur un interposeur
FR3040534A1 (fr) Dispositif electronique muni d'une couche conductrice et procede de fabrication
WO2009147148A1 (fr) Dispositif electronique empile et procede de realisation d'un tel dispositif electronique
EP2705531B1 (fr) Procede de fabrication de plaques reconstituees avec maintien des puces pendant leur encapsulation
EP1393371B1 (fr) Module electronique et son procede d'assemblage
EP2625711B1 (fr) Procédé de fabrication d'un circuit
EP2406815A1 (fr) Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
FR3054640A1 (fr) Dispositif emetteur de lumiere
WO2022058682A1 (fr) Carte électronique comprenant des composants enterrés dans des cavités
WO2014076406A1 (fr) Interposeur en graphene et procede de fabrication d'un tel interposeur
FR3133482A1 (fr) Substrat d’interconnexion et procédé de fabrication d’un tel substrat
WO2022258420A1 (fr) Procédé de fabrication d'un module de carte à puce et module de carte à puce obtenu par ledit procédé
FR3111471A1 (fr) Substrat de support pour circuit intégré, dispositif électronique, et procédés de production et de conditionnement correspondants.
FR3117303A1 (fr) Réduction des zones de contraintes dans les joints brasés d’une carte électronique
FR3093270A1 (fr) Superposition de composants électroniques avec insertion dans des cavités
FR2976402A1 (fr) Structure d'interconnexion electrique pour circuits integres, et procede de fabrication correspondant
FR2852190A1 (fr) Procede de fabrication d'un composant ou d'un module electronique et composant ou module correspondant

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLFP Fee payment

Year of fee payment: 3

PLSC Publication of the preliminary search report

Effective date: 20180323

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

TP Transmission of property

Owner name: IMBERATEK, LLC, US

Effective date: 20201028

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9