FR2977074A1 - Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux - Google Patents

Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux Download PDF

Info

Publication number
FR2977074A1
FR2977074A1 FR1155573A FR1155573A FR2977074A1 FR 2977074 A1 FR2977074 A1 FR 2977074A1 FR 1155573 A FR1155573 A FR 1155573A FR 1155573 A FR1155573 A FR 1155573A FR 2977074 A1 FR2977074 A1 FR 2977074A1
Authority
FR
France
Prior art keywords
layer
donor substrate
substrate
useful
useful layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1155573A
Other languages
English (en)
Inventor
Christophe Figuet
Oleg Kononchuk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1155573A priority Critical patent/FR2977074A1/fr
Priority to TW101117611A priority patent/TW201301506A/zh
Priority to PCT/IB2012/001220 priority patent/WO2012176044A1/fr
Publication of FR2977074A1 publication Critical patent/FR2977074A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un substrat (8) semi-conducteur , comprenant - fournir un substrat donneur (1) semi-conducteur, - transformer le substrat donneur (1) de sorte à ce qu'il comprenne: o une couche support (2) poreuse, constituée d'un matériau semi-conducteur, et o une couche utile (3), ▪ non poreuse, et ▪ constituée d'un matériau semi-conducteur, - traiter ledit substrat (1) donneur, de sorte à déformer en dilatation ou en contraction la couche support (2') poreuse, o ladite dilatation induisant une mise sous contrainte de la couche utile (3), en une couche utile (3') contrainte, - transférer au moins une partie de la couche utile (3') contrainte du substrat donneur (1) vers un substrat receveur (8), - recycler le substrat donneur (1), pour la fabrication d'une couche utile (3') contrainte présentant une mise sous contrainte supplémentaire.

Description

DOMAINE TECHNIQUE GENERAL L'invention concerne un procédé de fabrication d'un substrat semi-conducteur.
ETAT DE L'ART Les substrats de silicium sur isolant, connus de l'homme du métier sous l'acronyme SOI (silicium sur isolant, ou en anglais, « silicon on insulator »), sont largement utilisés dans l'industrie microélectronique.
En particulier, les substrats de silicium contraint sur isolant, connus de l'homme du métier sous l'acronyme sSO1 (strained silicon on insulator), présentent un intérêt majeur pour la fabrication de composants électroniques, notamment du fait que les sSO1 offrent une mobilité accrue des électrons et des trous, et donc des performances plus élevées.
Bien sûr, le silicium contraint doit présenter une densité de défauts la plus faible possible. Un procédé de fabrication de silicium contraint, connu de l'état de la technique, consiste à épitaxier une couche contrainte de silicium sur une couche tampon, en général de composition variable dans l'épaisseur.
Un autre procédé de fabrication de silicium contraint consiste à utiliser une couche de silicium poreux en contact d'une couche de silicium superficielle, et à mettre en contrainte la couche de silicium poreux pour induire une contrainte en dilatation ou en contraction dans la couche de silicium superficielle.
Toutefois, les procédés connus de fabrication de sSO1, et de manière plus générale de couches utiles contraintes, présentent de nombreux inconvénients, dans la mesure où ils sont coûteux et longs à mettre en oeuvre. Il convient donc de proposer une solution permettant de satisfaire 30 aux exigences de l'industrie microélectronique.
PRESENTATION DE L'INVENTION L'invention propose de pallier aux inconvénients précités. A cet effet, l'invention propose un procédé de fabrication d'un substrat semi-conducteur, caractérisé en ce qu'il comprend : - une première étape consistant à fournir un substrat donneur semi- conducteur, - une deuxième étape consistant à transformer le substrat donneur de sorte à ce qu'il comprenne: o une couche support poreuse, constituée d'un matériau semi- conducteur, et o une couche utile, - non poreuse, et ^ constituée d'un matériau semi-conducteur, - une troisième étape consistant à traiter ledit substrat donneur, de sorte à déformer en dilatation ou en contraction la couche support poreuse, o ladite dilatation induisant une mise sous contrainte de la couche utile, en une couche utile contrainte, - une quatrième étape consistant à transférer au moins une partie de la couche utile contrainte du substrat donneur vers un substrat receveur, - une cinquième étape de recyclage comprenant o la mise en oeuvre de la troisième étape, à partir du substrat donneur issu de la quatrième étape, permettant ainsi de déformer d'avantage la couche support, en dilatation ou en contraction, o ladite déformation induisant une mise sous contrainte supplémentaire de la couche utile contrainte, en vue de la fabrication d'un nouveau substrat receveur comprenant au moins une partie de ladite couche utile contrainte ayant subie une mise sous contrainte supplémentaire. 30 L'invention est avantageusement complétée par les caractéristiques suivantes, prises seules ou en une quelconque de leur combinaison techniquement possible : - la cinquième étape comprend en outre la mise en oeuvre ultérieure de la quatrième étape de fabrication d'un nouveau substrat receveur comprenant : o au moins une partie de la couche utile contrainte, o ladite couche utile contrainte présentant une contrainte plus élevée que celle de la couche utile contrainte obtenue avant la cinquième étape de recyclage ; - la couche support et la couche utile sont constituées de silicium ; - la couche utile, obtenue après transformation du substrat donneur lors de la deuxième étape, présente une épaisseur comprise entre 10 et 100nm ; - la première étape comprend la fourniture d'un substrat donneur, qui comprend une structure de confinement comprenant une couche de confinement semi-conducteur, ladite couche de confinement présentant une composition chimique différente de la couche utile, et la quatrième étape consistant à transférer au moins une partie de la couche utile contrainte du substrat donneur vers le substrat receveur comprend les étapes consistant à: o introduire des ions dans le substrat donneur, o coller le substrat donneur et le substrat receveur, o soumettre le substrat donneur et le substrat receveur à un traitement thermique comprenant une élévation de la température, au cours duquel la couche de confinement attirent les ions pour les concentrer dans ladite couche de confinement, et o détacher le substrat donneur du substrat receveur par fracture au niveau de ladite couche de confinement. 30 - l'introduction des ions dans le substrat donneur est effectuée par immersion du substrat donneur dans un plasma comprenant lesdits ions ; - l'étape consistant à transférer au moins une partie de la couche utile contrainte du substrat donneur vers le substrat receveur comprend les étapes consistant à: o créer une zone de fragilisation dans le substrat donneur, o coller le substrat donneur et le substrat receveur, et ^ opérer une fracture au niveau de ladite zone de fragilisation, pour détacher le substrat donneur du substrat receveur ; - le procédé consiste à appliquer cycliquement les deuxième, troisième, quatrième et cinquième étapes pour la fabrication d'une pluralité de substrats receveurs comprenant chacun une couche utile contrainte non poreuse et constituée d'au moins un matériau semi- conducteur, à partir d'un substrat donneur fourni à la première étape. L'invention concerne également un procédé de fabrication d'un substrat semi-conducteur, caractérisé en ce qu'il comprend : - une première étape consistant à fournir un substrat donneur semi-conducteur, - une deuxième étape consistant à transformer le substrat donneur de sorte à ce qu'il comprenne : o une couche support poreuse, constituée d'un matériau semi-conducteur, et o une couche utile, non poreuse, et ^ constituée d'un matériau semi-conducteur, - une troisième étape consistant à traiter ledit substrat donneur, de sorte à déformer en dilatation ou en contraction la couche support poreuse, ladite dilatation induisant une mise sous contrainte de la couche utile, en une couche utile contrainte, - une quatrième étape consistant à transférer au moins une partie de la couche utile contrainte du substrat donneur vers un substrat receveur, - une cinquième étape de sélection d'une voie de recyclage choisie parmi : o une première voie de recyclage, comprenant la mise en oeuvre de la troisième étape, à partir du substrat donneur issu de la quatrième étape, permettant ainsi de déformer d'avantage la couche support dudit matériau poreux, ladite déformation induisant une mise sous contrainte supplémentaire de la couche utile contrainte, en vue de la fabrication d'un nouveau substrat receveur comprenant au moins une partie de ladite couche utile contrainte ayant subie une mise sous contrainte supplémentaire, et o une deuxième voie de recyclage, comprenant le polissage du substrat donneur issu de la quatrième étape, en vue de la fabrication d'un substrat receveur comprenant au moins une partie de la couche utile contrainte, ladite couche utile contrainte présentant une contrainte identique à celle précédant ladite deuxième voie de recyclage. Ce procédé est avantageusement complété par les caractéristiques suivantes, prises seules ou en une quelconque de leur combinaison techniquement possible : - la première et la deuxième voies de recyclage comprennent en outre la mise en oeuvre de la quatrième étape de fabrication d'un nouveau substrat receveur comprenant : o pour la première voie de recyclage, au moins une partie de la couche utile contrainte, ladite couche présentant une contrainte plus élevée qu'avant le recyclage, o pour la deuxième voie de recyclage, au moins une partie de la couche utile contrainte, ladite couche utile contrainte présentant une contrainte identique à celle précédant le recyclage ; - la couche utile, obtenue après transformation du substrat donneur lors de la deuxième étape, présente une épaisseur comprise entre 10 et 100nm ; - la première étape comprend la fourniture d'un substrat donneur, qui comprend une structure de confinement comprenant une couche de confinement semi-conducteur, ladite couche de confinement présentant une composition chimique différente de la couche contrainte constituée du troisième matériau, et - la quatrième étape consistant à transférer au moins une partie de la couche utile contrainte du substrat donneur vers le substrat receveur comprend les étapes consistant à: o introduire des ions dans le substrat donneur, o coller le substrat donneur et le substrat receveur, o soumettre le substrat donneur et le substrat receveur à un traitement thermique comprenant une élévation de la température, au cours duquel la couche de confinement attirent les ions pour les concentrer dans ladite couche de confinement, et o détacher le substrat donneur du substrat receveur par fracture au niveau de ladite couche de confinement ; - l'introduction des ions dans le substrat donneur est effectuée par immersion du substrat donneur dans un plasma comprenant lesdits ions ; - l'étape consistant à transférer au moins une partie de la couche utile contrainte du substrat donneur vers le substrat receveur comprend les étapes consistant à: o créer une zone de fragilisation dans le substrat donneur, o coller le substrat donneur et le substrat receveur, et 0 opérer une fracture au niveau de ladite zone de fragilisation, pour détacher le substrat donneur du substrat receveur ; - le procédé consiste à appliquer cycliquement les deuxième, troisième, quatrième et cinquième étapes pour la fabrication d'une pluralité de substrats receveurs comprenant chacun une couche utile contrainte non poreuse et constituée d'au moins un matériau semi- conducteur, à partir d'un substrat donneur fourni à la première étape. L'invention présente de nombreux avantages, et permet notamment de réduire les délais de fabrication de couches contraintes présentant une bonne qualité cristalline, de même que les coûts de fabrication associés.
PRESENTATION DES FIGURES D'autres caractéristiques, buts et avantages de l'invention ressortiront de la description qui suit, qui est purement illustrative et non limitative, et qui doit être lue en regard des dessins annexés sur lesquels : - la Figure 1 est une représentation schématique d'un premier mode de réalisation du procédé selon l'invention ; - la Figure 2 est une représentation schématique d'un procédé d'anodisation électrochimique ; - la Figure 3 est un mode de réalisation d'une étape de transfert d'une couche utile selon l'invention ; - la Figure 4 est un diagramme de la concentration d'ions dans le substrat donneur en cas d'implantation et de diffusion desdits ions ; - la Figure 5 est une représentation schématique d'un deuxième mode de réalisation du procédé selon l'invention.
DESCRIPTION DETAILLEE On a représenté en Figure 1 un mode de réalisation d'un procédé de fabrication d'un substrat semi-conducteur selon l'invention. On entend par substrat semi-conducteur un substrat comprenant au moins une couche de matériau semi-conducteur.
On appelle « couche contrainte » toute couche d'un matériau semi-conducteur dont la structure cristallographique est contrainte en tension ou en compression, par rapport à la structure cristallographique naturelle du matériau. Par exemple, il est possible d'obtenir des couches contraintes lors d'une croissance cristalline, telle qu'une épitaxie, qui modifie la maille cristalline, en particulier dans la direction de croissance. A l'inverse, on appelle « couche relaxée » toute couche d'un matériau semi-conducteur qui a une structure cristallographique libre de toute contrainte externe appliquée, c'est-à-dire qui présente un paramètre de maille identique au paramètre de maille d'une couche de ce matériau sous forme monocristalline massive. Le procédé comprend une première étape E1 consistant à fournir un 10 substrat donneur 1 semi-conducteur. Avantageusement, mais non limitativement, le substrat donneur 1 est constitué, au moins, en partie de silicium. Il peut également avantageusement s'agir de germanium, ou de matériaux semi-conducteurs de type III-V (alliage composé d'un élément de la troisième colonne de la 15 classification périodique des éléments, et d'un élément de la cinquième colonne de la classification périodique des éléments). Dans un mode de réalisation, il s'agit d'un substrat donneur 1 massif formé d'un matériau semi-conducteur, choisi avantageusement parmi les matériaux précités. 20 Le procédé comprend une deuxième étape E2 consistant à transformer le substrat donneur 1 de sorte à ce qu'il comprenne: - une couche support 2 poreuse, constituée d'un matériau semi- conducteur, et - une couche 3 utile, 25 o non poreuse, et o constituée d'un matériau semi-conducteur, Cette deuxième étape de transformation du substrat donneur 1 comprend avantageusement une étape d'anodisation électrochimique du substrat donneur 1, illustrée en Figure 2. 30 Ainsi, la couche support 2 est par exemple formée d'un matériau comme ceux qui ont été précités pour le substrat 1 donneur, de même que la couche 3 utile. La couche 2 et la couche 3 peuvent être constituées de plusieurs matériaux semi-conducteurs (alliage ou superposition de plusieurs matériaux). Dans un mode de réalisation, la couche support 2 et la couche 3 utile sont constitués du même matériau.
Dans ce cas, le substrat donneur 1 est placé dans une enceinte 10 comprenant un électrolyte 11. L'électrolyte 11 est par exemple une solution comprenant de l'acide fluorhydrique (HF). Une anode 12 et une cathode 13, plongées dans l'électrolyte 11, sont 10 alimentées par une source de courant électrique 14. Le substrat donneur 1 est positionné de sorte à ce que la couche support 2 soit tournée vers la cathode 13, et de sorte à ce que la couche utile 3 soit tournée vers l'anode 12. Un courant électrique est appliqué entre l'anode 12 et la cathode 13 15 par l'intermédiaire de la source de courant électrique 14. Ce courant électrique est en général constant. L'anodisation est stoppée lorsque les épaisseurs souhaitées de la couche support 2 poreuse, et de la couche utile 3, ont été atteintes. En fin d'anodisation, le substrat donneur 1 est rincé. 20 Avantageusement, la couche support 2 est dopée p, ce qui permet d'accélérer l'anodisation. Avantageusement, la couche utile 3, obtenue après transformation du substrat donneur 1 constitué dudit matériau, présente une épaisseur comprise entre 10 nm et quelques centaines de nanomètres, en particulier 25 entre 10 et 100 nm. Le procédé comprend une troisième étape E3 consistant à traiter ledit substrat donneur 1, de sorte à déformer en dilatation ou en contraction la couche support 2 poreuse. Lors de cette étape, des contraintes internes sont générées dans la couche support 2 poreuse qui vont permettre de 30 déformer la couche support 2' poreuse en dilatation ou en contraction. Une dilatation correspond à une expansion du matériau, c'est-à-dire à une déformation en tension du matériau, alors que la contraction correspond à une rétractation du matériau, c'est-à-dire à une déformation en compression du matériau. Cette déformation induit une mise sous contrainte de la couche 3 utile, en une couche utile 3' contrainte. En effet, la couche support 2' poreuse ainsi déformée va induire des contraintes dans la couche germe 3, provoquant une mise sous contrainte de la couche germe 3. La troisième étape E3 peut par exemple comprendre une étape d'oxydation thermique du substrat donneur 1. Dans ce cas, le substrat donneur 1 est soumis à un traitement thermique (par exemple entre 200°C et 800°C), dans une atmosphère qui peut être oxydante (atmosphère comprenant par exemple 02, NO2, etc.). Ceci cause en général une dilatation de la couche support 2' poreuse. Dans un autre exemple de réalisation, la troisième étape E3 peut comprendre une nitruration, qui permet en général de générer des contraintes en compression et donc une déformation en contraction de la couche support 2'. Le procédé de fabrication comprend une quatrième étape E4 consistant à transférer au moins une partie de la couche utile 3' contrainte 20 du substrat donneur 1 vers un substrat receveur 8. Dans un mode de réalisation, cette quatrième étape comprend les étapes consistant à : - créer une zone 20 de fragilisation dans le substrat donneur 1, - coller le substrat donneur 1 et le substrat 8 receveur, et 25 - opérer une fracture au niveau de ladite zone 20 de fragilisation, pour détacher le substrat donneur 1 du substrat receveur 8. La zone 20 de fragilisation est créée par implantation d'ions, comme des ions hydrogène ou hélium. Cette zone 20 de fragilisation est en général créée dans du substrat donneur 1. 30 Le transfert d'au moins une partie de la couche utile 3' contrainte du substrat donneur 1 vers le substrat receveur 8 peut être mis en oeuvre en ayant constitué dans le substrat donneur une zone de fragilisation, au niveau de laquelle une fracture pourra être réalisée pour effectuer le transfert. La zone de fragilisation peut avoir été constituée par implantation dans le substrat donneur, comme cela a été décrit précédemment.
Dans ce cas, les ions sont accélérés en direction de la surface du substrat donneur. La profondeur moyenne de pénétration des atomes est en général comprise entre 100Â et 1 pm - cette profondeur étant déterminable en fonction de l'espèce implantée et de l'énergie d'implantation. Dans le cas de l'implantation, celle-ci présente un pic d'implantation dans le substrat donneur. Les ions implantés présentent une énergie sélectionnée pour leur permettre de traverser la matière du substrat donneur. Le pic d'implantation dépend de l'énergie des ions. Elle peut également avoir été constituée de manière différente, par exemple de la manière décrite ci-après.
On décrit ainsi un mode de réalisation de la quatrième étape E4 de transfert de la couche utile 3' contrainte du substrat donneur 1 vers un substrat receveur 8. Ce mode de réalisation est illustré en Figure 3. Dans ce mode de réalisation, le substrat donneur 1 comprend en 20 outre une structure de confinement 23 comprenant une couche de confinement 25 formée d'un matériau semi-conducteur. Le rôle de cette couche de confinement 25 est d'attirer les ions introduits ultérieurement dans le substrat donneur (par exemple par diffusion) lors d'un recuit thermique réalisé sur le substrat donneur après 25 cette introduction, et lors duquel les ions vont préférentiellement migrer vers la couche de confinement 25. La structure de confinement 23 comprenant la couche de confinement 25 est généralement obtenue par épitaxie, et est formée lors de la première étape E1 de formation du substrat 1 donneur. La structure de 30 confinement peut être disposée dans la couche utile 3, ou entre la couche support 2 et la couche utile 3.
L'épitaxie permet de contrôler précisément l'épaisseur de la couche de confinement 25, et permet d'obtenir des épaisseurs fines pour celles-ci. De plus, l'épitaxie permet de conserver la cristallinité de la couche utile 3' à transférer.
Le matériau de la couche de confinement est avantageusement choisi parmi le SiGe, dopé ou non, ou le silicium dopé. D'autres matériaux incluent notamment le germanium dopé avec du bore, du SiC dopé avec du bore, ou de l'InGaN, AIGaN ou InGaAs, AIGaAs. Des dopages avec du bore, de l'arsenic ou de l'antimoine peuvent 10 par exemple être mis en oeuvre. D'autres matériaux et d'autres dopants peuvent être utilisés. Dans tous les cas, la couche de confinement est constituée d'un matériau présentant une composition chimique différente de la couche utile 3' contrainte à transférer, ce qui inclue une différence au moins dans la 15 proportion des éléments chimiques (ex : SiGe avec une proportion en germanium différent), ou dans le type de matériau (ex : SiGe pour la couche 25 et Si pour la couche 3'), ou dans le fait que la couche de confinement présente un dopage plus élevé que la couche 3' contrainte à transférer (ex : SiGe dopé avec du bore pour la couche 25, et SiGe non dopé ou moins 20 dopé pour la couche 3'), ou une combinaison d'une ou plusieurs de ces différences. Un mode de réalisation avantageux consiste à utiliser une couche de confinement constitué d'un matériau semi-conducteur fortement dopé p. Pour permettre le transfert de la couche utile 3' contrainte, la 25 quatrième étape E4 de transfert comprend une étape E41 d'introduction d'ions 24 dans le substrat donneur 1. Ces ions permettent de créer une zone de fragilisation dans le substrat donneur 1, au niveau de laquelle une fracture peut être opérée. Il s'agit avantageusement d'ions hydrogène, ou d'ions hélium, ou 30 d'une combinaison de ces ions. Cette introduction peut être réalisée de diverses manières.
Avantageusement, l'introduction des ions 24 dans le substrat donneur 1 est effectuée par diffusion des ions 24 dans le substrat donneur 1 suite à l'immersion du substrat donneur 1 dans un plasma comprenant lesdits ions. On précise que cette introduction d'ions 24 dans le substrat donneur 1 peut être mise en oeuvre par des techniques autres que la diffusion, par exemple par implantation. Le substrat donneur 1 plongé dans le plasma est soumis à des impulsions électriques. Les ions positifs présents dans le plasma sont alors accélérés vers la surface du substrat où ils sont introduits. Comme le plasma entoure le substrat, toute la surface reçoit des ions en même temps. Un autre avantage de cette introduction d'ions est sa capacité à être appliquée à l'échelle industrielle, ainsi que le temps de mise en oeuvre réduit. Un autre avantage de cette introduction d'ions est que la zone de diffusion des ions dans le substrat donneur est très concentrée, de l'ordre de quelques nanomètres d'épaisseur selon la direction normale aux faces principales du substrat (par exemple entre 10nm et 200nm). L'introduction d'ions par diffusion plasma permet ainsi d'obtenir de bons résultats dans l'étape de transfert, dans la mesure où cette technique permet notamment d'enrichir le substrat donneur 1 en ions à faible tension d'accélération (quelques 10 à 50kV) et à forte dose (jusqu'à 10+18 at/cm2) dans une région de faible profondeur (de quelques dizaines de nanomètres à environ 200 nanomètres comme cela a été évoqué plus haut), ce qui n'est pas toujours accessible par une technique d'implantation. Ceci est avantageux pour transférer ultérieurement des couches fines de la couche utile 3' à transférer. Comme expliqué par la suite, ceci est avantageux pour réduire les défauts et rugosités présents dans la couche transférée. En effet, même lorsque la région est accessible par implantation, la forte énergie des ions dans le procédé d'implantation entraîne l'introduction de défauts cristallins dans la couche utile 3' à transférer, rendant plus difficile son utilisation ultérieure.
On a illustré en Figure 4 le profil de concentration des ions 24 dans le substrat 1 donneur en fonction de la profondeur dans le substrat 1 donneur, dans le cas d'une diffusion (courbe 26), et dans le cas d'une implantation ionique (courbe 27).
La quatrième étape de transfert comprend en outre une étape E42 consistant à coller le substrat donneur 1 et le substrat receveur 8. Ce collage est réalisé par mise en contact des surfaces libres du substrat donneur et du substrat receveur. Le plus souvent, ces surfaces ont été préalablement nettoyées pour assurer l'adhésion moléculaire desdites surfaces. La quatrième étape de transfert comprend ensuite une étape E43 de traitement thermique du substrat donneur et du substrat receveur, consistant à les soumettre à une montée en température. Si une couche de confinement a été constituée, cette couche est réalisée dans un ou des matériau(x) adapté(s) pour attirer les ions introduits dans le substrat vers ladite couche de confinement, lors de ce traitement thermique de montée température. Des températures typiques de traitement thermique sont comprises entre 200°C et 700°C. Par exemple, si le matériau de la couche de confinement est du silicium dopé avec du bore, et que les ions introduits dans le substrat donneur sont des ions hydrogène, les interactions chimiques entre le bore et l'hydrogène vont notamment permettre d'attirer les ions hydrogène dans la couche de confinement. Un autre facteur d'attraction des ions peut résulter de la différence de contrainte (en tension ou compression).
Ainsi, lors du traitement thermique du substrat donneur et du substrat receveur, la couche de confinement attire les ions pour les concentrer dans ladite couche de confinement. Une autre fonction de ce traitement thermique peut être de renforcer l'énergie de collage entre le substrat donneur et le substrat receveur.
Le recuit est mené de sorte que des effets différents se produisent : - l'énergie de collage entre le substrat donneur et le substrat receveur est augmentée, - les ions se concentrent dans la couche de confinement jusqu'à atteindre une concentration critique, - ces ions créent des cavités, qui vont coalescer, - la pression dans ces cavités augment jusqu'à provoquer une fracture dans la couche de confinement, ce qui permet de séparer le substrat donneur du substrat receveur. Ces quatre effets peuvent être obtenus lors d'un recuit thermique unique, ou lors de recuits thermiques individuels séparés. Ainsi, l'étape suivant le traitement thermique est une étape E44 10 consistant à détacher le substrat donneur 1 du substrat receveur 8 par fracture au niveau de ladite couche de confinement 25. La couche utile 3' contrainte est ainsi transférée. Le substrat receveur 8 est alors traité par nettoyage et polissage (CMP ou autre), afin de supprimer les reliquats de couches indésirables. Il 15 s'agit en particulier de la couche de confinement résiduelle ayant été transférée avec la couche contrainte de semi-conducteur. Le substrat donneur 1 est également traité, pour être recyclé, le cas échéant, dans le cadre d'un transfert d'une nouvelle couche utile 3' contrainte. 20 Un avantage du procédé de transfert mettant en oeuvre la constitution d'une couche confinement est que la fracture est très localisée, et se produit quasiment uniquement voire uniquement au niveau de la couche de confinement. Typiquement, les rugosités AFM post-fracture obtenues sans couche 25 de confinement sont de l'ordre de 3 à 6 nm, alors que la couche de confinement permet de réduire cette rugosité à des valeurs de l'ordre de 0.5 à 1 nm. Ainsi, on évite la propagation de défauts vers la couche contrainte de semi-conducteur à transférer. En effet, dans le cas d'un transfert classique par implantation d'ions et fracture au niveau d'une zone de 30 fragilisation sans l'utilisation d'une couche de confinement, il est courant que des défauts apparaissent dans le substrat après fracture. Ceci est notamment du à la présence étendue des ions dans le substrat, ce qui induit une fracture peu localisée, et donc une rugosité plus élevée. La couche utile 3' contrainte de semi-conducteur transférée en accord avec ce procédé présente donc une rugosité réduite. Par exemple, dans le cas d'un substrat donneur 1 comprenant une couche utile 3' de silicium à transférer et une couche de confinement 23 en silicium dopé avec du bore, on peut obtenir une rugosité de la couche de silicium transférée de 5 Angstréms en valeur RMS. De plus, il est souvent nécessaire de transférer des couches utiles 3' contraintes de semi-conducteur présentant une fine épaisseur (par exemple comprise entre 20nm et 500nm). En effet, on sait qu'il existe un compromis entre la contrainte présente dans la couche et l'épaisseur de ladite couche. Pour une contrainte donnée, il existe une épaisseur au-delà de laquelle la contrainte se relâche par apparition de défauts.
Ce mode de réalisation de la sixième étape permet donc notamment de transférer des couches utiles 3' contraintes de semi-conducteur présentant une épaisseur comprise entre 10 et 200nm. Avantageusement, on utilise une couche de confinement présentant une épaisseur comprise entre 2 et 20nm. Plus la couche de confinement est fine, plus la fracture sera localisée. Par exemple, une couche de confinement d'épaisseur d'environ 4nm permettra de confiner la fracture dans cette zone. Au vu de la faible épaisseur de la couche de confinement, celle-ci ne perturbe pas ou très peu le paramètre de maille du substrat donneur.
De manière générale, il est possible d'utiliser une structure 23 de confinement, comprenant une couche 25 de confinement telle que précédemment décrite, et deux couches de protection, disposées en contact et de part et d'autre de la couche de confinement, chacune de ces couches de protection étant formée d'un matériau semi-conducteur de composition chimique différente du matériau de la couche de confinement. On entend par composition chimique différente le fait que les matériaux soient différents, ou des proportions différentes en éléments chimiques, et/ou qu'ils présentent un dopage avec un dopant différent. Le transfert est mis en oeuvre avec la structure de confinement de manière similaire à ce qui a été précédemment décrit pour la couche de 5 confinement. Ces couches de protection permettent de limiter d'avantage encore la propagation de défauts résultant de la fracture. Celles-ci jouent notamment le rôle de bouclier de protection de la couche utile 3' contrainte de semi-conducteur à transférer, et confinent les défauts susceptibles de se 10 propager vers la couche utile 3' à transférer suite à la fracture dans la couche de confinement. Des exemples de réalisation incluent par exemple, mais non limitativement, pour les couches de protection : - matériau des couches de protection: Si(,_,)Ge,, matériau de la 15 couche de confinement : Si(II)Gey (avantageusement, la différence entre x et y est d'au moins 3°/O, préférablement supérieure à 5°/O, voire 10°/O), SiGe dopé avec du bore ou silicium dopé avec du bore. On peut également citer le cas où les couches de protection sont en SiGe et la couche de 20 confinement en silicium dopé bore, de même que le cas où les couches de protection sont en SiGe et la couche de confinement est Ge dopé avec du bore. - matériau des couches de protection: Silicium, matériau de la couche de confinement : Si(II)Gey, SiGe dopé avec du bore ou 25 silicium dopé avec du bore ; - matériau des couches de protection: germanium, matériau de la couche de confinement : SiGe dopé avec du bore, ou silicium dopé avec du bore, ou germanium dopé avec du bore, ou SiGe ; 30 - matériau des couches de protection: SiGe, matériau de la couche de confinement : SiC dopé avec du bore ; - matériau des couches de protection : AIGaN, matériau de la couche de confinement : InGaN dopé (Si, Mg) ou non ; - matériau des couches de protection : AIGaAs, matériau de la couche de confinement InGaAs dopé (Si, Zn, S, Sn) ou non.
Avantageusement, les matériaux des couches de protection sont également adaptés pour attirer les ions introduits dans le substrat donneur vers la couche de confinement, lors d'un traitement thermique d'élévation de la température dudit substrat donneur, comme par exemple du SiGe dopé ou non permettant d'attirer des ions hydrogène.
En outre, ou alternativement, il est avantageux qu'au moins une des couches de protection soit une couche d'arrêt à la gravure, constituée d'un matériau permettant une gravure chimique sélective de la couche de protection vis-à-vis de la couche utile 3' contrainte constituée. Il s'agit en général d'une couche de protection en contact de la couche utile 3' contrainte. Ceci permet de mettre en oeuvre une étape consistant à graver sélectivement la couche de protection présente sur le substrat receveur 8 après le détachement du substrat donneur 1. En outre, ou alternativement, l'une des couches de protection est une couche d'arrêt à la gravure chimique, constituée d'un matériau permettant une gravure chimique sélective de la couche de protection vis-à-vis de la couche support 2'. Le procédé peut comprendre une étape consistant à graver sélectivement la couche de protection présente sur le substrat donneur 25 après fracture, ce qui permet de réutiliser le substrat donneur. Il est avantageux d'utiliser des couches de protection en SiGe avec une couche de confinement en silicium dopé par du bore, et avec une couche utile 3' contrainte à transférer en silicium. A l'issue de la quatrième étape E4, on obtient un substrat receveur 30 comprenant au moins une partie de la couche utile 3' contrainte. Avantageusement, et quelque soit le mode de réalisation choisi pour le transfert, la quatrième étape comprend une étape préalable de formation d'une couche 18 d'oxyde en contact de la couche utile 3' contrainte du substrat donneur 1, le collage du substrat donneur 1 et du substrat 8 receveur étant réalisé au niveau de ladite couche 18 d'oxyde. Alternativement, ou en complément, le substrat receveur 8 comprend 5 lui-même une couche d'oxyde au niveau de laquelle le collage avec le substrat donneur 1 est réalisé. Le substrat receveur 8 est alors traité de manière classique, selon les applications désirées. En général, celui-ci subit un traitement de finition comprenant notamment un polissage. 10 Avantageusement, la couche utile 3' est en silicium, et le substrat receveur 8 est, à l'issue de la quatrième étape, un substrat de silicium contraint sur isolant. A l'issue de la quatrième étape, le procédé comprend également une étape de recyclage du substrat donneur 1. 15 Dans un premier mode de réalisation, illustré par la flèche E5 en Figure 1, il s'agit d'une cinquième étape E5, comprenant la mise en oeuvre de la troisième étape E3, à partir du substrat donneur 1 issu de la quatrième étape, permettant ainsi de déformer d'avantage la couche support 2' poreuse, et ce en dilatation ou en contraction, ladite déformation induisant 20 une mise sous contrainte supplémentaire de la couche utile 3' contrainte, en vue de la fabrication d'un nouveau substrat receveur 8 comprenant ladite couche contrainte 3' ayant subie une mise sous contrainte supplémentaire. Cette étape de recyclage vise donc à fabriquer une couche utile 3' contrainte présentant une contrainte supérieure à celle de la couche utile 3' 25 contrainte dudit matériau non poreux obtenue à l'issue de la quatrième étape qui précède le recyclage. Il s'agit donc d'un recyclage permettant d'accroître la contrainte de la couche utile (couche contrainte de matériau non poreux). Avantageusement, la cinquième étape comprend en outre une 30 nouvelle mise en oeuvre de la quatrième étape, permettant de fabriquer un nouveau substrat 8 receveur comprenant au moins une partie de la couche utile contrainte 3', ladite couche utile contrainte 3' présentant une contrainte plus élevée que celle de la couche contrainte dudit matériau non poreux obtenue avant l'étape de recyclage. Ainsi, cette nouvelle mise en oeuvre de la quatrième étape consiste à transférer au moins une partie de la couche utile contrainte 3', ayant subie une mise sous contrainte supplémentaire, vers un nouveau substrat receveur, selon les modes de réalisation précédemment décrits. La cinquième étape de recyclage peut comprendre d'autres étapes supplémentaires. Dans un mode de réalisation, la cinquième étape de recyclage du 10 substrat donneur 1 comprend une étape de polissage de la couche utile contrainte 3' appartenant au substrat donneur 1. En effet, suite au transfert d'une partie de la couche contrainte 3' vers le substrat receveur 8, des rugosités peuvent être présentes à la surface de cette couche, qui peuvent être réduites voire supprimées via un polissage 15 mis en oeuvre lors du recyclage. Alternativement, ou en complément, la cinquième étape de recyclage peut comprendre une étape d'épitaxie, permettant d'accroître l'épaisseur de la couche utile 3' contrainte. Cette étape consiste à faire croître le matériau de la couche utile 3' sur cette couche pour en augmenter l'épaisseur. Cette 20 étape peut s'avérer utile dans le cas où l'épaisseur de la couche utile 3' contrainte, présente dans le substrat donneur 1 destiné à être recyclé, n'est plus suffisante pour envisager la création d'un nouveau substrat receveur comprenant une partie de cette couche. L'épitaxie dudit matériau permet donc de faire croître l'épaisseur de cette couche 3' utile. 25 Avantageusement, le procédé de fabrication est appliqué cycliquement, c'est-à-dire que l'on répète les deuxième, troisième, quatrième et cinquième étapes, pour la fabrication d'une pluralité de substrats 8 receveurs comprenant chacun une couche utile 3 contrainte de semi-conducteur, à partir d'un substrat donneur 1 fourni à la première 30 étape. Dans un deuxième mode de réalisation du procédé de fabrication selon l'invention, celui-ci comprend, outre les première, deuxième, troisième et quatrième étapes précédemment décrites, une cinquième étape de sélection d'une voie de recyclage. Il est à noter que toutes les caractéristiques précédemment décrites, et relatives aux première, deuxième, troisième et quatrième étapes sont applicables pour ce mode de réalisation du procédé de fabrication. Ces caractéristiques ne sont donc pas répétées à nouveau. Cette cinquième étape de sélection d'une voie de recyclage permet de choisir entre deux voies de recyclage : une première voie de recyclage E5 et une deuxième voie de recyclage E6.
La première voie de recyclage E5 correspond à la cinquième étape de recyclage décrite ci-dessus dans le premier mode de réalisation du procédé de fabrication. La première voie de recyclage E5 comprend donc la mise en oeuvre de la troisième étape, à partir du substrat donneur 1 issu de la quatrième étape, permettant ainsi de déformer d'avantage la couche support 2' dudit matériau poreux, ladite déformation induisant une mise sous contrainte supplémentaire de la couche utile 3' contrainte, en vue de la fabrication d'un nouveau substrat receveur comprenant au moins une partie de la couche utile 3' contrainte ayant subie une mise sous contrainte supplémentaire.
Cette voie de recyclage a été détaillée dans le premier mode de réalisation. Toutes les caractéristiques décrites précédemment pour cette voie de recyclage sont applicables ici. La deuxième voie de recyclage E6 comprend le polissage du substrat donneur 1 issu de la quatrième étape, en vue de la fabrication d'un substrat receveur comprenant au moins une partie de la couche utile 3' contrainte, ladite couche présentant une contrainte identique à celle précédent ladite deuxième voie de recyclage. Ainsi, dans cette deuxième voie de recyclage, la contrainte de la couche utile 3' du matériau non poreux est maintenue constante, contrairement à la première voie de recyclage. Cette deuxième voie de recyclage est illustrée en Figure 5. Cette deuxième voie de recyclage comprend donc avantageusement, outre le polissage précité, la répétition de la quatrième étape pour transférer à nouveau au moins une partie de la couche utile 3' contrainte. Ainsi, grâce au procédé selon l'invention, le recyclage est très flexible et permet soit de recycler le substrat donneur 1 en vue de fabriquer une couche utile de semi-conducteur présentant une mise en contrainte supplémentaire, ou de recycler le substrat donneur 1 en vue de fabriquer une couche utile de semi-conducteur avec une contrainte identique à celle précédent le recyclage. Avantageusement, la première et la deuxième voies de recyclage 10 comprennent en outre la mise en oeuvre de la quatrième étape de fabrication d'un nouveau substrat receveur 8. Pour la première voie de recyclage, le nouveau substrat receveur comprend alors au moins une partie de la couche utile contrainte 3', ladite couche présentant une contrainte plus élevée qu'avant le recyclage. 15 Pour la deuxième voie de recyclage, le nouveau substrat receveur comprend alors au moins une partie de la couche utile contrainte 3', ladite couche présentant une contrainte identique à celle précédent le recyclage. Avantageusement, la couche utile est en silicium, et le substrat receveur 8 est un substrat de silicium contraint sur isolant. 20 Avantageusement, la première voie de recyclage comprend une étape de polissage de la couche utile contrainte 3'. Avantageusement, la première voie de recyclage et/ou la deuxième voies de recyclage comprennent une étape d'épitaxie, permettant d'accroître l'épaisseur de la couche utile 3' contrainte. 25 Avantageusement, le procédé comprend la séquence consistant à appliquer cycliquement les deuxième, troisième, quatrième et cinquième étapes (la cinquième étape étant l'étape de sélection de la voie de recyclage) pour la fabrication d'une pluralité de substrats 8 receveurs comprenant chacun une couche utile contrainte 3' de semi-conducteur, à 30 partir d'un substrat donneur 1 fourni à la première étape.
Il est bien sûr possible d'appliquer à une itération du cycle la première voie de recyclage, et à une autre itération du cycle la deuxième voie de recyclage. Dans un troisième mode de réalisation, le procédé de fabrication comprend, outre les première, deuxième, troisième et quatrième étapes, uniquement la deuxième voie de recyclage précédemment décrite. Comme on le voit, l'invention offre la possibilité d'effectuer une pluralité de transfert de couches contraintes à partir d'un même substrat comprenant une couche d'un semi-conducteur poreux.
L'invention présente de nombreux avantages aussi en termes de coûts, délais, que de flexibilité. L'invention trouve de nombreuses applications pour la fabrication de couches utiles contraintes dans l'industrie microélectronique.15

Claims (15)

  1. REVENDICATIONS1. Procédé de fabrication d'un substrat (8) semi-conducteur, caractérisé en ce qu'il comprend : - une première étape (E1) consistant à fournir un substrat donneur (1) semi-conducteur, - une deuxième étape (E2) consistant à transformer le substrat donneur (1) de sorte à ce qu'il comprenne: o une couche support (2) poreuse, constituée d'un matériau semi-conducteur, et o une couche utile (3), - non poreuse, et ^ constituée d'un matériau semi-conducteur, - une troisième étape (E3) consistant à traiter ledit substrat (1) donneur, de sorte à déformer en dilatation ou en contraction la couche support (2') poreuse, o ladite dilatation induisant une mise sous contrainte de la couche utile (3), en une couche utile (3') contrainte, - une quatrième étape (E4) consistant à transférer au moins une partie de la couche utile (3') contrainte du substrat donneur (1) vers un substrat receveur (8), - une cinquième étape (E5) de recyclage comprenant o la mise en oeuvre de la troisième étape, à partir du substrat donneur (1) issu de la quatrième étape, permettant ainsi de déformer d'avantage la couche support (2'), en dilatation ou en contraction, o ladite déformation induisant une mise sous contrainte supplémentaire de la couche utile (3') contrainte, en vue de la fabrication d'un nouveau substrat receveur (8) comprenant au moins une partie de ladite couche utile (3') contrainte ayant subie une mise sous contrainte supplémentaire. 30
  2. 2. Procédé selon la revendication 1, dans lequel la cinquième étape (E5) comprend en outre la mise en oeuvre ultérieure de la quatrième étape (E4) de fabrication d'un nouveau substrat receveur (8) comprenant : - au moins une partie de la couche utile (3') contrainte, - ladite couche utile (3') contrainte présentant une contrainte plus élevée que celle de la couche utile (3') contrainte obtenue avant la cinquième étape (E5) de recyclage.
  3. 3. Procédé selon l'une des revendications 1 ou 2, dans lequel la couche 10 support (2,2') et la couche utile (3, 3') sont constituées de silicium.
  4. 4. Procédé selon l'une des revendications 1 à 3, dans lequel la couche utile (3), obtenue après transformation du substrat donneur (1) lors de la deuxième étape (E2), présente une épaisseur comprise entre 10 et 100nm. 15
  5. 5. Procédé selon l'une des revendications 1 à 4, dans lequel : - la première étape (E1) comprend la fourniture d'un substrat donneur (1), qui comprend une structure de confinement (23) comprenant une couche de confinement (25) semi-conducteur, ladite couche de 20 confinement (25) présentant une composition chimique différente de la couche utile (3), et - la quatrième étape (E4) consistant à transférer au moins une partie de la couche utile (3') contrainte du substrat donneur (1) vers le substrat receveur (8) comprend les étapes consistant à: 25 introduire (E41) des ions (24) dans le substrat donneur (1), coller (E42) le substrat donneur (1) et le substrat receveur (8) soumettre (E43) le substrat donneur (1) et le substrat receveur (8) à un traitement thermique comprenant une 30 élévation de la température, au cours duquel la couche de confinement (25) attirent les ions (24) pour les concentrer dans ladite couche de confinement (25), et détacher (E44) le substrat donneur (1) du substrat receveur (8) par fracture au niveau de ladite couche de confinement (25).
  6. 6. Procédé selon la revendication 5, dans lequel l'introduction des ions (24) dans le substrat donneur (1) est effectuée par immersion du substrat donneur (1) dans un plasma comprenant lesdits ions.
  7. 7. Procédé selon l'une des revendications 1 à 4, dans lequel l'étape consistant à transférer au moins une partie de la couche utile (3') contrainte du substrat donneur (1) vers le substrat receveur (8) comprend les étapes consistant à: - créer une zone (20) de fragilisation dans le substrat donneur (1), - coller le substrat donneur (1) et le substrat (8) receveur, et - opérer une fracture au niveau de ladite zone (20) de fragilisation, pour détacher le substrat donneur (1) du substrat receveur (8).
  8. 8. Procédé selon l'une des revendications 1 à 7, consistant à appliquer cycliquement les deuxième, troisième, quatrième et cinquième étapes pour la fabrication d'une pluralité de substrats receveurs (8) comprenant chacun une couche utile (3') contrainte non poreuse et constituée d'au moins un matériau semi-conducteur, à partir d'un substrat (1) donneur fourni à la première étape.
  9. 9. Procédé de fabrication d'un substrat (8) semi-conducteur, caractérisé en ce qu'il comprend : - une première étape (E1) consistant à fournir un substrat donneur (1) semi-conducteur, - une deuxième étape (E2) consistant à transformer le substrat 30 donneur (1) de sorte à ce qu'il comprenne : o une couche support (2) poreuse, constituée d'un matériau semi-conducteur, et o une couche utile (3), - non poreuse, et ^ constituée d'un matériau semi-conducteur, - une troisième étape (E3) consistant à traiter ledit substrat (1) donneur, de sorte à déformer en dilatation ou en contraction la couche support (2') poreuse, o ladite dilatation induisant une mise sous contrainte de la couche utile (3), en une couche utile (3') contrainte, - une quatrième étape (E4) consistant à transférer au moins une partie de la couche utile (3') contrainte du substrat donneur (1) vers un substrat receveur (8), - une cinquième étape de sélection (E5, E6) d'une voie de recyclage choisie parmi : o une première voie de recyclage (E5), comprenant la mise en oeuvre de la troisième étape, à partir du substrat donneur (1) issu de la quatrième étape, permettant ainsi de déformer d'avantage la couche support (2') dudit matériau poreux, ladite déformation induisant une mise sous contrainte supplémentaire de la couche utile (3') contrainte, en vue de la fabrication d'un nouveau substrat receveur (8) comprenant au moins une partie de ladite couche utile (3') contrainte ayant subie une mise sous contrainte supplémentaire, et o une deuxième voie de recyclage (E6), comprenant le polissage du substrat donneur (1) issu de la quatrième étape, en vue de la fabrication d'un substrat receveur comprenant au moins une partie de la couche utile (3') contrainte, ladite couche utile (3') contrainte présentant une contrainte identique à celle précédant ladite deuxième voie de recyclage. 30
  10. 10. Procédé selon la revendication 9, dans lequel la première et la deuxième voies de recyclage comprennent en outre la mise en oeuvre de la 20 25 quatrième étape de fabrication d'un nouveau substrat receveur (8) comprenant : - pour la première voie de recyclage, au moins une partie de la couche utile (3') contrainte, ladite couche présentant une contrainte plus élevée qu'avant le recyclage, - pour la deuxième voie de recyclage, au moins une partie de la couche utile (3') contrainte, ladite couche utile (3') contrainte présentant une contrainte identique à celle précédant le recyclage.
  11. 11. Procédé selon l'une des revendications 9 ou 10, dans lequel la couche utile (3), obtenue après transformation du substrat donneur (1) lors de la deuxième étape (E2), présente une épaisseur comprise entre 10 et 100nm.
  12. 12. Procédé selon l'une des revendications 9 à 11, dans lequel : - la première étape (E1) comprend la fourniture d'un substrat (1) donneur, qui comprend une structure de confinement (23) comprenant une couche de confinement (25) semi-conducteur, ladite couche de confinement (25) présentant une composition chimique différente de la couche contrainte (5) constituée du troisième matériau, et - la quatrième étape (E4) consistant à transférer au moins une partie de la couche utile (3') contrainte du substrat donneur (1) vers le substrat receveur (8) comprend les étapes consistant à: introduire (E41) des ions (24) dans le substrat donneur (1), coller (E42) le substrat donneur (1) et le substrat receveur (8) soumettre (E43) le substrat donneur (1) et le substrat receveur (8) à un traitement thermique comprenant une élévation de la température, au cours duquel la couche de confinement (25) attirent les ions (24) pour les concentrer dans ladite couche de confinement (25), et- détacher (E44) le substrat donneur (1) du substrat receveur (8) par fracture au niveau de ladite couche de confinement (25).
  13. 13. Procédé selon la revendication 12, dans lequel l'introduction des ions 5 (24) dans le substrat donneur (1) est effectuée par immersion du substrat donneur (1) dans un plasma comprenant lesdits ions.
  14. 14. Procédé selon l'une des revendications 9 à 11, dans lequel l'étape consistant à transférer au moins une partie de la couche utile (3') contrainte 10 du substrat donneur (1) vers le substrat receveur (8) comprend les étapes consistant à: - créer une zone (20) de fragilisation dans le substrat donneur (1), - coller le substrat donneur (1) et le substrat (8) receveur, et - opérer une fracture au niveau de ladite zone (20) de fragilisation, 15 pour détacher le substrat donneur (1) du substrat receveur (8).
  15. 15. Procédé selon l'une des revendications 9 à 14, consistant à appliquer cycliquement les deuxième, troisième, quatrième et cinquième étapes pour la fabrication d'une pluralité de substrats receveurs (8) comprenant chacun 20 une couche utile (3') contrainte non poreuse et constituée d'au moins un matériau semi-conducteur, à partir d'un substrat (1) donneur fourni à la première étape.
FR1155573A 2011-06-23 2011-06-23 Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux Pending FR2977074A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1155573A FR2977074A1 (fr) 2011-06-23 2011-06-23 Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux
TW101117611A TW201301506A (zh) 2011-06-23 2012-05-17 製造含有多孔矽之半導體底材之方法
PCT/IB2012/001220 WO2012176044A1 (fr) 2011-06-23 2012-06-11 Procédé de fabrication d'un substrat semi-conducteur comprenant du silicium poreux

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1155573A FR2977074A1 (fr) 2011-06-23 2011-06-23 Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux

Publications (1)

Publication Number Publication Date
FR2977074A1 true FR2977074A1 (fr) 2012-12-28

Family

ID=46456945

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1155573A Pending FR2977074A1 (fr) 2011-06-23 2011-06-23 Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux

Country Status (3)

Country Link
FR (1) FR2977074A1 (fr)
TW (1) TW201301506A (fr)
WO (1) WO2012176044A1 (fr)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040067622A1 (en) * 2002-09-18 2004-04-08 Takeshi Akatsu Wafer with a relaxed useful layer and method of forming the wafer
US20040115900A1 (en) * 2002-12-13 2004-06-17 Taiwan Semiconductor Manufacturing Company Method of fabricating a wafer with strained channel layers for increased electron and hole mobility for improving device performance
US20040157409A1 (en) * 2002-07-09 2004-08-12 Bruno Ghyselen Transfer of a thin layer from a wafer comprising a buffer layer
WO2005064654A1 (fr) * 2003-12-26 2005-07-14 Canon Kabushiki Kaisha Substrat semi-conducteur, procede permettant de produire ce substrat et dispositif semi-conducteur
US20060118870A1 (en) * 2004-12-08 2006-06-08 Samsung Electronics Co., Ltd. Structure of strained silicon on insulator and method of manufacturing the same
WO2010025218A2 (fr) * 2008-08-28 2010-03-04 The Regents Of The University Of California Substrats semi-conducteurs composites pour transfert de couche de dispositif à film mince

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040157409A1 (en) * 2002-07-09 2004-08-12 Bruno Ghyselen Transfer of a thin layer from a wafer comprising a buffer layer
US20040067622A1 (en) * 2002-09-18 2004-04-08 Takeshi Akatsu Wafer with a relaxed useful layer and method of forming the wafer
US20040115900A1 (en) * 2002-12-13 2004-06-17 Taiwan Semiconductor Manufacturing Company Method of fabricating a wafer with strained channel layers for increased electron and hole mobility for improving device performance
WO2005064654A1 (fr) * 2003-12-26 2005-07-14 Canon Kabushiki Kaisha Substrat semi-conducteur, procede permettant de produire ce substrat et dispositif semi-conducteur
US20060118870A1 (en) * 2004-12-08 2006-06-08 Samsung Electronics Co., Ltd. Structure of strained silicon on insulator and method of manufacturing the same
WO2010025218A2 (fr) * 2008-08-28 2010-03-04 The Regents Of The University Of California Substrats semi-conducteurs composites pour transfert de couche de dispositif à film mince

Also Published As

Publication number Publication date
TW201301506A (zh) 2013-01-01
WO2012176044A1 (fr) 2012-12-27

Similar Documents

Publication Publication Date Title
FR2842349A1 (fr) Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
EP1922752B1 (fr) Procede de report d'une couche mince sur un support
EP1058946A1 (fr) Procede de formation de cavites dans un substrat semiconducteur, par implantation d'atomes
EP1733423A1 (fr) TRAITEMENT THERMIQUE D’AMELIORATION DE LA QUALITE D’UNE COUCHE MINCE PRELEVEE
EP0763849A1 (fr) Procédé de fabrication de films minces à matériau semi-conducteur
EP1653504A1 (fr) Structure composite à forte dissipation thermique
FR2816445A1 (fr) Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2880988A1 (fr) TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
FR2855909A1 (fr) Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
FR2903808A1 (fr) Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
WO2003032384A1 (fr) Procede de fabrication de couches minces contenant des microcomposants
FR2842350A1 (fr) Procede de transfert d'une couche de materiau semiconducteur contraint
FR2844634A1 (fr) Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon
FR2977075A1 (fr) Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur
FR2977073A1 (fr) Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement
EP1786025B1 (fr) Procédé de formation de couches non-contraintes
FR2977070A1 (fr) Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux, et substrat semi-conducteur
FR2851847A1 (fr) Relaxation d'une couche mince apres transfert
FR2851848A1 (fr) Relaxation a haute temperature d'une couche mince apres transfert
FR2977074A1 (fr) Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux
EP2701185B1 (fr) PROCÉDÉ DE TRANSFERT D'UN FILM D'InP
EP3939078A1 (fr) Procede de transfert d'une couche utile sur une substrat support
FR2884046A1 (fr) Procede de fabrication de substrat, et substrat
WO2022117930A2 (fr) Substrat donneur pour le transfert d'une couche mince et procede de transfert associe
WO2023143818A1 (fr) Procede de transfert d'une couche mince sur un substrat support

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20130109