FR2888975A1 - Procede de securisation pour la protection de donnees - Google Patents

Procede de securisation pour la protection de donnees Download PDF

Info

Publication number
FR2888975A1
FR2888975A1 FR0507766A FR0507766A FR2888975A1 FR 2888975 A1 FR2888975 A1 FR 2888975A1 FR 0507766 A FR0507766 A FR 0507766A FR 0507766 A FR0507766 A FR 0507766A FR 2888975 A1 FR2888975 A1 FR 2888975A1
Authority
FR
France
Prior art keywords
integrated circuit
circuit board
shield
matrix
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0507766A
Other languages
English (en)
Other versions
FR2888975B1 (fr
Inventor
Alain Peytavy
Alexandre Croguennec
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rambus Inc
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Priority to FR0507766A priority Critical patent/FR2888975B1/fr
Priority to US11/256,124 priority patent/US7791898B2/en
Priority to CN2006800325295A priority patent/CN101258552B/zh
Priority to PCT/US2006/024161 priority patent/WO2007018761A2/fr
Priority to BRPI0613561-7A priority patent/BRPI0613561A2/pt
Priority to KR1020087003789A priority patent/KR20080033418A/ko
Priority to TW095126522A priority patent/TWI388048B/zh
Publication of FR2888975A1 publication Critical patent/FR2888975A1/fr
Application granted granted Critical
Publication of FR2888975B1 publication Critical patent/FR2888975B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G06K19/07381—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit with deactivation or otherwise incapacitation of at least a part of the circuit upon detected tampering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0275—Security details, e.g. tampering prevention or detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)

Abstract

Procédé et dispositif de sécurisation de données comprenant une carte de circuit imprimé 30 et un circuit intégré ayant chacun une couche de tracé conducteur protégée par une couche de bouclier électrique. Toute manipulation illicite de n'importe quel côté du dispositif provoque la perturbation d'un courant traversant une couche de tracé conducteur utilisée en tant que bouclier électrique. Cela amène un circuit de sécurité à effacer les données stockées dans le circuit intégré et à arrêter le flux de données entre la carte de circuit imprimé et le circuit intégré.

Description

PROCEDE DE SECURISATION POUR LA PROTECTION DE DONNEES
La présente invention concerne des dispositifs et des procédés de sécurisation de données.
Il existe actuellement un besoin de sécurisation des données et des logiciels. Par exemple, dans les terminaux bancaires, des données sont saisies en utilisant un clavier tactile ou elles sont dérivées d'un lecteur de cartes (par exemple, un lecteur de cartes magnétiques). Ces données sont utilisées pour effectuer une transaction sécurisée. La sécurité est nécessaire à une telle transaction et l'accès aux données doit être protégé.
Pour garantir l'absence de manipulation illicite, de vol ou d'autres accès aux données sans autorisation, les données sont couramment cryptées avant leur transmission.
Néanmoins, il reste possible d'accéder aux données ou aux logiciels avant le cryptage, comme en accédant aux conducteurs d'un circuit intégré auquel les données non cryptées sont envoyées en premier.
Dans l'art antérieur, un maillage tridimensionnel a été utilisé comme enceinte d'un ensemble de circuits intégrés pour empêcher toute manipulation illicite. Par exemple, le brevet américain N 6 646 565 décrit un dispositif de sécurisation de circuits électroniques dans lequel un dispositif électronique est encastré entre une première carte de circuit et une seconde carte de circuit ayant chacune une couche conductrice en serpentin. Un circuit de détection de manipulation illicite est connecté à la couche conductrice pour détecter toute manipulation illicite de circuit. L'ensemble du dispositif est enveloppé dans un maillage. Toute manipulation illicite des cartes de circuits ou du maillage est détectée par détection d'une perturbation d'un courant traversant une couche de sécurité dans les cartes de circuits et dans le maillage. Cette perturbation de courant signale à un système de sécurité qu'il faut effacer les données sensibles pour qu'elles ne soient pas interceptées. D'autres dispositifs similaires de l'art antérieur correspondent en particulier aux brevets américains N 4 593 384; 4 691 350; et 4 807 284.
Le brevet américain N 5 406 630 décrit un dispositif de circuit intégré (IC) protégé contre les manipulations illicites. L'emballage et le couvercle sont en métaux lourds pour empêcher le rayonnement par rayons X et la détection infrarouge du fonctionnement de la puce.
Cela fournit de manière efficace un bouclier électrique protégeant le fonctionnement du circuit intégré.
Le brevet américain N 6 396 400 décrit un système de sécurisation pour protéger un dispositif de stockage de données. Le dispositif de stockage de données est enveloppé dans un premier boîtier, qui est monté à l'intérieur d'un second boîtier duquel il est séparé par un certain nombre de structures de support. Le vide est fait dans un interstice entre le premier boîtier et le second boîtier. Toute brèche dans le second boîtier provoque un changement de pression. Le changement de pression est détecté par un capteur qui signale au dispositif de stockage de données d'intervenir pour protéger les données contre toute manipulation illicite.
Ces dispositifs décrits sont complexes et chers. En variante, des solutions plus simples sont recherchées.
Un dispositif et un procédé de protection de données utilisent une matrice de grilles de contact sans broche au fond d'une cavité sur une carte de circuit imprimé. L'emballage de la matrice de grilles doit avoir un circuit intégré hébergeant des circuits supplémentaires. L'emballage de ce circuit intégré comprend une couche diélectrique et une couche conductrice au-dessous de la couche diélectrique. De manière similaire, la carte de circuit comprend également une couche conductrice utilisée en tant que couche de bouclier électrique. La carte de circuit imprimé et le circuit intégré de la matrice de grilles au fond d'une cavité ont un courant introduit à travers la couche conductrice sur chaque dispositif respectif. Si une manipulation illicite est détectée par une perturbation du courant, il est ordonné à la puce de brouiller ou effacer les données sur la puce pour en empêcher l'accès.
Brève description des dessins
La figure 1 est une coupe transversale d'un circuit intégré positionné sur une carte de circuit imprimé.
La figure 2 est un organigramme d'un mode de réalisation du processus de sécurisation.
La figure 3 est une vue en coupe transversale d'un autre mode de réalisation représentant un circuit intégré et une carte de circuit intégré.
La figure 4a est une vue de dessus d'un tracé en serpentin ayant deux contacts de billes.
La figure 4b est une vue de dessus d'un tracé en serpentin alternatif ayant deux contacts de billes.
La figure 5a est une vue de dessus d'un premier mode de réalisation d'un tracé en serpentin à deux réseaux, chaque réseau ayant deux contacts de billes.
La figure 5b est une vue de dessus d'un deuxième mode de réalisation d'un tracé en serpentin à deux réseaux, chaque réseau ayant deux contacts de billes.
La figure 5c est une vue de dessus d'un troisième mode de réalisation d'un tracé en serpentin à deux réseaux, chaque réseau ayant deux contacts de billes.
La figure 6 est une vue de dessus d'un tracé en serpentin ayant deux contacts de billes, le tracé s'étendant dans deux couches.
La figure 7a est une vue de dessus d'un premier mode de réalisation d'un tracé en serpentin à deux réseaux, chaque réseau ayant deux contacts de billes, les réseaux occupant deux couches.
La figure 7b est une vue de dessus d'un deuxième mode de réalisation d'un tracé en serpentin à deux réseaux, chaque réseau ayant deux contacts de billes, les réseaux occupant deux couches.
Dans le mode de réalisation exemplaire illustré de la figure 1, un circuit intégré sécurisé a une protection de sécurité permettant de l'utiliser pour des transactions sécurisées. Dans ce mode de réalisation, une matrice de grilles de billes au fond d'une cavité intégrée au circuit 20 est positionnée sur une carte de circuit imprimé 30. Le circuit intégré 20 comprend des billes 14 sur la matrice de grilles de billes. La cavité 18 fait face vers le bas en direction de la carte de circuit imprimé 30. Une broche de fil 16 à l'intérieur de la cavité 18 n'est donc pas accessible pour effectuer une manipulation illicite sans perforer l'emballage du circuit intégré ou la carte de circuit.
L'emballage du circuit intégré comprend une couche de bouclier électrique 12. La couche 10 est une couche diélectrique (comme de l'époxy noir ou un matériau similaire). La couche 10 protège le bouclier électrique contre toute manipulation illicite physique sans inversion de traitement préalable. Au-dessous de cette couche de bouclier 12 se trouve une couche de conducteur 13, par exemple une couche de cuivre plaqué. La couche 13 est une couche conductrice utilisée pour l'acheminement d'autres signaux. La couche 12 est constituée d'un tracé en serpentin. Cette couche de conducteur 12 est connectée à un circuit de supervision, à une source de courant et à la mémoire du circuit intégré. En cas de manipulation illicite du circuit intégré, notamment par perforation ou par toute autre interférence, le circuit de sécurité est déclenché pour effacer les données sur le circuit intégré 20. D'une manière similaire, la carte de circuit imprimé 30 comprend une couche diélectrique 34. Si le courant est interrompu ou en cas de manipulation illicite, le dispositif de sécurité efface les données pour qu'il soit impossible d'y accéder.
Dans l'exemple illustré, un circuit intégré de matrice de grilles de billes est utilisé. D'autres matrices de contact, comme une matrice de grilles de colonnes, peuvent être utilisées en variante. Il est préféré que la matrice de conducteurs ne contienne pas de broche (il s'agit alors d'une matrice sans broche). Les broches s'étendant dans et/ou à travers une carte de circuit intégré nuisent à la capacité de protection du signal sur les conducteurs.
Le circuit intégré qui est mis dans un emballage sécurisé est conçu pour intégrer un circuit spécifique qui entraîne la couche de sécurité de circuit intégré 12 et la couche de sécurité de carte de circuit imprimé 32.
Ce circuit vérifie si l'intégrité du circuit n'a pas été compromise ou sujette à manipulation illicite.
Sur la figure 2, l'organigramme de la caractéristique de sécurité en fonctionnement est similaire au fonctionnement des dispositifs de l'art antérieur dans lesquels une combinaison de multiples cartes de circuits imprimés et de polymère de maillage est utilisée, même si le dispositif de la présente invention est significativement différent de l'art antérieur. Pendant le fonctionnement de sécurité en continu à l'opération 70, le courant traversant le système de sécurité est surveillé. La tension détectée à n'importe quel moment donné peut être comparée à une consigne de tension connue pour déterminer si la tension est attendue et cohérente avec les niveaux de tension précédents. A l'opération 72, une logique vérifie si le courant a été perturbé. Si tel n'est pas le cas, la logique ordonne la poursuite de l'opération 70 dans laquelle le circuit de sécurité est surveillé. Si l'opération 72 ne détecte pas de manipulation illicite du circuit (indiquée par une perturbation du courant), l'opération 74 est entamée, et une mesure de sécurité est initiée pour protéger les données. En règle générale, cette mesure de sécurité consiste à effacer les données.
En ce qui concerne la figure 3, une coupe transversale d'un circuit intégré alternatif et d'une carte de circuit est représentée. Ce dispositif comprend un circuit intégré 43 monté sur carte de circuit 41. L'emballage 40 empêche l'examen physique du bouclier de sécurité sousjacent. Le matériau d'emballage peut être de l'époxy noir ou un autre matériau similaire.
Le bouclier de sécurité du circuit intégré 42 est intégré dans l'emballage 40. Ce bouclier de sécurité peut être n'importe quel moyen conducteur qui peut être surveillé par un circuit de sécurité pour permettre la détection de toute manipulation illicite. Un tracé en serpentin est une mise en oeuvre de bouclier de sécurité. Des connexions conductrices 44 sont attachées aux bords extérieurs du bouclier de sécurité 42; elles se connectent à la couche 64, laquelle est connectée à l'élément conducteur 46 qui se termine à la bille 50. Les éléments conducteurs 44, 46 et la bille 50 de la matrice de grilles de billes fournissent un bouclier continu sur le côté conducteur de manière à ce que toute manipulation physique illicite de la puce puisse être détectée par le circuit de sécurité. Les éléments conducteurs 44 et 46 sont connectés à la couche 64 de manière à ce que d'autres signaux puissent être envoyés sur la couche 64. Il s'agit notamment de signaux émanant du dispositif 62 envoyés à travers les connexions 60, de signaux émanant de la bille 51 envoyés à travers la connexion 57, et de signaux émanant de la bille 53 envoyés à travers la connexion 55.
Les connecteurs de billes 50 sont connectés à l'élément conducteur 52 sur la carte de circuit imprimé 41. Cet élément conducteur est connecté à la couche de bouclier de sécurité 54 sur la carte de circuit imprimé.
La combinaison des éléments conducteurs 44, 46 et de la bille 50 fournit une barrière conductrice continue qui protège contre l'invasion latérale du circuit intégré alors que l'élément conducteur 52 (auquel la bille 50 est couplée de manière conductrice) fournit la même sorte de barrière pour la carte de circuit 41. Le bouclier de sécurité 54 sur la carte de circuit imprimé 41 et le bouclier électrique 42 sur le circuit intégré 43 complètent cette protection de sécurité de manière à ce qu'une enveloppe de sécurité soit formée pour protéger tous les côtés avec un bouclier conducteur. Toute manipulation illicite de ce bouclier est détectée par un circuit de sécurité qui prend alors la mesure appropriée (par exemple, l'effacement des données sensibles sur la puce et l'interdiction de la transmission de données à partir de la carte de circuit imprimé). L'emballage 40 empêche l'inspection physique du bouclier électrique 42 et des éléments conducteurs latéraux 44 et 46.
Un certain nombre d'éléments à l'intérieur de cette enveloppe de sécurité peuvent porter des données sensibles. La bille 53 est connectée à la couche 58 sur la carte de circuit imprimé 41. Des données sensibles peuvent être portées sur la carte de circuit au niveau de la couche 58, transmises à travers les billes 53, transportées sur la couche de circuit intégré 64 et portées sur le dispositif 62 ou sur les connexions conductrices 60. Tous les éléments contenus dans la cavité interne 61 sont protégés par l'enveloppe de sécurité, comme le sont les éléments internes à l'intérieur du circuit intégré 43 et la carte de circuit imprimé 41 à l'intérieur de l'enveloppe de sécurité. La même approche peut être utilisée avec différents circuits intégrés et d'autres éléments (comme des affichages, des claviers) sur la même carte de circuit imprimé.
Les boucliers de sécurité peuvent être produits avec un certain nombre de conceptions différentes. Par exemple, des conceptions de boucliers en serpentin à une seule couche, à un seul réseau et à deux billes sont représentés sur les figures 4a, 4b. Sur la figure 4a, aux extrémités du tracé 80 se trouvent les voies 81, 83. Sur la figure 4b, aux extrémités du tracé 82 se trouvent les voies 84, 85. Sur ces deux figures, le bouclier de sécurité forme une seule couche jusqu'à l'emplacement des voies 81, 83, 84, 85, où des éléments conducteurs s'étendent jusqu'à un contact de voie. Les billes peuvent être à un emplacement central, à un emplacement de bord ou à une certaine combinaison d'emplacements. Le tracé conducteur peut avoir un profil en spirale ou un profil régulier de va-et-vient, à titre d'exemple simplement.
Un certain nombre de conceptions de bouclier à une seule couche et à deux réseaux sont représentées sur les figures 5a, 5b et 5c. Sur la figure 5a, le premier tracé de réseau 90 comprend deux voies 90a, 90b et un deuxième tracé de réseau 92 se termine au niveau des voies 92a, 92b. De manière similaire, sur la figure 5b, le premier tracé de réseau 94 a des voies 94a, 94b, et un deuxième tracé 96 se termine au niveau des voies 96a, 96b. Sur la figure 5c, le premier tracé 100 se termine au niveau des voies 100a, 100b aux extrémités du tracé et le deuxième tracé 98 se termine au niveau des voies 98a, 98b. Dans ces trois exemples, la longueur du tracé s'étend sur un plan unique, alors que les voies sont connectées à travers un chemin conducteur descendant sur les côtés du circuit intégré.
La figure 6 illustre un dispositif de sécurité en serpentin à un seul réseau et à deux couches. Le tracé 102 se termine au niveau des voies 102a, 102b. Une connexion à travers une épaisseur de l'emballage permet au tracé en serpentin d'inclure les sections 102c et 102d, qui sont dans des couches différentes (c'est-à-dire, au- 2888975 10 dessus ou au- dessous) du reste du tracé en serpentin. Les figures 7a, 7b illustrent des dispositifs de sécurité en serpentin à deux couches et à deux réseaux. Sur la figure 7a, une première couche comprend un premier tracé 104 qui se termine au niveau des voies 104a, 104b. Dans une deuxième couche, un deuxième tracé 106 se termine au niveau des voies 106a, 106b. Les voies peuvent s'étendre à travers des connecteurs vers un emplacement de surface sur le circuit intégré, comme cela est représenté sur la figure 3. Sur la figure 7b, chacun des tracés est similaire au tracé de la figure 6. Le tracé 108 se termine au niveau des voies 108a, 108b. Les sections 108c, 108d du tracé 108 s'étendent dans une couche différente de la couche contenant le reste du tracé 108. Le tracé 110 se termine au niveau des voies 110a, 110b. Les sections 110c, 110d du tracé 110 s'étendent dans la couche contenant les sections les plus longues du tracé 108. De nombreuses autres configurations possibles pour le bouclier électrique existent.
Lorsque le circuit intégré contenant le bouclier de sécurité de la présente invention est monté sur une carte de circuit imprimé, une alimentation électrique externe est fournie sur la puce. Cela permet de stocker des données sensibles sur la puce. Le courant électrique alimente également le circuit de sécurité, le courant traversant le circuit de sécurité étant continuellement surveillé. Le circuit intégré peut recevoir des communications sensibles et associer des données sensibles à la carte de circuit. Le stockage d'informations sur le circuit intégré et le maintien de la sécurité sur la puce peuvent être assurés par une alimentation électrique sur pile de la carte de circuit 2888975 11 imprimé. Une alimentation électrique sur le secteur peut être utilisée pour transférer par le courant des informations sensibles du circuit intégré à la carte de circuit, et à travers toute la carte.
2888975 12

Claims (10)

REVENDICATIONS
1. Procédé comprenant les étapes consistant à : a) fournir une carte de circuit imprimé (30) comprenant un premier bouclier électrique et des pastilles de contact de surface; b) fournir une matrice de grilles de conducteurs sans broche dans un circuit intégré (43) sous emballage comprenant un deuxième bouclier électrique sur un côté du circuit intégré (43) à l'opposé des contacts dans ladite matrice de grilles de conducteurs dans une orientation vers le bas de la cavité, le circuit intégré (43) étant en contact avec ladite carte de circuit imprimé (30) ; c) introduire le courant à travers ledit premier bouclier électrique et ledit second bouclier électrique; d) surveiller ledit courant traversant ledit premier bouclier électrique et ledit second bouclier électrique; et e) arrêter la transmission des données transmises entre ledit circuit intégré (43) sous emballage et ladite carte de circuit imprimé (30) lorsque ladite surveillance détecte une perturbation dans ledit courant.
2. Procédé selon la revendication 1, comprenant en outre une étape suivante consistant à : f) effacer les données sensibles stockées sur ledit 25 circuit intégré (43) sous emballage lorsque ladite perturbation dans ledit courant est détectée.
3. Dispositif de sécurisation de circuit intégré comprenant: une carte de circuit imprimé (30) ; 2888975 13 un premier bouclier électrique sur ladite carte de circuit imprimé (30) ; un circuit intégré (43) de matrice de contact sans broche adapté pour être monté sur ladite carte de circuit 5 imprimé (30) ; un second bouclier électrique sur ledit circuit intégré (43) ; des voies s'étendant entre ledit premier bouclier électrique et ledit second bouclier électrique de manière à ce qu'une enveloppe de sécurité soit formée; et un circuit de sécurité configuré pour surveiller le courant traversant ladite enveloppe de sécurité et pour intervenir pour sécuriser les données si une manipulation illicite est détectée.
4. Dispositif selon la revendication 3, dans lequel ledit circuit intégré (43) est une matrice de grilles de billes.
5. Dispositif selon la revendication 3, dans lequel ledit 20 circuit intégré (43) est une matrice de grilles de colonnes.
6. Dispositif selon la revendication 4, dans lequel ledit circuit intégré (43) est une matrice de grilles de billes 25 en bas d'une cavité.
7. Dispositif selon la revendication 5, dans lequel ledit circuit intégré (43) est une matrice de grilles de colonnes en bas d'une cavité.
8. Dispositif selon la revendication 3, dans lequel ladite seconde couche de bouclier électrique est un tracé en serpentin.
2888975 14
9. Dispositif selon la revendication 8, dans lequel ledit tracé en serpentin est contenu à l'intérieur d'une couche dudit circuit intégré (43).
10. Dispositif selon la revendication 8, dans lequel ledit tracé en serpentin comprend au moins deux réseaux sur au moins deux couches dudit circuit intégré (43).
FR0507766A 2005-07-21 2005-07-21 Procede de securisation pour la protection de donnees Expired - Fee Related FR2888975B1 (fr)

Priority Applications (7)

Application Number Priority Date Filing Date Title
FR0507766A FR2888975B1 (fr) 2005-07-21 2005-07-21 Procede de securisation pour la protection de donnees
US11/256,124 US7791898B2 (en) 2005-07-21 2005-10-21 Security apparatus
PCT/US2006/024161 WO2007018761A2 (fr) 2005-07-21 2006-06-20 Procede de securite pour la protection de donnees
BRPI0613561-7A BRPI0613561A2 (pt) 2005-07-21 2006-06-20 método de segurança para proteção de dados
CN2006800325295A CN101258552B (zh) 2005-07-21 2006-06-20 用于数据保护的安全方法及装置
KR1020087003789A KR20080033418A (ko) 2005-07-21 2006-06-20 데이터 보호를 위한 보안 방법
TW095126522A TWI388048B (zh) 2005-07-21 2006-07-20 積體電路防護裝置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0507766A FR2888975B1 (fr) 2005-07-21 2005-07-21 Procede de securisation pour la protection de donnees

Publications (2)

Publication Number Publication Date
FR2888975A1 true FR2888975A1 (fr) 2007-01-26
FR2888975B1 FR2888975B1 (fr) 2007-09-07

Family

ID=36177629

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0507766A Expired - Fee Related FR2888975B1 (fr) 2005-07-21 2005-07-21 Procede de securisation pour la protection de donnees

Country Status (5)

Country Link
US (1) US7791898B2 (fr)
CN (1) CN101258552B (fr)
BR (1) BRPI0613561A2 (fr)
FR (1) FR2888975B1 (fr)
TW (1) TWI388048B (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008156568A1 (fr) * 2007-06-12 2008-12-24 Itt Manufacturing Enterprises, Inc. Grille de protection et de détection de circuit intégré
WO2010058094A1 (fr) * 2008-11-21 2010-05-27 Innova Card Dispositif de protection d'un boitier de circuit intégré électronique contre les intrusions par voie physique ou chimique
WO2011003636A1 (fr) * 2009-07-07 2011-01-13 International Business Machines Corporation Structure de verrouillage multicouche et procédé associé, destiné à la protection de clés et de codes cryptographiques

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898413B2 (en) * 2007-01-25 2011-03-01 Verifone, Inc. Anti-tamper protected enclosure
US7710286B1 (en) 2007-03-30 2010-05-04 Maxim Integrated Products, Inc. Intrusion detection using a conductive material
US7923830B2 (en) * 2007-04-13 2011-04-12 Maxim Integrated Products, Inc. Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
US7868441B2 (en) * 2007-04-13 2011-01-11 Maxim Integrated Products, Inc. Package on-package secure module having BGA mesh cap
US7615416B1 (en) 2007-08-31 2009-11-10 Maxim Integrated Products, Inc. Secure package with anti-tamper peripheral guard ring
US7898090B1 (en) 2007-09-28 2011-03-01 Ixys Ch Gmbh General purpose ball grid array security cap
US7812428B2 (en) * 2007-12-05 2010-10-12 Atmel Rousset S.A.S. Secure connector grid array package
US8552566B1 (en) 2008-05-30 2013-10-08 Maxim Integrated Products, Inc. Integrated circuit package having surface-mount blocking elements
US20100123469A1 (en) * 2008-11-19 2010-05-20 Edward Craig Hyatt System and method for protecting circuit boards
US8030722B1 (en) * 2009-03-04 2011-10-04 Amkor Technology, Inc. Reversible top/bottom MEMS package
US8115283B1 (en) 2009-07-14 2012-02-14 Amkor Technology, Inc. Reversible top/bottom MEMS package
US8089331B2 (en) * 2009-05-12 2012-01-03 Raytheon Company Planar magnetic structure
US8593824B2 (en) * 2010-10-27 2013-11-26 Verifone, Inc. Tamper secure circuitry especially for point of sale terminal
US9641026B2 (en) * 2011-06-08 2017-05-02 Alstom Technology Ltd. Enhanced communication infrastructure for hierarchical intelligent power distribution grid
US8965590B2 (en) 2011-06-08 2015-02-24 Alstom Grid Inc. Intelligent electrical distribution grid control system data
US9281689B2 (en) 2011-06-08 2016-03-08 General Electric Technology Gmbh Load phase balancing at multiple tiers of a multi-tier hierarchical intelligent power distribution grid
US8434158B2 (en) * 2011-08-29 2013-04-30 Maxim Integrated Products, Inc. Systems and methods for detecting and thwarting unauthorized access and hostile attacks on secured systems
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
KR20140034332A (ko) * 2012-08-14 2014-03-20 삼성전자주식회사 보안 장치 및 이를 구비하는 집적 회로
CN102858082B (zh) * 2012-09-26 2015-06-10 深圳市九思泰达技术有限公司 核心模块安全区防护结构
WO2014055064A1 (fr) * 2012-10-02 2014-04-10 Hewlett-Packard Development Company, L.P. Ensemble blindage de sécurité
CN103617908B (zh) * 2013-11-15 2015-11-04 福建鑫诺通讯技术有限公司 支付终端的键盘安全保护装置及方法
WO2015196450A1 (fr) 2014-06-27 2015-12-30 Microsoft Technology Licensing, Llc Système de protection de données en mode hors tension
US10423766B2 (en) 2014-06-27 2019-09-24 Microsoft Technology Licensing, Llc Data protection system based on user input patterns on device
US10372937B2 (en) 2014-06-27 2019-08-06 Microsoft Technology Licensing, Llc Data protection based on user input during device boot-up, user login, and device shut-down states
CN104201028B (zh) * 2014-09-30 2019-05-07 太阳神(珠海)电子有限公司 一种具有安全保密功能的薄膜按键结构及薄膜键盘
TWI592068B (zh) * 2014-10-31 2017-07-11 Mpi Corp Multilayer circuit board
US10007811B2 (en) 2015-02-25 2018-06-26 Private Machines Inc. Anti-tamper system
US9900769B2 (en) 2015-05-29 2018-02-20 Nagravision S.A. Methods and systems for establishing an encrypted-audio session
US10122767B2 (en) 2015-05-29 2018-11-06 Nagravision S.A. Systems and methods for conducting secure VOIP multi-party calls
US9891882B2 (en) 2015-06-01 2018-02-13 Nagravision S.A. Methods and systems for conveying encrypted data to a communication device
US10356059B2 (en) 2015-06-04 2019-07-16 Nagravision S.A. Methods and systems for communication-session arrangement on behalf of cryptographic endpoints
FR3037764B1 (fr) * 2015-06-16 2018-07-27 Ingenico Group Composant de protection de signaux sensibles, dispositif et procede correspondant
CN106409793B (zh) * 2015-07-29 2019-11-26 乾坤科技股份有限公司 具有电磁屏蔽结构的电子模组及其制造方法
TWI621378B (zh) 2015-07-29 2018-04-11 乾坤科技股份有限公司 具有電磁屏蔽結構的電子模組及其製造方法
US10049810B2 (en) 2015-11-09 2018-08-14 Raytheon Company High voltage high frequency transformer
CN106548986B (zh) * 2016-08-23 2019-01-29 天津大学 用于抗攻击芯片的安全封装结构及封装完整性检测方法
US10088642B2 (en) 2016-11-09 2018-10-02 International Business Machines Corporation Coaxial wire and optical fiber trace via hybrid structures and methods to manufacture
RU2734232C1 (ru) * 2017-01-27 2020-10-13 Аселсан Электроник Санайи Ве Тиджарет Аноним Ширкети Электронная система защиты зоны, содержащей конфиденциальную информацию
US9932221B1 (en) 2017-03-02 2018-04-03 Amkor Technology, Inc. Semiconductor package with multiple compartments
US10497650B2 (en) 2017-04-13 2019-12-03 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10672553B2 (en) 2017-05-10 2020-06-02 Raytheon Company High voltage high frequency transformer
WO2019089261A1 (fr) 2017-11-02 2019-05-09 Raytheon Company Capteur de garde multi-ghz pour détection d'intrusions physiques ou électromagnétiques dans une région gardée
US10157527B1 (en) 2017-11-28 2018-12-18 International Business Machines Corporation Embossed printed circuit board for intrusion detection
US10770410B2 (en) * 2018-08-03 2020-09-08 Arm Limited Circuit alteration detection in integrated circuits
US11638353B2 (en) * 2018-09-17 2023-04-25 Hutchinson Technology Incorporated Apparatus and method for forming sensors with integrated electrical circuits on a substrate
CN111694440A (zh) * 2019-03-13 2020-09-22 密克罗奇普技术公司 用于安全数据输入的键盘
US11493565B2 (en) * 2019-12-03 2022-11-08 International Business Machines Corporation Leakage characterization and management for electronic circuit enhancement
US11508667B1 (en) * 2019-12-17 2022-11-22 Xilinx, Inc. Embedded shield for protection of memory cells
FR3115125B1 (fr) * 2020-10-13 2023-12-15 Commissariat Energie Atomique Boitier-systeme electronique comprenant des faces laterales protegees
WO2023004531A1 (fr) * 2021-07-26 2023-02-02 京东方科技集团股份有限公司 Dispositif d'affichage et écran tactile
US11882645B2 (en) * 2021-10-22 2024-01-23 International Business Machines Corporation Multi chip hardware security module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998018102A1 (fr) * 1996-10-22 1998-04-30 Reinhard Posch Procede et dispositif pour proteger des unites de calcul electroniques, notamment des cartes a puce
EP0860882A2 (fr) * 1997-02-24 1998-08-26 General Instrument Corporation Ecrantage par fil de liaison pour circuit intégré en vue de la protection contre les manipulations non autorisées
US20050044403A1 (en) * 2003-07-22 2005-02-24 Samsung Electronics Co., Ltd. Detection circuit for a smart card

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3347483A1 (de) 1983-12-29 1985-07-11 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Vorrichtung zur sicherung geheimer informationen
US4593384A (en) 1984-12-21 1986-06-03 Ncr Corporation Security device for the secure storage of sensitive data
GB2182467B (en) 1985-10-30 1989-10-18 Ncr Co Security device for stored sensitive data
GB2195478B (en) 1986-09-24 1990-06-13 Ncr Co Security device for sensitive data
US4860351A (en) 1986-11-05 1989-08-22 Ibm Corporation Tamper-resistant packaging for protection of information stored in electronic circuitry
US4933898A (en) 1989-01-12 1990-06-12 General Instrument Corporation Secure integrated circuit chip with conductive shield
US5389738A (en) 1992-05-04 1995-02-14 Motorola, Inc. Tamperproof arrangement for an integrated circuit device
JP3036276B2 (ja) * 1993-01-22 2000-04-24 富士電機株式会社 電流検出器の一次線輪の構造
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5557502A (en) * 1995-03-02 1996-09-17 Intel Corporation Structure of a thermally and electrically enhanced plastic ball grid array package
US5639696A (en) 1996-01-31 1997-06-17 Lsi Logic Corporation Microelectronic integrated circuit mounted on circuit board with solder column grid array interconnection, and method of fabricating the solder column grid array
DE59914529D1 (de) 1998-08-18 2007-11-29 Infineon Technologies Ag Halbleiterchip mit oberflächenabdeckung
US6396400B1 (en) 1999-07-26 2002-05-28 Epstein, Iii Edwin A. Security system and enclosure to protect data contained therein
US6646565B1 (en) 2000-06-01 2003-11-11 Hewlett-Packard Development Company, L.P. Point of sale (POS) terminal security system
JP2004063664A (ja) * 2002-07-26 2004-02-26 Murata Mfg Co Ltd キャビティ付き多層セラミック基板
JP3835381B2 (ja) * 2002-09-04 2006-10-18 株式会社村田製作所 積層型電子部品
US6984785B1 (en) * 2003-10-27 2006-01-10 Asat Ltd. Thermally enhanced cavity-down integrated circuit package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998018102A1 (fr) * 1996-10-22 1998-04-30 Reinhard Posch Procede et dispositif pour proteger des unites de calcul electroniques, notamment des cartes a puce
EP0860882A2 (fr) * 1997-02-24 1998-08-26 General Instrument Corporation Ecrantage par fil de liaison pour circuit intégré en vue de la protection contre les manipulations non autorisées
US20050044403A1 (en) * 2003-07-22 2005-02-24 Samsung Electronics Co., Ltd. Detection circuit for a smart card

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008156568A1 (fr) * 2007-06-12 2008-12-24 Itt Manufacturing Enterprises, Inc. Grille de protection et de détection de circuit intégré
US7723998B2 (en) 2007-06-12 2010-05-25 Itt Manufacturing Enterprises, Inc. Integrated circuit protection and detection grid
WO2010058094A1 (fr) * 2008-11-21 2010-05-27 Innova Card Dispositif de protection d'un boitier de circuit intégré électronique contre les intrusions par voie physique ou chimique
FR2938953A1 (fr) * 2008-11-21 2010-05-28 Innova Card Dispositif de protection d'un boitier de circuit integre electronique contre les intrusions par voie physique ou chimique.
US8581251B2 (en) 2008-11-21 2013-11-12 Maxim Integrated Products, Inc. Device for protecting an electronic integrated circuit housing against physical or chemical ingression
WO2011003636A1 (fr) * 2009-07-07 2011-01-13 International Business Machines Corporation Structure de verrouillage multicouche et procédé associé, destiné à la protection de clés et de codes cryptographiques
US8938627B2 (en) 2009-07-07 2015-01-20 International Business Machines Corporation Multilayer securing structure and method thereof for the protection of cryptographic keys and code

Also Published As

Publication number Publication date
TW200709631A (en) 2007-03-01
BRPI0613561A2 (pt) 2011-01-18
CN101258552B (zh) 2012-05-30
FR2888975B1 (fr) 2007-09-07
CN101258552A (zh) 2008-09-03
US20070018334A1 (en) 2007-01-25
US7791898B2 (en) 2010-09-07
TWI388048B (zh) 2013-03-01

Similar Documents

Publication Publication Date Title
FR2888975A1 (fr) Procede de securisation pour la protection de donnees
US20230036441A1 (en) Protective semiconductor elements for bonded structures
KR20240036032A (ko) 접합된 구조물의 광학적 차단 보호 요소
US8836509B2 (en) Security device
EP1700256B1 (fr) Protection d'une puce de circuit intégré contenant des données confidentielles
EP2431911B1 (fr) Dispositif de protection d'un connecteur et d'un fil de communication d'un lecteur de carte à mémoire.
EP0800209B1 (fr) Dipositif de sécurité d'une pastille semi-conductrice
US9697380B2 (en) Electronic data security apparatus
EP1126358B1 (fr) Dispositif anti-intrusion
WO2010058094A1 (fr) Dispositif de protection d'un boitier de circuit intégré électronique contre les intrusions par voie physique ou chimique
US7701244B2 (en) False connection for defeating microchip exploitation
US8410583B2 (en) Security chip
EP2608641A1 (fr) Dispositif de protection d'un circuit imprimé électronique.
FR2978268A1 (fr) Systeme et procede pour securiser des donnees a proteger d'un equipement
WO2007018761A2 (fr) Procede de securite pour la protection de donnees
EP2241997A1 (fr) Lecteur de carte mémoire
WO2007019642A1 (fr) Agencement et système pour la détection de la falsification
FR2723806A1 (fr) Dispositif de clavier securise
FR2801999A1 (fr) Procede de protection physique de puces electroniques et dispositifs electroniques ainsi proteges
EP1365305B1 (fr) Enceinte anti-intrusion comprenant un maillage résistif
FR2848025A1 (fr) Protection d'un composant par nappe conductrice a contact aleatoire
EP3107358A1 (fr) Composant de protection de signaux sensibles, dispositif et procédé correspondant
FR2892544A1 (fr) Detection de tentative d'effraction sur une puce a travers sa structure support

Legal Events

Date Code Title Description
TP Transmission of property
TP Transmission of property

Owner name: INSIDE SECURE, FR

Effective date: 20121115

CA Change of address

Effective date: 20131112

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

CD Change of name or company name

Owner name: VERIMATRIX, FR

Effective date: 20191119

CA Change of address

Effective date: 20191209

TP Transmission of property

Owner name: RAMBUS INC., US

Effective date: 20200402

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 17

ST Notification of lapse

Effective date: 20230305