TWI621378B - 具有電磁屏蔽結構的電子模組及其製造方法 - Google Patents

具有電磁屏蔽結構的電子模組及其製造方法 Download PDF

Info

Publication number
TWI621378B
TWI621378B TW104124561A TW104124561A TWI621378B TW I621378 B TWI621378 B TW I621378B TW 104124561 A TW104124561 A TW 104124561A TW 104124561 A TW104124561 A TW 104124561A TW I621378 B TWI621378 B TW I621378B
Authority
TW
Taiwan
Prior art keywords
substrate
electronic module
electromagnetic shielding
shielding structure
item
Prior art date
Application number
TW104124561A
Other languages
English (en)
Other versions
TW201705853A (zh
Inventor
吳明哲
Original Assignee
乾坤科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 乾坤科技股份有限公司 filed Critical 乾坤科技股份有限公司
Priority to TW104124561A priority Critical patent/TWI621378B/zh
Priority to US14/970,218 priority patent/US10531558B2/en
Publication of TW201705853A publication Critical patent/TW201705853A/zh
Application granted granted Critical
Publication of TWI621378B publication Critical patent/TWI621378B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一種具有電磁屏蔽結構的電子模組及其製造方法，其方法包含下列步驟：提供一第一基板，其至少一表面上設置有至少一電子元件以及至少一接線墊；提供一第二基板，其中包含有一導體薄膜以及至少一微小導電凸塊，該微小導電凸塊相對應該接線墊之位置而設置於該導體薄膜之表面上；以及接合該第一基板與該第二基板，使該微小導電凸塊接觸至該接線墊而完成電性連接。

Description

具有電磁屏蔽結構的電子模組及其製造方法
本案係為一種具有電磁屏蔽結構的電子模組及其製造方法，尤指可應用於封裝製程中的具有電磁屏蔽結構的電子模組及其製造方法。
電磁屏蔽(electromagnetic shielding)是電子模組中不可或缺的設計，其目的是用以隔離高頻電磁信號對鄰近電路元件的干擾。尤其在電子模組越發輕薄短小的時代，電路元件之間的間距也是快速縮小中。因此，在極小的間距中完成電磁屏蔽的設計也是越發困難。
電磁屏蔽(electromagnetic shielding)以應用的領域來進行區分，可以分為電路板等級的屏蔽(Board-level Shielding)以及封裝等級的屏蔽(Package-level Shielding)。其中由於封裝等級的屏蔽的空間更小，於是順形屏蔽(Conformal Shielding)或是隔間屏蔽(compartment shielding)等技術手段被發展出來，其目的就是在狹小的空間中，達到電磁 屏蔽的效果。而如何利用簡單可靠的製程手段來達到在狹小的空間中完成電磁屏蔽的效果，係為發展本案之主要目的。
故本案主要是改善習知封裝技術的缺失，藉由構造上與製程上的巧思來達到在狹小的空間中完成電磁屏蔽的效果。
本發明主要目的在於提供一種具有電磁屏蔽結構的電子模組，其包含：一第一基板，其至少一表面上設置有至少一電子元件以及至少一接線墊；以及一第二基板，其中包含有一導體薄膜以及至少一微小導電凸塊，該微小導電凸塊位於該導體薄膜之表面上並接觸至該接線墊而完成電性連接。
根據上述構想，本案所述之具有電磁屏蔽結構的電子模組，其中該電子元件係使用表面黏著技術來安裝在該第一基板的上表面上之前，該接線墊已完成在該第一基板的上表面上，而該接線墊直接地或間接地電性連接至第一基板的下表面的一接地接腳。
根據上述構想，本案所述之具有電磁屏蔽結構的電子模組，其中該第一基板更包含至少一層間導線結構，係設置於該第一基板的材料中，該至少一個接線墊藉由該層間導線結構與該接地接腳電性連接。
根據上述構想，本案所述之具有電磁屏蔽結構的電子模組，其中該第一基板更包含一接地電位層，係設置於該第一基 板的上表面或其材料中，該至少一個接線墊藉由該層間導線結構或/及該接地電位層直接或間接地與該接地接腳電性連接。
根據上述構想，本案所述之具有電磁屏蔽結構的電子模組，其中該導體薄膜的內表面的該微小導電凸塊為導電材料，而利用印刷方法來完成於該導體薄膜的表面，該第一基板與該第二基板之間填充有一底部填充膠。
根據上述構想，本案所述之具有電磁屏蔽結構的電子模組，其中該第二基板中更包含一黏合片，該黏合片鋪在該導體薄膜的內表面，該黏合片上之該接線墊的相對應位置具有至少一孔洞，用以讓該微小導電凸塊透出。
根據上述構想，本案所述之具有電磁屏蔽結構的電子模組，其中該第二基板中更包含一絕緣層，該絕緣層鋪在該導體薄膜的外表面。
根據上述構想，本案所述之具有電磁屏蔽結構的電子模組，其中該微小導電凸塊緊密地在該電子模組的至少一週圍處排列，且彼此之間的距離小於1mm。
根據上述構想，本案所述之具有電磁屏蔽結構的電子模組，其中在該電子模組的至少一週圍處排列之該微小導電凸塊的截切面在電子模組的側邊露出，且由一保護層包覆。
根據上述構想，本案所述之具有電磁屏蔽結構的電子模組，其中該微小導電凸塊在該導體薄膜的內表面的寬度大於該微小導電凸塊遠離該導體薄膜的內表面處的寬度。
本案之另一方面係為一種具有電磁屏蔽結構的電子模組製造方法，其中包含下列步驟：提供一第一基板，其至少一表面上設置有至少一電子元件以及至少一接線墊；提供一第二基板，其中包含有一導體薄膜以及至少一微小導電凸塊，該微小導電凸塊相對應該接線墊之位置而設置於該導體薄膜之表面上；以及接合該第一基板與該第二基板，使該微小導電凸塊接觸至該接線墊而完成電性連接。
根據上述構想，本案所述之具有電磁屏蔽結構的電子模組製造方法，其中該電子元件係使用表面黏著技術來安裝在該第一基板的上表面上之前，該接線墊係已完成在該第一基板的上表面上，而該接線墊直接地或間接地電性連接至第一基板的下表面的一接地接腳。
根據上述構想，本案所述之具有電磁屏蔽結構的電子模組製造方法，其中該第一基板更包含至少一層間導線結構，係設置於該第一基板的材料中，該至少一個接線墊藉由該層間導線結構與該接地接腳電性連接。
根據上述構想，本案所述之具有電磁屏蔽結構的電子模組製造方法，其中該第一基板更包含一接地電位層，係設置於該第一基板的上表面或其材料中，該至少一個接線墊藉由該層間導線結構或/及該接地電位層直接或間接地與該接地接腳電性連接。
根據上述構想，本案所述之具有電磁屏蔽結構的電子模組製造方法，其中壓合該第一基板與該第二基板之方法，係包 含下列步驟：透過與該接線墊電性連接之該接地接腳來對該接線墊進行預加熱而達到讓接線墊預先軟化；以及將該第一基板與該第二基板進行對準後完成壓合，用以使該微小導電凸塊可以與相對應的該接線墊完成電性接觸。
根據上述構想，本案所述之具有電磁屏蔽結構的電子模組製造方法，其中壓合該第一基板與該第二基板之方法更包含下列步驟：於該第一基板與該第二基板間填充一底部填充膠。
根據上述構想，本案所述之具有電磁屏蔽結構的電子模組製造方法，其中該導體薄膜表面上的該微小導電凸塊係為導電材料，而利用印刷方法來完成於該導體薄膜的表面。
根據上述構想，本案所述之具有電磁屏蔽結構的電子模組製造方法，其中提供該第二基板之製造方法係包含下列步驟：提供一第一黏合片鋪在該導體薄膜的表面，該第一黏合片上之相對應位置留有至少一孔洞，用以讓該微小導電凸塊透出。
根據上述構想，本案所述之具有電磁屏蔽結構的電子模組製造方法，其中提供該第二基板之製造方法係包含下列步驟：提供一第二黏合片或一絕緣材料，該第二黏合片或絕緣材料鋪在該導體薄膜的外表面，形成一絕緣層。
根據上述構想，本案所述之具有電磁屏蔽結構的電子模組製造方法，其中該微小導電凸塊緊密地在該電子模組的至少一週圍處排列，且彼此之間的距離小於1mm。
根據上述構想，本案所述之具有電磁屏蔽結構的電子模組製造方法，其中更包含下列步驟：對該電子模組的週圍處之 該微小導電凸塊截切，使在週圍處之該微小導電凸塊的截切面在該電子模組的側邊露出；以及在該電子模組的側表面塗抹一保護層，該保護層包覆週圍處之該微小導電凸塊的截切面。
根據上述構想，本案所述之具有電磁屏蔽結構的電子模組製造方法，其中該微小導電凸塊在該導體薄膜的內表面的寬度大於該微小導電凸塊遠離該導體薄膜的內表面處的寬度。
11‧‧‧第一基板
110‧‧‧上表面
110b‧‧‧下表面
122a,122b‧‧‧微小導電凸塊
111‧‧‧電子元件
112‧‧‧接線墊
12‧‧‧導體薄膜
1120‧‧‧層間導線結構
1121‧‧‧接地電位層
119a~119f‧‧‧模組接腳
122‧‧‧微小導電凸塊
130‧‧‧球狀焊料
131‧‧‧焊料
132‧‧‧功能性接線墊
120‧‧‧內表面
123‧‧‧黏合片
1230‧‧‧孔洞
121‧‧‧外部表面
124‧‧‧絕緣層
21‧‧‧第二基板
30‧‧‧底部填充膠
4,4b‧‧‧模組元件
41a‧‧‧接地接線墊
41b~41f‧‧‧接線墊
40‧‧‧系統PCB主板
50‧‧‧保護層
圖1a~1c，其係本案為改善習知技藝缺失所發展出來，關於一種具有電磁屏蔽(electromagnetic shielding)結構的電子模組的製造方法示意圖。
圖1d，其係本案另一電子模組(裝置)的結構示意圖。
圖2a~2b，其係本案技術手段中關於微小導電凸塊的布局示意圖。
體現本案特徵與優點的一些典型實施例將在後段的說明中詳細敘述。應理解的是本案能夠在不同的樣態上具有各種的變化，其皆不脫離本案的範圍，且其中的說明及圖式在本質上係當作說明之用，而非用以限制本案。
請參見圖1a~1c，其係本案為改善習知技藝缺失所發展出來，關於一種具有電磁屏蔽(electromagnetic shielding)結構的電子模組(裝置)的製造方法示意圖，其中主要包含下列步 驟：首先，圖1a中表示出本案係提供一第一基板11，並於第一基板11至少一表面上完成有電子模組所需之電子元件111，而一個或多個的電子元件111係可以用表面黏著技術(Surface-mount technology，簡稱為SMT)來安裝在該第一基板11的上表面110上，使電子元件111的接腳焊接於該第一基板11的上表面110上的功能性接線墊132。而在進行表面黏著技術(SMT)之前，第一基板11的上表面110上已可完成後續製程所需的接線墊112。而該接線墊112較佳的設計是可以透過層間導線結構1120而電性連接至一接地電位層1121，即複數個接線墊112的至少其中一個接線墊112藉由層間導線結構1120或/及接地電位層1121直接或間接地與接地接腳(例如圖中的模組接腳119a)電性連接，其中接地電位層1121可以設置於第一基板11的上表面110或其材料中，而該第一基板11係可為常見的硬式印刷電路板、可撓印刷電路板或是其他電路承載基板。第一基板11的底部完成有多個模組接腳(module pin)119a~119f，其中包含非接地接腳(例如電源接腳、資料接腳)與接地接腳，而其中部份模組接腳透過層間導線結構1120可與接線墊112完成直接或間接地電性接觸，用以當作整個模組所需的接地接腳(例如圖中的模組接腳119a)。
接著如圖1b之所示，其係先提供有一導體薄膜12，例如常見的銅箔等金屬薄膜，當然也可以是其它可以加工成薄膜的導體材料。而該導體薄膜12的尺寸大概與上述第一基板11的尺寸相仿，然後再於導體薄膜12形成微小導電凸塊(bump)，主要 可視第一基板11的上表面110上接線墊112的位置分佈來相對應設置微小導電凸塊122，該微小導電凸塊122可以是以銀膠之導電材料，再利用印刷方法來完成於導體薄膜12的內表面120。另外，為能確保該導體薄膜12不會不當地與電子元件111接觸，更可以於導體薄膜12的內表面120鋪上黏合片(Prepreg，簡稱PP)123，但可以在黏合片123上之相對應位置留有孔洞1230，用以讓微小導電凸塊122可以透出。於本實施例中，微小導電凸塊122在導體薄膜12的內表面120的寬度大於微小導電凸塊122遠離導體薄膜12的內表面120處的寬度，可以使其在準壓合製程時，微小導電凸塊122較容易與接線墊112對準，且結構強度較佳。黏合片的材料為可軟化的膠材，例如單純之樹酯(環氧樹酯(epoxy)、聚酰亞胺(polyimide))、樹酯與玻璃纖維(fiber)之摻合物、陶瓷材料(ceramic)、或玻璃(glass)。當然，也可以在導體薄膜12的外部表面121上也鋪上例如黏合片或絕緣材料形成絕緣層124，用以將導體薄膜12完整包覆而形成一第二基板21，確保與外界的物體絕緣。而於一些實施例中，當然也可以先形成絕緣層124與導體薄膜12，然後再於導體薄膜12形成微小導電凸塊122，其相對應該接線墊之位置而設置，接續在導體薄膜12的內表面120鋪上黏合片123，其中導體薄膜12與黏合片123是利用熱壓的方式黏合。於一些實施例中，加熱後軟化的黏合片123可以不預留孔洞1230，直接壓合，利用微小導電凸塊122來穿透黏合片123，進而產生黏合片123的孔洞1230。
再請參見圖1c，其係將上述的第一基板11與第二基板21進行對準壓合製程，用以使透過孔洞1230透出的微小導電凸塊122可以與相對應的接線墊112完成電性接觸。而上述之對準壓合製程可以利用印刷電路板壓合製程來完成。另外，利用印刷微小導電凸塊122的同時，也可以印刷出用以完成隔間的導電凸塊牆(其剖面構造與微小導電凸塊122相近，故不再另外畫出)，如此一來，也可以應用在隔間屏蔽(compartment shielding)的技術手段中。再者，由於接線墊112最後都會透過層間導線結構1120，例如孔洞(via)，而共同電性連接至一接地電位層1121，因此，在壓合過程中便可以利用接地電位層1121來對該接線墊112進行預加熱而達到讓接線墊112預先軟化以利接合之便，例如利用加熱器與第一基板11下方處的接地接腳(例如圖中的模組接腳119a)接觸，使加熱器的熱能經由接地接腳(例如圖中的模組接腳119a)、層間導線結構1120、接地電位層1121等傳遞到第一基板11上方處的接線墊112。而為了能讓接合效果與隔離效果更完善，本案還可以在使用焊料131將電子元件111焊接(接合)到第一基板11的上表面110上之後，接續進行填膠製程，在第一基板11與第二基板21之間填充底部填充膠(Underfill)30，該底部填充膠30可以利用環氧樹脂(Epoxy)為主要材料。於本實施例中，模組接腳119a~119f的下方處更包含球狀焊料130，例如錫、錫銀、錫銅等錫合金之焊料，在對準壓合製程之後，進行植球製程，將球狀焊料130接合於每一個模組接腳119a~119f的下表面110b。該電子模組焊在系統PCB主板40時，該電子模組的接地接腳 (例如圖中的模組接腳119a)會對應與系統PCB主板40的接地接線墊(grounding pad)41a連性接合，模組接腳(module pin)中其他的非接地接腳119b~119f，例如電源接腳、資料接腳、接地接腳，會與系統PCB主板40的對應功能的接線墊41b~41f電性接合。
請參見圖1d，其係本案另一電子模組(裝置)的結構示意圖，於上述步驟之後，為使電子模組更小，其製造方法更包含切割步驟，用以對電子模組的週圍處之微小導電凸塊122a,122b截切，使電子模組的週圍處邊線向內縮小，電子模組的側邊露出被截切的該微小導電凸塊122a,122b。接續步驟：在電子模組的上表面、側表面塗抹保護層50。選用保護層50的厚度小於微小導電凸塊122a,122b時，所以電子模組的整體尺寸可以更小。於一些實施例中，導體薄膜12的外部表面121可以不包含絕緣層124(未圖示)。
另外，再請參見圖2a，其係本案技術手段中關於微小導電凸塊122的布局上視示意圖，主要表示出在模組元件4的週圍處，微小導電凸塊122是以緊密的方式完成排列，例如週圍處的微小導電凸塊122彼此之間的距離小於1mm，如此將可使得電磁波不會在模組元件4的側邊處傳遞進出，達成側邊屏蔽的效果。模組元件4內側更可以利用微小導電凸塊122緊密的方式排列，區隔出至少兩個區域。請參見圖2b，其係本案技術手段中關於微小導電凸塊122的另一布局上視示意圖，圖2b與圖2a不同之處在於，圖2b所示之週圍處的微小導電凸塊122未全部排滿，因為該模組元件4b中只有局部區域需要有電磁屏蔽的功效。
綜上所述，本文提出之具有電磁屏蔽(electromagnetic shielding)結構之電子模組(裝置)以及其封裝方法，其所達成之功效增進將可以利用簡單可靠的製程手段來達到在狹小的空間中完成電磁屏蔽的效果，進而達到發展本案之主要目的。另外，本案得由熟知此技術之人士任施匠思而為諸般修飾，然皆不脫如附申請專利範圍所欲保護者。

Claims (24)

  1. 一種具有電磁屏蔽結構的電子模組，其包含：一第一基板，其至少一表面上設置有至少一電子元件以及至少一接線墊，該第一基板的底面至少具有一接地接腳與一非接地接腳，該接地接腳電性連接至該接線墊；以及一第二基板，該第二基板與該第一基板包覆該電子元件於其間，該第二基板其中包含有一導體薄膜、一可軟化的封裝材料以及至少一微小導電凸塊，該微小導電凸塊位於該導體薄膜之表面上並穿過該可軟化的封裝材料而接觸至該接線墊而完成電性連接，使該接地接腳經由該微小導電凸塊電性連接到該導體薄膜，且該第二基板與該第一基板分別位於該電子模組的最上處及最下處，該可軟化的封裝材料包覆該電子元件。
  2. 如申請專利範圍第1項所述之具有電磁屏蔽結構的電子模組，其中該電子元件係使用表面黏著技術來安裝在該第一基板的上表面上之前，該接線墊已完成在該第一基板的上表面上，而該接線墊直接地或間接地電性連接至第一基板的下表面的一接地接腳。
  3. 如申請專利範圍第2項所述之具有電磁屏蔽結構的電子模組，其中該第一基板更包含至少一層間導線結構，係設置於該第一基板的材料中，該至少一個接線墊藉由該層間導線結構與該接地接腳電性連接。
  4. 如申請專利範圍第3項所述之具有電磁屏蔽結構的電子模組，其中該第一基板更包含一接地電位層，係設置於該第一基板的 上表面或其材料中，該至少一個接線墊藉由該層間導線結構或/及該接地電位層直接或間接地與該接地接腳電性連接。
  5. 如申請專利範圍第1項所述之具有電磁屏蔽結構的電子模組，其中該導體薄膜的內表面的該微小導電凸塊為導電材料，而利用印刷方法來完成於該導體薄膜的表面，該第一基板與該第二基板之間填充有一底部填充膠來包覆該電子元件的底部。
  6. 如申請專利範圍第1項所述之具有電磁屏蔽結構的電子模組，其中該該可軟化的封裝材料為一黏合片，該黏合片鋪在該導體薄膜的內表面，該黏合片上之該接線墊的相對應位置具有至少一孔洞，用以讓該微小導電凸塊透出。
  7. 如申請專利範圍第1項所述之具有電磁屏蔽結構的電子模組，其中該第二基板中更包含一絕緣層，該絕緣層鋪在該導體薄膜的外表面。
  8. 如申請專利範圍第1項所述之具有電磁屏蔽結構的電子模組，其中該微小導電凸塊緊密地在該電子模組的至少一週圍處排列，且彼此之間的距離小於1mm。
  9. 如申請專利範圍第8項所述之具有電磁屏蔽結構的電子模組，其中在該電子模組的至少一週圍處排列之該微小導電凸塊的截切面在電子模組的側邊露出，且由一保護層包覆，該微小導電凸塊的截切面連接到該保護層，其中該保護層順形塗抹在該電子模組的側邊。
  10. 如申請專利範圍第1項所述之具有電磁屏蔽結構的電子模組，其中該微小導電凸塊在該導體薄膜的內表面的寬度大於該微 小導電凸塊遠離該導體薄膜的內表面處的寬度，該第一基板與該第二基板的包覆尺寸大小實質上一樣，組合後該第一基板與該第二基板的側邊截切面整齊。
  11. 一種具有電磁屏蔽結構的電子模組製造方法，其中包含下列步驟：提供一第一基板，其至少一表面上設置有至少一電子元件以及至少一接線墊，該第一基板的底面至少具有一接地接腳與一非接地接腳，該接地接腳電性連接至該接線墊；提供一第二基板，其中包含有一導體薄膜、一可軟化的封裝材料以及至少一微小導電凸塊，該微小導電凸塊相對應該接線墊之位置而設置於該導體薄膜之表面上；以及接合該第一基板與該第二基板，兩者包覆該電子元件於其間，使該微小導電凸塊穿過該可軟化的封裝材料而接觸至該接線墊而完成電性連接，且該第二基板與該第一基板分別位於該電子模組的最上處及最下處，該可軟化的封裝材料包覆該電子元件。
  12. 如申請專利範圍第11項所述之具有電磁屏蔽結構的電子模組製造方法，其中該電子元件係使用表面黏著技術來安裝在該第一基板的上表面上之前，該接線墊係已完成在該第一基板的上表面上，而該接線墊直接地或間接地電性連接至第一基板的下表面的一接地接腳。
  13. 如申請專利範圍第12項所述之具有電磁屏蔽結構的電子裝置製造方法，其中該第一基板更包含至少一層間導線結構，係 設置於該第一基板的材料中，該至少一個接線墊藉由該層間導線結構與該接地接腳電性連接。
  14. 如申請專利範圍第13項所述之具有電磁屏蔽結構的電子裝置製造方法，其中該第一基板更包含一接地電位層，係設置於該第一基板的上表面或其材料中，該至少一個接線墊藉由該層間導線結構或/及該接地電位層直接或間接地與該接地接腳電性連接。
  15. 如申請專利範圍第12項所述之具有電磁屏蔽結構的電子模組製造方法，其中壓合該第一基板與該第二基板之方法，係包含下列步驟：透過與該接線墊電性連接之該接地接腳來對該接線墊進行預加熱而達到讓接線墊預先軟化；以及將該第一基板與該第二基板進行對準後完成壓合，用以使該微小導電凸塊可以與相對應的該接線墊完成電性接觸。
  16. 如申請專利範圍第15項所述之具有電磁屏蔽結構的電子模組製造方法，其中壓合該第一基板與該第二基板之方法更包含下列步驟：於該第一基板與該第二基板間填充一底部填充膠來包覆該電子元件的底部。
  17. 如申請專利範圍第11項所述之具有電磁屏蔽結構的電子模組製造方法，其中該導體薄膜表面上的該微小導電凸塊係為導電材料，而利用印刷方法來完成於該導體薄膜的表面。
  18. 如申請專利範圍第11項所述之具有電磁屏蔽結構的電子模組製造方法，其中提供該第二基板之製造方法係包含下列步驟： 提供一第一黏合片所完成之該可軟化的封裝材料鋪在該導體薄膜的表面，該第一黏合片上之相對應位置留有至少一孔洞，用以讓該微小導電凸塊透出。
  19. 如申請專利範圍第18項所述之具有電磁屏蔽結構的電子模組製造方法，其中提供該第二基板之製造方法係包含下列步驟：提供一第二黏合片或一絕緣材料，該第二黏合片或絕緣材料鋪在該導體薄膜的外表面，形成一絕緣層。
  20. 如申請專利範圍第11項所述之具有電磁屏蔽結構的電子模組製造方法，其中該微小導電凸塊緊密地在該電子模組的至少一週圍處排列，且彼此之間的距離小於1mm。
  21. 如申請專利範圍第20項所述之具有電磁屏蔽結構的電子模組製造方法，其中更包含下列步驟：對該電子模組的週圍處之該微小導電凸塊截切，使在週圍處之該微小導電凸塊的截切面在該電子模組的側邊露出；以及在該電子模組的側表面塗抹一保護層，該保護層包覆週圍處之該微小導電凸塊的截切面。
  22. 如申請專利範圍第11項所述之具有電磁屏蔽結構的電子模組製造方法，其中該微小導電凸塊在該導體薄膜的內表面的寬度大於該微小導電凸塊遠離該導體薄膜的內表面處的寬度，該第一基板與該第二基板的包覆尺寸大小實質上一樣，組合後該第一基板與該第二基板的側邊截切面整齊。
  23. 如申請專利範圍第11項所述之具有電磁屏蔽結構的電子模組製造方法，其中在接合該第一基板與該第二基板的步驟之前，先對該可軟化的封裝材料加熱，使該可軟化的封裝材料軟化。
  24. 如申請專利範圍第23項所述之具有電磁屏蔽結構的電子模組製造方法，其中在接合該第一基板與該第二基板的步驟之前，先使用熱壓的方式接合該可軟化的封裝材料以及具有該微小導電凸塊在該表面之該導體薄膜來製作該第二基板，使該可軟化的封裝材料軟化。
TW104124561A 2015-07-29 2015-07-29 具有電磁屏蔽結構的電子模組及其製造方法 TWI621378B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104124561A TWI621378B (zh) 2015-07-29 2015-07-29 具有電磁屏蔽結構的電子模組及其製造方法
US14/970,218 US10531558B2 (en) 2015-07-29 2015-12-15 Electronic module having electromagnetic shielding structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104124561A TWI621378B (zh) 2015-07-29 2015-07-29 具有電磁屏蔽結構的電子模組及其製造方法

Publications (2)

Publication Number Publication Date
TW201705853A TW201705853A (zh) 2017-02-01
TWI621378B true TWI621378B (zh) 2018-04-11

Family

ID=57886611

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104124561A TWI621378B (zh) 2015-07-29 2015-07-29 具有電磁屏蔽結構的電子模組及其製造方法

Country Status (2)

Country Link
US (1) US10531558B2 (zh)
TW (1) TWI621378B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206451500U (zh) * 2017-02-06 2017-08-29 京东方科技集团股份有限公司 显示装置控制单元和显示装置

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
US20050011656A1 (en) * 2003-07-16 2005-01-20 Maxwell Technologies, Inc., A Delaware Corporation Packaging of semiconductor devices for increased reliability
JP2005251889A (ja) * 2004-03-03 2005-09-15 Matsushita Electric Ind Co Ltd 立体的電子回路装置
US20060214278A1 (en) * 2005-03-24 2006-09-28 Nokia Corporation Shield and semiconductor die assembly
US20070018334A1 (en) * 2005-07-21 2007-01-25 Alain Peytavy Security method for data protection
US20070038865A1 (en) * 2005-07-27 2007-02-15 International Business Machines Corporation Tamper-proof caps for large assembly
US20080251905A1 (en) * 2007-04-13 2008-10-16 Zilog, Inc. Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
US20090146267A1 (en) * 2007-12-05 2009-06-11 Atmel Corporation Secure connector grid array package
TW200934342A (en) * 2008-01-25 2009-08-01 Ibiden Co Ltd Multilayer wiring board and its manufacturing method
US20090284947A1 (en) * 2008-05-19 2009-11-19 Stanley Craig Beddingfield Integrated circuit package having integrated faraday shield
US20100027225A1 (en) * 2007-05-02 2010-02-04 Murata Manufacturing Co., Ltd. Component-embedded module and manufacturing method thereof
US20100127396A1 (en) * 2008-11-26 2010-05-27 Freescale Semiconductor, Inc. Integrated circuit module and method of packaging same
US20100182765A1 (en) * 2009-01-21 2010-07-22 Delphi Technologies, Inc. Rf/emi shield
US20110037169A1 (en) * 2009-08-12 2011-02-17 Stats Chippac, Ltd. Semiconductor Device and Method of Dual-Molding Die Formed on Opposite Sides of Build-Up Interconnect Structures
US7898090B1 (en) * 2007-09-28 2011-03-01 Ixys Ch Gmbh General purpose ball grid array security cap
TW201125089A (en) * 2009-10-14 2011-07-16 Fujitsu Ltd Semiconductor device and manufacturing method thereof
US20120161279A1 (en) * 2010-12-22 2012-06-28 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Integrated Passive Device Over Semiconductor Die with Conductive Bridge and Fan-Out Redistribution Layer
US20140048913A1 (en) * 2012-08-17 2014-02-20 Samsung Electronics Co., Ltd. Electronic devices including emi shield structures for semiconductor packages and methods of fabricating the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399426B1 (en) * 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP4766831B2 (ja) * 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法
JP4456503B2 (ja) * 2004-12-24 2010-04-28 富士通メディアデバイス株式会社 電子部品の製造方法
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
TWI611439B (zh) 2010-07-23 2018-01-11 乾坤科技股份有限公司 線圈元件
US9826630B2 (en) * 2014-09-04 2017-11-21 Nxp Usa, Inc. Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
US20050011656A1 (en) * 2003-07-16 2005-01-20 Maxwell Technologies, Inc., A Delaware Corporation Packaging of semiconductor devices for increased reliability
JP2005251889A (ja) * 2004-03-03 2005-09-15 Matsushita Electric Ind Co Ltd 立体的電子回路装置
US20060214278A1 (en) * 2005-03-24 2006-09-28 Nokia Corporation Shield and semiconductor die assembly
US20070018334A1 (en) * 2005-07-21 2007-01-25 Alain Peytavy Security method for data protection
US20070038865A1 (en) * 2005-07-27 2007-02-15 International Business Machines Corporation Tamper-proof caps for large assembly
US20080251905A1 (en) * 2007-04-13 2008-10-16 Zilog, Inc. Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
US20100027225A1 (en) * 2007-05-02 2010-02-04 Murata Manufacturing Co., Ltd. Component-embedded module and manufacturing method thereof
US7898090B1 (en) * 2007-09-28 2011-03-01 Ixys Ch Gmbh General purpose ball grid array security cap
US20090146267A1 (en) * 2007-12-05 2009-06-11 Atmel Corporation Secure connector grid array package
TW200934342A (en) * 2008-01-25 2009-08-01 Ibiden Co Ltd Multilayer wiring board and its manufacturing method
US20090284947A1 (en) * 2008-05-19 2009-11-19 Stanley Craig Beddingfield Integrated circuit package having integrated faraday shield
US20100127396A1 (en) * 2008-11-26 2010-05-27 Freescale Semiconductor, Inc. Integrated circuit module and method of packaging same
US20100182765A1 (en) * 2009-01-21 2010-07-22 Delphi Technologies, Inc. Rf/emi shield
US20110037169A1 (en) * 2009-08-12 2011-02-17 Stats Chippac, Ltd. Semiconductor Device and Method of Dual-Molding Die Formed on Opposite Sides of Build-Up Interconnect Structures
TW201125089A (en) * 2009-10-14 2011-07-16 Fujitsu Ltd Semiconductor device and manufacturing method thereof
US20120161279A1 (en) * 2010-12-22 2012-06-28 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Integrated Passive Device Over Semiconductor Die with Conductive Bridge and Fan-Out Redistribution Layer
US20140048913A1 (en) * 2012-08-17 2014-02-20 Samsung Electronics Co., Ltd. Electronic devices including emi shield structures for semiconductor packages and methods of fabricating the same

Also Published As

Publication number Publication date
TW201705853A (zh) 2017-02-01
US10531558B2 (en) 2020-01-07
US20170034903A1 (en) 2017-02-02

Similar Documents

Publication Publication Date Title
JP4103549B2 (ja) 多層配線基板の製造方法及び多層配線基板
CN100444374C (zh) 印刷电路板和包括印刷电路板的电子设备
JP2008226945A (ja) 半導体装置およびその製造方法
US9099450B2 (en) Package structure and method for manufacturing same
JP5604876B2 (ja) 電子装置及びその製造方法
JPWO2009104506A1 (ja) プリント配線板、電子装置及びその製造方法
CN103839897B (zh) 集成电路封装及制造方法
JP4854770B2 (ja) プリント基板ユニット及び電子機器
JPWO2011030542A1 (ja) 電子部品モジュールおよびその製造方法
CN103681358B (zh) 芯片封装基板和结构及其制作方法
TWI559464B (zh) 封裝模組及其基板結構
TWI621378B (zh) 具有電磁屏蔽結構的電子模組及其製造方法
JP6467775B2 (ja) 部品内蔵基板の製造方法
JP2008218758A (ja) 電子回路実装構造体
KR102235811B1 (ko) 반도체 장치, 반도체 적층모듈구조, 적층모듈구조 및 이들의 제조방법
JP4849926B2 (ja) 半導体装置及び半導体装置の製造方法
TW201220999A (en) Printed circuit board and method for manufacturing the same
US20110024173A1 (en) Ball grid array printed circuit board, package structure, and fabricating method thereof
TWI596718B (zh) 電路模組封裝結構及其封裝方法
JP5257518B2 (ja) 基板製造方法および樹脂基板
KR100972589B1 (ko) 가스배출수단을 구비한 ｂｇａ용 인쇄회로기판
CN106409793B (zh) 具有电磁屏蔽结构的电子模组及其制造方法
JP6525319B2 (ja) シート状コイル部品とシート状コイル部品の実装体およびシート状コイル部品の実装方法
JP3844079B2 (ja) 半導体装置の製造方法
US20140183249A1 (en) Substrate processing device and method of manufacturing the same