FR2819632A1 - Circuit integre comportant un dispositif analogique de stockage de charges, et procede de fabrication - Google Patents

Circuit integre comportant un dispositif analogique de stockage de charges, et procede de fabrication Download PDF

Info

Publication number
FR2819632A1
FR2819632A1 FR0100419A FR0100419A FR2819632A1 FR 2819632 A1 FR2819632 A1 FR 2819632A1 FR 0100419 A FR0100419 A FR 0100419A FR 0100419 A FR0100419 A FR 0100419A FR 2819632 A1 FR2819632 A1 FR 2819632A1
Authority
FR
France
Prior art keywords
trench
substrate
layer
transistor
box
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0100419A
Other languages
English (en)
Other versions
FR2819632B1 (fr
Inventor
Olivier Menut
Yvon Gris
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0100419A priority Critical patent/FR2819632B1/fr
Priority to US10/466,145 priority patent/US7115933B2/en
Priority to PCT/FR2002/000054 priority patent/WO2002056370A1/fr
Priority to EP02710090A priority patent/EP1350267A1/fr
Publication of FR2819632A1 publication Critical patent/FR2819632A1/fr
Application granted granted Critical
Publication of FR2819632B1 publication Critical patent/FR2819632B1/fr
Priority to US11/533,939 priority patent/US7470585B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Le circuit intégré, comprenant un dispositif semiconducteur de stockage de charges comportant au moins un transistor de commande T et un condensateur de stockage TRC. Le dispositif comprend un substrat comportant une région inférieure contenant au moins une tranchée capacitive enterrée TRC formant ledit condensateur de stockage, et un caisson CS situé au-dessus de ladite région inférieure de substrat. Le transistor de commande T est réalisé dans et sur le caisson et ladite tranchée capacitive est située sous le transistor et est en contact avec le caisson

Description

<Desc/Clms Page number 1>
Circuit intégré comportant un dispositif analogique de stockage de charges, et procédé de fabrication
L'invention concerne les circuits intégrés, et plus particulièrement les dispositifs analogiques de stockage de charges, en particulier des points mémoire analogiques ou des capteurs lumineux.
Les mémoires électroniques fonctionnent habituellement avec deux niveaux logiques 1 et 0. Dans le cas d'une mémoire dynamique à accès aléatoire (mémoire DRAM), ces niveaux correspondent à l'état chargé ou non d'un condensateur. La lecture du point mémoire est destructrice de l'état de ce point mémoire car on utilise les charges stockées dans le condensateur comme signal de lecture. En outre, pour des raisons de densité du point mémoire, la valeur capacitive du condensateur est faible, et il est alors impossible de différencier plusieurs niveaux de charge du condensateur. De plus la charge du condensateur, en raison des divers courants de fuite associés aux dispositifs de commande, décroît et n'est pas stable au cours du temps.
Un point mémoire de type DRAM doit pour des raisons de densité être le plus petit possible. Il est constitué d'un transistor d'accès commandant la charge ou la décharge d'un condensateur. Ce condensateur doit d'une part présenter une valeur capacitive maximale et d'autre part occuper une surface minimale. Actuellement le condensateur est réalisé soit dans le substrat en silicium soit dans les couches supérieures d'interconnexion du circuit intégré.
Dans le premier cas le condensateur est situé à côté du transistor d'accès. Dans le deuxième cas, le condensateur occupe un volume important au dessus du transistor, volume qui ne peut pas être utilisé pour réaliser des interconnexions du circuit intégré.
Dans ces deux cas, la densité du point mémoire, c'est-à-dire son encombrement, s'en trouve affectée.
L'invention vise à apporter une solution à ce problème.
<Desc/Clms Page number 2>
Un but de l'invention est de proposer un dispositif présentant une surface minimale et capable de stocker des charges, d'offrir une très longue durée de rétention des charges stockées, de permettre la lecture des charges stockées sans perte de l'information ainsi que l'évaluation de la quantité de charges stockées de façon analogique.
L'un des buts de l'invention est ainsi de proposer l'utilisation d'un tel dispositif en tant que point mémoire analogique offrant une lecture non destructrice de l'information mémorisée.
L'invention a encore pour but de proposer l'utilisation d'un tel
Figure img00020001

dispositif, une fois matricé, en tant que capteur d'image permettant de CD transformer une image lumineuse en information électrique analogique. Une telle transformation n'est pas destructrice de l'empreinte de l'image, ce qui permet au niveau du capteur d'effectuer des opérations élémentaires comme la superposition de deux images.
L'invention propose donc un circuit intégré, comprenant un dispositif semiconducteur de stockage de charges comportant au moins un transistor de commande et un condensateur de stockage. Selon une caractéristique générale de l'invention, le dispositif comprend un substrat comportant une région inférieure contenant au moins une tranchée capacitive enterrée formant ledit condensateur de stockage, et un caisson situé au-dessus de ladite région inférieure de substrat. Le transistor de commande est réalisé dans et sur le caisson et ladite tranchée capacitive est située sous le transistor et est en contact avec le caisson.
En d'autre termes, le dispositif selon l'invention est un transistor avec un condensateur de type tranchée enterrée située non pas à côté du transistor mais sous le transistor. L'encombrement est donc réduit. La première électrode du condensateur est le substrat et la deuxième électrode est un conducteur remplissant la tranchée. Ce condensateur est situé au-dessous du caisson du transistor de commande, et est relié à ce caisson par contact direct entre l'électrode interne du condensateur et le caisson. La surface de la jonction caisson-substrat est réduite par la présence du condensateur enterré.
<Desc/Clms Page number 3>
Selon un mode de réalisation, le substrat est formé de silicium, et la tranchée capacitive comporte une zone interne de silicium dopé, partiellement enveloppée d'une paroi isolante séparant latéralement ladite zone interne du substrat, et surmontée d'une zone supérieure de silicium dopé, cette zone supérieure étant en contact avec le caisson du transistor.
Selon un mode de réalisation, le substrat a une conductivité de type N, la zone interne et la zone supérieure de la tranchée capacitive
Figure img00030001

ont une conductivité de type P, et les régions de source et de drain du r > transistor ont une conductivité de type N tandis que le caisson a une conductivité de type P.
Le dispositif peut être utilisé en tant que point mémoire analogique, ou bien en tant que capteur lumineux.
Dans ce dernier cas, selon un mode de réalisation, le dispositif de stockage comporte plusieurs transistors de commande adjacents respectivement associés à plusieurs tranchées capacitives enterrées, de façon à former un capteur lumineux dont chaque pixel est formé d'un transistor et de la tranchée associée.
Les procédés de fabrication des composants semiconducteurs peuvent détruire la continuité cristalline de la surface d'une partie du substrat initial semiconducteur monocristallin. C'est notamment le cas lors de la réalisation d'une tranchée. Le substrat semiconducteur présente, à l'endroit de la tranchée, un matériau différent sans structure cristalline. En conséquence la surface de la partie du substrat occupée par la tranchée, est inutilisable pour réaliser des dispositifs semiconducteurs.
L'invention permet également d'apporter une solution à ce problème.
Un but de l'invention est de permettre la réalisation d'un substrat monocristallin autorisant la formation ultérieure d'une couche épitaxiale de silicium exempte de défauts cristallins et dans laquelle on réalisera le ou les transistors de commande du dispositif.
L'invention propose donc également un procédé de fabrication d'un circuit intégré comprenant un dispositif semiconducteur de stockage de
<Desc/Clms Page number 4>
charges comportant un transistor de commande et un condensateur de stockage. Selon une caractéristique générale de l'invention, a) on élabore un substrat initial monocristallin présentant localement une tranchée capacitive débouchant à la surface du substrat initial et formant une discontinuité du réseau cristallin, b) on évide le substrat initial au niveau de la tranchée, c) on amorphise le réseau cristallin en périphérie de l'évidemment, d) on dépose sur la structure obtenue à l'étape précédente une couche de matière amorphe ayant la même composition chimique que celle du substrat initial, e) on effectue un recuit thermique de la structure obtenue à l'étape précédente afin de recristalliser la matière amorphe en continuité avec le réseau monocristallin du substrat initial, f) on fait croître par épitaxie une couche supérieure de substrat, g) on définit dans ladite couche supérieure de substrat, un caisson situé au-dessus et au contact de la tranchée capacitive, et on réalise le transistor de commande dans et sur ledit caisson.
Selon un mode de mise en oeuvre, le procédé comprend, préalablement ou postérieurement à l'étape e), une étape d'aplanissement de surface, par exemple un polissage mécano-chimique.
La définition du caisson comporte par exemple la réalisation de zones d'isolation, une implantation et un recuit.
Selon un mode de mise en oeuvre, l'étape d'amorphisation comporte une implantation ionique localisée autour de l'évidemment par une opération de masquage.
Selon un mode de mise en oeuvre, dans l'étape a), on dépose successivement sur le substrat initial une première couche d'un premier matériau et une deuxième couche d'un deuxième matériau, puis on grave une tranchée que l'on remplit avec un matériau de remplissage, et dans l'étape b), on effectue une gravure sélective vis-à-vis de ladite deuxième couche, de la première couche et d'une partie supérieure du matériau de remplissage de la tranchée, de façon à former des cavités
<Desc/Clms Page number 5>
latérales et ledit évidemment au niveau de la discontinuité cristalline, et on retire ladite deuxième couche.
Dans l'étape a), le remplissage de la tranchée comprend avantageusement les étapes suivantes : - on tapisse les parois de la tranchée avec de l'oxyde par oxydation thermique ;
Figure img00050001

- on dépose du silicium polycristallin fortement dopé dans la tranchée de manière à la remplir ; - on grave le silicium polycristallin déposé précédemment de manière à ce que le niveau de remplissage de la tranchée soit en dessous de la surface du substrat initial.
D'autres avantages et caractéristique de l'invention apparaîtront à l'examen de la description détaillée de modes de réalisation et de mise en oeuvre, nullement limitatifs, et des dessins annexés sur lesquels les figures la à li illustrent schématiquement les principales étapes d'un procédé selon l'invention ainsi que des modes de réalisation d'un dispositif de stockage selon l'invention.
Le substrat de départ du procédé de l'invention, ou substrat initial, est illustré sur la figure la et comporte ici une tranchée. Le substrat initial 1 est ici dopé N. La tranchée peut être réalisée, selon une mise en oeuvre du procédé de l'invention, par dépôt dans un premier temps d'une couche d'oxyde de silicium 2 sur le substrat initial en silicium monocristallin 1. L'épaisseur de cette couche 2 peut varier entre 0, 01 micron et 1 micron, et est de préférence de l'ordre de 2000 .
On dépose ensuite sur l'oxyde 2 une couche de nitrure de silicium 3. L'épaisseur de cette couche 3 peut également varier entre 0, 01 micron et 1 micron, et est également de préférence de l'ordre de 2000 .
On grave ensuite, de manière classique, tout d'abord le nitrure 3 et l'oxyde 2, puis finalement le silicium monocristallin du substrat 1 à l'aide d'une opération de photo-lithographie, pour former la tranchée 4.
<Desc/Clms Page number 6>
Figure img00060001
La tranchée 4 a une profondeur de 6m environ et une largeur, de préférence inférieure à lum, par exemple égale à 0, 3um.
On effectue ensuite une oxydation thermique contrôlée de manière à déposer sur les parois de la tranchée 4 une couche d'oxyde de silicium 8 d'épaisseur comprise entre 40 et 1000 Â, de préférence entre 50 et 300 À. on obtient le dispositif illustré à la figure la.
On dépose ensuite sur la plaquette et de manière à remplir la
Figure img00060002

tranchée 4, du silicium polycristallin 9 fortement dopé P+. Le dopage du silicium est réalisé in situ.
On obtient un dispositif tel qu'illustré à la figure lb.
On grave ensuite le silicium polycristallin 9, déposé précédemment, au moins de manière à le retirer de la surface de la plaquette. Par ailleurs, cette gravure est menée jusqu'à ce que le niveau du silicium polycristallin dans la tranchée 4 soit en dessous de la surface du substrat initial 1.
L'étape suivante consiste en une désoxydation contrôlée, essentiellement de manière à former sous la couche de nitrure de silicium 3 deux cavités latérales de largeur donnée dans la couche d'oxyde 2 comme l'illustre la figure le. On retire également une partie de l'oxyde de silicium 8 dans la tranchée 4.
Cette désoxydation s'effectue par gravure isotrope à l'acide fluorhydrique ou encore par gravure plasma isotrope au fluor. On obtient alors le dispositif illustré à la figure le sur laquelle la tranchée est tapissée d'une couche d'oxyde de silicium 8 dont la hauteur est inférieure à la hauteur de la couche de silicium polycristallin dopé 9 dans la tranchée 4. Deux cavités latérales de largeur donnée apparaissent sous la couche de nitrure de silicium 3 et dans la couche d'oxyde de silicium 2.
On retire ensuite de manière classique le masque de nitrure de silicium 3.
On amorphise ensuite le silicium découvert.
Le silicium découvert à ce stade du procédé est le silicium monocristallin du substrat 1, ainsi que la partie émergente de silicium
<Desc/Clms Page number 7>
polycristallin dopé 9 dans la tranchée 4. On crée ainsi des zones de silicium amorphe référencées 6 et 6bis (figure Id).
L'amorphisation est localisée et auto-alignée. L'amorphisation s'effectue de manière classique par destruction du réseau cristallin du silicium, par exemple par implantation de particules lourdes telles que les ions. Dans le cadre de l'invention, on préférera notamment l'implantation d'ions fluorure.
On dépose ensuite sur toute la surface de la plaquette une couche de silicium amorphe 7 de manière à au moins combler les cavités latérales et l'évidemment au dessus de la tranchée 4. Le dépôt de silicium amorphe se fait de manière classique à basse température.
On peut par exemple utiliser un four LPCVD (dépôt chimique basse pression) en injectant du silane à température suffisamment faible, par exemple inférieure à 600OC, typiquement à 400OC. On obtient alors le dispositif illustré à la figure Id, sur laquelle dans une tranchée 4 gravée dans un substrat 1, un bloc de silicium polycristallin 9 est partiellement enveloppé dans une couche d'oxyde de silicium 8. La hauteur de ce bloc, inférieure à celle de la tranchée 4, est également inférieure à la hauteur de l'enveloppe d'oxyde de silicium 8. Cet élément est surmonté d'une zone de silicium amorphe comportant les zones de silicium amorphisé 6 et 6bis et le silicium amorphe 7 déposé.
On effectue un recuit thermique de manière à restaurer la structure cristalline du silicium amorphe. Le recuit thermique permet de recristalliser le silicium amorphe en créant une ré-épitaxie du silicium amorphe 6,7 à partir du silicium monocristallin du substrat initial 1. La restructuration du réseau de silicium monocristallin conduit à la figure le où la précédente couche de silicium amorphe se fond maintenant avec le silicium monocristallin du substrat 1.
On effectue ensuite un polissage mécano chimique s'arrêtant sur la couche d'oxyde de silicium 2 pour retirer la couche de silicium recristallisé en surface de la plaquette. On élimine ensuite de manière classique la couche d'oxyde de silicium 2. Puis, afin de planifier la surface, on soumet la plaquette à un ultime polissage mécano chimique.
<Desc/Clms Page number 8>
Après les étapes d'égalisation de la surface du substrat, on obtient un substrat final 10 en silicium monocristallin illustré à la figure If, dont la surface monocristalline parfaitement plane et uniforme permet la croissance épitaxiale sans défaut de silicium monocristallin. L'épaisseur du substrat 10 au dessus de la tranchée est de l'ordre de 0,2 micron. Le substrat comporte par ailleurs une tranchée capacitive enterrée TRC et constituée de silicium polycristallin 90 fortement dopé partiellement enveloppé d'une paroi d'oxyde de silicium 8 le séparant latéralement du substrat 1. Audessus de cette tranchée capacitive enterrée et dans le substrat 1, il subsiste une zone dopée Ibis, de même conductivité que le silicium polycristallin 90. Cette zone correspond à la zone de silicium polycristallin amorphisée 6bis ainsi qu'à la partie de silicium 7 dopée par diffusion des dopants lors du recuit.
Le procédé se poursuit par une croissance épitaxiale sur la surface du substrat 10, d'une couche supérieure de substrat 12, formée de silicium dopé P (figure lg), et ayant une épaisseur de 111m environ.
C'est dans cette couche 12 que va être réalisé le transistor de commande T du dispositif DIS. Le substrat SB, formé du substrat 10 et de la couche 12, incorpore la tranchée capacitive TRC
Plus précisément, comme illustré sur la figure lh, on réalise autour de la tranchée enterrée TRC, des zones latérales isolantes peu profondes STI ayant environ l, 5nm de profondeur. Dans le volume de silicium délimité par ces zones STI, on réalise par implantation ionique suivie d'une diffusion et d'un recuit, un caisson CS dopé P.
L'implantation est par exemple une implantation de bore à 1013 at/cm2 à une énergie de 80keV. Le recuit s'effectue par exemple à 950 C pendant 20minutes. La profondeur de ce caisson CS est telle qu'une continuité électrique est assurée entre le caisson et la zone supérieure Ibis de la tranchée dopée P. La profondeur des zones STI est suffisante pour assurer l'isolation de deux caissons adjacents.
A l'intérieur du volume délimité par les zones STI, on forme de façon tout à fait classique le transistor de commande T, ici de type NMOS. Plus précisément, après avoir réalisé les zones d'isolation
<Desc/Clms Page number 9>
latérales STI, on forme l'oxyde de grille, puis le polysilicium de grille que l'on grave de façon à former la grille isolée G du transistor.
Les régions de drain et de source sont réalisées de façon classique par double implantation avant et après formation des espaceurs isolants ES flanquant la grille. Une étape classique de siliciuration permet de métalliser les régions de drain, source et grille de façon à permettre des prises de contacts.
On obtient donc finalement un transistor NMOS dont le caisson CS est isolé du substrat par une jonction P/N et par la couche diélectrique 8 de la tranchée TRC.
La tranchée capacitive sous le caisson permet - de réaliser un transistor MOS proche des dimensions minimales, ce transistor étant directement connecté à une électrode de la tranchée capacitive sans utiliser de niveau d'interconnexion métallique - l'augmentation de la valeur capacitive entre le caisson et le substrat, la diminution de la surface de la jonction caisson P/substrat N , donc la diminution des courants de cette jonction et en particulier les courants de fuite.
Le dispositif peut ainsi être avantageusement utilisé comme point mémoire analogique ou bien comme capteur élémentaire de lumière.
Lorsque le dispositif DIS est utilisé comme point mémoire analogique, il fonctionne avec trois cycles, à savoir un cycle d'écriture, un cycle de rétention de l'information stockée, et un cycle de lecture.
Lors de l'écriture, on polarise le caisson CS à une tension négative donnée. Plus précisément on polarise par exemple le substrat à OV, le drain à-IV, et on laisse la source et la grille flottantes. Des électrons sont alors injectés dans le caisson CS flottant et le polarisent à ladite tension négative, par exemple-lV.
Lors de la rétention, la charge ainsi stockée est importante car la valeur capacitive du caisson vis-à-vis du substrat est forte. Cette
<Desc/Clms Page number 10>
charge ne disparaît que très lentement car les courants de fuite, en particulier ceux vis-à-vis du substrat, sont faibles.
Les caractéristiques du transistor de commande dépendent directement du potentiel du caisson. En particulier la tension de seuil du transistor augmente lorsque le potentiel du caisson diminue. Ainsi, pour une polarisation de la grille supérieure à la tension de seuil, le courant de drain est une fonction de la tension du caisson pour une tension de drain donnée.
La connaissance de ce courant de drain permet la mesure de la tension du caisson, et par conséquent la mesure de la quantité de charges stockées. Cette mesure est analogique et non destructrice pour les charges stockées dans le caisson flottant.
Sur la figure li, on a représenté schématiquement plusieurs (par exemple trois) paires adjacentes de transistors T1-T3 et de tranchées capacitives enterrées associées TRC1-TRC3. Chaque paire forme un pixel du capteur.
Par rapport au mode de mise en oeuvre détaillé ci-avant, le substrat initial est dopé P. Par conséquent il est prévu une structure à double caisson comportant un caisson diffusé CD dopé N. Les caissons CS1-CS3 des transistors sont ensuite formés comme indiqué ci-avant et sont mutuellement séparés par des zones d'isolation STI. Un caisson supplémentaire CSN, de type N, est également réalisé par implantation et permet de polariser le caisson diffusé CD.
Le capteur matricé à plusieurs pixels (en pratique plusieurs millions de pixels) fonctionne avec trois cycles, à savoir un cycle de précharge, un cycle de prise en compte de l'information lumineuse, et un cycle de lecture.
Lors de la précharge, le potentiel du caisson de chaque pixel peut être fixé comme expliqué précédemment par la polarisation du drain (par exemple-IV). Une autre possibilité avantageuse pour ce type de capteur consiste à polariser la source, la grille et le drain du transistor à 0V, et à polariser le caisson CSN (donc les caissons CS1- CS3) successivement à-IV puis à 0V.
<Desc/Clms Page number 11>
Avec cette solution, tous les caissons Csi se trouvent à un potentiel proche de-IV lorsque la tension du caisson CSN (ou CD) passe à 0V. Les potentiels des caissons ne varient pas au cours du temps pour les mêmes raisons que celles exposées précédemment.
Lors de la prise en compte de l'information lumineuse, on laisse la source, la grille et le drain de chaque transistor, flottants, et on polarise le caisson CSN à 0V. Lorsqu'une image lumineuse est formée à la surface du capteur, chaque pixel est éclairé différemment.
En particulier, le flux lumineux augmente le courant de fuite de chaque jonction caisson Csi/caisson CD. Il en résulte une augmentation du potentiel de chaque caisson Csi en fonction de l'éclairement.
La lecture de l'image précédemment formée se fait par la mesure de la tension des caissons Csi à travers le courant de chaque transistor de commande. Cette mesure est analogique et non destructrice. La mesure de l'intensité lumineuse est par conséquent analogique.
Il est également possible, si le cycle de précharge n'est pas effectué, de comparer deux images successives pour mesurer, par exemple leur différences. On facilite alors les méthodes de compactage d'une image numérisée.

Claims (11)

REVENDICATIONS
1. Circuit intégré, comprenant un dispositif semiconducteur de stockage de charges comportant au moins un transistor de commande et un condensateur de stockage, caractérisé par le fait que le dispositif comprend un substrat comportant une région inférieure contenant au moins une tranchée capacitive enterrée formant ledit condensateur de stockage, et un caisson situé au-dessus de ladite région inférieure de substrat, par le fait que le transistor de commande est réalisé dans et sur le caisson et par le fait que ladite tranchée capacitive est située sous le transistor et est en contact avec le caisson.
2. Circuit selon la revendication 1, caractérisé par le fait que le substrat est formé de silicium, par le fait que la tranchée capacitive comporte une zone interne de silicium dopé, partiellement enveloppée d'une paroi isolante séparant latéralement ladite zone interne du substrat, et surmontée d'une zone supérieure de silicium dopé, cette zone supérieure étant en contact avec le caisson du transistor.
3. Circuit selon la revendication 2, caractérisé par le fait que le substrat a une conductivité de type N, par le fait que la zone interne et la zone supérieure de la tranchée capacitive ont une conductivité de type P, et par le fait que les régions de source et de drain du transistor ont une conductivité de type N tandis que le caisson a une conductivité de type P.
4. Circuit selon l'une des revendications 1 à 3, caractérisé par le fait que le dispositif forme un point mémoire analogique.
5. Circuit selon l'une des revendications 1 ou 2, caractérisé par le fait que le dispositif de stockage comporte plusieurs transistors de commande adjacents respectivement associés à plusieurs tranchées capacitives enterrées, de façon à former un capteur lumineux dont chaque pixel est formé d'un transistor et de la tranchée associée.
6. Procédé de fabrication d'un circuit intégré comprenant un dispositif semiconducteur de stockage de charges comportant au moins
<Desc/Clms Page number 13>
un transistor de commande et un condensateur de stockage, caractérisé par le fait que : a) on élabore un substrat initial monocristallin (1) présentant localement une tranchée capacitive débouchant à la surface du substrat initial et formant une discontinuité du réseau cristallin, b) on évide le substrat initial au niveau de la tranchée, c) on amorphise le réseau cristallin en périphérie de l'évidemment, d) on dépose sur la structure obtenue à l'étape précédente une couche de matière amorphe ayant la même composition chimique que celle du substrat initial, e) on effectue un recuit thermique de la structure obtenue à l'étape précédente afin de recristalliser la matière amorphe en continuité avec le réseau monocristallin du substrat initial, f) on fait croître par épitaxie une couche supérieure de substrat, g) on définit dans ladite couche supérieure de substrat, un caisson situé au-dessus et au contact de la tranchée capacitive, et on réalise le transistor de commande dans et sur ledit caisson.
7. Procédé selon la revendication 6, caractérisé par le fait qu'il comprend, préalablement ou postérieurement à l'étape e), une étape d'aplanissement de surface.
8. Procédé selon la revendication 7, caractérisé par le fait que l'étape d'aplanissement comporte un polissage mécano-chimique.
9. Procédé selon l'une des revendications 6 à 8, caractérisé par le fait que l'étape d'amorphisation comporte une implantation ionique localisée autour de l'évidemment par une opération de masquage.
10. Procédé selon l'une des revendications 6 à 9, caractérisé par le fait que dans l'étape a), on dépose successivement sur le substrat initial (1) une première couche (2) d'un premier matériau et une deuxième couche (3) d'un deuxième matériau, puis on grave une tranchée (4) que l'on remplit avec un matériau de remplissage,
<Desc/Clms Page number 14>
et par le fait que dans l'étape b), on effectue une gravure sélective vis-à-vis de ladite deuxième couche (3), de la première couche et d'une partie supérieure du matériau de remplissage de la tranchée, de façon à former des cavités latérales et ledit évidemment au niveau de la discontinuité cristalline, et on retire ladite deuxième couche (2).
Il. Procédé selon la revendication 10, caractérisé en ce que dans l'étape a), le remplissage de la tranchée comprend les étapes suivantes : - on tapisse les parois de la tranchée (4) avec de l'oxyde (8) par oxydation thermique ; - on dépose du silicium polycristallin (9) fortement dopé dans la tranchée (4) de manière à la remplir ;
Figure img00140001
- on grave le silicium polycristallin (9) déposé précédemment de manière à ce que le niveau de remplissage de la tranchée (4) soit en dessous de la surface du substrat initial (1).
12. Procédé selon l'une des revendications 6 à 11, caractérisé par le fait que la définition du caisson comporte la réalisation de zones d'isolation, une implantation et un recuit.
FR0100419A 2001-01-12 2001-01-12 Circuit integre comportant un dispositif analogique de stockage de charges, et procede de fabrication Expired - Fee Related FR2819632B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR0100419A FR2819632B1 (fr) 2001-01-12 2001-01-12 Circuit integre comportant un dispositif analogique de stockage de charges, et procede de fabrication
US10/466,145 US7115933B2 (en) 2001-01-12 2002-01-09 Integrated circuit and fabrication process
PCT/FR2002/000054 WO2002056370A1 (fr) 2001-01-12 2002-01-09 Circuit integre et procede de fabrication
EP02710090A EP1350267A1 (fr) 2001-01-12 2002-01-09 Circuit integre et procede de fabrication
US11/533,939 US7470585B2 (en) 2001-01-12 2006-09-21 Integrated circuit and fabrication process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0100419A FR2819632B1 (fr) 2001-01-12 2001-01-12 Circuit integre comportant un dispositif analogique de stockage de charges, et procede de fabrication

Publications (2)

Publication Number Publication Date
FR2819632A1 true FR2819632A1 (fr) 2002-07-19
FR2819632B1 FR2819632B1 (fr) 2003-09-26

Family

ID=8858769

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0100419A Expired - Fee Related FR2819632B1 (fr) 2001-01-12 2001-01-12 Circuit integre comportant un dispositif analogique de stockage de charges, et procede de fabrication

Country Status (4)

Country Link
US (2) US7115933B2 (fr)
EP (1) EP1350267A1 (fr)
FR (1) FR2819632B1 (fr)
WO (1) WO2002056370A1 (fr)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888214B2 (en) * 2002-11-12 2005-05-03 Micron Technology, Inc. Isolation techniques for reducing dark current in CMOS image sensors
FR2889356A1 (fr) * 2005-07-26 2007-02-02 St Microelectronics Crolles 2 Cellule memoire a un transistor a corps isole a sensibilite de lecture amelioree
US7414460B1 (en) 2006-03-31 2008-08-19 Integrated Device Technology, Inc. System and method for integrated circuit charge recycling
US7729149B2 (en) * 2007-05-01 2010-06-01 Suvolta, Inc. Content addressable memory cell including a junction field effect transistor
US20080273409A1 (en) * 2007-05-01 2008-11-06 Thummalapally Damodar R Junction field effect dynamic random access memory cell and applications therefor
US7633784B2 (en) * 2007-05-17 2009-12-15 Dsm Solutions, Inc. Junction field effect dynamic random access memory cell and content addressable memory cell
US9059030B2 (en) * 2011-10-07 2015-06-16 Micron Technology, Inc. Memory cells having capacitor dielectric directly against a transistor source/drain region
FR3085540B1 (fr) * 2018-08-31 2020-09-25 St Microelectronics Rousset Dispositif integre de mesure temporelle a constante de temps ultra longue et procede de fabrication
FR3099964B1 (fr) * 2019-08-14 2024-03-29 St Microelectronics Crolles 2 Sas Procédé de réalisation d’une électrode dans un substrat de base et dispositif électronique

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0905771A2 (fr) * 1997-09-30 1999-03-31 Siemens Aktiengesellschaft Cellule DRAM avec capacité ensillonée et son procédé de fabrication
US5998821A (en) * 1997-05-21 1999-12-07 Kabushiki Kaisha Toshiba Dynamic ram structure having a trench capacitor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60152058A (ja) * 1984-01-20 1985-08-10 Toshiba Corp 半導体記憶装置
US4649625A (en) * 1985-10-21 1987-03-17 International Business Machines Corporation Dynamic memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method therefor
US4728623A (en) * 1986-10-03 1988-03-01 International Business Machines Corporation Fabrication method for forming a self-aligned contact window and connection in an epitaxial layer and device structures employing the method
US5307169A (en) * 1991-05-07 1994-04-26 Olympus Optical Co., Ltd. Solid-state imaging device using high relative dielectric constant material as insulating film
US5843820A (en) * 1997-09-29 1998-12-01 Vanguard International Semiconductor Corporation Method of fabricating a new dynamic random access memory (DRAM) cell having a buried horizontal trench capacitor
US5981332A (en) * 1997-09-30 1999-11-09 Siemens Aktiengesellschaft Reduced parasitic leakage in semiconductor devices
US6600199B2 (en) * 2000-12-29 2003-07-29 International Business Machines Corporation Deep trench-buried layer array and integrated device structures for noise isolation and latch up immunity
FR2819636B1 (fr) * 2001-01-12 2003-09-26 St Microelectronics Sa Circuit integre comportant un point memoire de type dram, et procede de fabrication
FR2819631B1 (fr) * 2001-01-12 2003-04-04 St Microelectronics Sa Procede de fabrication d'un substrat monocristallin, et circuit integre comportant un tel substrat

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998821A (en) * 1997-05-21 1999-12-07 Kabushiki Kaisha Toshiba Dynamic ram structure having a trench capacitor
EP0905771A2 (fr) * 1997-09-30 1999-03-31 Siemens Aktiengesellschaft Cellule DRAM avec capacité ensillonée et son procédé de fabrication

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"ONE-DEVICE CMOS DRAM CELL WITH BURIED POLY TRENCH AND DRAIN REACH THROUGH", IBM TECHNICAL DISCLOSURE BULLETIN, IBM CORP. NEW YORK, US, vol. 30, no. 11, 1 April 1988 (1988-04-01), pages 451 - 452, XP000035475, ISSN: 0018-8689 *
"VERTICAL CONDUCTING CONNECTION TO A POLY-SI TRENCH IN SI", IBM TECHNICAL DISCLOSURE BULLETIN, IBM CORP. NEW YORK, US, vol. 31, no. 12, 1 May 1989 (1989-05-01), pages 310 - 312, XP000097262, ISSN: 0018-8689 *

Also Published As

Publication number Publication date
US7470585B2 (en) 2008-12-30
US20070015326A1 (en) 2007-01-18
WO2002056370A8 (fr) 2002-08-08
EP1350267A1 (fr) 2003-10-08
US20040113193A1 (en) 2004-06-17
WO2002056370A1 (fr) 2002-07-18
US7115933B2 (en) 2006-10-03
FR2819632B1 (fr) 2003-09-26

Similar Documents

Publication Publication Date Title
US7470585B2 (en) Integrated circuit and fabrication process
FR2726935A1 (fr) Dispositif a memoire non-volatile electriquement effacable et procede de realisation d&#39;un tel dispositif
WO2000042647A1 (fr) Transistor mis et procede de fabrication d&#39;un tel transistor sur un substrat semi-conducteur
FR2713016A1 (fr) Dispositif semiconducteur à haute intégration et procédé pour la fabrication de celui-ci.
FR2780553A1 (fr) Transistor sans effet de canal etroit et son procede de fabrication en utilisant un blindage conducteur noye dans l&#39;isolation en tranchee
FR2795554A1 (fr) Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs
FR2821483A1 (fr) Procede de fabrication d&#39;un transistor a grille isolee et a architecture du type substrat sur isolant, et transistor correspondant
FR2776833A1 (fr) Condensateur ferroelectrique et procede de fabrication d&#39;un dispositif semi-conducteur le comprenant
EP0648375A1 (fr) Memoire eeprom de type flash a triples grilles et son procede de fabrication
FR2654870A1 (fr) Dispositif semi-conducteur, notamment dispositif de memoire a condensateur, et procede pour sa fabrication.
FR2858717A1 (fr) Procede de fabrication d&#39;une cellule auto-alignee du type silicium-oxyde-nitrure-oxyde-silicium et cette cellule
EP1042818B1 (fr) Dispositif de mémoire multiniveaux à blocage de Coulomb et méthodes correspondantes de fabrication et d&#39;opération
EP1271657A1 (fr) Dispositif semiconducteur intégréde mémoire de type DRAM et procédé de fabrication correspondant
FR2674372A1 (fr) Structure d&#39;interconnexion dans un dispositif a semiconducteurs et son procede de fabrication.
FR2830124A1 (fr) Memoire vive
EP1223614B1 (fr) Procédé de fabrication d&#39;un substrat monocristallin, et circuit intégré comportant un tel substrat
FR2819636A1 (fr) Circuit integre comportant un point memoire de type dram, et procede de fabrication
EP1225637A1 (fr) Circuit intégré comportant un dispositif semiconducteur de type photodiode, et procédé de fabrication
FR2609350A1 (fr) Cellule de memoire a armature de stockage enterree
FR3091786A1 (fr) Diode de type PIN comportant une couche conductrice, et procédé de fabrication
EP1586118B1 (fr) Condensateur enterre associe a une cellule sram
EP0570257A1 (fr) Dispositif semiconducteur à effet de champ avec grille secondaire, procédé de réalisation et application à un dispositif à commande matricielle
FR2778019A1 (fr) Condensateur de cellule de memoire vive dynamique et son procede de fabrication
FR2679379A1 (fr) Procede de fabrication de circuits integres avec electrodes tres etroites.
FR2767964A1 (fr) Procede de realisation de la zone de canal d&#39;un transistor dmos

Legal Events

Date Code Title Description
ST Notification of lapse