FR2788880A1 - Procede de formation de couche d'oxyde de silicium et procede de fabrication d'un transistor en couche mince associe - Google Patents

Procede de formation de couche d'oxyde de silicium et procede de fabrication d'un transistor en couche mince associe Download PDF

Info

Publication number
FR2788880A1
FR2788880A1 FR9913635A FR9913635A FR2788880A1 FR 2788880 A1 FR2788880 A1 FR 2788880A1 FR 9913635 A FR9913635 A FR 9913635A FR 9913635 A FR9913635 A FR 9913635A FR 2788880 A1 FR2788880 A1 FR 2788880A1
Authority
FR
France
Prior art keywords
electrode
high frequency
silicon oxide
layer
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9913635A
Other languages
English (en)
Other versions
FR2788880B1 (fr
Inventor
Kwang Nam Kim
Gee Sung Chae
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of FR2788880A1 publication Critical patent/FR2788880A1/fr
Application granted granted Critical
Publication of FR2788880B1 publication Critical patent/FR2788880B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Le procédé de formation d'une couche d'oxyde de silicium selon l'invention propose de fournir un dispositif de CVD au plasma à deux fréquences d'excitation avec une électrode à haute fréquence, une contre-électrode et deux boites d'adaptation d'impédance entre les électrodes et les sources de puissance; une électrode latérale d'un condensateur de réglage d'un boîtier d'adaptation vers l'électrode à haute fréquence est constitué par l'électrode à haute fréquence elle-même.On place un substrat sur la contre-électrode et on applique une puissance électrique à haute fréquence sur l'électrode à haute fréquence et sur la contre-électrode et on forme une couche d'oxyde de silicium sur le substrat en générant un plasma en utilisant un gaz de réaction dont les gaz de réaction principaux sont un mélange de monosilane et d'oxyde nitreux.

Description

PROCEDE DE FORMATION DE COUCHE D'OXYDE DE SILICIUM
ET PROCEQE DE FABRICATION DE TRANSISTOR EN COUCHE MINCE
ASSOCIE
La présente invention concerne un procédé de formation d'une couche d'oxyde
de silicium ainsi qu'un procédé de fabrication d'un transistor eni couche mince asso-
cié, elle concerne plus particulièrement un procédé de formation d'une couche
d'oxyde de silicium utilisée comme isolant de grille ou isolant d'espacement.
L'afficheur à cristal liquide (LCD) a été largement utilisé, et on cherche à minimiser sa taille, à augmenter la luminosité et à diminuer son épaisseur. Par exemple, on comnnaît, comme dispositif d'affichage un afficheur à matrice active, en
mode nématique tordu, qui présente une faible tension de pilotage, une consomma-
tion électrique faible, un contraste élevé et une qualité d'image élevée.
Dans un afficheur à cristal liquide à matrice active, une paire de substrats sont disposés face à face, et renferment une couche de cristal liquide; un des substrats et un substrat à matrice active, qui présente un élément de commutation de pilotage de
pixel dans chaque pixel.
La figure 13 représente un transistor en couche mince utilisé comme élément de commutation de substrat à matrice active, et plus particulier un transistor en no couche mince à grille supérieure. Comme représenté sur la figure, dans le transistor eni couche mince 50, une couche semiconductrice 52 est formée en îlot sur un substrat transparent 51, et un isolant d'espacement 53 est formé de sorte à recouvrir la couche semiconductrice 52 disposée sur le substrat 51. En outre, des trous de contact 54, 55 sont formés dans l'isolant d'espacement 53, et des électrodes de source et de drain 56, 57 sont formés et reliés à la couche semi-conductrice 52 à travers des
trous de contact respectifs 54, 55.
Une couche de passivation 58 est formée sur l'isolant d'espacement 53, de sorte à recouvrir les électrodes de source et de drain 56 et 57; un trou de contact 59 est formé dans la couche de passivation 58 et une électrode de pixel 60 est formée et
3o reliée à l'électrode de drain 57 à travers le trou de contact 59. La couche semi-
conductrice 52 comprend une région de source 61, une région de drain 62, et une région de canal 63 entre les régions de source et de drain 61, 62. L'électrode de source 56 est reliée à la région de source 61 et l'électrode de drain 57 est reliée à la région de drain 62. i'n isolant de grille 64 est formé sur la région de canal 63 de la couche semiconductrice 52, et une électrode de grille 65 est formée sur l'isolant de
grille 64.
Concernant le transistor en couche mince 50 représenté sur la figure 13, géné-
ralement la couche semi-conductrice 52 comprend du silicium amorphe (aSi) ou du polysilicium (poly-Si), tandis que les électrodes de source, de drain et de grille (56, 57, 65) comprennent des métaux conducteurs; I'électrode de pixel 60 est formé en
une couche conductrice transparente d'oxyde d'étain et d'indium (ITO).
La couche isolante, et par exemple la couche d'isolation de grille (64), I'isolant d'espacement 53 et autres comprennent une couche d'oxyde de silicium (SiO2). Dans le transistor en couche mince 50, la charge électrique induite dans la région du canal 63 est contrôlée par le champ électrique lorsqu'une tension est appliquée à l'électrode de grille 65, ce qui permct ou bloque le passage du courant entre les électrodes de source et de drain. I.e transistor en couche mince fonctionne ainsi comme élément de
I commutation.
Commne décrit ci-dessus, bien qu'il soit nécessaire de prévoir pour le transistor Ceni couche mince une couche isolante pour l'isolant de grille, l'isolant d'espacement et autres, les caractéristiques requises pour l'isolant de grille et l'isolant d'espacement
sont différentes.
L'isolant de grille est l'élément le plus important qui affecte les caractéristiques électriques du transistor en couche mince, tels que la tension de seuil et autres. De ce fait. pour le matériau de l'isolant de grille, on impose que les propriétés soient stables et que la pression d'isolation soit bonne, bien que l'épaisseur de la couche isolante
soit faible.
0 Par ailleurs, I'isolant d'espacement maintient l'isolation entre les couches conductrices en étant interposé entre deux couches conductrices distinctes, comme
entre les électrode de grille et de source, ou entre les électrode de drain et de source.
Comme représenté sur la figure 13, toutefois, l'isolant d'espacement présente
une forme qui suit l'épaulement de l'électrode de grille ou de la couche semi-
conductrice, de telle sorte que si la couverture de l'épaulement par l'isolant d'espacement est mauvaise, la pression d'isolation au voisinage de l'épaulement diminue. En conséquence, il est nécessaire que l'isolant d'espacement présente un bon recouvrement de l'épaulement, et présente notamment une fori-te pression
d'isolation sur l'épaulement.
Pour former la couche d'oxyde de silicium utilisée dans ces couches isolantes, il est connu d'utiliser du CVD au plasma (dépôt chimique en phase vapeur au plasma) avec du tétraéthylorthosilicate (TEOS) commne matériau gazeux. Du fait que la couche d'oxyde de silicium du groupe TEOS présente un bon recouvrement de l'épaulement, elle est appropriée pour former l'isolant d'espacement. Toutefois, ceci s pose des problèmes du fait que la vitesse de formation de la couche est faible, la pression d'isolation est faible et etc., de telle sorte que cette couche d'isolation ne peut pas être utilisée pour l'isolant de grille. En outre, le TEOS se trouve à l'état liquide à température ambiante, de sorte qu'il est difficile à utiliser le dépôt chimique
en phase vapeur après vaporisation du TEOS, et que ceci entraîine des coûts impor-
tants. En outre, pour former la couche d'oxyde de silicium utilisée pour ces couches isolantes, il est connu d'utiliser le CVD au plasma en utilisant comme matériau gazeux un mélange de monosilane (SiHt4) et d'oxyde nitreux (N20). Pour une telle couche d'oxyde de silicium, le recouvrement des épaulements est trop mauvais, se pose en outre un problème de génération de fissures par les épaulements dans la couche isolante et une telle couche peut être utilisée pour l'isolant de grille, mais n'est
pas appropriée à l'isolant d'espacement.
Commie décrit ci-dessus, cn ce qui concerne la couche isolante des transistors Cen couche mince, les propriétés requises, selon l'usage envisagé, tels qu'isolant de grille ou isolant d'espacement différent et il est donc nécessaire de faire varier de la couche isolante en fonction de l'usage. Toutefois, dans ce cas, du fait des limitations du procédé provoqué par le matériau gazeux, les degrés de liberté dans la mise en 1 oeuvre du procédé diminue, et le procédé est un procédé de fabrication mauvais avec
une faible productivité.
En conséquence, si la couche d'oxyde de silicium était formée par CVD au plasma eni utilisant le même matériau gazeux, elle pourrait être utilisée indépendamment de l'usage envisagé, tel qu'isolant de grille ou isolant d'espacement
et analogues, ce qui permettrait dc rationnaliser le procédé de fabrication.
En conséquence, la présente invention concerne un procédé de formation d'une couche d'oxyde de silicium qui pallie sensiblemenit un ou plusieurs de problèmes
provoqués par les limitations et inconvénients de l'art antérieur.
Un objet de la présente invention est de fournir un procédé de formation d'une couche d'oxyde de silicium utilisée comme isolant de grille et comme isolant d'espacement. La couche d'oxyde de silicium présente de bonnes propriétés, telles que la pression d'isolation ou le recouvrement des épaulements, ce qui améliore le rendement du transistor eni couche mince, sans poser de problèmes de traitement ou
de coût. Un autre objet de la présente invention est de fournir un procédé de fabrica-
0 ttion d'un transistor eni couche mince en utilisant cette couche d'oxyde de silicium.
La présente invention concerne donc un procédé de formation d'une couche d'oxyde de silicium comprenant les étapes de: fourniture d'un dispositif de CVD au plasma à deux firéquences d'excitation, le dispositif présentait une contre-électrode et une électrode à haute fréquence n5 placement du substrat sur la contre-électrode; application d'une puissance électrique à haute fréquence à l'électrode à haute fréquence et à la contre-électrode; et formation d'une couche d'oxyde de silicium sur le substrat en générant un plasma en utilisant un gaz de réaction dans lequel le rapport de flux du mélange de
mnonosilane et d'oxyde nitreux est de 10 à 50%.
Selon un aspect de l'invention, ledit dispositif de CVD au plasma à deux firéquences d'excitation comprend unec première source de puissance à haute fréquence une électrode à haute fréquence reliée à la première source de puissance à haute fréquence; une boite d'adaptation vers l'électrode à haute fréquence présentant un circuit d'adaptation assurant l'adaptation d'impédance entre la première source de puissance à haute fréquence et l'électrode à haute fréquence; une seconde source de puissance à haute fréquence une contre-électrode reliée à la seconde source de puissance à haute fréquence et faisant face à l'électrode à haute fréquence et supportant un substrat; et
un boîtier d'adaptation vers la contre-électrode présentant un circuit d'adapta-
tion assurant une adaptation d'impédance entre la seconde source à hauts fréquence et la contre-électrode, au moins une électrode parmni les au moins deux électrodes qui constituent au moins un condensateur de réglage dans le circuit d'adaptation de la boite d'adaptation
2o vers l'électrode à haute fréquence étant constitué par l'électrode à haute fréquence.
Selon un autre aspect de l'invention, ledit rapport de flux d'oxyde nitreux et de
monosilane est de 10 ou plus.
Selon encore un autre aspect de l'invention, lesdits autres gaz parmi les gaz de réaction comprennent un gaz choisi dans le groupe de l'hélium, de l'hydrogène, du
xénon, de l'oxygène, de l'argon, de l'azote et de leurs mélanges.
D'après un aspect de l'invention, ladite la fréquence de la puissance électrique à haute fréquence appliquée à l'électrode à haute fréquence est dans une plage de 13, 56 à 100 MHz et la fréquence de la puissance électrique à haute fréquence appliquée
à la contre-électrode est dans la plage de 50 kIIz à 1,6 MHz.
() Selon un autre aspect de l'invention, une paroi latérale du boitier de la boite de dérivation vers l'électrode à haute fréquence est formée d'un matériau conducteur et n'est pas parallèle à un fil d'alimentation, le boîtier contenant le fil d'alimentation fournissant la puissance électrique à haute fréquence provenant de la première source de puissance électrique à haute fréquence à l'électrode à haute fréquence, à travers la boite d'adaptation et le circuit d'adaptation. L'invention concerne enfin un procédé de fabrication d'un transistor en couche mince comprenant les étapes de formation d'un isolant de grille et d'un isolant d'espacement du transistor en couche mince à l'aide d'une couche d'oxyde de silicium obtenue par le procédé selon l'invention.
D'autres caractéristiques et avantages de l'invention apparaîtront dans la s description qui suit ou pourront être enseignées par la mise cn oeuvre de l'invention.
Les objectifs et autres avantages de l'invention pourront être réalisés et obtenus grâce
à la structure décrite ci-dessous, ainsi que dans les revendications et dans les dessins.
l'our atteindre les buts de l'invention, le procédé de formation d'unile couche d'oxyde de silicium comprend les étapes de I o - fourniture d'un dispositif pour le dépôt chimique en phase vapeur au plasma à deux fréquences d'excitation, comprenant une première source de puissance à haute firéquence, une électrode à haute fréquence reliée à la première source de puissance à haute fréquence, une boîte d'adaptation vers l'électrode de haute fréquence présentant un circuit d'adaptation assurant une adaptation d'impédance entre la première source de puissance à haute fréquence et l'électrode à haute fréquence; une seconde source de puissance à haute fréquence, une contre-électrode (" susceptor electrode " en anglais) reliée à la seconde source de puissance à haute fréquence, faisant face à l'électrode à haute firéquence et portant un substrat; et une boîte d'adaptation vers la contre-électrode présentant un circuit d'adaptation assurant une adaptation d'impé- dance entre la seconde source de puissance à haute fréquence et la contre-électrode, une des au moins deux électrodes qui constituent au moins un condensateur de réglage dans le circuit d'adaptation de la boîte d'adaptation vers l'électrode à haute fréquence étant l'électrode à haute fréquence - placement du substrat sur la contre-électrode; - application d'unile puissance électrique de haute fréquence à l'électrode à haute firéquence et à la contre- électrode; et formation d'une couche d'oxyde de silicium sur le substrat en générant un plasma et enl utilisant un gaz de réaction dans lequel le rapport du flux de monosilalne
et d'oxyde nitreux par rapport au mélange de gaz est de 10 à 50%.
Dans un dispositif de CVD au plasma classique, une électrode sur laquelle est disposé un substrat est fournie dans une chambre, et une électrode est formée en correspondance à celle-ci, une puissance électrique de haute fréquence est appliquée
à l'électrode et un plasma est généré en chargeant un gaz de réaction.
Pour ce qui concerne la structure mentionnée ci-dessus, les inventeurs de la présente invention avaient déjà déposé une demande de brevet relative à un dispositif
de CVD au plasma présentant deux firéquences d'excitation dans lesquelles la contre-
électrode sur laquelle est placé le substrat est une électrode, de sorte qu'une puissance électrique de polarisation pouvait être appliquée au substrat. Parmi les deux boites de d4rivation qui sont insérées entre la première source de puissance à haute fréquence et l'électrode à haute fréquence et entre la seconde source de puissance à haute fréquence et la contre-électrode, si une électrode latérale du condenseur de réglage dans le circuit d'adaptation de la boite d'adaptation vers l'électrode à haute fréquence
est utilisée en tant qu'électrode à haute fréquence, il est possible d'obtenir uni disposi-
tif de CVD au plasmla qui présente l'avantage que la puissance électrique décroît, l'efficacité de la consommation de puissance électrique est élevée, la vitesse de
formation de la couche est rapide, et on peut obtenir unc couche de bonne qualité.
En conséquence, les inventeurs de la présente invention proposent d'utiliser le
o dispositif de CVD au plasma à deux fréquences d'excitation avec sa boite d'adapta-
tion, et uni matériau gazeux dont les gaz de réaction principaux sont uni gaz de mono-
silane et un gaz d'oxyde nitreux qui sont largement utilisés pour la formation de
couches d'oxyde de silicium. La formation de la couche d'oxyde de silicium est réali-
sée en modifiant les conditions de formation, telles que le rapport entre les flux de 1 gaz, etc.
Du fait que dans le dispositif de CVD au plasma à deux fréquences d'excita-
tion, on utilise un gaz de réaction dans lequel le rapport de flux du monosilane et d'oxyde nitreux par rapport au mélange de gaz est de 10 à 50%, on obtient une couche d'oxyde de silicium qui est aussi bonne que la couche d'oxyde de silicium obtenue par le groupe TEOS, bien qu'une couche d'oxyde de silicium obtenue à base de N20/Sil 14 présente en général une couverture d'épaulement mauvaise par rapport à
la couche d'oxyde de silicium classique obtenue par le groupe TEOS.
Dans le gaz de réaction, le rapport de flux entre l'oxyde nitreux et le mono-
silane est de préférence de 10 ou plus.
Si le rapport de flux entre l'oxyde nitreux et le monosilane est de 10 ou plus, la structure stoéchiométrique de la couche d'oxyde de silicium est avérée par des tests de réfraction, et on obtient une couche d'oxyde de silicium qui présente une vitesse de formation importante. Il en découle que le recouvrement des épaulements est amélioré, et lorsque le rapport des fluides de 10 ou plus, la pression d'isolation est
0 aussi améliorée.
En ce qui concerne le gaz de réaction, dans lequel les gaz principaux sont de 10 à 50% d'oxyde nitreux et de monosilane, les autres gaz du gaz de réaction peuvent comprendre uni gaz choisi dans le groupe constitué de l'hélium, de l'hydrogène, du
xénon, de l'oxygène, de l'argon, de l'azote, et de leurs mélanges.
1n Ces gaz ont une influence secondaire sur la réaction des gaz principaux de réaction. L'hilium, l'hydrogène et le xénon accélèrent la réaction par le fait que
l'énergie d'ionisation est élevée, et ont comme effet d'améliorer la stabilité du plasma.
l'oxygène fournit la quantité d'ions oxygène pour la formation de la couche. L'argon
ct l'azote augmentent l'énergie cinétique des divers ions générés par le gaz de réac-
lion principal, ct accélèrent donc la réaction.
En ce qui concerne le dispositif de CVD au plasma à deux fréquences d'excita-
tion, la fréquence de la puissance électrique à haute fréquence appliquée à l'électrode à haute fréquence est dans la plage de 13,56 Mllz à 100 4MHz. Si la fréquence de la puissance électrique à haute firéquence appliquée à l'élecctrode à haute firéquence est Cen dessous de 13,56 Mllz, la différence de potentiel entre l'électrode à haute fréquence et le plasma excité est plus importante, l'électrodc à haute fréquence est facilement endommagée et le procédé n'est pas pratique. En outre, lorsque la o fréquence de la puissance électrique à haute fréquence appliquée à l'électrodc à haute fréquence est au-dessus de 100 Ml Iz, la fabrication de la source de puissance est
difficile, la sortie est instable et ce n'est pas très pratique.
Par ailleurs, si la fréquence de la puissance électrique à haute fréquence appli-
quée à la contrc-électrode est en dessous de 50 kHz, elle s'endommlage facilement, comme l'électrode à haute fréquence. Si cette fréquence cst au-dcssus de 1,6 Mtlz, il
est difficile d'obtenir une décharge entre l'électrode à haute firéquence et la contre-
électrode, de telle sortc que l'efficacité de la consolmmation de puissance électrique
décroît et que le procédé n'est pas très pratique.
La présente invention propose une couche d'oxyde de silicium qui présente une 2o vitesse de formation de couche importante et une bonne qualité. Toutefois, dans la boite d'adaptation vers l'électrode à haute fréquence du dispositif de CVD au plasma à dcux fréquences d'excitation, un fil d'alimentation qui alimentc l'électrode à haute firéquence enll puissance élcctrique à haute fréquence par l'interlmédiaire du circuit d'adaptation n'est pas parallèle à la paroi latérale du boîtier dc la boite d'adaptation formé d'un matériau conducteur. Dans le dispositif de CVD au plasma à deux fréquences d'excitation, le courant à haute fréquence de la puissance d'alimentation passe à travers la source de puissance à haute fréquence, un câble coaxial, un circuit d'adaptation, le fil
d'alimentation, l'électrode à haute fréquence, le volume de plasma, la contre-
3o électrode, la paroi latérale de la chambrc et la paroi latérale du boîtier de la boite d'adaptation. Toutefois, si la paroi latérale du boiîtier n'est pas parallèle au fil d'alimentation,
les directions de passagc des courants dans ull sens et dans l'autre ne sont pas paral-
lèles, et ceci évite l'augmlentation de l'inductance mutuelle. De la sorte, I'efficacité de la consommation de la puissance électrique augmente, ct on améliore la vitesse de
formation de la couche ainsi que sa qualité.
Le présent procédé de la fabrication d'uni transistor en couche mince comprend la formation d'uni isolant de grille ct d'uni isolant d'espacemlent du transistor en couche mince, grâce à la couche d'oxyde de silicium obtenue par le procédé de
formation d'une couche d'oxyde de silicium décrit ci-dessus. Le procédé de forma-
tion d'une couche d'oxyde de silicium améliore l'efficacité de consommation de puissance électrique du dispositif de CVD au plasma, et la vitesse de formation de la couche. En outre, la vitesse de formation de la couche sur un petit substrat augmente, du fait que l'on applique la puissance électrique de polarisation sur le substrat, et le
recouvrement de l'épaulement devient meilleur.
De la sorte, on peut utiliser une couche d'oxyde de silicium à hase de N20/SiII4 pour réaliser un isolant d'espacement, aussi bon que la couche d'oxyde de silicium à base de TEOS classique. En outre, du fait de l'amélioration de la qualité de la couche, on améliore la pression d'isolation et on peut utiliser le meme matériau pour un
isolant de grille.
On comprendra que la description générale ainsi que la description détaillée
qui suit, ne sont que données qu'à titre d'exemple et sont seulement supposées fournir
une explication plus détaillée de l'invention telle que revendiquée.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de
la description qui suit, données à titre d'exemples, en référlence aux dessins qui
montrent la figure I est une vue schématique en coupe d'un dispositif de CVD au plasma 0 à deux fiéquences d'excitation utilisé pour la formation d'une couche d'oxyde de silicium selon le mode de réalisation de la présente invention; la figure 2 est une vue de dessus du condensateur de réglage dans la boite d'adaptation vers l'électrode à haute fréquence de la figure 1; la figure 3 est une vue Cen coupe de la ligne 111-111 de la figure 2 les figures 4A-4C sont une vue des étapes de fabrication montrant le procédé de fabrication d'un transistor en couche mince, utilisant le procédé de formation d'une couche d'oxyde de silicium du présent mode de réalisation; la figure 5 est une vue en coupe montrant un autre exemple d'un dispositif de CVD au plasma à deux fréquences d'excitation utilisé dans le procédé de la figure 4 la figure 6 est un graphique montrant la relation entre le rapport du flux de N20/Sil14 et la vitesse de formation pour différents taux d'alimentation de puissance électrique de polarisation du substrat, qui présente les résultats du premier mode de réalisation de la présente invention; la figure 7 est un graphique montrant la relation entre la puissance électrique de polarisation du substrat et la pression d'isolation de la couche d'oxyde de silicium qui représente les résultats du deuxième mode de réalisation de la présente invention; la figure 8 est un graphique montrant la pression d'isolation de la couche d'oxyde de silicium en fonction du rapport du flux de N20/SiII4 lorsque la puissance électrique de polarisation du substrat n'est pas appliquée, et qui représente les résultats du second mode de réalisation de la figure 7; la figure 9 est un graphique montrant la relation entre le rapport de flux de
N20/SiH4 et la vitesse de formation de la couche d'oxyde de silicium, pour des varia-
tions du rapport de flux de Sil14 dans le gaz de réaction, et qui représente les résultats du troisième mode de réalisation de la présente invention; la figure 10 est un graphique montrant le rapport du flux de N20/SilI4 en fonction de la réfractivité de la couche d'oxyde de silicium. qui représente le résultat du troisième mode de réalisation de la figure 9; la figure 11 est un graphique montrant la relation entre le fnux de N20/Sil14 et la vitesse de formation de la couche d'oxyde de silicium selon que l'on ajoute ou non de l'hélium gazeux dans le gaz de réaction principal, et qui représentent les résultats du quatrième mode de réalisation de la présente invention; la figure 12 est uni graphique montrant la relation entre le flux de N20/SiIH4 et la réfractivité de la couche d'oxyde de silicium selon que l'on ajoute ou non de l'hélium gazeux dans le gaz de réaction principal, et qui représentent les résultats du quatrième mode de réalisation de la figure 11; la figure 13 est unei vue en coupe montrant tiu transistor en couche mince avec
grille supérieure classique.
Dans la suite, les modes de réalisation de la présente invention sont expliqués
en détail en référelnce aux dessins.
La figure I est une vue en coupe schématique montrant un dispositif de CVD au plasma à deux firéquences d'excitation I utilisé pour former une couche d'oxyde de
silicium selon un mode de réalisation de la présente invention.
Le dispositif de CVD au plasma à deux fréquences d'excitation I comprend une électrode à haute fréquence disposée dans une chambre, et une contreélectrode portant un substrat, et applique une puissance électrique à haute fiéquence à la fois sur l'électrode à haute fréquence et sur la contre-électrode Comme représenté sur la figure 1, une électrode à haute fréquence 3 et uine o plaque de séparation 4 sont montées dans une chambrc 2, et unec contrc-électrode 6 supportant un substrat 5 est montée en correspondance à la plaque de séparation 4 enl dessous de la chambre 2. L'électrode à haute fréquence 3 est reliée à une première source de puissance à haute fréquence 10 par l'intermédiaire d'une boite d'adaptation allant vers l'électrode à haute firéquence 9, et contenant tiull circuit d'adaptation 8 dans
I un boîtier 7 comprenant uni matériau conducteuLr.
En outre, un espace 11 est formé entre l'électrode à haute fréquence 3 et la plaque de séparation 4, et uni tuyau d'alimentation de gaz 12 est monté de sorte à conduire un gaz de réaction dans l'espace 11. Le gaz de réaction qui entre dans l'espace 11 à travers le tuyau d'alimentation de gaz 12 est amené dans la chambre 2 à
travers une pluralité de trous 4a de la plaque de séparation 4. La référence 13 repré-
sente un isolant pour isoler l'électrode à haute fréquence 3 de la paroi de la chambre 2. Un joint de contre-électrode 14 est monté autour de la contre-électrode 6, et la contre-électrode 6 ainsi que le joint de contre-électrodc sont constitués de sorte à pouvoir se déplacer vers le haut et vers le bas grâce à des soufflets 15. Du fait de cette structure, on peut contrôler la distance entre l'électrode à haute fréquence 3 et la contre-électrode 6. En outre, la contre-électrode 6 est reliée à une seconde source de i puissance électrique à haute fréquence 18 par l'intermédiaire d'une boîte d'adaptation allant vers la contre-électrode 17, et dans laquelle est stocké un circuit d'adaptation 16. Dans la boite d'adaptation allant vers l'électrode à haute firéquence 9, le circuit d'adaptation 8 est monté dc sorte à adapter l'impédance entre la premlière source de puissance à haute fréquence 10 et l'électrode à haute fréquence 3 dans le boîtier 7. La boite d'adaptation allant vers l'électrode à haute fréquence 9 est une caractéristique spécifique de la présente invention. La structure détaillée du circuit d'adaptation 8 est la suivante une bobine 19 ct un condensateur de réglagc 20 sont reliés en série à la première source de puissance à haute fréquence 10, ct un condensateur deroute 21 est relié en parallèle à ce montage, son extrémité étant mise à la masse. L'une des deux électrodes 20 à 20b du condensateur de réglage 20 cst l'électrode à haute
fréquence 3.
Dans ce circuit d'adaptation 8, l'impédance entre la première source de puissance à haute firéquence 10 et l'électrode à haute fréquence 3 est réglée en
commandant la capacité du condensateur de réglage 20.
Les figures 2 et 3 sont des vues du condensateur de réglage 20, qui montrent que ce condensateur est un condensateur du type à papillon. Sur l'électrode à haute firéquence 3 (qui est aussi utilisée en tant qu'électrodc 20a du condensateur de réglage), une plaque d'isolation 22 présentant la forme d'un éventail est supportée en ) rotation sur un arbrec 23, et une électrode 20b est fixée à l'arbrc 23, de sorte à ce que la plaque d'isolation 22 soit située entre l'électrode 20b et l'électrode à haute
firéquence 3.
En outre, lorsque l'on fait tourner la plaque d'isolation 22 en utilisant la rainurc 22a et l'engrenage 24 qui est formé sur cette rainure, la surface de recouvrement entre l 'électrode 20b et la plaque d'isolation 22 varie, de sorte l'adaptation est obtenue en changeant la capacité entre les électrodes 20a ct 20b pour qu'elles prennent la valeur souhaitée. Comme représenté sur la figure 1, dans la boite d'adaptation allant vers la contre-électrode 17, est monté un circuit d'adaptation 16 pour adapter l'impédance
entre la deuxième source de puissance à haute fréquence 18 et la contreélectrode 6.
I.a boite d'adaptation 17 vers la contre-électrode est d'un type classique.
Dans le circuit d'adaptation 16, les bobines de réglage 26. 27 sont reliés en serie à une électrode latérale du condensateur 25, et deux condensateurs de route 28, 29 sont reliés à l'autre électrode latérale du condensateur 25, les autres extrémités des
condensateurs de route étant mis à la masse.
Pour former une couche d'oxyde de silicium en utilisant le dispositif de CVD
au plasma 1, le substrat 5 est placé sur la contre-électrode 6, et la puissance électri-
que à haute fréquence est appliquée à l'électrode à haute firéquence 3 et à la contre-
électrode 6. par les première et seconde sources d'alimentation cn puissance à haute firéquence 10 et 18. La couche d'oxyde de silicium est formée sur le substrat 5 en fournissant un gaz de réaction dans la chambre 2, à travers la plaque de séparation 4 et la conduite d'alimentation en gaz, et en générant un plasma. Dans le gaz de réaction, les gaz principaux de réaction sont le monosilane et l'oxyde nitreux, mais le gaz de réaction peut comprendre d'autres gaz, et le rapport du flux des principaux gaz de réaction est de 10 à 50%. ILes autres gaz peuvent comprendre un gaz qui est choisi parmi les groupes constitués de l'hélium, de
l'hydrogène, du xenon, de l'oxygène, de l'argon, de l'azote et de leurs mélanges.
En ce qui concerne les gaz de réaction principaux, par exemple de l'oxyde nitreux de 400cmi3/s à 40 cmi3/s de monosilane, il est préférable que le rapport du flux de l'oxyde nitreux au monosilane soit de 10 ou plus. Dans ces conditions, la couche formée est une couche d'oxyde de silicium qui présente une vitesse de formation suffisante. Les conditions de formation de la couche sont par exemple les suivantes
température de 300 C, pression de 200Pa. rapport des flux d'oxyde nitreux au mono-
silane de 10, 35% de dilution à l'hélium du rapport de flux du mélange d'oxyde nitreux et de monosilane par rapport au gaz de réaction, fréquence de la source de O puissance électrique appliquée à l'électrode à haute fréquence comprise entre 13,56
Mltz et 100 Ml-z, firéquence de la puissance de polarisation appliquée à la contre-
électrode de 50 klIz à 1,6 MlIz, et 40% du rapport entre la puissance électrique à
haute fréquence appliquée à la contre-électrode et la somme de la puissance électri-
que à haute firéquence appliquée à l'électrode à haute fréquence et de la puissance électrique à haute fréquence appliquée à la contre- électrode; cette quantité est dans la
suite appelée taux de puissance électrique de polarisation du substrat.
Les figures 4A-4C représentent les étapes du procédé de fabrication d'un
transistor Cen couche mince à grille supérieure utilisant une couche d'oxyde de sili-
cium en tant qu'isolant de grille et en tant qu'isolant d'espacement.
Comme représenté sur la figure 4A, une couche semi-conductrice 31 de sili-
cium amorphe d'une épaisseur de 500 À est formée sur un substrat transparent 30 tel que du verre, et la couche semi-conductrice 31 est structurée pour présenter une
forme d'îlot, grâce à un traitement de photolithographie. Une couche d'oxyde de sili-
cium est formée sur une épaisseur de 300 A sur toute la surface du substrat.
On utilise à ce moment le dispositif de CVD au plasma à deux fréquences I d'excitation 1, et un gaz de réaction, dans lequel les principaux gaz dc réaction sont l'oxyde nitreux et du monosilanc. En outre, après formation d'une couche métallique d'aluminium ou analogue, sur une épaisseur de 1000 À sur toute la surface, la couche
de métal et la couche d'oxyde de silicium sont structurées par un procédé de photo-
lithographie, et en conséquence, on forme une électrode de grille 32, uni isolant de
grille 33.
Comme représenté sur la figure 4B, une région de la couche semiconductrice, à l'exception du côté inférieur de l'électrode de grille 32, est transformée en couche de silicium de type n palr dopage ionique d'impuretés telles que le phosphore, arsenic et autres, du côté supérieur de l'électrode de grille 32; on forme une région de source 2o 34 et une région dc drain 35. A cet instant, la région s'étendant entre les régions de
source et de drain 34, 35 est une région de canal 36.
Un isolant d'espacement 37 sous forme d'une couche d'oxyde de silicium d'une épaisseur de 2 000 A est formé sur toute la surface. A cet instant, on peut utiliser le dispositif de CVD au plasma à deux fréquences d'excitation 1, et un gaz de réaction
dans lequel les principaux gaz réactifs sont de l'oxyde nitreux et du monosilane.
L'isolant d'cspacement 37 est structure par un procédé de photolithographie, et l'on forme des trous dc contact 38, 39 de sorte à respectivemlent atteindre les régions de source et de drain 34, 35 de la couche superconductrice 31. On forme sur toute la surface une couche métallique d'aluminium, etc. d'une épaisseur de I 000 A, ct on la
3o> structure de sorte à former l'électrode de source 40 et l'électrode de drain 41.
Commle représenté sur la figure 4C, une couche de passivation 42 sous forme d'une couche de nitrure de silicium est formée sur toute la surface. puis est structurée par un traitement de photolithographic, et ensuite un trou dc contact 43 est formé de sorte à atteindre l'électrode de drain 41. En outre, on forlme suir toute la surface une couche conductrice transparcntc d'ITO, ou autres, qui est structurée pour former une électrode de pixel 44. Avec les étapes qui précèdent, on a terminé unl transistor en
couche mince 45 relié à l'électrode de pixel 44.
Le procédé de formation d'une couche d'oxyde de silicium selon le présente invention utilise unll dispositif à CVD au plasma à deux fréquences d'excitation, dans
lequel une électrode latérale 20a du condensateur de réglage 20 de la boite d'adapta-
tion vers l'électrode à haute fréquence 9 est utilisée aussi comme électrode à haute fréquence 3. De ce thit, la perte de la puissance électrique à haute fréquence appli-
quée décroît par rapport à l'art antérieur. Du mêmee fait, on obtient une couche
d'oxyde de silicium présentant une bonne qualité et une vitesse de formation élevée.
De la sorte, dans le procédé de fabrication d'un transistor en couche mince avec unie couche d'oxyde de silicium selon les présents modes de réalisation, bien que l'on
In utilise une couche d'oxyde de silicium à base de N20'Sill4 pour la couche d'espace-
ment 37, on obtient uni bon recouvrement des épaulements comparable à celui des
couches d'oxyde de silicium à base de TEOS de l'art antérieur.
En outre, du fait que la pression d'isolation est suffisamment élevée, on peut obtenir tiu isolant de grille 33 présentant une grande fiabilité, avec une couche
Is d'oxyde de silicium à base de N20/SiH4.
De plus, le présent procédé permet d'utiliser un gaz de réaction dont les gaz principaux sont l'oxyde nitreux et le monosilane qui sont très largement utilisés, et on
peut donc mettre en oeuvre le procédé sans utiliser le gaz TEOS classique. L'inven-
tion permet d'éviter les problèmes de manipulation difficile des gaz et de coût élevé et on peut faire augmlenter le rendement et la productivité pour la fabrication du
transistor cll couche minice.
Il apparaîtra à l'homme du métier que diverses modifications peuvent être effectuées dans la présente invention sans s'écarter de l'esprit de l'invention. Il est donc entendu que la présenlte invention couvre les modifications et variations de
l'invention qui tombe sous le coup des revendications annexées.
Par exemple. la condition de formation de la couche de CVD etc. dans les
modes de réalisation ci-dessus, ne sont donnés qu'à titre d'exemple et peuvent varier.
En outre, le présent procédé de fabrication de transistor en couche mince est appliqué à un transistor en couche mince à grille supérieure, on pourra aussi l'appliquer à un
transistor en couche mince à grille inférieure.
Par ailleurs, le dispositif de CVD au plasma I utilisé pour la formation de la
couche de la figure I présente une paroi latérale du boîtier 7 dans la boite d'adapta-
tion vers l'électrode à haute fréquence 9 qui est parallèle au til d'alimentation.
Comme représenté sur la figure 5, toutefois, il est possible d'utiliser une paroi latérale du boîtier 47 dans la boite d'adaptation vers l'électrode à haute fréquence 46 qui n'est
pas parallèle avec le fil d'alimentation 48.
Dans le dispositif de CVD au plasma 49, lorsque l'on alimente en puissance électrique, les directions de passage des courants dans un sens et dans l'autre pour le courant à haute fréquence ne sont pas parallèles, et ceci évite l'augmentation d'inductance mutuelles. Le résultat est une amélioration de l'efficacité de la consommation de puissance électrique, de la vitesse de formation de la couche
d'oxyde de silicium et la qualité de la couche.
En ce qui concerne la figure 5, les mêmes références numériques sont appli-
quées aux mêmes éléments que dans la figure 1.
PREMIER MODE DE REALISATION
Le premier mode de réalisation forme la couche d'oxyde de silicium en utili-
sant un dispositif de CVD au plasma à deux fréquences d'excitation présentant la
0 boite d'adaptation décrite ci-dessus.
La figure 6 est un graphique montrant en abscisse le rapport de flux de N20/Sil14 et en ordonnée la vitesse de formation, en fonction du taux de puissance électrique de polarisation du substrat (rf2) appliqué à la contre-électrode, lorsque l'on utilise un dispositif de CVD au plasma à deux fréquences d'excitation selon la
présent mode de réalisation.
Les conditions de formation de la couche sont les suivantes la fréquence de la puissance électrique à haute fréquence appliquée à l'électrode à haute fréquence est de 13,56 MItz, la puissance électrique rfl est constante, la fréquence de la puissance électrique de polarisation du substrat appliquée à la contre-électrode est de 1,6 Mliz, et le taux de puissance électrique de polarisation du substrat est de 33,3% (ces conditions sont représentées sur le graphique de la figure 6 par les carrés et une ligne continue), 50% (représenté sur la figure 6 par les cercles et une ligne continue) et par 66,6% (ceci est représenté sur la figure 6 par les triangles et une ligne continue). Et,
la température du substrat est de 300 C, la pression dans la chambre est de 200 Pa.
Un exemple comparatif a été réalisé en utilisant la même formation de couche avec un dispositif classique présentant uniquement une électrode à haute fréquence à laquelle est appliquée une puissance électrique avec une fréquence de 13,56 Mliz;
l'exemple comparatif est représenté sur la figure 6 par les croix et les traits pointillés.
Commoe représenté sur la figure 6, dans le cas de l'exemple comparatif, la vitesse de formation de la couche est seulement de 1000 À par minute ou moins, lorsque le rapport dc flux de N20/SiII4 est dans la plage de 5 à 20. Par ailleurs, dans le cas du preésent mode de réalisation, dans lequel le taux de puissance de polarisation appliquée au substrat est de 33,3%, 50% ou 66,6%, la vitesse de formation de la couche est de 2000 ÀA p.r minute ou plus pour un rapport de flux de N20/Si-14 de 5, de 3700 A par minute et plus, pour un rapport de flux de N20/Sil 4 de 20 De la sorte, le dispositif de CVD au plasma à deux fréquences d'excitation
améliore remarquablement la vitesse de formation de la couche par rapport au dispo-
sitif classique. En outre. dans le cas du présent dispositif de CVD au plasma à deux fréquences d'excitation, lorsque le rapport de flux de N20/Sill4 est plus important, la vitesse de formation de la couche est améliorée, et lorsque la puissance électrique de polarisation du substrat est plus importante, la vitesse de formation de la couche est améliorée.
DEUXIEME MODE DE REALISATION
On a cherché à déterminer les variations de la pression d'isolation de la couche de silicium formée cn fonction de la puissance électrique de polarisation appliquée
au substrat.
La figure 7 est un graphique montrant la relation entre le taux de puissance n électrique de polarisation appliquée au substrat, ct la pression d'isolation dc la couche d'oxyde de silicium lorsque l'on utilisc le présent dispositif de CVD au plasma à deux firéquences d'excitation. L'axe de l'abscisse montre le taux de puissance électrique de polarisation appliquée au substrat en %, et l'axe de l'ordonnée représente la pression
d'isolation en MV/cmr.
Les conditions de formation de la couche sont les suivantes la fréquence de la puissance électrique à haute fréquence appliquée à l'électrode à haute fréquence est de 40,68 MHz, la puissance électrique à haute fréquence rf2 est constante, la
fréquence de la puissance électrique de polarisation du substrat appliquée à la contre-
électrode est de 1,6 MlIz, le taux de puissance électrique de polarisation du substrat ?0 est de 0%, 14,3%, 40%. La température du substrat est de 300 C, la pression dans la
chambre est de 200 Pa.
Pour ce qui est du gaz de réaction, le rapport du flux de N2O0Si1I4 est de 15, le rapport du flux du mélange dc monosilane et d'oxyde nitreux par rapport au gaz de
réaction est de 46% (dilution à l'hélium) et l'épaisseur de la couche d'oxydc de sili-
cium est de 2000 A. La figure 8 cst un graphique montrant la relation entre Ic rapport de flux de N20/Silt4 et la pression d'isolation dc la couche d'oxyde de silicium lorsque l'on applique pas de puissance élecctrique de polarisation du substrat à la contre-électrode (rl2 = O W). L'axc horizontal montre le rapport dc flux dc N20/Sil14 et l'axe vertical
montre la pression d'isolation cn MV/cm.
Lcs conditions de 'formation de la couche sont les suivantes: la firéquence de la puissance électrique à haute fréquence appliquée à l'électrode à haute firéquence est de 13,56 Milz, la puissance électrique rf, est constantc. la température de substrat
est de 300 C, la pression dans la chambre dc 200 Pa.
Pour ce qui est du gaz de réaction, le rapport de flux de N20 a été changé, après que lec rapport dc flux de SiII4 à liec soit fixé à 5%o, et l'épaisseur dc la couche
d'oxyde de silicium cst de 2000.
Lorsque l'on n'applique pas dc puissance électrique de polarisation du substrat comme représenté sur la figure 8, la pression d'isolation est de 10 MV/cm ou plus pour une plage de 5 à 10 pour le rapport de flux de N20/Sil4. Toutefois, la pression d'isolation décroît à 7 à 8 MV/cm dans la plage de 15 à 20 pour le rappor-t de flux de N20/Sil4. Comillme représcnté sur la figure 7, lorsque la pression d'isolation est de 7,7 MNIV/cm pour un rapport de flux de N20/SiTII4 de 15, la pression d'isolation augmente jusqu'à peu près 9 MV/cm, lorsque l'on applique au substrat un taux de puissance électrique dc polarisation dc 14,3 ou 40%. Ceci prouve que l'application d'une puissance électrique de polarisation du substrat a pour effet d'améliorer la pression
d'isolation de la couche d'oxyde de silicium.
TROISIEME MODE DE REALISATION
Dans le présent procédé de formation d'une couche d'oxyde de silicium, les variations des caractéristiques des propriétés de la couche d'oxyde de silicium formées ont été déterminées, en fonction des variations du rapport de flux dc N20/SiI14. La figure 9 est un graphique qui montre la relation entre le rapport de flux de N20/SiH4 et la vitesse de formation de la couche d'oxyde de silicium en utilisant un dispositif de CVD au plasma à deux fréquences d'excitation. Lec rapport de flux de SiH4 dans le gaz de réaction est de 1% (ceci est représenté sur la figure 9 par des 0 carrés et une ligne continue), 2% (ceci est représenté sur la figure 9 par des cercles et une ligne continue) ct 3%o (ceci est représenté sur la figure 9 par des triangles et une ligne continue). Et, la température du substrat cst de 300 C, la pression dans la
chambre de 200 Pa.
L'axe horizontal représentc le rapport de flux de N20/Sit14, et l'axe vertical représente la vitesse de formation de la couche en A /min dans la figure 9. Les conditions de formation de la couche sont les suivantes la fréquence de la puissance électrique à haute fréquence appliquée à l'électrode à haute fréquence est de 40,68 Mllz, la firéquencc de la puissance électrique de polarisation du substrat est de 1,6 MHlz, ct le taux de puissance électrique de polarisation du substrat est de 33,3%. I.a températurc de substrat cst de 300 CC, la pression dans la chambre de Pa. Un exemple comparatif a été réalisé en utilisant la même formation de couche avcc un dispositif classique présentant uniquement une électrode à haute firéquence
avec une puissance électrique avec uneC fréquence de 13,56 Mllz; l'cxemple compa-
ratif est représenté sur la figure 9 par les croix et les traits pointillés.
La figure 10 est un graphique montrant la relation entre lec rapport de flux de
* N20/SiHI4 et la rfiractivité de la couche d'oxyde de silicium. L'axe horizontal repré-
sente le rapport de flux de N20/SiII4 et l'axe vertical représente la réfractivité.
Les conditions de formation de la couche sont les suivantes la fréquence de la puissance électrique à haute fréquence appliquée à l'électrode à haute fréquence est dc 40,68 MHz, la fréquence de la puissance électrique de polarisation du substrat est de 1,6 MHtz, et le taux de puissance électrique de polarisation du substrat est de 33,3%. La température du substrat est de 3000CC, la pression dans la chambre de
Pa. Ceci est représenté par les carrés et le trait plein sur la figure 10.
L'exemple comparatif a été obtenu dans les mêmes conditions en utilisant un dispositif classique présentant uniquement une électrode à haute fréquence à laquelle est appliquée une puissance électrique à haute fréquence à 13,56MIHz (ceci est I représenté par les croix et le trait interrompu sur la figure 10). Comme représenté sur la figure 9, dans le cadre de l'exemple comparatif, la vitesse de formation de la
couche est de 500 à 1500 A dans la plage de rapport de flux de N20/Sill4 de 5 à 50.
Toutefois, dans le présent mode de réalisation, lorsque le rapport de flux de Sil-14
dans le gaz de réaction est de 1, 2 ou 3%, la vitesse de formation de la couche est plus importante que dans l'exemple comparatif.
Il ressort des données du présent mode de réalisation que lorsque le rapport de flux de Silt4 est plus important, la vitesse de formation de la couche plus élevée, et si la vitesse de formation de la couche est de 3000 À/miin pour un rapport de flux de
Sill4 de 1%, elle augmente à 6000 /milni pour un rapport de flux de Sill4 de 3%.
n0 Avec un flux de SilI4 constant, pour un rapport de flux de N20/SiII4 dans la plage de 0 à 10, la vitesse de formation de la couche augmente rapidement, lorsque le rapport de flux de N20/Silt4 est de 10 ou plus, la vitesse de formation de la couche
est sensiblement constante.
Il ressort des résultats précédents, du fait que la stabilité ct la fabrication de la 1 couche sont si bonnes, qu'il est préférable d'utiliser le présent dispositif de CVD au plasma avec une haute firéquence d'excitation et un rapport de flux de N20/SilH4 de ou plus. En outre, dans le cas de l'exemple comparatif de la figure 10, lorsque le
rapport de flux de N20/SiII4 augmente de 10 à 50, la réfractivité diminue progressi-
vement depuis une valeur de 2, ct lorsque le rapport de flux de N20/Silt4 est d'envi-
:o ron 50, la réfractivité est dans la plage 1,4 à 1,5. La plage dans laquelle la réfractivité représentée par la ligne continue est de 1,4 à 1,5 est la région dans laquelle SiO2 présenlte une structure stoèchiométrique, et le fait que la réfiractivité présente des
valeurs représentées ci-dessus, assure que la couche est certainement formée de SiO2.
Dans le cas du présent mode dc réalisation par rapport à ce qui précède, lorsque
3> le rapport de flux de N20/SiIl4 est dans la plage de 0 à 10, la réfractivité décroît rapi-
dement, et lorsque le rapport dc flux de N20/Sil14 est de 10, la rfriactivité est dans la
plage de 1,4 à 1,5, et garde une valeur dans cette plage.
Il ressort des résultats précédents, que lorsque l'on utilise un dispositif de CVD au plasma à deux fréquences d'excitation et un rapport de flux de N20/Sil4 de 10 ou
plus, on obtient une couche d'oxyde de silicium présentant une structure stochéomé-
trique.
QUATRIEME MODE DE REALISATION
Dans le présent procédé de formation d'une couche d'oxyde de silicium, on
détermine maintenant l'effet des autres gaz qui peuvent être ajoutés aux gaz de réac-
tion principaux sur la formation de la couche.
La figure I1 est un graphique montrant la relation entre le rapport de flux de N20/SiIl4 et la vitesse de formation de la couche de l'oxyde de silicium selon que l'on ajoute (ceci est représenté par un carré et des traits pleins sur la figure I 1) ou pas (ceci est représenté par des ronds et des traits pleins sur la figure 11) de l'hélium gazeux aux gaz de réaction principaux, N20/Sit14, et que l'on utilise un dispositif CVD au plasma à deux fréquences d'excitation. Dans lc cas o l'on ajoute de lI'hélium, lc flux est de 800cm3/s. L'abscissc représente lc rapport de flux de
N20/SiH4 et l'ordonnée représente la vitesse de formation de la couche en A/miin.
Les conditions de formation de la couche sont les suivantes la fréquence de la puissance électrique à haute fréquence appliquée à l'électrode à haute fréquence est de 40,68 Mltz, la fréquence de la puissance électrique de polarisation du substrat est de 1,6 MlIz, et le taux de puissance électrique de polarisation du substrat est de 33,3%/. La température du substrat est de 300CC, la pression dans la chambre est de Pa. La figure 12 est un graphique monitrant la relation entre le rapport de flux de N20/Silt4 et la réfiractivité de la couche d'oxyde de silicium dans le cas o l'on ajoute (ceci est représenté par des carrés et des traits pleins sur la figure I 2) ou l'on n'ajoute pas (ceci est rcprésenté par des ronds et des traits pleins sur la figure 12) de l'hélium gazeux aux gaz principaux de réaction N20/SiH4 L'abscisse représente le rapport de
flux de N20/Sil-4 et l'ordonnée représente la réfractivité.
Les conditions de formation de la couche sont les suivantes la fréquence de la 1 puissance électrique à haute fréquence appliquée à l'électrode à haute fréquence est de 40,68 Mllz, la fréquence de la puissance électrique dc polarisation du substrat est de 1,6 MlHz, et le taux de puissance électrique de polarisation du substrat cst de 33,3%. l.a température du substrat est de 300 CC, la pression dans la chambre est de Pa. Comme représenté sur la figure 1, dans le cas o l'on n'ajoute pas d'hélium, et que le rapport de flux de N2O/SilI4 dépasse 10, la vitesse de forlmation de la couche décroît rapidement. Toutefois, dans le cas o l'on ajoute de l'hélium avec un flux de 800cm3/s, bien que ceci modifie le rapport de flux de N20/Sil-4, on conserve une
vitesse de formation rapide de la couche d'oxyde de silicium.
En outre, comime représenté sur la figure 12, dans le cas o l'on ajoute de l'hélium, par rapport au cas ou l'on ajoute pas d'hélium, le taux de variation de la s réfiractivité en fonction du flux de N20/SilI4 décroît, et lorsque le rapport de flux de N20/Sill4 est dans une plage plus faible, la réfractivité est dans une plage de 1,4 à 1,5 (plage de structure stoéchiométrique). De la sorte, pour ce qui est de la composition de la couche d'oxyde de silicium, il est préférable d'assurer une stabilité en ajoutant
de l'hélium gazeux.
Comme décrit ci-dessus, il ressort des résultats des premier à quatrième modes de réalisation. que l'amélioration de la vitesse dc formation de la couche d'oxyde de silicium et de la pression d'isolation est avérée en utilisant le dispositif de CVD au plasma à deux fréquences d'excitation, et en utilisant des gaz principaux de réaction qui sont N20/SiI4 dans un rapport de flux de 10 ou plus, auquel on ajoute un autre gaz tel que lie, etc.
En particulier, on peut obtenir la couche de silicium présentant le bon recou-
vrement d'épaulement requis pour l'isolant d'espacement, et la pression d'isolation
requise pour assurer la fiabilité de l'isolant de grille.
En conséquence, lorsque l'on utilise le dispositif de CVD au plasma à deux fréquences d'excitation présentant la boite d'adaptation selon l'invention, on améliore le rendement de consommation de puissance électrique, et la vitesse de formation de la couche. ILa vitesse de formation de la couche sur le substrat augmente du fait de l'application de la puissance électrique de polarisation du substrat, et le recouvrement
des épaulements est bon.
On peut donc utiliser une couche d'oxyde de silicium à base de N20/SiIH4 comme isolant d'espacement, de la même façon que la couche d'oxyde de silicium à base de TEOS de l'art antérieur. En outre, du fait de l'amélioration de la qualité de la couche, et plus particulièremient du fait de l'amélioration de la pression d'isolation, on
peut utiliser cette couche pour l'isolant de grille.
Il est donc possible d'obtenir un transistor enl couche mince présentant une bonne fiabilité avec un bon rendement, sans utiliser une couche d'oxyde de silicium à base de TEOS et sans avoir le problème de manipulation des matériaux gazeux et le
problème de coût corrélé.

Claims (4)

    REVENDICATIONS I.- JUn procédé de formation d'une couche d'oxyde de silicium comprenant les étapes de: fourniture d'un dispositif (1) de CVD au plasma à deux fréquences d'excitation, le dispositif présentant une contre-électrode (6) et une électrode à haute fréquence (3); placement du substrat (5) sur la contre-électrode; application d'une puissance électrique à haute fréquence à l'électrode à haute n fréquence et à la contre-électrode; et formation d'une couche d'oxyde de silicium sur le substrat eli généllrant un plasma en utilisant un gaz de réaction dans lequel le rapport de Ilux du mélange de monosilane et d'oxyde nitreux est de 10 à 50%.
  1. 2.- Le procédé de la revendication 1, dans lequel le dispositif de CVD au plasma à deux fréquences d'excitation comprend une première source de puissance à haute fréquence; une électrode à haute fréquence reliée à la première source de puissance à haute fréquence; 2( une boite d'adaptation vers l'électrode à haute fréquence présentant unll circuit d'adaptation assurant l'adaptation d'impédance entre la première source de puissance à haute firéquence et l'électrode à haute fréquence; une seconde source de puissance à haute fréquence; une contre-électrode reliée à la seconde source de puissance à haute fréquence et faisant face à l'électrode à haute fréquence et supportant un substrat; et un boiîtier d'adaptation vers la contre-électrode présentant un circuit d'adaptation assurant une adaptation d'impédance entre la seconde source à haute fréquence et la contre-électrode, au moins une électrode parmi les au moins deux électrodes qui constituent au to moins un condensateur de réglage dans le circuit d'adaptation de la boite d'adaptation
    vers l'électrode à haute fréquence étant constitué par l'électrode à haute firéquence.
  2. 3.- Le procédé de la revendication I ou 2, dans lequel le rapport de flux
    d'oxyde nitreux et de mnonosilanc est de 10 ou plus.
  3. 4.- Le procédé dc la revendication 1 2 ou 3, dans lequel les autres gaz parmi
    les gaz de réaction comprennent un gaz choisi dans le groupe de l'hélium, de l'hydro-
    gène, du xénon, de l'oxygène, de l'argon, de l'azote et de leurs mélanges.
    - Le procédé selon la revendication 2, 3 ou 4, dans lequel la fréquence de la puissance électrique à haute fréquence appliquée à l'électrode à haute fréquence est
    dans une plage de 13. 56 à 100 Ml Iz dans lequel la fréquence de la puissance électri-
    que à haute fréquence appliquée à la contre-électrode est dans la plage de 50 kHz à
    1,6 MHz.
  4. 6.- Le procédé selon l'une des revendications 2 à 5, dans lequel une paroi laté-
    rale du boîtier de la boite de dérivation vers l'électrode à haute firéquence est formée I( d'un matériau conducteur et n'est pas parallèle à un fil d'alimentation, le boîtier contenant le fil d'alimentation fournissant la puissance électrique à haute firéquence provenant de la première source de puissance électrique à haute fréquence à
    l'électrode à haute firéquence, à travers la boite d'adaptation et le circuit d'adaptation.
    s 7.- Un procédé de fabrication d'un transistor en couche mince comprenant les étapes de formation d'un isolant de grille et d'un isolant d'espacement du transistor en couche mince à l'aide d'une couche d'oxyde de silicium obtenue par le procédé selon
    l'une des revendications I à 6.
    (0
FR9913635A 1998-10-29 1999-10-29 Procede de formation de couche d'oxyde de silicium et procede de fabrication d'un transistor en couche mince associe Expired - Lifetime FR2788880B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30923798A JP3818561B2 (ja) 1998-10-29 1998-10-29 シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
FR2788880A1 true FR2788880A1 (fr) 2000-07-28
FR2788880B1 FR2788880B1 (fr) 2004-08-13

Family

ID=17990590

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9913635A Expired - Lifetime FR2788880B1 (fr) 1998-10-29 1999-10-29 Procede de formation de couche d'oxyde de silicium et procede de fabrication d'un transistor en couche mince associe

Country Status (6)

Country Link
US (5) US6337292B1 (fr)
JP (1) JP3818561B2 (fr)
KR (1) KR100335135B1 (fr)
DE (1) DE19952316B4 (fr)
FR (1) FR2788880B1 (fr)
GB (1) GB2343197B (fr)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4332263B2 (ja) * 1998-10-07 2009-09-16 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタの製造方法
JP3818561B2 (ja) * 1998-10-29 2006-09-06 エルジー フィリップス エルシーディー カンパニー リミテッド シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法
JP2001057359A (ja) * 1999-08-17 2001-02-27 Tokyo Electron Ltd プラズマ処理装置
US6528751B1 (en) 2000-03-17 2003-03-04 Applied Materials, Inc. Plasma reactor with overhead RF electrode tuned to the plasma
US7141757B2 (en) * 2000-03-17 2006-11-28 Applied Materials, Inc. Plasma reactor with overhead RF source power electrode having a resonance that is virtually pressure independent
US6900596B2 (en) * 2002-07-09 2005-05-31 Applied Materials, Inc. Capacitively coupled plasma reactor with uniform radial distribution of plasma
US8617351B2 (en) 2002-07-09 2013-12-31 Applied Materials, Inc. Plasma reactor with minimal D.C. coils for cusp, solenoid and mirror fields for plasma uniformity and device damage reduction
US7220937B2 (en) * 2000-03-17 2007-05-22 Applied Materials, Inc. Plasma reactor with overhead RF source power electrode with low loss, low arcing tendency and low contamination
US6894245B2 (en) 2000-03-17 2005-05-17 Applied Materials, Inc. Merie plasma reactor with overhead RF electrode tuned to the plasma with arcing suppression
US8048806B2 (en) * 2000-03-17 2011-11-01 Applied Materials, Inc. Methods to avoid unstable plasma states during a process transition
US20070048882A1 (en) * 2000-03-17 2007-03-01 Applied Materials, Inc. Method to reduce plasma-induced charging damage
US6853141B2 (en) 2002-05-22 2005-02-08 Daniel J. Hoffman Capacitively coupled plasma reactor with magnetic plasma control
US7030335B2 (en) * 2000-03-17 2006-04-18 Applied Materials, Inc. Plasma reactor with overhead RF electrode tuned to the plasma with arcing suppression
TW511158B (en) * 2000-08-11 2002-11-21 Alps Electric Co Ltd Plasma processing apparatus and system, performance validation system thereof
KR100416373B1 (ko) * 2000-11-21 2004-01-31 삼성전자주식회사 알에프 매칭 유닛
TWI279169B (en) * 2002-01-24 2007-04-11 Alps Electric Co Ltd Plasma processing apparatus capable of performing uniform plasma treatment by preventing drift in plasma discharge current
TWI283899B (en) * 2002-07-09 2007-07-11 Applied Materials Inc Capacitively coupled plasma reactor with magnetic plasma control
JP4388287B2 (ja) * 2003-02-12 2009-12-24 東京エレクトロン株式会社 プラズマ処理装置及び高周波電力供給装置
US7901952B2 (en) * 2003-05-16 2011-03-08 Applied Materials, Inc. Plasma reactor control by translating desired values of M plasma parameters to values of N chamber parameters
US7910013B2 (en) 2003-05-16 2011-03-22 Applied Materials, Inc. Method of controlling a chamber based upon predetermined concurrent behavior of selected plasma parameters as a function of source power, bias power and chamber pressure
US7470626B2 (en) * 2003-05-16 2008-12-30 Applied Materials, Inc. Method of characterizing a chamber based upon concurrent behavior of selected plasma parameters as a function of source power, bias power and chamber pressure
US7795153B2 (en) * 2003-05-16 2010-09-14 Applied Materials, Inc. Method of controlling a chamber based upon predetermined concurrent behavior of selected plasma parameters as a function of selected chamber parameters
US7247218B2 (en) * 2003-05-16 2007-07-24 Applied Materials, Inc. Plasma density, energy and etch rate measurements at bias power input and real time feedback control of plasma source and bias power
US7452824B2 (en) * 2003-05-16 2008-11-18 Applied Materials, Inc. Method of characterizing a chamber based upon concurrent behavior of selected plasma parameters as a function of plural chamber parameters
US7371436B2 (en) * 2003-08-21 2008-05-13 Tokyo Electron Limited Method and apparatus for depositing materials with tunable optical properties and etching characteristics
JP2005167019A (ja) 2003-12-03 2005-06-23 Sharp Corp トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置
US7359177B2 (en) * 2005-05-10 2008-04-15 Applied Materials, Inc. Dual bias frequency plasma reactor with feedback control of E.S.C. voltage using wafer voltage measurement at the bias supply output
US7855153B2 (en) * 2008-02-08 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5052638B2 (ja) * 2010-03-17 2012-10-17 Ｓｐｐテクノロジーズ株式会社 成膜方法
JP5595134B2 (ja) * 2010-06-11 2014-09-24 富士フイルム株式会社 ドライエッチング装置及びドライエッチング方法
CN103578903B (zh) * 2012-07-18 2016-02-10 上海华虹宏力半导体制造有限公司 可调电极间距及平行度的刻蚀腔
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
JP5764246B1 (ja) * 2014-09-24 2015-08-19 株式会社日立国際電気 基板処理装置、ガス導入シャフト及びガス供給プレート
JP6929021B2 (ja) * 2016-04-25 2021-09-01 Ｓｐｐテクノロジーズ株式会社 シリコン酸化膜の製造方法
CN110911262B (zh) * 2019-11-12 2022-07-22 北京北方华创微电子装备有限公司 电感耦合等离子体***
JP2021176988A (ja) * 2020-05-07 2021-11-11 エーエスエム・アイピー・ホールディング・ベー・フェー 同調回路を備える反応器システム
US20220122811A1 (en) * 2020-10-16 2022-04-21 Applied Materials, Inc. Electric arc mitigating faceplate
CN114606478B (zh) * 2022-01-20 2024-04-30 湖南红太阳光电科技有限公司 一种管式pecvd制备超薄氧化硅层及钝化接触结构的方法、钝化接触结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58181865A (ja) * 1982-04-20 1983-10-24 Citizen Watch Co Ltd プラズマｃｖｄ装置
FR2663806A1 (fr) * 1990-06-25 1991-12-27 Commissariat Energie Atomique Reacteur a plasma du type triode, utilisable notamment pour la gravure, le depot ou le nettoyage de surfaces.
JPH0547750A (ja) * 1991-08-08 1993-02-26 Fujitsu Ltd 半導体装置
JPH1064696A (ja) * 1996-08-23 1998-03-06 Tokyo Electron Ltd プラズマ処理装置
JPH10125669A (ja) * 1996-10-22 1998-05-15 Hitachi Electron Eng Co Ltd プラズマｃｖｄ装置及び酸化膜の成膜方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5747711A (en) * 1980-08-08 1982-03-18 Fujitsu Ltd Chemical plasma growing method in vapor phase
JPS59115564A (ja) * 1982-12-23 1984-07-04 Seiko Instr & Electronics Ltd 薄膜トランジスタの製造方法
US4681653A (en) * 1984-06-01 1987-07-21 Texas Instruments Incorporated Planarized dielectric deposited using plasma enhanced chemical vapor deposition
JPS63262472A (ja) * 1987-04-20 1988-10-28 Sanyo Electric Co Ltd 膜形成方法
JPH0197681A (ja) * 1987-10-08 1989-04-17 Kanzaki Paper Mfg Co Ltd 感熱記録体
JPH01107547A (ja) * 1987-10-20 1989-04-25 Hitachi Cable Ltd 化合物半導体基板
JP2734021B2 (ja) * 1988-11-08 1998-03-30 日本電気株式会社 プラズマ気相成長方法
US5098865A (en) * 1989-11-02 1992-03-24 Machado Jose R High step coverage silicon oxide thin films
JPH03203317A (ja) * 1989-12-29 1991-09-05 Matsushita Electric Ind Co Ltd プラズマ処理装置
US5707486A (en) * 1990-07-31 1998-01-13 Applied Materials, Inc. Plasma reactor using UHF/VHF and RF triode source, and process
JP3154335B2 (ja) * 1991-08-13 2001-04-09 ソニー株式会社 画質制御装置
JPH0653151A (ja) * 1992-06-03 1994-02-25 Showa Shell Sekiyu Kk アモルファスシリコン薄膜およびそれを応用した太陽電池
JP3351843B2 (ja) * 1993-02-24 2002-12-03 忠弘 大見 成膜方法
JPH06328864A (ja) * 1993-03-23 1994-11-29 Fuji Photo Film Co Ltd 感熱記録材料
KR100302167B1 (ko) * 1993-11-05 2001-11-22 히가시 데쓰로 플라즈마처리장치및플라즈마처리방법
US5900103A (en) * 1994-04-20 1999-05-04 Tokyo Electron Limited Plasma treatment method and apparatus
JP3336747B2 (ja) * 1994-06-09 2002-10-21 ソニー株式会社 絶縁膜の形成方法、並びに半導体装置の作製方法及び半導体装置
JP3417072B2 (ja) * 1994-08-15 2003-06-16 ソニー株式会社 半導体装置の製法
JPH08227888A (ja) 1995-02-21 1996-09-03 Sony Corp 誘電体膜の形成方法
KR960039197A (ko) * 1995-04-12 1996-11-21 모리시다 요이치 실리콘 산화막의 형성방법 및 반도체 장치의 제조방법
EP0759481A1 (fr) * 1995-06-23 1997-02-26 Novellus Systems, Inc. Méthode pour déposer un film stable de TEOS fluoré
KR100300263B1 (ko) * 1995-08-04 2001-12-17 구사마 사부로 박막트랜지스터의제조방법,액티브매트릭스기판의제조방법및액정표시장치
US5736423A (en) * 1995-11-16 1998-04-07 Advanced Micro Devices, Inc. Method for depositing very thin PECVD SiO2 in 0.5 micron and 0.35 micron technologies
US5968324A (en) * 1995-12-05 1999-10-19 Applied Materials, Inc. Method and apparatus for depositing antireflective coating
US6391690B2 (en) * 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
US5660895A (en) * 1996-04-24 1997-08-26 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Low-temperature plasma-enhanced chemical vapor deposition of silicon oxide films and fluorinated silicon oxide films using disilane as a silicon precursor
JPH09298193A (ja) 1996-05-08 1997-11-18 Fuji Film Micro Device Kk パッシベーション膜の製造方法
US6562544B1 (en) * 1996-11-04 2003-05-13 Applied Materials, Inc. Method and apparatus for improving accuracy in photolithographic processing of substrates
JPH10172792A (ja) * 1996-12-05 1998-06-26 Tokyo Electron Ltd プラズマ処理装置
US6077764A (en) * 1997-04-21 2000-06-20 Applied Materials, Inc. Process for depositing high deposition rate halogen-doped silicon oxide layer
JP3384714B2 (ja) * 1997-07-16 2003-03-10 富士通株式会社 半導体装置およびその製造方法
JP2916119B2 (ja) * 1997-08-06 1999-07-05 アプライド マテリアルズ インコーポレイテッド 薄膜形成方法
JPH1178255A (ja) * 1997-09-03 1999-03-23 Dainippon Printing Co Ltd 熱転写受像シート
US6024044A (en) * 1997-10-09 2000-02-15 Applied Komatsu Technology, Inc. Dual frequency excitation of plasma for film deposition
US6294459B1 (en) * 1998-09-03 2001-09-25 Micron Technology, Inc. Anti-reflective coatings and methods for forming and using same
JP3818561B2 (ja) * 1998-10-29 2006-09-06 エルジー フィリップス エルシーディー カンパニー リミテッド シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法
US6221794B1 (en) * 1998-12-08 2001-04-24 Advanced Micro Devices, Inc. Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines
US6100163A (en) * 1999-01-07 2000-08-08 Taiwan Semiconductor Manufacturing Company Gap filling of shallow trench isolation by ozone-tetraethoxysilane
US6693061B2 (en) * 2000-11-24 2004-02-17 Ricoh Company, Ltd. Light-permeable thermosensitive recording material

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58181865A (ja) * 1982-04-20 1983-10-24 Citizen Watch Co Ltd プラズマｃｖｄ装置
FR2663806A1 (fr) * 1990-06-25 1991-12-27 Commissariat Energie Atomique Reacteur a plasma du type triode, utilisable notamment pour la gravure, le depot ou le nettoyage de surfaces.
JPH0547750A (ja) * 1991-08-08 1993-02-26 Fujitsu Ltd 半導体装置
JPH1064696A (ja) * 1996-08-23 1998-03-06 Tokyo Electron Ltd プラズマ処理装置
JPH10125669A (ja) * 1996-10-22 1998-05-15 Hitachi Electron Eng Co Ltd プラズマｃｖｄ装置及び酸化膜の成膜方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 008, no. 015 (C - 206) 21 January 1984 (1984-01-21) *
PATENT ABSTRACTS OF JAPAN vol. 017, no. 340 (E - 1389) 28 June 1993 (1993-06-28) *
PATENT ABSTRACTS OF JAPAN vol. 1998, no. 08 30 June 1998 (1998-06-30) *
PATENT ABSTRACTS OF JAPAN vol. 1998, no. 10 31 August 1998 (1998-08-31) *
SALEM M M ET AL: "IMPEDANCE MATCHING FOR OPTIMIZATION OF POWER TRANSFER IN A CAPACITIVELY EXCITED RF PLASMA REACTOR", EUROPEAN PHYSICAL JOURNAL APPLIED PHYSICS,EDP SCIENCES, LES ULIS,FR, vol. 3, no. 1, 1998, pages 91 - 95, XP000848356, ISSN: 1286-0042 *

Also Published As

Publication number Publication date
US20030109147A1 (en) 2003-06-12
GB2343197B (en) 2001-01-10
KR20000029171A (ko) 2000-05-25
US20050112806A1 (en) 2005-05-26
DE19952316B4 (de) 2004-05-06
DE19952316A1 (de) 2000-06-08
KR100335135B1 (ko) 2002-05-04
US20020019144A1 (en) 2002-02-14
US6337292B1 (en) 2002-01-08
US20050074984A1 (en) 2005-04-07
US6627545B2 (en) 2003-09-30
JP2000138211A (ja) 2000-05-16
JP3818561B2 (ja) 2006-09-06
GB2343197A (en) 2000-05-03
US6716752B2 (en) 2004-04-06
US7378304B2 (en) 2008-05-27
FR2788880B1 (fr) 2004-08-13
GB9925564D0 (en) 1999-12-29

Similar Documents

Publication Publication Date Title
FR2788880A1 (fr) Procede de formation de couche d'oxyde de silicium et procede de fabrication d'un transistor en couche mince associe
CN104733539B (zh) 薄膜晶体管及使用薄膜晶体管的显示装置
US7816272B2 (en) Process of cleaning a semiconductor manufacturing system and method of manufacturing a semiconductor device
WO2009129391A2 (fr) Processus pour transistor à couches minces à faible température, propriété du dispositif et amélioration de la stabilité du dispositif
EP0511096A1 (fr) Procédé de passivation locale d'un substrat par une couche de carbone amorphe hydrogène et procédé de fabrication de transistors en couches minces sur ce substrat passive
EP0889507A1 (fr) Procédé d'attaque par plasma utilisant un fluorocarbone et du silane
US20230021761A1 (en) Carbon hard masks for patterning applications and methods related thereto
JPH05275346A (ja) 非晶質シリコン膜の製造方法、非晶質窒化シリコン膜の製造方法、微結晶シリコン膜の製造方法、及び非単結晶半導体装置
FR2691035A1 (fr) Dispositif et machine à plasma de traitement chimique et procédé utilisant ce dispositif.
EP2143134B1 (fr) Circuit électronique intégré comprenant une portion de couche mince a base d'oxyde d'hafnium
JP3054862B2 (ja) ダイヤモンド状炭素膜を含むゲート絶縁膜とこれを用いた薄膜トランジスタ及びゲート絶縁膜の形成方法並びにこれらの製造方法
JP3420653B2 (ja) 薄膜トランジスタおよび液晶表示素子
US20040072392A1 (en) Method of forming a low temperature polysilicon thin film transistor
JP2002025919A (ja) 容量結合型プラズマ装置および電子デバイスの製造方法
FR2797999A1 (fr) Procede de fabrication d'une capacite integree sur un substrat de silicium
JP3376051B2 (ja) 薄膜トランジスタおよびその製造方法
EP0382632B1 (fr) Substrat transparent électroconducteur à deux couches d'oxydes métalliques, utile notamment dans des dispositifs opto-électroniques
JPH0697079A (ja) 非晶質シリコンの製造方法
KR20070040035A (ko) 표시 기판 및 이의 제조 방법
JPH04345069A (ja) 半導体装置
TW478158B (en) Silicon oxide film forming method and manufacturing method of thin-film transistor
FR2795746A1 (fr) Procede de depot d'un materiau dielectrique a base de silicium sur du cuivre
WO2022243418A1 (fr) Procédé de préparation d'un composant microélectronique comprenant une couche à base d'un matériau iii-v
EP4213182A1 (fr) Procédé d'activation d'une couche exposée
CN115295411A (zh) 介质膜层的制备方法以及半导体器件

Legal Events

Date Code Title Description
CD Change of name or company name
PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 19