JPH08227888A - 誘電体膜の形成方法 - Google Patents

誘電体膜の形成方法

Info

Publication number
JPH08227888A
JPH08227888A JP3196095A JP3196095A JPH08227888A JP H08227888 A JPH08227888 A JP H08227888A JP 3196095 A JP3196095 A JP 3196095A JP 3196095 A JP3196095 A JP 3196095A JP H08227888 A JPH08227888 A JP H08227888A
Authority
JP
Japan
Prior art keywords
dielectric film
film
forming
gas
silane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3196095A
Other languages
English (en)
Inventor
Toshiaki Hasegawa
利昭 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3196095A priority Critical patent/JPH08227888A/ja
Publication of JPH08227888A publication Critical patent/JPH08227888A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 本発明は、誘電体膜の形成方法に関し、埋め
込み能力の向上を図るとともに、酸化ケイ素の誘電率
(=3.8)よりも低い誘電体膜の実現を図る。 【構成】 化学的気相成長法によって、有機成分を含む
酸化ケイ素膜(低誘電体膜15)を成膜する誘電体膜の
形成方法において、この化学的気相成長法で用いる原料
気体は、少なくとも、モノシランまたはポリシランのシ
ラン系気体と、C n 2n+2〔nは正の整数を表す〕で表
される炭化水素と、酸素原子を含む気体からなる酸化剤
とで構成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置に用いられ
る誘電率が低い誘電体膜、特には0.25μm以下の設
計ルールの半導体装置の層間絶縁膜等に用いられる誘電
体膜の形成方法に関するものである。
【0002】
【従来の技術】半導体装置の微細化,低消費電力化およ
び高速動作化にともない、層間絶縁膜の低誘電率化が検
討されている。現在開示されている誘電率が低い誘電体
膜(以下低誘電体膜と称する)は、炭素原子またはフッ
素原子を含むことで誘電率を下げている。現在のとこ
ろ、誘電率が1.5〜2.5程度の低誘電体膜が実現さ
れている。
【0003】炭素原子を含む低誘電体材料は、有機SO
G(Spin on glass )、ポリイミド、ポリパラキシリレ
ン等が知られている。これらの材料は、炭素原子、いわ
ゆるアルキル基を含むことで、材料の密度を低下させる
こと、および原子自身の分極率を低くすることで、低誘
電率になっているといわれている。また、これらの材料
は、単に誘電率が低いだけでなく、半導体装置の材料と
して不可欠の耐熱性を有している。有機SOGはシロキ
サン構造を持つことで、ポリイミドはイミド結合を有す
ることで、ポリパラキシリレンはベンゼン環のポリマー
となることで、それぞれ耐熱性を有している。
【0004】フッ素原子を含む低誘電体材料は、酸フッ
化ケイ素〔SiOF〕が知られている。この材料は、S
i−O−Si結合をフッ素原子により終端することで、
密度を下げること、フッ素原子自身の分極率が低いこと
等が原因となって誘電率を下げている。当然のことなが
ら、この材料は耐熱性にも優れている。
【0005】また、低誘電体膜に限らず絶縁膜には、配
線間を埋め込むことが要求され、埋め込み能力と広い面
積を平坦化(以下グローバル平坦化という)する能力と
が必要である。その方法として、APL技術が注目され
ている。このAPL技術とは、英国のETE社が開発し
たAdvanced Planarization Layerの略称で、埋め込み能
力とある程度のグローバル平坦化の能力を備えた技術で
ある。この技術は、原料にモノシラン〔SiH4 〕と過
酸化水素〔H2 2 〕を用い、基板を0℃前後に冷却し
て、化学的気相成長(以下CVDという)を行うことに
より、基板表面に、液体を垂らして硬化させたような形
状に絶縁膜(SiO2 膜)を形成する方法である。埋め
込み能力に関しては、アスペクト比4程度まで可能であ
る。またグローバル平坦化の能力に関しては、10μm
平方程度を平坦に埋め込むことが可能である。この技術
では、基板温度を10℃以上に高めると成膜時に液体の
ような挙動を示さなくなり、上記能力が徐々になくなっ
ていくことが知られている。
【0006】
【発明が解決しようとする課題】しかしながら、APL
技術では、形成される絶縁膜の誘電率が4〜5程度と、
SOG膜、オゾン−テトラエトキシシラン〔O3 −TE
OS〕膜等と同等であり、低誘電率(誘電率が1.5〜
2.5程度)の膜を形成することはできない。それは、
APL技術で形成される膜は酸化ケイ素膜であり、理想
的に誘電率を下げたとしても、誘電率3.8が限界であ
る。またAPL技術による絶縁膜には、誘電率を高める
効果がある水酸基〔−OH- 〕が含まれているので、酸
化ケイ素膜よりも誘電率が高くなる。
【0007】そこで本発明は、埋め込み能力が高く、誘
電率が低い誘電体膜の形成方法を提供することを目的と
する。
【0008】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた誘電体膜の形成方法である。すな
わち、化学的気相成長法によって、有機成分を含む酸化
ケイ素膜を成膜する誘電体膜の形成方法において、少な
くとも、モノシランまたはポリシランのシラン系気体
と、Cn 2n+2〔nは正の整数を表す〕で表される炭化
水素と、酸素原子を含む気体からなる酸化剤とで構成さ
れる原料気体を用いる化学的気相成長によって、誘電体
膜を形成することにより、上記課題を解決する。
【0009】
【作用】上記誘電体膜の形成方法では、少なくとも、シ
ラン系気体と、Cn 2n+2〔nは正の整数を表す〕で表
される炭化水素と、酸素原子を含む気体からなる酸化剤
とで構成される原料気体を用いる化学的気相成長によっ
て、誘電体膜を形成することから、シラン系気体と酸化
剤とが縮合して、シラノールが生成され、このシラノー
ルと炭化水素とが反応して有機成分(例えばアルキル
基)とSiとの結合を有する前駆体が生成される。そし
てこの前駆体とシラノールとが反応して、有機成分(例
えばアルキル基)とSiとの結合を有する酸化ケイ素か
らなる誘電体膜が形成される。
【0010】このように、シリコン原子にアルキル基が
付くことによって、そこで結合のネットワークが断ち切
られ、分子間の電子の行き来がなくなる。すなわち、電
子分極率が小さくなることにより、誘電率が低くなる。
また、化学的な結合が切れるために、膜の密度が小さく
なる。すなわち、単位体積当たりの分極する分子の数が
少なくなることにより、誘電率が低くなる。
【0011】そして、上記形成方法における重合反応は
比較的遅いため、重合反応が進まないうちは、形成され
る膜は成膜表面で液体のように振る舞う。そのため、埋
め込み能力およびグローバル平坦化の能力を有する。
【0012】
【実施例】本発明の第1実施例を、図1の形成方法の概
略構成図、図2の容量結合型のプラズマCVD装置およ
び図3の低圧CVD(以下LPCVDと記す)装置によ
って説明する。またこの第1実施例では、層間絶縁膜に
適用した一例を示す。
【0013】まず、上記図2に示す容量結合型のプラズ
マCVD装置(以下プラズマCVD装置という)101
を簡単に説明する。このプラズマCVD装置101は、
反応室111が備えられていて、この反応室111に
は、原料気体を導入するための気体導入部112と排気
部113とが接続されている。また、反応室111内に
上部電極114と半導体基板11が載置される下部電極
115とが対向する状態に設けられていて、上部電極1
14に高周波電力を印加するための高周波電源116が
接続されている構造のものである。
【0014】次に、図3に示す低圧CVD(以下LPC
VDと記す)装置201を簡単に説明する。このLPC
VD装置201は、反応室211が備えられていて、こ
の反応室211には、原料気体を導入するための気体導
入部212,213と排気部214とが接続されてい
る。また、反応室211の内部には半導体基板11が載
置される基板載置部215と拡散部216とが対向する
状態に設けられている構造のものである。
【0015】次いで第1実施例を説明する。図1の
(1)に示すように、基体としての半導体基板11上に
は絶縁膜12を介して配線13が形成され、この配線1
3の表面には保護膜14が形成されている。
【0016】上記保護膜14は、図2によって説明した
プラズマCVD装置101で成膜される。このプラズマ
CVD装置101の反応室111内に、気体導入部11
2を介して、例えば、モノシラン〔SiH4 〕、酸素
〔O2 〕、および希釈気体(搬送気体)としてヘリウム
〔He〕を混合した気体を導入した。そして排気部11
3からの排気によって、反応室111内の圧力を例えば
100Paに調整した。また半導体基板11を載置する
下部電極115の温度を例えば350℃に設定し、高周
波電源116から上部電極112と下部電極113との
間に、例えば1.0W/cm2 の高周波電力を供給し
た。そして、図1の(1)に示したように、反応室11
1内に配置した上記半導体基板11上に厚さ50nmの
SiO2 からなる保護膜14を形成した。
【0017】次に、図1の(2)に示すように、上記保
護膜14上に誘電率2.5〜3.5の低誘電体膜15を
成膜する。この低誘電体膜15は、図3に示したような
低圧CVD装置201で成膜される。上記LPCVD装
置201の反応室211内に、気体導入部212,21
3、拡散部216を介して、原料気体を導入した。この
原料気体は、シラン系気体(モノシランまたはポリシラ
ン)として例えばモノシラン〔SiH4 〕と、Cn
2n+2〔式中、nは正の整数を表す〕で表せる炭化水素と
して例えばエタン〔C26 〕と、酸素原子を含む気体
からなる酸化剤として例えば過酸化水素〔H2 2 〕と
で構成されている。このときの気体流量は、SiH4
50sccm、C 2 6 が25sccm、H2 2 が2
00sccmとした。そして、排気部214からの排気
量を調整して反応室211内の圧力を100Paに保っ
た。また基板載置部215に載置した半導体基板11の
温度を0℃に保ち、さらに半導体基板11の上方に設け
られている拡散部216の温度を100℃に保った。上
記数値条件は一例であって、ここで示した数値に限定さ
れることはない。上記条件の下で、上記半導体基板11
上に厚さ800nmの有機成分(エチル基)を含むSi
2 からなる低誘電体膜15を形成した。
【0018】次に図1の(3)に示すように、CVD法
によって、上記低誘電体膜15上に絶縁膜16を形成し
た。この絶縁膜16は厚さが0.3μmの酸化シリコン
〔SiO2 〕膜からなる。この絶縁膜16の形成方法と
しては、CVD法以外に、スパッタリング、回転塗布法
等がある。
【0019】次に、上記低誘電体膜15中の水分を除去
するために、アニーリングを行った。このアニーリング
は、例えば一般的な拡散炉を用い、400℃の窒素(N
2 )雰囲気中に15分間放置することによった。
【0020】さらに上層配線を形成する場合は、図4に
示すように、絶縁膜16,低誘電体膜15および保護膜
14にコンタクトホール17を形成した後、このコンタ
クトホール17の内部にプラグ18を形成する。さらに
上層配線19を形成する工程を行う。さらに上記図1の
(1)で説明した保護膜14と同様の方法によって、保
護膜20を形成し、その後上記図1の(2)で説明した
低誘電体膜15と同様の方法によって、低誘電体膜21
を形成する。さらに上記図1の(3)で説明した絶縁膜
16と同様の方法によって、絶縁膜22を形成する。こ
のようにして、多層配線構造が形成される。
【0021】上記第1実施例における低誘電体膜15の
形成反応では、反応室211内で以下のような反応が起
こると考えられる。まず、
【化1】 SiH4 +2H2 2 →Si(OH)4 +2H2 ↑ 〔1〕 なる反応で、Si(OH)4 で表されるシラノールが生
成される。そして、
【化2】 Si(OH)4 +C2 6 →Si(OH)3 (C2 5 )+H2 O↑ なる反応でSi(OH)3 (C2 5 )で表される前駆
体が生成され、
【化3】 Si(OH)3 (C2 5 )+Si(OH)4 →(OH)3 SiOSi(OH)2 (C2 5 )+H2 O↑ なる反応で、エチル基とSiとの結合を有する酸化ケイ
素が生成される。このようにして、有機成分(例えばア
ルキル基の一種のエチル基)とSiとの結合を有する酸
化ケイ素の低誘電体膜15が形成される。
【0022】上記低誘電体膜15は、シリコン原子にエ
チル基が付くことによって、そこで結合のネットワーク
が断ち切られ、分子間の電子の行き来がなくなる。すな
わち、電子分極率が小さくなることにより、誘電率が低
くなる。また、化学的な結合が切れるために、膜の密度
が小さくなる。すなわち、単位体積当たりの分極する分
子の数が少なくなることにより、誘電率が2.5〜3.
5と低くなる。
【0023】そして、上記形成方法における重合反応は
比較的遅いため、重合反応が進まないうちは、形成され
る膜は成膜表面で液体のように振る舞う。そのため、埋
め込み能力はアスペクト比4まで可能であり、グローバ
ル平坦化度は配線間隔10μmまでほぼ平坦な形状を保
っていた。
【0024】次に第2実施例を説明する。この第2実施
例は低誘電体膜15を形成する以外は、上記第1実施例
と同様ある。そのため、ここでは第1実施例と同様の符
号を付与して低誘電体膜15の形成方法の例を説明す
る。なお、形成方法の図面は図1と同様であるので、こ
こでは省略した。
【0025】第2実施例の低誘電体膜15は、上記図3
に示したLPCVD装置201で成膜される。このLP
CVD装置201の反応室211内に、シラン系気体の
モノシラン〔SiH4 〕と、炭化水素のメタン〔C
4 〕と、酸化剤の水〔H2 O〕とオゾン〔O3 〕とを
混合してなる原料気体を導入した。この時の成膜条件の
一例を以下に説明する。原料気体の流量は、SiH4
50sccm、CH4 が100sccm、H2 Oが20
0sccm、O3 が30sccmとした。そして、反応
室211内の圧力は200Pa、基板載置部215に載
置される半導体基板11の温度は−50℃に設定した。
また拡散部216の温度は100℃に保った。上記数値
条件は一例であって、各数値は限定されることはない。
そして上記条件の下で、上記半導体基板11上に厚さ8
00nmの有機成分(メチル基)を含むSiO2 からな
る低誘電体膜15を形成した。
【0026】次に上記第1実施例で説明したのと同様に
して、酸化シリコン〔SiO2 〕膜16を形成した後、
400℃の窒素(N2 )雰囲気中に15分間放置するア
ニーリングを行って、低誘電体膜15中の水分を除去し
た。
【0027】この第2実施例における低誘電体膜15
は、シリコン原子にメチル基が付くことによって、そこ
で結合のネットワークが断ち切られ、分子間の電子の行
き来がなくなる。すなわち、電子分極率が小さくなるこ
とにより、誘電率が低くなる。また、化学的な結合が切
れるために、膜の密度が小さくなる。すなわち、単位体
積当たりの分極する分子の数が少なくなることにより、
誘電率が2.5〜3.5と低くなる。
【0028】そして、上記形成方法における重合反応は
比較的遅いため、重合反応が進まないうちは、形成され
る膜は成膜表面で液体のように振る舞う。そのため、埋
め込み能力はアスペクト比4まで可能であり、グローバ
ル平坦化度は配線間隔10μmまでほぼ平坦な形状を保
っていた。
【0029】次に第3実施例を説明する。この第3実施
例は低誘電体膜15を形成する以外は、上記第1実施例
と同様ある。そのため、ここでは第1実施例と同様の符
号を付与して低誘電体膜15の形成方法の例を説明す
る。なお、形成方法の図面は図1と同様であるので、こ
こでは省略した。
【0030】第3実施例の低誘電体膜15は、上記図5
に示すような高密度プラズマCVD(以下HDCVDと
記す、なおHDCVDはHigh Dencity Plasma Enhanced
Chemical Vapor Depositionの略である)装置301で
成膜される。
【0031】まず、上記図5に示すHDCVD装置30
1を簡単に説明する。このHDCVD装置301には、
プラズマ発生室311と、このプラズマ発生室311に
接続した反応室312が備えられている。上記プラズマ
発生室311の外側周には高周波電源313に接続され
たコイル314が設けられ、さらに磁場を発生させる磁
石315が設置されている。またプラズマ発生室311
には、プラズマ化する気体を導入する気体導入部316
が接続されている。一方、上記反応室312には、原料
気体を導入するための気体導入部317と、内部の圧力
を調整するための排気部318とが接続されている。ま
た、反応室312の内部には、上記気体導入部317に
接続した気体拡散部319と、半導体基板11を載置す
る基板載置部320が設けられている。さらに反応室3
12の外側周には磁石321が設置されている構造のも
のである。
【0032】低誘電体膜15を形成するには、上記HD
CVD装置301の反応室312内に、シラン系気体の
ポリシランの1種であるジシラン〔Si2 6 〕と、炭
化水素のエタン〔C2 6 〕と、酸化剤の過酸化水素
〔H2 2 〕とを混合してなる原料気体を、気体導入部
317および気体拡散部319を介して導入した。それ
とともに、プラズマ発生室311内に気体導入部316
を介して酸化二窒素〔N 2 O〕を導入した。この時の気
体流量は、Si2 6 が50sccm、C2 6が10
0sccm、H2 2 が200sccm、N2 Oが30
sccmとした。そして、反応室312内の圧力は、排
気部318の排気量を調整して200Paに保った。ま
た基板載置部320に載置した半導体基板11の温度は
−50℃に保持した。なお、上記数値条件は一例であっ
て、ここで示した数値に限定されることはない。そして
上記条件の下で、上記半導体基板11上に厚さ800n
mの有機成分(エチル基)を含むSiO2 からなる低誘
電体膜15を形成した。
【0033】次に上記第1実施例で説明したのと同様に
して、酸化シリコン〔SiO2 〕膜16を形成した後、
400℃の窒素(N2 )雰囲気中に15分間放置するア
ニーリングを行って、上記低誘電体膜中の水分を除去し
た。
【0034】このようにして形成した上記低誘電体膜1
5は、誘電率が2.5〜3.5となり、埋め込み能力は
アスペクト比4まで可能であり、グローバル平坦化度は
配線間隔10μmまでほぼ平坦な形状を保っていた。
【0035】この第3実施例では、酸化剤にN2 OとH
2 2 とを用いたが、例えばN2 Oの代わりに酸素〔O
2 〕を用いることも可能である。
【0036】上記第1〜第3実施例におけるシラン系気
体は、上記モノシラン〔SiH4 〕、ジシラン〔Si2
6 〕等の他、トリシラン〔Si3 8 〕、ポリシラン
〔SiH6 〕等を用いることが可能である。また酸化剤
は、酸素〔O2 〕、オゾン〔O3 〕、水〔H2 O〕、過
酸化水素〔H2 2 〕および酸化二窒素〔N2 O〕のう
ちの少なくとも1種から選択される。さらに炭化水素
は、上記メタン〔CH4 〕,エタン〔C2 6 〕等のC
n 2n +2〔式中、nは正の整数を表す〕で表せるもので
あればよい。
【0037】また低誘電体膜15を成膜時の半導体基板
11の温度は、成膜雰囲気における、上記シラン系気体
の融点および上記酸化剤の融点のうちの高い方の融点以
上、上記シラン系気体の沸点および上記酸化剤の沸点の
うちの高い方の沸点以下の温度範囲内に設定すればよ
い。
【0038】
【発明の効果】以上、説明したように本発明によれば、
少なくとも、シラン系気体と、Cn 2n+2で表せる炭化
水素と、酸素原子を含む気体からなる酸化剤とで構成さ
れる原料気体を用いる化学的気相成長によって誘電体膜
を形成するので、この誘電体膜は有機成分のアルキル基
とSiとの結合を有する酸化ケイ素になる。このため、
電子分極率が小さくなるので、誘電率を低くすることが
可能になる。また、誘電体膜の密度が小さくなるので、
単位体積当たりの分極する分子の数が少なくなることに
より、誘電率を低くできる。また、本発明の化学的気相
成長法では、重合反応が比較的遅く進むので、形成され
る膜は成膜表面で液体のように振る舞うことができる。
そのため、高アスペクト比の段差を埋め込むことが可能
になり、グローバル平坦化が可能になる。
【図面の簡単な説明】
【図1】本発明に係わる第1実施例の形成方法の概略構
成図である。
【図2】容量結合型のプラズマCVD装置の概略構成図
である。
【図3】低圧CVD装置の概略構成図である。
【図4】多層配線構造の形成方法の説明図である。
【図5】高密度プラズマCVD装置の概略構成図であ
る。
【符号の説明】
15 低誘電体膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/3205 H01L 21/88 K 21/768 21/90 K

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 化学的気相成長法によって、有機成分を
    含む酸化ケイ素膜を成膜する誘電体膜の形成方法におい
    て、 化学的気相成長に用いる原料気体は、少なくとも、モノ
    シランまたはポリシランのシラン系気体と、Cn 2n+2
    〔nは正の整数を表す〕で表される炭化水素と、酸素原
    子を含む気体からなる酸化剤とで構成されることを特徴
    とする誘電体膜の形成方法。
  2. 【請求項2】 請求項1記載の誘電体膜の形成方法にお
    いて、 前記酸化剤は、酸素、オゾン、水、過酸化水素および酸
    化二窒素のうちの少なくとも1種からなることを特徴と
    する誘電体膜の形成方法。
  3. 【請求項3】 請求項1の誘電体膜の形成方法におい
    て、 前記基板温度は、成膜雰囲気における、前記シラン系気
    体の融点および前記酸化剤の融点のうちの高い方の融点
    以上、前記シラン系気体の沸点および前記酸化剤の沸点
    のうちの高い方の沸点以下の温度範囲内にあることを特
    徴とする誘電体膜の形成方法。
  4. 【請求項4】 請求項2の誘電体膜の形成方法におい
    て、 前記基板温度は、成膜雰囲気における、前記シラン系気
    体の融点および前記酸化剤の融点のうちの高い方の融点
    以上、前記シラン系気体の沸点および前記酸化剤の沸点
    のうちの高い方の沸点以下の温度範囲内にあることを特
    徴とする誘電体膜の形成方法。
JP3196095A 1995-02-21 1995-02-21 誘電体膜の形成方法 Pending JPH08227888A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3196095A JPH08227888A (ja) 1995-02-21 1995-02-21 誘電体膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3196095A JPH08227888A (ja) 1995-02-21 1995-02-21 誘電体膜の形成方法

Publications (1)

Publication Number Publication Date
JPH08227888A true JPH08227888A (ja) 1996-09-03

Family

ID=12345535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3196095A Pending JPH08227888A (ja) 1995-02-21 1995-02-21 誘電体膜の形成方法

Country Status (1)

Country Link
JP (1) JPH08227888A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003060978A1 (en) * 2002-01-15 2003-07-24 Tokyo Electron Limited Cvd method and device for forming silicon-containing insulation film
US6852651B2 (en) * 2000-12-19 2005-02-08 Canon Sales Co., Inc. Semiconductor device and method of manufacturing the same
JP2007042884A (ja) * 2005-08-03 2007-02-15 Tokyo Electron Ltd 成膜方法及び成膜装置
US7378304B2 (en) 1998-10-29 2008-05-27 Lg.Philips Lcd Co., Ltd. Method of forming silicon oxide layer and method of manufacturing thin film transistor thereby
US7923383B2 (en) 1998-05-21 2011-04-12 Tokyo Electron Limited Method and apparatus for treating a semi-conductor substrate

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923383B2 (en) 1998-05-21 2011-04-12 Tokyo Electron Limited Method and apparatus for treating a semi-conductor substrate
US7378304B2 (en) 1998-10-29 2008-05-27 Lg.Philips Lcd Co., Ltd. Method of forming silicon oxide layer and method of manufacturing thin film transistor thereby
US6852651B2 (en) * 2000-12-19 2005-02-08 Canon Sales Co., Inc. Semiconductor device and method of manufacturing the same
WO2003060978A1 (en) * 2002-01-15 2003-07-24 Tokyo Electron Limited Cvd method and device for forming silicon-containing insulation film
US7125812B2 (en) 2002-01-15 2006-10-24 Tokyo Electron Limited CVD method and device for forming silicon-containing insulation film
CN100373559C (zh) * 2002-01-15 2008-03-05 东京毅力科创株式会社 形成含硅绝缘膜的cvd方法和装置
KR100903484B1 (ko) * 2002-01-15 2009-06-18 도쿄엘렉트론가부시키가이샤 실리콘 함유 절연막을 형성하는 cvd 방법 및 장치
JP2007042884A (ja) * 2005-08-03 2007-02-15 Tokyo Electron Ltd 成膜方法及び成膜装置

Similar Documents

Publication Publication Date Title
JP3516941B2 (ja) 半導体装置及びその製造方法
JP3739081B2 (ja) 低誘電率の炭素含有酸化ケイ素の作製方法
JP2697315B2 (ja) フッ素含有シリコン酸化膜の形成方法
JP3348084B2 (ja) 成膜方法及び半導体装置
KR101046506B1 (ko) 이머전 리소그라피에서 패턴 붕괴를 방지하기 위한 플라즈마 표면처리
JP2002217293A (ja) 導電線間に空隙を有する導電線構造体の製造方法
JP3701626B2 (ja) 半導体装置の製造方法
JPH11251308A (ja) 低誘電率フッ素化アモルファス炭素誘電体およびその形成方法
KR100368100B1 (ko) 불소첨가절연막의형성방법
US20090197086A1 (en) Elimination of photoresist material collapse and poisoning in 45-nm feature size using dry or immersion lithography
JP3463416B2 (ja) 絶縁膜の製造方法および半導体装置
JP2005166716A (ja) 絶縁膜の形成方法及び絶縁膜形成システム
JP3532830B2 (ja) 半導体装置及びその製造方法
JPH10340899A (ja) シリカ絶縁膜及び半導体装置とその製造方法
JPH08227888A (ja) 誘電体膜の形成方法
JP2004200626A (ja) 半導体装置及びその製造方法
JP2003174029A (ja) 半導体装置の製造方法
JPH1092804A (ja) 多孔質誘電体膜の製造方法
JPH10209148A (ja) 低誘電率絶縁体膜の形成方法およびこれを用いた半導体装置
JP3443978B2 (ja) 低誘電体膜の形成方法
US6849562B2 (en) Method of depositing a low k dielectric barrier film for copper damascene application
JPH07288251A (ja) 半導体装置の製造方法
JPH08335579A (ja) フッ素を含むシリコン系酸化膜およびその製造方法
JPH0950995A (ja) シリコン系酸化物および半導体装置の層間絶縁膜
WO2022230944A1 (ja) 平坦化膜の製造方法、平坦化膜用材料および平坦化膜