FR2797999A1 - Procede de fabrication d'une capacite integree sur un substrat de silicium - Google Patents

Procede de fabrication d'une capacite integree sur un substrat de silicium Download PDF

Info

Publication number
FR2797999A1
FR2797999A1 FR9911139A FR9911139A FR2797999A1 FR 2797999 A1 FR2797999 A1 FR 2797999A1 FR 9911139 A FR9911139 A FR 9911139A FR 9911139 A FR9911139 A FR 9911139A FR 2797999 A1 FR2797999 A1 FR 2797999A1
Authority
FR
France
Prior art keywords
plasma
dielectric layer
layer
electrode
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9911139A
Other languages
English (en)
Other versions
FR2797999B1 (fr
Inventor
Philippe Delpech
Jean Claude Oberlin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR9911139A priority Critical patent/FR2797999B1/fr
Priority to US09/644,027 priority patent/US6391802B1/en
Publication of FR2797999A1 publication Critical patent/FR2797999A1/fr
Application granted granted Critical
Publication of FR2797999B1 publication Critical patent/FR2797999B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Procédé de fabrication d'une capacité intégrée (20) sur un substrat de silicium (10, 11, 12), comprenant une étape de dépôt d'une couche de première électrode (1), une étape de dépôt d'une couche d'un matériau diélectrique (2), une étape d'exposition de la couche diélectrique (2) à un plasma (5) et une étape de dépôt d'une couche de deuxième électrode. Avantage : réalisation de capacités à électrodes métalliques ayant une bonne linéarité en fonction de la tension.

Description

PROCEDE DE FABRICATION D'UNE CAPACITE INTEGREE SUR UN SUBSTRAT DE SILICIUM La présente invention concerne le domaine circuits intégrés et notamment les capacités intégrées sur substrat de silicium.
La présente invention concerne plus particulièrement un procédé de fabrication d'une capacité intégrée un substrat de silicium, comprenant une étape de dépôt d'une couche de première électrode, une étape de dépôt d'une couche d'un matériau diélectrique, et une étape de dépôt couche de deuxième électrode.
A l'heure actuelle, il est de pratique courante de réaliser des circuits intégrés pourvus d'une ou plusieurs capacités intégrées de forte valeur, remplaçant avantageusement les condensateurs conventionnels se présentant sous forme composants discrets. De telles capacités trouvent diverses applications dans le domaine des circuits analogiques ou RF (radiofréquence), par exemple pour le filtrage des tensions d'alimentation, la réalisation de circuits d'antenne résonants, etc.
Parmi les capacités intégrées connues, les capacités à électrodes métalliques présentent de nombreux atouts par rapport aux capacités à électrodes en silicium polycristallin.
D'une part, les électrodes métalliques présentent une excellente conductivité électrique alors que les électrodes en silicium polycristallin nécessitent, à cet effet, un traitement de siliciuration en présence d'un métal tungstène ou du titane.
Les capacités à électrodes métalliques sont ailleurs d'une grande simplicité de fabrication, l'électrode inférieure étant généralement réalisée à partir de<B>1</B> 'une dernières couches métalliques des circuits intégrés, par exemple la couche métallique servant à réaliser les pistes conductrices de niveau supérieur ou les plages de contact. Ainsi, au regard du procédé habituel de fabrication des circuits intégrés, la réalisation d'une capacité à électrodes métalliques ne nécessite qu'une étape de dépôt à basse température (inférieure à 500 C) d'une couche d'un matériau diélectrique sur une couche métallique préexistante, utilisée en tant que couche de première électrode, et étape de dépôt de la couche métallique de deuxième électrode. Les couches de première et de deuxième électrode sont ensuite gravées pour obtenir la capacité souhaitée.
Enfin les capacités à électrodes métalliques présentent une faible capacité parasite par rapport au substrat de silicium, du fait 'elles sont réalisées, comme on vient de 'indiquer, sur l'un derniers niveaux des circuits intégrés.
Toutefois, il s'avère en pratique que les capacites à électrodes métalliques présentent une linéarité en fonction de la tension médiocre. La linéarité en fonction de la tension ou "linéarité en tension", est définie classiquement par le rapport DC/C dans lequel désigne la valeur de la capacité à tension nulle et OC les fluctuations de la capacité C avec la tension appliquée. Le rapport DC/C d'une , capacité à électrodes metalliques est typiquement de l'ordre de 200 10-6/V, soit un défaut de linéarité au moins 10 fois supérieur à la valeur généralement tolérée par les concepteurs de circuits intégrés analogiques.
Pour cette raison, les capacités à électrodes métalliques, malgré les avantages rappelés ci-dessus, ne connaissent à l'heure actuelle que peu d'applications dans le domaine des circuits analogiques, notamment celui des circuits RF.
La présente invention vise à pallier cet inconvénient.
Au terme de diverses études, les auteurs de la présente invention ont émis l'hypothèse que le phénomène de non-linéarité précité, qui ne se manifeste que faiblement dans les capacités à électrodes en silicium polycristallin, est lié au fait que les capacités à électrodes métalliques, contrairement aux capacités à électrodes en silicium polycristallin, ne sont pas soumises à une étape de recuit à haute température, réalisée classiquement sous une température de l'ordre de 850 C pendant plusieurs dizaines de minutes. Rappelons en effet que dans le processus classique de fabrication des circuits intégrés, les étapes classiques de recuit pour l'activation des dopants sont toujours realisées avant le dépôt des couches métalliques afin de ne pas endommager ces dernières.
Plus particulièrement, la présente invention est fondée sur l'hypothèse selon laquelle la linéarité en tension médiocre des capacités à électrodes métalliques est liée à la présence d'impuretés dans le diélectrique et/ou à une formation incomplète du diélectrique (existence de liaisons pendantes), qu'un recuit à haute température est susceptible de faire disparaître.
Ainsi, un objectif de la présente invention est d'améliorer la linéarité en tension des capacités constituées par couche diélectrique non traitée thermiquement prise en sandwich entre deux couches conductrices, notamment les capacités à electrodes métalliques.
Cet objectif est atteint par un procédé de fabrication du type décrit ci-dessus comprenant, avant l'étape de dépôt de la couche de deuxième électrode, une étape d'exposition de la couche diélectrique à plasma, réalisée sous vide dans des conditions de durée, d'énergie et de densité du plasma choisies de manière à ne pas détériorer la couche diélectrique.
Avantageusement le plasma comprend un rayonnement ultraviolet d'une intensite choisie parmi les valeurs fortes de la gamme d'intensités d'ultraviolet offerte par le générateur de plasma utilisé. Selon un de réalisation, le plasma est un plasma argon/oxygène.
Selon un de réalisation, le plasma est un plasma d'oxygène. Selon un de réalisation, le plasma est un plasma de monoxyde d'azote.
Selon un de réalisation, les couches de première et deuxieme électrode sont des couches métalliques.
Selon un réalisation, la couche diélectrique est déposée en phase gazeuse à une température inférieure à 500 C.
Selon un de réalisation, la couche diélectrique constituée 'oritairement par du dioxyde de silicium.
Selon un de réalisation, la couche diélectrique constituée 'oritairement par un matériau choisi dans le groupe comprenant le nitrure de silicium, l'oxynitrure de silicium, le pentoxyde de tantale.
Selon un de réalisation, la couche métallique d'électrode supérieure et/ou inférieure est constituée par un matériau choisi dans le groupe comprenant l'aluminium, le cuivre, le tungstène, le titane, nitrure de titane et leurs alliages.
Ces objets, caractéristiques et avantages de la présente invention seront exposés plus en détail dans la description suivante du procédé de l'invention, en relation avec les figures 1A à 1E qui représentent diverses étapes de fabrication d'une capacité à électrodes métalliques selon l'invention.
La figure 7A est une vue en coupe partielle d'un circuit intégré en cours de fabrication, dans une zone du circuit intégré où une capacité 20 à électrodes métalliques doit être réalisée. A ce stade de la fabrication, la capacité 20 ne comporte qu'une couche métallique de première électrode 1 déposée sur un substrat de silicium 10 par l'intermédiaire d'une couche électriquement isolante 11. Comme on l'a indiqué au préambule, cette couche de première electrode 1 est de préférence l'une des dernières couches de métal du circuit intégré, par exemple la couche "Métal 4", "Métal 5", "Métal 6"... selon la structure du circuit intégré et le nombre de niveaux conducteurs qu'il comporte. Ainsi, entre la couche première électrode 1 et le substrat 10 proprement dit, peuvent se trouver d'autres couches de circuit intégré, notamment des couches métalliques séparées par des couches isolantes, représentées schématiquement par une région 12 en traits hachurés.
La couche métallique de première électrode 1, par exemple en aluminium (A1), est déposée classiquement sous vide au moyen d'une vapeur de métal.
Comme illustré sur la figure 1B, on dépose ensuite sur la couche de première électrode 1 une couche d'un matériau dielectrique 2, par exemple du dioxyde de silicium SiO2. La couche diélectrique 2 est déposée en phase gazeuse selon la technique classique CVD ("Chemical Vapour Deposition" ou dépôt en phase vapeur), en présence d'oxygène et d'un composé du silicium tel silane SiH9, et d'un plasma favorisant la formation de l'oxyde. Le dépôt est effectué à basse température, c'est-à-dire à une température inférieure à 500 C, de préférence de l'ordre de 400 à 450 C, afin de ne pas endommager les couches métalliques inférieures et aussi pour éviter la formation de "collines" ("hillocks") à la surface de la couche diélectrique. Comme on l'a indiqué au préambule, aucune étape ultérieure de recuit à haute température du matériau diélectrique 2 n'est prévue.
Comme illustré sur la figure 1C, on réalise ensuite, selon l'invention, un traitement de la couche diélectrique 2 au moyen d'un plasma 5, de préférence un plasma oxygène/argon 02/Ar. Ce traitement est effectué sous vide, par exemple en présence d'un vide primaire entretenu par pompage, dans des conditions de durée, d'énergie et de densité électronique du plasma choisies ne pas détériorer la couche diélectrique. En pratique, ces conditions sont choisies de manière que l'étape de traitement au plasma selon l'invention ne provoque qu'une gravure négligeable couche diélectrique 2.
Le plasma génère par ailleurs une radiation ultraviolette ayant un effet positif sur les résultats offerts par le procédé de l'invention, cet effet se cumulant avec celui procuré par le plasma lui-même. De préférence, l'intensité de la radiation UV réglée à une valeur haute dans la gamme d'intensités UV offerte par le générateur de plasma. En pratique, l'intensité et l'énergie du rayonnement UV sont déterminées par les conditions expérimentales du bâti, la puissance du plasma, la nature le débit et la pression des gaz, la température et la densité du plasma.
A titre d'exemple non limitatif, les essais conduits la demanderesse pour confirmer les avantages du procédé de 'invention, ont été réalisés dans les conditions suivantes bâti plasma commercialisé par la société Applied Materials sous référence Ultima, réacteur de type UCP, - puissance totale délivrée par les deux générateurs RF de 'ordre de 4 KW, débit de gaz OZ et Ar de l'ordre de 100 cc/mn et pression de 'ordre de quelques milliTorr, température électronique comprise entre 4 et 7 eV et densité électronique du plasma de l'ordre de 1011 à 1012 électrons/cm3.
La durée de traitement, l'intensité du rayonnement UV et la bande de fréquences du rayonnement UV doivent être adaptées à la nature et à l'épaisseur de la couche diélectrique à traiter, ainsi la nature et la densité des dipôles extrinsèques de la couche diélectrique dont il faut briser les liaisons (voir explications ci après). La durée de traitement est par exemple de l'ordre une à minutes dans les conditions décrites ci-dessus et également fonction de l'intensité du rayonnement W obtenu.
Comme illustré sur la figure 1D, on dépose ensuite classiquement sur couche diélectrique 2 une couche métallique de deuxieme électrode , dont la composition peut être identique à celle la couche de première électrode 1. La couche de premiere électrode présente classiquement une épaisseur de l'ordre 500 nanometres, la couche diélectrique 2 présente une épaisseur de l'ordre de quelques dizaines de nanomètres, et la couche deuxième électrode 3 présente une épaisseur de l'ordre nanomètres.
Comme illustré sur la figure 1E, les couches 1, 2 de première de deuxième électrode sont ensuite gravées, en commençant par la couche de deuxième électrode 3, de manière à faire apparaître une structure condensateur 20 ayant des électrodes 21, 23 dimensions désirées. De façon générale, la surface des électrodes 21, 23 peut varier dans de grandes proportions selon la valeur capacité recherchée, entre le micromètre carré et le millimètre carré.
Les essais d'évaluation de la présente invention mentionnés ci- dessus ont montré que le traitement au plasma selon l'invention a un effet bénéfique sur la linéarité des capacités à électrodes métalliques, qui a été ramenée à des valeurs acceptables de l'ordre de 20 10-6/V avec plusieurs diélectriques testés, soit une réduction par un facteur 10 de la non-linéarité constatée sur des capacités classiques. Ces essais ont par ailleurs démontré l'avantage d'une intensification du rayonnement ultraviolet.
On va maintenant décrire à titre non limitatif et avec les réserves d'usage les hypothèses avancées par les inventeurs pour expliquer ces résultats satisfaisants. Comme cela est évoqué au préambule, les inventeurs considèrent que la médiocre linéarité en tension des capacités à électrodes métalliques classiques est liée 1) à l'incorporation involontaire, au moment du dépôt de la couche diélectrique 2, d'impuretés comme des atomes d'hydrogène H, d'azote N ou de carbone C, créant par exemple, dans le cas d'un oxyde de silicium, des dipôles électriques SiOH, SiH, NH, SiC distribués de façon non homogène et aléatoire et s'orientant sous l'effet du champ électrique (lorsqu'une tension est appliquée) en faisant varier la permittivité électrique E de la couche diélectrique en fonction de la tension.
2) ' l'existence de liaisons pendantes sur les atomes de silicium (cas d'un dépôt d'oxyde de silicium) ou de tantale (cas un dépot d'oxyde de tantale), engendrant une aptitude à la polarisation électrique de la couche diélectrique 2. Par exemple, un oxyde SiO2 déposé à basse température présente une composition du SiOX, avec x < 2.
Ainsi, le traitement au plasma selon l'invention réalisé postérieurement au dépôt de la couche diélectrique 2 a les effets positifs suivants 1) 'oxygène ionisé du plasma pénètre dans la couche diélectrique et vient saturer les liaisons pendantes tout en densifiant le diélectrique, en créant par exemple des molécules SiO2 dans cas d' oxyde de silicium, 2) 'énergie photonique apportée par les ultraviolets penetre encore plus profondément dans la couche diélectrique 2 et brise par exemple les liaisons SiH, SiOH, NH en libérant les impuretés d'hydrogène, d'azote et de carbone présentes dans la couche diélectrique, 3) 1 effet d'échauffement engendré par le plasma (jusqu'à C) contribue également au brisement des liaisons SiH, SiOH, NH. En pratique, la contribution la plus forte au phénomène de non- linéarité semble provenir du fort taux d'hydrogène contenu dans la couche diélectrique. Le traitement appliqué dans le cadre des essais susmentionnés a fait décroître ce taux, initialement de l'ordre de 4 à 5%, en dessous de 1%.
Par exemple, une molécule SiH comprenant un liaison hydrogène et une liaison pendante, du type
Figure img00090011

devient, après libération de l'atome d'hydrogène et saturation des liaisons pendantes, une molécule d'oxyde silicium
Figure img00090012

De même, une molécule SiOH du type
Figure img00090016

devient, après traitement selon l'invention, molécule d'oxyde de silicium.
En pratique, le procédé de l'invention est susceptible de diverses variantes de réalisation en ce qui concerne la durée du traitement, l'énergie et la densité du plasma, et la nature du gaz ionisé constituant le plasma, qui peut également être de l'oxygène Oz ou du monoxyde d'azote N20. Le procédé de l'invention est applicable à divers diélectriques connus, notamment dioxyde de silicium SiO2, le nitrure de silicium SiN, l'oxynitrure de silicium SION, le pentoxyde de tantale Ta205, etc. Les couches de première et de deuxième électrode peuvent être constituées de divers métaux ou alliages connus, notamment l'aluminium (Al), 'aluminitun-cuivre (A1-Cu), le cuivre (Cu), le tungstène (W), le titane (Ti), le nitrure de titane (TiN), etc..
Enfin, la présente invention est susceptible d'être appliquée à d'autres capacités intégrées connues. On trouve dans ce qui précède un enseignement général applicable à toute capacité comportant un diélectrique n'ayant pas subi de traitement thermique, l'étape de traitement au plasma selon l'invention permettant de pallier l'absence d'un tel traitement thermique. Il est ainsi envisageable, grâce à l'invention, de réaliser des capacités à électrodes en silicium polycristallin en supprimant l'étape classique traitement thermique, qui s'avère coûteuse en termes de matériel et de durée du processus de fabrication.
Inversement, lorsqu une étape de recuit peut être appliquée à une couche diélectrique (par exemple dans le cas d'une capacité à électrodes en silicium polycristallin), il est envisageable selon l'invention de combiner une étape de traitement au plasma selon l'invention et une etape de traitement thermique à température modérée, afin de limiter la diffusion des impuretés (ce problème étant essentiel dans les technologies sub-microniques) tout en "guérissant" le dielectrique des impuretés et des liaisons pendantes, pour réduire les courants de fuite, réduire la non- linéarité en tension et augmenter la fiabilité du diélectrique.
Outre les capacités à électrodes métalliques, le procédé de l'invention est ainsi applicable aux capacités des transistors MOS, aux capacités DRAM, EEPROM et aux capacités analogiques à électrodes en silicium polycristallin.

Claims (10)

REVENDICATIONS
1. Procédé de fabrication d'une capacité intégrée (20) sur un substrat de silicium (10,11,12), comprenant une étape de dépôt d'une couche de première électrode (1), une étape de dépôt d'une couche d'un matériau diélectrique (2), et une étape de dépôt d'une couche de deuxième électrode (3), caractérisé en ce qu' comprend, avant l'étape de dépôt de la couche de deuxième électrode (3), une étape d'exposition de la couche diélectrique (2) à un plasma (5), réalisée sous vide dans des conditions durée, d'énergie et de densité du plasma choisies de manière à ne pas détériorer la couche diélectrique.
2. Procédé selon la revendication 1, dans lequel le plasma comprend un rayonnement ultraviolet d'une intensité choisie parmi les valeurs fortes de la gamme d'intensités d'ultraviolet offerte par le générateur de plasma utilisé.
3. Procedé selon l'une des revendications 1 et 2, lequel le plasma est un plasma argon/oxygène (Ar/02).
4. Procedé l'une des revendications 1 et 2, dans lequel plasma est un plasma d'oxygène.
5. Procedé selon l'une des revendications 1 et 2, lequel le plasma est un plasma de monoxyde d'azote (N20).
6. Procedé selon l'une des revendications 1 à 5, lequel les couches de première et deuxième électrode sont couches métalliques.
7. Procédé selon l'une des revendications 1 à 6, lequel la couche diélectrique est déposée en phase gazeuse à une température inférieure à 500 C.
8. Procédé selon l'une revendications 1 à 7, dans lequel la couche diélectrique est constituée majoritairement par du dioxyde de silicium (Si02).
9. Procédé selon l'une revendications 1 à 7, dans lequel la couche diélectrique (2) est constituée majoritairement par un matériau choisi dans le groupe comprenant le nitrure de silicium (SiN), l'oxynitrure de silicium (SION), le pentoxyde de tantale (Ta205) .
10. Procédé selon l'une des revendications 1 à 9, dans lequel la couche métallique (1, 3) d'électrode supérieure et/ou inférieure est constituée par un matériau choisi dans le groupe comprenant l'aluminium (Al), le cuivre (Cu), le tungstène (W), le titane (Ti), le nitrure de titane (TiN) et leurs alliages.
FR9911139A 1999-08-31 1999-08-31 Procede de fabrication d'une capacite integree sur un substrat de silicium Expired - Fee Related FR2797999B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR9911139A FR2797999B1 (fr) 1999-08-31 1999-08-31 Procede de fabrication d'une capacite integree sur un substrat de silicium
US09/644,027 US6391802B1 (en) 1999-08-31 2000-08-22 Method of manufacturing an integrated capacitor onto a silicon substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9911139A FR2797999B1 (fr) 1999-08-31 1999-08-31 Procede de fabrication d'une capacite integree sur un substrat de silicium

Publications (2)

Publication Number Publication Date
FR2797999A1 true FR2797999A1 (fr) 2001-03-02
FR2797999B1 FR2797999B1 (fr) 2003-08-08

Family

ID=9549576

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9911139A Expired - Fee Related FR2797999B1 (fr) 1999-08-31 1999-08-31 Procede de fabrication d'une capacite integree sur un substrat de silicium

Country Status (2)

Country Link
US (1) US6391802B1 (fr)
FR (1) FR2797999B1 (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617209B1 (en) * 2002-02-22 2003-09-09 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US6890807B2 (en) * 2003-05-06 2005-05-10 Intel Corporation Method for making a semiconductor device having a metal gate electrode
US6806146B1 (en) 2003-05-20 2004-10-19 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US6939815B2 (en) * 2003-08-28 2005-09-06 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US7037845B2 (en) * 2003-08-28 2006-05-02 Intel Corporation Selective etch process for making a semiconductor device having a high-k gate dielectric
US7129182B2 (en) * 2003-11-06 2006-10-31 Intel Corporation Method for etching a thin metal layer
US6974764B2 (en) * 2003-11-06 2005-12-13 Intel Corporation Method for making a semiconductor device having a metal gate electrode
US7115530B2 (en) * 2003-12-03 2006-10-03 Texas Instruments Incorporated Top surface roughness reduction of high-k dielectric materials using plasma based processes
US7160767B2 (en) * 2003-12-18 2007-01-09 Intel Corporation Method for making a semiconductor device that includes a metal gate electrode
US20110032027A1 (en) * 2009-08-05 2011-02-10 Texas Instruments Incorporated Switched bandgap reference circuit for retention mode
US10316412B2 (en) 2012-04-18 2019-06-11 Veeco Instruments Inc. Wafter carrier for chemical vapor deposition systems
US10167571B2 (en) 2013-03-15 2019-01-01 Veeco Instruments Inc. Wafer carrier having provisions for improving heating uniformity in chemical vapor deposition systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366910A (en) * 1992-09-29 1994-11-22 Hyundai Electronics Industries Co., Ltd. Process for the production of thin film transistors using on SOG film
US5468687A (en) * 1994-07-27 1995-11-21 International Business Machines Corporation Method of making TA2 O5 thin film by low temperature ozone plasma annealing (oxidation)
EP0860868A2 (fr) * 1997-01-31 1998-08-26 Texas Instruments Incorporated Procédé de traitement d'un diélectrique utilisé dans un dispositif semiconducteur et cellule de mémoire DRAM ainsi obtenue

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5479316A (en) * 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
US5948216A (en) * 1996-05-17 1999-09-07 Lucent Technologies Inc. Method for making thin film tantalum oxide layers with enhanced dielectric properties and capacitors employing such layers
US6461982B2 (en) * 1997-02-27 2002-10-08 Micron Technology, Inc. Methods for forming a dielectric film
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366910A (en) * 1992-09-29 1994-11-22 Hyundai Electronics Industries Co., Ltd. Process for the production of thin film transistors using on SOG film
US5468687A (en) * 1994-07-27 1995-11-21 International Business Machines Corporation Method of making TA2 O5 thin film by low temperature ozone plasma annealing (oxidation)
EP0860868A2 (fr) * 1997-01-31 1998-08-26 Texas Instruments Incorporated Procédé de traitement d'un diélectrique utilisé dans un dispositif semiconducteur et cellule de mémoire DRAM ainsi obtenue

Also Published As

Publication number Publication date
FR2797999B1 (fr) 2003-08-08
US6391802B1 (en) 2002-05-21

Similar Documents

Publication Publication Date Title
EP2498279B1 (fr) Procédé de traitement d&#39;une couche oxydée de nitrure d&#39;un métal de transition
FR2933233A1 (fr) Substrat de haute resistivite bon marche et procede de fabrication associe
EP0195700B1 (fr) Procédé de formation sur un substrat d&#39;une couche de siliciure de métal réfractaire éventuellement recouverte d&#39;isolant, utilisable notamment pour la réalisation de couches d&#39;interconnexion des circuits intégrés
EP0780889B1 (fr) Procédé de depôt sélectif d&#39;un siliciure de métal réfractaire sur du silicium
FR2797999A1 (fr) Procede de fabrication d&#39;une capacite integree sur un substrat de silicium
FR2896618A1 (fr) Procede de fabrication d&#39;un substrat composite
FR2756663A1 (fr) Procede de traitement d&#39;un substrat semi-conducteur comprenant une etape de traitement de surface
EP0000317A1 (fr) Procédé de fabrication d&#39;une électrode en siliciure sur un substrat notamment semi-conducteur
FR2524709A1 (fr) Dispositif a semi-conducteur et procede pour sa fabrication
FR2682534A1 (fr) Dispositif a semiconducteurs comportant un empilement de sections d&#39;electrode de grille, et procede de fabrication de ce dispositif.
EP0635880B1 (fr) Procédé de fabrication d&#39;un transistor en technologie silicium sur isolant
EP1351315A2 (fr) Micro-composant électronique intégrant une structure capacitive, et procédé de fabrication
EP0900859B1 (fr) Procédé de dépôt d&#39;une couche diélectric de Ta205
EP1483793A2 (fr) Diode schottky de puissance a substrat sicoi, et procede de realisation d&#39;une telle diode
WO2013093360A1 (fr) Procede de fabrication d&#39;un empilement mos sur un substrat en diamant
EP2138457B1 (fr) Procédé d&#39;obtention de tapis de nanotubes de carbone sur substrat conducteur ou semi-conducteur
EP3761378B1 (fr) Procede de passivation
EP1102328A1 (fr) Capacité intégrée à diélectrique hybride
FR3009130A1 (fr) Procede de fabrication d&#39;un espaceur pour cellule memoire electronique a double grille et cellule memoire electronique associee
EP3331030A1 (fr) Structure et procede de passivation
EP4135007A1 (fr) Procédé de fabrication de composants radiofréquence
WO2022243418A1 (fr) Procédé de préparation d&#39;un composant microélectronique comprenant une couche à base d&#39;un matériau iii-v
WO2022185014A1 (fr) Condensateur comprenant un empilement de couches en materiau semi-conducteur a large bande interdite
FR2936242A1 (fr) Procede de preparation d&#39;un materiau oxyde ceramique a structure pyrochlore presentant une constante dielectrique elevee et mise en oeuvre de ce procede pour des applications de microelectronique
FR2801426A1 (fr) Capacite integree a dielectrique mixte

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20090430