FR2759493A1 - Dispositif de puissance a semiconducteur - Google Patents

Dispositif de puissance a semiconducteur Download PDF

Info

Publication number
FR2759493A1
FR2759493A1 FR9701605A FR9701605A FR2759493A1 FR 2759493 A1 FR2759493 A1 FR 2759493A1 FR 9701605 A FR9701605 A FR 9701605A FR 9701605 A FR9701605 A FR 9701605A FR 2759493 A1 FR2759493 A1 FR 2759493A1
Authority
FR
France
Prior art keywords
conductors
metallic
bosses
conductor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9701605A
Other languages
English (en)
Other versions
FR2759493B1 (fr
Inventor
Thierry Michel Sicard
Steve Charles Machuga
Conrad Monroe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Freescale Semiconducteurs France SAS
Original Assignee
Motorola Semiconducteurs SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=9503604&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=FR2759493(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Motorola Semiconducteurs SA filed Critical Motorola Semiconducteurs SA
Priority to FR9701605A priority Critical patent/FR2759493B1/fr
Priority to EP98101266A priority patent/EP0859414A1/fr
Priority to US09/019,292 priority patent/US5945730A/en
Priority to JP10046247A priority patent/JPH10233509A/ja
Publication of FR2759493A1 publication Critical patent/FR2759493A1/fr
Application granted granted Critical
Publication of FR2759493B1 publication Critical patent/FR2759493B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Un dispositif de puissance à semiconducteur comprend un conducteur métallique (6) couplé à une région semiconductrice (30) du dispositif, un ou plusieurs bossages (8) formés en contact avec le conducteur métallique (6) , et un cadre (14) formé en une matière à forte conductivité. Le cadre comprend une partie de connexion (16, 18) servant à assurer la connexion avec au moins un des bossages (8) afin de réaliser une connexion externe avec la région semiconductrice du dispositif.

Description

La présente invention concerne les dispositifs de puissance à semi-
conducteur.
Dans les transistors de puissance métal-oxyde-semiconducteur laté-
raux à double diffusion (LDMOS), les régions semiconductrices de drain et de source sont typiquement des régions interdigitées s'étendant à travers la puce du transistor LDMOS, et les plots de soudage sont disposés autour de la périphérie de la puce de transistor LDMOS. Des conducteurs métalliques finals s'étendent au travers des régions semiconductrices de drain et de source pour connecter les
régions semiconductrices à des plots de soudage respectifs.
Puisqu'une partie du courant doit parcourir la longueur de la région de drain ou de source jusqu'au plot de soudage, ces transistors de puissance ont une résistance dans l'état conducteur, soit Rdson, de valeur élevée, qui est une partie notable de la résistance totale du dispositif. Une résistance Rdson élevée produit une forte dissipation de puissance aux courants élevés (de 15 à 20 A). Ainsi, pour permettre une capacité élevée de transport de courant, le boîtier de ces transistors
de puissance doit être suffisamment grand pour assurer la dissipation de puissance.
En d'autres termes, si l'on réduit la résistance Rdson, le transistor de puissance pourra supporter les applications en courants plus élevés pour un même niveau de dissipation de puissance (ou une même aire de transistor) ou pourra assumer une
dissipation de puissance plus faible, demandant un boîtier plus petit.
D'autres transistors latéraux, comme les transistors de puissance TMOS (marque déposée de la société Motorola, Inc.) qui sont fournis par la société
Motorola, Inc., sont disposés de la même manière et souffrent des mêmes incon-
vénients. Une solution pour réduire la résistance des dispositifs de puissance, comme le transistor de puissance LDMOS, consiste à utiliser des fils multiples soudés aux conducteurs métalliques sur les régions semiconductrices du dispositif de puissance et à des plots dc soudage de fils se trouvant à la périphérie de la puce, afin de réduire la longueur que lc courant doit parcourir dans les conducteurs métalliques. Puisque la capacité de transport de courant de chaque fil est limitée
par sa largeur, un certain nombre de fils sont nécessaires pour atteindre une capa-
cité élevée de transport de courant dans la gamme de 15 à 20 A. Les plots de soudage supplémentaires demandés pour une semblable pluralité de fils augmentent considérablement la taille du dispositif de puissance. De plus, le coût de fabrication d'un tel dispositif de puissance est extrêmement élevé, puisque chaque fil doit être soudé séparément. Un autre inconvénient de ce montage résulte du fait que, comme le courant doit parcourir une certaine distance dans les fils, il
apparaît des points chauds non uniformes qui réduisent la fiabilité du dispositif.
Une autre solution fait appel à une couche épaisse de cuivre métallique déposée sur la puce au-dessus des conducteurs métalliques finals afin de réduire la résistance du dispositif de puissance et remplace la pluralité de fils par de gros fils en aluminium soudés sur les régions semiconductrices. Toutefois, l'opération de dépôt supplémentaire qui correspond à cette solution augmente la complexité et la durée du cycle du processus de fabrication, ce qui augmente notablement le coût
du dispositif de puissance intégré.
C'est donc un but de l'invention de proposer un dispositif de puissance
à semiconducteur perfectionné qui réduit les problèmes ci-dessus mentionnés.
Selon l'invention, il est proposé un dispositif de puissance à semicon-
ducteur, qui comprend:
un conducteur métallique couplé à une région semiconductrice du dis-
positif;
un ou plusieurs bossages formés en contact avec le conducteur métal-
lique; et un cadre formé d'une matière à forte conductivité, le cadre comprenant une partie de connexion servant à connecter le bossage ou au moins l'un des bossages de façon à réaliser une connexion externe avec la région semiconductrice
du dispositif.
La description suivante, conçue à titre d'illustration de l'invention, vise
à permettre une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: la figure 1 est un schéma simplifié présentant une vue de dessus d'une partie d'une puce de transistor LDMOS, selon l'invention; la figure 2 cst une vue cn plan de dessus d'une partie d'un cadre d'un dispositif à transistor LDMOS, scion l'invention; la figure 3 est une vue en plan de dessus de la totalité d'un cadre d'un dispositif à transistor LDMOS, selon l'invention; la figure 4 cst un schéma simplifié montrant une vue en plan de dessus
d'une partie d'une puce de transistor LDMOS, selon un deuxième mode de réali-
sation de l'invention; la figure 5 est un schéma simplifié montrant une vue en plan de dessus
d'une partie d'une puce de transistor LDMOS, selon un troisième mode de réali-
sation de l'invention; la figure 6 est un schéma simplifié montrant une vue en section droite d'une partie d'une puce de transistor LDMOS, selon l'invention; et la figure 7 est un schéma simplifié montrant une vue en section droite de la partie représentée sur la figure 6, lorsque cette dernière est couplée à une partie du cadre du dispositif à transistor LDMOS, selon l'invention. On va maintenant décrire l'invention en liaison avec un dispositif à transistor de puissance LDMOS. On comprendra toutefois que l'invention peut être appliquée à n'importe quel dispositif de puissance dans lequel la résistance des interconnexions métalliques finales influence la capacité de transport de courant du dispositif, par exemple des dispositifs qui ont de longues interconnexions
métalliques finales, comme des transistors de puissance latéraux.
Un dispositif à transistor de puissance LDMOS selon un mode de réa-
lisation préféré de l'invention comprend une puce de transistor LDMOS, dont une partie 2 est présentée sur la figure 1. Des conducteurs métalliques 4 et 6 disposés en alternance s'étendent au-dessus de régions semiconductrices de drain et de source respectives (non représentées) de la puce de transistor LDMOS et leur sont couplés. Pour chacun des conducteurs métalliques de drain 4 et de source 6, un ou plusieurs bossages 8 sont formés à leur contact. Chaque bossage 8 est formé d'un métal, comme le cuivre, ou d'un alliage, comme un alliage de cuivre, d'étain et de plomb. La figure 1 ne montre pas tous les conducteurs métalliques de drain 4 et de source 6 et présentent seulement deux bossages sur chacun des conducteurs métalliques 4 et 6. Il faut toutefois noter qu'il est possible de disposer plusieurs bossages sur l'ensemble de la longueur de chacun des conducteurs métalliques 4 et 6 ou un seul bossage sur chacun des conducteurs métalliques 4 et 6. De plus, au lieu que les conducteurs métalliques 4 ct 6 soient disposés en alternance, ou interdigités, le dispositif à transistor de puissance peut comporter des conducteurs qui ne sont pas en alternance ou même un seul conducteur de drain et un seul
conducteur de source.
On se reporte maintenant à la figure 2. Le dispositif à transistor LDMOS selon le mode de réalisation préféré de l'invention comprend en outre un cadre, dont une partie, 14, seulement cst représentée sur la figure 2, ce cadre étant
formé en un matériau de forte conductivité.
Dans le mode de réalisation préféré, le cadre comprend une pluralité de premières parties de connexion 16 destinées à être couplées aux conducteurs métalliques de drain 4 via les bossages 8 respectifs et une pluralité de deuxièmes parties de connexion 18 destinées à être couplées aux conducteurs métalliques de
source 6 via les bossages 8 respectifs. Les premières et deuxièmes parties de con-
nexion 16 et 18 réalisent une connexion externe avec les régions semiconductrices
de drain et de source, respectivement. Le nombre particulier et la disposition parti-
culière des parties de connexion du cadre dépendent du nombre des conducteurs métalliques, du nombre des bossages présents sur chaque conducteur métallique et de la disposition spatiale des bossages. Ceci semblera plus clair dans la suite de la
description.
Lorsque le dispositif à transistor LDMOS a été assemblé, le cadre s'étend au-dessus des conducteurs métalliques 4 et 6 de la puce de transistor
LDMOS, de sorte que les parties de connexion 16 et 18 sont connectées aux con-
ducteurs métalliques respectifs, via les bossages respectifs. De plus, pour permettre
des connexions avec les régions semiconductrices du dispositif, ce cadre est égale-
ment le cadre de montage, appelé également grille de connexion, du dispositif et assure donc le support de la puce de transistor LDMOS. La figure 3 montre un
exemple de l'ensemble d'un cadre 3, selon un mode de réalisation de l'invention.
Des composants analogues à ceux représentés sur la figure 2 seront désignés par les
mêmes numéros de référence.
De préférence, le cadre comprend un motif en cuivre, possédant des parties connectrices de cuivre d'une épaisseur de 70 um et d'une largeur de 200,um (la largeur est indiquée par la référence 22), qui est formé sur un substrat constitué par une bande en polymère. L'envers du substrat en forme de bande peut être fixé
au produit final via un soudage par refusion.
Dans le mode de réalisation représenté sur la figure 1, les conducteurs métalliques de drain 4 et de source 6 sont disposés parallèlement à une première direction X. Les bossages 8 présents sur les conducteurs métalliques de drain 4 sont disposés de façon à être alignés suivant des premières lignes 10, qui s'étendent dans une deuxième direction Y. Les bossages 8 se trouvant sur les conducteurs métalliques de source 6 sont disposés dc façon à être alignés suivant des deuxièmes lignes 12 qui s'étendent suivant la deuxième direction Y. Sur la figure 1, la deuxième direction Y est représentée comme étant sensiblement perpendiculaire à la première direction X. Les bossages peuvent être alternativement disposés sur les conducteurs métalliques de drain 4 et de source 6, de façon à être respectivement alignés sur les premières et deuxièmes lignes respectives 10 et 12, lesquelles lignes s'étendent suivant une deuxième direction Y qui est inclinée par rapport à la première
direction, comme représenté sur la figure 4.
Dans le mode de réalisation préféré de l'invention, les parties de con-
nexion 16 et 18 du cadre sont disposées de façon que, lorsque la puce et le cadre
sont assemblés, chaque partie de connexion s'étend sur l'une, respective, des pre-
mières et deuxièmes lignes 10 et 12 suivant la direction Y (voir par exemple la figure 1 ou la figure 4). Ceci signifie que le plus long trajet du courant est égal à la moitié de la distance 24 séparant des bossages adjacents, le long d'un conducteur métallique respectif. Pour des bossages séparés d'une distance de 400 /m, ceci signifie que le plus long trajet du courant est de 200,um. Ainsi, plus la distance de séparation 24 entre les bossages est petite, et plus la résistance Rdson du dispositif
est basse. Toutefois, la valeur de la distance de séparation 24 est limitée par l'étroi-
tesse que l'on peut donner aux parties de connexion 16 et 18.
Sur la figure 5, les bossages 8 sont disposés de façon aléatoire entre les conducteurs métalliques 4 et 6. Avec cette disposition particulière, le cadre est ainsi fait que les premières et deuxièmes parties de connexion 16 et 18 du cadre, une fois monté, s'étendent suivant des conducteurs métalliques dans la première direction X, comme indiqué par les lignes en trait interrompu. Les premières et deuxièmes parties de connexion 16 et 18 du cadre peuvent également être disposées de façon à s'étendre le long des conducteurs métalliques respectifs dans la première direction X, dans le cas de la disposition ordonnée des bossages représentée sur la figure 1. Le fait d'orienter les parties de connexion suivant la direction X est toutefois plus difficile à mettre en oeuvre, car il peut se poser des
problèmes dans la réalisation de parties de connexion 16 et 18 qui soient suffisam-
ment étroites. La largeur 20 de chacun des conducteurs métalliques 4 et 6 est la même et, dans le mode de réalisation préféré, est d'environ 80, um. Ceci signifie que les parties de connexion 16 et 18 doivent avoir, pour ce mode de réalisation,
une largeur inférieure à 80,um.
La figure 6 est une vue en section droite d'une partie d'une puce de transistor LDMOS selon l'invention, qui montre l'un des bossages 8 en contact avec un conducteur métallique 34 couplé aux régions semiconductrices 30. Le bossage 8 représenté sur la figure 6 peut être l'un quelconque des bossages des figures 1, 4 et 5. Par exemple, le conducteur métallique 34 peut être l'un des conducteurs de source 6, et les régions semiconductrices 30 peuvent être les
régions semiconductrices de la source.
On forme les régions semiconductrices de source 30 dans une région épitaxiale 32, d'une manière bien connue. On forme une première couche métallique 36 sur la région épitaxiale 32 et une couche d'oxyde 38. On forme une deuxième couche d'oxyde 40 sur la première couche métallique 36 et on lui applique un tracé de motif et une gravure afin de réaliser une ouverture 42 donnant
accès à la première couche métallique 36. On dépose une deuxième couche métal-
lique sur la deuxième couche d'oxyde 40 afin de former le conducteur métallique 34. On forme ensuite une couche de passivation 44 sur la deuxième couche d'oxyde 40 et une partie du conducteur métallique 34, de manière à ménager une ouverture 46. On forme ensuite le bossage 8 dans l'ouverture 46. De préférence, le conducteur métallique 34 s'étend sur une distance, notée par la référence 48, de 2 /nm au-dessus de la deuxième couche d'oxyde 40, et le bossage 8 s'étend sur une
distance, notée 50, de 35,um au-dessus de la couche de passivation 44.
Pour coupler le cadre aux bossages 8, on peut appliquer une soudure 52
sur le sommet du bossage 8, comme représenté sur la figure 6, ou sur le cadre lui-
même. Lors de l'assemblage, on place le cadre sur le dessus de la puce, de façon que chaque partie de connexion, la partie de connexion 54 de la figure 7, soit en contact avec le bossage 8 ou les bossages 8 respectifs. On forme donc des soudages métallurgiques de part et d'autre du bossage 8. Ensuite, on encapsule le dispositif à
transistor LDMOS.
Comme mentionné ci-dessus, le cadre est de préférence formé en un
métal épais qui, via les parties de connexion, est utilisé pour former les intercon-
nexions métalliques avec les régions semiconductrices du dispositif. En utilisant un métal épais ou une autre matière présentant une forte conductivité ainsi que des bossages répartis sur l'étendue des conducteurs métalliques se trouvant sur les
régions semiconductrices, on peut notablement réduire la résistance des intercon-
nexions métalliques finales et, par conséquent, on peut fortement abaisser la résis-
tance Rdson. Par exemple, le montage connu utilisant une pluralité de soudages de fils qui a été ci-dessus mentionné possède une résistance Rdson d'environ 77 mQ, alors que le dispositif selon l'invention possède une résistance Rdson d'environ mQ. Cette réduction importante de la résistance du dispositif assure que le dispositif de puissance selon l'invention peut supporter des courants plus élevés, de l'ordre de 15 à 20 A, pour un même niveau de puissance (ou une même aire de transistor) par comparaison avec les montages de la technique antérieure. Ceci se révèle particulièrement utile dans les applications qui demandent l'intégration, sur la même puce, de dispositifs logiques et de dispositifs de puissance, avec un fonctionnement continu à des niveaux dc puissance supéricurs à 5 A.
De plus, on peut faire varier la résistance du dispositif en faisant sim-
plement varier l'étalement ou l'épaisseur des parties de connexion 16 et 18 ou en
faisant varier le motif de bossages.
Les parties de connexion selon l'invention sont faites sous la forme de parties du cadre, ou du cadre de montage noté également grille de connexion, du dispositif. Ceci signifie que les connexions avec les régions semiconductrices peuvent être réalisées par une simple opération d'assemblage et sans qu'il soit nécessaire d'utiliser des soudages dc fils. L'invention est donc simple à mettre en oeuvre et apporte d'importantes réductions de la taille des puces, puisqu'elle évite la nécessité de prévoir des aires de plots de soudage de fils. De plus, l'invention ne demande pas un coûteux processus de dépôt de métal épais (troisième processus) comme utilisé dans le montage de la technique antérieure qui a été mentionné dans l'introduction. L'invention permet également une dissipation thermique plus efficace à travers les bossages courts et d'aire relativement grande (par comparaison avec le soudage de fils) qui sont soudés directement aux sources de la chaleur sur la face active du dispositif, via les parties de connexion métalliques du cadre avec la plaquette à circuit imprimé du niveau produit. De plus, l'invention laisse l'accès à l'envers du dispositif LDMOS pour permettre une dissipation supplémentaire de la
puissance.
Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir des
dispositifs dont la description vient d'être donnée à titre simplement illustratif et
nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention.

Claims (13)

REVENDICATIONS
1. Dispositif de puissance à semiconducteur, caractérisé en ce qu'il comprend: un conducteur métallique (4, 6) couplé à une région semiconductrice (30) du dispositif; un ou plusieurs bossages (8) formés en contact avec le conducteur métallique (4, 6); et
un cadre (14) formé d'une matière à forte conductivité, le cadre com-
prenant une partie de connexion (16, 18) servant à assurer la connexion avec le bossage ou au moins l'un des bossages (8) de façon à réaliser une connexion
externe avec la région semiconductrice (30) du dispositif.
2. Dispositif de puissance à semiconducteur selon la revendication 1, caractérisé en ce qu'il comprend en outre des régions semiconductrices différentes (30), chaque région semiconductrice comportant un conducteur métallique (4, 6) qui lui est couplé, et chacun des conducteurs métalliques possédant un ou plusieurs
bossages (8) en contact avec lui.
3. Dispositif de puissance à semiconducteur selon la revendication 1, caractérisé en ce qu'il comprend en outre: des première et deuxième régions semiconductrices (30),
une pluralité de premiers conducteurs métalliques (4) couplés à la pre-
mière région semiconductrice (30) et s'étendant suivant une première direction (X), chaque conducteur de la pluralité de premiers conducteurs métalliques possédant au moins un bossage (8) qui est en contact avec lui, une pluralité de deuxièmes conducteurs métalliques (6) couplés à la
deuxième région semiconductrice ct s'étendant parallèlement à la pluralité de pre-
miers conducteurs métalliques (4) suivant la première direction (X), chaque con-
ducteur de la pluralité de deuxièmes conducteurs métalliques possédant au moins un bossage (8) qui est en contact avec lui, et o le cadre (14) possèdc une pluralité de premières parties de connexion (16) servant à assurer la connexion avec ledit au moins un bossage des premiers conducteurs métalliques et une pluralité de deuxièmes parties de connexion (18) servant à assurer la connexion avec ledit au moins un bossage des
deuxièmes conducteurs métalliques.
4. Dispositif de puissance à semiconducteur selon la revendication 3, caractérisé en ce que les premiers conducteurs métalliques (4) sont interdigités
avec les deuxièmes conducteurs métalliques (6).
5. Dispositif de puissance à semiconducteur selon la revendication 3 ou 4, caractérisé en ce que chaque conducteur de la pluralité des premiers et deuxièmes conducteurs métalliques (4, 6) possède une pluralité de bossages (8) qui
sont disposés le long du conducteur métallique respectif suivant la première direc-
tion (X).
6. Dispositif de puissance à semiconducteur selon la revendication 3 ou 4, caractérisé en ce que chaque conducteur de la pluralité des premiers et deuxièmes conducteurs métalliques (4, 6) possède une pluralité de bossages (8) qui sont disposés le long du conducteur métallique respectif suivant la première direction (X) de façon que les bossages se trouvant sur les premiers conducteurs métalliques soient sensiblement alignés suivant des premières lignes qui s'étendent dans une deuxième direction (Y) et de façon que les bossages (8) qui se trouvent sur les deuxièmes conducteurs métalliques (6) soient sensiblement alignés suivant
des deuxièmes lignes qui s'étendent dans la deuxième direction (Y).
7. Dispositif de puissance à semiconducteur selon la revendication 6, caractérisé en ce que la deuxième direction (Y) est sensiblement perpendiculaire à
la première direction (X).
8. Dispositif de puissance à semiconducteur selon la revendication 6,
caractérisé en ce que la deuxième direction (Y) est inclinée par rapport à la pre-
mière direction (X).
9. Dispositif de puissance à semiconducteur selon la revendication 6, 7
ou 8, caractérisé en ce que les deuxièmes lignes sont en alternance avec les pre-
mières lignes.
10. Dispositif de puissance à semiconducteur selon la revendication 6, 7, 8 ou 9, caractérisé en ce que le cadre possède une pluralité de premières parties de connexion (16), chacune des premières parties de connexion servant à assurer la connexion avec les bossages disposés suivant l'une, respective, des premières lignes s'étendant dans la deuxième direction (Y), et chacune des deuxièmes parties de connexion (18) servant à assurer la connexion avec les bossages disposés suivant l'une, respective, des deuxièmes lignes s'étendant dans la deuxième
direction (Y).
11. Dispositif à transistor de puissance latéral à semiconducteur, caractérisé en ce qu'il comprend: des régions semiconductrices de drain et de source (30); une pluralité de conducteurs métalliques (4) de drain couplés à la région semiconductrice de drain et s'étendant suivant une première direction (X), chaque conducteur de la pluralité de conducteurs métalliques de drain possédant une pluralité de bossages (8) qui sont en contact avec lui et sont disposés le long du conducteur métallique de drain respectif suivant la première direction, de façon
que les bossages se trouvant sur les conducteurs métalliques de drain soient sensi-
blement alignés suivant des premières lignes qui s'étendent dans une deuxième direction (Y); une pluralité de conducteurs métalliques (6) de source couplés à la
région semiconductrice de source et s'étendant parallèlement à la pluralité de con-
ducteurs métalliques de drain suivant la première direction (X), chaque conducteur de la pluralité de conducteurs métalliques de source possédant une pluralité de bossages (8) qui sont en contact avec lui et sont disposés le long du conducteur
métallique de source respectif suivant la première direction, de façon que les bos-
sages qui se trouvent sur les conducteurs métalliques de source soient sensiblement alignés suivant des deuxièmes lignes qui s'étendent dans la deuxième direction (Y); et
un cadre (14) formé de matière à forte conductivité, le cadre compre-
nant une pluralité de premières et deuxièmes parties de connexion (16, 18), cha-
cune des premières parties de connexion (16) servant à assurer la connexion avec les bossages disposés suivant l'une, respective, des premières lignes s'étendant dans la deuxième direction, et chacune des deuxièmes parties de connexion (18) servant à assurer la connexion avec les bossages disposés suivant l'une, respective, des deuxièmes lignes s'étendant dans la deuxième direction, o les premières et deuxièmes parties de connexion réalisent des connexions cxternes avec les régions
semiconductrices de drain et de source du dispositif.
12. Dispositif à transistor de puissance latéral à semiconducteur selon
la revendication 11, caractérisé en ce que la deuxième direction (Y) est sensible-
ment perpendiculaire à la première direction (X).
13. Dispositif à transistor de puissance latéral à semiconducteur selon la revendication 11, caractérisé en ce que la deuxième direction (Y) est inclinée par
rapport à la première direction (X).
FR9701605A 1997-02-12 1997-02-12 Dispositif de puissance a semiconducteur Expired - Fee Related FR2759493B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR9701605A FR2759493B1 (fr) 1997-02-12 1997-02-12 Dispositif de puissance a semiconducteur
EP98101266A EP0859414A1 (fr) 1997-02-12 1998-01-26 Dispositif de puissance semi-conducteur
US09/019,292 US5945730A (en) 1997-02-12 1998-02-05 Semiconductor power device
JP10046247A JPH10233509A (ja) 1997-02-12 1998-02-10 半導体パワー・デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9701605A FR2759493B1 (fr) 1997-02-12 1997-02-12 Dispositif de puissance a semiconducteur

Publications (2)

Publication Number Publication Date
FR2759493A1 true FR2759493A1 (fr) 1998-08-14
FR2759493B1 FR2759493B1 (fr) 2001-01-26

Family

ID=9503604

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9701605A Expired - Fee Related FR2759493B1 (fr) 1997-02-12 1997-02-12 Dispositif de puissance a semiconducteur

Country Status (4)

Country Link
US (1) US5945730A (fr)
EP (1) EP0859414A1 (fr)
JP (1) JPH10233509A (fr)
FR (1) FR2759493B1 (fr)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10161125C1 (de) 2001-12-12 2003-07-31 Infineon Technologies Ag Halbleiterbauelement mit optimierter Stromdichte
JP2003258178A (ja) * 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 半導体装置
JP2003258179A (ja) * 2002-02-28 2003-09-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current
SE522910C2 (sv) * 2002-06-03 2004-03-16 Ericsson Telefon Ab L M Integrerad krets för reducering av strömdensitet i en transistor innefattande sammanflätade kollektor-, emitter- och styrfingrar
US6969909B2 (en) 2002-12-20 2005-11-29 Vlt, Inc. Flip chip FET device
US20080036070A1 (en) * 2003-12-02 2008-02-14 Great Wall Semiconductor Corporation Bond Wireless Package
WO2005059957A2 (fr) * 2003-12-12 2005-06-30 Great Wall Semiconductor Corporation Systeme d'interconnexion metallique et procede de fixation directe sur une puce
JP4491244B2 (ja) * 2004-01-07 2010-06-30 三菱電機株式会社 電力半導体装置
US7335536B2 (en) 2005-09-01 2008-02-26 Texas Instruments Incorporated Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
US7994632B2 (en) * 2006-01-10 2011-08-09 International Rectifier Corporation Interdigitated conductive lead frame or laminate lead frame for GaN die
US8169081B1 (en) 2007-12-27 2012-05-01 Volterra Semiconductor Corporation Conductive routings in integrated circuits using under bump metallization
US8085553B1 (en) * 2007-12-27 2011-12-27 Volterra Semiconductor Corporation Lead assembly for a flip-chip power switch
JP2008199037A (ja) * 2008-03-10 2008-08-28 Renesas Technology Corp 電力用半導体装置および電源回路
JP2012064899A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置およびその製造方法
JP5712579B2 (ja) 2010-11-30 2015-05-07 富士通セミコンダクター株式会社 半導体装置
US20130168869A1 (en) * 2011-12-28 2013-07-04 Peng Xu Metal Layout of an Integrated Power Transistor and the Method Thereof
JP2013153027A (ja) * 2012-01-24 2013-08-08 Fujitsu Ltd 半導体装置及び電源装置
JP5787784B2 (ja) * 2012-02-15 2015-09-30 ルネサスエレクトロニクス株式会社 半導体装置
US8836029B2 (en) * 2012-02-29 2014-09-16 Smsc Holdings S.A.R.L. Transistor with minimized resistance

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3697828A (en) * 1970-12-03 1972-10-10 Gen Motors Corp Geometry for a pnp silicon transistor with overlay contacts
GB2095904A (en) * 1981-03-23 1982-10-06 Gen Electric Semiconductor device with built-up low resistance contact and laterally conducting second contact
JPS61201477A (ja) * 1985-03-04 1986-09-06 Mitsubishi Electric Corp Ｆｅｔチツプパタ−ン
EP0720225A2 (fr) * 1994-12-30 1996-07-03 SILICONIX Incorporated MOSFET de puissance latéral ayant une couche de métal pour réduire la résistance distribuée et sa méthode de fabrication
EP0724293A2 (fr) * 1995-01-27 1996-07-31 Motorola, Inc. Structure de contact de grille pour un transistor MOS de puissance

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5778173A (en) * 1980-11-04 1982-05-15 Hitachi Ltd Semiconductor device and manufacture thereof
JPS6043947A (ja) * 1983-08-20 1985-03-08 Fujitsu Ltd ランダム信号変化検出装置
JPH07118514B2 (ja) * 1989-04-24 1995-12-18 株式会社東芝 半田バンプ型半導体装置
JPH05235086A (ja) * 1992-02-25 1993-09-10 Hitachi Ltd 半導体集積回路装置
US5801432A (en) * 1992-06-04 1998-09-01 Lsi Logic Corporation Electronic system using multi-layer tab tape semiconductor device having distinct signal, power and ground planes
JP3027512B2 (ja) * 1994-08-23 2000-04-04 株式会社日立製作所 パワーｍｏｓｆｅｔ
JP3355817B2 (ja) * 1994-10-20 2002-12-09 株式会社デンソー 半導体装置
JP3226082B2 (ja) * 1994-10-26 2001-11-05 富士電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3697828A (en) * 1970-12-03 1972-10-10 Gen Motors Corp Geometry for a pnp silicon transistor with overlay contacts
GB2095904A (en) * 1981-03-23 1982-10-06 Gen Electric Semiconductor device with built-up low resistance contact and laterally conducting second contact
JPS61201477A (ja) * 1985-03-04 1986-09-06 Mitsubishi Electric Corp Ｆｅｔチツプパタ−ン
EP0720225A2 (fr) * 1994-12-30 1996-07-03 SILICONIX Incorporated MOSFET de puissance latéral ayant une couche de métal pour réduire la résistance distribuée et sa méthode de fabrication
EP0724293A2 (fr) * 1995-01-27 1996-07-31 Motorola, Inc. Structure de contact de grille pour un transistor MOS de puissance

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 011, no. 033 (E - 476) 30 January 1987 (1987-01-30) *

Also Published As

Publication number Publication date
US5945730A (en) 1999-08-31
JPH10233509A (ja) 1998-09-02
FR2759493B1 (fr) 2001-01-26
EP0859414A1 (fr) 1998-08-19

Similar Documents

Publication Publication Date Title
FR2759493A1 (fr) Dispositif de puissance a semiconducteur
CA1297595C (fr) Circuit imprime equipe d'un drain thermique
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
FR2621173A1 (fr) Boitier pour circuit integre de haute densite
FR2762929A1 (fr) Boitier de semi-conducteur ayant un element semi-conducteur, une structure de fixation de boitier de semi-conducteur montee sur une plaquette de circuits imprimes, et procede d'assemblage de boitier de semi-conducteur
FR2829874A1 (fr) Systeme a semi-conducteur a boitier et enveloppe
FR2813440A1 (fr) Dispositif a semiconducteur pour la commande d'energie electrique
FR2550661A1 (fr) Procede de mise a la masse d'un support de pastille et dispositif obtenu par ce procede
FR2720190A1 (fr) Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu.
FR2735648A1 (fr) Procede de refroidissement d'un circuit integre monte dans un boitier
FR2883416A1 (fr) Dispositif a semiconducteur.
FR2879021A1 (fr) Dispositif a semiconducteur de puissance
EP0717442B1 (fr) Support de connexion d'un circuit intégré à un autre support par l'intermédiare de boules
FR2657196A1 (fr) Monture intermediaire de dispositif laser a semi-conducteur.
CA2668048A1 (fr) Substrat imprime permettant le passage de tres forts courants et procede de realisation correspondant
EP0446125B1 (fr) Composant semi-conducteur de puissance
WO2018091852A1 (fr) Circuit intégré forme de deux puces connectées en série
EP0083265B1 (fr) Support d'interconnexion d'un boîtier de circuit intégré sur un circuit imprimé, et système d'interconnexion utilisant un tel support
FR2688628A1 (fr) Assemblage tridimensionnel de composants electroniques par microfils et galettes de soudure et procede de realisation de cet assemblage.
EP1427008B1 (fr) Procédé de fabrication d'un module électronique comportant un composant actif sur une embase
EP0734066B1 (fr) Module électronique de puissance
FR2638894A1 (fr) Dispositif et procede de connexion et de fixation de composants
FR2709870A1 (fr) Procédé d'assemblage tridimensionnel de composants électroniques par boucles de microfils et éléments de soudure.
FR2495835A1 (fr) Dispositif a circuits integres a reseau metallique d'interconnexion, et procede de fabrication de ce dispositif
FR2848026A1 (fr) Dispositif de protection d'un circuit electronique contre des decharges electrostatiques

Legal Events

Date Code Title Description
TP Transmission of property
ST Notification of lapse