FR2741999A1 - Dispositif integrant un transistor bipolaire dit a grille isolee et son circuit de commande - Google Patents

Dispositif integrant un transistor bipolaire dit a grille isolee et son circuit de commande Download PDF

Info

Publication number
FR2741999A1
FR2741999A1 FR9613950A FR9613950A FR2741999A1 FR 2741999 A1 FR2741999 A1 FR 2741999A1 FR 9613950 A FR9613950 A FR 9613950A FR 9613950 A FR9613950 A FR 9613950A FR 2741999 A1 FR2741999 A1 FR 2741999A1
Authority
FR
France
Prior art keywords
region
area
bipolar transistor
gate bipolar
insulated gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR9613950A
Other languages
English (en)
Inventor
Bruno C Nadd
Niraj Ranjan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of FR2741999A1 publication Critical patent/FR2741999A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

L'invention concerne un dispositif formant une puce semiconductrice (20) qui intègre ensemble un transistor bipolaire à grille isolée (19) et un circuit de commande (30) de celui-ci. Ladite puce possède un substrat de silicium de type P (50) et une région de type N à faible concentration (22) formée à la surface supérieure de celui-ci. Une première aire (23, 24) reçoit des diffusions qui définissent des régions de base, de source (25, 26) et de canal du transistor bipolaire à grille isolée. Une deuxième aire de ladite région à faible concentration est latéralement écartée de la première aire et comporte une diffusion de puits (40) contenant des diffusions qui forment un circuit de commande. Un moyen de couplage (90) couple ledit transistor bipolaire à grille isolée audit circuit de commande et un moyen disposé être lesdites première et deuxième aires sert à limiter l'injection de trous dans ladite diffusion du puits P en provenance de ladite région P**+.

Description

La présente invention concerne les transistors bipolaires dits à grille
isolée (IGBT) et, plus particulièrement, elle concerne une nouvelle structure de puce semiconductrice monolithique dans laquelle un IGBT et des circuits de
commande de celui-ci sont intégrés en une puce monolithique commune.
On sait que des circuits de commande peuvent être intégrés dans la même puce qu'une section MOSFET de puissance discrète. Ces dispositifs sont
vendus par la société International Rectifier Corporation, la présente deman-
deresse, sous la marque déposée "SMARTFET". La structure de ces dispositifs est également présentée dans les demandes de brevet des Etats-Unis d'Amérique n' 08/121 288 et 08/98 383 respectivement déposées le 14 septembre 1993 et le août 1994 au nom de Bruno C. Nadd d'une part et, d'autre part, à ceux de Bruno C. Nadd et Talbott M. Houk, ces deux demandes ayant été cédées à la demanderesse. Les tentatives faites pour étendre le concept ci-dessus indiqué d'un circuit de commande formé de façon monolithique à un IGBT de puissance (transistor qui manipule une puissance de 1 W ou plus) n'ont pas été couronnées de succès. Ceci est dû au fait que les circuits de commande sont contenus dans un "puits P" ou une diffusion de type P se trouvant dans la même couche épitaxiale (épi) N- que celle recevant les jonctions qui forment le transistor IGBT. Ainsi, lorsque le transistor IGBT conduit dans le sens passant, le substrat P+ est polarisé dans le sens passant par rapport à la couche épitaxiale N- si bien qu'un nombre important de porteurs minoritaires (des trous dans le cas du dispositif à canal N présentement décrit) sont injectés dans la couche épitaxiale N-. Puisque le puits P contenant les jonctions de commande est proche des jonctions de puissance du transistor IGBT, des trous sont également injectés dans le puits P. Ceci a plusieurs conséquences. 1. Le puits P fait fonction de collecteur pour un transistor PNP vertical (avec la couche épitaxiale N- et le substrat P+). De ce fait, un important courant parasite est injecté dans le puits P et dans la terre électrique (puisque le puits P est
ordinairement connecté à la terre).
2. Les diffusions de source et de drain N+ contenues dans le puits P font fonction de cathodes pour des thyristors parasites verticaux. Le déclenchement
des ces thryristors peut détuire la puce.
3. L'injection de porteurs minoritaires dans le puits P peut perturber le
fonctionnement de circuits analogiques sensibles à faible niveau de puissance.
Ainsi, un transistor IGBT "intelligent", qui aurait constitué une sorte de
"SMART-IGBT", ayant une isolation des jonctions n'a pas été réalisé en pratique.
Une tentative pour surmonter le problème résultant de l'injection des porteurs minoritaires a consisté à employer une isolation diélectrique du circuit de commande vis-à-vis du corps principal de la puce. Toutefois, cette structure
demande un traitement très coûteux et très complexe.
Selon l'invention, il est proposé un nouvel ensemble, monolithique-
ment intégré, d'une section IGBT de puissance et d'une section de commande de celle-ci, qui sont isolées en ce qui concerne les jonctions, o, toutefois, l'effet de
l'injection de porteurs minoritaires de la section IGBT dans la partie située au-
dessous de la section de commande est sensiblement diminué.
Dans la suite de la description, on va décrire un transistor IGBT à canal
N possédant une couche tampon latérale N+. Par conséquent, on fera référence, pour des raisons de commodité, à la polarisation en sens passant de la jonction entre le substrat P+ et la couche épitaxiale N- . Le vocaculaire ainsi utilisé vise à couvrir la jonction avec le tampon N+ si un tel tampon est utilisé. De plus, l'invention s'applique également aux dispositifs à canal P et, de façon générale, à
tout dispositif bipolaire commandé par porte MOS.
Dans un premier mode de réalisation de l'invention, la section de commande, ou puits P, est écartée latéralement, vis-à-vis de la périphérie de la région IGBT active, d'une distance supérieure à environ trois fois la longueur de diffusion du porteur minoritaire. De ce fait, la jonction du substrat P+ avec la couche épitaxiale N- sera effectivement dépolarisée sous le puits P de sorte que la
concentration en porteurs minoritaires sous le puits P sera très fortement diminuée.
On note toutefois que la mise en oeuvre du concept ci-dessus présenté demande un supplément d'aire de puce de silicium. De plus, la couche tampon N+ à faible résistivité pelliculaire qui est utilisée couramment pour réduire le coefficient de gain e de la partie PNP du transistor IGBT interfere avec la dépolarisation de la
jonction entre le substrat P+ et le tampon N+.
Selon un deuxième mode de réalisation de l'invention, on place entre le puits P de commande et l'aire active IGBT (aire active du transistor IGBT) une diffusion P+ supplémentaire. La diffusion P+ supplémentaire est connectée à l'électrode de source (ou cathode) de la section IGBT. Par conséquent, la plus grande partie du courant de trous présent à l'extérieur de l'aire IGBT active sera dérivée sur la diffusion P+ supplémentaire et sur l'électrode de source IGBT. On note que, selon cette approche, un certain courant de trous peut encore circuler jusque sous le puits P. Dans un troisième mode de réalisation de l'invention, la région comprise entre le substrat P+ et la couche épitaxiale N- et entourant l'aire active est en effet court-circuitée, de sorte que la jonction entre le substrat P+ et la couche épitaxiale N- se trouvant sous le puits P de commande est complètement dépolarisée. Une manière préférée de mettre en oeuvre ce mode de réalisation fait appel à une diffusion N+, placée sur la surface supérieure de la puce et entourant un des éléments ou les deux éléments que constituent la couche P de commande et l'aire IGBT active, et à la connexion de la diffusion N+ avec le dos ou le fond de la
puce et avec le substrat P+.
Par conséquent, le substrat P+ disposé sous l'aire IGBT est polarisé en sens passant relativement à la couche épitaxiale N- (ou à la couche tampon N+ s'il en est utilisé une) pendant la conduction en sens passant. Les électrons circuleront
latéralement dans la couche épitaxiale N- ou la couche tampon N+ et extérieure-
ment à l'aire IGBT active et jusqu'à la nouvelle diffusion N+ se trouvant à la surface supérieure-de la puce. Ceci provoque une chute de tension latérale dans la couche tampon N+ (ou la couche épitaxiale N-), de sorte que la jonction du substrat P+ à la couche épitaxiale N- se dépolarise progressivement, lorsqu'on s'écarte latéralement de dessous l'aire active. En choisissant de manière appropriée la résistance RS entre couche tampon et nouvelle diffusion N+et la résistance latérale de la couche tampon, soit RB, de façon que RS soit très inférieure à RB, on fait en sorte que la tension aux bomrnes de la jonction N+/P+ se trouvant sous le puits P de commande soit presque nulle et que seule une injection de trous
négligeable puisse se produire.
Dans le mode de réalisation préféré de l'invention, une terminaison de champ appropriée est nécessaire de part et d'autre de la diffusion N+. Toutefois, des interconnexions doivent être faites du circuit de commande au transistor IGBT, par exemple des contacts de source, des grilles, des sources de Kelvin, des conducteurs de détection de courant, etc. Pour qu'on puisse réaliser ces connexions sans croiser la terminaison de champ de haute tension, il est prévu une topologie nouvelle dans laquelle la section de commande et la section IGBT sont enfermées par une terminaison de champ continue commune qui est incurvée de manière réentrante autour des deux côtés de la diffusion N+, mais qui laisse un étroit canal
d'acheminement de conducteurs qui est écarté de l'extrémité de la diffusion N+.
Des conducteurs de commande en métal, en silicium polycristallin, ou autres,
peuvent être disposés par-dessus ce canal d'acheminement étroit.
Dans le mode de réalisation préféré de l'invention, une diode parasite se crée entre les électrodes de source et de drain principales du fait de l'utilisation de la nouvelle diffusion N+ entre les sections de commande et du transistor IGBT. Cette diode interdit l'utilisation de la puce dans des applications nécessitant un bloquage de la tension inverse et celle-ci ne peut pas être utilisée dans les applications demandant une diode externe à temps de recouvrement bref. Selon une autre particularité de l'invention, et pour surmonter les effets de cette diode parasite, on intègre un nouveau transistor PNP latéral dans la section IGBT et on le connecte à la diffusion N+ afin de n'en permettre le fonctionnement que pendant les moments o le transistor IGBT est polarisé en sens passant. Ainsi, la diode parasite est mise en circuit ouvert pendant les moments o elle pourrait interférer
avec le fonctionnement de la puce.
La description suivante, conçue à titre d'illustration de l'invention, vise
à permettre une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: - la figure 1 est une vue en section droite d'une partie d'une structure du type "SMARTFET' de la technique antérieure; - la figure 2 est une vue en section droite d'une partie d'une puce IGBT dans laquelle un puits P est formé, sur la même puce, et elle illustre les problèmes ainsi créés; - la figure 3 est une vue en section droite d'une partie d'une puce IGBT dans laquelle un circuit de commande est formé, dans un puits qui est isolé diélectriquement vis-à-vis du reste de la puce; - la figure 4 montre la topologie d'une puce employant un premier mode de réalisation de l'invention; - la figure 5 est une vue en section droite de la figure 4, selon les lignes de coupe 5-5 de la figure 4; - la figure 6 est une vue en section droite d'une partie d'une puce IGBT intelligente, ou SMART-IGBT, comportant une région P+ placée entre la région active et la région de commande, selon l'invention; - la figure 7 présente un autre mode de réalisation de l'invention, qui emploie une diffusion N+ entre l'aire IGBT active et l'aire de commande et est une vue en section droite de la figure 8 suivant les lignes de coupe 7-7 de la figure 8; - la figure 8 montre un mode de réalisation préféré de la topologie des aires active et de commande de la figure 7; - la figure 9 est une vue en section droite analogue à celle présentée sur la figure 7, mais à une échelle plus réaliste, et elle montre certains composants de circuit définis par les jonctions; - la figure 10 est un schéma de circuit équivalent de la figure 9; - la figure 10A montre le courant qui passe dans le circuit de la figure lorsque le transistor IGBT est polarisé en sens passant; - la figure 10B montre les trajets de courant présents dans le circuit de la figure 10 en présence d'une tension inverse et elle montre une diode parasite; - la figure 11 illustre l'adjonction d'un transistor PNP au circuit de la figure 10 dans le but d'éliminer l'effet de la diode parasite de la figure 10B en présence d'une tension inverse; - la figure 12 présente la structure de la figure 9 à laquelle a été ajouté le transistor PNP de la figure 11; et - la figure 13 montre une topologique préférée pour la structure de la
figure 12.
On se reporte d'abord à la figure 1, qui montre de manière simplifiée une petite partie d'une puce de silicium du type MOSFET 20, suivant une vue en coupe. La puce de silicium 20 possède un substrat N- 21 et une couche 22 de silicium épitaxial qui reçoit des jonctions définissant la section MOSFET active 19 et son circuit de commande 30. Ainsi, la section MOSFET de puissance active comporte une pluralité de bases MOSFET de type P, comme les bases 23 et 24, qui sont réparties sur l'aire MOSFET active de la puce 20, ainsi que cela est décrit dans le brevet des EUA n 5 008 725. Les bases 23 et 24 reçoivent respectivement des sources annulaires N+ respectives 25 et 26. Une structure classique de grille de silicium polycristallin 27 (notée G) surmonte une diode à grille classique qui couvre les régions de canal formées dans les bases 23 et 24. Comme cela est habituel, une électrode de drain 29 (notée D) et une électrode de source 28 (notée
S) de puissance principales sont prévues.
La section de commande 30 est intégrée de façon monolithique dans la même puce 20 que la section MOSFET de puissance active 19. Ainsi, un puits P 40 est diffusé dans la couche 22 et est disposée à une certaine distance latérale de l'aire MOSFET active 19. Le puits P 40 contient tout circuit de commande voulu permettant de mettre dans l'état actif ou de désactiver l'aire active 19, comme par exemple des capteurs thermiques, des capteurs de courant, des capteurs de tension
insuffisante, etc., tels que ceux décrits dans la demande n' 08/298 383 citée ci-
dessus. Un transistor de commande latéral est schématiquement représenté sur la figure 1, qui comprend une diffusion de source N+ 41, une diffusion de drain N+ 42, et une grille 43, qui sont toutes contenues dans le puits P 40, et une jonction isolée vis-à-vis de l'aire MOSFET active 19. Le transistor de commande placé dans le puits P 40 peut alors être couplé de manière appropriée à la grille 27 pour
effectuer la commande du MOSFET actif en réponse à tout paramètre capté voulu.
Ainsi, une "intelligence" est intégrée de façon monolithique dans la puce contenant
un dispositif MOSFET de puissance.
Le concept visant à simplement intégrer une section de commande, isolée quant à la jonction, dans une puce IGBT a créé des problèmes apparemment insurmontables. On comprendra mieux ces problèmes en considérant la figure 2, qui montre la simple adjonction d'un substrat P+ 50 à la puce 20 de la figure 1 (à la place du substrat N+ 21 de la figure 1), ce qui a pour effet de la faire fonctionner comme un transistor IGBT. On note qu'une couche tampon N+ classique 51 peut aussi être ajoutée sur la figure 2, dans le but de réduire le gain f de la partie PNP du transistor IGBT. Tous les autres composants présentant un même numéro de référence que sur la figure 1 ont des fonctions respectivement identiques. On note que la section de puissance 19 fonctionnera maintenant dans un mode IGBT du fait
de la présence de la région P+ 50.
Le dispositif de la figure 2 ne peut pas fonctionner de façon satisfai-
sante, car, pendant la conduction en sens passant du mode IGBT, la jonction 52 entre le substrat P+ et le tampon N+ 51 (ou la jonction avec la couche épitaxiale N- 22 s'il n'est pas utilisé de tampon) est polarisée en sens passant suivant sa longueur. Par conséquent, un nombre important de porteurs minoritaires (des trous dans le mode de réalisation de la figure 2) sont injectés dans la couche épitaxiale 22 et sous le puits P 40. Cette injection de trous est représentée par des flèches sur
la figure 2, et elle provoque plusieurs problèmes.
1. Le puits P 40, pris avec la couche épitaxiale N- 22 et le substrat P+ 50, forme un transistor PNP parasite 60. Puisque le puits P est connecté en commun à la terre (de manière non représentée), les porteurs minoritaires présents dans la couche épitaxiale 22 font commuter le transistor PNP 60 dans l'état conducteur, ce qui provoque le passage d'un courant parasite intense dans le puits
P 40 jusqu'à la terre.
2. Les diffusions N+ 41 et 42 présentes dans le puits 40 font fonction de cathodes d'un thyristor à quatre couches parasite 61. Le déclenchement de ce
transistor parasite 61 peut amener la destruction du dispositif.
3. L'injection de porteurs minoritaires sous le puits P 40 perturbera également le fonctionnement des circuits analogiques sensibles de bas niveau qui
sont intégrés dans le puits 40.
En raison de l'injection de porteurs minoritaires sous le puits de commande à jonction isolée, cette technique n'a pas été utilisée pour créer un
"SMART-IGBT" analogue au dispositif "SMARTFET".
Une structure connue, qui a éliminé le problème de l'injection de porteurs minoritaires emploie un puits P 70 diélectriquement isolé, comme représenté sur la figure 3, le puits étant isolé de la couche épitaxiale N- par une enveloppe de dioxyde de silicium 71. (Sur la figure 3, les parties qui sont identiques à des parties de la figure 2 sont désignées par des numéros de référence identiques.) Toutefois, cette solution exige des procédures de fabrication très
coûteuses et complexes.
La présente invention procure des résultats analogues à ceux offerts par la figure 3, mais elle emploie des techniques d'isolation de jonction qui peuvent
être réalisées à l'aide d'une fabrication d'un coût intéressant.
Dans un premier mode de réalisation de l'invention, on écarte la frontière de l'aire IGBT active de la figure 2, d'une distance correspondant à trois longueurs de diffusion ou plus, vis-à-vis de la frontière du puits P 40. Ainsi, les figures 4 et 5 montrent une disposition possible pour ce mode de réalisation, o les composants identiques à des composants de la figure 2 ont reçu des numéros de référence identiques. Les figures 4 et 5 montrent aussi des terminaisons de champ et 71, qui entourent respectivement l'aire IGBT active 19 et l'aire de commande 30. Les lignes 75 en trait interrompu montrent la connexion du circuit de commande 30 à la grille 27 et à la source (ou à d'autres bornes reliées) de l'aire IGBT active 19. On note que d'autres aires de commande et d'autres IGBT, ou d'autres dispositifs de puissance, peuvent être intégrés dans la couche épitaxiale 22
des figures 4 et 5 en des aires qui sont latéralement écartées de l'aire 19.
Selon l'invention, la distance entre la périphérie du puits P 40 et la périphérie des jonctions du transistor IGBT actif est supérieure à environ trois fois la longueur de diffusion des porteurs minoritaires. Du fait de cet écartement, la jonction 52 est dépolarisée sous la section de commande 40 et le niveau d'injection des porteurs minoritaires est très inférieur sous la section de commande 40. On note que l'on peut aussi augmenter la résistivité pelliculaire de la couche tampon
N+ pour aider à la dépolarisation de la jonction 52 sous la région de commande 30.
La figure 6 représente un deuxième mode de réalisation de l'invention, o les composants qui sont identiques à ceux présentés sur la figure 2 ont reçu des numéros de référence identiques. On note que la couche tampon 21 n'est pas
représentée sur la figure 6, mais qu'on pourrait l'utiliser si cela était souhaitable.
Sur la figure 6, une diffusion P+ 80 est ajoutée de la manière indiquée et est disposée entre la section de commande 30 et la section IGBT 19. La région P+ 80
est en outre connectée à l'électrode de source 28 du transistor IGBT.
Pendant le fonctionnement, des trous, qui sont indiqués schématique-
ment sur la figure 6 par des flèches, sont injectés dans la région 22. Toutefois, les trous se trouvant à l'extérieur de l'aire 19 sont préférentiellement recueillis par la diffusion 80, de sorte qu'un plus petit nombre de trous peut être recueilli par le
puits P 40.
Les figures 7 et 8 montrent un autre mode de réalisation de l'invention, o les composants identiques à ceux des figures antérieures ont reçu les mêmes numéros de référence. La figure 8 montre aussi une nouvelle terminaison de champ continue 90 qui entoure presque complètement chacune des aires IGBT 19 et de commande 30, en laissant un étroit goulot 90a par-dessus lequel un conducteur de commande 75 peut passer sans croiser la terminaison de champ de haute tension
90. L'aire comprise entre la région IGBT 19 et la région de commande 30 latérale-
ment écartées reçoit alors une diffusion N+ 95 (figures 7 et 8) qui se trouve entre des longueurs adjacentes de la terminaison 90 repliée de façon réentrante et présente une même dimension que celles-ci. La diffusion 95 possède un contact 96 qui est connecté à la région P+ 50, comme indiqué par la ligne en trait interrompu 97. En pratique, la connexion 97 peut être une connexion de liaison par fil, ou analogue. Il est possible de réaliser automatiquement cette connexion de manière
simple par l'action de la scie pendant la découpe de la plaquette.
Le fonctionnement du dispositif des figures 7 et 8 est le suivant.
Lorsque la section IGBT 19 conduit, la jonction 52 est polarisée en sens passant. Un courant d'électrons latéral, représenté par des flèches, circule dans la couche tampon 51 (ou dans la couche épitaxiale 22 si aucun tampon n'est utilisé) et va jusqu'à la diffusion N+ 95. Ceci provoque une chute de tension latérale suivant la résistance RB existant dans la couche tampon. Par conséquent, la jonction 52 se dépolarise progressivement depuis le bord de l'aire IGBT 19, en direction de l'aire de commande 30. En faisant que la résistance RS du trajet allant jusqu'à la diffusion 95 soit beaucoup plus faible que la résistance RB, on peut réduire la tension aux bornes de la jonction 52 se trouvant sous le puits P 40 jusqu'à une valeur presque nulle, de sorte que le niveau d'injection de porteurs minoritaires dans cette région est négligeable. On peut obtenir la relation RS <<RB en fixant de manière appropriée la largeur WS de la diffusion 95, relativement à la
résistivité de la couche épitaxiale 22 et à la résistivité de la couche tampon 51.
Puisque la logique de commande présente dans l'aire de commande 30 est normalement rapportée à la source 28 du transistor IGBT, il faut une
terminaison de champ appropriée de part et d'autre de la diffusion N+ 95, précé-
demment décrite sous la forme des terminaisons 70 et 71 sur les figures 4 et 5 et de la terminaison 90 sur les figures 7 et 8. Les interconnexions de ces aires avec les conducteurs 75 doivent passer au- dessus des terminaisons 70 et 71 et être isolées vis-à-vis de celles-ci. Toutefois, dans le mode de réalisation de la figure 8, le transistor IGBT 19 et la section de commande 30 sont tous deux enfermés de manière sensiblement complète par la terminaison 90, sauf au niveau de l'étroit canal de surface, ou région goulot, 90a par-dessus lequel les connexions 75 peuvent être acheminées sans couper la terminaison 90. La région goulot 90a est susffisamment étroite pour empêcher une injection de porteurs P+ significative
entre le dessous de la section IGBT 19 et le dessous de la section de commande 30.
Comme précédemment établi, les interconnexions 75 peuvent être faites de rubans métalliques ou de rubans de silicium polycristallin conducteurs, ou autres qui
passent par-dessus le puits P 40 connecté à la terre.
La connexion 97 de la diffusion N+ 95 avec la côté dorsal de la plaquette peut être réalisée à l'aide d'une liaison par fil avec la grille de connexion (non représentée) qui peut porter la puce 20, ou bien, dans le cas o la puce se trouve dans un boîtier du type TO-220, elle peut être effectuée à la broche centrale du boîtier, par exemple. Dans de nombreux cas, la connexion peut être faite à travers le bord de la puce endommagé par la scie, qui est créé pendant le
découpage de la plaquette.
La figure 9 montre la puce 20 de la figure 7 à une échelle plus réaliste, mais encore simplifiée. Des parties de la figure 9, qui sont semblables à des parties présentées sur la figure 7, présentent les mêmes numéros de référence. En raison des limitations de l'échelle, les structures de source et de grille présentes dans le
puits 40 et dans les bases 23 et 24 ne sont pas représentées sur la figure 9.
Toutefois, est représentée une cellule de terminaison d'aire active 100 associée au transistor IGBT 19 et un écartement d'isolation voulu d'environ 700/um, ménagé
entre l'aire IGBT active 19 et le puits P 40.
La figure 9 montre aussi des transistors PNP verticaux Q1 et Q2 qui
sont formés par les jonctions du transistor IGBT 19 et de l'aire de commande 30.
Elle montre de plus la résistance d'accès R1 entre la couche tampon 51 et la diffusion N+ 95 et les résistances R2 et R3 de la couche tampon entre la partie inférieure de la résistance RI et l'emplacement approximatif des bases des
transistors PNP Q2 et Q1, respectivement.
Un circuit équivalent au schéma de la figure 9 est présenté sur la figure 10. La figure 10 montre également des transistors NPN parasites QI' et Q2', qui sont les transistors NPN parasites de la source N, de la base P et de la couche épitaxiale N- 22 pour la section IGBT 19 et du transistor correspondant de la section 40, respectivement. On peut également voir sur la figure 10 des résistances RB1 et RB2 qui sont les résistances effectives existant entre la base et l'émetteur
des transistors NPN Qi' et Q2', respectivement.
Dans les circonstances normales, les transistors Qi' et Q2' ne doivent pas conduire pour éviter le verrouillage à l'état passant de son thyristor parasite correspondant. On évite ceci dans le transistor Qi' en donnant une valeur très
faible à la résistance RB1.
Toutefois, la mise en oeuvre de transistors NMOS latéraux dans la section de commande entraîne une valeur beaucoup plus élevée pour la résistance RB2 et pour le gain du transistor Q2. Par conséquent, la section de commande est beaucoup plus sensible au verrouillage dans l'état passant que la section IGBT, et il faut éviter l'injection de trous par le transistor Q2. Ceci est la fonction du doigt N+
95.
La figure 10A montre, par une ligne en trait gras, les courants existant lorsque le transistor IGBT est polarisé en sens passant. Pendant la polarisation en sens passant, la jonction base-émetteur du transistor Q1 est polarisée en sens passant. La jonction base-émetteur du transistor Q2 ne voit que VBe (Q1)oR1/(R3+R1). En ajustant de manière appropriée le facteur géométrique (et par conséquent le rapport R1/R3), il est possible d'éliminer presque complètement le courant passant dans le transistor Q2 (voir la ligne en trait interrompu sur la figure 10A) et le risque de verrouillage à l'état passant dans la
section de commande.
Cette approche empêche le verrouillage à l'état passant de la section de
commande dans le mode de polarisation en sens passant. Toutefois, comme repré-
senté sur la figure O10B, il existe une diode parasite 110 entre le drain 29 et la source 28 dans le cas d'une polarisation en sens inverse. La diode 110 est constituée par la jonction base-collecteur du transistor Qi' (respectivement Q2'),
en série avec RB1 (respectivement RB2), R2 (respectivement R3) et R1.
Cette diode parasite 110 a deux conséquences néfastes. 1. Elle interdit des applications dans lesquelles une capacité en tension
inverse est nécessaire (par exemple dans les allumages électroniques).
2. Elle ne peut pas être utilisée dans des applications dans lesquelles il existe une diode externe à temps de recouvrement bref, puisque la diode parasite
interne 110 portera une partie du courant de la diode. La diode 110 est extérieure-
ment extrêmement lente et son courant de recouvrement induit un verrouillage à l'état passant dans la section de commande 30. En d'autres termes, si on réapplique une tension positive sur le drain 29 pendant que la jonction base-collecteur du
transistor Q2' est pleine de porteurs minoritaires, le thyristor Q2/Q2' se verrouille.
Selon une autre particularité de l'invention, on élimine l'effet de ladiode parasite 110 en connectant la résistance R1 des figures 9, 10, 10A et 10B au drain 29 pendant les seuls moments o le transistor IGBT est polarisé en sens passant. Alors, comme représenté sur les figures 11 et 12, on ajoute un transistor PNP latéral Q3 à l'extérieur de la terminaison de champ 90 de la section IGBT 19, représenté de la cellule de bord 100 à la cellule de bord 120 sur la figure 12. La diffusion P qui définit l'émetteur 121 sur la figure 12 est connectée au drain 29 par une liaison par fil, et la diffusion P qui définit le collecteur 122 est connectée au
contact 96 de la diffusion N+ 95.
En fonctionnement, lorsque le transistor IGBT 19 est polarisé en sens passant, Q1 conduit, de même que Q3. Ceci connecte dynamiquement R1 au drain 29. Lorsque le transistor IGBT 19 est polarisé en sens inverse, Q1 et Q3 ne conduisent pas et R1 est dans l'état flottant. Par conséquent, aucun courant inverse
ne circule dans la structure.
Le transistor Q3 peut être un transistor pour faible tension (la même tension qui fait fonction de valeur nominale de tension inverse de blocage que pour le transistor IGBT 19 lui-même, ordinairement de 10 à 50 V). Ainsi, celui-ci peut être réalisé avec une base étroite (par exemple 10,um) et avoir un gain élevé de façon qu'il soit complètement saturé lorsque le transistor IGBT 19 est polarisé en
sens passant.
La figure 13 montre schématiquement la mise en oeuvre du transistor Q3 à la surface de la puce. Les composants qui sont identiques à ceux de la figure 8 sont désignés par les mêmes numéros de référence sur la figure 13. On note que les régions d'émetteur 121 et de collecteur 122 sont respectivement connectées à une
prise 125 du drain 29 et du doigt N+ 96.
Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir du
dispositif dont la description vient d'être donnée à titre simplement illustratif et
nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention.

Claims (22)

REVENDICATIONS
1. Dispositif formant une puce semiconductrice (20) et intégrant ensemble un transistor bipolaire à grille isolée (19) et un circuit de commande (30) de celui-ci, ledit dispositif qui forme la puce semiconductrice étant caractérisé en ce qu'il possède un substrat de silicium de type P et comporte une région de type N à concentration faible (22) formée sur la surface de dessus de celui-ci et une région P+ (50) formée sur la surface de dessous de celui-ci; une première aire (23, 24) de ladite région à concentration faible recevant des diffusions qui définissent les régions de base, de source (25, 26) et de canal d'un transistor bipolaire à grille isolée (19); une deuxième aire de ladite région à concentration faible étant latéralement écartée de ladite première aire, ladite deuxième aire comportant une diffusion du type P (40) et des diffusions qui forment un circuit de commande dans ledit puits P; un moyen de couplage (75) étant destiné à coupler ledit transistor bipolaire à grille isolée qui se trouve dans ladite première aire auxdites diffusions du circuit de commande; et un moyen (80; 95; 90, 90a) étant disposé entre lesdites première et deuxième aires afin de limiter l'injection de trous dans ladite diffusion du puits P en provenance de ladite région P+ pendant l'injection de trous de manière à produire le fonctionnement dudit transistor bipolaire à grille isolée se
trouvant dans ladite première aire.
2. Dispositif selon la revendication 1, caractérisé en ce que ledit moyen disposé entre lesdites première et deuxième aires comporte un écartement latéral relativement important entre lesdites aires, lequel est d'au moins trois fois la
longueur de diffusion des trous dans ladite région de type N à concentration faible.
3. Dispositif selon la revendication 1, caractérisé en ce que ledit moyen disposé entre lesdites première et deuxième aires comporte une deuxième diffusion
P+ (80) s'étendant dans la surface de dessus de ladite région de type N à concen-
tration faible, et un moyen connectant ladite deuxième diffusion P+ à ladite source dudit transistor bipolaire à grille isolée, de sorte que ladite deuxième diffusion P+ recueille des trous qui, sinon, auraient été recueillis par ledit puits P se trouvant
dans ladite deuxième aire.
4.Dispositif selon la revendication 1, caractérisé en ce que ledit moyen disposé entre lesdites première et deuxième aires comporte une diffusion N+ (95) s'étendant dans la surface de dessus de ladite région de type N à concentration faible, et un moyen connectant électriquement ladite diffusion N+ audit substrat de type P.
5. Dispositif selon la rcvcndication 1, caractérisé en ce que lesdites surfaces supérieures desdites première et deuxième aires sont réunies au niveau d'une région formant un goulot étroit (90a), ledit moyen de couplage comprenant
des conducteurs (75) disposé au-dessus de ladite région goulot et traversant celle-
ci.
6. Dispositif selon la revendication 1, caractérisé en ce qu'il comporte en outre des moyens de terminaison de champ (70, 71; 90) disposés sur la surface supérieure dudit dispositif et qui entourent au moins partiellement lesdites
première et deuxième aires.
7. Dispositif selon la revendication 6, caractérisé en ce que ledit moyen de terminaison de champ (90) entoure les côtés opposés de ladite région goulot étroit (90a) et la totalité des périphéries restantes desdites première et deuxième aires.
8. Dispositif selon l'une quelconque des revendications 1, 2, 3, 4, 5 et
6, caractérisé en ce que ladite région de type N à concentration faible (22) est une
région formée par croissance épitaxiale.
9. Dispositif selon la revendication 1 ou 8, caractérisé en ce qu'il comporte en outre une électrode de source (28) connectée auxdites régions de source (25, 26) et de base dudit transistor bipolaire à grille isolée, une électrode de grille (27) disposée au-dessus desdites régions de canal, et une électrode de drain (29) connectée au- dessous de ladite région P+ au niveau de ladite surface de dessous.
10. Dispositif selon la revendication 6, caractérisé en ce que ledit moyen disposé entre lesdites première et deuxième aires comporte une diffusion N+ (95) s'étendant dans la surface de dessus de ladite région de type N à concentration faible, et un moyen connectant électriquement ladite diffusion N+ à ladite région P+; ladite région N+ étant disposée entre lesdits moyens de terminaison de champ et à une certaine distance de ceux-ci en des emplacements o lesdits moyens de terminaison de champ se prolongent le long de parties de
même longueur desdites première et deuxième aire.
11. Dispositif selon la revendication 10, caractérisé en ce que les surfaces supérieures desdites première et deuxième aires se réunissent au niveau d'une région formant un goulot étroit (90a), ledit moyen de couplage comprenant
des conducteurs disposés au-dessus de ladite région goulot et traversant celle-ci.
12. Dispositif selon la revendication 11, caractérisé en ce que lesdits moyens de terminaison de champ (90) entourent les côtés opposés de ladite région goulot étroit et la totalité dcs périphéries restantes desdites première et deuxième aires.
13. Dispositif selon la revendication 12, caractérisé en ce que ladite région de type N à concentration faible (22) est une région formée par croissance épitaxiale.
14. Dispositif selon la revendication 13, caractérisé en ce qu'il comporte en outre une électrode de source (28) connectée auxdites régions de source (25, 26) et de base dudit transistor bipolaire à grille isolée, une électrode de grille (27) disposée au-dessus desdites régions de canal, et une électrode de drain (29) connectée au dessous dc ladite région P+ au niveau de ladite surface de dessous.
15. Dispositif selon la revendication 4, caractérisé en ce qu'il comporte en outre un transistor PNP latéral (Q3) intégré dans ladite première aire et ayant son collecteur connecté à ladite région N+, sa région de base étant ladite région de type N et sa région d'émetteur étant connectée à ladite région P+ de façon qu'il ne conduise que lorsque ledit transistor bipolaire à grille isolée est polarisé dans le sens passant, si bien que ladite région N+ n'est connectée audit substrat de type P+
que lorsque ledit transistor bipolaire à grille isolée est polarisé dans le sens passant.
16. Dispositif selon la revendication 10 ou 14, caractérisé en ce qu'il comporte en outre un transistor PNP latéral (Q3) intégré dans ladite première aire et ayant une région de source connectée à ladite région N+, le transistor PNP latéral étant polarisé de façon à ne conduire que lorsque ledit transistor bipolaire à grille isolée est polarisé en sens passant, bien que ladite région N+ n'est connectée audit substrat de type N que lorsque ledit transistor bipolaire à grille isolée est
polarisé en sens passant.
17. Dispositif formant une puce semiconductrice (20) et intégrant ensemble de façon monolithique un transistor bipolaire à grille isolée (19) et un
circuit de commande (30) de celui-ci, ledit dispositif qui forme la puce semi-
conductrice étant caractérisé en ce qu'il possède une couche de type P formant un fond (50) et une couche de type N sensiblement de même longueur (22) située par dessus ladite couche de type P; une première aire (23, 24) de la surface de ladite couche de type N recevant dcs diffusions qui définissent un transistor bipolaire à grille isolée (19); une deuxième aire de la surface de ladite couche de type N recevant un puits P (40) qui contient des diffusions formant un dispositif de commande et isolées, du point de vue de la jonction, vis-à-vis de la première aire; la jonction entre ladite couche de type N et ladite couche de type P s'étendant de façcon continue depuis le dessous de ladite première aire jusqu'au dessous de ladite deuxième aire; et un moyen (80; 95; 90, 90a) servant à au moins partiellement dépolariser ladite jonction dans ladite aire située sous ladite aire de commande lorsque ladite aire du transistor bipolaire à grille isolée est dans l'état conducteur et que les porteurs minoritaires sont en train d'être injectés de ladite couche de type P dans ladite couche de type N.
18. Dispositif selon la revendication 17, caractérisé en ce que ledit moyen de dépolarisation consiste en l'écartement latéral desdites première et deuxième aires sur une distance d'au moins trois fois la longueur de diffusion des porteurs minoritaires injectés dans ladite couche N en provenance de ladite couche P pendant la conduction en sens passant de ladite aire du transistor bipolaire à
grille isolée.
19. Dispositif selon la revendication 17, caractérisé en ce que ladite première aire possède une source (25, 26) de transistor bipolaire à grille isolée, et en ce que ledit moyen de dépolarisation comprend une diffusion P+ (80) qui est disposée dans la surface de ladite couche N, entre lesdites première et deuxième
aires, et est connectée à ladite source du transistor bipolaire à grille isolée.
20. Dispositif selon la revendication 17, caractérisé en ce qu'il comporte en outre une diffusion N+ (95) s'étendant dans la surface de ladite couche N, et disposée entre lesdites première et deuxième aires, ladite diffusion N+ étant connectée à ladite couche P.
21. Dispositif selon l'une quelconque des revendications 17, 18, 19 et
, caractérisé en ce qu'il comporte en outre un moyen de couplage (75) servant à coupler lesdites diffusions du dispositif de commande auxdites diffusions qui définissent le transistor bipolaire à grille isolée, de sorte que ledit transistor bipolaire à grille isolée fonctionne sous l'action de signaux de commande venant
desdites diffusions du dispositif de commande.
22. Dispositif selon la revendication 21, caractérisé en ce que les surface supérieures desdites première et deuxième aires sont réunies au niveau d'une région formant un goulot étroit (90a), ledit moyen de couplage (75) comprenant des conducteurs qui sont disposés au-dessus de ladite région goulot et
la traverse.
FR9613950A 1995-11-17 1996-11-15 Dispositif integrant un transistor bipolaire dit a grille isolee et son circuit de commande Pending FR2741999A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/560,328 US5798538A (en) 1995-11-17 1995-11-17 IGBT with integrated control

Publications (1)

Publication Number Publication Date
FR2741999A1 true FR2741999A1 (fr) 1997-06-06

Family

ID=24237327

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9613950A Pending FR2741999A1 (fr) 1995-11-17 1996-11-15 Dispositif integrant un transistor bipolaire dit a grille isolee et son circuit de commande

Country Status (9)

Country Link
US (1) US5798538A (fr)
JP (1) JP3302275B2 (fr)
KR (1) KR100300673B1 (fr)
DE (1) DE19647398B4 (fr)
FR (1) FR2741999A1 (fr)
GB (1) GB2307343B (fr)
IT (1) IT1298690B1 (fr)
SG (1) SG69992A1 (fr)
TW (1) TW308723B (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184585B1 (en) * 1997-11-13 2001-02-06 International Rectifier Corp. Co-packaged MOS-gated device and control integrated circuit
US6448587B1 (en) * 1997-11-28 2002-09-10 Hitachi, Ltd. Circuit incorporated IGBT and power conversion device using the same
US6069372A (en) * 1998-01-22 2000-05-30 Mitsubishi Denki Kabushiki Kaisha Insulated gate type semiconductor device with potential detection gate for overvoltage protection
JP4431761B2 (ja) * 1998-01-27 2010-03-17 富士電機システムズ株式会社 Ｍｏｓ型半導体装置
JP3707942B2 (ja) * 1998-12-17 2005-10-19 三菱電機株式会社 半導体装置とそれを用いた半導体回路
JP4023035B2 (ja) * 1999-07-02 2007-12-19 松下電器産業株式会社 半導体装置及びその製造方法
EP1355063A1 (fr) * 2001-01-24 2003-10-22 Hitachi, Ltd. Dispositif d'allumage de moteur a combustion interne
US20060290689A1 (en) * 2005-06-24 2006-12-28 William Grant Semiconductor half-bridge module with low inductance
JP5332175B2 (ja) * 2007-10-24 2013-11-06 富士電機株式会社 制御回路を備える半導体装置
JP5609087B2 (ja) * 2009-12-04 2014-10-22 富士電機株式会社 内燃機関点火装置用半導体装置
CN105103284B (zh) 2013-09-11 2017-11-14 富士电机株式会社 半导体装置
US10438947B2 (en) 2015-01-13 2019-10-08 Mitsubishi Electric Corporation Semiconductor device, manufacturing method therefor and semiconductor module

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0292972A2 (fr) * 1987-05-29 1988-11-30 Nissan Motor Co., Ltd. Circuit intégré comportant une couche de recombinaison et un anneau de garde séparant des VDMOS et CMOS ou analogues
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
EP0567341A1 (fr) * 1992-04-23 1993-10-27 Siliconix Incorporated Dispositif de puissance avec région de couche de contact de grille isolée
US5360984A (en) * 1991-11-29 1994-11-01 Fuji Electric Co., Ltd. IGBT with freewheeling diode
EP0651442A1 (fr) * 1993-10-29 1995-05-03 Kabushiki Kaisha Toshiba Dispositif de puissance intelligent
US5464992A (en) * 1990-06-08 1995-11-07 Nippondenso Co., Ltd. Insulated gate bipolar transistor provided with a minority carrier extracting layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618255B2 (ja) * 1984-04-04 1994-03-09 株式会社東芝 半導体装置
JP2973588B2 (ja) * 1991-06-10 1999-11-08 富士電機株式会社 Ｍｏｓ型半導体装置
JPH05283617A (ja) * 1992-03-31 1993-10-29 Nec Kansai Ltd 半導体装置およびその製造方法
DE4429903B4 (de) * 1993-09-14 2004-02-05 International Rectifier Corp., El Segundo Leistungshalbleiteranordnung mit Überlastschutzschaltung
JP3156487B2 (ja) * 1994-03-04 2001-04-16 富士電機株式会社 絶縁ゲート型バイポーラトランジスタ
JP3183020B2 (ja) * 1994-03-17 2001-07-03 株式会社日立製作所 保護回路を内蔵した絶縁ゲート型半導体装置
US5550701A (en) * 1994-08-30 1996-08-27 International Rectifier Corporation Power MOSFET with overcurrent and over-temperature protection and control circuit decoupled from body diode
GB9423423D0 (en) * 1994-11-14 1995-01-11 Fuji Electric Co Ltd Semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0292972A2 (fr) * 1987-05-29 1988-11-30 Nissan Motor Co., Ltd. Circuit intégré comportant une couche de recombinaison et un anneau de garde séparant des VDMOS et CMOS ou analogues
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
US5464992A (en) * 1990-06-08 1995-11-07 Nippondenso Co., Ltd. Insulated gate bipolar transistor provided with a minority carrier extracting layer
US5360984A (en) * 1991-11-29 1994-11-01 Fuji Electric Co., Ltd. IGBT with freewheeling diode
EP0567341A1 (fr) * 1992-04-23 1993-10-27 Siliconix Incorporated Dispositif de puissance avec région de couche de contact de grille isolée
EP0651442A1 (fr) * 1993-10-29 1995-05-03 Kabushiki Kaisha Toshiba Dispositif de puissance intelligent

Also Published As

Publication number Publication date
GB2307343B (en) 2000-11-15
JP3302275B2 (ja) 2002-07-15
IT1298690B1 (it) 2000-01-12
DE19647398B4 (de) 2006-03-16
ITMI962384A0 (it) 1996-11-15
KR100300673B1 (ko) 2001-11-22
GB9623879D0 (en) 1997-01-08
US5798538A (en) 1998-08-25
DE19647398A1 (de) 1997-06-12
GB2307343A (en) 1997-05-21
JPH09181315A (ja) 1997-07-11
KR970030879A (ko) 1997-06-26
SG69992A1 (en) 2000-01-25
ITMI962384A1 (it) 1998-05-15
TW308723B (fr) 1997-06-21

Similar Documents

Publication Publication Date Title
EP0568421B1 (fr) Dispositif de protection d&#39;un circuit intégré contre les décharges électrostatiques
EP0068945B1 (fr) Transistor bipolaire à commande par effet de champ au moyen d&#39;une grille isolée
FR2499315A1 (fr) Dispositif semiconducteur de protection utilisant des diodes zener dos a dos
EP0357528B1 (fr) Transistor MOS composite et application à une diode roue libre
FR2533369A1 (fr) Circuit de protection pour dispositifs a circuit integre et structure de semi-conducteur pour proteger un circuit integre
FR2812972A1 (fr) Dispositif a semiconducteur consistant en un thyristor pour la protection contre les decharges electrostatiques
FR2741999A1 (fr) Dispositif integrant un transistor bipolaire dit a grille isolee et son circuit de commande
FR2723260A1 (fr) Thyristor a trois bornes avec caracteristiques commandees par une seule gachette mos
EP0687051B1 (fr) Protection d&#39;interface de lignes téléphoniques
FR2494501A1 (fr) Protection d&#39;entree pour circuit integre de type mos a basse tension d&#39;alimentation et a haute densite d&#39;integration
EP0359680B1 (fr) Diode active intégrable
FR2550013A1 (fr) Dispositif pour supprimer les surtensions a semi-conducteurs, dont la tension d&#39;amorcage peut etre predeterminee avec precision, et son procede de fabrication
FR3016999A1 (fr) Dispositif electronique, en particulier pour la protection contre les decharges electrostatiques
FR2570878A1 (fr) Dispositif integre monolithique de puissance a semi-conducteur
EP0326777B1 (fr) Structure de protection d&#39;un accès à un circuit intégré
EP0872891A1 (fr) Composant de protection d&#39;interface de lignes téléphoniques
FR2640081A1 (fr) Transistor a effet de champ vertical
FR2763175A1 (fr) Dispositif semiconducteur de puissance
EP0599739B1 (fr) Thyristor et assemblage de thyristors à cathode commune
EP0264415A1 (fr) Composant semiconducteur de protection contre les surtensions et surintensites.
EP3276662A1 (fr) Structure de protection d&#39;un circuit intégré contre les décharges électrostatiques
EP0053526B1 (fr) Commutateur à commande par impulsions en ouverture et en fermeture, et son intégration
EP0881681B1 (fr) Composant de protection d&#39;un transitor MOS intégré contre des gradients de tension
FR2490405A1 (fr) Dispositif a circuit integre semi-conducteur
FR2764735A1 (fr) Protection du caisson logique d&#39;un composant incluant un transistor mos de puissance integre