JPH05283617A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH05283617A JPH05283617A JP7710692A JP7710692A JPH05283617A JP H05283617 A JPH05283617 A JP H05283617A JP 7710692 A JP7710692 A JP 7710692A JP 7710692 A JP7710692 A JP 7710692A JP H05283617 A JPH05283617 A JP H05283617A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- output transistor
- type
- substrate
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】 Ｎ+ 半導体基板上１にＮ型埋込層４ａを出力
用トランジスタ１５を形成する領域に設けたのち、基板
１と逆導電型のＰ型エピタキシャル層３を成長させ、前
記Ｐ型エピタキシャル層３表面から基板１と同一導電型
のＮ型拡散層５ａ，５ｂを前記埋込層４ａと接触するよ
うに形成した領域に出力用トランジスタを形成し、出力
用トランジスタ１５を制御保護する回路１６を出力用ト
ランジスタ１５を形成した以外のＰ型エピタキシャル層
３に形成する。 【効果】 出力用トランジスタとそれを制御・保護する
回路が、１回の埋込層形成とエピタキシャル層成長で、
同一半導体基板上に形成することができ、分離層形成が
必要なく工程が短縮でき、構造が簡単になる。
用トランジスタ１５を形成する領域に設けたのち、基板
１と逆導電型のＰ型エピタキシャル層３を成長させ、前
記Ｐ型エピタキシャル層３表面から基板１と同一導電型
のＮ型拡散層５ａ，５ｂを前記埋込層４ａと接触するよ
うに形成した領域に出力用トランジスタを形成し、出力
用トランジスタ１５を制御保護する回路１６を出力用ト
ランジスタ１５を形成した以外のＰ型エピタキシャル層
３に形成する。 【効果】 出力用トランジスタとそれを制御・保護する
回路が、１回の埋込層形成とエピタキシャル層成長で、
同一半導体基板上に形成することができ、分離層形成が
必要なく工程が短縮でき、構造が簡単になる。
Description
【０００１】
【産業上の利用分野】本発明は出力用トランジスタを制
御・保護する回路を設けた半導体装置およびその製造方
法に関する。
御・保護する回路を設けた半導体装置およびその製造方
法に関する。
【０００２】
【従来の技術】従来この種の半導体装置およびその製造
方法は、図４に示すように、Ｎ+ 型サブ１上Ｎ型埋込層
４ｂを出力用トランジスタを形成する領域１５に設け、
Ｐ型エピタキシャル３を成長させたのち、出力用トラン
ジスタと回路を形成する領域に分けＮ型埋込層４ａ，４
ａを設け、Ｐ型分離層２を出力用トランジスタと回路の
間に設けたのち、Ｎ型エピタキシャル１４をを成長さ
せ、Ｎ型埋込層４ａと４ｂが接触するようにし、Ｎ型エ
ピタキシャル表面に出力用トランジスタ１５と制御・保
護回路１６を形成していた。
方法は、図４に示すように、Ｎ+ 型サブ１上Ｎ型埋込層
４ｂを出力用トランジスタを形成する領域１５に設け、
Ｐ型エピタキシャル３を成長させたのち、出力用トラン
ジスタと回路を形成する領域に分けＮ型埋込層４ａ，４
ａを設け、Ｐ型分離層２を出力用トランジスタと回路の
間に設けたのち、Ｎ型エピタキシャル１４をを成長さ
せ、Ｎ型埋込層４ａと４ｂが接触するようにし、Ｎ型エ
ピタキシャル表面に出力用トランジスタ１５と制御・保
護回路１６を形成していた。
【０００３】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置およびその製造方法は、縦型出力用トランジ
スタとそれを制御・保護する回路を電気的に分離して同
一半導体基板上に形成するための基板作成に、２回のエ
ピタキシャル成長と、２回の埋込層形成と分離層形成が
必要であり、工程が複雑であった。
半導体装置およびその製造方法は、縦型出力用トランジ
スタとそれを制御・保護する回路を電気的に分離して同
一半導体基板上に形成するための基板作成に、２回のエ
ピタキシャル成長と、２回の埋込層形成と分離層形成が
必要であり、工程が複雑であった。
【０００４】
【課題を解決するための手段】上記の問題を解決するた
めに、本発明は半導体基板上に出力用トランジスタとそ
の出力用トランジスタを制御・保護する回路を有する半
導体装置上において、半導体基板上に基板と同一導電型
の不純物埋込層を出力用トランジスタを形成する領域に
設け、その上に形成した基板と逆導電型層表面から基板
と同一導電型の拡散層を前記埋込層と接触するように形
成した領域に出力用トランジスタを形成し、前記回路を
出力用トランジスタを形成した以外の領域に形成した構
成を有する。
めに、本発明は半導体基板上に出力用トランジスタとそ
の出力用トランジスタを制御・保護する回路を有する半
導体装置上において、半導体基板上に基板と同一導電型
の不純物埋込層を出力用トランジスタを形成する領域に
設け、その上に形成した基板と逆導電型層表面から基板
と同一導電型の拡散層を前記埋込層と接触するように形
成した領域に出力用トランジスタを形成し、前記回路を
出力用トランジスタを形成した以外の領域に形成した構
成を有する。
【０００５】その製法は、一導電型半導体基板表面の出
力用トランジスタ形成部に一導電型の埋込層を形成する
工程と、その表面に他導電型の層をエピタキシャル成長
する工程と、その表面の出力用トランジスタ形成部に一
導電型の拡散層を前記埋込層に接続するよう形成する工
程と、前記拡散層の形成と同時ももしくは別工程で前記
出力用トランジスタ形成部でない表面に一導電型の他の
拡散層を形成する工程と、前記拡散層内に基板を電極と
する出力用トランジスタを形成する工程と、前記他の拡
散層内および、または外に回路素子を形成する工程とを
有すること特徴とする。
力用トランジスタ形成部に一導電型の埋込層を形成する
工程と、その表面に他導電型の層をエピタキシャル成長
する工程と、その表面の出力用トランジスタ形成部に一
導電型の拡散層を前記埋込層に接続するよう形成する工
程と、前記拡散層の形成と同時ももしくは別工程で前記
出力用トランジスタ形成部でない表面に一導電型の他の
拡散層を形成する工程と、前記拡散層内に基板を電極と
する出力用トランジスタを形成する工程と、前記他の拡
散層内および、または外に回路素子を形成する工程とを
有すること特徴とする。
【０００６】
【作用】上記の構成によると出力用トランジスタとそれ
を制御・保護する回路を同一半導体基板上に電気的に分
離し形成するため上１回に埋込層形成と、１回のエピタ
キシャル成長で形成でき工程が短く構造が簡単になる。
を制御・保護する回路を同一半導体基板上に電気的に分
離し形成するため上１回に埋込層形成と、１回のエピタ
キシャル成長で形成でき工程が短く構造が簡単になる。
【０００７】
【実施例】以下、この発明について図面を参照して説明
する。
する。
【０００８】図１は本発明の一実施例を示す縦断面図で
あり、図２は図１の等価回路図である。図において、１
はＮ+ 型サブ，３はＰ型エピタキシャル層，４ａはＮ型
埋込層，５ａ，５ｂはＮ型拡散層，６はＮ+ 拡散層，７
はＰ+ 拡散層，８はゲート，９は配線，１０はＧＮＤ，
１１はＰ型ベース層，１５は出力用トランジスタ，１６
は制御・保護回路，１７は出力用トランジスタ，１８は
Ｐチャンネルトランジスタ，１９はＮチャンネルトラン
ジスタである。
あり、図２は図１の等価回路図である。図において、１
はＮ+ 型サブ，３はＰ型エピタキシャル層，４ａはＮ型
埋込層，５ａ，５ｂはＮ型拡散層，６はＮ+ 拡散層，７
はＰ+ 拡散層，８はゲート，９は配線，１０はＧＮＤ，
１１はＰ型ベース層，１５は出力用トランジスタ，１６
は制御・保護回路，１７は出力用トランジスタ，１８は
Ｐチャンネルトランジスタ，１９はＮチャンネルトラン
ジスタである。
【０００９】次に、上記の半導体装置の製造方法につい
て説明する。Ｎ型サブ１にＮ型不純物埋込層４ａを形成
したのち、Ｐ型エピタキシャル３を成長させる。Ｐ型エ
ピタキシャル３表面より出力用トランジスタとＰチャン
ネルトランジスタを形成する領域にＮ型拡散層５ａ，５
ｂを形成し、そのＮ型拡散層５ａはＮ型不純物埋込層４
ａと接触するように形成する。この実施例によれば、縦
型出力用トランジスタとそれを制御・保護する回路と
を、１回の埋込層形成と、１回のエピタキシャル成長に
より電気的に分離し形成することができる。
て説明する。Ｎ型サブ１にＮ型不純物埋込層４ａを形成
したのち、Ｐ型エピタキシャル３を成長させる。Ｐ型エ
ピタキシャル３表面より出力用トランジスタとＰチャン
ネルトランジスタを形成する領域にＮ型拡散層５ａ，５
ｂを形成し、そのＮ型拡散層５ａはＮ型不純物埋込層４
ａと接触するように形成する。この実施例によれば、縦
型出力用トランジスタとそれを制御・保護する回路と
を、１回の埋込層形成と、１回のエピタキシャル成長に
より電気的に分離し形成することができる。
【００１０】
【実施例２】図２は、この発明の第２の実施例の縦断面
図である。この実施例は前記第１の実施例の不純物をす
べて逆導電型とし、出力用トランジスタをＰチャンネル
にしたこと以外第１の実施例と同様であるため、同一部
分には同一参照符号を付して説明を省略する。
図である。この実施例は前記第１の実施例の不純物をす
べて逆導電型とし、出力用トランジスタをＰチャンネル
にしたこと以外第１の実施例と同様であるため、同一部
分には同一参照符号を付して説明を省略する。
【００１１】この実施例において、製造方法，作用効果
とも第１の実施例と同様となる。
とも第１の実施例と同様となる。
【００１２】
【発明の効果】以上説明したように、この発明は、半導
体基板上に出力用トランジスタとその出力用トランジス
タを制御・保護する回路を有する半導体装置において、
半導体基板上に基板と同一導電型の不純物埋込層を出力
用トランジスタを形成する領域に設けたのち基板と逆導
電型のエピタキシャル層を成長させ、前記エピタキシャ
ル層表面から基板と同一導電型の拡散層を前記埋込層と
接触するように形成した領域に出力用トランジスタを形
成し前記回路を出力用トランジスタを形成した以外のエ
ピタキシャル領域に形成したことにより、縦型出力用ト
ランジスタと、それを制御・保護する回路が１回の埋込
層形成と１回のエピタキシャル層成長で同一半導体基板
上に形成することができ、分離層形成が必要なく工程が
短縮でき、構造が簡単になるという効果がある。
体基板上に出力用トランジスタとその出力用トランジス
タを制御・保護する回路を有する半導体装置において、
半導体基板上に基板と同一導電型の不純物埋込層を出力
用トランジスタを形成する領域に設けたのち基板と逆導
電型のエピタキシャル層を成長させ、前記エピタキシャ
ル層表面から基板と同一導電型の拡散層を前記埋込層と
接触するように形成した領域に出力用トランジスタを形
成し前記回路を出力用トランジスタを形成した以外のエ
ピタキシャル領域に形成したことにより、縦型出力用ト
ランジスタと、それを制御・保護する回路が１回の埋込
層形成と１回のエピタキシャル層成長で同一半導体基板
上に形成することができ、分離層形成が必要なく工程が
短縮でき、構造が簡単になるという効果がある。
【図１】 本発明の一実施例の縦断面図
【図２】 本発明の一実施例の等価回路
【図３】 本発明の第２の実施例の縦断面図
【図４】 従来技術の縦断面図
１ Ｎ型サブ ３ Ｐ型エピタキシャル層 ４ａ，４ｂ Ｎ型埋込層 ５ａ，５ｂ Ｎ型拡散層 ６ Ｎ+ 拡散層 ７ Ｐ+ 拡散層 ８ ゲート ９ 配線 １０ ＧＮＤ １２ 配線 １３ Ｐ型拡散層 １４ Ｎ型エピタキシャル層 １５ 出力用トランジスタ １６ 制御・保護回路 １７ 出力用トランジスタ等価回路 １８ Ｐチャンネルトランジスタ １９ Ｎチャンネルトランジスタ ２０ Ｐ型サブ ２１ Ｎ型エピタキシャル層 ２３ Ｐ型拡散層 ２４ Ｎ型ベース層 ２５ 出力用トランジスタ
Claims (2)
- 【請求項１】半導体基板上に出力用トランジスタとその
出力用トランジスタを制御・保護する回路を有する半導
体装置において、 半導体基板上に基板と同一導電型の不純物埋込層を出力
用トランジスタを形成する領域に設け、その上に形成し
た基板と逆導電型の層表面から基板と同一導電型の拡散
層を前記埋込層と接触するように形成した領域に出力用
トランジスタを形成し、前記回路を出力用トランジスタ
を形成した以外の基板と逆導電型の層に形成したことを
特徴とする半導体装置。 - 【請求項２】一導電型半導体基板表面の出力用トランジ
スタ形成部に一導電型の埋込層を形成する工程と、 その表面に他導電型の層をエピタキル成長する工程と、 そのエピタキシャル層表面の出力用トランジスタ形成部
に一導電型の拡散層を前記埋込層に接続するよう形成す
る工程と、 前記拡散層の形成と同時にもしくは別工程で前記出力用
トランジスタ形成部でない表面に一導電型の他の拡散層
を形成する工程と、 前記拡散層内に基板を電極とする（縦型）出力用トラン
ジスタを形成する工程と、 前記他の拡散層内および（または）外に回路素子を形成
する工程とを有することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7710692A JPH05283617A (ja) | 1992-03-31 | 1992-03-31 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7710692A JPH05283617A (ja) | 1992-03-31 | 1992-03-31 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05283617A true JPH05283617A (ja) | 1993-10-29 |
Family
ID=13624533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7710692A Pending JPH05283617A (ja) | 1992-03-31 | 1992-03-31 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05283617A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5798538A (en) * | 1995-11-17 | 1998-08-25 | International Rectifier Corporation | IGBT with integrated control |
-
1992
- 1992-03-31 JP JP7710692A patent/JPH05283617A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5798538A (en) * | 1995-11-17 | 1998-08-25 | International Rectifier Corporation | IGBT with integrated control |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879584A (en) | Semiconductor device with isolation between MOSFET and control circuit | |
| US4837186A (en) | Silicon semiconductor substrate with an insulating layer embedded therein and method for forming the same | |
| JPH04106932A (ja) | バイポーラトランジスタの製造方法 | |
| JPH06334030A (ja) | 半導体装置及びその製造方法 | |
| US4751561A (en) | Dielectrically isolated PMOS, NMOS, PNP and NPN transistors on a silicon wafer | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| US4685199A (en) | Method for forming dielectrically isolated PMOS, NMOS, PNP and NPN transistors on a silicon wafer | |
| JPH05283617A (ja) | 半導体装置およびその製造方法 | |
| JPS60144949A (ja) | 半導体装置の製造方法 | |
| JPS60144950A (ja) | 半導体装置の製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JP3109121B2 (ja) | 半導体基板の製造方法 | |
| JPS5818968A (ja) | 接合形電界効果トランジスタの製造方法 | |
| JPH02105454A (ja) | 相補形ｍｏｓｆｅｔの製造方法 | |
| JPS6334949A (ja) | 半導体装置及びその製造方法 | |
| JPS6062152A (ja) | 半導体装置 | |
| JPS61139063A (ja) | 半導体装置およびその製造方法 | |
| JPS6022358A (ja) | 半導体集積回路装置 | |
| JPH08162521A (ja) | 半導体装置 | |
| JPH05175326A (ja) | 半導体装置およびその製法 | |
| JPS62230030A (ja) | 半導体装置の製造方法 | |
| JPS62165364A (ja) | 半導体装置 | |
| JPS59139666A (ja) | 半導体装置 | |
| JPS6091663A (ja) | ＢｉＭＯＳ素子 | |
| JPS60207367A (ja) | 相補型半導体装置の製造方法 |