FR2687488A1 - Dispositif pour memoire a semi-conducteurs avec un circuit de generation d'un signal d'horloge pour des lignes de bit separees. - Google Patents
Dispositif pour memoire a semi-conducteurs avec un circuit de generation d'un signal d'horloge pour des lignes de bit separees. Download PDFInfo
- Publication number
- FR2687488A1 FR2687488A1 FR9214400A FR9214400A FR2687488A1 FR 2687488 A1 FR2687488 A1 FR 2687488A1 FR 9214400 A FR9214400 A FR 9214400A FR 9214400 A FR9214400 A FR 9214400A FR 2687488 A1 FR2687488 A1 FR 2687488A1
- Authority
- FR
- France
- Prior art keywords
- voltage
- bit lines
- pair
- memory cell
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000002955 isolation Methods 0.000 claims description 23
- 238000000926 separation method Methods 0.000 claims description 23
- 239000004020 conductor Substances 0.000 claims description 18
- 230000004044 response Effects 0.000 claims description 18
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 238000005086 pumping Methods 0.000 claims description 2
- 230000006870 function Effects 0.000 claims 1
- 230000001747 exhibiting effect Effects 0.000 abstract 2
- 238000001514 detection method Methods 0.000 description 3
- AIXMJTYHQHQJLU-UHFFFAOYSA-N chembl210858 Chemical compound O1C(CC(=O)OC)CC(C=2C=CC(O)=CC=2)=N1 AIXMJTYHQHQJLU-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
a) Dispositif pour mémoire à semiconducteurs avec un circuit de génération d'un signal d'horloge pour des lignes de bit séparées, b) Dispositif caractérisé en ce qu'il comporte: - une pluralité de lignes de bit couplées pour le transfert de données présentant un premier niveau logique à une première tension, - des moyens de porte présentant une tension de seuil pour isoler certaines des lignes de bit, et - des moyens pour recevoir une seconde tension différant en amplitude de la première tension d'au moins la tension de seuil, et pour appliquer cette seconde tension à la commande des moyens de porte.
Description
"Dispositif pour mémoire à semi-conducteurs avec un circuit de génération
d'un signal d'horloge pour des
lignes de bit séparées".
La présente invention a pour objet un dispositif pour mémoire à semi-conducteurs, et plus particulièrement un circuit de génération d'un signal d'horloge pour des lignes de bit séparées dans un dispositif pour mémoire à semi-conducteurs avec des amplificateurs de détection partagés.10 Dans la pratique contemporaine de développement des dispositifs à semi-conducteurs, il y a un effort continu pour accroître la densité des éléments contenus dans le dispositif tout en réduisant l'amplitude de la tension d'alimentation, en
augmentant la vitesse de fonctionnement, et en conservant un fonctionnement stable.
Les dispositifs pour mémoire à semi- conducteurs comportant de multiples zones de cellule de mémoire auxquelles on accède par une unique porte20 d'entrée/sortie ne peuvent pas mémoriser dans les cellules de mémoire individuelles un niveau logique haut ayant le niveau de la tension d'alimentation à cause de la chute de tension associée aux transistors d'isolation Cela tient à ce que, lors de la25 mémorisation des bits de donnée à des niveaux logiques hauts, le niveau de tension d'alimentation exact ne peut pas être fourni avec précision aux cellules de mémoire individuelles parce que les signaux d'horloge appliqués aux grilles des transistors d'isolation n'ont que des tensions égales à la tension d'alimentation. En conséquence, la tension procurée à une zone de cellule de mémoire individuelle est diminuée de la tension de seuil du transistor d'isolation correspondant Une solution à ce problème a été de survolter l'amplitude des signaux d'horloge jusqu'à des niveaux excédant la tension d'alimentation d'au
moins la tension de seuil des transistors d'isolation.
Toutefois, les circuits de survoltage conventionnels sont susceptibles d'être inadéquats dans les dispositifs pour mémoire à semi-conducteurs les plus récents. Ces dispositifs fonctionnent généralement à des tensions d'alimentation plus basses, par exemple de 3,3 à 5 volts, et même à 1,5 volts Bien que ces nouveaux dispositifs soient plus intégrés et requièrent donc des transistors plus petits avec des dimensions de canal réduites et en conséquence des tensions de seuil inférieures, les tensions de fonctionnement drastiquement inférieures sont susceptibles d'annuler l'effet bénéfique de la baisse des tensions de seuil En outre, les circuits de survoltage fonctionnent moins efficacement avec des tensions d'alimentation inférieures En conséquence, la technique des circuits de survoltage doit être améliorée afin d'obtenir une intégration plus grande
des dispositifs pour mémoire à semi-conducteurs.
En conséquence, un bit de la présente invention est de procurer un circuit de génération d'un signal d'horloge pour des lignes de bit séparées dans un dispositif pour mémoire à semi-conducteurs hautement intégré utilisant une tension d'alimentation
de bas niveau.
Un autre but de la présente invention est de procurer un dispositif pour mémoire à semi-conducteurs hautement intégré, capable de transférer des niveaux logiques hauts de données à des cellules de mémoire individuelles à la tension exacte de la tension d'alimentation. Un autre but est de procurer un circuit pour transférer les données à une tension de données efficace lorsque les données sont écrites dans les
cellules de mémoire d'une mémoire hautement intégrée.
Ces buts, ainsi que d'autres, peuvent être atteints selon les principes de la présente invention, avec un dispositif pour mémoire à semi-conducteurs
utilisant une tension d'alimentation de niveau bas.
Selon la présente invention, un dispositif pour mémoire à semiconducteurs est caractérisé en ce qu'il comporte: une pluralité de lignes de bit couplées pour transférer les données présentant des premiers états logiques à une première tension, des moyens de porte présentant une tension de seuil pour isoler des lignes de bit sélectionnées parmi les lignes de bit, et des moyens pour recevoir une seconde tension différant en amplitude de la première tension d'au moins la tension de seuil, et pour appliquer cette
deuxième tension à la commande des moyens de porte.
Ainsi, les transistors d'isolation séparent les lignes de bit adjacentes et un circuit recevant une tension élevée fournie par un générateur de tension élevée inclus dans la microplaquette procure au transistor d'isolation une tension présentant un niveau supérieur à la tension d'alimentation d'une quantité d'au moins égale à la tension de seuil du
transistor d'isolation.
La présente invention sera mieux comprise et nombre de ses avantages seront plus apparents en se
référant à la description qui suit, illustrée par les
dessins ci-joints dans lesquels les composants identiques ou similaires ont les mêmes références numériques: la figure 1 est un diagramme fonctionnel
illustrant un dispositif pour mémoire à semi-
conducteurs avec des amplificateurs de détection et leurs circuits périphériques, la figure 2 est un circuit conventionnel de génération de signal d'horloge pour isoler les
lignes de bit dans un dispositif pour mémoire à semi-
conducteurs, la figure 3 est un circuit de génération d'un signal d'horloge pour isoler les lignes de bit selon un premier mode de réalisation réalisé selon les principes de la présente invention, et la figure 4 est un circuit de génération d'un signal d'horloge pour l'isolation des lignes de bit selon un second mode de réalisation des principes
de la présente invention.
La figure 1 montre la structure du circuit connu de lignes de bit d'un dispositif pour mémoire à
semi-conducteurs Ce circuit comporte des amplifica-
teurs de détection 3 et 6 du type p et du type n partagés par des zones 1 et 8 de cellule de mémoire adjacentes droite et gauche Pour la lecture et l'écriture de données dans une cellule de mémoire individuelle dans la zone de cellule de mémoire gauche 1, la paire de lignes de bit BL 2 et BL 2 connectée avec la zone 8 de cellule de mémoire droite est isolée de la paire de lignes de bit B Li et BL 1 connectée avec la
zone 1 de cellule de mémoire gauche sélectionnée L'i-
solation est obtenue par l'enclenchement des transis-
tors d'isolation 11 et 12 de l'étage d'isolation 10 en générant un signal d'horloge e ISO 1 de niveau logi- que haut, et la coupure des transistors d'isolation 21 et 22 de l'étage d'isolation 20 en générant un signal d'horloge e I 502 de niveau logique bas, de sorte qu'un fonctionnement sélectif d'amplification ou d'écriture
est obtenu Au contraire, pour sélectionner une cellu-
le de mémoire dans la zone 8 de cellule de mémoire droite, l'inverse des opérations précédentes doit être effectué.
Pendant les opérations d'écriture, si un ni-
veau logique haut des signaux d'horloge d'isolation e ISO 1, e I 502 pour isoler les lignes de bit est égal au niveau de la tension d'alimentation Vcc, le niveau des
données mémorisées dans la cellule de mémoire sélec-
tionnée ne peut pas être le niveau exact Vcc à cause de la chute de tension se produisant dans les canaux
des transistors d'isolation 11, 12, 21 et 22 En cons-
équence, des bits de donnée présentant un niveau logi-
que haut ne peuvent pas être mémorisés dans les cellu-
les de mémoire sélectionnées au niveau exact Vcc,
puisque les signaux d'horloge d'isolation '>I 501 et e I-
502 appliqués aux grilles des transistors d'isolation ont seulement une amplitude égale au niveau de tension Vcc.
Pour remédier au problème ci-dessus, Hita-
chi, Ltd a proposé un générateur de signal d'horloge
de séparation de lignes de bit montré sur la figure 2.
Voir à ce sujet Analysis of the Hitachi, Ltd HM 511000 l Mxl CMOS DRA Ms, imprimé chez MOSAID, mars 1988, page 58 La figure 2 montre un signal d'adresse d'entrée qui provoque l'auto-survoltage de l'amplitude de la tension des noeuds B et C de sorte que le niveau de tension de sortie de signal d'horloge de séparation des lignes de bit BI excède Vcc, (par exemple Vcc + a) La valeur a est supérieure au moins à la tension de seuil des transistors d'isolation 11, 12, 21 et 22 montrés sur la figure 1 de sorte que les cellules de
mémoire sélectées peuvent être alimentées avec le ni-
veau de tension exact Vcc Toutefois, ce générateur de signal d'horloge de séparation de lignes de bit ne procure pas un survoltage adéquat dans les dispositifs
de mémoire hautement intégrés fonctionnant à des ten-
sions d'alimentation basses, et en conséquence
n'est pas satisfaisant pour être utilisé dans des dis-
positifs fabriqués selon la pratique de développement
contemporaine de dispositif à semi-conducteurs.
La figure 3 représente un diagramme schéma-
tique d'un premier mode de réalisation de la présente invention comportant un premier inverseur, ou premier amplificateur, 31 pour recevoir un signal de sélection de bloc et utilisant une tension d'amplitude haute Vpp
appliquée de manière externe comme une source de ten-
sion constante, et un second inverseur, ou second am-
plificateur, 32 pour recevoir la sortie du premier in-
verseur 31 et utilisant la tension d'amplitude haute Vpp comme source de tension constante, pour générer un signal d'horloge e ISO, lequel isole les lignes de bit
pendant une opération de détection sélective.
Un circuit générateur de haute tension pour
générer une tension d'amplitude haute Vpp est usuelle-
ment disposé sur la microplaquette monolithique usuel-
le pour mémoire dynamique à accès direct à semi-
conducteur, c'est pourquoi le générateur n'est pas re-
présenté sur les dessins ci-joints Le générateur de tension haute génère une tension Vpp dont l'amplitude est approximativement 2 Vcc au moyen d'un pompage de charge qui agit en réponse à des signaux d'horloge de pompage issus d'un oscillateur La tension d'amplitude haute Vpp peut être générée par un circuit comportant un oscillateur, un amplificateur, une capacité et un transistor de transfert NMOS pour transférer la ten-
sion générée dans la capacité (Métal Oxyde Silicium).
Un circuit agencé selon la figure 3 est pré-
vu pour générer chacun des signaux d'horloge d'isola-
tion OISO 1 et e I 502 de la figure 1 Pour écrire une donnée dans la zone de cellule 1 de cellule de mémoire gauche sélectionnée, le passage de transmission de
donnée doit être isolé de la zone 8 de cellule de mé-
moire droite en fournissant un signal d'horloge d'iso-
lation <I 502 de niveau bas à l'étage d'isolation droit 20 Dans le même temps un signal d'horloge d'isolation UISO 1 de niveau haut est généré en réponse à un signal de sélection de bloc de niveau haut de sorte qu'une donnée avec un niveau d'une amplitude exacte Vcc est
écrite dans les cellules de la zone de cellule de mé-
moire.
La figure 4 représente un deuxième mode de
réalisation de la présente invention Ce circuit génè-
re un signal de sélection de bloc, un signal d'horloge
d'isolation de lignes de bit, et un signal d'égalisa-
tion Le circuit comporte une commande de Vpp 40 pour procurer une tension d'amplitude haute Vpp en réponse à trois signaux d'adresse #1, #2 et #3, une commande
de signal de sélection de bloc 50 pour générer un si-
gnal de sélection de bloc en réponse à la sortie d'am-
plitude haute Vpp délivrée sur le noeud 101 par la
commande 40, une commande d'horloge d'isolation de li-
gnes de bit 60 pour produire un signal d'horloge d'i-
solation e ISO avec une amplitude égale à Vpp pour iso-
ler les lignes de bit en réponse à la sortie de la commande de Vpp 40 Un circuit de commande de signal d'égalisation 70 génère le signal d'égalisation DEQ en
réponse à la sortie de la commande de Vpp 40 Le si-
gnal d'égalisation OEQ est activé avant et après la détection des lignes de bit pour valider les circuits d'égalisation 2, 7, lesquels positionnent les lignes de bit sélectées avec des amplitudes égales à un même niveau de tension Les signaux d'horloge d'isolation de lignes de bit droite et gauche de la figure 1 sont générés au niveau Vpp Si tous les signaux d'adresse
sont fournis à un état logique haut, le noeud 101 si-
tué entre la commande de Vpp et la commande de signal
de sélection de bloc 50, la commande 60 d'horloge d'i-
solation des lignes de bit, et la commande 70 de si-
gnal d'égalisation ne sont pas connectées avec la ten-
sion de référence du sol, et en conséquence sont char-
gées à la tension d'amplitude Vpp par le transistor
PMOS 42, qui se trouve alors dans un état électrique-
ment conducteur Alors, le signal d'horloge d'isola-
tion PISO en sortie du circuit de commande 60 a une tension d'amplitude Vpp et le signal d'égalisation "EQ généré par le circuit de commande 70 est fourni avec
une tension d'amplitude Vcc.
Comme indiqué ci-dessus, les modes de réali-
sation des circuits décrits dans les paragraphes pré-
cédents procurent des signaux de sortie qui augmentent le niveau de tension du signal d'horloge d'isolation
de lignes de bit en utilisant une tension élevée pro-
duite par un générateur de tension élevée résidant sur la microplaquette de sorte que les données peuvent
être effectivement écrites dans les cellules de mémoi-
re d'un disposition pour mémoire hautement intégré en
utilisant une tension d'alimentation de fonctionne-
ment En outre, les circuits décrits peuvent égaliser
les paires de lignes de bit avant, aussi bien qu'a-
près, l'exécution de l'opération de détection.
Claims (16)
1) Dispositif pour mémoire à semi-
conducteurs, caractérisé en ce qu'il comporte une pluralité de lignes de bit couplées pour le transfert de données présentant un premier niveau logique à une première tension, des moyens de porte présentant une tension de seuil pour isoler certaines des lignes de bit, et des moyens pour recevoir une seconde tension différant en amplitude de la première tension d'au moins la tension de seuil, et pour appliquer cette
seconde tension à la commande des moyens de porte.
2) Dispositif pour mémoire à semi-
conducteurs selon la revendication 1, caractérisé en ce que la tension d'alimentation n'est pas supérieure
à 3,3 volts.
3) Dispositif pour mémoire à semi-
conducteurs selon la revendication 2, caractérisé en ce que les moyens de porte comportent un transistor
MOS présentant une tension de seuil.
4) Dispositif pour mémoire à semi-
conducteurs selon la revendication 1, caractérisé en ce que pour recevoir un signal de sélection de bloc les moyens de réception d'une seconde tension sont disposés entre la zone de cellule de mémoire et
l'amplificateur de détection.
) Dispositif pour mémoire à semi- conducteurs caractérisé en ce qu'il comporte une première zone de cellule de mémoire, une seconde zone de cellule de mémoire séparée de la première zone de cellule de mémoire, une première paire de lignes de bit pour accéder à la première zone de cellule de mémoire avec des données présentant un premier état logique à une première tension, une seconde paire de lignes de bit pour accéder à la seconde zone de cellule de mémoire avec des données présentant un premier état logique avec une première tension, un circuit d'égalisation pour égaliser les différences de potentiel entre les lignes de bit comportant la première paire de lignes de bit et pour égaliser des différences de potentiel entre des lignes de bit comportant la seconde paire de lignes de bit, une première grille de séparation présentant une tension de seuil, et connectant la première zone de cellule de mémoire à la première paire de lignes de bit en réponse à un premier signal d'horloge, une seconde grille de séparation présentant la même tension de seuil, et connectant la seconde zone de cellule de mémoire à la seconde paire de lignes de bit en réponse un second signal d'horloge, et des moyens d'alimentation pour recevoir une deuxième tension présentant une amplitude différant de la première tension d'au moins la tension de seuil, et pour procurer sélectivement le premier signal d'horloge avec une amplitude égale à la seconde tension et le second signal d'horloge avec une amplitude égale à la seconde tension, en fonction du
signal de sélection de bloc.
6) Dispositif pour mémoire à semi-
conducteurs selon la revendication 5, caractérisé en ce que la seconde tension n'est pas supérieure à 3,3
volts.
7) Dispositif pour mémoire à semi-
conducteurs caractérisé en ce qu'il comporte:
une pluralité de paire de lignes de bit pour des-
données présentant un premier état logique ayant une première amplitude, il des moyens d'égalisation pour égaliser les différences de potentiel entre les paires de lignes de bit, des moyens d'amplification et de détection pour détecter les données présentes dans les paires de lignes de bit, des moyens de séparation présentant une chute de tension de seuil pour isoler sélectivement les paires de lignes de bit des moyens d'amplification en fonction des signaux d'isolation, et des moyens pour, en réponse à un signal d'adresse, fournir aux grilles de séparation des signaux d'isolation à une première tension ayant une seconde amplitude différant de la première amplitude d'au moins la tension de seuil, et pour procurer aux moyens d'égalisation une seconde tension ayant la
première amplitude.
8) Dispositif pour mémoire à semi-
conducteurs selon la revendication 7, caractérisé en ce que la tension d'alimentation n'est pas supérieure
à 3,3 volts.
9) Dispositif pour mémoire à semi-
conducteurs caractérisé en ce qu'il comporte une première zone de cellule de mémoire, une première paire de lignes de bit pour accéder à la première zone de cellule de mémoire avec des données qui ont un premier état logique ayant une première amplitude, des premiers moyens de porte de séparation présentant une tension de seuil, pour connecter la première paire de lignes de bit à la première zone de cellule de mémoire en réponse à des premiers signaux d'horloge de séparation, et des moyens de commande de l'horloge de séparation des lignes de bit pour recevoir une seconde tension ayant une seconde amplitude différant en valeur de la première amplitude d'au moins la tension de seuil, et pour générer les premiers signaux d'horloge de séparation au niveau de la seconde amplitude.
) Dispositif pour mémoire à semi-
conducteurs selon la revendication 9, caractérisé en ce qu'il comporte des moyens pour générer la seconde tension.
11) Dispositif pour mémoire à semi-
conducteurs selon la revendication 10, caractérisé en ce que les moyens de génération pour générer la
seconde tension sont des moyens de pompage de charge.
12) Dispositif pour mémoire à semi-
conducteurs selon la revendication 9, caractérisé en ce qu'il comporte: une seconde zone de cellule de mémoire, une seconde paire de lignes de bit pour accéder à la seconde zone de cellule de mémoire avec les données, des seconds moyens de gille de séparation présentant la tension de seuil, pour connecter la seconde paire de lignes de bit à la seconde zone de cellule de mémoire en réponse en réponse à des seconds signaux d'horloge de séparation, et des moyens de commande d'horloge de séparation des lignes de bit pour générer des seconds signaux
d'horloge de séparation ayant la seconde amplitude.
13) Dispositif pour mémoire à semi-
conducteurs selon la revendication 12, caractérisé en ce qu'il comporte un étage d'entrée/sortie couplé entre la première paire de lignes de bit et la seconde
paire de lignes de bit.
14) Dispositif pour mémoire à semi-
conducteurs selon la revendication 9, caractérisé en ce que la seconde amplitude n'est pas supérieure à 3,3 volts.
) Dispositif pour mémoire à semi-
conducteurs selon la revendication 12, caractérisé en ce qu'il comporte en outre des moyens pour générer des signaux intermédiaires ayant la seconde amplitude en
réponse à des signaux d'adresse.
16) Dispositif pour mémoire à semi-
conducteurs selon la revendication 15, caractérisé en ce qu'il comporte des moyens de commande d'horloge de séparation des lignes de bit pour générer les premiers signaux d'horloge de séparation en réponse aux signaux intermédiaires.
17) Dispositif pour mémoire à semi-
conducteurs selon la revendication 16, caractérisé en ce qu'il comporte: des moyens pour, en réponse aux signaux d'égalisation, égaliser les différences de potentiel entre les lignes de bit de la première paire de lignes de bit et égaliser les différences de potentiel entre les lignes de bit de la seconde paire de lignes de bit, et des moyens de commande de signal d'égalisation pour générer les signaux d'égalisation à la première
amplitude en réponse aux signaux intermédiaires.
18) Dispositif pour mémoire à semi-
conducteurs selon la revendication 17, caractérisé en ce que les moyens de commande d'horloge de séparation des lignes de bit comportent: des moyens inverseurs pour recevoir les signaux intermédiaires, et une paire de transistors disposés en série, connectée entre une borne de tension élevée et une borne de tension de référence, chacun des transistors recevant une sortie d'une différente paire de moyens inverseurs, et procurant les premiers signaux d'horloge de séparation à une jonction entre la paire de transistors disposés en série.
19) Dispositif pour mémoire à semi-
conducteurs selon la revendication 10, caractérisé en ce que les moyens de commande d'horloge de séparation de lignes de bit comportent une paire d'inverseurs
disposés en série commandée par la seconde tension.
) Dispositif pour mémoire à semi-
conducteurs caractérisé en ce qu'il comporte une première zone de cellule de mémoire, une seconde zone de cellule de mémoire, une première paire de lignes de bit pour accéder à la première zone de cellule de mémoire avec des données ayant un premier état logique à une première tension, une seconde paire de lignes de bit pour accéder à la seconde zone de cellule de mémoire avec des données ayant un premier état logique à une première tension, des premiers moyens d'amplification pour amplifier et procurer les données sur la première paire de lignes de bit, des seconds moyens d'amplification pour amplifier et procurer les données sur la seconde paire de lignes de bit, des premiers moyens de porte de séparation présentant une tension de seuil, pour connecter la premier paire de lignes de bit aux premiers moyens d'amplification en réponse à des premiers signaux d'horloge de séparation, des seconds moyens de porte de séparation présentant la tension de seuil, pour connecter la seconde paire de lignes de bit aux seconds moyens d'amplification en réponse à des seconds signaux d'horloge de séparation et, des moyens de commande d'horloge de séparation de lignes de bit pour recevoir une seconde tension qui diffère en amplitude de la première tension de la tension de seuil, et pour générer des premiers signaux d'horloge de séparation et des seconds signaux d'horloge de séparation ayant la seconde tension, et une porte d'entrée/sortie couplée avec les premiers moyens d'amplification et les seconds moyens d'amplification.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920002486A KR950009234B1 (ko) | 1992-02-19 | 1992-02-19 | 반도체 메모리장치의 비트라인 분리클럭 발생장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2687488A1 true FR2687488A1 (fr) | 1993-08-20 |
| FR2687488B1 FR2687488B1 (fr) | 1994-10-21 |
Family
ID=19329196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR929214400A Expired - Lifetime FR2687488B1 (fr) | 1992-02-19 | 1992-11-30 | Dispositif pour memoire a semi-conducteurs avec un circuit de generation d'un signal d'horloge pour des lignes de bit separees. |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5402378A (fr) |
| JP (1) | JPH0821235B2 (fr) |
| KR (1) | KR950009234B1 (fr) |
| DE (1) | DE4240002C2 (fr) |
| FR (1) | FR2687488B1 (fr) |
| GB (1) | GB2264376B (fr) |
| IT (1) | IT1256458B (fr) |
| TW (1) | TW201370B (fr) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE40552E1 (en) | 1990-04-06 | 2008-10-28 | Mosaid Technologies, Inc. | Dynamic random access memory using imperfect isolating transistors |
| JP3088232B2 (ja) * | 1994-01-11 | 2000-09-18 | 沖電気工業株式会社 | 半導体記憶回路 |
| JPH08171796A (ja) * | 1994-12-16 | 1996-07-02 | Toshiba Corp | 半導体記憶装置 |
| US5719813A (en) * | 1995-06-06 | 1998-02-17 | Micron Technology, Inc. | Cell plate referencing for DRAM sensing |
| US5625588A (en) * | 1995-06-06 | 1997-04-29 | Micron Technology, Inc. | Single-ended sensing using global bit lines for DRAM |
| US5654933A (en) * | 1995-06-30 | 1997-08-05 | Micron Technology, Inc. | Equilibrated sam read transfer circuit |
| US5584134A (en) * | 1995-07-31 | 1996-12-17 | Chaput; Rob | Foldable assembly unit with display object and pedestal |
| KR100203142B1 (ko) * | 1996-06-29 | 1999-06-15 | 김영환 | 디램 |
| KR100388318B1 (ko) | 1998-12-24 | 2003-10-10 | 주식회사 하이닉스반도체 | 비트라인디커플링방법 |
| JP2000298984A (ja) | 1999-04-15 | 2000-10-24 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
| TW526497B (en) * | 1999-05-18 | 2003-04-01 | Nanya Technology Corp | Data sensing method of semiconductor memory device |
| US6301175B1 (en) | 2000-07-26 | 2001-10-09 | Micron Technology, Inc. | Memory device with single-ended sensing and low voltage pre-charge |
| US6292417B1 (en) | 2000-07-26 | 2001-09-18 | Micron Technology, Inc. | Memory device with reduced bit line pre-charge voltage |
| US6687180B2 (en) * | 2002-04-25 | 2004-02-03 | Micron Technology, Inc | Driver control circuit |
| US7092472B2 (en) * | 2003-09-16 | 2006-08-15 | Rambus Inc. | Data-level clock recovery |
| US7397848B2 (en) | 2003-04-09 | 2008-07-08 | Rambus Inc. | Partial response receiver |
| US7126378B2 (en) * | 2003-12-17 | 2006-10-24 | Rambus, Inc. | High speed signaling system with adaptive transmit pre-emphasis |
| US7133321B2 (en) * | 2003-10-09 | 2006-11-07 | Micron Technology, Inc. | Sense amplifier circuit |
| US7233164B2 (en) * | 2003-12-17 | 2007-06-19 | Rambus Inc. | Offset cancellation in a multi-level signaling system |
| KR102507170B1 (ko) * | 2016-02-29 | 2023-03-09 | 에스케이하이닉스 주식회사 | 센스 앰프 및 이를 포함하는 반도체 장치의 입/출력 회로 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5925311B2 (ja) * | 1977-02-14 | 1984-06-16 | 日本電気株式会社 | 感知増幅器 |
| JPS6027113B2 (ja) * | 1980-02-13 | 1985-06-27 | 日本電気株式会社 | プリチャ−ジ装置 |
| JPS57198592A (en) * | 1981-05-29 | 1982-12-06 | Hitachi Ltd | Semiconductor memory device |
| JPS58189897A (ja) * | 1982-04-30 | 1983-11-05 | Toshiba Corp | 差動型センス回路 |
| JPS58211394A (ja) * | 1982-06-01 | 1983-12-08 | Nec Corp | 半導体集積回路 |
| US4608670A (en) * | 1984-08-02 | 1986-08-26 | Texas Instruments Incorporated | CMOS sense amplifier with N-channel sensing |
| US4791616A (en) * | 1985-07-10 | 1988-12-13 | Fujitsu Limited | Semiconductor memory device |
| US5177708A (en) * | 1985-10-30 | 1993-01-05 | Mitsubishi Denki Kabushiki Kaisha | Dynamic random access memory and method for equalizing sense amplifier drive signal lines |
| JPS62136919A (ja) * | 1985-12-10 | 1987-06-19 | Mitsubishi Electric Corp | ドライバ−回路 |
| JPS62197992A (ja) * | 1986-02-25 | 1987-09-01 | Mitsubishi Electric Corp | ダイナミツクｒａｍ |
| JPS62271295A (ja) * | 1986-05-20 | 1987-11-25 | Fujitsu Ltd | 半導体集積回路 |
| EP0276854B1 (fr) * | 1987-01-28 | 1993-10-20 | Nec Corporation | Dispositif de mémoire à semi-conducteurs avec un schéma de sélection de colonnes |
| JPH07107798B2 (ja) * | 1987-11-18 | 1995-11-15 | 三菱電機株式会社 | ダイナミックランダムアクセスメモリにおけるセンスアンプ駆動装置およびセンスアンプ駆動方法 |
| US5189639A (en) * | 1987-11-26 | 1993-02-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having bit lines capable of partial operation |
| DE3863072D1 (de) * | 1988-02-26 | 1991-07-04 | Ibm | Zweistufiger leserverstaerker fuer ram-speicher. |
| JPH07109702B2 (ja) * | 1988-09-12 | 1995-11-22 | 株式会社東芝 | ダイナミック型メモリ |
| JPH0713861B2 (ja) * | 1988-12-05 | 1995-02-15 | 三菱電機株式会社 | 半導体記憶装置 |
| JPH0762955B2 (ja) * | 1989-05-15 | 1995-07-05 | 株式会社東芝 | ダイナミック型ランダムアクセスメモリ |
| JPH0646513B2 (ja) * | 1989-07-12 | 1994-06-15 | 株式会社東芝 | 半導体記憶装置のデータ読出回路 |
| US4991142A (en) * | 1989-07-20 | 1991-02-05 | Samsung Semiconductor Inc. | Dynamic random access memory with improved sensing and refreshing |
| KR940001644B1 (ko) * | 1991-05-24 | 1994-02-28 | 삼성전자 주식회사 | 메모리 장치의 입출력 라인 프리차아지 방법 |
| KR940007640B1 (ko) * | 1991-07-31 | 1994-08-22 | 삼성전자 주식회사 | 공통 입출력선을 가지는 데이타 전송회로 |
| US5283760A (en) * | 1991-08-14 | 1994-02-01 | Samsung Electronics Co., Ltd. | Data transmission circuit |
-
1992
- 1992-02-19 KR KR1019920002486A patent/KR950009234B1/ko not_active IP Right Cessation
- 1992-11-06 US US07/972,522 patent/US5402378A/en not_active Expired - Lifetime
- 1992-11-09 TW TW081108962A patent/TW201370B/zh not_active IP Right Cessation
- 1992-11-27 DE DE4240002A patent/DE4240002C2/de not_active Revoked
- 1992-11-27 IT ITMI922734A patent/IT1256458B/it active IP Right Grant
- 1992-11-30 FR FR929214400A patent/FR2687488B1/fr not_active Expired - Lifetime
- 1992-11-30 GB GB9224992A patent/GB2264376B/en not_active Expired - Lifetime
- 1992-11-30 JP JP4320143A patent/JPH0821235B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5402378A (en) | 1995-03-28 |
| GB2264376A (en) | 1993-08-25 |
| GB9224992D0 (en) | 1993-01-20 |
| JPH05258577A (ja) | 1993-10-08 |
| JPH0821235B2 (ja) | 1996-03-04 |
| DE4240002A1 (fr) | 1993-08-26 |
| ITMI922734A1 (it) | 1994-05-27 |
| KR930018582A (ko) | 1993-09-22 |
| IT1256458B (it) | 1995-12-07 |
| DE4240002C2 (de) | 1997-12-18 |
| KR950009234B1 (ko) | 1995-08-18 |
| ITMI922734A0 (it) | 1992-11-27 |
| GB2264376B (en) | 1996-04-17 |
| FR2687488B1 (fr) | 1994-10-21 |
| TW201370B (en) | 1993-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2687488A1 (fr) | Dispositif pour memoire a semi-conducteurs avec un circuit de generation d'un signal d'horloge pour des lignes de bit separees. | |
| EP0643393B1 (fr) | Dispositif de mémoire à semi-conducteurs avec circuit élévateur de tension | |
| JP3802952B2 (ja) | 半導体メモリ装置のデータセンシング回路 | |
| FR2712421A1 (fr) | Circuit de commande d'une ligne de mots pour dispositif de mémoire à semi-conducteur. | |
| FR2716999A1 (fr) | Dispositif de mémoire synchrome à semi-conducteur ayant une fonction de précharge automatique. | |
| FR2666436A1 (fr) | Memoire a semi-conducteurs a acces rapide. | |
| FR2606199A1 (fr) | Circuit integre du type circuit logique comportant une memoire non volatile programmable electriquement | |
| EP1727147B1 (fr) | Amplificateur de lecture pour mémoire dynamique | |
| FR2616934A1 (fr) | Circuit de transmission de donnees cmos dans une memoire vive dynamique | |
| EP0268513B1 (fr) | Dispositif de commande de bus constitué par plusieurs segments isolables | |
| US7245549B2 (en) | Semiconductor memory device and method of controlling the semiconductor memory device | |
| FR2680025A1 (fr) | Circuit de transmission de donnees comportant une ligne d'entree/sortie commune. | |
| US6856563B2 (en) | Semiconductor memory device for enhancing bitline precharge time | |
| EP0262013A1 (fr) | Amplificateur de lecture | |
| US4625298A (en) | Semiconductor memory device | |
| FR2680428A1 (fr) | Dispositif de memoire a semi-conducteurs ayant une fonction de selection de bloc avec de faibles consommations de courant. | |
| FR2679672A1 (fr) | Circuit de transmission de donnees avec des lignes d'entree/sortie segmentees. | |
| US5262995A (en) | Method for precharging imput/output lines of a memory device | |
| US5982692A (en) | Bit line boost amplifier | |
| FR2783081A1 (fr) | Memoire morte a semi-conducteur | |
| FR2787212A1 (fr) | Circuit pour remettre a l'etat initial une paire de bus de donnees d'un dispositif de memoire a semiconducteur | |
| EP0678868A1 (fr) | Circuit multiplicateur de tension | |
| US6002626A (en) | Method and apparatus for memory cell array boost amplifier | |
| KR100481826B1 (ko) | 반도체메모리장치의비트라인디스챠아지회로 | |
| JPH02154394A (ja) | 半導体メモリ装置 |