FR2606954A1 - Amplificateur de puissance operationnel cmos entierement differentiel - Google Patents

Abstract

L'AMPLIFICATEUR DE PUISSANCE OPERATIONNEL CMOS ENTIEREMENT DIFFERENTIEL EST PARTICULIEREMENT UTILE COMME ETAGE TAMPON DE SORTIE DANS LES SOUS-SYSTEMES ANALOGIQUES MONOLITHIQUES. CET AMPLIFICATEUR COMPREND UN ETAGE DIFFERENTIEL D'ENTREE, DEUX ETAGES D'AMPLIFICATION ET DEUX ETAGES DE SORTIE. CHAQUE ETAGE DE SORTIE PEUT ETRE POURVU INDIVIDUELLEMENT D'UNE BOUCLE DE RETROACTION ET ETRE COMPENSE LOCALEMENT EN VUE DU RETABLISSEMENT D'UNE STABILITE SUFFISANTE. UN CIRCUIT DE COMMANDE EN MODE COMMUN DE SORTIE, FONCTIONNANT D'UNE MANIERE CONTINUE OU ECHANTILLONNEE, EST EGALEMENT PREVU AINSI QU'UN CIRCUIT SPECIAL POUR COMMANDER LE COURANT CONTINU DE POLARISATION TRAVERSANT LES ETAGES DE SORTIE DANS DES CONDITIONS DE REPOS. L'AMPLIFICATEUR PEUT ETRE UTILISE INDIFFEREMMENT COMME UN AMPLIFICATEUR A SORTIE EQUILIBREE (DIFFERENTIEL) OU A SORTIE UNIQUE SANS DETERIORATION DE SES PERFORMANCES.

Description

AMPLIFICATEUR DE PUISSANCE OPERATIONNEL CMOS ENTIEREMENT

DIFFERENTIEL.

La présente invention concerne des amplificateurs de puissance

opérationnels CMOS à haute performance.

D'une façon plus générale, la présente invention concerne des amplificateurs monolithiques intégrés à semiconducteur et, plus particulièrement, les amplificateurs intégrés dans les dispositifs MOS complémentaires (CMOS), c'està-dire les dispositifs monolithiques formés d'une seule puce de matière semiconductrice, de façon typique du silicium, et dans lesquels les éléments de circuit actifs (transistors, etc.) sont, en général, du type unipolaire à canal n et à canal p et à effet de champ superficiel, bien qu'il soit possible de former sur la même puce ou substrat semiconducteur également des éléments actifs bipolaires du type à jonction pour satisfaire des besoins particuliers en ce qui concerne les circuits. En outre,

l'invention est particulièrement avantageuse pour réaliser des sous-

systèmes analogiques sous forme de circuits intégrés du type numérique, c'est-à-dire pour introduire des fonctions analogiques

dans des dispositifs intégrés du type numérique.

Dernièrement, la nécessité (ou l'utilité) d'incorporer des sous-systèmes analogiques et numériques dans le même circuit monolithique intégré en utilisant la même technique de fabrication est devenue de plus en plus fréquente. Pour cette raison, la mise en oeuvre de fonctions analogiques dans ce que l'on appelle la technique MOS (métal-oxyde-semiconducteur) prend une importance toujours plus grande et, en particulier, la mise au point d'amplificateur opérationnel réalisé avec des éléments actifs à effet de champ

superficiel a progressé considérablement.

L'amplificateur opérationnel est en fait l'élément clé, un bloc réel de construction, d'une grande majorité de systèmes analogiques et ses caractéristiques déterminent de façon décisive les caractéris-

tiques du système complet.

D'une façon générale, dans un système analogique-numérique, les amplificateurs opérationnels sont d'un type très simple car ils doivent commander une charge très bien définie lors de la conception et très souvent purement capacitive avec des valeurs de quelques

picofarads et c'est pourquoi les caractéristiques de tels amplifica-

teurs opérationnels "internes" sont facilement optimisées précisément pour cette fonction particulière. D'autre part, de tels systèmes doivent nécessairement "communiquer" avec l'environnement du circuit intégré et une sorte d'interface assurant un fonctionnement correct dans des conditions de charge différentes (à l'extérieur du circuit intégré) serait par conséquent indispensable, la charge extérieure atteignant facilement plusieurs centaines de picofarads et/ou

diminuant jusqu'à un minimum d'environ 1 Kohm.

Pour obtenir des signaux du type analogique à la sortie du C.I.

(circuit intégré), on utilise très souvent un amplificateur

opérationnel de puissance.

Le terme "puissance" est utilisé ici pour indiquer que l'ampli-

ficateur opérationnel est capable de commander des charges différenciées et importantes par rapport à celles qui sont commandées

normalement au sein du circuit intégré lui-même.

Par ailleurs, on dispose d'une grande diversité d'amplificateurs opérationnels individuels, intégrés, à fins multiples, et on peut les utiliser dans de nombreuses applications diverses en suivant strictement les conseils et les suggestions indiquées dans les

notices de renseignement concernant ces dispositifs. Ces amplifica-

teurs opérationnels intégrés à fins multiples ont généralement des performances excellentes sauf que les niveaux des courants d'entrée sont assez élevés, ceci coïncidant avec les courants de base des transistors bi-polaires utilisés habituellement dans l'étage d'entrée de l'amplificateur. Or, dans de nombreuses applications, spécialement celles dans lesquelles une précision élevée est demandée, des courants d'entrée ou de polarisation (plus exactement) extrêmement faibles sont nécessaires; pour cette raison, la plupart des producteurs de C.I. ont mis point des technologies mixtes pour intégrer sur la même puce de silicium des transistors à effet de champ du type à jonction (JFET) en même temps que des transistors à jonction du type bi-polaire (BJT), ce qui augmente nécessairement la complexité des procédés de fabrication ainsi que du nombre de masques

nécessaires pour fabriquer le dispositif intégré.

Egalement pour des raisons de nature quelque peu différente en ce qui concerne les problèmes strictement associés à ce que l'on appelle les "tampons" de sortie des systèmes intégrés complexes, la mise au point de nouveaux types d'amplificateurs opérationnels utilisant exclusivement des transistors du type MOS a reçu une grande impulsion. Les transistors MOS, c'est-à-dire les transistors à effet de champ superficiel, présentent le grand avantage de courants

d'entrée réellement négligeables.

On peut affirmer qu'il existe, chez les utilisateurs, une demande et un besoin important d'amplificateurs opérationnels de puissance ayant des performances élevées et de très bonnes caractéristiques de précision, réalisés entièrement à l'aide d'une

technique CMOS, pour la plupart des applications générales, c'est-à-

dire des amplificateurs opérationnels de puissance (tampons de

sortie) pour interface dans les systèmes intégrés analogiques-

numériques ainsi que des amplificateurs opérationnels intégrés à fins multiples. De façon typique, le schéma synoptique d'un amplificateur opérationnel de puissance comprend un étage d'entrée différentiel, un étage d'amplification et un étage de sortie. Les caractéristiques dynamiques (réponse aux transitoires, largeur de bande, temps d'établissement) sont déterminées exclusivement par les deux premiers étages et, par conséquent, l'étage de sortie doit présenter une largeur de bande importante et ne doit pas introduire de déphasage notable à la fréquence de coupure en boucle ouverte, déterminée par les deux premiers étages, afin de ne pas détériorer les performances

dynamiques de l'amplificateur opérationnel complet.

D'autres exigences de l'étage de sortie sont une faible impédance de sortie (beaucoup plus faible que celle de la charge), une grande excursion maximale du signal de sortie, c'est-à-dire une valeur de crête élevée de la tension de sortie et la capacité à fournir un fort courant à la charge avec une distorsion totale d'harmonique relativement faible, c'est-à-dire avec une grande linéarité. Il existe une importante littérature sur la fabrication des deux premiers étages ainsi que de l'étage de sortie des amplificateurs opérationnels utilisant exclusivement des dispositifs MOS, voir par exemple "MOS Operational AmpLifier Design - A Tutorial Overview", IEEE SoLid State Circuits, Vol. SC - 17, No 6 December 1982 ainsi que

les catalogues des fabricants de C.I..

Tous les amplificateurs opérationnels de puissance CMOS décrits

dans cette littérature sont à sortie unique.

Il est fréquent que l'étage de sortie utilisé soit l'étage à source chargée, c'està-dire un étage formé par deux transistors MOS à canal p ou à canal n montés avec un drain commun, ce qui assure un

gain en tension inférieur à l'unité et un gain en courant important.

Un étage de sortie de ce type est caractérisé par une bande extrêmement large et introduit un déphasage négligeable à la fréquence de coupure en boucle ouverte. Par contre, il présente certains inconvénients importants, à savoir: a) l'excursion de tension sur la charge, positive dans le cas d'un étage à source chargée formé de dispositifs à canal n ou négative dans le cas d'un étage à source chargée formé de

dispositifs à canal p, est limitée par la somme des caracté-

ristiques intrinsèques des deux transistors MOS intégrés, c'est-à-dire par la valeur de leur tension de seuil de mise en circuit, par l'effet de main et par la surexcitation; b) une capacité limitée à absorber le courant en provenance du

générateur de courant.

Pour éliminer le premier inconvénient, on a proposé d'utiliser un étage de sortie à émetteur chargé utilisant un transistor

bipolaire du type à jonction à la place du transistor MOS, c'est-

à-dire en formant, dans cette intention, un transistor bipolaire du type à jonction sur la puce CMOS, ce qui représente une technique déjà éprouvée et ne demandant pas de masque supplémentaire en dehors

de ceux normalement utilisés dans le procédé CMOS.

Toutefois, cette solution a aussi des inconvénients, à savoir: i) une aptitude persistante limitée à absorber le courant en provenance du générateur de courant; ii) le risque d'une détérioration du gain de l'étage précédent (amplificateur opérationnel) si le gain du transistor bipolaire n'est pas très élevé, car l'impédance vue de la base de ce transistor bipolaire est égale à peu près au produit du A de ce dernier par la valeur ohmique de la charge extérieure, et la possibilité d'être confronté à des problèmes de stabilité dus à la fréquence de coupure basse et difficilement contrôlable d'un tel transistor bipolaire intégré; iii) la possibilité de l'établissement d'un rapport signal/bruit parasite provoqué par le courant de collecteur transversant le

substrat du circuit intégré.

Une autre solution largement utilisée est l'étage de sortie en classe AB. Les caractéristiques de cet étage sont pratiquement similaires à celles de l'étage simple à source chargée bien que ne présentant pas de limitation en ce qui concerne la capacité de prélever du courant à la charge ou de lui fournir du courant, mais cet étage de sortie a pour inconvénient une impédance de sortie relativement élevée par rapport à la charge et une excursion maximale

du signal de sortie limitée dans les deux sens.

Un amplificateur opérationnel de puissance, réalisé entièrement par une technologie CMOS et qui ne présente aucun des inconvénients mentionnés cidessus est décrit dans la littérature ("Large Swing CMOS Power Amplifier" IEEE Journal of solid State Circuits, Vol. SC - 18, No. 6, December 1985). Toutefois un tel amplificateur présente une largeur de bande assez étroite (=500 Khz) et un temps d'établissement assez long (-'5 microsecondes). En outre, dans ce cas également, l'amplificateur est un amplificateur de sortie à sortie unique.

Dans les applications particulières, à la sortie des sous-

systèmes analogiques intégrés ainsi que des amplificateurs opérationnels de puissance à fins multiples, il est nécessaire de commander une certaine charge d'une façon équilibrée. Dans ce cas, la solution adoptée en général consiste à envoyer le signal directement à l'entrée d'un amplificateur opérationnel à sortie unique, par exemple un amplificateur des types connus mentionnés ci-dessus, et à envoyer le même signal, inversé (c'est-à-dire le négatif du signal) à l'entrée d'un amplificateur opérationnel à sortie unique, identique au premier amplificateur. Pour inverser le signal, c'est-à-dire pour obtenir le négatif de celui-ci, il est nécessaire d'utiliser un autre amplificateur opérationnel qui doit être théoriquement idéal dans la mesure o il ne doit pas modifier toute autre caractéristique du signal d'entrée (par exemple, il ne doit pas introduire de distorsion appréciable d'amplitude ou de phase dans les composantes du spectre du signal d'entrée). Un schéma synoptique d'un tel système est

représenté sur la figure 1.

Cette solution n'est pas exempte d'inconvénients attribuables

essentiellement à l'asymétrie du circuit.

L'objet principal de la présente invention est de fournir un amplificateur opérationnel de puissance CMOS exempt des inconvénients précités des amplificateurs opérationnels de puissance CMOS de la

technique antérieure.

La présente invention fournit un amplificateur opérationnel de puissance entièrement différentiel réalisé complètement à l'aide d'une technique CMOS et pouvant être représenté schématiquement comme

le montre le figure 2.

L'amplificateur opérationnel de puissance CMOS de la présente invention, contrairement aux amplificateurs CMOS connus, est totalement différentiel et comprend un étage d'entrée différentiel, deux étages d'amplification parallèles, deux étages de sortie parallèles et un circuit de commande en mode commun de sortie; chacun des deux étages de sortie pouvant comporter une rétroaction individuelle et être compensé localement en vue du rétablissement d'une stabilité suffisante à laquelle aurait pu nuire l'introduction de la rétroaction. Ce circuit de commande en mode commun de sortie peut fonctionner d'une façon continue ou alternée à la manière d'un échantillonnage grâce à l'utilisation d'un générateur de rythme approprié. Dans un mode de réalisation particulièrement préféré de l'invention, l'amplificateur comprend un moyen pour stabiliser le courant de repos, c'està-dire le courant absorbé par l'étage de sortie en l'absence d'un signal aux entrées de l'amplificateur opérationnel, par l'intermédiaire d'un circuit de commande particulier qui permet de stabiliser le courant de repos même en présence de déséquilibres intrinsèques notables ou d'autres causes accidentelles. Chacun des deux étages de sortie comprend au moins deux transistors de sortie compensés au moyen de deux condensateurs de

rétroaction.

L'amplificateur opérationnel de la présente invention est complètement symétrique et offre des avantages importants par rapport aux amplificateurs de la technique antérieure, à savoir: - une amélioration de l'excursion de tension maximale du signal de sortie (l'excursion maximale est pratiquement doublée);

- une amélioration du rapport signal/bruit (S/N): cette amélio-

ration est une conséquence directe de la caractéristique précédente car, bien que l'excursion maximale du signal de sortie présente une amélioration de 6 dB, le bruit n'est augmenté que de 3 dB; - une amélioration de la distorsion harmonique: cet avantage est attribuable directement à la symétrie du circuit, ceci parce que les distorsions d'ordre pair (particulièrement les secondes composantes harmoniques qui sont, en général, celles qui sont le plus responsables de la distorsion harmonique totale) sont avantageusement éliminées; - une amélioration du rapport de réjection sur l'alimentation (PSRR): cet avantage résulte également de la symétrie de la structure intégrée de l'amplificateur; en fait les deux tensions d'alimentation sont couplées dans une mesure égale à la fois aux bornes de sortie par suite du trajet égal "vu"', ce qui fait que la "différence" entre les deux couplages (ce qui influence

négativement la tension de sortie différentielle) est théorique-

ment nulle; - une amélioration de la réjection en ce qui concerne les couplages avec d'autres signaux (par exemple avec les signaux d'horloge ou de rythme): cette amélioration provenant également de la symétrie du circuit; - une amélioration de réfection en mode entrée commune (CMRR): cette caractéristique étant aussi améliorée par la symétrie du

circuit amplificateur.

On va décrire la présente invention, à titre illustratif et non limitatif, en se référant aux dessins annexés dont certains montrent schématiquement un mode de réalisation préféré de l'invention et sur lequels: la figure 1 est un schéma synoptique d'un circuit typique de la technique antérieure permettant d'obtenir, à partir d'un signal

d'entrée, deux signaux de sortie d'autant d'amplificateurs opération-

nels, l'un étant l'inverse de l'autre;

la figure 2 est une représentation schématique de l'amplifica-

teur opérationnel de puissance CMOS entièrement différentiel de la présente invention; la figure 3 est un schéma synoptique des étages composant un amplificateur réalisé selon la présente invention; la figure 4 est une schéma de montage de l'étage d'entrée de l'amplificateur de la figure 3;

la figure 5 est un schéma de montage des deux étages d'amplifi-

cation de l'amplificateur opérationnel de la figure 3; la figure 6 est une schéma de montage des deux étages de sortie de l'amplificateur opérationnel de la figure 3; la figure 7 est un schéma de montage du circuit de commande de courant de repos de l'étage de sortie de l'amplificateur opérationnel de la figure 3; la figure 8 est une schéma de montage du circuit de commande en

mode commun de sortie de l'amplificateur opérationnel de la figure 3.

Un schéma synoptique de base d'une mode de réalisation préféré de l'amplificateur opérationnel entièrement différentiel de la

présente invention est représenté sur la figure 3.

Dans une structure entièrement différentielle, essentiellement, seule la différence des potentiels de sortie (VOUT = VOUT+ - VOUT-) peut être commandée par la différence des potentiels d'entrée (VIN), tandis qu'il est impossible de commander la valeur moyenne des potentiels de sortie, c'est-à-dire: (VOUT+ + VOUT-)/2, ce que l'on

appelle également "le mode commun de sortie".

En clair, pour obtenir l'excursion maximale possible des signaux de sortie (la dynamique maximale) sans problème de distorsion, il est préférable que ce mode commun de sortie soit de préférence toujours voisin de la valeur moyenne des tensions d'alimentation. Pour qu'il en soit ainsi, on munit l'amplificateur opérationnel de l'invention d'un circuit spécialisé qui contraint le mode commun de sortie à être voisin de ladite valeur moyenne des deux tensions d'alimentation sans, d'une part, interférer d'une façon quelconque avec le signal différentiel VOUT = VOUT+ - VOUT- et vice versa. L'étage différentiel des amplificateurs est par conséquent pourvu de deux entrées

auxiliaires pour la commande du mode commun de sortie.

Les deux étages d'amplification (I et II) sont parfaitement identiques aux deux étages de sortie (I et II) de l'amplificateur opérationnel. Chacun des étages de sortie peut par conséquent être

pourvu d'un circuit de rétroaction pour améliorer les caractéristi-

ques de linéarité et d'excursion maximales du signal de sortie. Les étages de sortie sont tous deux compensés localement en vue d'un rétablissement, dans une mesure suffisante, des caractéristiques de

stabilité altérées par l'introduction de la rétroaction.

Z606954

Dans un mode de réalisation particulièrement préféré de l'amplificateur, le courant de repos, c'est-à-dire le courant absorbé par l'étage de sortie en l'absence d'un signal aux entrées des amplificateurs opérationnels, est stabilisé au moyen d'un circuit de commande particulier qui permet de stabiliser le courant de repos même en présence de déséquilibres intrinsèques notables ou de déséquilibres dûs à d'autres causes accidentelles, en contrôlant et

en réduisant notablement la dissipation d'énergie.

DESCRIPTION DES ETAGES INDIVIDUELS AU REPOS (VIN = O V)

Un mode de réalisation de l'étage d'entrée est représenté dans

le schéma de montage de la figure 4.

Ce circuit comprend des générateurs de courant constant M1 (4IO)

et M8, M9, M10 et Mll1 (2I0).

Au repos, c'est-à-dire lorsque la tension d'entrée VIN est nulle, le courant 4I0 engendré par M1 est réparti de façon égale entre M2 et M3 qui sont des transistors dont les grilles ou électrodes de commande constituent les entrées auxiliaires servant à

commander le mode commun de sortie.

A son tour, le courant traversant le transistor M2, se répartit

de façon égale entre les deux transistors M4 et M5.

A son tour, le courant traversant le transistor M3 se répartit

de façon égale entre les deux transistors M6 et M7.

Les transistors M4 et M7 ont leurs grilles, ou électrodes de commande, respectives reliées l'une à l'autre et constituant la borne d'entrée positive de l'amplificateur, les transitors M5 et M6 ayant aussi leurs grilles ou électrodes de commande, respectives reliées l'une à l'autre et ce noeud constitue la borne d'entrée négative de l'amplificateur. Les différences entre les courants des repos de transistors M8, M9, M10 et Mll et, respectivement, des transistors M4, M5, M6 et M7, indiqués par I0, parviennent dans les étages suivants, respectivement en (1), (2), (3) et (4), c'est-à-dire dans les deux étages

d'amplification de l'amplificateur, comme représenté sur la figure 4.

Les tensions de polarisation VBIASl, VBIAS2 et VBIAS4 sont des tensions constantes préréglées comme sont constantes les tensions

d'alimentation VDD et VSS.

Sur la figure 5, on a représenté le schéma de montage d'un mode de réalisation préféré des deux étages d'amplification de l'amplifi-

cateur opérationnel de l'invention. -

L'étage de l'amplification I est formé par des transistors M26 et M28, qui reçoivent le courant de repos I0 en provenance de (1); par des transistors M12 et M14 recevant le courant de repos I0 en provenance de (3); par un transistor M16 fonctionnant comme un miroir de courant vis-à- vis des transistors M30, M32 et M19; par des transistors M34 et M20 recevant des courants de polarisation en provenance des transistors M32 et M18, respectivement; et par un transistor M22 fonctionnant comme un miroir de courant vis-à-vis du

transistor M24.

Le courant de drain du transistor M30, indiqué par (5), et le courant de drain du transistor M28, indiqué par (8), circulent jusqu'à l'étage de sortie suivant I. Les deux condensateurs CFF2 et CFF4 servent à améliorer les caractéristiques haute fréquence de l'étage d'amplification I. L'étage d'amplification II est, de façon similaire, formé par des transistors M27 et M29 qui reçoivent le courant de repos I0 en provenance de (2); par des transistors M13 et M15 qui reçoivent le courant I0 en provenance de (4); par un transistor M17 fonctionnant comme un miroir de courant vis-à-vis des transistors M31, M33 et M18; par des transistors M35 et M21 qui reçoivent les courants en provenance des transistors M33 et M19, respectivement; et par un transistor M23 qui fonctionne comme un miroir de courant vis-à-vis du transistor M1425. Le courant de drain du transistor M31, indiqué par (6), et le courant de drain du transistor M25, indiqué par (7), circulent jusqu'à l'étage de sortie suivante II. Les condensateurs CFF1 et CFF3 servent à améliorer les caractéristiques haute fréquence de cet étage d'amplification II. La tension VBIAS3 est une tension

constante préréglée.

Un mode de réalisation préféré des deux étages de sortie I et II de l'amplificateur opérationnel de l'invention est représenté dans le

schéma de montage de la figure 6.

L'étage de sortie I est formé par un transistor M36 dont la grille reçoit le signal arrivant d'un noeud (5) de drain du transistor M30 de l'étage d'amplification précédent et par un transistor M38 dont la grille reçoit le signal arrivant du noeud (8)

de drain du transistor M24 de l'étage d'amplification précédent.

Les dimensions de ces deux transistors M36 et M38 sont telles qu'il y circule un courant de repos kI0, o k est calculé de façon appropriée conjointement avec les valeurs des condensateurs CC2 et CC4, qui représentent les condensateurs de compensation pour le rétablissement, dans une mesure suffisante, des caractéristiques de stabilité du circuit VIN.... VOUT+ quand, à l'amplificateur opérationnel, est appliqué un circuit de rétroaction (non représenté dans les schémas de montage des figures) pour déterminer la fonction

voulue de l'amplificateur pour l'application particulière.

Le drain commun des transistors M36 et M38 constitue la borne de

sortie VOUT+ de l'amplificateur opérationnel.

L'étage de sortie II, similaire à l'étage de sortie I, est formé par un transistor M37 dont la grille reçoit le signal en provenance d'un noeud (6) de drain du transistor M31 de l'étage d'amplification précédent et par un transistor M39 dont la grille reçoit le signal arrivant du noeud (7) de drain du transistor M25 de l'étage

d'amplification précédent.

Les dimensions de ces deux transistors M37 et M39 sont calculées d'une façon similaire à celle des transistors M36 et M38 ainsi que les valeurs des condensateurs de compensation CC1 et CC3 afin

d'assurer la stabilité du circuit VIN.... VOUT- quand l'amplifica-

teur opérationnel est pourvu, de façon appropriée, d'un circuit de rétroaction. Le drain commun des transistors M37 et M39 constitue la borne de

sortie VOUT- de l'amplificateur opérationnel.

Dans les deux étages de sortie I et II, dans des conditions particulières, il peut survenir des différences dans le niveau du courant de repos par rapport aux valeurs préréglées choisies kIo0

attribuées à ce niveau lors de la conception de l'amplificateur.

Par exemple, aux sorties des étages d'amplification, c'est-à-

dire aux entrées des étages de sortie, pourrait apparattre des conditions de déséquilibre dans les deux paires de transistors identiques M23 et M25 ou M22 et M24 de telle sorte qu'en l'absence d'un signal aux entrées de l'amplificateur opérationnel, la grille d'un des transistors des étages de sortie pourrait se trouver elle-meme à un potentiel plus faible que le potentiel envisagé lors de la conception et une telle circonstance produirait, par rapport à la valeur nominale préétablie kIo, une forte augmentation du courant traversant le transistor de l'un ou l'autre des deux étages de sortie. En supposant qu'il en soit ainsi dans le cas du transistor M38 de l'étage de sortie I et, qu'en même temps, un désiquilibre

similaire détermine aussi, à travers le transistor M36, une augmen-

tation similaire du courant de repos par rapport à la valeur préétablie kIo, la tension de sortie de repos VOUT+ sur la charge sera, d'une façon substantielle, insensible à l'augmentation simultanée du courant de repos traversant les deux branches de l'étage de sortie I ce qui fait que le circuit de rétroaction (non représenté) de l'étage I de l'amplificateur opérationnel ne peut pas contrecarrer cette augmentation du courant de repos avec, pour conséquence finale, un accroissement non contr8lé de la dissipation d'énergie par l'amplificateur opérationnel dans les conditions de repos. Bien entendu la situation inverse peut également se produire, c'est-à-dire qu'une diminution du courant de repos par rapport à la valeur préétablie kIo, avec les problèmes d'instabilité qui lui sont

associés, a lieu par suite de déséquilibres simultanés.

C'est pourquoi, pour stabiliser le courant de repos dans les étages de sortie de l'amplificateur entièrement différentiel et pour

assurer ainsi la stabilité des étages de sortie, un mode de réalisa-

tion préféré de l'amplificateur de l'invention comprend un circuit de commande spécial capable de détecter des conditions éventuelles de déséquilibre en l'absence de signal aux entrées de l'amplificateur et

de rétablir les conditions correctes.

Le circuit de commande de courant de repos de sortie peut être

réalisé comme représenté dans le schéma de montage de la figure 11.

Le circuit complet est, de façon plus appropriée, formé par deux circuits identiques: un circuit, formé par des transistors MST2, MST4, MST6, MST8, MST10, MST12 et MST14, commande le courant de repos dans l'étage de sortieI tandis que l'autre circuit, formé par des transistors MST1, MST3, MST5, MST7, MST9, MST11 et MST13, commande le

courant de repos dans l'étage de sortie II.

Si, par dimensionnement, on fait en sorte que MST8 = MST10 = 2 x MST14 (et de façon similaire MST7 = MST9 = 2 x MST13) et si le potentiel de drain de M30 (M31), qui coincide avec le potentiel de grille de M36 (M37) et est responsable du courant kI0 traversant les transistors de sortie, est égal au potentiel de drain de M16 (M17), alors un courant de même intensité parcourt les deux branches de MST8 (MST7) et de MST14 (MST13) lorsque le circuit série comprenant MST8 (MST7) et MST10 (MST9) est équivalent à un transistor ayant les mêmes dimensions que MST14 (MST13). Le courant de MST8 (MST7) circule entièrement dans M22 (M23) par l'intermédiaire de MST4 (MST3), ce qui augmente le courant de repos de ce dernier, et, bien entendu, se reflétera dans M24 (M25), ce courant supplémentaire pénétrant dans la branche de MST14 (MST13) sans traverser MST2 (MST1). De cette façon, le potentiel de drain de M24 (M25) est égal au potentiel de drain de M22 (M23) qui coincide avec le potentiel de grille de M38 (M39) et confirme par conséquent, le courant kI0 traversant l'étage de sortie I (II). Si, pour une raison quelconque (inégalité de seuil, différence de caractéristique, etc.), le potentiel de drain de M30 (M31) est, par exemple, supérieur au potentiel de drain de M16 (M17), alors le courant de MST8 (MST7) sera plus important que celui de

MST14 (MST13).

Le courant de MST8 (MST7) circulera toujours entièrement à travers M22 (M23), traversera toujours MST4 (MST3) et se reflétera dans M24 (M25), mais, maintenant du fait qu'il ne peut plus s'écouler entièrement à travers la branche de MST14 (MST13), une partie circule dans MST2 (MST1), ce qui élève le potentiel de drain de M24 (M25) par rapport au potentiel de drain de M22 (M23), c'est-à-dire que le potentiel de grille de M38 (M39) s'élève en réduisant le courant de

repos de sortie.

En d'autres termes, le fait que le drain de M30 (M31), qui coincide avec la grille M36 (M37), se trouvait à un potentiel supérieur à celui du drain de M16 (M17), aurait dû entratner un courant de sortie d'une valeur beaucoup plus importante que la valeur nominale kI0 mais le circuit de commande permet, conformément à la

façon d'opérer décrite, de rétablir la valeur correcte kIo0.

Uniquement à des fins d'illustration de l'explication du fonction-

nement du circuit de commande, on va supposer qu'il existe "un manque d'adaption" entre les paires de transistors M30 (M31) et M16 (M17), mais le circuit de commande agit de la même façon aussi en présence de n'importe quelle autre condition de manque d'adaptation de

n'importe quel transistor de l'amplificateur opérationnel.

Une caractéristique du circuit de commande de courant de repos, réside dans le fait que ce circuit intervient uniquement et

exclusivement en l'absence d'un signal aux entrées de l'amplifi-

cateur; en fait la présence d'un signal aux entrées des amplifica-

teurs (VIN # 0) rend inactive la boucle de stabilisation de courant de repos, ce qui permet à l'étage de sortie d'appliquer la totalité

de la tension aux bornes de la charge.

Un mode de réalisation préféré du circuit de commande en mode commun de sortie est représenté dans le schéma de montage de la figure 8. Ce circuit est formé par: un condensateur "permanent" (CMCP) monté entre la grille du transistor M2 de l'étage d'entrée

différentiel de la figure 4 et une tension de référence (correspon-

dant dans l'exemple représenté au potentiel de la masse); un condensateur commuté (CMCSP) relié, sur un de ses côtés, entre la grille du transistor M2 et une tension deréférence VBIAS2 et, sur son autre c6té, à la même tension de référence que celle à laquelle est reliée le condensateur continu CMCP; un condensateur permanent (CMCN1) monté entre la borne de sortie positive VOUT+ et la grille du transistor M3 de l'étage d'entrée de la figure 4; un condensateur permanent (CMCN2) monté entre la borne de sortie négative VOUT- de l'amplificateur et la grille du transistor M3; un condensateur communté (CMCSN1), dont une des bornes est commutée alternativement de la borne de sortie VOUT+ à une tension de référence (correspondant dans l'exemple représenté au potentiel de la masse), l'autre borne de ce condensateur étant commutée alternativement de la grille du transistor M3 à la tension de référence VBIAS2; et un condensateur commute (CMCSN2) dont une des bornes est commutée alternativement de la borne de sortie V0UT- à une tension de référence (correspondant dans l'exemple représenté au potentiel de la masse), l'autre borne de ce condensateur commuté étant commutée alternativement entre la

grille du transistor M3 et la tension de référence VBIAS2.

Les condensateurs mentionnés ci-dessus présentent les rapports de capacité indiqués ci-après:

CMCSN1 = CMCSN2

CMCN1 = CMCN2

CMCSP = 2 x CMCSN1 = 2 x CMCSN2 CMCP = 2 x CMCN1 = 2 x CMCN2 Les commutateurs utilisés pour effectuer les commutations nécessaires sont représentés dans 'le schéma de montage de la figure 8 et, pour chacun d'eux, les signaux d'horloge déterminant la condition de faible résistance des commutateurs à transistors de canal n sont représentés par 01 et 02 et inversement par O1 et e2 pour les interrupteurs à canal p. Ces signaux de commutation 0 et leur inverse 0 sont engendrés de façon appropriée à l'aide d'un générateur de signal d'horloge et ces

signaux doivent être du type sans chevauchement.

Le fonctionnement d'un tel circuit de commande d'échantillonnage du mode commun se comprend facilement. Le condensateur CMCSP, en continuant d'être commuté de VBIAS2 à la grille de M2, charge le

condensateur CMCP jusqu'à une tension continue égale à VBIAS2.

CMCSN1 et CMCSN2, en continuant d'être commutés, chargent CMCN1 et CMCN2, respectivement, jusqu'à une tension continue égale à la différence entre une tension de référence (correspondant dans

l'exemple représenté au potentiel de la masse) et VBIAS2.

La grille de M2 se trouvant maintenant au potentiel de VBIAS2' la seule condition d'équilibre d'un tel circuit est que la grille de M3 se trouve aussi à un potentiel égal à VBIAS2 etque, par conséquent, l'autre borne des condensateurs CMCNlet CMCN2 se trouve aussi à un potentiel égal au potentiel de référence (qui, dans

l'exemple représenté, correspond au potentiel de masse).

Naturellement, d'autres types connus de circuit de commande pour mode commun, fonctionnant d'une manière échantillonnée ou d'une manière continue, peuvent aussi être utilisés dans l'amplificateur

opérationnel de la présente invention.

Fonctionnement de l'amplificateur en présence d'un signal d'entrée (VIN # 0)

La présence d'un signal couplé aux bornes d'entrée différen-

tielles de l'amplificateur opérationnel est détectée comme un déséquilibre des courants traversant les transistors M4, M5, M6 et M7 d'étage d'entrée et, par conséquent, également des courants sortant

des noeuds (1), (2), (3) et (4).

En supposant, en fait, que la borne d'entrée (+) soit plus positive que la borne d'entrée (-), les courants traversant les transistors M7 et M4 augmentent tandis que les courants traversant les transistors M6 et M5 diminuent et, par conséquent, les courants en direction de (3) et (2) augmentent et les courants en direction de

(1) et (4) diminuent.

Le déséquilibre parmi les courants est égal au produit du niveau du signal d'entrée par la transconductance ou pente de l'étage

différentiel d'entrée de l'amplificateur.

Ce déséquilibre de courant, après avoir été reflété, est finalement détecté aux noeuds indiqués par (5), (6), (7) et (8) comme

un déséquilibre de tension.

Dans l'exemple particulier décrit ci-dessus, le potentiel des noeuds (5) et (8) tombe tandis que le potentiel des noeuds (6) et (7) s'élève. Le déséquilibre de tension de ces noeuds est égal au déséquilibre de courant multiplié par l'impédance vue depuis ces

noeuds, cette impédance étant considérablement élevée.

Les étages de sortie de l'amplificateur détectent ce déséqui-

libre de tension des noeuds (5), (6), (7) et (8) et le convertit en un déséquilibre de courant égal audit déséquilibre de tension multiplié par la transconductance ou pente relative des étages de sortie. Ici encore, pour le cas décrit ci-dessus, le courant traversant les transistors M37 et M38 augmente tandis que le courant traversant les transistors M36 et M39 diminue et cette différence de courant

entre M36 et M38 est délivrée à la charge extérieure de l'amplifica-

teur tandis que la différence de courant entre les transistors M37 et M39 est prélevée à la charge extérieure, en faisant apparaître ainsi un signal positif dans le premier cas et un signal négatif dans le

second cas aux bornes de la charge extérieure.

Naturellement, le technicien expérimenté comprendra clairement

qu'une telle description du comportement en présence d'un signal à

l'entrée de l'amplificateur opérationnel demeure valable pour les

faibles fréquences o les effets capacitifs peuvent être négligés.

Bien entendu, aux fréquences élevées, il faut tenir compte de ces

effets capacitifs et, par conséquent, la description du fonction-

nement de l'amplificateur n'est plus aussi simple bien qu'étant facilement analysable par un technicien expérimenté. De toute façon, la compensation locale dans les deux étages de sortie, réalisée au moyen des condensateurs CC1, CC2, CC3 et CC4, est capable d'assurer une stabilité suffisante, nécessaire pour un fonctionnement correct de l'amplificateur opérationnel quand ce dernier est pourvu d'une rétroaction appropriée qui dépend de la fonction que l'amplificateur

opérationnel est appelé à remplir.

L'amplificateur opérationnel entièrement différentiel faisant l'objet de la présente invention est réalisé entièrement selon une

technique CMOS, c'est-à-dire avec des transistors MOS complémen-

taires, et peut par conséquent être facilement intégré dans les systèmes analogiques/numériques complexes modernes. De plus, en tant qu'amplificateur opérationnel individuel complet, c'est-à-dire en tant que dispositif intégré à fins multiples, l'amplificateur de l'invention est extrêmement avantageux dans des applications o la commande d'un charge d'une manière équilibrée est préférable ou nécessaire. L'amplificateur de l'invention offre toute une série d'avantages importants par rapport à l'amplificateur opérationnel à sortie unique plus classique de la technique antérieure, à savoir: 1) l'amplificateur est entièrement différentiel et offre de ce fait tous les avantages d'une structure symétrique, comme déjà souligné; 2) l'amplificateur peut commander des charges équilibrées sans la nécessité d'un amplificateur supplémentaire (idéal) pour inverser le signal d'entrée; 3) l'amplificateur de l'invention peut être utilisé également comme un amplificateur à sortie unique utilisant l'une ou l'autre de

ses deux bornes de sortie sans que cela entraine une détériora-

tion des caractéristiques de l'amplificateur; 4) l'excursion de tension du signal de sortie peut être égale aux tensions d'alimentation VDD et VsS; ) il n'y a aucune limitation notable au courant délivré à la charge extérieure car la différence entre le potentiel de grille et le potentiel de source des transistors des deux étages de sortie peut être très importante; 6) l'impédance de sortie est relativement faible car les deux étages de sortie sont compensés localement; ils sont par conséquent capables de commander des charges résistives atteignant 100 ohms et des charges capacitives atteignant 400 pF

sans détérioration des caractéristiques de stabilité.

On peut aussi réaliser l'amplificateur de puissance opérationnel intégré CMOS de la présente invention, illustré par les schémas de montage des figures 4, 5, 6, 7 et 8 en interchangeant les polarités

par modification appropriée des dimensions des transistors.

En général, bien que l'invention ait été décrite en référence à un mode de réalisation particulier de celle-ci, il est bien entendu que des variantes ou des modifications peuvent y être apportées dans

le cadre de la présente invention.

Claims (2)

REVENDICATIONS

1. Amplificateur de puissance opérationnel CMOS entièrement différentiel pouvant fonctionner de manière à produire des signaux à deux bornes de sortie différentielles en fonction d'un signal appliqué à deux bornes d'entrée différentielles, caractérisé par le fait qu'il comprend: un étage différentiel d'entrée, comportant un premier noeud d'entrée constituant une des bornes d'entrée de l'amplificateur et un second noeud d'entrée constituant l'autre borne d'entrée de l'amplificateur, cet étage pouvant fonctionner de manière à produire des signaux de sortie différentiels à ces deux paires de bornes de sortie différentielles en fonction dudit signal appliqué auxdites bornes d'entrée de l'amplificateur; des premier et second étages d'amplification, comportant chacun deux bornes d'entrée différentielles couplées à l'une desdites paires de bornes de sortie différentielles dudit étage différentiel d'entrée pour produire des signaux de sortie différentiels à une paire de bornes de sortie différentielles correspondantes; des premier et second étages de sortie, comportant chacun deux bornes d'entrée différentielles couplées à l'une desdites paires de bornes différentielles de l'un des deux étages d'amplification pour produire un signal de sortie à l'une desdites bornes de sortie différentielles de l'amplificateur en fonction desdits signaux de sortie différentiels de cet étage d'amplification; un circuit de commande pour commander le courant continu de polarisation traversant, dans des conditions de repos, lesdits étages de sortie, ce circuit étant sensible aux déséquilibres des potentiels de repos desdits étages d'amplification et pouvant contrecarrer les effets de ces déséquilibres en produisant des variations appropriées des potentiels de repos auxdites bornes d'entrée différentielles des deux étages de sortie lorsqu'aucun signal est appliqué aux bornes d'entrée de l'amplificateur; et un moyen pour commander la tension de l'amplificateur en mode

commun de sortie.

2. Amplificateur selon la revendication 1, caractérisé par le fait que chacun des étages de sortie est pourvu d'une rétroaction

locale de compensation capacitive.