FR2582135A1 - Circuit de precharge pour lignes de mot d'un dispositif de memoire, en particulier a cellules programmables - Google Patents
Circuit de precharge pour lignes de mot d'un dispositif de memoire, en particulier a cellules programmables Download PDFInfo
- Publication number
- FR2582135A1 FR2582135A1 FR8606928A FR8606928A FR2582135A1 FR 2582135 A1 FR2582135 A1 FR 2582135A1 FR 8606928 A FR8606928 A FR 8606928A FR 8606928 A FR8606928 A FR 8606928A FR 2582135 A1 FR2582135 A1 FR 2582135A1
- Authority
- FR
- France
- Prior art keywords
- memory
- word line
- voltage
- cells
- word lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
Abstract
UN DIVISEUR DE TENSION T1, T3 INTERPOSE ENTRE UNE BORNE D'ALIMENTATION ET LA MASSE ET POSSEDANT UN NOEUD INTERMEDIAIRE CONNECTE A LA LIGNE DE MOT WL ASSURE A CETTE DERNIERE UNE TENSION DE PRECHARGE D'UNE VALEUR INFERIEURE A LA TENSION D'ALIMENTATION. UN TRANSISTOR DE PRECHARGE T3 INCLUS DANS LEDIT DIVISEUR DE TENSION POSSEDE DES CARACTERISTIQUES ELECTRIQUES ET GEOMETRIQUES ANALOGUES A CELLES DES CELLULES DE LA MEMOIRE C1,.. CN DE MANIERE A ADAPTER LA TENSION DE PRECHARGE AUX CARACTERISTIQUES DE CELLULES.
Description
La présente invention concerne un circuit de précharge pour lignes de mot
d'un dispositif de mémoire, en particulier à
cellules programmables.
Il est connu que, dans les mémoires programmables à haute densité, une partie importante du temps nécessaire pour la lecture est utilisée pour porter la ligne de mot sélectionnée à un niveau permettant à la cellule de mémoire intéressée de conduire
éventuellement un courant suffisant pour faire sauter l'amplifica-
teur de lecture.
Ceci est principalement dû au temps de propagation
important des signaux le long de la ligne de mot intéressée, la-
quelle se caractérise par une résistance et une capacité associées notables, surtout si la matière utilisée pour la ligne de mot est
le silicium polycristallin.
En particulier, dure longtemps le temps d'accès déterminé par le signal de validation qui fait passer le dispositif de mémoire d'un état d'attente, dans lequel tous les circuits du dispositif sont invalidés, à un état de fonctionnement approprié
pour la lecture d'une donnée.
Pour diminuer le temps d'accès aux cellules de mémoire, en particulier à la sortie d'un état d'attente, on a imaginé de précharger toutes les lignes de mot à la tension d'alimentation (Vcc) de la mémoire pendant les phases d'attente, tandis que, dans les phases de lecture, toutes les lignes de mot, à l'exception de celle qui est adressée (qui conserve la tension de régime de niveau haut) sont mises à la masse. Dans ce cas, avant de pouvoir obtenir une lecture correcte, il faut que toutes les lignes de mot, sauf celle
qui est sélectionnée, soient ramenées à une valeur de tension infé-
rieure au seuil d'une cellule vierge.
Cette solution, qui est acceptable pour de nombreuses applications, présente certains inconvénients, spécialement si elle est appliquée à des mémoires à haute densité: - le courant transitoire associé à la commutation de toutes les lignes de mot peut introduire un bruit sur les lignes d'alimentation à la masse; - la capacité qui couple le substrat du dispositif de mémoire et les lignes de mot a pour effet que la tension du substrat s'abaisse pendant la commutation, avec pour résultat que tous Les noeuds couplés au substrat subissent une perturbation plus ou moins grave; - la résistance du substrat constitue une contribution
appréciable au temps de décharge des lignes de mot lorsque ces der-
nières commutent toutes ensemble; elles peuvent en effet être consi-
dérées schématiquement comme un circuit RC, dans lequel R est égal à l'ensemble des résistances des bandes de silicium polycristallin
constituant les lignes de mot branchées en parallèle, plus la résis-
tance du substrat et du contact substrat-masse, et C est la somme des capacités de toutes les lignes de mot par rapport au substrat, de sorte que, étant données les valeurs de capacité qui interviennent (0,5 nF), la résistance du substrat ne peut évidemment pas être négligée; - le couplage capacitif de toutes les lignes de mot et de la bande de dopage N qui constitue une ligne de bit porte cette dernière à un potentiel négatif par rapport à la masse pendant la sortie de la phase d'attente; la jonction N-P (substrat) peut ainsi se trouver polarisée correctement, en déterminant l'injection de porteurs minoritaires dans le substrat, ce qui entraîne le risque de mettre en conduction les bipolaires parasites formés par une ligne de bit (N), le substrat (T) et les éventuelles jonctions N
voisines.
Ces inconvénients ont incité certains constructeurs à se dispenser de la précharge des lignes de mot, en renonçant aux
avantages-de réduction du temps d'accès qui en résulterait.
Le but de l'invention est de réaliser un circuit de précharge de lignes de mot pour mémoires à cellules programmables, pouvant aussi être étendu à d'autres types de mémoire, qui permette d'obtenir les avantages de la précharge, relatifs à la vitesse d'accès, tout en réduisant au minimum les effets négatifs mentionnés
plus haut.
Selon l'invention, ce but a été atteint à l'aide d'un circuit de précharge, caractérisé en ce qu'il comprend, pour chaque ligne de mot de la mémoire, un diviseur de tension interposé entre une borne d'alimentation des cellules de mémoire et la masse et possédant un noeud intermédiaire qui est connecté à ladite ligne de mot, ledit diviseur de tension comprenant, entre ledit noeud intermédiaire et la masse, un transistor de précharge ayant des caractéristiques électriques et géométriques analogues à celles
des cellules de mémoire.
En d'autres termes, la présente invention prévoit
de fournir aux lignes de mot de la mémoire une tension de pré-
charge de valeur réduite qui permette de limiter le temps d'accès des signaux, en évitant par ailleurs les inconvénients qui sont
actuellement liés aux dispositifs à précharge.
En même temps, l'utilisation d'un diviseur de tension à transistor de précharge possédant des caractéristiques analogues à celles des cellules de mémoire évite les éventuelles imprécisions et incertitudes de la détermination de la tension optimale de précharge, qui, autrement, se produiraient en raison de la large
plage des variations des caractéristiques de cellules.
D'autres caractéristiques et avantages de l'invention
apparaîtront au cours de la description suivante d'un exemple de
réalisation, donnée en relation avec la figure unique annexée, qui montre les détails du circuit de précharge associé à une ligne de
mot d'une mémoire à matrice de cellules programmables.
Comme on peut le voir en se reportant à la figure unique, C1,... Cn désignent les cellules de mémoire associées à une même ligne de mot WL, dont chacune peut être alimentée par une
tension V via une ligne de bit correspondante BL1,... BLn.
La ligne de mot WL constitue le noeud intermédiaire d'un diviseur de tension composé d'un transistor de charge T1 et d'un transistor de précharge T3, le premier étant interposé entre une borne d'alimentation mise à la tension Vcc et la ligne de mot, et le deuxième étant interposé entre la même ligne de mot et la
masse. Le transistor T3 est choisi de manière à avoir des caracté-
ristiques électriques et géométriques analogues à celles des cel-
lules Cl,... Cn de la mémoire.
Un transistor de transfert T2 piloté par un signal de validation S est associé à la ligne de mot WL dans le but d'exclure
le transistor T3 pendant les cycles actifs de la mémoire.
De cette façon, lorsque le dispositif de mémoire est dans L'état d'attente, la ligne de mot WL est préchargée à une tension intermédiaire entre Vcc et O, qui assure une haute vitesse d'accès des signaux sans donner lieu aux inconvénients qui, autrement, se produiraient en raison de la forte tension de précharge. La tension de précharge est choisie de manière à être la tension minimale indispensable pour faire conduire un courant suffisant à une
cellule vierge.
Le transistor T3, qui a les mêmes caractéristiques que
les cellules de mémoire, permet d'autre part à la tension de pré-
charge de varier en fonction des paramètres qui influent sur la transconductance des cellules. Si la transconductance augmente, celle du transistor T3 augmente également et, par conséquent, la
tension de précharge diminue, et inversement.
En outre, le diviseur de tension T1, T3 diminue la dépendance de la tension de précharge vis-à-vis des variations de
la tension d'alimentation.
Le transistor T2 sert à séparer la ligne de mot du circuit de précharge pendant les cycles actifs. IL est commandé, ainsi qu'on l'a déjà dit, par le signal de validation S de la puce
de mémoire.
IL est à remarquer que la résistance de la ligne de mot a pour effet que la tension de précharge n'est pas uniforme sur toute la ligne de mot. Toutefois, du fait des faibles courants mis
en jeu, la différence est négligeable.
Il est finalement à remarquer que le circuit de pré-
charge selon l'invention s'adapte à tous les types d'amplificateurs de lecture utilisés pour la lecture des données mémorisées, mais
qu'il est particulièrement bien approprié dans ceux du type diffé-
rentiel, dans lesquels le courant de la cellule de mémoire est comparé au courant d'une cellule de référence. Généralement, on alimente en fait les électrodes de commande des deux cellules par la même ligne de mot en raison de considérations de symétrie, de sorte que, avec ce circuit, les deux cellules sont préchargées
exactement à la même tension, ce qui améliore la réponse de l'ampli-
ficateur de lecture.
Bien entendu, diverses modifications pourront être apportées par l'homme de l'art au circuit qui vient d'être décrit uniquement à titre d'exemple non limitatif sans sortir du cadre
de l'invention.
Claims (3)
- R E V E N D I C A T I O NS-1 - Circuit de précharge pour lignes de mot d'un dis-positif de mémoire, en particulier à cellules programmables, caracté-risé en ce qu'il comprend, pour chaque ligne de mot (WL) de la mémoire, un diviseur de tension (T1, T3) interposé entre une borne d'alimen- tation des cellules de mémoire (C1,... Cn) et la masse et possédant un noeud intermédiaire connecté à ladite ligne de mot (WL), leditdiviseur de tension (T1, T3) comprenant, entre ledit noeud intermé-diaire et la masse, un transistor de précharge (T3) possédant des caractéristiques électriques et géométriques analogues à celles descellules de mémoire (C1,... Cn).
- 2 - Circuit de précharge selon la revendicaiton 1, caractérisé en ce que ledit diviseur de tension (T1, T3) comprend également un transistor de charge (T1) interposé entre ladite borned'alimentation et ledit noeud intermédiaire.
- 3 - Circuit de précharge selon la revendication 1,caractérisé en ce qu'il comprend un transistor de transfert (T2) asso-cié à ladite ligne de mot (WL) et commandé par un signal de valida-tion de la mémoire pour désactiver ledit transistor de précharge (T3)pendant les cycles actifs de la mémoire.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT8520688A IT1214607B (it) | 1985-05-14 | 1985-05-14 | Circuito di precarica per linee di riga di un sistema di memoria, in particolare a celle programmabili. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2582135A1 true FR2582135A1 (fr) | 1986-11-21 |
| FR2582135B1 FR2582135B1 (fr) | 1992-08-14 |
Family
ID=11170590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR868606928A Expired - Lifetime FR2582135B1 (fr) | 1985-05-14 | 1986-05-14 | Circuit de precharge pour lignes de mot d'un dispositif de memoire, en particulier a cellules programmables |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4847811A (fr) |
| JP (1) | JPH0766673B2 (fr) |
| DE (1) | DE3615310C2 (fr) |
| FR (1) | FR2582135B1 (fr) |
| GB (1) | GB2175168B (fr) |
| IT (1) | IT1214607B (fr) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5003467A (en) * | 1987-05-01 | 1991-03-26 | Digital Equipment Corporation | Node adapted for backplane bus with default control |
| EP0357667B1 (fr) * | 1987-05-01 | 1993-07-21 | Digital Equipment Corporation | Noeud pour bus de fond de panier |
| DE3883692T2 (de) * | 1987-05-01 | 1994-02-03 | Digital Equipment Corp | Rückwandplatinenbus. |
| KR930000869B1 (ko) * | 1989-11-30 | 1993-02-08 | 삼성전자 주식회사 | 페이지 소거 가능한 플래쉬형 이이피롬 장치 |
| KR940005688B1 (ko) * | 1991-09-05 | 1994-06-22 | 삼성전자 주식회사 | 메모리 소자에 있어서 데이터 라인의 프리챠아지 자동 검사 장치 |
| KR100725980B1 (ko) | 2005-07-23 | 2007-06-08 | 삼성전자주식회사 | 비휘발성 메모리에 저장된 데이터를 독출하는 속도를개선할 수 있는 반도체 장치와 그 개선방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57100686A (en) * | 1980-12-12 | 1982-06-22 | Toshiba Corp | Nonvolatile semiconductor memory |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5399736A (en) * | 1977-02-10 | 1978-08-31 | Toshiba Corp | Semiconductor memory unit |
| US4208730A (en) * | 1978-08-07 | 1980-06-17 | Rca Corporation | Precharge circuit for memory array |
| US4289982A (en) * | 1979-06-28 | 1981-09-15 | Motorola, Inc. | Apparatus for programming a dynamic EPROM |
| JPS5778695A (en) * | 1980-10-29 | 1982-05-17 | Toshiba Corp | Semiconductor storage device |
| JPH0746515B2 (ja) * | 1984-12-28 | 1995-05-17 | 日本電気株式会社 | デコ−ダ回路 |
| US4638459A (en) * | 1985-01-31 | 1987-01-20 | Standard Microsystems Corp. | Virtual ground read only memory |
-
1985
- 1985-05-14 IT IT8520688A patent/IT1214607B/it active
-
1986
- 1986-05-06 DE DE3615310A patent/DE3615310C2/de not_active Expired - Fee Related
- 1986-05-08 GB GB8611204A patent/GB2175168B/en not_active Expired
- 1986-05-13 JP JP10782386A patent/JPH0766673B2/ja not_active Expired - Fee Related
- 1986-05-14 FR FR868606928A patent/FR2582135B1/fr not_active Expired - Lifetime
-
1988
- 1988-01-13 US US07/144,696 patent/US4847811A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57100686A (en) * | 1980-12-12 | 1982-06-22 | Toshiba Corp | Nonvolatile semiconductor memory |
Non-Patent Citations (4)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 14, no. 1, juin 1971, page 241, New York, US; T.L. PALFI: "Regulation circuit for semiconductor memory" * |
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 25, no. 3B, août 1982, pages 1735-1736, New York, US; L.M. TERMAN: "Cross-coupled word line clamping circuit" * |
| MOTOROLA TECHNICAL DEVELOPMENTS, vol. 2, janvier 1982, pages 42-43, Motorola, Inc., Schaumburg, Illinois, US; C. KUO: "A high speed power-down decoder circuit" * |
| PATENT ABSTRACTS OF JAPAN, vol. 6, no. 188 (P-144)[1066], 28 septembre 1982; & JP-A-57 100 686 (TOKYO SHIBAURA DENKI K.K.) 22-06-1982 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61260496A (ja) | 1986-11-18 |
| IT1214607B (it) | 1990-01-18 |
| GB2175168A (en) | 1986-11-19 |
| FR2582135B1 (fr) | 1992-08-14 |
| GB2175168B (en) | 1989-07-05 |
| JPH0766673B2 (ja) | 1995-07-19 |
| US4847811A (en) | 1989-07-11 |
| DE3615310A1 (de) | 1986-11-20 |
| GB8611204D0 (en) | 1986-06-18 |
| IT8520688A0 (it) | 1985-05-14 |
| DE3615310C2 (de) | 1995-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2524714A1 (fr) | Transistor a couche mince | |
| EP1533815A2 (fr) | 3d rram | |
| EP0585150B1 (fr) | Circuit de lecture pour mémoire, avec précharge et équilibrage avant lecture | |
| FR2799874A1 (fr) | Dispositif de memoire a semiconducteur | |
| FR2485242A1 (fr) | Matrice d'elements de memoire semi-conducteurs | |
| FR2610135A1 (fr) | Memoire a semiconducteurs a lignes de donnees differentielles | |
| FR2957449A1 (fr) | Micro-amplificateur de lecture pour memoire | |
| EP0080395B1 (fr) | Bascule bistable à stockage non volatil et à repositionnement dynamique | |
| EP3010022A1 (fr) | Cellule memoire a transistors de lecture de type tfet et mosfet | |
| FR2894708A1 (fr) | Memoire a cellule memoire a transistor mos a corps isole | |
| EP0500461B1 (fr) | Dispositif de détection de l'état logique d'un composant dont l'impédance varie suivant cet état | |
| FR2705821A1 (fr) | Mémoire dynamique. | |
| FR2582135A1 (fr) | Circuit de precharge pour lignes de mot d'un dispositif de memoire, en particulier a cellules programmables | |
| FR3025647A1 (fr) | Dispositif et procede d'ecriture de donnees dans une memoire resistive | |
| FR2801419A1 (fr) | Procede et dispositif de lecture pour memoire en circuit integre | |
| FR2735922A1 (fr) | Circuit generateur de tension negative du type pompe de charge | |
| FR2738424A1 (fr) | Interrupteur analogique basse tension | |
| FR2775382A1 (fr) | Procede de controle du rafraichissement d'un plan memoire d'un dispositif de memoire vive dynamique, et dispositif de memoire vive correspondant | |
| EP0233383B1 (fr) | Circuit décodeur pour mémoire RAM statique | |
| EP3382709B1 (fr) | Cellule mémoire sram | |
| EP2977988B1 (fr) | Mémoire non volatile à résistance programmable | |
| FR2793064A1 (fr) | Memoire a courant de fuite reduit | |
| EP0883134B1 (fr) | Circuit intégré à mémoire non volatile électriquement programmable avec registre de configuration d'options | |
| EP0733973B1 (fr) | Détecteur de cohérence d'informations contenues dans un circuit intégré | |
| FR2878067A1 (fr) | Dispositif de lecture faible tension notamment pour memoire mram |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| D6 | Patent endorsed licences of rights | ||
| ST | Notification of lapse |