FR2563657A1 - Element capteur d'images a semi-conducteurs et analyseur d'images qui comporte cet element - Google Patents
Element capteur d'images a semi-conducteurs et analyseur d'images qui comporte cet element Download PDFInfo
- Publication number
- FR2563657A1 FR2563657A1 FR8504687A FR8504687A FR2563657A1 FR 2563657 A1 FR2563657 A1 FR 2563657A1 FR 8504687 A FR8504687 A FR 8504687A FR 8504687 A FR8504687 A FR 8504687A FR 2563657 A1 FR2563657 A1 FR 2563657A1
- Authority
- FR
- France
- Prior art keywords
- region
- gate
- source
- drain
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 105
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 230000003068 static effect Effects 0.000 claims description 48
- 230000006698 induction Effects 0.000 claims description 47
- 238000002955 isolation Methods 0.000 claims description 41
- 238000003860 storage Methods 0.000 claims description 32
- 230000002441 reversible effect Effects 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 12
- 239000011810 insulating material Substances 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 8
- 239000007787 solid Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 238000010791 quenching Methods 0.000 claims description 2
- 150000001768 cations Chemical class 0.000 claims 1
- 230000000171 quenching effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 26
- 239000004020 conductor Substances 0.000 description 24
- 238000006243 chemical reaction Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 10
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 10
- 230000003321 amplification Effects 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 238000009413 insulation Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 230000001939 inductive effect Effects 0.000 description 5
- 238000010187 selection method Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000000284 resting effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012549 training Methods 0.000 description 2
- XUHRVZXFBWDCFB-QRTDKPMLSA-N (3R)-4-[[(3S,6S,9S,12R,15S,18R,21R,24R,27R,28R)-12-(3-amino-3-oxopropyl)-6-[(2S)-butan-2-yl]-3-(2-carboxyethyl)-18-(hydroxymethyl)-28-methyl-9,15,21,24-tetrakis(2-methylpropyl)-2,5,8,11,14,17,20,23,26-nonaoxo-1-oxa-4,7,10,13,16,19,22,25-octazacyclooctacos-27-yl]amino]-3-[[(2R)-2-[[(3S)-3-hydroxydecanoyl]amino]-4-methylpentanoyl]amino]-4-oxobutanoic acid Chemical compound CCCCCCC[C@H](O)CC(=O)N[C@H](CC(C)C)C(=O)N[C@H](CC(O)=O)C(=O)N[C@@H]1[C@@H](C)OC(=O)[C@H](CCC(O)=O)NC(=O)[C@@H](NC(=O)[C@H](CC(C)C)NC(=O)[C@@H](CCC(N)=O)NC(=O)[C@H](CC(C)C)NC(=O)[C@@H](CO)NC(=O)[C@@H](CC(C)C)NC(=O)[C@@H](CC(C)C)NC1=O)[C@@H](C)CC XUHRVZXFBWDCFB-QRTDKPMLSA-N 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 102000008068 Tensins Human genes 0.000 description 1
- 108010088950 Tensins Proteins 0.000 description 1
- 241000358324 Viverricula indica Species 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010411 cooking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000015607 signal release Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14679—Junction field effect transistor [JFET] imagers; static induction transistor [SIT] imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
L'INVENTION CONCERNE UN ELEMENT CAPTEUR D'IMAGES A SEMI-CONDUCTEURS ET UN ANALYSEUR D'IMAGES QUI COMPORTE CET ELEMENT. L'ELEMENT CAPTEUR COMPORTE UNE REGION DE SOURCE 24 ET UNE REGION DE DRAIN 25 A LA SURFACE D'UNE COUCHE SEMI-CONDUCTRICE 23 FORMEE SUR UN SUBSTRAT SEMI-CONDUCTEUR 22 ET UNE REGION DE GRILLE 29 QUI EMMAGASINE DE LA LUMIERE, ENTOURANT COMPLETEMENT L'UNE AU MOINS DE LA REGION DE SOURCE ET DE LA REGION DE DRAIN. L'INVENTION S'APPLIQUE NOTAMMENT A DES CAMERAS DE TELEVISION.
Description
La présente invention concerne un analyseur d'images à semi-conducteurs
utilisant un transistor à induction
statique comme élément capteur d'images.
Les dispositifs à transfert de charge, comme des dispositifs à déplacement de charge, à couplage de
charge, etc.. ou des transistors à métal-oxyde semi-
conducteurs (MOS) ont été proposés comme capteurs d'images à semiconducteurs pour des caméras vidéo, des appareils
de fac simile, etc.. Mais ces capteurs d'images à semi-
conducteurs présentent différents inconvénients comme une fuite de charge pendant l'opération de transfert
de charge et une faible sensibilité de détection de lumière.
Tout récemment, dans le but d'éliminer les inconvé-
nients mentionnés ci-dessus, un analyseur d'images à semi-conducteurs comportant des transistors à induction statique a été proposé. Le transistor à induction statique est un type de photo-transistor remplissant à la fois une fonction de conversion photoélectrique et une fonction d'emmagasinage de charge photoélectrique et il présente divers avantages comme une haute impédance d'entrée, une grande vitesse, une propriété de non-saturation, de faible bruit, de faible puissance consommée, etc... comparativement à un transistor à effet de champ ou à un transistor à jonction. Par conséquent, si un transistor à induction statique est utilisé comme élément capteur d'images à semi-conducteurs, il est possible de réaliser un analyseur d'images semi-conducteurs de haute sensiblité, grande vitesse de réponse et de large
plage dynamique.
Un tel analyseur d'images a été décrit dans la demande de brevet européen n 839 000 59.3 publiée le
28 décembre 1983 sous le numéro 0096725.
La figure 1 est une coupe d'un mode de réalisation
d'un transistor à induction statique constituant un élé-
ment d'images d'un analyseur d'images à semi-conducteurs
connu. Dans ce mode de réalisation, un transistor à induc-
tion statique 1 a une structure de type verticale dans laquelle une région de drain est constituée par un substrat 2 de type N+ et une région de source constituée par une région 4 de n formées dans une couche épitaxiale 3 de type N qui est formée sur le substrat de type N et
qui constitue une région de canal. Dans la couche épita-
xiale 3, est en outre formée une région 5 de grille d'em-
magasinage de signal de type P+ entourant la région de source de type N+ et sur la région de grille 5 est formée une électrode 7 par l'intermédiaire d'une pellicule isolante 6. De cette manière, une électrode de grille de structure
dite MIS consiste en une électrode métallique, une pelli-
cule isolante et une région de grille en semi-conducteurs.
En outre, la concentration d'impuretés de la couche épi-
taxiale 3 de type N constitue la région de canal et est établie à un niveau suffisamment bas pour que la région de canal soit appauvrie même si la polarisation appliquée à l'électrode de grille 7 est nulle, de manière qu'une tension de pincement due à une haute barrière
de potentiel peut être.obtenue.
Le fonctionnement du transistor à. induction statique 1 décrit ci-dessus sera maintenant expliqué. Quand de la lumière est incidente sur la région de canal 3 et la région de grille sous la condition que la polarisation ne soit pas appliquée entre le drain et la source, des trous de paires d'électrons-trous qui y sont formés sont emmagasinés dans la région de grille 5 et des électrons
sont déchargés à la masse depuis la région de drain 2.
Les trous emmagasinés dans la région de grille 5 en réponse à la lumière incidente augmentent le potentiel de la région de grille 5 et diminuent la barrière de potentiel de la région de canal 3 en fonction de l'intensité de la lumière incidente. Si la tension de polarisation est appliquée entre le drain et la source et si également
une tension de polarisation directe est appliquée à l'élec-
trode de grille 7, un courant circule entre le drain
et la source en fonction de la quantité des trous emmaga-
sinés dans la région de grille 5 et par conséquent, une amplitude de sortie en fonction de l'intensité de lumière incidente peut être obtenue. L'amplification de lumière S est décrite de la manière suivante: tl x X2 Scc a2 o 2a est le diamètre intérieur de la région de grille annulaire 5, 1 est la profondeur de la région de grille 5 et 2 est la distance entre la région de grille et la région de drain. Dans le transistor à induction statique 1 mentionné ci-dessus, la valeur de l'amplification de lumière S est normalement supérieure à 103 et elle est
plus élevée d'un ordre de grandeur de celle d'un transis-
tor bipolaire. Il apparaît ainsi que pour obtenir une plus grande amplification de lumière, il est nécessaire que la distance 2a soit petite et que la profondeur de la couche épitaxiale 3 et celle de la région de grille soient plus grandes. Par exemple, pour obtenir une
amplification de lumière S de 103 à 104, il est néces-
saire de satisfaire la condition de -1 = 2 à 3 g et t2 = 5 à 6 R.
2=6'
Dans l'analyseur d'images à semi-conducteurs mentionné ci-dessus, il est nécessaire de prévoir une région d'isolement 8 entre des transistors à induction statique voisins afin d'isoler les charges de signaux induites dans les transistors respectifs. Cet isolement est réalisé par un procédé d'isolement normal comme un isolement par pellicule d'oxyde, un isolement par diffusion ou un isolement par rainure en V. Dans ce cas, la région d'isolement 8 est disposée depuis une surface de la couche épitaxiale 3 jusqu'au substrat 2 et il est donc difficile de former la région d'isolement 8 si la couche épitaxiale 3 est épaisse. En outre, comme cela a été indiqué ci-dessus, il est nécessaire que la région de grille 5 soit épaisse pour augmenter l'amplification de lumière S, mais cela n'est pas obtenu par le procédé de diffusion. De plus, si la région de grille 5 est plus épaisse, les proprié- tés de sensibilité spectrale deviennent mauvaises en raison de l'absorption de lumière dans la région de grille 5. Ainsi, dans l'analyseur d'images & semi-conducteurs déjà connu constitué par des transistors à induction statique du type vertical, la sensibilité est limitée
en raison de leur construction.
Dans le but d'éliminer les inconvénients mentionnés
ci-dessus, un analyseur d'images à semi-conducteurs uti-
lisant untransistor à induction statique du type latéral
a été proposé dans la demande de brevet japonais ne 245.
059/83. La figure 2 est une coupe d'un mode de réalisation
d'un transistor & induction statique 11 de type latéral.
Tout d'abord une couche épitaxiale 13 de type N cons-
tituant une région de canal est formée sur un substrat 12 de type P ou de type P et la région de source 14 et une région de drain 15 de type N, partant toutes deux d'une surface de la couche épitaxiale 13 vers le substrat sont formées dans la couche épitaxiale 13. En outre, une électrode de grille 17 faite de polysilicium, etc... est formée sur une surface de la couche épitaxiale 13 à travers une pellicule de grille isolante 16 pour constituer une grille isolante. En outre, une électrode de source 18 et une électrode de drain 19 toutes deux faites d'aluminium, etc.. sont disposées sur la région de source 14 et la région de drain 15 et une région isolante
formée à partir de la surface de la couche épita-
xiale 13 vers le substrat 12 est disposée de manière à isoler un transistor à induction statique latérale
du transistor voisin.
Dans le transistor latéral à grille isolée 11 représenté sur la figure 2, si des conditions telles qu'une tension d'électrode de source (drain) Vs=0, une tension d'électrode de drain (source) VD=0, une tension d'électrode de grille VG=V (V<0) et une tension de substrat VSUB=Vl (V!<0) sont satisfaites dans des condi- tions de courant d'obscurité telles qu'aucune lumière n'est incidente, la tension de grille V est appliquée à l'électrode de grille 17 et par conséquent, une couche appauvrie est formée sur tout le canal depuis une limite entre la région de grille 16 constituée par la pellicule isolante et la région de canal 13. Dans ce cas, étant donné qu'un état non permanent est réalisé, aucun trou positif n'existe dans la couche appauvrie. Ensuite, quand de la lumière est incidente sur la couche appauvrie, des paires trous-électrons sont produites et les trous
sont emmagasinés dans la limite entre la pellicule.
d'isolement de grille 16 et la région de canal 13. En outre, la hauteur de la barrière de potentiel entre la source et le drain est réduite par la quantité des trous
emmagasinés à la limite.
Apres l'écoulement d'une certaine période constante
pour emmagasiner les trous positifs, si une tension posi-
tive est appliquée à l'électrode de drain 19, un courant source-drain ISD circule, correspondant à la quantité des trous emmagasinés à la limite. Ce courant ISD est augmenté comparativement au cas o aucun trou positif n'existe à la limite en raison de l'absence de lumière incidente. Autrement dit, une variation de la lumière incidente est représentée par ce courant source-drain
ISD.
Par ailleurs, un transistor à induction statique de type latéral comprenant une grille à jonction a été
proposé dans la demande de brevet japonais n 245.059/83.
Dans l'analyseur d'images à semi-conducteurs dans lequel des transistors à induction statique latéraux mentionnés ci-dessus sont disposés en forme de matrice dans les directions X et Y comme les éléments capteurs d'images, il est nécessaire de commander successivement ces transistors à induction statique pour lire des signaux lumineux successifs correspondant à des éléments d'images respectifs. Mais étant donné que l'analyseur d'images
mentionné ci-dessus ne peut contrôler une opération d'em-
magasinage de signaux lumineux et une opération de lec-
ture de signaux lumineux, l'inconvénient existe qu'une opération de conversion photoélectrique plus appropriée ne peut être toujours réalisée en réponse aux variations
de lumière incidente.
L'invention a donc pour objet d'éliminer les inconvénients mentionnés cidessus et de proposer un élément capteur d'images à smei-conducteurs qui permet d'obtenir une haute sensiblité qui peut être refabriquée facilement. Selon l'invention, un élément capteur d'images à semiconducteurs comporte un transistor àinduction statique qui comprend une région de source et une région
de drain disposées à la surface d'une courche semi-
conductrice formée sur un substrat d'une matière semi-
conductrice ayant une haute résistivité ou d'une matière isolante, et une région de grille pour emmagasiner un signal lumineux agencé pour entourer complètement au moins l'une de ladite région de source et de ladite région de drain, de manière qu'un courant source-drain circule
parallèlement à la surface de la couche semi-conductrice.
Un autre objet de l'invention est de proposer
l'analyseur d'images à semi-conducteur qui permet d'exé-
cuter une opération plus appropriée de conversion photo-
électrique en fonction de la quantité de lumière incidente et qui permet de produire un signal d'images avec un
bon rapport signal-bruit.
Selon l'invention, un analyseur d'images à semi-
conducteurs comporte un élément capteur d'images à semi-
conducteurs comprenant au moins un transistor à induction statique qui comporte une région de source et une région
de drain disposées à la surface d'une couche semi-conduc-
trice formée sur un substrat d'une matière semi-conductrice ayant une haute résistivité ou en-une matière isolante, et une région de grille dont au moins une partie est formée entre la région de source et la région de drain de manière qu'un courant source-drain circule parallèlement à la surface de la couche semi-conductrice, un dispositif de polarisation inverse dans la région de source et de la région de drain pendant une période d'emmagasinage de signal lumineux et un dispositif de lecture d'un signal lumineux emmagasiné dans l'élément capteur d'images à
semiconducteurs.
D'autres caractéristiques et avantages de l'in-
vention seront mieux compris à la lecture de la description
qui va suivre de plusieurs exemples de réalisation et en se référant aux dessins annexés sur lesquels:
La figure 1 est une coupe d'un transistor à induc-
tion statique connu de structure detype vertical, La figure 2 est une coupe d'un mode de réalisation d'un transistor à induction statique de type latéral applicable à un analyseur d'images à semi-conducteurs selon l'invention, Les figures 3A et 3B sont respectivement une vue en plan et une coupe d'un premier mode de réalisation d'un élément capteur d'images à semi-condcuteurs selon l'invention, Les figures 4A et 4B sont respectivement une vue en plan de coupe d'un second mode de réalisation d'un élément capteur d'images à semi-conducteurs selon l'invention, Les figures 5A et 5B sont respectivement une vue en plan d'une coupe d'un troisième mode de réalisation d'un élément capteur d'images à semiconducteurs selon l'invention, Les figures 6A et 6B sont respectivement une
vue en plan et une coupe d'un quatrième mode de réali-
pation d'un élément capteur d'images selon l'invention, Les figures 7A et 7B sont respectivement une vue en plan d'une coupe d'un cinquième mode de réalisation d'un élément capteur d'images à semi-conducteurs selon l'invention,
Les figures 8A, 8B, 8C sont des coupes représen-
tant respectivement un sixième, un septième et un huitième modes de réalisation d'un élément capteur d'images à semi-conducteurs selon l'invention, Les figures 9A et 9B sont respectivement une vue en plan d'une coupe d'un neuvième mode de réalisation d'un élément capteur d'images à semi-conducteurs selon l'invention, La figure 10 est une coupe d'un dixième mode
de réalisation d'un élément capteur d'images à semi-
conducteurs selon l'invention, Les figures 11A et l1B sont respectivement une vue en plan et une coupe d'un onzième mode de réalisation d'un élément capteur d'images à--semi-conducteurs selon l'invention, Les figures 12A et 12B sont respectivement une vue en plan d'une coupe d'un douzième mode de réalisation d'un élément capteur d'images à semi- conducteurs selon l'invention, Les figures 13A et 13B sont respectivement une
vue en plan et une coupe d'un treizième mode de réali-
sation d'un élément capteur d'images à semi-conducteurs selon l'invention,
La figure 14 est une vue en perspective de l'élé-
ment capteur d'images à semi-conducteurs de la figure 4 pour en expliquer le fonctionnement, La figure 15 est un schéma équivalent au mode de réalisation de la figure 14, La figure 16 est un graphe illustrant la relation entre la tension de grille et le courant source-drain comme un paramètre de tension de drain, La figure 17 est un graphe de la relation entre la tension de grille et le courant source-drain, La figure 18 est un graphe montrant la relation entre le temps d'emmagasinage de lumière et le courant source-drain comme un paramètre d'intensité de lumière incidente, La figure 19 est un schéma illustrant un procédé de conversion de courant en tension d'un type à charge de source, La figure 20 est un schéma illustrant un procédé de conversion de courant en tension du type à source à la masse, Les figures 21A à 21D sont des formes d'onde représentant respectivement les tensions de grille, de
drain, de source et de substrat pendant la période d'em-
magasinage ou de lecture, La figure 22 est un graphe montrant la relation entre la lumière incidente et la tension de sortie, La figure 23 est un graphe de la relation entre la tension de drain et la tension de sortie, Les figures 24A à 24C sont des formes d'ondes illustrant respectivement les tensions de grille, de drain et de source pour expliquer une opération de mise au repos sous l'effet de la tension de drain, Les figures 25A à 25D sont des formes d'ondes montrant respectivement les tensions de grilles, de drain, de source et de substrat pour expliquer une opération de mise au repos sous l'effet de la tension de substrat, La figure 26 est un graphe illustrant la relation entre l'intensité de lumière incidente et la tension de sortie comme un paramètre de temps d'emmagasinage, La figure 27 est un graphe montrant la relation entre la tension de grille et la tension de sortie comme un paramètre de l'intensité de la lumière incidente, La figure 28 est un schéma illustrant un premier
mode de réalisation d'un analyseur d'images à semi- conduc-
teurs selon l'invention dans lequel la sélection d'un
élément capteur d'images à semi-conducteurs est effec-
tuée par les tensions de grille et de drain, Les figures 29A à 29F sont des formes d'ondes pour expliquer le fonctionnement de l'analyseur d'images à semi-conducteurs représenté sur la figure 28, La figure 30 est un schéma illustrant un second
mode de réalisation d'un analyseur d'images à semi-
conducteurs selon l'invention dans lequel la sélection d'un élément capteur d'images à semi-conducteurs est effectuée par les tensions de grille et de drain, Les figures 31A à 31I sont des formes d'ondes pour expliquer le fonctionnement de l'analyseur d'images à semi-conducteurs de la figure 30, La figure 32 est un schéma d'un troisième mode de réalisation d'un analyseur d'images à semi-conducteurs selon l'invention dans lequel la sélection d'un élément de capteur d'images à semiconducteurs est effectuée par les tensions de source et de grille, Les figures 33A à 33F sont des formes d'ondes pour expliquer le fonctionnement de l'analyseur d'images à semi-conducteurs de la figure 32, La figure 34 est un schéma d'un quatrième mode de réalisation d'un analyseur d'images à semi-conducteurs selon l'invention dans lequel la sélection d'un élément capteur d'images à semi-conducteurs est effectuée par les tensions de source et de grille, La figure 35 est un schéma d'un cinquième mode de réalisation d'un analyseur d'images à semi-conducteurs selon l'invention dans lequel la sélection d'un élément capteur d'images à semi-conducteurs est effectuée par les tensions de source et de drain, et Les figures 36A à 36F sont des formes d'ondes pour expliquer le fonctionnement de l'analyseur d'images
à semi-conducteurs de la figure 35.
La figure 3A est donc une vue en plan du premier
mode de réalisation d'un élément capteur d'images à semi--
conducteurs selon l'invention et la figure 3B est une coupe suivant la ligne X-X' des modes de réalisation de la figure 3A. Dans ce mode de réalisation, un élément capteur d'images 21 à semi-conducteurs a une structure
de transistors latérale à grille isolée. Une couche épi-
taxiale 23 de type N constituant une région de canal est formée sur un substrat 22 de type P et dans cette couche épitaxiale 23 sont formées une région de source 24 de type N et une région de drain 25 de type N par adjonction d'impuretés de type n. En outre, une électrode de source 26 et une électrode de drain 27 toutes deux faites daluminium, etc... sont formées respectivement sur la région de source 24 et la région de drain 25 et une électrode de grille 29 faite d'une matière conductrice
transparente telle que SnO2, ITO est formée sur une sur-
face de la couche épitaxiale 23 avec interposition d'une pellicule 28 d'isolement de grille de manière que la
région de source 24 et la région de drain 25 soient entou-
rées, pour obtenir une grille isolée. En outre, dans ce mode de réalisation, plusieurs transistors latéraux à grille isolée 21 sont disposés dans le substrat 22 sous forme d'une matrice, et par conséquent, des éléments d'images voisins comprenant chacun un transistor latéral à grille isolée sont électriquement isolés par une région d'isolement 30 faite d'un oxyde semi-conducteur, d'une matière isolante, etc.. qui pénètre à partir d'une
surface de la couche épitaxiale 23 vers le substrat 22.
Dans le présent mode de réalisation, étant donné que la grille isolde est agencée de manière que la région de source 24 et la région de drain 25 soient complètement entourées, la surface de grille, c'est-à-dire le taux d'ouverture peut être plus grand et la région de canal entre la source et le drain peut être élargi. Il en résulte que la stabilité du potentiel de grille dans le cas de lumière incidente peut être amélioré, et qu'un
bon rapport signal-bruit peut ainsi être obtenu.
La figure 4A est une vue en plan d'un second
mode de réalisation d'un élément capteur d'images à semi-
conducteurs selon l'invention et la figure 4B est une coupe suivant la ligne X-X' du mode de réalisation de la figure 4A. Dans ce mode de réalisation, un élément capteur d'images 31 à semi-conducteurs a une structure de transistors latérale à grille isolée comme dans le premier mode de réalisation mais la région de source,
la région de drain et la grille isolée sont formées concen-
triquement et seule la région de source est complètement entourée par la grille isolée. Autrement dit, une couche épitaxiale 33 de type N constituant la région de canal est formée sur un substrat 32 de type P et, dans la couche épitaxiale 33 sont formées une région de source circulaire 34 de type N+ et une région de drain 35 de type N+ qui entourent complètement la région de source 34, concentriquement, et par addition d'impuretés de type N. En outre, une électrode de source circulaire 36 et une électrode de drain concentrique 37, toutes deux d'aluminium, etc... sont formées sur la région de source 34 et la région de drain 35 et une électrode de grille concentrique 39 faite d'une matière conductrice
transparente comme SnO2, ITO, etc... est disposée sur une sur-
- face de la couche épitaxiale 33 entre la région de source 34 et la région de drain 35 avec interposition d'une pellicule isolante 38 de manière que seule la région de source 34 soit complètement entourée par elle, en produisant ainsi une grille isolée concentrique. En outre,
dans ce mode de réalisation, plusieurs transistors laté-
raux à grille isolée 31 sont disposés aux sommets d'un triangle dans le substrat 32 et par conséquent, des éléments
d'images voisins consistant chacun en un transistor laté-
ral à grille isolée sont isolés électriquement dans une région d'isolement 40 faite d'un oxyde semi-conducteur, d'une matière isolante, etc.. qui s'étend depuis une
surface de la couche épitaxiale 33 vers le substrat 32.
Dans le présent mode de réalisation, les mêmes effets que dans le premier peuvent être obtenus. En outre, étant donné que la région de source 34, la région de drain 35 et la grille isolée sont formées concentriquement, les variations des propriétés entre des éléments d'images peuvent être réduites au minimum. En outre, étant donné que la grille isolée n'est pas directement en contact
avec la région d'isolement 40, une fuite de courant super-
ficielle sur la région d'isolement 40 peut être négligée.
En outre, dans ce mode de réalisation, seule la région de drain 35 peut être entourée par la grille isolée en intervertissant les positions de formation
de la région de source 34 et de la région de drain 35.
Egalement dans ce cas, les mêmes effets que ceux mention-
nés ci-dessus peuvent être obtenus. En outre, dans ce mode de réalisation, la forme de chaque élément d'images n'est pas limitée à une forme circulaire mais il est possible d'utiliser une forme topologique équivalente
comme élément d'images.
La figure 5A est une vue en plan d'un troisième
mode de réalisation d'un élément capteur d'images à semi-
conducteurs selcnl'invention et la figure 5B est une coupe suivant la ligne X-X' du mode de réalisation de la figure 5A. Dans ce mode de réalisation, un élément capteur d'images 41 à semi-conducteurs est réalisé sous forme d'un transistor à induction statique de type latéral ayant une structure de grille à jonction, dans lequel la région de source et la région de drain sont entièrement entourées par la grille à jonction, comme dans le premier mode de réalisation. Autrement dit, une couche épitaxiale 43 de type N constituant la région de canal est formée sur un substrat 42 de type P et dans la couche épitaxiale 43 sont formées une région de source 44 de type N+ et une région de drain 45 de type N+ par adjonction d'impuretés de type N. De plus, une électrode de source 46 et une électrode de drain
47 toutes deux en aluminium, etc.. sont formées res-
pectivement-sur la région de source 44 et la région de drain 45 et une région de grille 48 de type P+ formée par addition d'impuretés de type P est disposée dans la couche épitaxiale 43 de manière que la région de source 44 et la région de drain 45 soient complètement entourées par elle. En outre, une électrode de grille 49 faite d'une matière conductrice transparente comme SnO2, ITO +2
est formée sur la région de grille 48 de type P de ma-
nière à produire une grille à jonction. En outre, dans ce mode de réalisation, plusieurs transistors latéraux à grille à jonction 41 sont disposés dans le substrat 42 sous forme d'une matrice, et par conséquent, des éléments
d'images voisins consistant chacun en un transistor laté-
ral de grille à jonction sont isolés électriquement par une région d'isolement 50 faite d'un oxyde semi-conducteur d'une matière isolante, etc.. qui s'étend à partir- d'une
surface de la couche épitaxiale 43 vers le substrat 42.
Le présent mode de réalisation est semblable au premier mode de réalisation à l'exception près de la réalisation de grille et fonctionne donc de la même manière et ses effets sont les mêmes que ceux du premier
mode de réalisation.
La figure 6A est une vue en plan d'un quatrième
mode de réalisation d'un élément capteur d'images à semi-
conducteurs selon l'invention et la figure 6B est une coupe suivant la ligne X-X' du mode de réalisation de la figure 6A. Dans ce mode de réalisation, un élément capteur d'images 51 à semi-conducteurs a une structure detransistors latérale à grille à jonction comme dans le premier mode de réalisation, mais la région de source, la région de drain, et la région de grille sont formées
concentriquement et seule la région de source est complè-
temententourée par la région de grille. Autrement dit, une couche épitaxiale 53 de type N+ constituant la région de canal est formée sur un substrat 52 de type P et dans la couche épitaxiale 53 sont formées une région de source circulaire 54 de type N+ et une région de drain 55 de type N+ qui entourent complètement la région de source 54 concentriquement, par addition d'impuretés de type N. En outre, une électrode de source circulaire 56 et une électrode de drain concentrique 57 toutes deux d'aluminium, etc.. sont formées respectivement sur la région de source 54 et la région de drain 55 et une région
de grille 58 de type P+ sont formées par addition d'impu-
retés de type P est produite dans la couche épitaxiale 53 entre la région de source 54 et la région de drain de manière à entourer complètement la région de source 54. Sur la région de grille 58 est formée une électrodede grille concentrique 59 faite d'une matière conductrice transparente comme SnO2, ITO, etc... pour obtenir une grille
concentrique à jonction. En outre, dans ce mode de réali-
sation, des éléments d'images voisins sont isolés élec-
triquement dans une région d'isolement 60 faite d'un
oxyde de semi-conducteurs, d'une matière isolante, etc..
s'étendant à partir d'une surface de la couche épita-
xiale 53 vers le substrat 52.
Dans le présent mode de réalisation, la struc-
ture est la même que celle du second mode de réalisation
à l'exception de la réalisation de grille et par consé-
quent, les fonctions et les effets sont les mêmes que ceux du second mode de réalisation. En outre, la région de drain 55 peut être entourée complètement par la région de grille 58 en intervertissant les positions de formation
de la région de source 54 et de la région de grille 55.
Egalement dans ce cas, les mêmes effets que ceux du second
mode de réalisation peuvent être obtenus.
La figure 7A est une vue en plan d'un cinquième
mode de réalisation d'un élément capteur d'images à semi-
conducteurs selon l'invention et la figure 7B est une coupe suivant la ligne X-X' du mode de réalisation de la figure 7A. Dans ce mode de réalisation, l'élément capteur d'images 61 semi-conducteurs est le même que celui du second mode de réalisation des figures 4A et 4B à l'exception près qu'une région d'isolement 62 est formée par une couche de diffusion hexagonale P+ de type de conductivité opposée, qui s'étend depuis une surface de la couche épitaxiale 33 de type N+ constituant la région de canal vers le substrat 42 et par conséquent, les parties des figures 7A et 7B similaires à celles
des figures 4A et 4B sont désignées par les mêmes réfé-
rences numériques.
Dans ce mode de réalisation, étant donné que la région d'isolement 62 est constituée par la couche de diffusion, il est possible de supprimer le courant de fuite entre des éléments d'imagesvoisins de façon
plus stable et de fabriquer facilement cet élément compa-
rativement à celui qui utilise les régions d'isolement d'oxyde semiconducteurs ou de matière isolante. En outre, dans le mode de réalisation des figures 7A et 7B, la région d'isolement 62 faite d'une couche de diffusion P+ est utilisée, s'étendant depuis la surface de la couche épitaxiale 33 vers le substrat 32 et il n'est pas toujours nécessaire de prolonger la région d'isolement 62 jusqu'au
2563657-
substrat 32.
La figure 8A est une coupe d'un sixième mode
de réalisation d'un élément capteur d'images à semi-
conducteurs selon l'invention. Dans ce mode de réalisation, l'élément capteur d'images 65 à semi-conducteurs est le même que dans le cinquième mode de réalisation à l'exception près que la région d'isolement 62 faite d'une couche de diffusion P+ ne s'étend pas jusqu'au substrat 32 depuis la surface de la couche épitaxiale 23. Dans ce cas, si une polarisation inverse appropriée VR par rapport à la couche épitaxiale 33 est appliquée à la région d'isolement 62 par l'électrode 66, une couche appauvrie s'étendant jusqu'au substrat 32 est produite au-dessous de la couche d'isolement 62 et par conséquent, des éléments d'images voisins sont isolés électriquement
les uns des autres.
Dans le mode de réalisation décrit ci-dessus, les mêmes effets que ceux du cinquième mode de réalisation peuvent être obtenus et en outre, étant donné que la région d'isolement 62 ne se prolonge pas jusqu'au substrat 32, il est possible de réduire la surface de l'élément capteur d'images à semi-conducteurs de trois à cinq fois comparativement au cinquième mode de réalisation dans lequel la région d'isolement se prolonge jusqu'au substrat 32. Par conséquent,l'élément d'images peut être plus petit
et son intégration peut être faite avec avantage.
En outre, la réalisation ci-dessus telle que
la région d'isolement est formée par le procédé de diffu-
sion peut être appliquée de la même manière au transistor à induction statique latérale décrit dans la demande de brevet japonais n 245.059/83 et à d'autres éléments
capteurs d'images à semi-conducteurs selon l'invention.
En outre, dans le cas o la région de source ou la région de drain est formée à la partie extérieure comme dans le second mode de réalisation et dans le quatrième, la
région d'isolement peut être réalisée à la partie exté-
rieure. La figure 8B est une coupe d'un septième mode
de réalisation d'un élément capteur d'images à semi-
conducteurs selon l'invention. Dans ce mode de réalisation, l'élément capteur d'images 67 à semi-conducteurs est
le même que celui du second mode de réalisation à l'excep-
tion près que la région de drain 35 est utilisée comme région d'isolement par une partie centrale prolongée dans la région de drain 35 de type N+. Par ailleurs,
la figure 8C est une coupe d'un huitième mode de réali-
sation d'un élément capteur d'images à semi-conducteurs selon l'invention. Dans ce mode de réalisation, l'élément capteur d'images 69 à semiconducteurs est le-même que celui du second mode de réalisation à l'exception près que la région de drain 35 est utilisée également comme région d'isolement par une région de drain 35 prolongée - de type N. Dans les modes de réalisation décrits ci-dessus, étant donné qu'une partie o la totalité de la région de drain 35 se prolonge jusqu'au substrat 32, cette région de drain 35 peut être utilisée comme région d'isolement
entre des éléments d'images voisins de sorte que l'inté-
gration des éléments capteurs d'images peut se faire de façon avantageuse et qu'ils peuvent être fabriqués
facilement. En outre, la réalisation précitée dans la-
quelle la région de drain est utilisée également comme région d'isolement peut s'appliquer avantageusement au quatrième de mode de réalisation comportant une structure de transistor latérale à grille à jonction. En outre, même dans le cas o la région de source est disposée à la partie extérieure, elle peut être utilisée comme région d'isolement de la même manière que celle décrite ci-dessus. Dans le premier, le second, et cinquième à huitième modes de réalisation et dans celui ayant la structure de transistor latéral à grille isolée représenté sur la figure 2, il est possible de former une région de grille ayant un type de conductivité inverse de celui de la couche épitaxiale sur une surface de cette dernière
connectée à la pellicule d'isolement de grille.
La figure 9A est une vue en plan d'un neuvième
mode de réalisation d'un élément capteur d'images à semi-
conducteurs selon l'invention et la figure 9B est une coupe suivant la ligne X-X' du mode de réalisation de la figure 9A. Dans ce mode de réalisation, l'élément capteur d'images 71 a une structure comme celle du cinquième mode de réalisation utilisant le transistor latéral à grille isolée des figures 7A et 7B, dans laquelle la région de grille 73 de type P est formée par un procédé d'injection d'ions dans toute la surface de la couche épitaxiale 33 de type N+, connectée avec la pellicule isolante de grille 38 entre la région de source 34 de type N et la région de drain 35 de type N+. Par ailleurs,
la figure 10 est une coupe d'un dixième mode de réalisa-
tion d'un élément capteur-d'images à semi-conducteurs selon l'invention. Dans ce mode de réalisation, l'élément capteur d'images 75 à semiconducteurs a une réalisation telle que, dans le transistor latéral à grille isolée des figures 7A et 7B, la région de grille 73 de type P est formée par un procédé d'injection d'ions dans une partie de la surface de la couche épitaxiale 33 de type
N connectée à la pellicule isolante de grille 38.
Dans les modes de réalisation décrits ci-dessus, étant donné que la région de grille ayant un type de conductivité opposé à celui de la couche semi-conductrice est disposée sur la surface de cette dernière, formée juste au-dessous de la pellicule d'isolement de grille, il est possible d'augmenter la valeur à saturation de la lumière. En outre, spécialement dans le cas o la région de grille est formée le long d'une région entre la région de source et la région de drain comme dans
le neuvième mode de réalisation, il est possible d'ap-
pliquer un processus dit d'auto-alignement dans les posi-
-tions de source, de grille et de drain, ce qui ne peut pas être obtenu avec la structure de transistor latéral à
grille jonction.
Dans le transistor latéral à grille isolée et le transistor latéral à grille à jonction qui ont été mentionnés ci-dessus, la région de source et la région de drain peuvent être formées concentriquement entre elles et elles peuvent être complètement entourées par la région de grille comme dans le premier et le troisième
modes de réalisation.
La figure 11A est une vue en plan d'un onzième
mode de réalisation d'un élément capteur d'images à semi-
conducteurs selon l'invention et la figure 11B est une coupe suivant la ligne X-X' du mode de réalisation de la figure 11A. Fans ce-mode de réalisation, un élément capteur d'images 81 à semi-conducteurs a une structure de transitors latérale de grille isolée dans laquelle la région de source et la région de drain sont formées concentriquement entre elles et sont complètement entourées
par la région de grille. Autrement dit, une couche épita-
xiale 83 de type N constituant la région de canal est formée sur le substrat 82 de type P et dans la région
épitaxiale 83 sont formées une région de source circu-
laire 84 de type N+ et une région de drain annulaire
de type N+ avec une partie coupée, par addition d'im-
puretés de type N. En outre, une électrode de source 86 et une électrode de drain 87 toutes deux en aluminium, etc.. sont-disposées respectivement sur la région de source 84 et la région de drain 85 et une électrode de grille 89 d'une matière conductrice transparente telle que SnO2, ITO, etc.
est disposée sur une surface de la couche épitaxiale 83 avec interposition d'une pellicule d'isolement de grille 88 de manière que la région de source 84 et la région de drain 85 soient complètement entourées par cette pellicule, par la partie coupée de la région de drain 85 de manière à produire une grille isolée concentrique. Dans ce mode de réalisation, plusieurs transistors latéraux à grille isolée 81 sont disposés aux sommets d'un triangle dans le substrat 82 et des..DTD: éléments d'images voisins consistant chacun en un tran-
sistor latéral à grille isolée sont isolés électriquement
par une région d'isolement 90 faite d'un oxyde semi-
conducteur, d'une matière isolante, etc... qui s'étend depuis la surface de la couche épitaxiale 83 jusqu'au
substrat 82.
Le présent mode de réalisation permet d'obtenir les mêmes effets que le premier. En outre, étant donné que la région de source 84 et la région de drain 85 sont formées concentriquement, les variations de propriétés entre des éléments d'images peuvent être réduites au minimum. En outre, la réalisation décrite ci-dessus dans laquelle la région de source et la région de drain sont complètement entourées par la région de grille d'une manière concentrique peut être appliquée non seulement à la structure de transistor latéral à grille isolée mentionnée ci-dessus, mais également à la structure de
transistor latéral à grille à jonction.
La figure 12A est une vue en plan d'un douzième
mode de réalisation d'un élément capteur d'images à semi-
conducteurs selon l'invention et la figure 12B est une coupe suivant la ligne X-X' du mode de réalisation de la figure 12A. Dans ce mode de réalisation, un élément capteur d'images 91 à semi-conducteurs est réalisé de manière telle que, dans le transistor latéral à grille isolée 81 représentée pour le onzième mode de réalisation, la région de grille disposée dans la partie couple de grille disposée dans la partie de drain 85 exprimée et une première région de grille entourant la région de source 84 et une seconde région de grille entourant la région de drain 85 sont disposées séparément. Cette première et cette seconde régions de grille sont formées en dis-
posant des électrodes de grille 89-1 et 89-2 avec inter-
position de pellicules d'isolement de grilles 88-1 et
88-2 respectivement dans la couche épitaxiale 83.
Dans ce mode de réalisation utilisant des régions
* de grille séparées, une charge de signal de lumière emmaga-
sinée dans la seconde région de grille extérieure peut être transférée à la région de grille intérieure, servant de commande de courant entre la région de source 84 et
la région de drain 85 dans le cas o une opération d'am-
plification est effectuée et il est donc possible d'obtenir un taux d'amplification de couche meilleur qu'avec une
structure à une seule grille.
La figure 13A est une vue en plan d'un treizième
mode de réalisation d'un élément capteur d'images à semi-
conducteurs seloh l'invention et la figure 13B est une coupe suivant la ligne X-X' du mode de réalisation de la figure 13A. Dans ce mode de réalisation, un élément capteur d'images 101 à semi-conducteurs a une structure telle que dans le transistor latéral à grille isolée 31 du second mode de réalisation des figures 4A et 4B, une première électrode de grille annulaire 39-1 et une seconde électrode de grille annulaier 39- 2 sont disposées séparément sur la même pellicule d'isolement de grille 38, concentriquement, pour produire la première et la
seconde régions de grille.
Dans le mode de réalisation décrit ci-dessus, les mêmes effets que ceux du douzième mode de réalisation peuvent être obtenus et en outre, l'efficacité du transfert de charge de signal de lumière de la première ou de la seconde régions de grille vers la seconde ou la première
régions de grille peut être meilleure.
En outre, les structures du douzième mode de
réalisation et du treizième peuvent être appliquées avan-
tageusement à la structure de transistor latéral à grille à jonction mentionnée ci-dessus et à d'autres structures
de transistor latéral à grille isolée.
Dans chacun des modes de réalisation d'un élé-
ment capteur d'images à semi-conducteurs selon l'invention, l'électrode de source et l'électrode de drain sont faites d'un métal comme l'aluminium, etc.. mais l'expérience a montré que même si une électrode métallique est utilisée, de la lumière est reçue au-dessous de la région de source et de la région de drain. Par conséquent, les électrodes
de source et de drain peuvent être formées par une élec-
trode transparente comme l'électrode de grille ou d'une matière translucide comme du polysilicium et il est donc
possible d'augmenter l'efficacité de réception de lumiète.
En outre, dans chacun des modes de réalisation décrits ci-dessus, une structure en double couche est utilisée, comme une couche de type N_/P ou de type P, mais il est possible d'obtenir un transistor latéral-à grille isolée ou à grille à jonction ayant de bonnes propriétés de conversion photo-électriques sans utiliser la couche
épitaxiale, en utilisant seulement la couche P de substrat.
Dans ce cas, l'élément capteur d'images peut être fabriqué plus facilement et son prix peut être plus bas. En outre, même si seule la couche P+ est utilisée comme substrat, il est possible d'appliquer une grille arrière à partir du substrat, comme dans la structure N /P. Dans ce cas, étant donné qu'un courant de canal peut être contrôlé à la fois par la grille à la surface et par le substrat, il est possible de modifier les propriétés de conversion
photoélectriques en réponse à la polarisation du substrat.
Ainsi, si la polarisation du substrat est choisie de
façon appropriée, les propriétés de conversion photo-
électriques voulues peuvent être conçues librement. En outre, plut8t qu'un substrat N-(canal)/P ou P, il est possible d'utiliser une structure N (canal)/matière isolante
ou N (canal)/matière isolante/Si. Dans ce cas, particu-
lièrement dans le dernier cas, la grille arrière peut
être appliquée dans une condition d'isolement complet.
En outre, dans chacun des modes de réalisation mentionnés ci-dessus, l'explication est faite pour une structure de canal N de sorte qu'une charge circulant par toutes les régions de canal est un électron, mais la région de canal peut être formée par une structure de canl P. Mais dans ce cas, il est nécessaire d'inverser la polarité de la tension de polarisation en inversant le type de
conductivité. En outre, comme pour la matière semi-
conductrice, il est possible d'utiliser un élément
chimique du groupe IV Ou du groupe V de la table pério-
dique, un monocristal comme un semi-conducteur composé
du groupe III-V ou du groupeII-VI et un composé amorphe.
Le fonctionnement et les propriétés d'un élément capteur d'images à semiconducteurs selon l'invention qui comporte un transistor à induction statique du type
latéral mentionnés ci-dessus seront maintenant décrits.
Comme cela a été indiqué ci-dessus, le type de l'élément capteur d'images à semi-conducteurs selon l'invention se divise principalement en type à transistors à induction statique latérale à grille isolée et en type à transistor à induction statique latérale de grille à jonction, en raison de la réalisation de grille, mais l'explication sera faite ci-après dans le cas du transistor latéral
à grille isolée.
La figure 14 est une vue en perspective d'un mode de réalsiation de la structure à transistor latéral
à grille isolée, correspondant au second mode de réali-
sation de la figure 4. Dans ce mode de réalisation, une couche épitaxiale 112 de type N est formée par croissance sur un substrat 111 de type P et dans la couche épitaxiale 112 sont formées une région de drain 113 consistant en une couche de diffusion de type N+ et une région de source 114 consistant égalemetn en une couche de diffusion N+, faite concentriquement. EN outre, une pellicule d'isole- ment de grille 115 est formée sur la couche épitaxiale 112 entre la région de drain 113 et la région de source 114 et sur la pellicule d'isolement de grille 115 est
formée une électrode de grille 116 d'une matière conduc-
trice transparente, de manière à former la structure
de grille isolée. Par conséquent, dans ce mode de réa-
lisation, la région de grille entoure complètement la région de source 114. En outre, une tension de source Vs, une tension de drain VD, une tension de grille VG
et une tension de substrat VSUB sont appliquées respecti-
vement à une borne de surce 117 connectée à la région de source 114, à une borne de drain 118 connectée à la région de drain 113, à une borne de grille 119 connectée à l'électrode de grille 116 et à une borne de substrat 120 connectée au substrat 111. La figure 15 est un schéma équivalent de l'élément capteur d'images à semi-conducteurs représenté sur la figure 14. Dans ce mode de réalisation, les diverses spécifications de l'élément capteur d'images à semi-conducteurs sont les suivantes. Le substrat 111 est en silicium dont la concentration en impuretés du type P est 1 x 1012 atomes/cm3 et la couche épitaxiale 112 constituant le canal est également en silicium dont
la concentration en impuretés de type N est 7 x 10 12atomeslcm3.
En outre, l'épaisseur de la région de canal d2 + d3 est 4 à 10 Dé, la profondeur de diffusion d2 de la région de source 114 est 0,5 gm, l'épaisseur dl de la pellicule o d'isolement de grille 115 en oxyde de silicium est 800 A, le diamètre 11 de la région de source ciruclaire 114
est 6 lA et la longueur 12 de la région de source circu-
laire est environ 3 >m. Dans le transistor latéral à grille isolée mentionné ci-dessus, il est confirmé que la surface de la région de canal peut être suffisamment
élargie et que de bonnes propriétés de conversion photo-
électriques peuvent être obtenues car la région de source est entourée par la région de grille. Les propriétés de l'élément capteur d'images
à semi-condcuteurs mentionnés ci-dessus seront mainte-
natn expliquées. Sur le graphe de la figure 16, les abscisses indiquent la tension de grille VG appliquée à la borne de grille 119, à une échelle linéaire, et les ordonnées montrent le courant ID qui circule entre la borne de
source 117 et la borne de drain 118 à une échelle liné-
aire. En outre, en ce qui concerne le paramètre de ce grahe, l'utilisation est faite de la tension VD (> 0) appliquée à la borne de drain 118 sous la condition que la tension de source Vs devienne Vs= 0 et que la tension
de substrat soit négative de manière à polariser en oppo-
sition la jonction PN entre le substrat 111 et la couche épitaxiale 112. Comme cela ressort clairement du graphe, un courant plus intense ID circule correspondant à une
augmentation du courant de drain VD et correspondant éga-
lemetn à une augmentation de la tension de grille posi-
tive VG. Sur la figure 16, le trait plein représente le courant ID dans un état instable dans lequel aucune couche inverse consistant en des trous positifs n'existe juste au-dessous de la pellicule d'isolement de grille 115 et le trait pointillé indique le courant ID dans un état thermiquement stable dans lequel la couche inverse de trous positifs existe, dans les conditions o Vs=0
et V u=VsuB <0).
SUB SUBl Ensutie, l'opération de réception de lumière de l'élément capteur d'images à semi-conducteurs décrit ci-dessus sera expliquée en se référant à la figure 17. Tout d'abord, dans l'obscurité, lorsqu'aucune lumière n'est incidente, les conditions dans lesqueles la tension de source Vs = 0, la tension de drain VD=VDl=O, la tension de grille VG=VGl(> O) et la tension de substrat VSuB=VsuBi(<O) sont établies initialement. Dans ce
cas, étant donné que la tension de grille VG1 est appli-
quée à la borne de grille 119, une couche appauvrie est formée sur toute la région de canal depuis la limite entre la pellicule d'isolement de grille 115 et la couche épitaxiale 112. A ce moment, étant donné qu'un état instable estréalisé, aucun trou positif n'existe dans la couche appauvrie. Ensuite, quand de la lumière est
incidente sur l'élément capteur d'images à semi-conduc-
teurs, des paires trous-électrons sont produites dans la couche appauvrie de sorte que les trous positifs sont emmagasinés dans la région de grille disposées dans la limite entre la pellicule d'isolement de grille 115 et la couche épitaxiale 112. De cette manière, si les.trous positifs sont emmagasinés à la limite, la hauteur de la barrière de potentiel entre la source et le drain diminue, correspondant à la quantité des trous qui y
sont emmagasinés.
Après l'écoulement d'un certain temps constant d'emmagasinage des trous, si la source et le drain sont polarisés dans le sens direct en appliquant une tension positive VD2 à la borne de drain 118, le courant ID circule entre les régions de source et de drain en réponse à la quanité des trous emmagasinés à la limite. Ce courant ID devient plus intense que le courant d'obscurité ID1 qui circule entre la source et le drain dans le cas o aucun trou n'existe à la limite en raison de l'absence
de lumière. Autrement dit, une variation de lumière inci-
dente peut être dérivée de la variation du courant ID
qui circule entre les régions de source et de drain.
Dans l'élément capteur d'images à semi-conducteurs selon l'invention, étant donné que l'une au moins de la région de source et de la région de drain est entourée par la région de grille, la surface de la région de grille, c'est-à-dire celle de la région de canal est plus grande
et par conséquent, le taux d'ouverture est plus important.
Par conséquent, l'efficacité de conversion photoélectrique peut être améliorée et les trous, dont la quantité corres- pond exactement à celle de la lumière incidente, peuvent être emmagasinées de façon stable dans la région de grille de sorte que le rapport signal/bruit du courant ID peut
être plus grand.
Si la lumière au-dessus de la saturation d'expo-
sition est incidente pendant la durée d'emmagasinage,
les trous positifs au-dessus de la saturation sont pro-
duits mais les trous au-dessus de la saturation circulent principalement à partir du substrat 11. Par conséquent, dans le cas o la lumière incidente dépasse la saturation, le courant ID entre la source et le drain est fixe.à une
valeur de courant de saturation ID2.
La figure 18 est un graphe montrant la relation entre le temps d'emmagasinage de lumière et le courant source-drain comme un paramètre d'intensité de lumière incidente, sur lequel les abscisses indiquent le temps d'emmagasinage de lumière à une échelle linéaire et les ordonnées indiquent le courant ID entre la source et le
- drain à une échelle logarithmique. Dans ce mode de réa-
lisation, la courbe du courant ID entre la source et le
drain devient abrupte en correspondance avec une augmen-
tation de l'intensité lumineuse et s'adoucit avec une diminution de l'intensité lumineuse. Dans l'obscurité, le temps pour atteindre le courant de saturation ID2 est environ 10 secondes et il est déterminé par le taux
- de production thermique des trous.
Dans le cas o l'élément capteur d'ilages à semi-
conducteurs mentionné ci-dessus est réellement monté
dans un analyseur d'images à semi-conducteurs, la varia-
tion de courant ID est principalement convertie en une variation de tension. En ce qui concerne un procédé
principal de conversion de courant en tension, un pro-
cédé à charge de source et un procédé de source à la masse sont utilisés de préférence et les explications seront faites en se référant aux figures 19 et 20.
La figure 19 est un schéma illustrant un pro-
cédé de conversion de courant en tension du type à charge de source, dans lequel une résistance de charge E est connectée à la borne de source 117 et une tension de sortie VOUT est extraite de la borne de source 117. La
figure 20 est un diagramme d'un autre procédé de conver-
sion de courant en tension du type à source à la masse dans lequel une résistance de charge RL est connectée à la borne de drain 118 et une tension de sortie VOUT est extraite de la borne de drain 118. Dans les modes de réalisation des figures 19 et 20, la lumière qui est
incidente sur la région de grille est désignée par'hv.
Les figures 21A à 21D sont des diagrammes de temps des opérations de conversion photoélectriques, sur lesquelles les abscisses indiquent le temps t et les ordonnées représentent respectivement la tension de grille VG, la tension de drain VD, la tension de source Vset la tensin de substrat VSUB. La tension de substrat
VSUB est généralement maintenue à une tension de polari-
sation inverse VsUBi(<0) comme le montre la figure 21D et la tension de source V est généralement maintenue au niveau de la masse Vsl(=0) comme lemontre la figure 21C. En outre, un cycle de fonctionnement T comprend une période d'emmagasinage Tl, une période de lecture
T2 et une période de mise au repos T3. Pendant la pé-
riode d'emmagasinage T1, la tension de grille VG est maintenue à la tension de polarisation inverse VGl (<O) et la tension de drain VD est maintenue au niveau de la masse VD (=0). Dans les conditions de polarisation mentionnées ci-dessus, les trous positifs produits par la lumière incidente sont emmagasinés dans la région
de grille mais aucun signal de sortie n'est produit.
Pendant la période de lecture T2, la tension de grille VG est maintenue à la tension de lecture VG2(VGl< VG2<0) et la tension de drain VD passe à un niveau haut VD2(>0) de sorte qu'un signal peut être lu. Selon la figure 21A, la tension de lecture VG1 est inférieure à VG2 mais il est possible que VG2 soit égal à VG1. Pendant la période de mise au repos T3, la tension de drain VD est maintenue au niveau haut VD2 et la tension de grille VG1 devient une tension directe de mise au repos VG3(>0) de sorte que les trous emmagasinés dans la région de
grille sont déchargés. Dans le cas o il n'est pas néces-
saire de produire un signal de sortie pendant la période de mise au repos T3, la tension de drain VD peut être le niveau de la masse VD1 (=0). En outre, comme procédé de mise au repos, l'une de la tension de source, Vs et de la tension de drain VD ou les deux, peuvent être
polarisées dans le sens direct.
Après que l'opération d'emmagasinage de lumière a été effectuée comme mentionné ci-dessus, le signal
de sortie obtenu par l'opération de lecture est repré-
senté par les figures 22 et 23.
La figure 22 est un graphe montrant la relation entre la quantité de lumière incidente et la tension de sortie, sur lequel les abscisses montrent la lumière incidente à une échelle logarithmique et les ordonnées montrent la valeur absolue d'une différence entre la tension de sortie VOUT dans le cas de lumière incidente et la tension de sortie VDARK dans le cas de l'obscurité,
C'est-à-dire 1 VOUT - VDARKI à une échelle logarithmique.
Comme cela ressort clairement de la figure 22, il est confirmé expérimentalement qu'un bon taux de couleur
tel que] 1 peut être obtenu.
La figure 23 est un graphe montrant la relation entre la tension de drain VD2 et la valeur IVOUT - VDARKI dans lequel les abscisses indiquent la tension de drain VD2 à une échelle linéaire et les ordonnées indiquent la valeur l VOUT - VDARKIà une échelle linéaire, comme dans le cas de la figure 22. Comme le montre clairement la figure 23, il est confirmé expérimentalement que la tension de sortie augmente en correspondance avec une
augmentation de la tension de drain V2 et que cette rela-
tion présente une bonne linéarité. En outre, dans l'élément capteur d'images à semi-conducteurs selon l'invention, il est confirmé expérimentalement que des
facteurs tels que la saturation d'exposition, la sensi-
bilité, le taux de couleurs peuvent être modifies en réglant la tension de grille VG, la tension de source Vs, la tension de drain VD et la tension de substrat VSUBÀ Le procédé de fonctionnement de l'élément capteur d'images à semi-conducteurs selon l'invention n'est pas limité au mode de réalsiation de la figure 21 et d'autres procédés de fonctionnement peuvent convenir. Par exemple, pour obtenir la condition dans laquelle aucun signal de sortie n'est produit pendant la période d'emmagasinage T1, il est possible d'établir la tension de source Vs à
un niveau élevé Vs2 = VD2(>0) pendant la période d'emmaga-
sinage T1. Ensuite, des diagrammes de temps de fonction-
nement seront expliqués en regard des fiogures 24A à 24C. Sur les figures 24A à 24C, les abscisses indiquent le temps t et les ordonnées indiquent la tension de grille
VG, la tension de drain VD et la tension de source Vs.
Dans ce cas, la tension de substrat VSUB a une valeur constante et VSUB<0. Pendant la période d'emmagasinage
Tl, la tension de grille VG devient la tension de pola-
risation inversion VGi(<O) et la tension de drain VD et la tension de source Vs sont au niveau haut Vs2=VD2 (>0) de sorte qu'aucun signal n'est produit même en présence de lumière incidente. Pendant la période de lecture T2,
la tension de grille VG est établie à la tension de lec-
ture VG2 (VG1 < VG2 < 0) et la tension de source Vs est établie au niveau bas Vsl (=0) de sorte que le signal correspondant à la quantité de lumière incidente peut être lu. Ensuite, pendant la période de mise au repos T3, la tension de grille V est établie à la tension directe 1G de mise au repos VG3 (>0) de sorte que les trous positifs emmagasinés par la lumière incidente sont déchargés de
la région de grille disposés juste au-dessous de l'élec-
trode de grille. Dans le mode de réalisation illustré par les figures 24A à 24C,-pendant la période de mise au repose T3, la tension de drain VD et la tension de source V5 sont établies à Vsl = VD1 (=0) pour ne produire aucun signal mais, dans le cas o il n'est pas nécessaire
d'interrompre la production d'un signal pendant la pé-
riode de mise au repos T3, la tension de drain VD peut être établie au niveau haut VD2. En outre, dans le cas o la tension directe de mise au repos VG3 peut être plus grande, il est possible d'établir la tension de drain VD au niveau haut V2 et la tension de source Vs au niveau haut Vs2. Dans le mode de réalisation illustré par les figures 24A à 24C, étant donné que la tension de source Vs est réglée au niveau haut Vs2 pendant la période
d'emmagasinage T1, l'efficacité de conversion photoélec-
trique et l'efficacité de maintien des trous peuvent
ôter améliorées.
Comme cela a été mentionné ci-dessus, étant donné
que l'opération de mise au repos a pour fonction de déchar-
ger les trous positifs de la région juste au-dessous de l'électrode de grille, il est possible d'effectuer cette opération de mise au repos même si la-tension de substrat VSUB varie. Ce mode de réalisation sera décrit
ci-après en regard des figures 25A à 25D.
Sur les figures 25A à 25d les abscisses indiquent le temps t et les ordonnées représentent respectivement la tension de grille VG, la tension de drain VD, la tension de source Vs et la tension de substrat VSUB. Dans ce mode de réalisation, si la tension de substrat VSUB est réglée à VSUB2 (O<0) pendant la période de mise au repos T3, les trous positifs emmagasinés juste au-dessous de la grille peuvent être déchargés obligatoirement dans le substrat. Selon ce procédé, étant donné que seulement
deux tensions de grille VG1 et VG2 sont utilisées, le cir-
cuit d'attaque peut Èter de réalisation simple. En outre, étant donné que l'opération de mise au repos peut être effectuée seulement en modifiant la tension de substrat VSUB, cette opération peut être effectuée simultanément pour
toutes les pastilles.
Un procédé de variation de la période d'emmagasinage Ti a été proposé pour effectuer une opération plus appropriée de réception de lumière par rapport à une certaine intensité lumineuse incidente. La figure 26 est un graphe montrant la relation entre l'intensité de lumière incidente et la tension de sortie comme un paramètre de la période d'emmagasinage Tl, sur lequel
les abscisses montrent l'intensité de la lumière înci-
dente à une échelle logarithmique et les ordonnées repré-
sentent la sortie | VOUT _ VDARKI - Comme dans le cas du mode de réalsiation illustré par la figure 18, la sortie diminue dans le cas o l'intensité de la lumière incidente est faible mais la sortie devient également plus réduite par rapport à la même intensité lumineuse correspondant à une diminution de la période d'emmagasinage T1, comme le montre la figure 26. Par conséquent, si l'intensité de la lumière incidente est détectée et si la période d'emmagasinage T1 est déterminée de façon correspondante, une exposition plus appropriée à la lumière peut être obtenue de manière que la période d'emmagasinage T1 soit raccourcie dans le cas d'une forte intensité de la lumière
incidente et que la période d'emmagasinage T1 soit prolon-
gée dans le cas d'une faible intensité de la lumière incidente. En outre, pour réaliser l'exposition à la lumière la plus appropriée, il est possible de modifier la tension
de grille VG2. La figure 27 est un graphe montrant la re-
lation entre la tension de grille et la tension de sortie comme un paramètre de l'intensité de la lumière incidente, sur lequel les abscisses indiquent la tension de grille de lecture VG2 à une échelle linéaire et les ordonnées illustrent la tension de sortie VOUT - VDARK à une échelle logarithmique. Dans ce mode de réalisation, la tension de sortie diminue en correspondance avec une diminution de tension de grille VG2 et également avec une diminution de l'intensité de la lumière incidente et la tension de sortie est rapidement saturée dans le cas o la tension de grille VG2 est élevée et o la lumière incidente est forte. Par conséquent, si l'intensité de la lumière incidente est détectée et si l'opération de lecture est effectuée de manière que la tension de grille VG2 soit plus élevée dans le cas d'une faible intensité de lumière incidente, et plus basse dans le cas d'une forte intensité de lumière incidente, il est toujours possible de réaliser l'opération de réception de lumière la plus appropriée. En outre, si la tension de grille VG1 ou la
tension de substrat VSUB1 varie pendant la période d'emmaga-
sinage T1, il aparaît qu'une bonne exposition à la lumière peut être obtenue dans une plage beaucoup plus large. Dans les modes de réalisation qui ont été décrits ci-dessus, l'explication est faite pour un transistor latéral à grille isolée avec une structure d'isolement de grille, mais il est évident que la même explication pourrait s'appliquer également au transistor latéral à grille à jonction avec une région de diffusion de grille
par l'intermédiaire d'un condensateur.
Un analyseur d'images à semi-conducteurs selon l'invention sera maintenant décrit. Dans cet analyseur d'images à semi-conducteurs, un certain nombre d'éléments capteur d'images à semi-condcuteurs sont disposes sous forme d'une matrice et un signal d'images est extrait des éléments capteurs d'images à semi-conducteurs par une opération de balayage en trame. En ce qui concerne
l'opération de balayage en trame, un procédé de sélec-
tion par drain-grille, ou un procédé de sélection par
source-grille ou un procédé de sélection par source-
drain est utilisé. Ces procédés seront expliqués ci-après.
Dans un premier mode de réalisation de l'analyseur d'images à semiconducteurs représenté sur la figure 28, m x n transistors à induction statique latéraux 250-11, 250-12... 250-21, 250-22... 250-mn sont disposés en une matrice et des signaux successifs sont extraits de ces
transistors à induction statique par un procédé d'adres-
sage XY. En ce qui concerne le transistor à induction statique latéral constituant chaque élément d'image, non seulement un transistor à induction statique latéral dans lequel l'une au moins des régions de source et de drain est entour& par la région de grille comme le montrent
les figures 3 à 13 est utilisées, mais également le tran-
sistor à induction statique latéral dans lequel la région de grille est disposée entre la source et le drain comme le montre la figure 2. Dans ce mode de réalisation, la borne de source des transistors respectifs est connectée à la masse et les bornes de grille des rangées respectives de transistors disposés dans une région X sont connectées respectivement aux lignes de rangées 251-1, 251-2... 251m. En outre,
les bornes des drain des colonnes respectivesde transistors--
à induction statique latéraux disposées dans la direction Y sont connectées respectivement à des lignes de colonnes
252-1, 252-2... 252-n et ces lignes de colonnes sont con-
nectées respectivement à une ligne vidéo 254 et à une ligne de masse 254' par des transistors de sélection de colones 253-1, 253-2.... 253-n et 2531', 253-2'... 253-n'. La ligne vidéo 254 est connectée à une source
d'alimentation vidéo VDD par une résistance de charge 255.
Les lignes de rangées 251-1, 251-2... 251-m sont connectées à un circuit de balayage vertical 256 et des signaux
êGl' 6G2'.. Gm leur sont appliqués successivement.
En outre, les bornes de grille des transistors de sélec-
tion decolonne 253-1, 253-2,... 253-n et 253-1', 253-2',
253-n' sont connectées à un circuit de balayage hori-
zontal 257 par lequel des signaux iDi D2 -Dn
et leurs signaux inverses leur sont fournis respectivement.
Ensuite, le fonctionnement de l'analyseur d'images à semi-conducteurs de ce mode de réalisation sera expliqué en se référant aux figures 29A à 29F. Les figures 29A à 29F montrent les signaux de balayage vertical çGl' 6G2'
6G3 et les signaux de balayage horizontal 4Dl' D2' eD3.
Chacun des signaux 6Gl' 4G2.. appliqués aux lignes de ranqées 251-1, 2512... consiste en une tension de grille de lecture V G ayant une faible amplitude et une tension de grille de repos V.R ayant une plus grande amplitude que celle de V G. La valeur de chacun des signaux 6G1, Q2,... est maintenue à VçG pendant une période de balayage de ligne t et elle passe à VER pendant une période de blocage horizontal tBL à partir de la fin d'une période de balayage de ligne jusqu'au début de la période de balayage suivant comme le montrent les figures 29A à 29C. Les signaux de balayage horizontal DDl' eD2....appliqués aux grilles des transistors de sélection de colonne ont pour fonction de sélectionner les lignes decolones252-1, 252-2... de manière qu'un faible niveau de ce signal bloque les transistors de sélection de colonne 253-1, 253-2... et débloque les transistors de sélection inverse 253-1', 253-2',... et le niveau haut de ce signal débloque les transistors
de sélection de colonne et bloque les transistors de sélec-
tion inverse.
Le fonctionnement de l'analyseur d'images à semi-
conducteurs représenté sur la figure 28 sera maintenant expliqué en se référant aux formes d'ondes des figures 29A à 29F sur la base du fonctionnement du transistor à induction statique latérale mentionné cidessus. Quand
le signal eG1 adopte la valeur V G comme le montre la fi-
gure 29A par le circuit de balayage vertical 256, les transistors à induction statique latéraux 250-11, 250-12... 250-ln connectés à la lignede rangée 251-1 sont sélectionnés et les transistors de sélection horizontale 253-1, 253-2... 253-n sont débloqués successivement par les signaux eDi' D2 ' appliqués par le circuit de balayage horizontal 257, comme le montrent les figures 29D à 29F, de sorte que les signaux produits dans les transistors à induction statique latéraux 250-11, 250- 12... 250-ln sont émis successivement par la ligne vidéo 254. Ensuite,
si le signal eG1 passe au niveau haut VeR, ces transis-
tors 250-11, 250-12... 250-ln sont ramenés au repos en même temps de manière à préparer l'opération suivante de réception de lumière. Ensuite, quand le signal G2 adopte la valeur V G comme le montre la figure 29B, les transistors à induction statique latéraux 250-21, 250-22, 250-2n connectés à la ligne de rangée 251-2 sont sélectionnés et les signaux de lumière produits dans les transistors 250-21, 250-22.... 250-2n sont lus successivement par les signaux de balayage horizontal SDl' D2... Ensuite, si le signal eG2 prend la valeur V R, tous les transistors 250-21, 250-22,
. 250-2n sont ramenés simultanément aux repos. Ensuite, les signaux de lumière des transistors à induction statique latéraux sont lus successivement de cette manière, et des signaux vidéo représentant une..DTD: trame peuvent être obtenus.
Dans le premier mode de réalisation mentionné ci-dessus, les transistors de sélection inverses 253-1', 253-2',... 253-n' ont pour fonction de placer les drains
des transistors non sélectionnés au potentiel de la masse.
Mais étant donné que le signal de lumière peut être
emmagasiné dans la région de grille même si ces transis-
tors inverses ne sont pas utilisés, il est possible de supprimer ces transistors de sélection inverse du présent
mode de réalisation. En outre, dans ce mode de réalisa-
tion, la tension de grille VG pendant la période d'emmaga-
sinage est différente de celle pendant la période de lecture mais il est possible d'utiliser la valeur VG à la fois pendant la période d'emmagasinage et pendant
la période de lecture. Dans ce cas, étant donné que l'im-
pulsion de grille eeG ne doit adapté que deux niveaux, le circuit de balayage vertical 256 peut être réalisé
de façon simple.
Dans le premier mode de réalisation, les bornes
de source de tous les transistors 250-11, 250-12...
250-mn sont maintenues à un certain potentiel constant, c'est-à-dire le niveau de la masse, mais les bornes de
source des colonnes respectives des transistors à induc-
tion statique latéraux sont connectés en commun à un circuit de mise au repos horizontal consistant en un registre à décalage et disposé parallèlement au circuit
de balayage horizontal 257.
La figure 30 représente un second mode de réali-
sation d'un analyseur d'images à semi-conducteurs utili-
sant le circuit de balayage horizontal mentionné ci-dessus.
Selon la figure 30, les bornes de source des colonnes respectives de transistors à induction statique latéraux 250-11, 250-21... 250-ml, 25012, 250-22... 250-m2; 35...; 250-1n, 250-2n,..., 250-mn sont connectées en
commun aux lignes de source respectives 259-1, 259-2...
259-n qui sont en outre connectées à un circuit de mise au repos horizontal 258 disposé parallèlement au circuit
de balyage horizontal 257.
Le fonctionnement de ce mode de réalisation sera
maintenant expliqué en regard des figures 31A à 31I.
Quand le signal eG1 prend la valeur VeG comme le montre la figure 31A par le circuit de balayage vertical 256, les transistors 250-11, 250-12, etc. 250-1n de la ligne de rangée 251-1 sont sélectionnés et les transistors de sélection
horizontale 253-1, 253-2... 253-n sont débloqués succes-
sivement par les signaux de grille eD1' D2 -- appliqués successivement par le circuit de balayage horizontal 257 comme le montrent les figures 31D à 31F. Ensuite, les transistors sélectionnés 250-11, 250-12... 250-ln sont débloqués successivement et le courant source-drain correspondant à une charge de lumière emmagasinée dans la région de grille circule par le conducteur vidéo 254 de sorte que le signal de sortie peut être extrait entre la résistance de charge 255. L'opération de mise au repos des transistors respectifs est effectuée de manière que
les signaux esl' es2''' esn soient successivement appli-
qués aux lignes de source 259-1, 259-2... 259-n juste après les signaux eD1' eD2... 9Dn comme le montrent les figures 31G à 31I. Autrement dit, les trous positifs
emmagasinés dans la région de grille peuvent être déchar-
gés de manière qu'une tension de polarisation positive par rapport à la tension de grille V G soit appliquée à
la région de source des transistors respectifs.
Dans le premier mode de réalisation, l'opéra-
tion de mise au repos est effectuée dans toutes les.co-
lonnes detransistors d'induction statique latéraux mais, dans le second mode de réalisation mentionné ci-dessus, étant donné qu'il est possible d'effectuer l'opération de mise au repos pour chaque transistor, les périodes d'emmagasinage de lumière de tous ces transistors peuvent êtreabsolument identiques entre elles. En outre, étant donné qu'il suffit que la tension de grille adopte deux niveaux d'impulsions, le circuit de balayage vertical 256 peut être d'une réalisation simple. La figure 32 représente un troisième mode de réalisation d'un analyseur d'images à semi-conducteurs selon l'invention qui met en oeuvre le procédé de sélection par source-grille. Comme le montre la figure-32, l'analyseur d'images à semi-conducteurs de ce mode de réalisation a la même structure que celle des modes de réalisation mentionnés ci-dessus, de sorte que des transistors à induction statique latéraux 260-11, 260-12... 260-mn sont disposés en matrice et que le signal est lu par le procédé d'adressage XY. Dans ce mode de réalisation, les bornes de drain de tous les transistors constituant chacun un élément d'image-sont connectés en commun à la source d'alimentation vidéo VDD et les bornes de grille des rangéesrespectives de transistors disposées dans la direction X sont connectées respectivement aux lignes 261-1, 261-2... 261-m. En outre, les bornes de source de colonnes respectives de transistors disposées dans
la direction Y sont connectées respectivement aux conduc-
teursde colonnes 262-1, 262-2... 262-n et ces lignes de colonnes sont en outre connectées à une ligne vidéo 264 et à une ligne de masse 264' par des transistors de sélection de coloenes 263-1, 263-2... 263-n et 263-1', 263-2',... 263-n'. La ligne vidéo 264 est connectée à la source d'alimentation vidéo VDD par une résistance de charge 265. En outre, les lignes de rangées 261-1, 261-2,... 261-m sont connectées à un circuit de balayage vertical 266 de manière à recevoir les signaux 4Gl' 6G2.... 6G. Par
ailleurs, les bornes de grille des transistors de sélec-
tion de colonne 263-1, 263-2... 263-n et 263-1', 263-2', 35... 263-n' sont connectées à un circuit de balayage horizontal 267 de manière à recevoir les signaux esl'
s2''' sn et leurs signaux inverses.
Le signal de balayage vertical 6G et le signal de balayage horizontal s seront maintenant décrits en regard des figures 33A à 33F. Chacun des signaux eG1' eG2... appliques aux lignes de rangées 261-1, 261-2... consiste en une tension de grille de lecture V G ayant une petite amplitude et en une tension de mise au repos VeR ayant une plus grande amplitude que celle de VeG. La valeur de chacun des signaux eGi' eG2... est maintenue à VeG pendant une période de balayage de lignes tH et elle est placée à VeR pendant une période de blocage horizontal tBL depuis la fin d'une période de balayage de lignes jusqu'au début de la période de balayage suivante, comme le montrent les figures 33A à 33C. Les signaux de balayage horizontal sl' s2'' appliqués aux bornes de grille des transistors de sélection de colonne 263-1, 263-2... 263-n ont pour fonction de sélectionner les lignes de colonnes 262-1, 262-2... de manière qu'un niveau bas de ce signal bloque
les transistors de sélection de colonne 263-1, 263-2...
263-n et débloque les transistors de sélection inverse 263-1', 263-2'... 263-n' et qu'un niveau haut de ce signal débloque les transistors de sélection de colonne et
bloque les transistors de sélection inverse.
Le fonctionnement de l'analyseur d'images à semi-
conducteurs représenté sur la figure 32 sera maintenant expliqué sur la base du fonctionnement du transistor à induction statique latéral mentionné ci-dessus. Quand le signal eG1 passe à la tension de lecture VeG comme le montre la figure 33A, par le circuit de balayage vertical 270, les transistors 260-11, 260-12... 260-ln
connectés à la ligne de rangée 261-1 sont sélectionnés et les tran-
sitors de sélection horizontale 263-1, 263-2... 263-n sont débloqués successivement par les signaux esl' $s2 '... sn qui sont fournis par le circuit de balayage horizontal 267 comme le montrent les figures 33D à 33F de sorte que les signaux produits dans les transistors 260-11, 260-12.
* 260-ln sont émis successivement par la ligne vidéo 264. Ensuite, si le signal eG1 passe au niveau haut VR, ces transistors 260-11, 260-12... 2601n sont ramenés au repos en même temps. Ensuite, quand le signal 9G2 passe à la valeur OG ccmme le montre la figure 33B, les transistors 260- 21, 260-22....... 260-2n con- nectés à la ligne de rangée 261-2 sont sélectionnés et les signaux de lumière produits dans ces transistors 26021, 260-22,... 260-2n sont lus successivement. Ensuite, tous les transistors 260-21, 260-22... 260-2n sont ramenés simultanément au repos. Ensuite, les signaux de lumière des transistors sont lus successivement de cette manière, et les signaux vidéo représentant une trame peuvent être obtenus...DTD: Dans ce mode de réalisation, les transistors de sélec-
tion inverse 263-1', 263-2',.:. 263-n' ont pour fonction de placer les bornes de source des transistors non sélectionnés au potentiel de la terre. Mais étant donné que le signal de lumière peut être emmagasiné dans la région de grille même si ces transistors inverses ne sont pas utilisés, il est possible de supprimer ces derniers du présent mode de réalisation. En outre, dans ce mode de réalisation, la tension de grille VG pendant la période d'emmagasinage peut
être la méme tension que celle pendant la période d'emmagasinage.
Dans ce mode de réalisation, la connexion de drain peut être simple à réaliser camparativement au premier mode de réalisation et l'isolement entre les éléments d'images peut être simple. Il est donc confirmé expérimentalement que le présent
mode de réalisation peut être appliqué de préférence à l'intégra-
tion d'un élément d'images.
En outre, on peut réduire l'influence de la capacité parasite du drain, diminuer la capacité de charge des lignes de colonnes 262-1,..., 262-n et abaisser la différence de potentiel sur les lignes de colonnes. Ainsi, le présent mode de réalisation se révèle particulièrement avantageux pour ccmmander un analyseur d'image possédant un grand ncobre d'éléments d'image à vitesse élevée. Dans le troisième mode de réalisation représenté sur la figure 32, les bornes de drain des transistors à induction statique latéraux respectifs sont connectés en commun à la source d'alimentation VDD mais comme le montre la figure 34, les bornes de drain des transistors respectifs peuvent être connectées en commun à la source
d'alimentation VDD par une résistance de charge 265.
Dans le quatrième mode de réalisation mentionné ci-dessus, étant donné que les bornes de source et de drain de tous les transistors non sélectionnés sont connectées entre elles par les transistors de sélection inverse, aucun
signal de sélection inverse n'est émis par les transis-
tors autres que ceux qui sont sélectionnés. Les disposi-
tions du quatrième mode de réalisation autres que celles
mentionnées ci-dessus sont les mêmes que celles du troi-
sième mode de réalisation.
La figure 35 est un schéma d'un cinquième mode de réalisation d'un analyseur d'images à semi-conducteurs selon l'invention qui met en oeuvre le procédé de sélection
par source-drain. Dans ce mode de réalisation d'un analy-
seur d'images à semi-conducteurs représenté sur la figure 35, m x n transistors à induction statique latéraux 270-11, 270-12... 270-mn sont disposés en une matrice
et des signaux successifs sont produits par les transis-
tors 270-11 à 270-mn par un procédé d'adressage XY.
Autrement dit, la borne de grille des transistors respec-
tifs représentant chacun un élément d'images est connectée à la rasse et les bornes de source des lignes de rangées respectives des transistors disposées dans la direction X sont con-
nectées respectivemaoent aux lignes de rangées 271-1, 271-2... 271-m.
En outre, les bornes de drain des colonnes respectives des transistors à induction statique latéraux disposées dans la direction Y sont connectées respectivement aux lignes de colonnes 272-1, 272-2... 272-n et ces lignes de colonnes sont connectées respectivement à une ligne vidéo 274 et à une source d'alimentation vidéo VDD par des transistors de sélection de colonne 273-1, 273-2... 273-n et 273-1', 273-2'... 273-n'. La ligne Vidéo 274 est connectée à la source d'alimentation vidéo
VDD par un ampèrentre 275. Les lignes de rangées 271-1, 271-2...
271-m sont connectées à un circuit de balayage 276 et
les signaux esl' 9s2"".sm leur sont appliqués successi-
vement. En outre, les bornes de grille des transistors de sélection de colonne 273-1, 273-2... 273-n et 273-1', 273-2'... 273-n' sont connectées à un circuit de balayage horizontal 277 par lequel les signaux 6DV' eD2'' éDn
et leurs signaux inverses leur sont appliqués respecti-
vement. Le signal de balayage vertical 6s et le signal de balayage horizontal eDseront maintenant décrits en regard des formes d'ondes des figures 36A à 36F. Chacun des signaux 9sl' çs2' appliques aux lignes de rangées consiste en une tension de source de lecture V s de petite amplitude et en une tension de mise au repos V R de plus grande amplitude que celle de V^s. La valeur de chaque signal çsl es2"" est maintenue à la valeur V s pendant une période de balayage de lignes tH et elle passe à VJR pendant une période de blocage tBL à partir de la fin d'une période de balayage de lignes jusqu'au début de la période de balayage suivante comme le montrent les figures 36A à 36C. Les signaux de balayage horizontal
eD1' eD2'' appliqués aux bornes de grille des transis-
tors de sélection de colonne 273-1, 273-2,... 273-n ont pour fonction de sélectionner les lignes de colonne
de manière qu'un niveau bas de ce signal bloque les transis-
tors de sélection de colonne 273-1, 273-2... 273-n et débloque des transistors de sélection inverse 273-1', 273-2',... 273-n' et un niveau haut de ce signal débloque les transistors de sélection de colonne et bloque les
transistors de sélection inverse.
Le fonctionnement de l'analyseur d'images à semi-
conducteurs représenté sur la figure 35 sera maintenant expliqué sur la base du fonctionnement du transistor à induction statique latérale mentionné ci-dessus. Quand le signal esl passe à la tension de lecture Ves, comme le montre la figure 36A par le circuit de balayage ver- tical 276, les transistors à induction statique latéraux 270-11, 270-12... 270ln connectés à la ligne de rangée 271-1 sont sélectionnés et les transistors de sélection horizontale 273-1, 273-2... 273-n sont débloqués successivement par le signal Dl' eD2' ''"' * Dn délivré par le circuit de balayage horizontal 277 comme le montrent les figures 36D à 36F, de sorte que les signaux produits dans les
transistors 270-11, 270-12... 270-ln sont émis succes-
sivement par la ligne vidéo 274. Ensuite, quand le signal esl passe au niveau haut VeR à la fin de la période de blocage tBL, ces transistors 270-11, 270-12... 270-ln sont ramenés au repos en même temps. Ensuite, quand le signal es2 passe à Ves comme le montre la figure 36B, les transistors 270-21, 270-22... 270-2n connectés à la ligne de rangée 271-2 sont sélectionnés et les signaux de lumière produits dans le transistor 270-21, 270-22... 270-2n sont lus successivement. Ensuite, tous les transistors 270-21, 270-22... 270-2n sont ramenés simultanément au repos. Les signaux lumineux des transistors sont donc lus successivement de cette manière et les signaux vidéo
représentant une trame peuvent être obtenus.
Dans ce mode de réalisation, les transistors de sélection inverse 273-1', 273-2'... 273-n' ont pour fonction de ramener les bornes de drain des transistors non sélectionnés au potentiel de la source de tension VDD. Mais étant donné que le signal de lumière peut être
emmagasiné dans la région de grille même si ces transis-
tors inverses ne sont pas utilisés, il est possible de
les supprimer du présent mode de réalisation.
Dans le présent mode de réalisation, aucun signal de sélection inverse n'est émis par les transistors à induction statique latéraux autres que ceux qui sont sélectionnés. Comme cela a été expliqué ci-dessus, et selon l'invention, étant donné que l'élément capteur d'images à semiconducteurs utilise un transistor à induction
statique, non seulement la fonction de conversion photo-
électrique mais également la fonction d'amplification
peuvent être remplies. Par conséquent, le rapport signal-
bruit peut être plus grand que celui d'un transistor MOS et d'un composant à couplage de charge ne remplissant aucune fonction d'amplification. En outre, étant donné qu'une structure de type latéral est utilisée dans laquelle les régions de source, de drain et de grille sont formées
à la surface d'une couche semi-conductrice, leur réali-
sation peut être compacte comparativement à la structure de type vertical et le contrôle de dimension peut être réalisé facilement. En outre, le taux d'amplification de lumière et la sensibilité à la lumière peuvent être améliorés facilement et le processus peut également être très simple. EN outre, si des dispositifs périphériques doivent être formés dans la réalisation MOS, le procédé selon l'invention peut être adapté au procédé MOS. Par
conséquent, l'efficacité peut être améliorée et la dis-
position des bornes peut être conçue librement compara-
tivement à la structure de type vertical. En outre, étant donné que l'une au moins des régions de source et de drain est entourée par la région de grille, la
surface de la région de canal peut être augmentée. Par -
conséquent, la charge de lumière peut être emmagasinée alternativement dans les régions de grille et ainsi,
un bon rapport signal/bruit peut être obtenu.
En outre, et selon l'invention, étant donné que les dimensions du dispositif peuvent être réduites, ce dispositif peut être intégré avantageusement et il peut donc appliquer préférentiellement à un dispositif
à plusieurs couches tridimensionnelles.
Par ailleurs, dans l'analyseur d'images à semi-
conducteurs selon l'invention, étant donné que les régions de source et de drain peuvent être polarisées en opposition pendant la période d'emmagasinage de signal de lumière et que la région de source ou de drain connectée à la masse pendant la période de lecture de signal, la charge de lumière peut être emmagasinée de préférence dans la région de grille pendant la période d'emmagasinage et le courant source-drain en fonction de la quantité des charges de lumière emmagasinée dans la région de
grille peut être obtenu pendant la période d'emmagasinage.
Il est donc possible de réaliser une bonne opération de conversion photoélectrique et d'obtenir un signal
de sortie qui correspond exactement à la lumière incidente.
En outre, il est possible de réaliser l'opération de conversion photoélectrique qui convient le mieux avec diverses intensités de lumière incidente en réglant la période d'emmagasinage et la tension de lecture de grille en réponse à la quantité de lumière incidente. En outre, en ce qui concerne le procédé de lecture de signal, étant donné qu'un procédé de sélection par grille-drain, un procédé de sélection par source-grille ou un procédé de sélection par source-drain est utilisé arbitrairement, la liberté de conception peut être améliorée largement et le procédé qui convient le mieux, correspondant à
diverses conditions peut être utilisé.
Bien entendu, diverses modifications peuvent
être apportées par l'homme de l'art aux modes de réali-
sation décrits et illustrés à titre d'exemples nullement
limitatifs sans sortir du cadre de l'invention.
Claims (22)
1. Elément capteur d'images à semi-conducteurs, caractérisé en ce qu'il comporte un transistor à induction statique comprenant une région de source (24), une région
de drain (25) disposées à la surface d'une couche semi-
conductrice (23) formée sur un substrat (22) d'une matière semiconductrice ayant une haute résistivité, ou d'une
matière isolante, et une région de grille (29) pour emma-
gasiner un signal de lumière, disposé pour entourer complè-
tement l'une au moins de ladite région de source et de
ladite région de drain, de manière qu'un courant source-
drain circule parallèlement à la surface de ladite couche semiconductrice.
2. Elément selon la revendication 1, caractérisé en ce que ladite région de grille entoure complètement
ladite région de source et ladite région de drain.
3. Elément selon la revendication 1 ou 2, carac-
térisé en ce que ladite région de grille est disposée pour entourer complètement ladite région de source et ladite région de drain est disposée à l'extérieur de
ladite région de grille.
4. Elément selon la revendication 1 Ou 2, caractérisé en ce que ladite région de grille est agencée pour entourer complètement ladite région de drain et ladite région de source est disposée à l'extérieur de
ladite région de grille.
5. Elément selon l'une quelconque des revendica-
tions 1 à 4, caractérisé en ce qu'une partie de ladite couche semiconductrice dans laquelle sont formées ladite région de source, ladite région de drain et ladite région de grille est isolée par une région d'isolement faite d'une couche de diffusion ayant un type de conductivité
opposé à celui de ladite couche semi-conductrice.
6. Elément selon la revendication 5, caractérisé en ce que ladite région d'isolement est constituée par la région de drain ou la région de source disposée à
l'extérieur de la région de grille.
7. Elément selon l'une quelconque des revendi-
cations 1 à 6, caractérisé en ce que ledit transistor
à induction statique comporte plusieurs régions de grille.
8. Elément selon l'une quelconque des revendica- tions 1 à 7, caractérisé en ce que ladite région de grille a une structure de grille à jonction comprenant une région ayant un type de conductivité opposé à celui de ladite couche semi-conductrice et étant formée dans ladite région semiconductrice et une électrode étant connectée à ladite région.
9. Elément selon l'une quelconque des revendi-
cations 1 à 7, caractérisé en ce que ladite région de grille a une structure de grille isolée comprenant une pellicule d'isolement disposée sur une surface de ladite
couche semi-conductrice et une électrode de grille for-
mée sur la pellicule isolante.
10. Elément selon la revendication 9, carac-
térisé en ce que ladite région de grille comporte en
outre une couche de grille ayant un type de conducti-
vité opposé à celui de ladite couche semi-conductrice,
et agencée à la surface de ladite couche semi-conduc-
trice connectée à ladite pellicule isolante.
11. Elément selon l'une quelconque des revendi-
cations 1 à 10, caractérisé en ce que ladite région de source, ladite région de drain et ladite région de grille
sont disposées concentriquement.
12. Analyseur d'images à semi-conducteurs, carac-
térisé en ce qu'il comporte un élément capteur d'images
(250) à semi-conducteurs comprenant au moins un transis-
tor à induction statique qui comporte une région de source et une région de drain disposées dans une surface d'une couche semi-conductrice formée sur un substrat de matière sem-conductrice ayant une haute résistivité ou d'une matière isolante, une région de grille dont au moins une partie est formée entre ladite région de source et ladite région de drain de manière qu'un courant source-drain
circule parallèlement à la surface de ladite couche semi-
conductrice, un dispositif (251, 252, 256, 257) de pola-
risation inverse de ladite région de source et de ladite région de drain pendant une période d'emmagasinage de signal de lumière et un dispositif (253, 254, 255) de lecture d'un signal de lumière emmagasinée dans l'élément
capteur d'images à semi-conducteurs.
13. Analyseur selon la revendication 12, carac-
térisé en ce que ledit dispositif de lecture de signal
comporte un dispositif qui fait circuler un courant source-
drain en réponse à la quantité des charges de lumière emmagasinées dans ladite région de grille en connectant ladite région de source ou ladite région de drain à la
masse pendant une période de lecture de signal.
14. Analyseur selon la revendication 12, carac-
térisé en ce qu'il comporte en outre un dispositif de
mise au repos pour décharger les charges de lumière emma-
gasinées dans ladite région de grille après la fin d'une période de lecture de signal au moyen du dispositif de
lecture de signal.
15. Analyseur selon la revendication 14, caractéri-
sé en ce que ledit dispositif de mise au repos a une structure telle que les charges de lumière emmagasinées dans ladite région de grille sont déchargées en augmentant
la polarisation inverse appliquée audit substrat semi-
conducteur.
16. Analyseur d'images selon la revendication
14, caractérisé en ce qu'il comporte en outre un dispo-
sitif pour régler la tension de grille en réponse à l'in-
tensité de la lumière incidente pendant la période de
lecture au moyen du dispositif de lecture de signal.
17. Analyseur selon la revendication 12, carac-
térisé en ceque ladite région de grille entoure complète-
ment l'une au moins de ladite région de source et de
ladite région de drain.
18. Analyseur d'images à semi-conducteurs, carac-
térisé en ce qu'il comporte un ensemble de plusieurs éléments capteurs d'images (250) à semi-conducteurs dis-
posés en une matrice, chaque élément comportant un tran-
sistor à induction tactique comprenant une région de source et une région de drain disposées à la surface d'une couche semi-conductrice formée sur un substrat d'une matière semi-conductrice de haute résistivité ou d'une matière isolante, et une région de grille dont au moins une partie est formée entre ladite région de source et ladite région de drain, de manière qu'un courant source-drain circule parallèlement à la surface de ladite couche semi-conductrice et un dispositif de balayage (256, 257) destiné à balayer des éléments capteurs d'images successifs dans ledit ensemble de manière que pendant une période d'emmagasinage de signal de lumière dans laquelle des charges de lumière sont emmagasinées dans ladite région de grille, ladite région de source et ladite région de drain soient polarisées en opposition de manière à ne produire aucun signal de sortie., et que pendant une période de lecture de signal, le courant source-drain, en réponse à une quantité de charges de lumière emmagasinée dans ladite région de grille, circule par une ligne vidéo (254) en connectant à la masse ladite région de source ou ladite région de drain.'
19. Analyseur selon la revendication 18, caractérisé ence que ledit dispositif de balayage (256, 257) a une structure telle que les bornes de source d'éléments capteurs d'images respectifs à semi- conducteurs soient connectées à un potentiel constant et que leurs bornes de grille et de drain soient connectées à un circuit de balayage horizontal (257) et à un circuit de balayage vertical (256) respectivement pour que les éléments capteurs d'images à semi-conducteurs soient successivement sélectionnés
en contrôlant les tensions de grille et de drain.
20. Analyseur selon la revendication 18, carac-
térisé en ce que ledit dispositif de balayage a une struc-
ture telle que les bornes de drain des éléments capteurs d'images à semiconducteurs respectifs soient connectées à un potentiel constant et que leurs bornes de grille et de source soient connectées à un circuit de balayage horizontal (257) et à un circuit de balayage vertical (256) respectivement de manière que des éléments capteurs
d'images à semi-conducteurs soient sélectionnés successi-
vement en contrôlant les tensions de grille et de source.
21. Analyseur selon la revendication 18, carac-
térisé en ce que ledit dispositif de balayage a une struc-
ture telle que les bornes de grille des éléments capteurs d'images à semiconducteurs respectifs soient connectées à un potentiel constant et que leurs bornes de source et de drain soient connectées à un circuit de balayage horizontal (257) et un circuit de balayage vertical (256) respectivement, de manière que les éléments capteurs
d'images à semi-conducteurs soient sélectionnés successi-
vement en contrôlant les tensions de source et de drain.
22. Analyseur selon la revendication 18, caracté-
risé en ce que ladite région de grille entoure complète-
ment l'une au moins-de ladite région de source et ladite
région de drain.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59059525A JPH0666446B2 (ja) | 1984-03-29 | 1984-03-29 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2563657A1 true FR2563657A1 (fr) | 1985-10-31 |
| FR2563657B1 FR2563657B1 (fr) | 1988-02-05 |
Family
ID=13115768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8504687A Expired FR2563657B1 (fr) | 1984-03-29 | 1985-03-28 | Element capteur d'images a semi-conducteurs et analyseur d'images qui comporte cet element |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4878120A (fr) |
| JP (1) | JPH0666446B2 (fr) |
| DE (2) | DE3510965A1 (fr) |
| FR (1) | FR2563657B1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995008190A1 (fr) * | 1993-09-15 | 1995-03-23 | MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. | Structure (de detecteur) a semi-conducteurs |
| WO1995008191A1 (fr) * | 1993-09-15 | 1995-03-23 | MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. | Transistor unipolaire a effet de champ comportant une structure integree de remise a l'etat initial |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60229368A (ja) * | 1984-04-27 | 1985-11-14 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPS61136388A (ja) * | 1984-11-21 | 1986-06-24 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPH0682816B2 (ja) * | 1985-05-20 | 1994-10-19 | 松下電子工業株式会社 | 固体撮像装置 |
| JPS6312161A (ja) * | 1986-07-03 | 1988-01-19 | Olympus Optical Co Ltd | 半導体撮像装置 |
| JPH01133493A (ja) * | 1987-11-19 | 1989-05-25 | Olympus Optical Co Ltd | 固体撮像装置 |
| US4951106A (en) * | 1988-03-24 | 1990-08-21 | Tektronix, Inc. | Detector device for measuring the intensity of electromagnetic radiation |
| US5061918A (en) * | 1989-10-02 | 1991-10-29 | The Texas A&M University System | Sound emitting device for behavior modification |
| US5307169A (en) * | 1991-05-07 | 1994-04-26 | Olympus Optical Co., Ltd. | Solid-state imaging device using high relative dielectric constant material as insulating film |
| US5502488A (en) * | 1991-05-07 | 1996-03-26 | Olympus Optical Co., Ltd. | Solid-state imaging device having a low impedance structure |
| US5486711A (en) * | 1993-06-25 | 1996-01-23 | Nikon Corporation | Solid-state image sensor with overlapping split gate electrodes |
| DE4321789C2 (de) * | 1993-06-30 | 1999-12-09 | Siemens Ag | Festkörperbildwandler |
| US6072528A (en) * | 1993-09-13 | 2000-06-06 | Olympus Optical Co., Ltd. | Solid state image sensor |
| US5578814A (en) * | 1993-09-29 | 1996-11-26 | Intronix, Inc. | Sensor device for storing electromagnetic radiation and for transforming such into electric signals |
| US5428216A (en) * | 1993-09-29 | 1995-06-27 | Ornetics International, Inc. | Opto-electronic sensor device using a transparent injecting electrode to block outside radiation |
| US6873362B1 (en) * | 1995-03-22 | 2005-03-29 | Sony Corporation | Scanning switch transistor for solid-state imaging device |
| JPH08313215A (ja) * | 1995-05-23 | 1996-11-29 | Olympus Optical Co Ltd | ２次元距離センサ |
| JPH09102609A (ja) * | 1995-08-03 | 1997-04-15 | Seiko Instr Inc | 半導体装置 |
| DE19631385A1 (de) * | 1996-08-02 | 1998-02-05 | Siemens Ag | Festkörper-Bildwandler |
| US6051857A (en) | 1998-01-07 | 2000-04-18 | Innovision, Inc. | Solid-state imaging device and method of detecting optical signals using the same |
| US6504194B1 (en) | 1999-12-01 | 2003-01-07 | Innotech Corporation | Solid state imaging device, method of manufacturing the same, and solid state imaging system |
| US6545331B1 (en) | 1999-12-10 | 2003-04-08 | Innotech Corporation | Solid state imaging device, manufacturing method thereof, and solid state imaging apparatus |
| US6950134B2 (en) | 2000-02-22 | 2005-09-27 | Innotech Corporation | Method of preventing transfer and storage of non-optically generated charges in solid state imaging device |
| US6448596B1 (en) | 2000-08-15 | 2002-09-10 | Innotech Corporation | Solid-state imaging device |
| JP3554703B2 (ja) * | 2000-10-12 | 2004-08-18 | リバーベル株式会社 | 情報端末装置 |
| GB2374200A (en) * | 2000-12-21 | 2002-10-09 | Europ Org For Nuclear Research | Radiation tolerant MOS layout |
| JP4109858B2 (ja) * | 2001-11-13 | 2008-07-02 | 株式会社東芝 | 固体撮像装置 |
| JP3900992B2 (ja) * | 2002-04-02 | 2007-04-04 | 株式会社日立製作所 | 放射線検出器及び放射線検査装置 |
| US20050023570A1 (en) * | 2003-07-29 | 2005-02-03 | Eastman Kodak Company | Image sensor with transparent transistor gates |
| JP4744807B2 (ja) * | 2004-01-06 | 2011-08-10 | パナソニック株式会社 | 半導体集積回路装置 |
| US7193257B2 (en) | 2004-01-29 | 2007-03-20 | Victor Company Of Japan, Ltd. | Solid state image sensing device and manufacturing and driving methods thereof |
| JP4187691B2 (ja) * | 2004-06-29 | 2008-11-26 | 富士通マイクロエレクトロニクス株式会社 | 閾値変調型イメージセンサ |
| JP4655785B2 (ja) * | 2005-07-06 | 2011-03-23 | 日本ビクター株式会社 | 固体撮像素子の駆動方法 |
| US7262400B2 (en) * | 2005-12-02 | 2007-08-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor device having an active layer overlying a substrate and an isolating region in the active layer |
| GB2445313B (en) * | 2006-02-14 | 2011-03-23 | Nat Inst Of Advanced Ind Scien | Photo field effect transistor and integrated photodetector using same |
| KR100889483B1 (ko) * | 2006-10-20 | 2009-03-19 | 한국전자통신연구원 | 저전압 동작 특성 향상을 위한 이미지 센서 |
| JP5167799B2 (ja) | 2007-12-18 | 2013-03-21 | ソニー株式会社 | 固体撮像装置およびカメラ |
| EP2304795A1 (fr) * | 2008-07-17 | 2011-04-06 | Microsoft International Holdings B.V. | Système photographique 3d à photo-grille cmos à cellule de détection de charge et à géométrie de pixels améliorées |
| US10529753B2 (en) | 2015-11-03 | 2020-01-07 | Sensors Unlimited, Inc. | Pixels |
| CN110431441B (zh) | 2017-03-19 | 2023-09-15 | 科维塔公司 | 用于调制的图像捕获的***和方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2741226A1 (de) * | 1976-09-13 | 1978-03-16 | Hitachi Ltd | Festkoerper-farbbildaufnahmeeinrichtung |
| US4326210A (en) * | 1977-09-26 | 1982-04-20 | Sharp Kabushiki Kaisha | Light-responsive field effect mode semiconductor devices |
| US4377817A (en) * | 1979-03-19 | 1983-03-22 | Semiconductor Research Foundation | Semiconductor image sensors |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5850030B2 (ja) * | 1979-03-08 | 1983-11-08 | 日本放送協会 | 光電変換装置およびそれを用いた固体撮像板 |
| US4571626A (en) * | 1981-09-17 | 1986-02-18 | Matsushita Electric Industrial Co., Ltd. | Solid state area imaging apparatus |
| JPS58105672A (ja) * | 1981-12-17 | 1983-06-23 | Fuji Photo Film Co Ltd | 半導体撮像装置 |
| JPS59107578A (ja) * | 1982-12-11 | 1984-06-21 | Junichi Nishizawa | 半導体光電変換装置 |
| JPS59107570A (ja) * | 1982-12-13 | 1984-06-21 | Fuji Photo Film Co Ltd | 半導体撮像装置 |
| JPH0744661B2 (ja) * | 1982-12-14 | 1995-05-15 | オリンパス光学工業株式会社 | 固体撮像装置 |
| JPS59108461A (ja) * | 1982-12-14 | 1984-06-22 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPS59148473A (ja) * | 1983-02-14 | 1984-08-25 | Junichi Nishizawa | ２次元固体撮像装置の読出し方法 |
| JPS59153381A (ja) * | 1983-02-22 | 1984-09-01 | Junichi Nishizawa | ２次元固体撮像装置 |
| JPS59188278A (ja) * | 1983-04-08 | 1984-10-25 | Hamamatsu Photonics Kk | 半導体撮像装置 |
| JPS6058781A (ja) * | 1983-09-09 | 1985-04-04 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPS60140752A (ja) * | 1983-12-28 | 1985-07-25 | Olympus Optical Co Ltd | 半導体光電変換装置 |
| JPS614376A (ja) * | 1984-06-19 | 1986-01-10 | Olympus Optical Co Ltd | 固体撮像装置 |
-
1984
- 1984-03-29 JP JP59059525A patent/JPH0666446B2/ja not_active Expired - Lifetime
-
1985
- 1985-03-25 US US06/715,641 patent/US4878120A/en not_active Expired - Lifetime
- 1985-03-26 DE DE19853510965 patent/DE3510965A1/de active Granted
- 1985-03-26 DE DE3546487A patent/DE3546487C2/de not_active Expired
- 1985-03-28 FR FR8504687A patent/FR2563657B1/fr not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2741226A1 (de) * | 1976-09-13 | 1978-03-16 | Hitachi Ltd | Festkoerper-farbbildaufnahmeeinrichtung |
| US4326210A (en) * | 1977-09-26 | 1982-04-20 | Sharp Kabushiki Kaisha | Light-responsive field effect mode semiconductor devices |
| US4377817A (en) * | 1979-03-19 | 1983-03-22 | Semiconductor Research Foundation | Semiconductor image sensors |
Non-Patent Citations (1)
| Title |
|---|
| THE 1974 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE, DIGEST OF TECHNICAL PAPERS, 13 février 1974, pages 34-35,221, New York, US; J. LOHSTROH: "The JFET as a photosensitive cell in image sensor arrays" * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995008190A1 (fr) * | 1993-09-15 | 1995-03-23 | MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. | Structure (de detecteur) a semi-conducteurs |
| WO1995008191A1 (fr) * | 1993-09-15 | 1995-03-23 | MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. | Transistor unipolaire a effet de champ comportant une structure integree de remise a l'etat initial |
| US5786609A (en) * | 1993-09-15 | 1998-07-28 | Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaflen E.V. | Integrated horizontal unipolar transistor having a doped layer forming an internal gate of the transistor and at least one integrated capacitor having a first electrode connected to a source of the transistor and a second electrode to the fixed potential |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2563657B1 (fr) | 1988-02-05 |
| JPS60206063A (ja) | 1985-10-17 |
| DE3546487A1 (fr) | 1986-09-18 |
| US4878120A (en) | 1989-10-31 |
| DE3510965C2 (fr) | 1987-01-02 |
| DE3510965A1 (de) | 1985-10-03 |
| JPH0666446B2 (ja) | 1994-08-24 |
| DE3546487C2 (fr) | 1988-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2563657A1 (fr) | Element capteur d'images a semi-conducteurs et analyseur d'images qui comporte cet element | |
| EP2216817B1 (fr) | Capteur d'images à semiconducteur à éclairement par la face arrière | |
| EP0367650B1 (fr) | Dispositif photosensible du type à amplification du signal au niveau des points photosensibles | |
| US10497737B2 (en) | Enhanced dynamic range imaging | |
| FR3046495A1 (fr) | Pixel de detection de temps de vol | |
| FR2820883A1 (fr) | Photodiode a grande capacite | |
| FR2638042A1 (fr) | Procede pour reduire la remanence d'un phototransistor, notamment de type nipin | |
| US4688098A (en) | Solid state image sensor with means for removing excess photocharges | |
| US6768093B2 (en) | Solid state imaging device and driving method thereof | |
| TWI470777B (zh) | 包含具磊晶層之像素單元的影像感測器、具有該影像感測器的系統以及像素單元的形成方法 | |
| FR3065320A1 (fr) | Pixel de detection de temps de vol | |
| EP2525406B1 (fr) | Circuit de détection à faible flux et faible bruit | |
| FR2820882A1 (fr) | Photodetecteur a trois transistors | |
| FR2924862A1 (fr) | Dispositif microelectronique photosensible avec multiplicateurs par avalanche | |
| FR2549328A1 (fr) | Dispositif photosensible a l'etat solide | |
| FR2662853A1 (fr) | Detecteur d'image a dispositif a couplage de charge. | |
| FR2627922A1 (fr) | Matrice photosensible a deux diodes par point, sans conducteur specifique de remise a niveau | |
| JP3977735B2 (ja) | 光検出装置 | |
| EP1256984A2 (fr) | Photod-tecteur CMOS comportant une photodiode en silicium amorphe | |
| FR3013546A1 (fr) | Mise en commun de deux colonnes de pixels d'un detecteur d'images | |
| KR100303597B1 (ko) | 광전변환장치및그구동방법 | |
| FR2846147A1 (fr) | Commande d'une cellule photosensible | |
| KR100722690B1 (ko) | 씨모스 이미지 센서의 단위 픽셀 | |
| FR2945667A1 (fr) | Capteur d'image integre a tres grande sensibilite. | |
| US11134213B2 (en) | Pixel array and image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |