FR2554276A1 - Diode de reference pour circuit integre et son procede de fabrication - Google Patents
Diode de reference pour circuit integre et son procede de fabrication Download PDFInfo
- Publication number
- FR2554276A1 FR2554276A1 FR8416907A FR8416907A FR2554276A1 FR 2554276 A1 FR2554276 A1 FR 2554276A1 FR 8416907 A FR8416907 A FR 8416907A FR 8416907 A FR8416907 A FR 8416907A FR 2554276 A1 FR2554276 A1 FR 2554276A1
- Authority
- FR
- France
- Prior art keywords
- zone
- type
- junction
- reference diode
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 title description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 230000015556 catabolic process Effects 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010411 cooking Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
DIODE DE REFERENCE POUR CIRCUIT INTEGRE ET SON PROCEDE DE FABRICATION: -ON AJOUTE DANS UNE ZONE 4 DE TYPE P UNE ZONE COMPLEMENTAIRE 8 DE TYPE N QUI ENTOURE UNE ZONE 5 DE TYPE N ET PAR CONSEQUENT LA PERIPHERIE, EN SURFACE, DE CETTE JONCTION PN ENTRE LA ZONE 4 DE TYPE P ET LA ZONE 5 DE TYPE N, LE DOPAGE DE LA ZONE COMPLEMENTAIRE 8 ETANT SUPERIEUR A CEUX DE LA ZONE 5 DE TYPE N ET DE LA ZONE 4 DE TYPE P, CE QUI AUGMENTE LA TENSION DE RUPTURE AUX COINS ET AUX BORDS DE LA SURFACE DE L'ENSEMBLE AFIN QUE CETTE TENSION SOIT SUPERIEURE A LA TENSION DE RUPTURE DE LA ZONE DE JONCTION PN DE LA SUBSURFACE CENTRALE FORMEE PAR LA ZONE 5 DE TYPE N ET LA ZONE 7 DE TYPE P; -ON FACILITE LA FABRICATION DE LA DIODE ET ON EN AMELIORE LES CARACTERISTIQUES ELECTRIQUES EN REDUISANT LA RUPTURE DE LA SUBSURFACE ET EN AUGMENTANT LA RUPTURE EN SURFACE.
Description
-1-1 L'invention a trait en général à une diode zener ou de référence
de type perfectionné pour circuits intégrés, ainsi qu'à son procédé de fa-
brication. Plus particulièrement, l'invention a trait à une diode intégrée de référence à rupture de subsurface sur une gamme étendue de courants de ser-
vice et ayart une sensibilité réduite aux variations de traitement tant vo-
lontaires qu'aléatoires.
On a déjà fabriqué des diodes pour circuits intégrés ayant des ten-
sions contr8ôlées de rupture en adoptant les procédés utilisés pour fabri-
quer et isoler des éléments de transistors nécessaires pour de tels cir-
cuits. Des exemples-types de telles diodes sont décrits dans les brevets
US délivrés respectivement à Dobksin ( no 3 886 001) et à Tsang (n .
4 213 806). Ces diodes subissaient cependant deux limites importantes. En premier lieu, étant donné que les diodes étaient obtenues en utilisant pratiquement les mêmes phases de traitement que celles adoptées pour les
transistors pour circuits intégrés, tout changement introduit dans le pro-
cessus en vue de modifier les caractéristiques des transistors risquait de nuire de façon indésirable aux caractéristiques des diodes. En second lieu,
des variations introduites dans le processus dans des limites normales ris-
quaient d'aboutir à des caractéristiques inacceptables pour ces diodes,
telles que portée dynamique insuffisante, bruit excessif, contr8le défec-
tueux de l'impédance, et autres inconvénients similaires.
il était donc nécessaire de réaliser une architecture de diode et un procédé de fabrication de celle-ci qui permette d'obtenir de meilleures caractéristiques électriques dans de telles diodes ainsi qu'une diminution de la sensibilité à des variations - voulues ou non - du procédé. Plus
particulièrement, il existait une demande pour une structure de diode des-
tinée à fonctionner selon le mode inverse ou de rupture, de façon à pou-
voir obtenir des caractéristiques de rupture interne sur une gamme raison-
nable de variation des paramètres du procédé.
Conformément à un mode particulier de réalisation de l'invention, celleci a pour but de prévoir une architecture perfectionnée pour une
diode fonctionnant selon le mode inverse, afin d'obtenir de meilleures ca-
ractéristiques électriques.
Un autre but de l'invention consiste à prévoir une diode pour cir-
cuit intégré qui soit moins sujette aux ruptures en surface.
Par ailleurs, l'invention a pour but de prévoir une architecture et un procédé pour la fabrication pour une diode pour circuit intégré, destinée à fonctionner selon le mode de rupture inverse, de manière que
--2 --
les caractéristiques de la diode soient relativement insensibles à des
variations survenant dans le processus de fabrication du circuit intégré.
Ces divers buts, caractéristiques et avantages de l'invention,
ainsi que d'autres encore, ressortiront davantage à la lecture de la des-
cription plus détaillée qui suit de modes préférés de réalisation de l'in-
vention, cette description se référant au dessin annexé, sur lequel:
La FIGURE 1 est une vue en élévation latérale et en coupe verti-
cale montrant à titre de comparaison une diode de référence pour circuit intégré, suivant l'art antérieur;
La FIGURE 2 est une vue similaire d'un autre type de diode de ré-
férence pour circuit intégré, selon une variante de l'art antérieur, et La FIGURE 3 est une vue en élévation latérale et coupe verticale
montrant une diode de référence perfectionnée, pour circuit intégré, réa-
lisée conformément à la présente invention.
Si l'on se réfère à la Figure 1 du dessin, on voit qu'elle repré-
sente schématiquement une diode connue, destinée à fonctionner selon le mode inverse dans un circuit intégré. Conformément à la pratique courante dans un circuit intégré isolé par jonction PN, la structure représentée est obtenue grâce à une série de phases de fabrication qui commencent par
une zone de substrat 1 du type P légèrement dopée, recouverte par une cou-
che épitaxiale 3 de type N, légèrement ou faiblement dopée. Des zones dif-
fuses ou actives 2 à conductivité du type P+ servent à isoler mutuellement
plusieurs zones 3 du type N (non représentées).
Toujours en se référant à la Figure 1, on voit qu'une zone 4 du type P est prévue pour la diffusion et/ou l'implantation d'ions dans la zone 3 du type P, et qu'une zone 5 N+ est aussi prévue dans la zone 4 du type P. Les zones 5, 4 et 3 respectivement du type N+, P et N peuvent être constituées par un transistor NPN, mais il est prévu au moins une diode de référence à tension relativement faible grace à la jonction PN obtenue à la frontière de raccordement entre la zone 5 du type N+ et la zone 4 du type P. Les connexions aboutissant à-la diode peuvent être réalisées sous
forme de contacts électriques ohmiques (à faible résistance) avec les zo-
nes 4 et 5. Attendu que la tension de rupture d'une telle jonction PN di-
minue à mesure qu'augmentent les concentrations porteuses au voisinage de la jonction, la tension de rupture sera déterminée dans ce cas par les concentrations superficielles des zones actives ou diffusées afin que la rupture se produise initialement dans une zone limitée à proximité de la surface pour se répandre ensuite progressivement dans la partie interne
de la jonction lorsqu'on applique une tension supérieure. Ainsi, l'impé-
-3- dance de la diode dans la rupture n'est pas particulièrement constante
et la valeur de la tension de rupture est déterminée dans une large me-
sure par les paramètres souhaités pour le transistor NPN fabriqué simul-
tanément. Une autre approche selon l'art antérieur d'une diode de référence pour circuit intégré fait l'objet de la Figure 2. La structure que montre
la Figure 2 est analogue à celle de la Figure 1, avec deux adjonctions.
La première est une zone 6, incluse et fortement dopée, de type N+, logée entre le substrat 1 de type P- et la couche épitaxiale 3 de type N. La
seconde est une zone complémentaire 7 de type P+ obtenue par la même pha-
se de dopage que celle ayant formé la zone 2. Si le dopage dans la zone 7 de type P+ est supérieur à celui de la zone 4 de type P, la rupture peut
se produire à la jonction comprenant la zone 7 de type P+ et la face infé-
rieure de la zone 5 de type P+. Etant donné que la concentration de dopage
utilisée pour obtenir les zones 2 et 7 de type P+ est en général sensible-
ment supérieure à celle utilisée pour la zone 4 de type P, une rupture en surface interne se produira tant que la concentration dans la zone 5 de type N+ ne tombe pas trop rapidement avec la distance à l'intérieur du substrat. Toutefois, si la zone 4 de type P est dopée trop fortement en surface - comme cela pourrait se produire par suite de variations normales dans le processus ou en raison de la nécessité d'avoir une zone de base
fortement dopée dans les transistors NPN formés simultanément - la conduc-
tion inverse s'amorcera à la surface, à la jonction PN formée par la zone
4 de type P et la zone 5 de type N+.
En particulier, la rupture peut se produire dans trois zones de ce dispositif selon l'art antérieur lorsque le courant augmente, a savoir d'abord aux coins de la surface du dispositif, puis sur les bords de cette surface, et enfin dans la zone centrale de la surface inférieure. Un tel état se traduit par une variation d'impédance dans la rupture, du fait que
la résistance réelle en série diminue à mesure que l'on augmente le cou-
rant de service ou de fonctionnement. Ainsi, la diode de référence de la Figure 2 est soumise à des variations de tension de rupture par suite de variations dans le traitement et présente des caractéristiques électriques indésirables.
Si l'on se reporte maintenant à la Figure 3, on y voit une archi-
tecture perfectionnée de diode de référence, conformément à un mode préfé-
ré de réalisation de l'invention.
Dans ce mode de réalisation, les éléments de la Figure 2 sont com-
plétés par une zone supplémentaire 8 de type N, située à l'intérieur de la -4 - zone 4 de type P et qui entoure la zone 5 de type N+ et par conséquent superficiellement la périphérie de cette jonction PN entre la zone 4 de type P et la zone 5 de type N+. De plus, le dopage de la zone 8 de type N est inférieur à celui de la zone 5 de type N+ et de la zone 4 de type P. Cela élève la tension de rupture aux coins et aux bords de la surface afin de donner la certitude qu'elle est supérieure à la tension de rupture de la zone de jonction PN de la subsurface centrale formée par la zone 5 de
type N+ et la zone 7 de type P+. Dans ces conditions, la tension de rup-
ture se contr8le plus facilement et l'impédance ainsi que le bruit sont
réduits en raison de la tendance à la rupture dans la masse.
A titre d'exemple, la zone 4 de type P aura de préférence une con-
centration superficielle comprise dans la gamme des 1018 atomes de dopage par u n i t é c u b i q u e est dérivée d'une diffusion ou
d'implantation de ions. La zone 5 de type N+ aura de préférence une con-
3
centration superficielle dans la gamme des 102 atomes par cm, de telle sorte que la tension de rupture superficielle soit inférieure à environ 7 volts, par exemple. En raison de l'importance critique du dopage dans la zone 8, ce dopage sera dérivé au mieux de l'implantation d'ions. Une dose d'implantation d'ions comprise entre 1013 et 104 ions par cm2 est
suffisante pour surdoper la zone 4 de type P en surface, tout en procu-
rant une concentration superficielle inférieure à celle de la zone 5 de
type N+.
Ainsi, la tension de rupture superficielle s'élève sensiblement au-dessus de 7 volts, ce qui permet d'obtenir une diode de référence dont la fabrication est aisée et qui possède des caractéristiques électriques améliorées, ainsi qu'on l'a décrit plus haut. Il convient de noter que l'on pourrait éventuellement inverser les types de conductivité afin de
réaliser une diode de référence de polarité contraire.
Bien que l'invention ait été décrite et représentée en se rappor-
tant à des modes préférés de réalisation, il est évident pour toute per-
sonne experte dans l'art que les changements suggérés plus haut ainsi que d'autres encore pourront 9tre apportés dans la réalisation pratique sans
s'écarter des principes de base de l'invention.
Claims (8)
1. Diode de référence destinée à être utilisée dans une zone de substrat (1) d'un circuit intégré comportant une surface principale qui comprend en combinaison: - une première zone (3) d'un premier type (N) de conductivité, située dans ladite zone (2) du substrat; - une première zone (4) d'un second type (P) de conductivité,
située dans ladite première zone (3) ayant ledit premier type (N) de con-
ductivité; - une seconde zone (8) de ladite première conductivité (N), située à l'intérieur de la première zone (3) dudit premier type (N) de conductivité et ayant une plus grande concentration de dopage que ladite première zone (3) dudit premier type (N) de conductivité, cette seconde zone (8) étant située au-dessous et au centre de ladite première zone du second type de conductivité, et caractérisée par le fait qu'elle comporte une seconde zone (8) dudit second type (P+) de conductivité, en contact
avec ladite première zone (3) du premier type de conductivité et avec la-
dite première zone (4) du second type (P) de conductivité à l'endroit de
ladite surface (2).
2. Diode de référence selon la Revendication 1, caractérisée par
le fait que ladite seconde zone (5) dudit second type (N+) de conducti-
vité possède une concentration de dopage inférieure à celle de ladite première zone (4) dudit second type (P) de conductivité à l'endroit de
ladite surface (2).
3. Diode de référence selon la Revendication 1, caractérisée par
le fait que ladite seconde zone (5) dudit second type (N+) de conductivi-
té possède un dopage total situé dans la gamme comprise entre environ
1013 et environ 1014 ions par centimètre carré.
4. Diode de référence selon la Revendication 1, caractérisée par
le fait que ladite seconde zone (5) dudit premier type (N+) de conducti-
vité et ledit substrat (1) constituent une première jonction-PN qui inter-
secte ladite surface et comprend ladite partie du substrat (1);
- ladite seconde zone (5) dudit premier type (N) de conducti-
vité constitue un moyen permettant de réduire la tension de rupture de la-
dite prexcire jonction PN dans ladite partie de substrat, et
- ladite seconde zone (7) dudit second type (P+) de conducti-
vité constitue un moyen pour augmenter la tension de rupture de ladite
jonction PN à l'endroit o elle intersecte ladite surface.
5. Diode de référence selon la Revendication 4, caractérisée par
--6 --
le fait que lesdits moyens destinés à augmenter la tension de rupture de ladite première jonction PN comprennent une seconde jonction à ladite surface. 6. Diode de référence selon la Revendication 4, caractérisée par le fait que ledit moyen destiné à augmenter la tension de rupture de la-
dite première jonction PN comprend une zone dopée (4) ayant une concen-
tration comprise entre environ 1013 et environ 1014 ions par centimètre
carré, à l'intersection de ladite première jonction PN et de ladite sur-
face.
7. Diode de référence selon la Revendication 5, caractérisée par le fait que ladite seconde jonction a une tension de rupture supérieure
à celle de ladite jonction de subsurface de ladite première jonction PN.
8. Procédé de fabrication d'une diode de référence selon l'une
quelconque des Revendications 1 à 7, caractérisé par le fait qu'il com-
prend les phases qui consistent à:
- augmenter la concentration de dopage au voisinage de la-
dite jonction sur au moins une partie de ladite partie de subsurface, et réduire la concentration de dopage au voisinage de ladite
jonction PN o celle-ci intersecte ladite surface.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/547,103 US4833509A (en) | 1983-10-31 | 1983-10-31 | Integrated circuit reference diode and fabrication method therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2554276A1 true FR2554276A1 (fr) | 1985-05-03 |
Family
ID=24183362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8416907A Pending FR2554276A1 (fr) | 1983-10-31 | 1984-10-30 | Diode de reference pour circuit integre et son procede de fabrication |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4833509A (fr) |
| JP (1) | JPS60103679A (fr) |
| DE (1) | DE3439851A1 (fr) |
| FR (1) | FR2554276A1 (fr) |
| GB (1) | GB2149205B (fr) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1188398B (it) * | 1986-02-18 | 1988-01-07 | Sgs Microelettronica Spa | Struttura integrata di protezione da scariche elettrostatische e dispositivo a semiconduttore incorporante la stessa |
| US4683483A (en) * | 1986-05-05 | 1987-07-28 | Burr-Brown Corporation | Subsurface zener diode and method of making |
| US5198692A (en) * | 1989-01-09 | 1993-03-30 | Kabushiki Kaisha Toshiba | Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions |
| US5049961A (en) * | 1989-01-10 | 1991-09-17 | Ixys Corporation | Monolithic temperature sensing device |
| US5179030A (en) * | 1991-04-26 | 1993-01-12 | Unitrode Corporation | Method of fabricating a buried zener diode simultaneously with other semiconductor devices |
| US5559044A (en) * | 1992-09-21 | 1996-09-24 | Siliconix Incorporated | BiCDMOS process technology |
| US6605859B1 (en) | 2002-06-27 | 2003-08-12 | Texas Instruments Incorporated | Buried Zener diode structure and method of manufacture |
| US20110062554A1 (en) * | 2009-09-17 | 2011-03-17 | Hsing Michael R | High voltage floating well in a silicon die |
| FR2953062B1 (fr) * | 2009-11-24 | 2011-12-16 | St Microelectronics Tours Sas | Diode de protection bidirectionnelle basse tension |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2080988A1 (fr) * | 1970-02-13 | 1971-11-26 | Siemens Ag | |
| GB1362852A (en) * | 1970-12-23 | 1974-08-07 | Rca Corp | High frequency planar transistor employing highly resistive guard ring |
| US4213806A (en) * | 1978-10-05 | 1980-07-22 | Analog Devices, Incorporated | Forming an IC chip with buried zener diode |
| EP0109888A2 (fr) * | 1982-11-12 | 1984-05-30 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | Diode Zener enterrée |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3497776A (en) * | 1968-03-06 | 1970-02-24 | Westinghouse Electric Corp | Uniform avalanche-breakdown rectifiers |
| JPS4822374B1 (fr) * | 1968-10-17 | 1973-07-05 | ||
| DE2026683B2 (de) * | 1970-06-01 | 1973-11-08 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Zenerdiode |
| DE2207654B2 (de) * | 1972-02-18 | 1974-02-14 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Verfahren zum Herstellen einer Zenerdiode |
| JPS5085284A (fr) * | 1973-11-29 | 1975-07-09 | ||
| US3909119A (en) * | 1974-02-06 | 1975-09-30 | Westinghouse Electric Corp | Guarded planar PN junction semiconductor device |
| US3886001A (en) * | 1974-05-02 | 1975-05-27 | Nat Semiconductor Corp | Method of fabricating a vertical channel FET resistor |
| JPS5167078A (ja) * | 1974-12-09 | 1976-06-10 | Mitsubishi Electric Corp | Teidenatsudaioodo |
| DE2916114A1 (de) * | 1978-04-21 | 1979-10-31 | Hitachi Ltd | Halbleitervorrichtung |
| JPS5585077A (en) * | 1978-12-21 | 1980-06-26 | Nec Home Electronics Ltd | Semi-conductor apparatus |
| JPS55134983A (en) * | 1979-04-09 | 1980-10-21 | Ibm | Surface breakdown zener diode |
| DE2928758A1 (de) * | 1979-07-17 | 1981-02-05 | Bosch Gmbh Robert | Planare zenerdiode |
| NL7907680A (nl) * | 1979-10-18 | 1981-04-22 | Philips Nv | Zenerdiode. |
| JPS5856481A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | ゲルマニウム受光素子の製造方法 |
| GB2113907B (en) * | 1981-12-22 | 1986-03-19 | Texas Instruments Ltd | Reverse-breakdown pn junction devices |
| DE3151437A1 (de) * | 1981-12-24 | 1983-07-07 | Deutsche Itt Industries Gmbh, 7800 Freiburg | "verfahren zum herstellen einer vergrabenen zenerdiode" |
-
1983
- 1983-10-31 US US06/547,103 patent/US4833509A/en not_active Expired - Fee Related
-
1984
- 1984-07-10 GB GB08417607A patent/GB2149205B/en not_active Expired
- 1984-09-13 JP JP59192434A patent/JPS60103679A/ja active Pending
- 1984-10-30 FR FR8416907A patent/FR2554276A1/fr active Pending
- 1984-10-31 DE DE19843439851 patent/DE3439851A1/de not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2080988A1 (fr) * | 1970-02-13 | 1971-11-26 | Siemens Ag | |
| GB1362852A (en) * | 1970-12-23 | 1974-08-07 | Rca Corp | High frequency planar transistor employing highly resistive guard ring |
| US4213806A (en) * | 1978-10-05 | 1980-07-22 | Analog Devices, Incorporated | Forming an IC chip with buried zener diode |
| EP0109888A2 (fr) * | 1982-11-12 | 1984-05-30 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | Diode Zener enterrée |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60103679A (ja) | 1985-06-07 |
| GB2149205B (en) | 1987-05-13 |
| US4833509A (en) | 1989-05-23 |
| GB8417607D0 (en) | 1984-08-15 |
| GB2149205A (en) | 1985-06-05 |
| DE3439851A1 (de) | 1985-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0714139B1 (fr) | Composant dipôle à déclenchement par retounement à sensibilité contrôlée | |
| EP0467799B1 (fr) | Dispositif de protection contre des surtensions et sa réalisation monolithique | |
| FR2744836A1 (fr) | Substrat epitaxial a concentration progressive pour dispositif a semi-conducteurs a diffusion par resurf | |
| EP0006474A1 (fr) | Procédé de correction du coefficient en tension de résistances semi-conductrices diffusées ou implantées | |
| EP0040125A1 (fr) | Dispositif de protection contre les courants de fuite dans des circuits intégrés | |
| EP0368768B1 (fr) | Procédé de fabrication d'une diode rapide et diode rapide obtenue par ce procédé | |
| FR2586862A1 (fr) | Dispositif a semiconducteur en particulier du type mosfet. | |
| FR2550013A1 (fr) | Dispositif pour supprimer les surtensions a semi-conducteurs, dont la tension d'amorcage peut etre predeterminee avec precision, et son procede de fabrication | |
| EP0742591B1 (fr) | Composant de protection complet de circuit d'interface de lignes d'abonnés | |
| FR2598259A1 (fr) | Diode zener enterree et procede de fabrication. | |
| FR2554276A1 (fr) | Diode de reference pour circuit integre et son procede de fabrication | |
| EP0006983B1 (fr) | Transistor à tension d'avalanche commandée pouvant être sensible à un champ magnétique | |
| EP0872891B1 (fr) | Composant de protection d'interface de lignes téléphoniques | |
| FR2742933A1 (fr) | Composant statique et monolithique limiteur de courant et disjoncteur | |
| EP0881687B1 (fr) | Contact sur une région de type P | |
| FR2606214A1 (fr) | Transistor bipolaire du type heterojonction | |
| EP0518790B1 (fr) | Composant de protection bidirectionnel | |
| EP0521802B1 (fr) | Diode à avalanche dans un circuit intégré bipolaire | |
| EP0090722B1 (fr) | Diode rapide | |
| EP1098355B1 (fr) | Détecteur d'état de composant de puissance | |
| FR2815472A1 (fr) | Diac planar | |
| EP0193462B1 (fr) | Diode hyperfréquence de type PIN à transitions abruptes | |
| EP0148065A2 (fr) | Composant semiconducteur rapide, notamment diode pin haute tension | |
| EP0015835B1 (fr) | Dispositif semiconducteur de commutation à fréquence élevée et procédé pour sa fabrication | |
| FR2587842A1 (fr) | Dispositif de puissance a semi-conducteur, normalement bloque, pour hautes tensions et a resistance en conduction modulee |