DE3151437A1 - "verfahren zum herstellen einer vergrabenen zenerdiode" - Google Patents
"verfahren zum herstellen einer vergrabenen zenerdiode"Info
- Publication number
- DE3151437A1 DE3151437A1 DE19813151437 DE3151437A DE3151437A1 DE 3151437 A1 DE3151437 A1 DE 3151437A1 DE 19813151437 DE19813151437 DE 19813151437 DE 3151437 A DE3151437 A DE 3151437A DE 3151437 A1 DE3151437 A1 DE 3151437A1
- Authority
- DE
- Germany
- Prior art keywords
- type
- zone
- silicon dioxide
- area
- producing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 7
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052796 boron Inorganic materials 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 3
- 239000010703 silicon Substances 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract description 3
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 4
- 229910052757 nitrogen Inorganic materials 0.000 claims 2
- 238000002513 implantation Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 238000005496 tempering Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 3
- 230000006798 recombination Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Integrated Circuits (AREA)
Description
-
- Verfahren zum Herstellen einer vergrabenen Zenerdiode
- Zenerdioaen. sind in bipolaren Schaltkreisen normalerweise als# Emitterdioden der npn-Transistoren geschaltet. Der Abbruch derartiger Zenerdioden findet deshalb an der Stelle der höchsten Dotierungskonzentration (Borkonzentration), nämlich an der Siliciumoberfläche statt. Derartige Oberflächenabbrücke sind jedoch vom Oxidwachstum und der Ober flächenladung abhängig und somit ungenau definiert. Außer dem tritt ein starkes Rauschen auf und die Kennlinie ist instabil ("walkout").
- Aus der DE-AS 20 26 683 ist eine Zenerdiode bekannt, bei der der Halbleiterkörper im Bereich des pn-Übergangs durch Einbringen von Rekombinationszentrenbild## w Gold oder Kupfer mit Rekombinationszentren versehen wird, wodurch man eine Zenerdiode mit weit weniger verrauschter Kennlinie im Abbruchgebiet im Vergleich zu der einer normalen Zenerdiode erhält.
- Die Erfindung hingegen löst die Aufgabe,die Herstellung einer rauscharmen Zenerdiode mit stabiler Kennlinie anzugeben, durch das in den Ansprüchen gekennzeichnet Verfahren, mit dessen Hilfe eine vergrabene Zenerdiode hergestellt wird, bei der der Zenerabbruch nicht auf der Halbleiteroberfläche sondern am tieferliegenden Teil des Emitterübergangs stattfindet.
- Die Erfindung wird nachstehend anhand der Figuren 1 bis 4, die aufeinanderfolgende Arbeitsschritte zur Herstellung einer als Ausführungsbeispiei dienenen Zenerdiode darstellen, erläutert.
- Das Verfahren nach der Erfindung geht von einer der bekannten bipolaren Standardtechnologien aus, ohne daß die dabei angewendeten Verfahrensparametter verändert werden, und zwar werden die Verfahrensschritte zur Herstellung einer vergrabenen Zenerdiode nach der Erfindung in den.
- man normalen Prozeßablauf eingeschoben, wobei im Anschluß an den Photoprozeß zur Herstellung der Basis nach dem Ätzen der auf dem n-leitenden Halbleitersubstrat 1 befindlichen Oxidschicht 2 erneut ein Photoprozeß durch führt, in dessen Verlauf in der Photolackschicht 3 im Bereich der Öffnung 4' der Siliciumoxidmaske 2 das Fenster 4 festgelegt wird. Durch dieses Fenster 4 wird zur Ausbildung des p-dotierten Bereich 5 Bor implant.iert, zur Erreichung einer Zenerspannung von 6,3 Volt z.B. mit einer Dosis von 15 bei 3,5 mal 1015/cm2 bei der Energie von 100 keV -(Fig. 1).
- Nach dem Entfernern der Photolackschicht 3 (Plasmastrip) wird bei 9200C in einer Stickstoffatmosphäre getempert. Als nächster Schritt erfolgt die Einbringung des für.die Basisdiffusion erforderlichen Dotierungsmaterials z.B. durch Ionenimplantation unter den üblichen Bedingungen, dann wird nach erneutem Tempern bei den für die Basisdiffusion bekannten Temperaturen, z.B. 1100 bis 12000C eindiffundiert (erster Hochtemperaturproze.ß). Neben der p-leitenden Basiszone 6 entsteht die p+-leitende Zone 7, Die Öffnung in der Siliciumdioxidmaske 2 schließt sich dabei (Fig. 2).
- Im Anschluß daran wird mittels Photolithoqraohie der Bereich in der Siliciumdiox'i#;nask'e 2 fesLgel'eg;L, in dem die. n-leitende Emitterzone 8 bei'z.B. 10000C eindiffundiert wird.
- Auch bei diesem zweiten iiochtemperaturprozeß schließt sich die Siliciumdi.oxidmaske 2 wieder,- es resultiert die in Fig. 3 gezeigte Struktur, wobei die Eindringtiefe der Emitterzone 8 2##i 1die der Basis zone 6 3~1hund die der Zone 7 5µ@ betragen kann.
- Auf herkömmliche Weise werden dann Öffnungen für und die Aluminium-Anschlußbahnen 9 selbst hergestellt. (Fig. 4.) Fig 4 zeigt außerdem das Abbruchgebiet der Zenerdiode, durch die gegenüber der p-leiten#en Basiszone 6 höhere p-Dotierungskonzentration derZone 7 (cp > cp) ist das Abbruchgebiet der Zenerdiode auf den Übergang von der p--leitenden Zone 7 zur n+-leitenden Emitterzone 8, im vorliegenden Ausführungsbeispiel also auf den zwischen den Markierungen x liegenden Bereich 10 festgelegt.
- L e e r s e i t e
Claims (3)
- Patentan sprüche 1 --Verfahren zum Herstellen einer vergrabenen Zenerdiode, wobei in einem n-leitenden Siliciumsubstrat unter Verwendung einer Siliciumdioxidmaske Ba«,is-und Emitterzonen ausgebildet werden, gekennzeichnet durch die folgenden Verfahrensschritte: - nach dem Photoprozeß zum Herstellen der Siliciumdioxidmaske (2) für die Basis- und Emitterzonendiffusion wird die Siliciumdioxidmaske (2) mit einer Photolackschicht (3) abgedeckt und im Bereich der Öffnung (4') der Siliciumdioxidmaske (2) mittels Photolithographietechnik ein Fenster (4) erzeugt, - durch das Fenster (4) wird durch Borimplantation ein p-dotierter Bereich (5) hergestellt, die Photolackschicht (3) daraufhin entfernt und anschließend eine Temperung in Stickstoff vorgenommen, - durch die Öffnung (4') wird das für die Basisdiffusion erforderliche Dotierungsmaterial vom p-Leitungstyp eingebracht und in einem ersten Hochtemperaturprozeß die. p-leitende Basiszone (6) und die p -leitende Zone (7) eindiffundiert, - nach einem weiteren Photoproueß wird im Bereich der Öffnung (4') n-leitendes Dotierungsmaterial eingebracht und in einem zweiten Hoc-htemperaturdiffusionprozeß die n -leitende Emitterzone (8) eindiffundiert.
- 2 Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ionenimplantation zur Herstellung des p-dotierten Bereiches (5) mit einer Bordesis Von 3,5 mal 10 ./cm2 und einer Energie von -100 keV durchgeführt wird.
- 3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Temperung nach der Herstellung des Bereiches (5) 60 Minuten bei 9200G in Stickstoff vorgenommen wird.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813151437 DE3151437A1 (de) | 1981-12-24 | 1981-12-24 | "verfahren zum herstellen einer vergrabenen zenerdiode" |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813151437 DE3151437A1 (de) | 1981-12-24 | 1981-12-24 | "verfahren zum herstellen einer vergrabenen zenerdiode" |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3151437A1 true DE3151437A1 (de) | 1983-07-07 |
Family
ID=6149764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19813151437 Withdrawn DE3151437A1 (de) | 1981-12-24 | 1981-12-24 | "verfahren zum herstellen einer vergrabenen zenerdiode" |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3151437A1 (de) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3439851A1 (de) * | 1983-10-31 | 1985-07-11 | Burr-Brown Corp., Tucson, Ariz. | Referenzdiode fuer integrierte schaltungen |
| EP0160919A2 (de) * | 1984-05-09 | 1985-11-13 | Analog Devices, Inc. | Verfahren zum Herstellen einer IC-Scheibe mit vergrabener Zenerdiode |
| EP0232589A2 (de) * | 1986-01-06 | 1987-08-19 | SILICONIX Incorporated | Zener-Diode |
| FR2636474A1 (fr) * | 1988-09-09 | 1990-03-16 | Sgs Thomson Microelectronics | Procede de fabrication d'une diode de regulation et de protection |
| DE4244115A1 (en) * | 1991-12-27 | 1993-07-01 | Toshiba Kawasaki Kk | Semiconductor device - comprises silicon@ layer, and foreign atom layer contg. boron ions |
| CN112687679A (zh) * | 2020-12-05 | 2021-04-20 | 西安翔腾微电子科技有限公司 | 一种低钳位电压esd防护结构及其制备方法 |
-
1981
- 1981-12-24 DE DE19813151437 patent/DE3151437A1/de not_active Withdrawn
Non-Patent Citations (1)
| Title |
|---|
| H.M.Rein, Integrierte Bipolarschaltungen, Springer Verlag 1980, S.34-45, 48-51 * |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3439851A1 (de) * | 1983-10-31 | 1985-07-11 | Burr-Brown Corp., Tucson, Ariz. | Referenzdiode fuer integrierte schaltungen |
| EP0160919A2 (de) * | 1984-05-09 | 1985-11-13 | Analog Devices, Inc. | Verfahren zum Herstellen einer IC-Scheibe mit vergrabener Zenerdiode |
| EP0160919A3 (en) * | 1984-05-09 | 1986-06-04 | Analog Devices, Inc. | Process for forming ic wafer with buried zener diode and ic wafer |
| EP0232589A2 (de) * | 1986-01-06 | 1987-08-19 | SILICONIX Incorporated | Zener-Diode |
| EP0232589A3 (en) * | 1986-01-06 | 1989-07-26 | Siliconix Incorporated | Zener diode |
| FR2636474A1 (fr) * | 1988-09-09 | 1990-03-16 | Sgs Thomson Microelectronics | Procede de fabrication d'une diode de regulation et de protection |
| EP0359679A1 (de) * | 1988-09-09 | 1990-03-21 | STMicroelectronics S.A. | Verfahren zum Herstellen einer Regelungs- und Schutzdiode |
| US5032534A (en) * | 1988-09-09 | 1991-07-16 | Sgs-Thomson Microelectronics S.A. | Process for manufacturing a regulation and protection diode |
| DE4244115A1 (en) * | 1991-12-27 | 1993-07-01 | Toshiba Kawasaki Kk | Semiconductor device - comprises silicon@ layer, and foreign atom layer contg. boron ions |
| US5413943A (en) * | 1991-12-27 | 1995-05-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US5598025A (en) * | 1991-12-27 | 1997-01-28 | Kabushiki Kaisha Toshiba | Semiconductor device comprises an impurity layer having boron ions in the form of clusters of icosahedron structure |
| DE4244115C2 (de) * | 1991-12-27 | 2000-07-13 | Toshiba Kawasaki Kk | Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung |
| CN112687679A (zh) * | 2020-12-05 | 2021-04-20 | 西安翔腾微电子科技有限公司 | 一种低钳位电压esd防护结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4212503C2 (de) | Verfahren zur Herstellung eines Feldisolatorbereichs in einer Halbleitervorrichtung | |
| DE19704996C2 (de) | Verfahren zur Herstellung eines IGBT-Bauelementes | |
| DE3105118C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat | |
| DE2661098C2 (de) | ||
| EP0020998B1 (de) | Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone | |
| EP0001550A1 (de) | Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren | |
| DE3205022A1 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung | |
| DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
| DE3110477A1 (de) | Verfahren zur herstellung von cmos-bauelementen | |
| EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
| DE2153103B2 (de) | Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung | |
| EP0081804A2 (de) | Verfahren zur Herstellung benachbarter mit Dotierstoffionen implantierter Wannen bei der Herstellung von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen | |
| DE2615754C2 (de) | ||
| DE3938925A1 (de) | Verfahren zur herstellung eines integrierten schaltkreises | |
| DE2517690B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
| EP0006510A1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
| EP0135163B1 (de) | Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen | |
| DE2951504C2 (de) | Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit einem einen inneren und einen äußeren Basisbereich aufweisenden bipolaren Transistor | |
| DE1950069A1 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen | |
| DE1803024A1 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE19654686C2 (de) | Verfahren zum Herstellen einer Dreiwannen-Anordnung in einer Halbleitervorrichtung | |
| DE69105621T2 (de) | Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung. | |
| DE3151437A1 (de) | "verfahren zum herstellen einer vergrabenen zenerdiode" | |
| DE3736369C2 (de) | ||
| DE2162445A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Anordnung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8130 | Withdrawal |