FI73107C - Automatic control system for biasing in an image tube with digital signal processing. - Google Patents

Description

1 731071 73107

Kuvaputken esijännitteen automaattinen ohjausjärjestelmä, jossa on digitaalinen signaalinkäsittely Tämä keksintö koskee laitteistoa, joka säätää video-5 signaalin prosessointijärjestelmässä kuten väritelevisio-vastaanottimessa tai vastaavassa järjestelmässä olevan kuvan toistavan katodisädeputken esi jännitteen automaattisesti sopivien sammutusvirtatasojen aikaansaamiseksi kuvaputken elektronitykeille. Erityisesti tämä keksintö koskee 10 patenttivaatimuksen 1 mukaista automaattista esijännitteen säätölaitteistoa, joka sisältää digitaalisen signaaliprosessorin sopivien sammutusvirtatasojen toteuttamiseen tarvittavien esijännitteiden kehittämiseksi.This invention relates to an apparatus for automatically adjusting a cathode ray tube bias voltage reproducing an image in a video-5 signal processing system such as a color television receiver or the like to provide suitable extinguishing current levels for the electronic tubes of the picture tube. In particular, the present invention relates to an automatic bias voltage control apparatus according to claim 10, comprising a digital signal processor for generating bias voltages necessary to implement suitable extinguishing current levels.

Väritelevisiovastaanottimen sisältämässä värikuvan 15 toistavassa katodisädeputkessa on useita elektronitykkejä, joihin kuhunkin syötetään punaista, vihreää ja sinistä väriä edustavia signaaleja, jotka on johdettu yhdistetystä väritelevisiosignaalista. Värikuvan optimaalinen toisto vaatii, että värejä edustavien signaalien suhteelliset 20 osuudet ovat oikeat kaikilla kuvaputken ohjaustasoilla valkoisesta harmaan kautta mustaan, jolla tasolla kolmen elektronitykin johtavuuden tulee pienetä merkitsevästi tai niiden tulee kytkeytyä pois.The cathode ray tube reproducing the color image 15 included in the color television receiver has a plurality of electron cannons, each of which is supplied with signals representing red, green, and blue colors derived from the combined color television signal. Optimal reproduction of a color image requires that the relative proportions of the signals representing the colors be correct at all levels of the picture tube from white through gray to black, at which level the conductivity of the three electron guns must decrease significantly or be switched off.

Värikuvaputken optimaalinen värikuvan toisto ja har-25 maa-asteikon seuranta huononevat, jos elektronitykkien esi- jännitteet muuttuvat halutuilta tasoilta, mikä saa aikaan ei haluttuja kuvaputken sammutustason (mustan tason) virheitä. Nämä virheet näkyvät monokromaattisen kuvan värisävyn vääristymisenä ja ne muuttavat myös värikuvan värien 30 todenmukaisuutta. Tällaiset virheet voivat johtua useis ta seikoista, kuten kuvaputken ja siihen liittyvien piirien toiminnallisten ominaisuuksien muutoksista (esim. vanhenemisesta johtuvista), lämpötilan vaikutuksista ja hetkellisistä kuvaputken yliohjautumisista.Optimal color image reproduction of the picture tube and har-25 ground scale monitoring deteriorate if the bias voltages of the electron guns change from the desired levels, which causes unwanted picture tube extinction level (black level) errors. These errors appear as distortion of the color tone of the monochromatic image and also alter the truthfulness of the colors in the color image. Such errors can be due to a number of factors, such as changes in the functional characteristics of the picture tube and associated circuits (e.g., due to aging), effects of temperature, and momentary picture tube overdrives.

35 Koska halutaan vakuuttua siitä, että kuvaputken väri- signaalien suhteet ovat oikeat kaikilla kuvan kirkkaustasoil-la, on väritelevisiovastaanottimissa yleensä varustus, jolla 2 73107 säädetään kuvaputki ja siihen liittyvät piirit hyvin tunnettujen menetelmien mukaisesti vastaanotinta koottaessa tai sen ollessa huoltotilassa.35 In order to ensure that the proportions of the color signals of the picture tube are correct at all levels of picture brightness, color television receivers generally have equipment for adjusting the picture tube and associated circuits according to well known methods when the receiver is assembled or in service.

Lyhyesti sanottuna kuvaputkeen ja vastaanottimen 5 signaaliprosessointipiireihin liittyy toiminnallisesti huoltokytkin, jossa on "normaali"- ja "huolto"-asennot.Briefly, the image processing circuits of the picture tube and the receiver 5 are functionally associated with a maintenance switch having "normal" and "maintenance" positions.

"Huolto"-asennossa videosignaalit kytketään irti kuvaputkelta ja pystypyyhkäisy poistetaan. Jokaisen elektroni-tykin esijännite asetetaan siten, että jokaisen elektroni-10 tykin sammutusvirta saadaan halutuksi (esim. muutamaksi mikroampeeriksi). Tämä asettaminen takaa sen, että kuvaputki sammuu kunnolla videosignaalin poissaollessa tai videosignaalin mustan vertailutason vaikutuksesta ja tämä takaa myös värisignaalien oikeat suhteet kaikilla kirkkaus-15 tasoilla. Jokaiseen elektronitykkiin liittyvien kuvaput ken ohjainpiirien vahvistukset asetetaan tämän jälkeen halutuiksi (esim. kompensoimaan kuvaputken fosforoinnin heikkous), jolloin taataan punaisen,vihreän ja sinisen signaalin ohjaus oikeassa suhteessa, kun vastaanotin toimii 20 normaalisti.In the "Maintenance" position, the video signals are disconnected from the picture tube and the vertical scan is removed. The bias voltage of each electron cannon is set so that the extinguishing current of each electron-10 cannon is desired (e.g., a few microamperes). This setting ensures that the picture tube turns off properly in the absence of the video signal or under the influence of the black reference level of the video signal, and this also guarantees the correct ratios of color signals at all brightness-15 levels. The gain of the picture control circuits associated with each electron gun is then set as desired (e.g., to compensate for the weakness of the picture tube phosphor), ensuring that the red, green, and blue signals are controlled in the correct proportions when the receiver is operating normally.

Kuvaputken sammutuksen asetus on aikaavievää ja hankalaa ja se pitäisi tehdä tyypillisesti useita kertoja kuvaputken eliniän aikana. Lisäksi kuvaputken sammutuksen ja vahvistuksen asettelut usein vaikuttavat toisiinsa ja 25 vaativat siten erilliset asetukset. Siksi on edullista poistaa tämän asettelun tarve antamalla vastaanottimen piirien automaattisesti suorittaa tämä asettelu.Setting the picture tube off is time consuming and cumbersome and should typically be done several times during the life of the picture tube. In addition, CRT off and gain settings often interact and thus require separate settings. Therefore, it is advantageous to eliminate the need for this layout by allowing the receiver circuits to automatically perform this layout.

Erilaisia automaattisia kuvaputken esijännitteen säätöjärjestelmiä, jotka käyttävät hyväkseen analogista 30 signaalinkäsittelytekniikkaa, tunnetaan. Tunnetut jär jestelmät mittaavat tyypillisesti hyvin pienen katodin sammutusvirran arvon toistuvasti annettuna aikavälinä (esim. televisiosignaalissa olevan kuvan pystysammutusjakson aikana, jolloin kuvainformaatio on poissa), kun sopiva 35 (musta) vertailutasosignaali syötetään kuvaputken intensi- teetinsäätöelektrodille. Johdettua säätöjännitettä käytetään korjaamaan kuvaputken ohjausvahvistimen biasointi 3 731 07 sitne, että saadaan haluttu katodin sammutusvirran taso. Tunnetut analogiset järjestelmät kärsivät kuitenkin haitoista, jotka vältetään tämän keksinnön mukaisella järjestelyllä.Various automatic picture tube bias control systems utilizing analog signal processing technology are known. Known systems typically measure the value of a very small cathode blanking current over a given period of time (e.g., during a vertical blanking period of an image in a television signal with no picture information) when a suitable 35 (black) reference level signal is applied to the picture tube intensity control electrode. The conducted control voltage is used to correct the bias of the picture tube control amplifier 3 731 07 to obtain the desired level of cathode extinguishing current. However, known analog systems suffer from the disadvantages avoided by the arrangement according to the present invention.

5 Tunnetut järjestelmät, jotka käyttävät analogista signaalinkäsittelytekniikkaa, suorittavat tyypillisesti seuraavat toiminnot. Katodin saramutusvirtajaksojen aikana tunnustellaan sammutustason katodivirtaa ja johdetaan vastaava katodisignaali. Katodisignaali suodatetaan sen jälkeen 10 ja saadaan aikaan katodisignaalin suuruuteen verrannollinen jännite. Esijännitteen DC-säätöjännite saadaan lisäsuodatuk-sella ja se syötetään kuvaputken ohjausvahvistimelle takaisinkytketyn ohajussilmukan kautta ja korjataan näin kaikki kuvaputken esijännitteen virheet ja niihin liittyvät 15 mustan tason katodivirran virheet.5 Known systems that use analog signal processing technology typically perform the following functions. During the cathode decay current cycles, the cathode current at the quench level is sensed and a corresponding cathode signal is derived. The cathode signal is then filtered 10 and a voltage proportional to the magnitude of the cathode signal is provided. The bias DC control voltage is obtained by additional filtering and is supplied to the picture tube control amplifier via a feedback control loop, thereby correcting all picture tube bias errors and the associated black level cathode current errors.

Ohjaussilmukka stabiloi mustan tason katodivirran haluttuun, oikeaan arvoon. Säätömekanismin tarkkuus on oh-jaussilmukan vahvistuksen funktio, joka vahvistus on tyypillisellä analogisella järjestelmällä 70 dB:n luokkaa. Hyvin 20 tarkka esijännitteen säätö vaatii suuren ohjaussilmukan vahvistuksen. Suurivahvistuksinen takaisinkytkentäsilmukka voi kuitenkin aiheuttaa epästabiiliuksia (esim. satunnaisia katodin esijännitteen tason muutoksia tai värähtelyjä), jotka johtuvat suureksi osaksi esijännitteen DC-säätöjännit-25 teen kehittämiseksi suoritetuista yhdestä tai useammasta suodatuksesta. Nämä suodatustoiminnot käyttävät kukin RC-aikavakiopiirejä, jotka aiheuttavat signaalinkäsittelyvii-veitä ja vaihe-eroja ohjaussilmukassa, mikä pyrkii heikentämään ohjaussilmukan stabiiliutta.The control loop stabilizes the black level cathode current to the desired, correct value. The accuracy of the control mechanism is a function of the gain of the control loop, which in the typical analog system is in the order of 70 dB. Very 20 precise bias voltage adjustments require high control loop gain. However, a high gain feedback loop can cause instabilities (e.g., random cathode bias level changes or oscillations) that are largely due to one or more filterings performed to generate bias DC control voltages. These filtering functions each use RC time constant circuits that cause signal processing delays and phase differences in the control loop, which tends to degrade the stability of the control loop.

30 Esillä olevalle keksinnölle on tunnusomaista pa tenttivaatimuksessa 1 esitetyt tunnusmerkit. Digitaalista signaaliprosessoria käyttävä automaattinen kuvaputken esijännitteen säätöjärjestelmä tarjoaa tarkan kuvaputken esijännitteen säädön, on stabiili hyvin suurilla ohjaus-35 silmukan vahvistuksilla (esim. 150 dB:n - 200 dB:n luok kaa) eikä aiheuta helposti katodin * 73107 esijännitteen satunnaisia muuttumisia tai värähtelyjä. Järjestelmä ei tarvitse integrointi- tai varauskondensaat-toreita (esim. suodatusta varten), ja se voidaan helposti valmistaa integroituna piirinä. Lisäksi digitaalinen 5 prosessori tarvitsee vain halpoja, pienitehoisia, pieni- nopeuksisia logiikkapiirejä.The present invention is characterized by the features set forth in claim 1. An automatic picture tube bias control system using a digital signal processor provides precise picture tube bias control, is stable at very high control-35 loop gains (eg in the order of 150 dB to 200 dB) and does not easily cause random changes or oscillations of the cathode * 73107 bias. The system does not require integration or charge capacitors (e.g. for filtering) and can be easily fabricated as an integrated circuit. In addition, the digital processor 5 only needs cheap, low power, low speed logic circuits.

Tarkemmin kuvattuna digitaalinen prosessori tunnuste-lqe aika-ajoin johdetun signaalijakson amplituditilaa, joka on verrannollinen kuvaputken katodin johtaman sammutusvir-10 ran tasoon. Digitaalinen prosessori kehittää ensimmäisen ohjaussignaalin, kun johdettujen signaalijaksojen amlitudit vastaavat oikeaa katodin esijännitettä, ja toisen ohjaussignaalin, kun johdettujen signaalijaksojen amplitudit vastaavat poikkeamaa oikeasta katodin esijännitteestä. Toi-15 nen ohjaussignaali saa esijännitegeneraattorin kehittä mään kasvavan esijännitteen ohjausjännitteen, joka muokkaa katodi jännitettä kunnes oikea katodin esijännit.e ja sitä vastaava sammutusvirtataso saavutetaan.More specifically, the digital processor detects the amplitude state of the periodically conducted signal period, which is proportional to the level of the quench current conducted by the cathode of the picture tube. The digital processor generates a first control signal when the amplitudes of the derived signal periods correspond to the correct cathode bias voltage, and a second control signal when the amplitudes of the derived signal periods correspond to a deviation from the correct cathode bias voltage. The second control signal causes the bias generator to generate an increasing bias control voltage that modifies the cathode voltage until the correct cathode biases.e and the corresponding quench current level are reached.

Keksinnön ominaispiirteen mukaisesti johdettu 20 signaali vastaa jaksollisesti toistuvia katodipulsseja, jotka syntyvät signaalin sammutusjaksojen aikana jaksottaisten hilanherätyspulssien vaikutuksesta.According to a feature of the invention, the derived signal 20 corresponds to periodically repetitive cathode pulses generated during the signal extinction cycles by periodic lattice excitation pulses.

Keksinnön toisen ominaispiirteen mukaisesti, edellä kuvattu amplitudiero siirtyy johdettuihin signaaleihin 25 siten, että johdetussa signaalijaksossa viereisten johdet tujen signaalien amplitudit eroavat toisistaaan mainittua amplitudieroa vastaten, jolloin estetään järjestelmän värähtely oikean esijännitteen läheisyydessä.According to another feature of the invention, the amplitude difference described above is transferred to the derived signals 25 so that in the derived signal period the amplitudes of the adjacent derived signals differ from each other corresponding to said amplitude difference, thereby preventing system oscillation in the vicinity of the correct bias voltage.

Piirroksissa: 30 Kuva 1 esittää lohkokaaviona osaa väritelevisio- vastaanottimesta ja se sisältää video-ohjaimen ja tämän keksinnön mukaisessa automaattisessa kuvaputken esijännit-teen säätöjärjestelmässä sijaitsevan katodipulssien prosessoin tilait te is ton ; 35 Kuva 2 kuvaa aaltomuotoja, jotka auttavat ymmärtämään kuvan 1 laitteiston toimintaa; 5 73107In the drawings: Figure 1 is a block diagram showing a part of a color television receiver and includes a video controller and cathode pulse processing equipment located in an automatic picture tube bias voltage control system according to the present invention; 35 Figure 2 illustrates waveforms that help to understand the operation of the apparatus of Figure 1; 5 73107

Kuva 3 esittää kuvan 1 video-ohjaimen ja siihen liittyvien piirien piirikaavioita;Figure 3 shows circuit diagrams of the video controller and associated circuits of Figure 1;

Kuva 4 esittää piirien yksityiskohtia osasta kuvan 1 katodipulssiprosessoria; 5 Kuva 5 esittää katodipulssiprosessorin sisältämän digitaalisen signaaliprosessorin piirien yksityiskohtia;Figure 4 shows details of the circuits of a part of the cathode pulse processor of Figure 1; Figure 5 shows details of the digital signal processor circuits included in the cathode pulse processor;

Kuva 6 esittää kuvan 5 digitaalisen prosessorijär-jestelyn lisäyksityiskohtia;Figure 6 shows further details of the digital processor arrangement of Figure 5;

Kuva 7 kuvaa kuvan 1 katodipulssiprosessorin sisältä-10 män digitaalisen signaaliprosessorin toisen version lohko- kaaviota ;Figure 7 illustrates a block diagram of a second version of the digital signal processor within the cathode pulse processor of Figure 1;

Kuva 8 kuvaa ajoitussignaalin aaltomuotoja, jotka auttavat ymmärtämään kuvan 7 järjestelyn toimintaa;Figure 8 illustrates timing signal waveforms that help to understand the operation of the arrangement of Figure 7;

Kuvat 9-11 kuvaavat vaihtoehtoisia piirejä osalle 15 kuvassa 7 esitetystä järjestelystä;Figures 9-11 illustrate alternative circuits for part 15 of the arrangement shown in Figure 7;

Kuvat 12 ja 13 kuvaavat vaihtoehtoisia piirejä toiselle osalle kuvan 7 järjestelystä;Figures 12 and 13 illustrate alternative circuits for another part of the arrangement of Figure 7;

Kuvat 14 ja 15 - 17 kuvaavat signaalin aaltomuotoja, jotka auttavat ymmärtämään keksinnön erästä piirrettä; 20 Kuva 18 esittää piiriä, jolla synnytetään keksinnön erääseen piirteeseen liittyvä erityisen muotoinen heräte-signaali ;Figures 14 and 15 to 17 illustrate signal waveforms that help to understand a feature of the invention; Figure 18 shows a circuit for generating a particularly shaped excitation signal related to an aspect of the invention;

Kuva 19 kuvaa kuvan 18 piirin toimintaan liittyviä signaalin aaltomuotoja; 25 Kuva 20 esittää piiriä, jolla synnytetään keksinnön mukaisen laitteiston hyväksikäyttämiä signaaleja; jaFig. 19 illustrates signal waveforms associated with the operation of the circuit of Fig. 18; Fig. 20 shows a circuit for generating signals utilized by the apparatus according to the invention; and

Kuva 21 kuvaa kuvan 20 piiriin liittyviä signaalin aaltomuotoja.Figure 21 illustrates the signal waveforms associated with the circuit of Figure 20.

Kuvan 1 televisiosignaalin prosessointipiirit 10 (esim. 30 sisältäen videoilmaisimen, vahvistimen ja suodatinasteet.) tuottavat demodulaattorimatriisille 12 yhdistetyn väritele-visiosignaalin erotetut luminanssi- (Y) ja krominanssi-komponentit (C). Matriisi 12 tuottaa ulostuloon pieni-tasoiset värikuvaa edustavat signaalit r, g ja b. Nämä sig-35 naalit vahvistetaan ja normaalisti käsitellään katodisignaa- lin prosessointipiireillä 14a, 14b ja 14c mainitussa järjestyksessä, jotka tuottavat suuritasoiset vahvistetut värikuva- 6 73107 signaalit R, G ja B vastaaville kuvaputken 15 katodin intensiteetin säätöelektrodeille 16a, 16b ja 16c. Tässä esimerkissä kuvaputki 15 on tyypiltään itsekonvergoiva ja siinä on in-line-tyyppiset tykit, ja jokaisella katodi-5 elektoridt 16a, 16b ja 16c sisältävällä tykillä on yh teisesti syötetty hila 18.The television signal processing circuits 10 of Fig. 1 (e.g., 30 including the video detector, amplifier, and filter stages.) Produce the separated luminance (Y) and chrominance components (C) of the color television signal coupled to the demodulator matrix 12. The matrix 12 outputs low-level color image signals r, g, and b. These signals are amplified and normally processed by cathode signal processing circuits 14a, 14b, and 14c, respectively, to produce high-level amplified color image signals R, G, and b. B for the respective cathode intensity control electrodes 16a, 16b and 16c of the picture tube 15. In this example, the picture tube 15 is of the self-converging type and has in-line type cannons, and each cannon containing cathode-5 electrodes 16a, 16b and 16c has a jointly fed lattice 18.

Katodisignaalin prosessointipiirit 14a, 14b ja 14c ovat tässä toteutuksessa samanlaiset. Siksi seuraava keskustelu prosessointipiirin 14a rakenteesta ja toiminnasta 10 koskee myös piirejä 14b ja 14c.The cathode signal processing circuits 14a, 14b and 14c are similar in this implementation. Therefore, the following discussion of the structure and operation of the processing circuit 14a 10 also applies to the circuits 14b and 14c.

Piirissä 14a oleva mustan tason asctuspiiri 20 (esim. sisältäen elektronisen kytkimen) kytkee päälle ja pois matriisin 12 r-signaaliulostulon kuvaputken ohjaimen 21 videosignaalisisäänmenoon ajoitussignaalin BLK vaikutuk-15 sesta. Ohjainaste 21 sisältää signaalin vahvistuspiirin, jolla kehitetään suuritasoinen ulostulosignaali R, joka johdetaan kuvaputken katodille 16a. Ohjaimen 21 toinen ulostulo kytketään katodipulssiprosessorin 22 sisäänem-noon. Tämä ohjaimen 21 ulostulo tuottaa johdettuja katodi-20 pulsseja (CP) katodivirran tarkkailuajänjaksoina, mitä tullaan tarkastelemaan. Prosessori 22 on ajoitettu toimimaan ajoitussignaalien C, SR ja CLP vaikutuksesta ja tuottamaan ulostuloonsa esijännitteen ohjaussignaalin VD, joka syö-The black level asctus circuit 20 in the circuit 14a (e.g., including an electronic switch) turns on and off the r-signal output of the matrix 12 to the video signal input of the picture tube controller 21 by the effect of the timing signal BLK. The control stage 21 includes a signal amplification circuit for generating a high-level output signal R which is applied to the cathode 16a of the picture tube. The second output of the controller 21 is connected to the input of the cathode pulse processor 22. This output of the controller 21 produces derived cathode-20 pulses (CP) as cathode current monitoring periods, which will be considered. The processor 22 is timed to operate under the influence of the timing signals C, SR and CLP and to produce at its output a bias control signal VD which feeds

DD

tetään ohjaimen 21 esijännitteenohjaussisäänmenoon ohjai-25 men 21 vahvistinpiirien esijännitteen muokkaamiseksi, jol loin ohjataan katodin 16a johtaman sammutustason (mustan tason) virran suuruutta, mitä myös tullaan tarkastelemaan.is applied to the bias control input of the controller 21 to modify the bias voltage of the amplifier circuits of the controller 21, thereby controlling the magnitude of the current of the quench plane (black plane) conducted by the cathode 16a, which will also be considered.

Pulssigeneraattori 28 reagoi pystypaluun sammutus-signaaleihin V, jotka johdetaan vastaanottimen pystypoikke-30 utuspiireiltä ajoitussignaalien BLK, C, SR ja CLP synnyttä miseksi. Signaali V toistuu 60 Hz:n nopeudella televisiovastaanottimessa, joka on Yhdysvaltojen NTSC-t.elevisiosignaa-listandadrdien mukainen, ja 50 Hz:n nopeudella PAL-tele-visiostandardien mukaisesti. Yksikkö 28 synnyttää myös 35 hilaa ohjaavan jännitepulssin GP aikana, jolloin kuvaputken 7 731 07 15 katodin sammutusvirtaa tarkkaillaan. Yksikön 28 ulostulo, josta yksiköstä signaali GP saadaan, tuottaa myös hilalle 18 sopivan esijännitteen (tässä esimerkissä olennaisesti nolla volttia) muulloin kuin hilapulssijakson aikana.The pulse generator 28 responds to vertical return shutdown signals V derived from the vertical deviation circuits of the receiver 30 to generate timing signals BLK, C, SR and CLP. Signal V is repeated at 60 Hz on a television receiver conforming to the United States NTSC television signal list standards and at 50 Hz in accordance with PAL television standards. Unit 28 also generates a voltage gate GP controlling 35 gates during the cathode extinguishing current of the picture tube 7 731 07 15. The output of unit 28, from which signal GP is obtained, also produces a suitable bias voltage for the gate 18 (in this example substantially zero volts) other than during the gate pulse period.

5 Kuvaputken katodivirran tarkkailuajänjakso on pystypaluun sammutuksen loputtua, mutta ennen näytettävän kuvainformaation sisältävän televisiosignaalin kuvajakson alkua. Tarkkailuajänjakso on osa suurempaa aikajaksoa, joka käsittää useita vaakajuovia, joiden aikana kuvainformaa-10 tio on poissa. Kuvaputken katodivirran tarkkailtuoiminta ei kuitenkaan aiheuta näkyvää vaikutusta esitettävään kuvaan, sillä kuvaputki on ylipoikkeutettu tämän aikana (so. kuvaputken elektronisuihku on poikkeutettu siten, että se osuu kuvaputken pintaan kuva-alan yläpuolella).5 The cathode current monitoring period of the picture tube is after the end of the vertical return shutdown, but before the beginning of the picture period of the television signal containing the picture information to be displayed. The observation period is part of a larger period of time comprising a plurality of horizontal lines during which the image information is absent. However, the cathode current monitoring operation of the picture tube does not have a visible effect on the displayed image, because the picture tube is over-deflected during this time (i.e., the electron beam of the picture tube is deflected so that it hits the picture tube surface above the image area).

15 Esimerkiksi tarkkailuajänjakso käsittää kaksi ensim mäistä vaakajuovaa, jotka ilmenevät pystypaluusammutusten loputtua, kuten aaltomuoto a kuvassa 2 osoittaa vertaamalla juovanopeudella ilmeneviin jaksottaisiin positiivisiin vaakasammutuspulsseihin.For example, the observation period comprises the first two horizontal lines that appear after the end of the vertical return extinguishings, as waveform a in Fig. 2 shows by comparing with the periodic positive horizontal extinguishing pulses occurring at the line speed.

20 Pystypaluu- ja tarkkailuajänjaksot käsittävä BLK- pulssi on esitetty kuvan 2 aaltomuodolla b. Hilanohjauspuls-si GP, joka käsittää pystypaluun jälkeisen tarkkailuajan-jakson sisältämät juovat 1 ja 2, on esitetty aaltomuodolla c. Hilapulssilla on edullisesti kiinteä positiivinen 25 amplitudi alueella +5 V:sta +15 V:iin, riippuen kyseisen jär jestelmän vaatimuksista, verrattuna alempaan pulssien perustasoon, joka vastaa normaalia hilan esijännitettä ja on tässä esimerkissä nolla volttia.The BLK pulse comprising the vertical return and observation periods is represented by the waveform b of Fig. 2. The lattice control pulse GP comprising the lines 1 and 2 contained in the observation period after the vertical return is represented by the waveform c. The gate pulse preferably has a fixed positive amplitude in the range of +5 V to +15 V, depending on the requirements of the system in question, compared to a lower base level of pulses corresponding to a normal gate bias voltage and in this example being zero volts.

Viitaten takaisin kuvaan 1, mustan tason asetuspii-30 rin 20 sisältämä portti avautuu BLK-signaalin vaikutuksesta pystypaluu- ja tarkkailujakson ajaksi (kuva 2).estäen signaalin r johtumisen matriisilta 12 ohjaimelle 21, ja mustan vertailujännite asetetaan r-signaalin tielle. Tämä toteutetaan annetun mustan esijännitetason kuvaputken 35 katodia 16a ohjaavan ohjaimen 21 videosignaaliulostulossa 8 731 07 saaden siten aikaan myös lepotilan vertailutason katodilla 16a BLK-jakson aikana. Kuvaputki toimii katodiseuraajana vasteena hilapulssille GP, jolloin hilapulssin samanvai-heinen versio ilmaantuu hilapulssijakson aikana kuvaputken 5 katodielektrodille. Näin saadun katodipulssin CP amplitudi on verrannollinen katodin virranjohtavuustasoon, mutta on hieman vaimentunut hilapulssiin verrattuna kuvaputken elektronitykin hilan ohjausominaisuuksien verrattain matalan päästösuuntaisen transkonduktanssin takia. Katodipulssin 10 suuruutta tunnustellaan prosessorin 22 sisältämällä pii reillä, jolloin voidaan päätellä johtaako elektronitykki halutun suuruisen mustan tason virran vai johtaako se liian suuren tai pienen virran.Referring back to Figure 1, the gate contained in the black level setting silicon 20 opens under the influence of the BLK signal for the vertical return and monitoring period (Figure 2). Preventing the signal r from being passed from the matrix 12 to the controller 21, and the black reference voltage is set in the r signal path. This is implemented at the video signal output 8,731 07 of the controller 21 controlling the cathode 16a of the given black bias level picture tube 35, thus also providing a sleep reference level at the cathode 16a during the BLK period. The picture tube acts as a cathode follower in response to the gate pulse GP, whereby an in-phase version of the gate pulse appears during the gate pulse period on the cathode electrode of the picture tube 5. The CP amplitude of the cathode pulse thus obtained is proportional to the current conductivity level of the cathode, but is slightly attenuated compared to the gate pulse due to the relatively low forward transconductance of the gate control characteristics of the picture tube electron gun. The magnitude of the cathode pulse 10 is sensed by the circuits contained in the processor 22, whereby it can be determined whether the electron gun conducts a black level current of the desired magnitude or whether it conducts too much or too little current.

Prosessorin 22 ulostulolta tuleva esijännitteen sää-15 töjännite VD johdetaan ohjaimen 21 esijännitteen ohjaus- sisäänmenoon ohjaimen 21 DC-toimintapisteen (esijännitteen) muuttamiseksi tarpeen mukaan suuntaan, jolla saadaan suljetun silmukan toiminnolla ohjaimen 21 signaaliulostuloon esijännitetaso, joka on riittävä tuottamaan halutun sammutus-20 virtatason. Piirissä 20 oleva portti sulkeutuu, kun tark- kailujakso päättyy, jolloin matriisin 12 ulostulon väri-signaalit kytkeytyvät ohjaimen 21 signaalisisäänmenoon.The bias voltage control voltage VD from the output of the processor 22 is applied to the bias control input of the controller 21 to change the DC operating point (bias voltage) of the controller 21 as needed to provide a closed loop function to the signal output of the controller 21 sufficient to produce the desired quench current. The gate in circuit 20 closes at the end of the monitoring period, at which point the color signals at the output of matrix 12 are connected to the signal input at controller 21.

Kuva 3 esittää kuvan 1 mustan tason asetuspiirin 20 ja video-ohjaimen 21 piirien yksityiskohtia.Figure 3 shows details of the circuits of the black level setting circuit 20 and the video controller 21 of Figure 1.

25 Kuvassa 3 on mustan tason asetuspiiri 20 esitetty koostuvaksi yksinapaisesta, kaksiasentoisesta elektronisesta kytkimestä 30 ja siihen liittyvästä vertailujännitelähteestä 33. Lähde 33 sisältää zenerdiodin 34 sekä tämän yhteydessä säädettävän jänniteohjaimen, joka sisältää 30 potentiometrin 35. Video-ohjain 21 koostuu kaskadikytke- tystä vahvistimesta, joka sisältää transistorit 40 ja 42. Video-ohjaussignaali R johdetaan kuvaputken katodille tran-sisotirn 42 emitteripiiriltä vastuksen 43 kautta. Tarkkai-luajanjakson aikana saatu katodipulssi CP johdetaan tran-35 sistorin 42 kollektoripiiriltä suojavastuksen 44 kautta.Figure 3 shows a black level setting circuit 20 consisting of a single-pole, two-position electronic switch 30 and an associated reference voltage source 33. The source 33 includes a zener diode 34 and an adjustable voltage controller including a potentiometer 35. The video controller 21 consists of a cascaded amplifier includes transistors 40 and 42. The video control signal R is applied to the cathode of the picture tube from the emitter circuit of the transistor 42 through a resistor 43. The cathode pulse CP obtained during the monitoring period is conducted from the collector circuit of the trans-35 resistor 42 through a shield resistor 44.

9 731079 73107

Kun kytkin 30 on auki-asennossa (kuten on esitetty) pysty-paluu- ja tarkkailjakson aikana, kytkeytyy videosignaali r pois ohjaimelta 21 ja mustan tason vertailujännite johdetaan potentiometrin 35 liu'ulta transistorin 40 kannan 5 sisäänmenopiirille kytkinkontaktien "a" ja "b" kautta. Täl löin saadaan aikaan vertailulepotaso transistorin 42 emit-terille, joka on DC-kytketty kuvaputken katodille. Kaikkina muina aikoina kytkin 30 on toisessa asennossa, jolloin videosignaali r kytkeytyy kytkinkontaktien "c" ja "b" kaut-10 ta transistorin 40 kannan sisäänmenopiirille ohjaimen 21 vahvistettavaksi.When the switch 30 is in the open position (as shown) during the vertical return and monitoring period, the video signal r is switched off from the controller 21 and the black level reference voltage is applied from the slider of the potentiometer 35 to the input circuit of the transistor 40 base 5 via the switch contacts "a" and "b" . This provides a reference rest level for the emitter of transistor 42 DC-connected to the cathode of the picture tube. At all other times, the switch 30 is in the second position, whereby the video signal r is connected via the switch contacts "c" and "b" to the input circuit of the base of the transistor 40 for amplification by the controller 21.

Katodipulssiprosessorin 22 (kuva 1) ulostulosta saatava esijännitteen ohjausjännite VT DC-kytketään vahvistin-transistorin 40 kannan sisäänmenopiirille. Ohjausjännitteen 15 V tasojen kasvattaminen (so. enemmän positiivisia tasoja) aiheuttaa vastaavasti transistorin 42 emitterillä kehitetyn kuvaputken esijännitteen säätöjännitteen pienenemisen, mikä puolestaan kasvattaa kuvaputken katodin mustan tason virranjohtavuutta. Käänteisesti, jännitteen V tasojenThe bias control voltage VT DC from the output of the cathode pulse processor 22 (Figure 1) is connected to the input circuit of the base of the amplifier-transistor 40. Increasing the control voltage levels of 15 V (i.e., more positive levels) correspondingly causes a decrease in the bias voltage control voltage of the picture tube generated by the emitter of the transistor 42, which in turn increases the current conductivity of the black level of the picture tube cathode. Conversely, voltage V levels

BB

20 pienenemisestä seuraa vastaavasti pienempi katodin virran- johtavuus.The decrease in 20 results in a correspondingly lower conductivity of the cathode.

Katodipulssi CP voidaan myös johtaa mm käyttämällä jännitteenjakopiiriä, joka on kuvailtu U.S. patentissani n:o 4,263,622. Katodipulssin johtaminen aktiivisen kuor-25 matransistorin 42 kollektoriulostulolta, kuten on esitetty kuvassa 3, on kuitenkin edullista, koska näin saadaan suurempi katodipulssin amplitudi pienemmällä ulostuloimpedanssilla.The cathode pulse CP can also be derived, inter alia, by using a voltage distribution circuit described in U.S. Pat. in my patent No. 4,263,622. However, deriving the cathode pulse from the collector output of the active load matrix transistor 42, as shown in Figure 3, is advantageous because it provides a larger cathode pulse amplitude with a lower output impedance.

Kuva 4 esittää prosessorin 22 sisäänmenopiiriä, joka koostuu lukitusvahvistimesta 50 ja vertailijasta 65.Figure 4 shows the input circuit of the processor 22 consisting of a latch amplifier 50 and a comparator 65.

30 Lukitusvahvistin 50 käsittää signaalin kääntävän ope raatiovahvistimen 52, jossa on käännettävä signaalisisään-meno (-) ja ei-käännettävä vertailusisäänmeno (+). Vastusten 53, 54 ja diodin 56 yhdessä vastuksen 55 ja kondensaattorin 62 kanssa muodostama jännitteenjakaja toimii piirin 35 50 sisäänmenopiirinä. Jännitteenjakajassa kehitetty ver- tailujännite syötetään vahvistimen 52 vertailusisäänme- 10 731 07 noon. Jotta vahvistimen 52 ulostulosignaali edustaisi tarkoin katodipulssin CP huippuamplitudin vaihteluja, on vahvistimen 52 ulostulosignaalin taso ennustettava. Tämä toteutetaan takaisinkytkentäpiirillä, joka sisältää yksi-5 napaisen, yksikytkentäisen elektronisen kytkimen 60 (esi tetty auki-asennossa) ja sisäänmenon ky tken täkondensaat.-torin 62.The latch amplifier 50 comprises a signal inverting operational amplifier 52 having a reversible signal input (-) and a non-reversible reference input (+). The voltage divider formed by the resistors 53, 54 and the diode 56 together with the resistor 55 and the capacitor 62 acts as an input circuit of the circuit 3550. The reference voltage generated in the voltage divider is applied to the reference input of the amplifier 52. In order for the output signal of the amplifier 52 to accurately represent the variations in the peak amplitude of the cathode pulse CP, the level of the output signal of the amplifier 52 must be predicted. This is accomplished by a feedback circuit that includes a one-to-5, single-switch electronic switch 60 (shown in the open position) and an input capacitor capacitor 62.

Piiri 50 toimii seuraavasti. Muulloin paitsi katodi-pulssijakson aikana tekee lukituksen ajoituksen ohjaussignaa-10 li CLP kytkimen 60 johtavaksi (suljetuksi). Tämä tapahtuuCircuit 50 operates as follows. Other than during the cathode pulse period, the interlock timing makes the control signal-10 li CLP switch 60 conductive (closed). this happens

katodipulssijaksoa Tp edeltävinä ja seuraavina aikoina T . Takaisinkytkennällä liitetään vahvistimen 52 kääntävä sisäänmeno vahvistimen 52 ulostuloon, joka on sen jälkeen vertailupotentiaalissa Vin the times before and after the cathode pulse period Tp. The feedback connects the reversing input of amplifier 52 to the output of amplifier 52, which is then at reference potential V

15 Tämä takaisinkytkentä toteutetaan sulkeutuvalla kytkimellä 60 yhdessä sisäänmenokondensaattorin 62 kanssa. Katodipulssijakson Tp aikana tekee signaali CLP kytkimen 60 ei-johtavaksi (avoimeksi), kuten on esitetty, ja katodi-pulssin vahvistettu, käännetty versio ilmaantuu vahvistimen 20 52 ulostuloon. Vahvistimen 52 katodipulssiulostulossa on (muuttuva) huipusta-huippuun amplitudi verrattuna sulkutoi-minnon aiheuttamaan stabiiliin vertailutasoon. Vertailija 65 tunnustelee vahvistimelta 52 tulevan katodipulssin amplitudia.This feedback is implemented by a closing switch 60 together with an input capacitor 62. During the cathode pulse period Tp, the signal CLP makes the switch 60 non-conductive (open), as shown, and an amplified, inverted version of the cathode pulse appears at the output of the amplifier 20 52. The cathode pulse output of amplifier 52 has a (variable) peak-to-peak amplitude relative to the stable reference level caused by the shutdown operation. The comparator 65 senses the amplitude of the cathode pulse from the amplifier 52.

25 Vertailija 65 käsittää operaatiovahvistimen, jonka kääntävä sisäänmeno (-) on kytketty vahvistimen 52 ulostuloon ja ei-kääntävä sisäänmeno (+) vertailujännitteeseen Vr2· joka on myös synnytetty vastusten 53, 54 ja diodin 56 muodostamassa jännitteenjakajassa. Vertailija tuottaa 30 loogista "1":tä vastaavan ulostulotason, kun piiriltä 50 tuleva negatiivinen katodipulssi ylittää tason V^-V^· Tämä tapahtuu, kun katodin mustan tason virta on suurempi kuin haluttu virtataso, mikä vastaa tilannetta, jolloin katodin esijännite on matala. Vertailija tuottaa loogista 35 "O":aa vastaavan ulostulotason, kun piiriltä 50 tulevan 11 73107 katodipulssin amplitudi on pienempi kuin Vr^-V 2. Tämä tapahtuu, kun katodin mustan tason virtataso on pienempi kuin haluttu taso, mikä vastaa tilannetta, jolloin katodin esijännite on korkea. Katodin esijännite on ilmeisesti 5 oikea, kun katodipulssin huippuamplitudi pysyy samana kuin V i-V 0. rl r2The comparator 65 comprises an operational amplifier, the inverting input (-) of which is connected to the output of the amplifier 52 and the non-inverting input (+) to a reference voltage Vr2 · which is also generated in the voltage divider formed by the resistors 53, 54 and the diode 56. The comparator produces an output level corresponding to 30 logic "1" when the negative cathode pulse from circuit 50 exceeds the level V ^ -V ^ · This occurs when the cathode black level current is greater than the desired current level, which corresponds to a low cathode bias voltage. The comparator produces an output level corresponding to logic 35 "O" when the amplitude of the cathode pulse 11 73107 from circuit 50 is less than Vr ^ -V 2. This occurs when the current level of the cathode black level is less than the desired level, which corresponds to a cathode bias voltage is high. The cathode bias voltage is apparently 5 correct when the peak amplitude of the cathode pulse remains the same as V i-V 0. rl r2

Oikean katodivirran tapauksessa vertailija tuottaa katodipulssijonon vasteena jonon loogista "l":stä ja loogista "0":aa vastaavia ulostulon signaalitasoja väistä-10 mättömän satunnaiskohinan vaikutuksesta, joka summautuu jokaiseen katodipulssiin. Tämä kohina on peräisin kuvaputkelta ja vahvistimesta 52 vastaanottimen muiden lähteiden ohella ja se saa yksittäisten katodipulssien amplitudin vaihtelemaan hieman vertailijan kykentätason ylä- ja ala-15 puolella. Vertailijan 65 tuottamia ulostulon logiikka- signaaleja merkitään tästä lähtien signaaleilla CP' ja ne ovat sopivia edelleen käsiteltäviksi digitaalisella signaaliprosessorilla, kuten kuvassa 5 on esitetty.In the case of the correct cathode current, the comparator produces, in response to the cathode pulse train, the output signal levels corresponding to logic "1" and logic "0" of the queue due to the effect of unavoidable random noise summing to each cathode pulse. This noise originates from the picture tube and amplifier 52, among other sources in the receiver, and causes the amplitude of the individual cathode pulses to vary slightly above and below the comparator capability level. The output logic signals produced by comparator 65 are hereinafter referred to as signals CP 'and are suitable for further processing by a digital signal processor, as shown in Figure 5.

Vahvistimeen 52 syötetyn vertailujännitteen V ^ arvo 20 ylittää vertailijaan 65 syötetyn vertailujännitteen Vr2 ar von määrällä, joka on sama kuin diodin 56 jännite-ero. Jännite-ero vr^:n ja Vr2:n välillä yhdessä vahvistimen 52 vahvistuksen kanssa määrää katodipulssin amplitudin säätö-määrän, jonka suljettu ohjaussilmukka voi saada aikaan. Kun-25 kin järjestelmän vaatimuksia noudattaen tämä jännite-ero voi olla useista millivolteista useisiin voltteihin. Kuitenkin kuvaputken sammutustason läheisyydessä saavutetaan parempi "mustan tason" katodivirran ohjaus tämän jännite-eron pienemmillä arvoilla.The value 20 of the reference voltage V1 supplied to the amplifier 52 exceeds the value of the reference voltage Vr2 supplied to the comparator 65 by an amount equal to the voltage difference of the diode 56. The voltage difference between vr1 and Vr2, together with the gain of amplifier 52, determines the amount of cathode pulse amplitude control that a closed control loop can provide. Depending on the requirements of each system, this voltage difference can be from several millivolts to several volts. However, in the vicinity of the picture tube extinction level, better control of the "black level" cathode current is achieved with smaller values of this voltage difference.

30 Kuvassa 5 digitaalinen signaaliprosessori koostuu 16-bitin siirtorekisteristä 70, loogisen AND-portin 71 sisältävästä loogisesta ohjauspiiristä 76, ensimmäisestä ja toisesta loogisesta NOR-portista 72 ja 73, invertte-ristä 75 ja ohjauspiirin 76 ulostulojen ohjaamasta lasku-35 rista 77. Portit 71, 72 ja 73 on järjestetty suorittamaan 12 73107 looginen EXCLUSIVE-OR-toiminto.In Figure 5, the digital signal processor consists of a 16-bit shift register 70, a logic control circuit 76 including a logic AND gate 71, first and second logic NOR gates 72 and 73, an inverter 75, and a count-down 77 controlled by the outputs of the control circuit 76. Gates 71 , 72 and 73 are arranged to perform 12 73107 logical EXCLUSIVE-OR functions.

Signaalit CP' syötetään siirtorekisterin 70 sarja-sisäänmenoon, joka siirtorekisteri ajastetaan jokaisen katodipulssijakson aikana tämän jakson aikana ilmenevän kel-5 lopulssin SR Hipaisevalla (so. alkavalla) reunalla. Jokai nen SR-pulssi sallii joko loogista "1":tä tai loogista "O":aa vastaavan signaalitason (sisäänmenopulssien CP' tasojen mukaisesti) siirtyä peräkkäin siirtorekisterin muistilokeroi-hin vastaten ulostuloja Q^istä Q-^reen ja siirron tapahtu-10 essa vasemmalta oikealle. Ohjauspiiri 76 tukkii siirto- rekisterin 16 rinnakkaista ulostuloa (0.-0.,,,) 16-sisään- 1 16 menoisen AND-portin 71 ja NOR-portin 72 avulla ja kehittää ohjaussignaalin NOR-portin 73 ulostuloon, joka joko mahdollistaa tai estää laskurin 77 toiminnan INHIBIT-sisäänmenon 15 kautta. Tässä esimerkissä invertteri 75 toimii siirtore kisterin (^-ulostulosta riippuen ja kehittää ohjaussignaalin, joka saa laskurin 77 joko UP- tai DOWN-asentoon. Invertteri 75 voidaan kuitenkin järjestää tunnustelemaan siirtorekisterin muita ulostuloja.The signals CP 'are applied to the serial input of shift register 70, which shift register is timed during each cathode pulse period at the Touching (i.e., starting) edge of the kel-5 pulse SR occurring during that period. Each SR pulse allows either the signal level corresponding to logic "1" or logic "O" (according to the levels of the input pulses CP ') to pass sequentially to the memory boxes of the shift register corresponding to the outputs Q1 to Q1 and the shift occurs. from left to right. The control circuit 76 blocks the parallel output (0.-0. ,,,) of the transfer register 16 by means of the 16-input AND gate 71 and the NOR gate 72 and generates a control signal to the output of the NOR gate 73, which either enables or disables via the INHIBIT input 15 of the operation of the counter 77. In this example, the inverter 75 operates depending on the output of the shift register (^) and generates a control signal which causes the counter 77 to be in either the UP or DOWN position. However, the inverter 75 can be arranged to sense the other outputs of the shift register.

20 Laskuri 77 sisältää 8-bittisen laskurin, jonka ajoi tukseen käytetään pulssimuotoista ajoitussignaalia C pysty-pyyhkäisyn nopeudella. Tämän signaalin Hipaiseva reuna ei saa sattua katodipulssijakson aikana, jotta vältettäisiin kuvautken katodin esijännitteen muuttuminen katodipulssi-25 jakson aikana. Siten tämän signaalin Hipaiseva reuna voi sattua yhteen katodipulssijakson lopun kanssa tai hieman sen jälkeen. Laskurin 77 kahdeksan ulostuloa Q^“Qg on kytketty digitaali-analogiamuunninpiiriin (DAC) 78, joka käsittää R/2R-tikapuuverkon.20 Counter 77 includes an 8-bit counter driven by a pulsed timing signal C at a vertical sweep rate. The Touching edge of this signal must not occur during the cathode pulse period to avoid a change in the cathode bias voltage of the image during the cathode pulse-25 period. Thus, the Touching edge of this signal may coincide with or shortly after the end of the cathode pulse period. The eight outputs Q ^ “Qg of the counter 77 are connected to a digital-to-analog converter circuit (DAC) 78 comprising an R / 2R ladder network.

30 Piiri 78 synnyttää DC-ulostulojännitteen alueella nollasta voltista +12 volttiin laskurin ulostulojen tilojen mukaan. Koska laskuri 77 voi tuottaa 256 ulostulotilaa30 Circuit 78 generates a DC output voltage in the range of zero volts to +12 volts depending on the states of the counter outputs. Because the counter 77 can produce 256 output states

QQ

(so. 2 tilaa), on DAC:n ulostulojännitteen resoluutio tai jänniteaskelen lisäys 46.875 millivolttia (so. +12 volttia/ 35 256). DAC:n ulostulojännite on kytketty jänniteseuraajän 79 kautta video-ohjaimeen 21. Tätä jännitettä Vg käytetään 13 731 0 7 säätämään kuvaputken katodin esijännitettä. Käytännössä tarvitaan kuvaputken katodielektrodilla 40 voltin säätö-alue kuvaputken mustan tason esijännitteen asettelua varten (esim. +140 voltista +180 volttiin). Tässä esi-5 merkissä sallii kahdeksanbittinen laskuri, kuten on esi tetty, DC-esijännitteen säädön yli tämän alueen 156.26 millivoltin lisäyksin (so. 40 volttia/256 laskurin tilaa).(i.e., 2 states), is the DAC output voltage resolution or voltage step increment of 46,875 millivolts (i.e., +12 volts / 35,256). The output voltage of the DAC is connected via a voltage follower 79 to the video controller 21. This voltage Vg is used 13 731 0 7 to adjust the cathode bias voltage of the picture tube. In practice, a 40 volt adjustment range is required on the cathode electrode of the picture tube for setting the black level bias voltage of the picture tube (e.g. from +140 volts to +180 volts). In this example, the eight-bit counter, as shown, allows DC bias voltage to be adjusted over this range in increments of 156.26 millivolts (i.e., 40 volts / 256 counter modes).

Looginen ohjauspiiri 76 on tehty erottamaan kolme katodin esijännitetilaa ja kolme vastaavaa siirtorekisterin 10 70 bittikuviota. Kun katodivirran taso on liian korkea (so. katodin esijännite on liian matala), ylitetään vertai-lijan 65 (kuva 4) kytkentätaso ja signaali CP' sisältää loogista "l":tä vastaavan signaalitason (positiivisen pulssin) jokaisella katodipulssilla. Olettaen, että tämä 15 tilanne ei muutu, ovat siirtorekisterin 70 ulostulot loo gista "l":tä vastaavissa tasoissa kuudentoista pystykentän jälkeen. Piirin 76 AND-portti 71 ja NOR-portti 72 tuntevat tämän tilan saaden loogista "0":aa vastaavan signaalin syntymään portin 73 ulostuloon. Lisäksi, koska siirto-20 rekisterin 70 (^“ulostulo on loogista "l":tä vastaava sig naali, syntyy invertterin 75 ulostuloon loogista "0":aa vastaava signaali. Tämä saa laskurin 77 laskemaan alaspäin. Niin muodoin esi jännitteen ohjaus jännite V_, piene-nee 156.25 millivoltin askelin jokaisella pystykentällä ja 25 katodin esijännite vastaavasti kasvaa siten pienentäen katodivirtaa kunnes oikea esijännitetila saavutetaan.The logic control circuit 76 is made to distinguish three cathode bias states and three corresponding bit patterns of the shift register 1070. When the cathode current level is too high (i.e., the cathode bias voltage is too low), the switching level of the comparator 65 (Fig. 4) is exceeded and the signal CP 'contains a signal level (positive pulse) corresponding to logic "1" for each cathode pulse. Assuming that this situation 15 does not change, the outputs of the shift register 70 are at levels equivalent to logic "l" after sixteen vertical fields. The AND gate 71 and the NOR gate 72 of the circuit 76 sense this state, causing a signal corresponding to a logic "0" to be generated at the output of the gate 73. In addition, since the output of the transfer register 20 (^ “is a signal corresponding to logic" 1 ", a signal corresponding to logic" 0 "is generated at the output of inverter 75. This causes counter 77 to count down. Thus, the voltage control voltage V_ , decreases in 156.25 millivolt increments for each vertical field and the cathode bias voltage increases accordingly, thereby reducing the cathode current until the correct bias state is reached.

Vastakkaisessa tapauksessa, kun katodivirran taso on liian matala (so. katodin esijännite on liian suuri), vastaa signaalin CP' taso loogista "0":aa jokaisella katodi-30 pulssilla ja kuudentoista pystykentän jälkeen ovat siirtore kisterin ulostulot loogista "O":aa vastaavat. Tässä tapauksessa laskuri 77 saatetaan laskemaan alaspäin. Niin muodoin esijännitteen ohjausjännite V kasvaa jokaisen pysty-Conversely, when the cathode current level is too low (i.e., the cathode bias voltage is too high), the level of the signal CP 'corresponds to a logic "0" for each cathode-30 pulse, and after sixteen vertical fields, the transistor outputs correspond to a logic "O" . In this case, the counter 77 is caused to count down. Thus, the bias control voltage V increases with each vertical

BB

kentän aikana 156.25 millivoltilla kunnes oikea esijännite-35 tila saavutetaan.during the field at 156.25 millivolts until the correct bias voltage-35 state is reached.

14 731 0714,731 07

Kun katodin esijännitetila on oikea, koostuu signaali CP' satunnaisesta sarjasta loogista "l":tä ja "O":aa vastaavia tasoja. Kun piiri 76 tuntee tämän tilan, saadaan portti 73 tuottamaan loogista "l":tä vastaavan signaalin, 5 joka estää laskurin 77 toiminnan ja siten pysäyttää esijän- nitteen korjaustapahtuman. Tämä tulos seuraa heti, kun yksi siirtorekisterin ulostuloista sisältää vastakkaisen loogisen tason muihin ulostuloihin verrattuna (so. vain, kun siirtorekisterin ulostulojen loogiset tasot eivät ole 10 samat).When the cathode bias state is correct, the signal CP 'consists of a random set of levels corresponding to logic "1" and "0". When the circuit 76 senses this state, the port 73 is caused to produce a signal corresponding to a logic "1", which prevents the operation of the counter 77 and thus stops the bias correction event. This result follows as soon as one of the outputs of the shift register contains the opposite logic level compared to the other outputs (i.e., only when the logical levels of the outputs of the shift register are not the same).

Looginen ohjauspiiri 76 voidaan muuttaa estämään laskurin 77 toiminta vain, kun tietty osa (esim. puolet) siirtorekisterin ulostuloista ovat annetussa loogisessa tilassa. Lisäksi korjaustoiminnon nopeuttamiseksi, samalla 15 säilyttäen hyvä erottelukyky, voi olla edullista johtaa enem män kuin yksi kellopulssi laskuriin jokaisen kenttäjakson aikana, kun esijännitetaso on kaukana oikeasta, ja johtaa vain yksi kellopulssi laskuriin, kun esijännitetaso saavuttaa oikean tason, jolloin taataan hyvä erottelukyky.The logic control circuit 76 can be changed to prevent the operation of the counter 77 only when a certain portion (e.g., half) of the outputs of the shift register are in a given logic state. In addition, to speed up the correction function while maintaining good resolution, it may be advantageous to apply more than one clock pulse to the counter during each field cycle when the bias level is far from the right, and only one clock pulse to the counter when the bias level reaches the correct level to ensure good resolution.

20 Kuva 6 eisttää yksityiskohtaisemman, mutta muunnetun version kuvan 5 järjestelystä, ja tässä vastaavia osia merkitään samalla viitenumerolla. Kuvan 6 järjestely muistuttaa kuvan 5 järjestelyä ja toimii täysin samalla tavoin paitsi, että siihen on sisällytetty menetelmä, jolla saavu-25 tetaan oikea katodin esijännite nopeammin, kun vastaanotin alussa kytketään päälle.20 Figure 6 shows a more detailed but modified version of the arrangement of Figure 5, and here the corresponding parts are denoted by the same reference numerals. The arrangement of Figure 6 is similar to the arrangement of Figure 5 and operates in exactly the same manner except that it includes a method of achieving the correct cathode bias voltage more quickly when the receiver is initially turned on.

Kuvassa 6 laskuri 77 sisältää ensimmäisen ja toisen aseteltavan laskurin 80 ja 82 ja siirtorekisteri 70 sisältää ensimmäisen ja toisen nollattavan siirtotekisterin 84 ja 30 86. Elektroninen "virta päällä”-kytkin 90 (esim. sisältäen monostabiilin multivibraattorin) toimii vastaanottimen virtakytkimen yhteydessä ja se on kytketty laskureiden 80, 82 asettelusisäänmenoihin (P) ja siirtorekisterieiden 84 ja 86 nollaussisäänmenoihin (R). Kun vastaanottimeen 35 aluksi kytketään virta, kehittää kytkin 90 negatiivisen 15 731 07 pulssin, joka aiheuttaa siirtorekisterien 84 ja 86 nollautumisen ja laskurien 80, 82 asettamisen laskenta-alueen keskikohdalle. Tätä tarkoitusta varten ovat laskurien 80 ja 82 liitännät 4, 12, 13 ja 3 ("asetussisäänmenot") kytke-5 tyt maahan ja positiiviseen jännitelähteeseen (+12 volttia), kuten on esitetty, siten, että negatiivisten pulssien syöttäminen laskurien asettelusisäänmenoihin (P) saa laskurien 80 ja 82 ulostulot loogisiin tiloihin, jotka vastaavat laskenta-alueen keskikohtaa. Tämä tuottaa säätöalueen 10 keskellä olevan esijännitteen säätöjännitteen Vn, joka vas-In Figure 6, counter 77 includes first and second adjustable counters 80 and 82, and shift register 70 includes first and second resettable shift registers 84 and 30 86. An electronic "power on" switch 90 (e.g., including a monostable multivibrator) operates in conjunction with the receiver's power switch and is connected to the setting inputs (P) of the counters 80, 82 and the reset inputs (R) of the shift registers 84 and 86. When the receiver 35 is initially turned on, the switch 90 generates a negative pulse causing the shift registers 84 and 86 to be reset and the counters 80, 82 to be set For this purpose, terminals 4, 12, 13 and 3 ("setting inputs") of counters 80 and 82 are connected to ground and a positive voltage source (+12 volts), as shown, so that the input of negative pulses to the setting inputs of the counters ( P) causes the outputs of the counters 80 and 82 to logical states corresponding to the counting al the center of the new. This produces a bias control voltage Vn in the middle of the control range 10, which corresponds to

DD

taa sitä jännitearvoa, joka on todennäköisesti oikeaan esi-jännitteeseen tarvittavan arvon läheisyydessä.the voltage value that is likely to be in the vicinity of the value required for the correct bias voltage.

Tähän mennessä kuvailtu digitaalinen automaattinen kuvaputken esijännitteen säätöjärjestelmä on merkitsevästi 15 stabiilimpi kuin analogiset järjestelmät seuraavista syistä.The digital automatic CRT bias control system described so far is significantly more stable than analog systems for the following reasons.

Kun kuvaputken katodin esijännite tarvitsee korjausta, tuotetaan jokaisella kenttäjaksolla vakiosuuruinen esijännitteen säätöjännite (156.25 mV) riippumatta korjattavan virheen suuruudesta. Siksi tarvitaan enemmän aikaa 20 suuren virheen korjaamiseen pieneen virheeseen verrattuna, eikä korjauksen "ylitykseen" ja tähän liittyvään ohjaus-silmukan epästabiiliuteen ole olennaista mahdollisuutta.When the cathode bias voltage of the picture tube needs to be corrected, a constant bias voltage control voltage (156.25 mV) is produced in each field period, regardless of the magnitude of the error to be corrected. Therefore, more time is required to correct the 20 large errors compared to the small error, and there is no substantial possibility of "exceeding" the correction and the associated control loop instability.

Kuten aikaisemmin mainittiin, jatkuu korjaustoiminto niin kauan kuin siirtorekisterin kaikki ulostulot ovat sa-25 massa loogisessa tilassa (joko "1" tai "O"). Heti, kun katodipulssin taso on sama tai olennaisesti sama kuin oikeaa katodin esijännitettä vastaava taso ja, kun CP'-pulssi vaihtaa tasoa edeltävään tasoon nähden (so. on edeltävään nähden vastakkainen), ei siirtorekisterin 70 koko 30 sisältö ole enää sama. Tämän seurauksena korjaustoiminto keskeytyy aivan välittömästi ilman viivettä. Laskurin tila ja esijännitteen ohjausjännite ovat nyt määrätyt ja ohjaus-silmukka "avautuu" välttämättä, mikä edullisesti estää katodin esijännitteen muuttumiset. Looginen ohjauspiiri 35 76 jatkaa kuitenkin siirtorekisterin ulostulojen tarkkai lemista seuraavien kenttäjaksojen aikana. Jatkuva vastakkaisten loogisten tasojen satunnainen jono siirtorekisterin ie 73107 ulostulojen tarkkailemista seuraavien kenttäjaksojen aikana. Jatkuva vastakkaisten loogisten tasojen satunnainen jono siirtorekisterin ulostuloissa takaa, että katodin esijännite on oikea, ja korjaustoiminto pysyy estettynä.As previously mentioned, the correction operation continues as long as all outputs of the shift register are in the same logic state (either "1" or "O"). As soon as the level of the cathode pulse is the same or substantially the same as the level corresponding to the correct cathode bias voltage, and when the CP 'pulse changes from the previous level (i.e. is opposite to the previous one), the entire contents of the shift register 70 are no longer the same. As a result, the repair function is interrupted very immediately without delay. The state of the counter and the control voltage of the bias voltage are now determined and the control loop necessarily "opens", which advantageously prevents the cathode bias voltage from changing. However, the logic control circuit 35 76 continues to monitor the outputs of the shift register during subsequent field cycles. Continuous random sequence of opposite logic levels during field cycles following the monitoring of the outputs of the shift register ie 73107. A continuous random sequence of opposite logic levels at the outputs of the shift register ensures that the cathode bias voltage is correct and the correction function remains disabled.

5 Jos katodipulssijakson aikana sattuva satunnainen kohinapulssi aiheuttaa yksittäisen vastakkaisen sisään-menosignaalin, on toisen tällaisen vastakkaisen sisäänmeno-signaalin ilmeneminen epätodennäköistä suhteellisen suuren mittausjaksojen määrän aikana, joita mittaus jaksoja tässä 10 esimerkissä on kuusitoista. Siksi korjaustoiminto alkaa jälleen kuusitoista kenttäjaksoa sen jälkeen, kun kohinan aiheuttama vastakkainen logiikkasignaali sai laskurin ja korjaustoiminnon pysähtymään, ja jatkuu kunnes todellinen satunnainen bittikuvio tunnistetaan siirtorekisterin ulos-15 tuloissa. Siten ohjausprosessin toiminta on stabiili jopa satunnaiskohinan vaikuttaessa, joka satunnaiskohina voi olla peräisin ohjausjärjestelmästä tai vastaanottimen muista osista.5 If a random noise pulse occurring during a cathode pulse period causes a single opposite input signal, the occurrence of another such opposite input signal is unlikely during a relatively large number of measurement periods, of which sixteen measurement periods in this example. Therefore, the correction function starts again sixteen field cycles after the noise-induced opposite logic signal caused the counter and the correction function to stop, and continues until the actual random bit pattern is identified at the inputs of the shift register. Thus, the operation of the control process is stable even under the influence of random noise, which random noise may originate from the control system or other parts of the receiver.

Yllä kuvatussa järjestelmässä samoin kuin myöhemmin 20 kuvailtavassa vaihtoehtoisessa järjestelmässä on hyvin suuri ohjaussilmukan vahvistus, joka on luokkaa 150 dB:stä 200 dB:hen. Tämän vahvistuksen määrää lukitusvahvistimen 50 ja vertailijän 65 vahvistus, kuten on esitetty kuvassa 4, ja kuvassa 3 esitetyn video-ohjaimen 21 vahvistus.The system described above, as well as the alternative system described later, has a very high control loop gain of the order of 150 dB to 200 dB. This gain is determined by the gain of the lock amplifier 50 and the comparator 65, as shown in Figure 4, and the gain of the video controller 21 shown in Figure 3.

25 Tähän mennessä kuvatun mukaisesti toimii digitaalinen signaaliprosessori N:n näytteen analysoinnin perusteella, missä N on tässä tapauksessa kuusitoista. Tähän tarkoitukseen prosessori käyttää hyväkseen kuusitoistabittistä siir-torekisteriä sekä kuusitoistasisäänmenoista AND- ja NOR-30 porttien järjestelyä, kuten on esitetty kuvissa 5 ja 6.25 As described so far, the digital signal processor operates on the basis of the analysis of N samples, where N in this case is sixteen. For this purpose, the processor utilizes a sixteen-bit shift register and an arrangement of AND and NOR-30 ports for the sixteen inputs, as shown in Figures 5 and 6.

N:n arvoja neljän ja kuudentoista välillä pidetään kuvailtuun järjestelmään sopivina. N:n arvolla kuusitoista saadaan aikaan stabiili toiminta hyvin kohinaisissa olosuhteissa, kun taas N:n arvo neljä on riittävä, kun järjestelmä 35 toimii pienikohinaisessa ympäristössä.Values of N between four and sixteen are considered suitable for the described system. A value of N of sixteen provides stable operation under very noisy conditions, while a value of N of four is sufficient when the system 35 operates in a low noise environment.

17 731 0717,731 07

Kuvat 7 ja 9 - 13 esittävät digitaalisen signaaliprosessorin yksinkertaistettuja versioita, jotka suorittavat saman toiminnon kuin aikaisemmin kuvattu prosessori, mutta ne ovat merkitsevästi pienempiä, halvempia ja yksin-5 kertaisempia. Viitaten kuvaan 5 ja liittyen kuvaan 6 tar kasteltava yksinkertaistettu digitaalinen prosessori korvaa siirtorekisterin 70 ja loogisen ohjauspiirin 76. UP/DOWN-laskuri 77, digitaali-analogiamuunnin 78 ja jänniteseuraa-ja 79, josta esijännitteen ohjausjännite V saadaan, pysy-Figures 7 and 9 to 13 show simplified versions of a digital signal processor that perform the same function as the previously described processor, but are significantly smaller, less expensive, and simpler. Referring to Fig. 5 and in conjunction with Fig. 6, the simplified digital processor to be considered replaces the shift register 70 and the logic control circuit 76. The UP / DOWN counter 77, the digital-to-analog converter 78, and the voltage follower 79 from which the bias control voltage V is obtained remain.

OO

10 vät muuttumattomina yksinkertaistettua digitaalista prosessoria käyttävässä järjestelmässä. Seuraavassa tarkastelussa käytetään laskurin 77, digitaali-analogiamuunti-men 78 ja jänniteseuraajän 79 yhdistelmästä nimitystä "esijännitteen säätöjännitegeneraattori".10 unchanged in a system using a simplified digital processor. In the following discussion, the combination of counter 77, digital-to-analog converter 78, and voltage follower 79 is referred to as a "bias control voltage generator."

15 Viitaten kuvaan 7, yksinkertaistettu digitaalinen signaaliprosessori sisältää pulssijonoanalysaattorin 95, joka on herkkä sisäänmenosignaaleille CP' (kuten edellä kuvailtiin). Pulssijonoanalysaattori toimii ajoitussignaa-lien FF ja GATE vaikutuksesta tuottaen ulostuloonsa ohjaus-20 signaalit UP ja TRIGGER. TRIGGER-signaali syötetään sisäänmenona estopulssigeneraattorille 96 INHIBIT-ulostulo-signaalin tuottamiseksi. INHIBIT- ja UP-signaaleja käytetään UP/DOWN-laskurin (so. laskurin 77 kuvissa 5 ja 6) ohjaussisäänmenoina ja palvelelmaan samaa tarkoitusta kuin 25 UP- ja INHIBIT-signaalit, jotka kuvailtiin aikaisemmin kuvan 5 järjestelyn yhteydessä. Pulssigeneraattori 98 kuvan 7 järjestelmässä tuottaa myös signaalit LBK, C, GP ja CLP, jotka aikaisemmin käsiteltiin, ja se tuottaa lisäksi ajoitussignaalit GATE ja FF. Signaali FF vastaa suoraan 30 ajoitussignaalia SR, joka kuvailtiin kuvan 5 järjestelmän yhteydessä ja sitä käytetään piirin 95 flip-flop-piirin toiminnan ajoitukseen.Referring to Figure 7, the simplified digital signal processor includes a pulse train analyzer 95 sensitive to input signals CP '(as described above). The pulse train analyzer operates under the influence of the timing signals FF and GATE, producing control-20 signals UP and TRIGGER at its output. The TRIGGER signal is input to the inhibit pulse generator 96 to produce an INHIBIT output signal. The INHIBIT and UP signals are used as control inputs for the UP / DOWN counter (i.e., counter 77 in Figures 5 and 6) and for the same purpose as the UP and INHIBIT signals previously described in connection with the arrangement of Figure 5. The pulse generator 98 in the system of Fig. 7 also produces the signals LBK, C, GP and CLP, which were previously processed, and it also produces the timing signals GATE and FF. The signal FF directly corresponds to the timing signal SR described in connection with the system of Figure 5 and is used to schedule the operation of the flip-flop circuit of the circuit 95.

Signaalien CP', FF ja GATE suhteellinen ajoitus on esitetty aaltomuodoilla a, b ja c kuvassa 8. Signaali 35 CP' on pulssi, jolla on joko looginen taso "1", kuten on is 7 310 7 esitetty, tai looginen taso "O", ja se ilmenee katodipulssi-jakson aikana. Signaalin FF nouseva positiivinen reuna sattuu katodipulssijakson aikana tarkoituksena siirtää signaalin CP' edustama looginen taso pulssijonoanalysaat-5 torin 95 muistipiireihin kuten tullaan kuvailemaan. GATE- pulssi, jota ei tarvita kaikissa alla kuvatuissa piiri-toteutuksissa, satuu katodipulssijakson lopussa tai vähän sen jälkeen.The relative timing of the signals CP ', FF and GATE is shown in waveforms a, b and c in Figure 8. The signal 35 CP' is a pulse having either a logic level "1", as shown in Fig. 7 310 7, or a logic level "O". , and occurs during the cathode pulse period. The rising positive edge of the signal FF occurs during the cathode pulse period for the purpose of transferring the logical level represented by the signal CP 'to the memory circuits of the pulse train analyzer-5 as described. A GATE pulse that is not required in all of the circuit implementations described below occurs at or shortly after the cathode pulse period.

Kuvat 9, 10 ja 11 esittävät kolmea piiriä, joita 10 voidaan käyttää pulssijonoanalysaattorina 95. Jokainen näistä piireistä toimii tuottaen positiivisen TRIGGER-pulssin vain, kun signaalilla CP’ on positiivinen loogista "l":tä vastaava taso kahden peräkkäisen katodipulssijakson aikana. Siten TRIGGER-pulssin ilmaantuminen osoittaa 15 jompaa kumpaa kahdesta tilanteesta. Ensiksi, se osoittaa, että signaalin CP1 taso vastaa loogista "l":tä senhetkisen tarkkailujakson aikana (so. katodin ulostulon pulssitaso ylittää vertailijan kytkemisrajatason), mutta että signaalin CP' taso vastasi loogista "O":aa edellfeen tarkkailujakson 20 aikana. Toiseksi, se osoittaa, että signaalin CP' taso vastaa loogista "0":aa senhetkisen tarkkailujakson aikana (so. katodin ulostulon pulssitaso oli alle vertailijan kytkemisrajatason), mutta että signaalin CP' taso vastasi loogista "l":tä edellisen tarkkailujakson aikana. Nämä 25 kaksi tilannetta osoittavat, että kuvaputken katodin esi- jännite on todennäköisesti oikea. Liipaisupulsseja ei synny, kun signaalin CP' taso vastaa toistuvasti loogista "l":tä tai loogista "0":aa peräkkäisinä mittausjaksoina, mikä vastaa väärän katodin esijännitteen tilannetta. Tässä 30 tapauksessa UP/DOWN-laskuri saatetaan toimimaan ja esijän- nitteen korjaustoiminto tapahtuu kuten aikaisemmin tarkasteltiin, kunnes oikea esijännite saavutetaan. Tällöin synnytetään TRIGGER-pulssi yhdessä laskurin estosignaalin (INHIBIT) kanssa ja korjaustoiminto pysähtyy. Siten yksin-35 kertaistelulla signaaliprosessorilla päätös kuvaputken 19 731 07 katodin esijännitteen korjaamisesta tehdään kahden katodi-pulssin (CP1) näytteen perusteella. Voidaan kuitenkin myös käyttää näytemäärää, joka on kakkosta suurempi kokonaisluku .Figures 9, 10 and 11 show three circuits 10 that can be used as a pulse train analyzer 95. Each of these circuits operates to produce a positive TRIGGER pulse only when the signal CP 'has a positive level corresponding to logic "1" during two consecutive cathode pulse periods. Thus, the appearance of a TRIGGER pulse indicates 15 in either of the two situations. First, it indicates that the level of signal CP1 corresponds to logic "1" during the current observation period (i.e., the cathode output pulse level exceeds the comparator switching threshold level), but that the level of signal CP 'corresponded to logic "0" above during observation period 20. Second, it indicates that the level of signal CP 'corresponds to a logic "0" during the current observation period (i.e., the cathode output pulse level was below the comparator switching threshold level), but that the level of signal CP' corresponded to logic "1" during the previous observation period. These two situations indicate that the cathode bias voltage of the picture tube is probably correct. No trigger pulses are generated when the level of the signal CP 'repeatedly corresponds to logic "1" or logic "0" in successive measurement periods, which corresponds to the situation of the wrong cathode bias voltage. In this case 30, the UP / DOWN counter is made to operate and the bias correction function takes place as previously considered until the correct bias voltage is reached. In this case, a TRIGGER pulse is generated together with the counter inhibit signal (INHIBIT) and the correction function stops. Thus, with a single-35 multiplication signal processor, the decision to correct the cathode bias voltage of the picture tube 19 731 07 is made on the basis of a sample of two cathode pulses (CP1). However, a sample size greater than an integer greater than two may also be used.

5 Jokainen kuvien 9-11 pulssijonoanalysaattoreista sisältää D-tyyppisen sisäänmeno-flip-flopin, joka ajoitetaan sisäänmenoista CK signaalilla FF katodipulssijakson aikana. Signaali CP' syötetään sisäänmenoon D. Flip-Flopin "Q"-ulostulo on loogista "l":tä tai "O":aa vastaavassa tasossa, 10 kun signaalin CP' taso vastaa loogista "l":tä tai loogista "0":aa samassa järjestyksessä, samaan aikaan, kun signaalin FF positiivinen nouseva reuna ilmenee.5 Each of the pulse train analyzers of Figures 9-11 includes a D-type input flip-flop that is timed from the inputs by the CK signal FF during the cathode pulse period. The signal CP 'is applied to input D. The "Q" output of the flip-flop is in a level corresponding to logic "1" or "0", while the level of signal CP' corresponds to logic "1" or logic "0": aa in the same order, at the same time as the positive rising edge of the signal FF occurs.

Kuvan 9 piiri sisältää D-tyypin flip-flopien 100 ja 102 muodostaman kaksibittisen siirtorekisterin, EXCLUSIVE-15 OR-portin 104 ja ulostulon AND-portin 106. Portin 104 ulostulo on loogisen "l":n tasossa vain, kun flip-flopien 100 ja 102 loogiset tilat eivät ole samat. Tämä tapahtuu vain, kun signaali CP' on loogista "l":tä vastaavassa tasossa vain toisena perättäisistä katodipulssijaksoista.The circuit of Figure 9 includes a two-bit shift register formed by D-type flip-flops 100 and 102, an EXCLUSIVE-15 OR gate 104, and an output AND gate 106. The output of gate 104 is in the logic "1" plane only when flip-flops 100 and 102 logical states are not the same. This occurs only when the signal CP 'is in the plane corresponding to the logical "1" only as one of the successive cathode pulse periods.

20 Positiivinen TRIGGER-pulssiulostulo saadaan aikaan, kun tämä portin 104 ulostulo kytketään AND-portin 106 läpi positiivisen pulssisignaalin GATE toimiessa porttipulssina. Ulostulon TRIGGER-pulssin leveys vastaa GATE-signaalin leveyttä. GATE-pulssi toimii tiedon siirtäjänä portin 104 25 ulostulosta portin 106 ulostuloon katodipulssin tarkkailu- jakson päättymisen jälkeen. Tällöin ilmenee AND-portin 106 ulostulossa signaalin positiiviseksi muuttuva reuna, kun portin 104 ulostulotaso vastaa loogista "l":tä ja, kun GATE-signaali on muodostettu, jolloin Hipaistaan estogeneraat-30 tori 96. Laskurin UP-ohjaussignaali voidaan johtaa kumman tahansa flip-flopin 1Q0 tai 102 Q-ulostulosta. UP-signaali on "l"-tasossa, kun signaali CP' on "0"-tasossa kahden peräkkäisen katodipulssijakson aikana, mikä osoittaa, että pulssit CP' olivat silloin poissa, jolloin laskuri laskee 35 ylöspäin matalan katodivirran tilan korjaamiseksi. Päinvas taisessa tapauksessa UP-signaali "0"-tasossa, kun signaali 20 7 3 1 07 CP' on "l"-tasossa kahden peräkkäisen katodipulssijakson aikana, mikä osoittaa pulssien CP' läsnäoloa, jolloin laskuri laskee alaspäin korjatakseen korkean katodivirran tilan.A positive TRIGGER pulse output is obtained when this output of gate 104 is connected through AND gate 106 with the positive pulse signal GATE acting as a gate pulse. The width of the output TRIGGER pulse corresponds to the width of the GATE signal. The GATE pulse acts as a data transmitter from the output of port 104 to the output of port 106 after the end of the cathode pulse monitoring period. In this case, a positive edge of the signal appears at the output of the AND gate 106 when the output level of the gate 104 corresponds to a logic "1" and when the GATE signal is generated, so that the blocking generator 96 is triggered. The UP control signal of the counter can be derived from either flip from the 1Q0 or 102 Q output of the flop. The UP signal is in the "1" level when the signal CP 'is in the "0" level during two consecutive cathode pulse cycles, indicating that the pulses CP' were absent when the counter counts up to correct the low cathode current state. Conversely, the UP signal is in the "0" plane when the signal 20 7 3 1 07 CP 'is in the "1" plane during two consecutive cathode pulse cycles, indicating the presence of pulses CP', with the counter counting down to correct the high cathode current status.

Kuvassa 10, aina kun flip-flopin 110 vastakkaiset 5 ulostulot Q ja Q vaihtavat loogista tilaa sisäänmenosignaa- lin CP' loogisen tilan muutoksen seurauksena, ilmenee jommas-sa kummassa ulostulossa Q tai Q positiiviseksi muuttuva reuna. Nämä ulostulot on kytketty vastaaviin RC-differen-tiointipiireihin 112a ja 112b, joita seuraa tasasuuntaus-10 diodit 114a ja 114b, joiden tarkoitus on estää differentoin- nin aiheuttamat negatiiviset pulssit, jotka syntyvät ulostulojen Q ja Q negatiiviseksi muuttuvien reunojen vaikutuksesta. Siten vain differentoinnin tuottamat positiiviset pulssit pääsevät OR-portin 118 sisäänmenoihin, joka portti 15 tuottaa ulostuloon positiivisen TRIGGER-pulssin jokaisella flip-flopin ulostulojen Q ja Q tilan muutoksella. Laskurin UP-ohjaussignaali johdetaan flip-flopin Q-ulostulosta. Kummankin differentiointipiirin 112a ja 112b RC-aikavakio valitaan siten, että tuotetaan positiivinen pulssi, jonka 20 kesto on riittävä (esim. mikrosekunnin luokkaa) Hipai semaan estopulssigeneraattori 96.In Fig. 10, whenever the opposite outputs Q and Q of the flip-flop 110 change the logic state as a result of a change in the logic state of the input signal CP ', a positive edge occurs at one of the two outputs Q or Q. These outputs are connected to respective RC differentiation circuits 112a and 112b, followed by rectifier diodes 114a and 114b, which are intended to prevent the differentiation-induced negative pulses caused by the negative edges of the outputs Q and Q. Thus, only the positive pulses produced by the differentiation enter the inputs of OR gate 118, which port 15 outputs a positive TRIGGER pulse with each change in the state of the outputs Q and Q of the flip-flop. The counter UP control signal is derived from the Q output of the flip-flop. The RC time constant of each of the differentiation circuits 112a and 112b is selected so as to produce a positive pulse of sufficient duration (e.g., on the order of microseconds) to tap the blocking pulse generator 96.

Kuva 11 esittää kuvassa 10 esitetyn piirin vaihtoehtoisen muodon. Kuten kuvan 14 tapauksessa, sisältää kuvan 15 piiri D-tyypin sisäänmenoflip-flopin 120 ja ulostulon 25 OR-portin UP- ja TRIGGER-signaalien tuottamiseksi. Flip- flopin 102 Q-ja Q-ulostulojen ja OR-portin 128 sisäänmeno jen välille on kytketty piiri, joka käsittää ei-kään-täviksi porteiksi kytketyt AND-portit 122 ja 123, jotka toimivat viive-elementteinä, ja AND-portit 124 ja 125. Tämä 30 piiri toimii samalla tavoin kuin vastaava kuvassa 10, mutta se tuottaa lyhyempiä TRIGGERr-pulsseja kuin kuvan 10 piirin tuottamat.Figure 11 shows an alternative form of the circuit shown in Figure 10. As in the case of Figure 14, the circuit of Figure 15 includes a D-type input flip-flop 120 and an output 25 OR port for generating UP and TRIGGER signals. A circuit is connected between the Q and Q outputs of the flip-flop 102 and the inputs of the OR gate 128, comprising AND gates 122 and 123 connected as non-reversible gates, which act as delay elements, and AND gates 124 and 125. This circuit 30 operates in the same manner as the corresponding one in Figure 10, but produces shorter TRIGGERr pulses than those produced by the circuit of Figure 10.

Esijännitteen säätöjännitegeneraattorin toiminta tulisi estää ajaksi, johon sisältyy määrätty määrä (so. kah-35 deksan tai kuusitoista) pystykentän pyyhkäisyjaksoja, joina 2i 7 310 7 TRIGGER-pulssi synnytetään, koska TRIGGER-pulssin läsnäolo voi osoittaa, että kuvaputken katodin esijännite on oikea. Tämän suorittaa estopulssigeneraattorin 96 INHIBIT-pulssi-ulostulo TRIGGER-pulssin vaikutuksesta. INHIBIT-pulssin 5 kesto on suurempi kuin TRIGGER-pulssin kesto ja vastaa annettua määrää jaksoja, joiden aikana esijännitteen ohjausgeneraattorin toiminta tulee estää.The bias voltage regulator should be disabled for a period of time that includes a specified number (i.e., two to 35 hexes or sixteen) of vertical field sweep cycles during which a 2i 7 310 7 TRIGGER pulse is generated because the presence of a TRIGGER pulse may indicate that the CRT cathode bias voltage is correct. This is done by the blocking pulse generator 96 INHIBIT pulse output under the influence of the TRIGGER pulse. The duration of the INHIBIT pulse 5 is greater than the duration of the TRIGGER pulse and corresponds to the given number of cycles during which the bias voltage control generator should be disabled.

Kun esijännite on oikea, tapahtuvat signaalin CP' loogisen tason muutokset satunnaisesti ja jatkuvasti. Täl-10 löin estopulssigeneraattoria liipaistaan jatkuvasti ja siten synnytetään jatkuva INHIBIT-signaali, joka estää esi-jännitteen säätöjännitegeneraattorin toiminnan. Oletetaan toisaalta, että katodin esijännite on väärä ja, että esi-jännitteen säätöjännitegeneraattori toimii tämän tilanteen 15 korjaamiseksi. Jos sattumalta syntyy kohinan aiheuttama väärä TRIGGER-pulssi ennen kuin oikea katodin esijännite saavutetaan, estetään esijännitegeneraattorin toiminta annetun pystyjaksomäärän ajaksi, mutta se jatkaa oikeaa toimintaa heti sen jälkeen.When the bias voltage is correct, changes in the logic level of the signal CP 'occur randomly and continuously. In this case, the blocking pulse generator is continuously triggered and thus a continuous INHIBIT signal is generated, which prevents the operation of the bias voltage control voltage generator. On the other hand, it is assumed that the cathode bias voltage is incorrect and that the bias voltage control voltage generator operates to correct this situation. If a false TRIGGER pulse is accidentally generated before the correct cathode bias voltage is reached, the bias generator will be disabled for the specified number of vertical cycles, but will continue to operate correctly immediately thereafter.

20 Kuvat 12 ja 13 esittävätä estopulssigeneraattorin 96 kahta versiota. Kuvassa 12 estogeneraattori sisältää monostabiilin ("kerran laukeavan") multivibraattorin 130 ja siihen liittyvän aikavakion määräävän RC-piirin 135.20 Figures 12 and 13 show two versions of the blocking pulse generator 96. In Figure 12, the block generator includes a monostable ("once triggered") multivibrator 130 and an associated time constant determining RC circuit 135.

Tässä esimerkissä piirin 135 aikavakion määräävien RC-osien 25 arvot valitaan siten, että saadaan aikaan laskurin estopuls- sin leveys, joka vastaa kuuttatoista pystykenttäjaksoa.In this example, the values of the RC components 25 determining the time constant of the circuit 135 are selected so as to provide a counter blocking pulse width corresponding to sixteen vertical field periods.

Kuvan 13 järjestely käyttää aseteltavaa laskuria 140, joka ei tarvitse RC-ajoituspiiriä. Jokainen sisäänmenon TRIGGER-pulssi asettaa laskurin 140 tilaan, joka on ohjel-30 moitu JAM-sisäänmenojen esijännitteillä. Tässä tapauksessa JAM-sisäänmenojen esijännitteet ovat maapotentiaalissa, jolloin laskuri on ohjelmoitu tuottamaan lukeman nolla (so. 0000 ulostuloissa Q-^rstä Q^rään), kun TRIGGER-pulssi syötetään asettelusisäänmenoon. Tällöin ulostulo vastaa 35 loogista "O":aa ja invertterin 142 INHIBIT-ulostulo vastaa 22 731 07 loogista "l":tä, joka saattaa laskurin estotilaan. Laskuri kasvaa tällöin kellosignaalin C pystykenttänopeudella. ulostulo on "0"-tasossa ja invertterin 142 ulostulo jää positiiviseksi vastaten loogisen "1":n tasoa, kunnes 5 kahdeksas laskurin kellopulssi saapuu, jolloin invertterin 142 INHIBIT-ulostulo muuttuu "0"-tasoon ja samalla esi jännitteen säätöjännitegeneraattorin toiminta estyy.The arrangement of Figure 13 uses an adjustable counter 140 that does not require an RC timing circuit. Each TRIGGER pulse of the input sets the counter 140 to a state programmed with the bias voltages of the JAM inputs. In this case, the bias voltages at the JAM inputs are at ground potential, with the counter programmed to produce a reading of zero (i.e., 0000 at the outputs Q- ^ to Q ^) when the TRIGGER pulse is applied to the setup input. In this case, the output corresponds to a logic "0" of 35 and the INHIBIT output of the inverter 142 corresponds to a logic "1" of 22,731 07, which puts the counter in the inhibit state. The counter then increments at the vertical field rate of the clock signal C. the output is in the "0" level and the output of the inverter 142 remains positive corresponding to the level of the logic "1" until the eighth clock pulse of the counter arrives, whereby the INHIBIT output of the inverter 142 changes to the "0" level and the pre-voltage control voltage generator is inhibited.

Esitetyn järjestelmän suunnittelu vaatii katodin mustan tason virran tunnustelutoimintoon liittyvän "herk-10 kyysraja"-parametrin ja katodin esijännitteen korjausjän- nitteen synnytystoimintoon liittyvän "jännitteensäätöaskel"-parametrin ottamista huomioon.The design of the disclosed system requires consideration of the "sensitivity limit" parameter associated with the cathode black level current sensing function and the "voltage control step" parameter associated with the cathode bias correction voltage generation function.

Seuraavaa tarkastelua varten "säätöaskel" määritellään katodijännitteen lisäyksenä , jonka aiheuttaa esi-15 jännitteen ohjausjännitteen V (yhden askelen) lisäys vas-For the purpose of this discussion, a "control step" is defined as the increase in cathode voltage caused by an increase in the control voltage V (one step) of the pre-15 voltage

DD

teenä up/down-laskurin yhden askelen lisäykselle tai vähenemiselle. Annetuissa esimerkeissä säätöaskel on 625 milli-volttia (so. 40 voltin katodijännitteen säätöalue jaettuna 64:llä laskurin tilalla).to increase or decrease the up / down counter by one step. In the examples given, the adjustment step is 625 milli-volts (i.e., a 40-volt cathode voltage adjustment range divided by 64 counter modes).

20 "Herkkyysraja" määritellään pienimpänä katodijännit teen muutoksena (so. saadun katodipulssin CP amplitudimuutok-sena), johon järjestelmä pystyy reagoimaan, ja siihen vaikuttaa katodin ulostulopulssiin liittyvä kohina-alue. Jos katodipulssin amplitudi on vertailijän 65 (kuva 4) kytkentä-25 rajatason läheisyydessä ja tarpeeksi lähellä sitä, mikä tarkoittaa, että katodin esijännite on oikea tai lähes oikea, on kytkentätaso johdetun katodipulssin kohina-alueen sisällä ja vertailijän ulostulosignaali CP' koostuu satunnaisesta jonosta vastakkaisia loogisia tasoja. Esijännit-30 teen korjaustoiminto pysähtyy, kun tämä tila tunnistetaan.The "sensitivity limit" is defined as the smallest change in cathode voltage (i.e., the change in CP amplitude of the resulting cathode pulse) to which the system is able to respond and is affected by the noise range associated with the cathode output pulse. If the cathode pulse amplitude is close to and close enough to the switching-25 limit of comparator 65 (Fig. 4), which means that the cathode bias is correct or nearly correct, the switching level is within the noise range of the derived cathode pulse and the comparator output signal CP 'consists of a random sequence of opposite logic. levels. The bias-30 tea correction function stops when this condition is detected.

"Herkkyysraja" määritellään tarkemmin katodijännitteen muutoksena, joka aiheuttaa johdetun katodipulssin amplitudiin muutoksen, joka on yhtä suuri kuin kohina-alueen levyes (suuruus). Kuvan 14 aaltomuodot ovat valaisevia tässä 35 suhteessa.The "sensitivity limit" is further defined as the change in cathode voltage that causes a change in the amplitude of the derived cathode pulse equal to the plate width (magnitude) of the noise range. The waveforms in Figure 14 are illustrative in this respect.

23 7 310 723 7 310 7

Kuva 14 esittää kolmeen katodin mustan tason virran-johtavuustilaan liittyvän katodipulssin CP aaltomuotoja a, b ja c. Katodipulssin aaltomuoto b vastaa tilannetta, jossa katodivirta on oikea. Tässä tapauksessa katodipuls-5 siin liittyvä kohina-alue ympäröi vertailijan kytkentäraja- tasoa siten, että kohinavaikutus saa yksittäisten katodi-pulssien amplitudit ylittämään tai alittamaan kytkentätason synnyttäen siten satunnaisen johon loogista l:tä ja O:aa vastaavia tasoja vertailijan ulostuloon. Katodipulssin 10 CP aaltomuodot a ja c vastaavat tilanteita, joissa katodi- virta on alhainen ja korkea mainitussa järjestyksessä. Aaltomuodon a tapauksessa katodipulssin amplitudi ja siihen liittyvä kohina-alue ovat vertailijan kytkentätason alapuolella, jolloin vertailijan ulostulo koostuu tasaisesta 15 sarjasta loogisia "0"-tasoja ja esijännitteen korjaustoimin to saatetaan käyntiin. Korjaustoiminto saatetaan käyntiin myös aaltomuodon c tapauksessa, jossa katodipulssin amplitudi ja siihen liittyvä kohina-alue ylittävät vertailijan kytkentätason, ja vertailijan ulostulo koostuu tasaisesta 20 sarjasta loogisia "l"-tasoja.Figure 14 shows the waveforms a, b and c of the cathode pulse CP associated with the three cathode black plane current-conductivity states. The cathode pulse waveform b corresponds to a situation where the cathode current is correct. In this case, the noise range associated with the cathode pulse 5 surrounds the switching limit level of the comparator so that the noise effect causes the amplitudes of the individual cathode pulses to exceed or fall below the switching level, thus generating a random level corresponding to logic 1 and 0 at the comparator output. The waveforms a and c of the cathode pulse 10 CP correspond to situations in which the cathode current is low and high, respectively. In the case of waveform a, the amplitude of the cathode pulse and the associated noise range are below the switching level of the comparator, whereby the output of the comparator consists of a series of 15 logical "0" levels and the bias correction function is activated. The correction function is also initiated in the case of waveform c, where the amplitude of the cathode pulse and the associated noise range exceed the switching level of the comparator, and the output of the comparator consists of a uniform set of 20 logical "l" levels.

Käytännön televisiovastaanotinjärjestelmässä voi kuvaputken katodijännite muuttua useista syistä, kuten lämpö-vaikutuksen aiheuttamasta video-ohjaimen DC-ulostulojännitteen ajelehtimisesta. Tämä vuorostaan saa katodin mustan 25 tason virran ja johdetun katodipulssin amplitudin muuttu maan. Tämän tilanteen korjaamiseksi täytyy katodipulssin amplitudiin liittyvä kohina-alue siirtää kokonaan vertailijan kytkentätason ylä- tai alapuolelle, jotta esijännitteen korjauspiirin toiminta mahdollistettaisiin.In a practical television receiver system, the cathode voltage of the picture tube can change for a number of reasons, such as heat-induced drift of the DC output voltage of the video controller. This in turn causes the cathode black level 25 current and the amplitude of the conducted cathode pulse to change ground. To correct this situation, the noise range associated with the amplitude of the cathode pulse must be shifted completely above or below the switching level of the comparator to enable the operation of the bias correction circuit.

30 Joissakin tapauksissa voi olla toivottavaa suunni tella järjestelmä niin, että säätöaskel on 500:n tai 625 millivoltin luokkaa (esim. esi jännitteen korjaustoiminnon nopeuttamiseksi). Kuitenkin, jos säätöaskel on riittävän suuri herkkyysrajaan verrattuna, voi järjestelmä ruveta 35 ei toivotusti "heilahtelemaan", jolloin katodijännite alkaa 24 73107 vaihdella jatkuvasti yhden säätöaskelen halutun oikean tason ylä- ja alapuolella. Seuraava esimerkki kuvaa tätä "heilah-telutilannetta".30 In some cases, it may be desirable to design the system with an adjustment step of the order of 500 or 625 millivolts (eg to speed up the pre-voltage correction function). However, if the control step is large enough relative to the sensitivity limit, the system may undesirably "fluctuate", causing the cathode voltage to begin to fluctuate continuously above and below the desired correct level of one control step. The following example illustrates this "swing situation".

Oletetaan, että säätöaskel (katodin jännitemuutok-5 sen lisäys) on enemmän kuin hieman suurempi kuin herkkyys- raja (katodijännitteen muutos, joka saa aikaan kohina-alueen levyisen katodipulssin amplitudimuutoksen). Tämän mukaisesti yksi säätöaskel aiheuttaa katodipulssin amplitudi-muutoksen, jonka suuruus on enemmän kuin hieman yli kohina-10 alueen suuruuden. Oletetaan myös, että katodivirta ja siten myös johtuva katodipulssi kasvavat (esim. lämpötilasta johtuvan ajelehtimisen takia) siten, että koko katodipulssin kohina-alue ylittää hieman vertailijan kytkentätason.Assume that the adjustment step (increase in cathode voltage change) is more than slightly greater than the sensitivity limit (change in cathode voltage that causes a change in the amplitude of the cathode pulse in the noise range). Accordingly, one adjustment step causes a cathode pulse amplitude change that is greater than slightly larger than the noise-10 range. It is also assumed that the cathode current and thus also the resulting cathode pulse increase (e.g. due to drift due to temperature) so that the total noise range of the cathode pulse slightly exceeds the switching level of the comparator.

Esijännitteen säätöjännitegeneraattori kehittää tällöin 15 säätöaskelen (kasvavan muutoksen katodi jännitteessä) , jonka suunta vastustaa katodivirran kasvua. Kuitenkin, koska säätöaskel on enemmän kuin hieman suurempi kuin herkkyysraja, pyrkii säätöaskel pienentämään katodipulssin amplitudia siten, että koko katodipulssin kohina-alue on 20 nyt vertailijan kytkentätason alapuolella. Yllä olevan kanssa yhdenmukaisesti, kun "heilahtelutapahtuma" jatkuu, toimii seuraava synnytetty säätöaskel katodipulssin amplitudin kasvattajana siten, että koko katodipulssin kohina-alue on taas kytkentätason yläpuolella.The bias voltage control voltage generator then generates 15 control steps (increasing change in cathode voltage), the direction of which resists the increase in cathode current. However, since the control step is more than slightly larger than the sensitivity limit, the control step tends to reduce the amplitude of the cathode pulse so that the entire noise range of the cathode pulse is now below the switching level of the comparator. Consistent with the above, as the "oscillation event" continues, the next generated adjustment step acts to increase the amplitude of the cathode pulse so that the entire noise range of the cathode pulse is again above the switching level.

25 Kuvattua "heilahteluilmiötä" ja keinoja, joilla se estetään, tarkastellaan nyt viitaten kuvien 15, 16 ja 17 pulssimuotoisiin aaltomuotoihin. Jokainen näistä kuvista kuvaa seitsemää pulssiryhmää. Seuraavaa selitystä varten jokainen ryhmä sisältää nimellisesti neljä pulssia, jotka 30 vastaavat synnytettyjä katodipulsseja, jotka johdetaan kuvan 4 sulkavahvistimen 50 sisäänmenoon. Jokaisen pulssin välinen aika annetussa ryhmässä vastaa pystykenttäjaksoa. Jokainen neljän pulssin ryhmä (ryhmästä 1 ryhmään 7) on tyypillinen tietylle katodin esijännitteelle (+150.624 35 voltista +149.688 volttiin 156 millivoltin säätöaskelin).25 The described "oscillation phenomenon" and the means by which it is prevented will now be considered with reference to the pulsed waveforms of Figures 15, 16 and 17. Each of these images depicts seven groups of pulses. For the following description, each group nominally contains four pulses 30 corresponding to the generated cathode pulses which are applied to the input of the closing amplifier 50 of Fig. 4. The time between each pulse in a given group corresponds to a vertical field period. Each group of four pulses (from group 1 to group 7) is typical for a given cathode bias voltage (+150,624 from 35 volts to +149,688 volts in 156 millivolt adjustment steps).

25 731 0725 731 07

Annetulla katodijännitteellä voidaan siihen liittyvien katodipulssien huippuamplitudien odottaa vaihtelevan kohina-alueen NR-rajoissa. Odotettujen kohina-alueen sisällä tapahtuvien amplitudivaihtelujen keskiarvo on esi-5 tetty AVGrllä.At a given cathode voltage, the peak amplitudes of the associated cathode pulses can be expected to vary within the NR range of the noise range. The mean of the expected amplitude variations within the noise range is plotted with AVG.

Kuvassa 15 katodipulssien huippuamplitudit vaihtele-vat ensimmäisen kohina-alueen NR^ sisällä, kuten voi olla piirin ollessa hyvin kohinaisessa ympäristössä. Ryhmän 1 pulssit vastaavat korkean katodi jännitteen tilannetta, jol-10 loin vertailijan ulostulossa on tasainen sarja loogisia O-tasoja (0000) , koska tämän ryhmän pulssien kohina-alue NR^ on vertailijan kytkentätason alapuolella. Vastakkaisesti ryhmän 7 pulssit vastaavat alhaisen katodijännitteen tilannetta, jolloin vertailijan ulostulossa on tasainen 15 jono loogisia 1-tasoja (1111) , koska tämän ryhmän pulssien kohina-alue on täysin rajatason yläpuolella. Jos jompikumpi näistä tilanteista jatkuu määrätyn määrän pystykentän tarkkailujaksoja (esim. kuusitoista), saatetaan esijännit-teen säätöjännitegeneraattori toimimaan ja se kasvattaa 20 tai pienentää katodijännitettä 156 millivoltin säätöaskelin kunnes oikea katodin esijännite saavutetaan. Tässä esimerkissä järjestelmä stabiloituu +150.156 voltin tai +150.00 voltin oikeaan esijännitteeseen (esim. saaden aikaan katodin mustan tason virran, joka on kahden mikroampeerin 25 luokkaa), jolloin tähän liittyvien ryhmien 4 ja 5 pulssien huippuamplitudit ovat kohina-alueella NR^ siten, että vertailijan ulostulossa on jono loogisia 1- ja O-tasoja, mikä estää korjaustoiminnon. Tässä esimerkissä säätöaskelen suuruudet ja kohina-alue ovat sellaiset, että "heiluntaa" ei 30 synny. Tässä tapauksessa myös kumpaa tahansa pulssiryhmiin 4 tai 5 liittyvää katodijännitettä pidetään hyväksyttävänä, vaikka suurempi tarkkuus voidaan saavuttaa tarvittaessa käyttämällä pienempää säätöaskelta.In Figure 15, the peak amplitudes of the cathode pulses vary within the first noise region NR 1, as may be the case with the circuit in a very noisy environment. The pulses in group 1 correspond to a high cathode voltage situation, where the output of the comparator has a uniform series of logic O-levels (0000), because the noise range NR1 of the pulses in this group is below the switching level of the comparator. In contrast, the pulses in group 7 correspond to a low cathode voltage situation, where the output of the comparator has a flat sequence of logic 1-levels (1111), because the noise range of the pulses in this group is completely above the limit level. If either of these situations continues for a specified number of vertical field monitoring cycles (e.g., sixteen), the bias voltage control voltage generator is operated and increases or decreases the cathode voltage by 156 millivolts in increments until the correct cathode bias voltage is reached. In this example, the system is stabilized at the correct bias voltage of +150.156 volts or +150.00 volts (e.g., providing a cathode black current of the order of 25 microamperes), with the peak amplitudes of the associated groups 4 and 5 pulses in the noise range NR 1 so that the comparator the output has a sequence of logical 1 and O levels, which prevents the correction function. In this example, the magnitudes and noise range of the adjustment step are such that no "oscillation" occurs. In this case, either cathode voltage associated with the pulse groups 4 or 5 is also considered acceptable, although higher accuracy can be achieved, if necessary, by using a smaller adjustment step.

Kuva 16 kuvaa tilannetta, jossa säätöaskelen (156 35 millivolttia kuten kuvassa 15) ja kohina-alueen NR^ suuruu det ovat sellaiset, että "heilunta" syntyy. Tässä tapauksessa keskimääräinen pulssin amplitudi AVG on sama kuin 26 731 0 7 kuvassa 15 samalla katodijännitteellä, mutta kohina-alue NI*2 on pienempi kuin kohina-alue NR^ kuvan 15 esityksessä.Fig. 16 illustrates a situation in which the magnitudes of the adjustment step (156 to 35 millivolts as in Fig. 15) and the noise range NR 1 are such that "oscillation" occurs. In this case, the average pulse amplitude AVG is the same as 26 731 0 7 in Fig. 15 at the same cathode voltage, but the noise range NI * 2 is smaller than the noise range NR 1 in the representation of Fig. 15.

Tässä tapauksessa "heilunta" syntyy, kuten nähdään pulssiryhmien 4 ja 5 perusteella, koska yhden säätöaskelen 5 muutos katodijännitteessä oikean esijännitteen läheisyy dessä säilyttää kohina-alueen NR£ joko täysin rajatason ylä- tai täysin alapuolella. Siten vertaili ja ei synnytä loogisten 1- ja O-tasojen satunnaisjonoa, joka tarvitaan tekemään korjaustapahtuma kykenemättömäksi estämään 10 "heilunta". Sen sijaan vertailijan ulostulo vaihtuu jat kuvasti tai "heilahtelee" tasaisen loogisten O-jonojen sarjan (pulssiryhmä 4) ja loogisten l-tasojen sarjan (pulssiryhmä 5) välillä.In this case, the "oscillation" occurs, as can be seen from the pulse groups 4 and 5, because the change of one control step 5 in the cathode voltage in the vicinity of the correct bias voltage maintains the noise range NR £ either completely above or completely below the limit level. Thus, the random sequence of logical 1 and O levels needed to make the correction event incapable of preventing 10 "oscillations" was compared and not generated. Instead, the output of the comparator alternates continuously or "oscillates" between a steady series of logical O-sequences (pulse group 4) and a series of logic l-levels (pulse group 5).

Yllä todettu "heiluntailmiö" on hyväksyttävä niin 15 kauan kuin säätöaskel on liian pieni aiheuttamaan näkyvää muutosta kuvaputken toistaman kuvan väritasapainossa.The "oscillation phenomenon" found above must be accepted as long as the adjustment step is too small to cause a visible change in the color balance of the image reproduced by the picture tube.

Tämä on tavallisesti tilanne, kun säätöaskel on 156 milli-voltin luokkaa. 500:n tai 625 millivoltin säätöaskelen kuitenkin uskotaan aiheuttavan ei haluttua näkyvää muutosta 20 väritasapainossa.This is usually the case when the adjustment step is in the order of 156 milli-volts. However, an adjustment step of 500 or 625 millivolts is believed to cause an unwanted visible change in color balance.

Kuvattu ei toivottu "heilumistapahtuma" voidaan poistaa tai sitä voidaan pienentää siedettävään minimiin käyttämällä hilaohjaussignaalin GP muokattua muotoa, mitä nyt tullaan tarkastelemaan.The described undesired "oscillation event" can be eliminated or reduced to a tolerable minimum by using a modified form of the gate control signal GP, which will now be considered.

25 Yksi versio muokatusta hilaohjaussignaalista GP2 on esitetty aaltomuodossa d kuvassa 19. Signaalin GP2 koostuu kaksitasoisesta hilaohjaussignaalista, jossa positiiviset pulssit ilmenevät pystykenttänopeudella. Vierekkäisillä pulsseilla on keskenään erilaiset amplitudi-30 tason poikkeamat 1 ja 2 mainitussa järjestyksessä. Jokai nen vierekkäisten pulssien pari uusiutuu nopeudella, joka on puolet pystykenttänopeudesta. Amplituditasojen 1 ja 2 välinen ero on kiinteä ja se on määrätty annetun järjestelmän säätöaskelen suuruuden ja kohina-alueen suuruuden suh-35 teen funktiona.25 One version of the modified gate control signal GP2 is shown in waveform d in Fig. 19. The signal GP2 consists of a two-level gate control signal in which positive pulses occur at a vertical field rate. Adjacent pulses have different amplitude-30 level deviations 1 and 2, respectively. Each pair of adjacent pulses repeats at a rate equal to half the vertical field rate. The difference between amplitude levels 1 and 2 is fixed and is determined as a function of the ratio of the magnitude of the control step of a given system to the magnitude of the noise range.

73107 2773107 27

Kuten kuvien 15 ja 16 kuvauksista nähdään, tapahtuu "heilunta", kun kohina-alueen suuruus on pieni säätöaskelen suuruuteen verrattuna (mikä aiheuttaa vastaavan muutoksen katodijännitteessä ja katodipulssin amplitudissa). Tällai-5 sissa olosuhteissa "heilunta" voidaan estää mitoittamalla signaalin GP2 amplitudipoikkeama niin, että amplituditasojen 1 ja 2 välinen ero pyrkii tehokkaasti kasvattamaan kohina-aluetta. Tämä tulos voidaan nähdä kuvan 17 esityksestä.As can be seen from the descriptions of Figures 15 and 16, "oscillation" occurs when the magnitude of the noise range is small compared to the magnitude of the control step (causing a corresponding change in cathode voltage and cathode pulse amplitude). Under such conditions, "oscillation" can be prevented by dimensioning the amplitude deviation of the signal GP2 so that the difference between the amplitude levels 1 and 2 tends to effectively increase the noise range. This result can be seen from the representation in Figure 17.

Kuva 17 kuvaa katodipulssivastetta, jossa "tehollinen" 10 kohina-alue NR^ liittyy katodipulssien huippuamplitudeihin.Figure 17 illustrates a cathode pulse response in which the "effective" noise region NR 1 is related to the peak amplitudes of the cathode pulses.

On huomattava, että kuvan 17 vaste on järjestelmälle, jossa todellinen järjestelmän satunnaiskohinalle tunnusomainen kohina-alue on sama kuin kuvan 16 suhteellisen pieni kohina-alue NR2. Tässä tapauksessa käytettävä säätöjänniteaskel 15 on sama kuin kuvissa 15 ja 16.It should be noted that the response of Fig. 17 is for a system in which the actual noise area characteristic of the random noise of the system is the same as the relatively small noise area NR2 of Fig. 16. The control voltage step 15 used in this case is the same as in Figs.

Tässä tapauksessa kohina-alue NR^ vastaa simuloitua kohina-aluetta, joka on suurempi kuin kohina-alue NR2, ja tässä esimerkissä se on käytännössä sama kuin kohina-alue NR^. Simuloitu kohina-alue synnytetään käyttämällä signaa-20 lia GP2/ jolla on vaihtelevat poikkeamatasot 1 ja 2, ja joka puolestaan saa aikaan sellaiset katodipulssit, joissa vierekkäisten katodipulssien amplituditasojen huippupoikkea-mat vaihtelevat. Hilasignaalin GP2 amplitudipoikkeama valitaan siten, että saadaan aikaan viereisten katodipulssi-25 en välillä amplitudiero, joka on riittävä kasvattaakseen tehokkaasti todellista kohina-aluetta. Tällöin simuloitu kohina-alue NR^ sisältää todellisen kohina-alueen komponentin (tässä tapauksessa käytännöllisesti sama kuin NR2) ja simuloidun kohina-alueen komponentin (tässä tapauksessa 30 haluttu tehdä samaksi kuin kohina-alueiden NR^ ja NR2 vä linen ero, jotta kohina-alue NR^ saataisiin tehokkaasti kohina-alueen NR·^ tasolle) . Kuvassa 17 esitetty järjestelmän vaste vastaa siten tehokkaasti kuvassa 15 esitettyä järjestelmän vastetta ja toimii siten, että "heilunta" estetään 35 kuten kuvan 15 yhteydessä todettiin. Toisin sanoen simu loitu kohina-alue NR^ on suurempi kuin kohina-alueella 28 7 3 1 0 7 (AVG) olevan katodipulssin keskimääräinen amplitudi, joka seuraa yhden säätöaskelen muutoksesta.In this case, the noise area NR 1 corresponds to a simulated noise area larger than the noise area NR 2, and in this example it is practically the same as the noise area NR 1. The simulated noise range is generated using a signal GP2 / having varying deviation levels 1 and 2, which in turn produces cathode pulses in which the peak deviations of the amplitude levels of adjacent cathode pulses vary. The amplitude deviation of the gate signal GP2 is selected so as to provide an amplitude difference between adjacent cathode pulses that is sufficient to effectively increase the true noise range. In this case, the simulated noise area NR 1 contains a component of the actual noise area (in this case practically the same as NR 2) and a component of the simulated noise area (in this case it is desired to make the difference between the noise areas NR 1 and NR 2 so that the noise area NR ^ would be effectively brought to the level of the noise range NR · ^). The system response shown in Figure 17 thus effectively corresponds to the system response shown in Figure 15 and operates to prevent "oscillation" 35 as noted in connection with Figure 15. That is, the simulated noise range NR 1 is larger than the average amplitude of the cathode pulse in the noise range 28 7 3 1 0 7 (AVG) resulting from a change of one adjustment step.

Signaalin GP2 synnyttämiseen sopiva piiri on esitetty kuvassa 18 ja se käsittää jännitteenjakajaksi jär-5 jestetyn flip-flopin 150, transistorit 152 ja 153 ja vas tukset ja R2. Pystypyyhkäisyn taajuisen fv pystynopeus-signaalin V taajuus jaetaan flip-flopilla 150, jolloin tuotetaan signaali V, jonka taajuus on puolet pystytaa-juudesta (1/2 fv) ja joka syötetään transistorin 152 kanta-10 sisäänmenoon (katso kuvan 19 aaltomuotoja a ja b). Tran sistorin 153 kantasisäänmeno vastaanottaa signaalin GP (kuvan 19 aaltomuoto c), joka vastaa signaalia GP käänetty-nä kuten kuvan 2 aaltomuodolla c on esitetty. Signaali GP2 (kuvan 19 aaltomuoto d) johdetaan transistorin 153 kollek-15 torilta suojavastuksen 155 kautta. Amplituditason 1 suhde amplituditasoon 2 määrätään vastusten ja R2 arvoilla.A circuit suitable for generating the signal GP2 is shown in Figure 18 and comprises a flip-flop 150 arranged as a voltage divider, transistors 152 and 153 and resistors and R2. The frequency of the vertical sweep frequency fv vertical speed signal V is divided by a flip-flop 150 to produce a signal V having a frequency of half the vertical frequency (1/2 fv) and input to the base-10 input of transistor 152 (see waveforms a and b in Figure 19). . The base input of transistor 153 receives a signal GP (waveform c of Fig. 19) corresponding to the signal GP inverted as shown by waveform c of Fig. 2. The signal GP2 (waveform d in Fig. 19) is conducted from the collector of transistor 153 through a shield resistor 155. The ratio of amplitude level 1 to amplitude level 2 is determined by the values of the resistors and R2.

Kuvan 19 aaltomuodot e ja f kuvaavat muokatun hila-ohjaussignaalin vaihtoehtoisia versioita, joissa jokainen hilapulssi sisältää tasojen 1 ja 2 välisen amplitudieron.Waveforms e and f in Figure 19 illustrate alternative versions of the modified gate control signal in which each gate pulse includes an amplitude difference between levels 1 and 2.

20 Näiden signaalien amplitudit muuttuvat useammin kuin kerran jokaisen katodivirran tarkkailujakson aikana sallien siten järjestelmän synnyttää enemmän informaatiota esijännitteen ohjausta varten jokaisen tarkkailujakson aikana. Tämän tyyppisiä muokattuja hilaohjaussignaaleja käyttävät järjes-25 telmät kykenevät nopeampaan ohjausvasteeseen ja tällaisissa järjestelmissä olisi sisäänmenon digitaalinen siirtorekis-teri ajastettu vastaanottamaan informaatiota aikoina, jolloin hilapulssilla on tasot 1 ja 2.The amplitudes of these signals change more than once during each cathode current monitoring period, thus allowing the system to generate more information for bias voltage control during each monitoring period. Systems using this type of modified gate control signals are capable of a faster control response, and in such systems, the input digital shift register would be timed to receive information at times when the gate pulse has levels 1 and 2.

Kuva 20 kuvaa piiriä, joka sopii signaalien CLP, BLK, 30 C, SR ja FF kehittämiseen sekä myös kaksitasoisen hila- ohjaussignaalin GP2 kehittämiseen sisäänmenon pystynopeus-signaalin vaikutuksesta. Tähän piiriin liittyvien signaalien aaltomuodot on esitetty kuvassa 21. Kuvan 9 piirin tarvitsema GATEpsignaali täytyy synnyttää muulla tavoin, 35 kuten "kerran laukeavalla" monostabiililla multivibraat- torilla, jota Hipaistaan signaalin CLP positiiviseksi muuttuvalla (alku-) reunalla.Fig. 20 illustrates a circuit suitable for generating signals CLP, BLK, 30 C, SR and FF as well as for generating a two-level gate control signal GP2 under the influence of an input vertical speed signal. The waveforms of the signals associated with this circuit are shown in Figure 21. The GATE signal required by the circuit of Figure 9 must be generated in other ways, such as by a "once triggered" monostable multivibrator that is gleamed at the positive (initial) edge of the CLP signal.

29 7310729 73107

Sisimmässään kuvattu kaksitasoinen hilasignaalin tekniikka vastaa menetelmää, jolla tuotetaan annettu amplitudiero johdettuun ulostulon katodipulssiin. Kuvattu "heilahteluilmiö" voidaan kuitenkin estää muilla keinoin.The two-level gate signal technique described at its core corresponds to a method of producing a given amplitude difference for a derived output cathode pulse. However, the described "oscillation phenomenon" can be prevented by other means.

5 Esimerkiksi annetulla kohina-alueella säätöaskelen suuruutta voidaan pienentää niin, että kohina-alueen suuruus kasvaa tehollisesti säätöaskeleeseen verrattuna. Tämä vaihtoehto vaatii, että esijännitteen ohjausjännitegeneraattorissa olevan laskurin bittikokoa kasvatetaan niin, että kehitetään 10 pienempi säätöjännitteen νβ lisäysaskel, ja tästä seuraa pidempi oikean esijännitteen saavuttamisaika. Muina vaihtoehtoina voidaan vertailijan 65 kytkennän rajatasoa ja vahvistimen 50 (kuva 4) vahvistusta vaihdella kahden arvon välillä. Kuitenkin kaksitasoisen hilapulssin tekniikkaa 15 voidaan pitää edullisempana sellaisille järjestelmille, joissa hilasignaali synnytetään katodisignaalin prosessoin-tipiirin ulkopuolella (joka piiri voi koostua integroidusta piiristä) , koska hilasignaalin amplitudiero ja samalla simuloidun kohinan alue voidaan tällöin helposti asettaa 20 täyttämään kyseessä olevalle järjestelmälle siinä olevan satunnaiskohinan tason, loissignaalien, ja katodipulssin johtamiseen käytettävän menetelmän (joka voi vaikuttaa sig-naalikohinasuhteeseen) asettamat vaatimukset.5 For example, in a given noise range, the magnitude of the adjustment step can be reduced so that the magnitude of the noise area effectively increases compared to the adjustment step. This option requires that the bit size of the counter in the bias control voltage generator be increased so that a smaller step of increasing the control voltage νβ is generated, and this results in a longer time to reach the correct bias voltage. Alternatively, the cut-off level of comparator 65 and the gain of amplifier 50 (Figure 4) may be varied between two values. However, the two-level gate pulse technique 15 may be preferred for systems in which the gate signal is generated outside the cathode signal processing circuit (which circuit may consist of an integrated circuit) because the gate signal amplitude difference and simulated noise range can then be easily set to meet the current level. parasitic signals, and the method used to derive the cathode pulse (which may affect the signal-to-noise ratio).

CA- ja CD-tyypin integroituja piirejä (esim. tyypit 25 CA 324 ja CD 4029), jotka on esitetty kuvissa 3, 4, 6, 9 - 13 ja 20, on kaupallisesti saatavissa Solid State Division of RCA Corporation, Somerville, New Jersey'Itä.The CA and CD type integrated circuits (e.g., types 25 CA 324 and CD 4029) shown in Figures 3, 4, 6, 9 to 13, and 20 are commercially available from the Solid State Division of RCA Corporation, Somerville, New Jersey. 'East.

Claims (20)

30 7 3 1 0730 7 3 1 07 1. Laitteisto, jolla automaattisesti säädetään kuvaputken johtaman katodin sammutusvirran taso kuvaa edus- 5 tavan videosignaalin prosessointijärjestelmässä, jossa videosignaalissa on jaksolliset toistuvat kuvajaksot ja kuvan sammutusjaksot, joiden aikana on näytettävä kuvainfor-maatio poissa, jossa järjestelmässä on kuvan näyttävä ka-todisädeputki, jossa on katodielektrodilla ja intensiteetit) tiä säätävällä hilaeleketrodilla varustettu elektronityk-ki, ja jossa on väline videosignaalin kytkemiseksi elekt-ronitykille; laitteiston käsittäessä välineen, jolla saa-saan aikaan vertailuesijännite katodielektrodille mainitun sammutusjakson sisällä olevan tarkkailujakson aikana, jol-15 loin kuvaputken sammutusvirranjohtavuutta tarkkaillaan; välineen, joka toimii mainitun tarkkailujakson aikana, sammutusjakson aikana johtuneen katodivirran tasoon verrannollisen signaalin johtamiseksi; ja signaalin proses-sointivälineen, joka on herkkä mainitulle johdetulle sig-20 naalille, tunnettu digitaalisesta signaalin pro-sessointivälineestä (70, 76; 95), jolla tunnustellaan N:n johdetun signaalin jonon tason tilaa, missä N on ykköstä suurempi kokonaisluku, ja joka kehittää ensimmäisen signaalin, kun tunnusteltu johdettujen signaalien jono vastaa 25 haluttua katodin sammutusvirtatason tilaa, ja toisen signaalin, kun tunnusteltu johdettujen signaalien jono vastaa katodin sammutusvirtatason poikkeamaa mainitusta halutusta tasosta; ja sinänsä tunnetun esijännitteen säätöjännite-generattorivälineestä (77, 78), joka vasteena mainitulle 30 toiselle signaalille syöttää esijännitteen säätöjännitteen (V_.) videosignaalin kytkentävälineelle (21) muuttaakseen O kuvaputken katodin esijännitettä suuntaan, että katodin sammutusvirtataso muuttuu kohti haluttua tasoa.An apparatus for automatically adjusting the level of a cathode blanking current conducted by a picture tube in a representative video signal processing system, the video signal having periodic repetitive picture periods and picture blanking periods during which picture information is displayed away, the system having an image display cathode ray tube having an electron gun equipped with a cathode electrode and an intensity control gate electrode, and having means for coupling a video signal to the electron gun; the apparatus comprising means for providing a reference voltage to the cathode electrode during a monitoring period within said quenching period, wherein the quenching current conductivity of the picture tube is monitored; means for operating during said monitoring period to derive a signal proportional to the level of cathode current generated during the quenching period; and signal processing means sensitive to said derived signal, characterized by digital signal processing means (70, 76; 95) for sensing a state level of a sequence of N derived signals, wherein N is an integer greater than one, and which generating a first signal when the sensed sequence of derived signals corresponds to the desired state of the cathode blanking current level, and a second signal when the sensed sequence of derived signals corresponds to the deviation of the cathode blanking current level from said desired level; and a bias voltage control voltage generating means (77, 78) known per se which, in response to said second signal, supplies a bias control voltage (V_.) to the video signal switching means (21) to change the O-tube cathode bias voltage toward the cathode shutdown current 2. Patenttivaatimuksen 1 mukainen laitteisto, 35 tunnettu siitä, että signaalin prosessointiväline sisältää välineen (65), joka tunnustelee mainitun johdetun 31 73107 signaalin suuruutta tuottaakseen ulostulosignaalin, joka on ensimmäisessä loogisessa tilassa, kun mainitun johdetun signaalin suuruus vastaa suurempaa katodin virtatasoa kuin haluttu taso, ja tuottaakseen ulostulosgnaalin, joka on 5 ensimmäiseen loogiseen tilaan nähden vastakkaisessa loogisessa tilassa, kun mainitun johdetun signaalin suuruus vastaa haluttua tasoa pienempää katodin virtatasoa; ja välineen, joka syöttää mainitut ulostulosignaalit (CP') tun-nusteluvälineeltä (65) sisäänmenosignaaleiksi digitaali-10 selle signaalin prosessointivälineelle (70, 76, 95).Apparatus according to claim 1, characterized in that the signal processing means comprises means (65) for sensing the magnitude of said derived signal 31 73107 to produce an output signal in a first logic state when said derived signal corresponds to a higher cathode current level than the desired level, and to produce an output signal in a logic state opposite to the first logic state when the magnitude of said derived signal corresponds to a cathode current level lower than the desired level; and means for supplying said output signals (CP ') from the sensing means (65) as input signals to the digital signal processing means (70, 76, 95). 3. Patenttivaatikusen 2 mukainen laitteisto, tunnettu siitä, että esijännitteen ohjausjännite-generaattoriväline (77, 78) sisältää digitaalisen laskurin (77) , joka on herkkä sisäänmenon ajoitussignaaleille, ja 15 jolla on monta ulostuloa, toiminnan ohjaussisäänmeno, johon syötetyillä signaaleilla laskuri saatetaan toiminta-ja estotilaan, ja laskennan ohjaussisäänmeno, johon syötetyillä signaaleilla määrätään laskurin laskentasuunta; ja digitaali-analogia-muuntimen (78), joka on herkkä mai- 20 nituille useille laskuriulostuloille tuottaen esijännit-teen säätöjännitteen jaksoittain kasvavin askelin lasku-riulostulojen loogisten tilojen ja laskurin ajoituksen mukaisesti.Apparatus according to claim 2, characterized in that the bias voltage control voltage generator means (77, 78) comprises a digital counter (77) sensitive to input timing signals and having a plurality of outputs, an operation control input to which the counter is actuated. and a blocking state, and a counting control input to which the counting direction of the counter is determined by the input signals; and a digital-to-analog converter (78) sensitive to said plurality of counter outputs, producing a bias control voltage in incremental increments according to the logic states of the counter outputs and the timing of the counter. 4. Patenttivaatimuksen 3 mukainen laitteisto, 25 tunnettu siitä, että laskurin ajoitussignaalit esiintyvät mainittujen tarkkailujaksojen nopeudella.Apparatus according to claim 3, characterized in that the timing signals of the counter occur at the speed of said monitoring periods. 5. Patenttivaatimuksen 3 mukainen laitteisto, tunnettu siitä, että digitaali-analogia-muunnin (78) sisältää resistiivisen jännitteenjakopiirin, jossa on 30 useita sisäänmenoja kytkettynä vastaaviin laskurin useisiin ulostuloihin, ja ulostulo kytkettynä videosignaalin kytkentävälineeseen (21).Apparatus according to claim 3, characterized in that the digital-to-analog converter (78) comprises a resistive voltage distribution circuit having a plurality of inputs connected to a plurality of corresponding outputs of the counter and an output connected to the video signal switching means (21). 6. Patenttivaatimuksen 3 mukainen laitteisto, tunnettu siitä, että digitaalinen signaalin pro- 35 sessointiväline sisältää sarjamuotoisen siirtorekisterin (70), joka on ajoitettu toimimaan aikoina, jolloin mainit- 32 731 07 tu johdettu signaali on läsnä, ja jonka sisäänmeno vastaanottaa ulostulosignaaleja tunnusteluvälineeltä, ja jossa on useita ulostuloja; ja loogisen ohjauspiirin (76), joka on herkkä siirtorekisterin ulostulojen loogisille ti-5 loille, ja jonka ensimmäinen ja toinen ohjausulostulo on mainitussa järjestyksessä kytketty laskurin toiminta- ja laskennanohjaussisäänmenoihin.Apparatus according to claim 3, characterized in that the digital signal processing means comprises a serial shift register (70) timed to operate at times when said derived signal is present and the input of which receives output signals from the sensing means, and with multiple outputs; and a logic control circuit (76) sensitive to the logic ti-5 states of the outputs of the shift register, the first and second control outputs of which are connected to the operation and count control inputs of the counter, respectively. 7. Patenttivaatimuksen 6 mukainen laitteisto, tunnettu siitä, että laskuri saatetaan toimivaksi, 10 kun loogisen ohjauspiirin ensimmäinen ulostulo on loogisen ykkösen tilassa vasteena tilanteelle, jossa annettu määrä mainituista useista siirtorekisterin ulostuloista on loogisen ykkösen tilassa ja annettu määrä mainituista useista siirtorekisterin ulostuloista on vastakkaisessa 15 loogisessa tilassa; ja että laskuri saatetaan pois toiminnasta, kun säätöpiirin ensimmäinen ulostulo on vastakkaisessa loogisessa tilassa, kun mainittu tilanne ei ole voimassa .Apparatus according to claim 6, characterized in that the counter is actuated when the first output of the logic control circuit is in the logic one state in response to a given number of said plurality of shift register outputs in the logic one state and the given number of said plurality of shift register outputs in the opposite logic 15 state. mode; and that the counter is turned off when the first output of the control circuit is in the opposite logic state when said situation is not valid. 8. Patenttivaatimuksen 7 mukainen laitteisto, 20 tunnettu siitä, että laskuri (77) saatetaan toimivaksi tilanteessa, jossa mainitut useat siirtorekisterin ulostulot ovat samassa loogisessa tilassa.Apparatus according to claim 7, characterized in that the counter (77) is activated in a situation where said plurality of outputs of the shift register are in the same logical state. 9. Patenttivaatimuksen 8 mukainen laitteisto, tunnettu siitä, että loogisen ohjauspiirin (76) 25 toinen ulostulo on loogisen ykkösen tilassa saadakseen laskurin (77) laskemaan yhteen suuntaan siten, että esi-jännitteen säätöjännite säätää kuvaputken katodin esijän-nitettä yhteen suuntaan kohti haluttua tasoa; ja että loogisen ohjauspiirin toinen ulostulo on vastakkaisessa loo- 30 gisessa tilassa saadakseen laskurin laskemaan toiseen suuntaan siten, että esijännitteen säätöjännite säätää kuvaputken katodin esijännitettä toiseen suuntaan kohti haluttua tasoa.Apparatus according to claim 8, characterized in that the second output of the logic control circuit (76) 25 is in the logic one state to cause the counter (77) to count in one direction so that the bias voltage adjusts the cathode bias voltage in one direction toward the desired level; and that the second output of the logic control circuit is in the opposite logic state to cause the counter to decrease in the second direction such that the bias voltage control voltage adjusts the cathode bias voltage of the picture tube in the other direction toward the desired level. 10. Patenttivaatimuksen 1 mukainen laitteisto, 35 tunnettu siitä, että signaalin prosessointilait-teisto sisältää signaalivertailijän (65), joka on herkkä 33 731 07 vertailusignaalille ja mainitun johdetun signaalin suuruudelle tuottaen ulostulosignaalin, jolla on ensimmäinen tai toinen looginen tila, kun mainitun johdetun signaalin suuruuden havaitaan vastaavan katodivirran tasoa, joka on 5 vastaavassa järjestyksessä suurempi tai pienempi kuin haluttu taso; ensimmäisen digitaalisen laskurin (70), joka on herkkä vertailijan ulostulosignaalille, ja jolla on useita ulostuloja, ja joka on ajoitettu toimimaan aikoina, jolloin mainittu johdettu signaali on läsnä; loogisen oh-10 jauspiirin (76), joka on herkkä ensimmäisen laskurin useiden ulostulojen loogisille tiloille, ja joka tuottaa ulostuloon ensimmäisen ja toisen loogisen ohjaussignaalin; toisen digitaalisen laskurin (77), jonka toiminta- ja las-kennanohjaussisäänmenot mainitussa järjestyksessä ovat 15 herkkiä mainitun loogisen ohjauspiirin ensimmäiselle ja toiselle ulostulosignaalille, ja jolla on useita ulostuloja; digitaalianalogiamuuntimen (70), joka on herkkä toisen laskurin useille ulostuloille tuottaen esijännitteen ohjausjännitteen jaksoittain kasvavin askelin toisen lasku-20 rin ulostulojen loogisten tilojen mukaisesti; ja jossa loogisen ohjauspiirin ensimmäinen ulostulosignaali saa toisen laskurin toimimana, kun ensimmäisen laskurin useat ulostulot ovat ensimmäisessä ennalta määrätyssä loogisessa tilassa; ja loogisen ohjauspiirin toinen ulostulosignaali 25 saa toisen laskurin laskemaan ylöspäin, kun ensimmäisen laskurin useat ulostulot ovat toisessa ennalta määrätyssä loogisessa tilassa, ja loogisen ohjauspiirin toinen ulostulosignaali saa toisen laskurin laskemaan alaspäin, kun ensimmäisen laskurin useat ulostulot ovat kolmannessa en-30 naita määrätyssä loogisessa tilassa.The apparatus of claim 1, characterized in that the signal processing apparatus includes a signal comparator (65) sensitive to the reference signal 33 731 07 and the magnitude of said derived signal, producing an output signal having a first or second logic state when said derived signal is detecting a corresponding cathode current level that is higher or lower than the desired level, respectively; a first digital counter (70) sensitive to the output signal of the comparator and having a plurality of outputs timed to operate at times when said derived signal is present; a logic control circuit (76) sensitive to the logic states of the plurality of outputs of the first counter and providing a first and a second logic control signal to the output; a second digital counter (77) having operation and count control inputs, respectively, sensitive to the first and second output signals of said logic control circuit, and having a plurality of outputs; a digital-to-analog converter (70) responsive to the plurality of outputs of the second counter, producing a bias control voltage in incremental increments according to the logic states of the outputs of the second counter; and wherein the first output signal of the logic control circuit is actuated by the second counter when the plurality of outputs of the first counter are in a first predetermined logic state; and the second output signal 25 of the logic control circuit causes the second counter to count up when the plurality of outputs of the first counter are in the second predetermined logic state, and the second output signal of the logic control circuit causes the second counter to count down when the plurality of outputs of the first counter are in the third predetermined logic state. 11. Patenttivaatimuksen 10 mukainen laitteisto, tunnettu siitä, että ensimmäisen laskurin (70) mainittujen useiden ulostulojen lukumäärä vastaa kokonaislukua N, jossa N on suurempi kuin kolme.Apparatus according to claim 10, characterized in that the number of said plurality of outputs of the first counter (70) corresponds to an integer N, where N is greater than three. 12. Patenttivaatimuksen 10 mukainen laitteisto, tunnettu siitä, että siinä on osa (90), joka aset- 34 731 07 taa toisen laskurin (77) ennalta määrättyyn pisteeseen laskenta-alueella, kun järjestelmä alussa kytketään päälle .Apparatus according to claim 10, characterized in that it has a part (90) which sets the second counter (77) to a predetermined point in the calculation area when the system is initially switched on. 13. Patenttivaatimuksen 12 mukainen laitteisto, 5 tunnettu siitä, että toinen laskuri (77) asetetaan laskenta-alueen keskelle, jolloin esijännitteen ohjausjännitteen arvo on alussa keskialueella.Apparatus according to claim 12, characterized in that the second counter (77) is placed in the middle of the calculation range, the value of the bias control voltage being initially in the middle range. 14. Patenttivaatimuksen 1 mukainen laitteisto, tunnettu siitä, että signaalin prosessointiväline 10 sisältää tunnusteluvälineen (65), joka on herkkä mainitun johdetun signaalin suuruudelle, ja joka tuottaa ulostulosignaalin, jolla on ensimmäinen tai toinen looginen tila, kun mainitun johdetun signaalin suuruuden havaitaan vastaavan katodivirran tasoa, joka on mainitussa järjestyk-15 sessä suurempi tai pienempi kuin haluttu taso; ja että signaalin prosessointiväline (95) on herkkä tunnusteluvälineen ulostulosignaalille mainitun ensimmäisen signaalin tuottamiseksi, joka edustaa mainittua halutun katodivirran tilannetta, kun tunnusteluvälineen ulostulosignaalien 20 loogiset tilat ovat vastakkaiset N:n peräkkäisen johdetun signaalin jakson aikana; ja se tuottaa mainitun toisen signaalin, joka edustaa mainittua poikkeamaa mainitusta halutun virran tilanteesta, kun tunnusteluvälineen ulostulosignaalien loogiset tilat ovat samat N:n peräkkäisen joh-25 detun signaalin jakson aikana.Apparatus according to claim 1, characterized in that the signal processing means 10 includes sensing means (65) sensitive to the magnitude of said derived signal and producing an output signal having a first or second logical state when the magnitude of said derived signal is detected corresponding to the cathode current level. which is higher or lower than the desired level in said order; and that the signal processing means (95) is sensitive to the output signal of the sensing means for producing said first signal representing said desired cathode current situation when the logical states of the output signals 20 of the sensing means are opposite during N consecutive derived signal periods; and generating said second signal representing said deviation from said desired current situation when the logical states of the output signals of the sensing means are the same during N consecutive derivative signal periods. 15. Patenttivaatimuksen 14 mukainen laitteisto, tunnettu siitä, että mainitun johdetun signaalin N peräkkäistä jaksoa vastaa kahta peräkkäistä jaksoa.An apparatus according to claim 14, characterized in that the N consecutive periods of said derived signal correspond to two consecutive periods. 16. Patenttivaatimusten 14 ja 15 mukainen laitteis-30 to, tunnettu siitä, että esijännitteen säätöjänni- tegeneraattoriväline sisältää digitaalisen laskurin (77), joka on herkkä sisäänmenon kellosignaaleille, ja jossa on useita ulostuloja, toiminnan ohjaussisäänmeno, johon syötetyillä signaaleilla laskuri saatetaan toimintaan tai pois 35 toiminnasta, laskennan ohjaussisäänmeno, johon syötetyillä signaaleilla määrätään laskurin laskentasuunta; ja digi- 35 731 0 7 taali-analogia-muuntimen (78), joka on herkkä mainituille useille laskuriulostuloille esijännitteen säätöjännitteen tuottamiseksi jaksoittain kasvavin askelin laskuriulostu-lojen loogisten tilojen ja laskurin ajastuksen mukaan.Apparatus according to claims 14 and 15, characterized in that the bias voltage regulator means comprises a digital counter (77) sensitive to input clock signals and having a plurality of outputs, an operation control input to which the counter is actuated or deactivated. 35 operation, a counting control input to which the counting direction of the counter is determined by the input signals; and a digital-to-analog converter (78) sensitive to said plurality of counter outputs for producing a bias voltage control voltage in incremental increments according to the logic states of the counter outputs and the timing of the counter. 17. Patenttivaatimuksen 16 mukainen laitteisto, tunnettu siitä, että ensimmäinen ja toinen signaali digitaaliselta prosessointivälineeltä syötetään laskurin toiminnan ohjaussisäänmenoon, jolloin ensimmäinen ja toinen signaali,, mainitussa järjestyksessä, saattavat las-10 kurin toimimaan ja pois toiminnasta; ja että digitaalinen signaalin prosessointilaite sisältää lisäksi välineen (96), jolla laskurin toiminta estetään ajaksi, joka on suurempi kuin mainitun N jaksoa, vasteena tunnusteluvälineeltä saataville ulostulosignaaleille, joiden loogiset tilat 15 ovat vastakkaiset mainittujen N:n peräkkäisen johdetun signaalin jakson aikana.An apparatus according to claim 16, characterized in that the first and second signals from the digital processing means are input to a control operation control input of the counter, wherein the first and second signals, respectively, cause the counter to operate and deactivate; and that the digital signal processing apparatus further includes means (96) for disabling the counter for a time greater than said N periods in response to output signals from the sensing means having logic states 15 opposite during said N consecutive derived signal periods. 18. Patenttivaatimuksen 17 mukainen laitteisto, tunnettu siitä, että digitaalinen signaalin pro-sessointiväline tuottaa laskennan ohjausulostulosignaalin 20 laskurin laskennan ohjaussisäänmenoon, joka laskennan ohjaussignaali on loogisen ykkösen tilassa saaden laskurin laskemaan ylöspäin, kun toinen signaali on jatkuvasti loogisen ykkösen tilassa mainittujen N:n peräkkäisen jakson aikana, ja saaden mainitun laskurin laskemaan alaspäin, 25 kun toinen signaali on jatkuvasti vastakkaisessa loogisessa tilassa mainittujen N:n peräkkäisen jakson aikana.Apparatus according to claim 17, characterized in that the digital signal processing means outputs a count control output signal 20 to the count count control input of the counter, which count control signal is in the logic one state, causing the counter to count up when the second signal is continuously in the logical one state of said N consecutive periods. and causing said counter to count down when the second signal is continuously in the opposite logic state during said N consecutive periods. 19. Patenttivaatimuksen 1 mukainen laitteisto, tunnettu välineistä (150, 152, 153), joilla määrätty amplitudiero siirretään mainittuihin johdettuihin 30 signaaleihin siten, että mainitun N:n johdetun signaalin jonon sisällä olevien vierekkäisten johdettujen signaalien amplitudiero sisältää mainitun eron.An apparatus according to claim 1, characterized by means (150, 152, 153) for transmitting a certain amplitude difference to said derived signals such that the amplitude difference of adjacent derived signals within said N derived signal queue includes said difference. 20. Patenttivaatimuksen 1 mukainen laitteisto, tunnettu siitä, että mainitun verrannollisen 35 signaalin kehittäminen tapahtuu apusignaalilla, joka 73107 36 on tarkoitettu hilaelektrodille sen myötäsuuntaiseksi esi-jännitteeksi tarkkailujakson aikana, ja joka apusignaali sisältää toistuvia pulsseja, joilla on määrätty amplitudi-ero siten, että N:n pulssin muodostamassa jonossa vierek-5 käisten pulssien keskinäinen suuruusero vastaa mainittua amplitudieroa; ja että mainitussa N:n johdetun signaalin jonossa olevien vierekkäisten johdettujen signaalien keskinäinen suuruusero sisältää mainittuun määrättyyn amplitu-dieroon verrannollisen eron. 73107 37Apparatus according to claim 1, characterized in that said proportional signal 35 is generated by an auxiliary signal 73107 36 for the gate electrode as its forward bias during the observation period, the auxiliary signal comprising repetitive pulses having a defined amplitude difference such that N in the sequence formed by the pulse of, the difference in magnitude between adjacent pulses corresponds to said amplitude difference; and that the difference in magnitude between adjacent derived signals in said sequence of N derived signals includes a difference proportional to said predetermined amplitude difference. 73107 37