ES2293916T3 - Sistema de registro, dispositivo de registro de datos, dispositivo de memoria, y metodo de registro de datos. - Google Patents

Sistema de registro, dispositivo de registro de datos, dispositivo de memoria, y metodo de registro de datos. Download PDF

Info

Publication number
ES2293916T3
ES2293916T3 ES00949931T ES00949931T ES2293916T3 ES 2293916 T3 ES2293916 T3 ES 2293916T3 ES 00949931 T ES00949931 T ES 00949931T ES 00949931 T ES00949931 T ES 00949931T ES 2293916 T3 ES2293916 T3 ES 2293916T3
Authority
ES
Spain
Prior art keywords
data
units
storage
sector
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES00949931T
Other languages
English (en)
Inventor
Shigeo Sony Corporation Araki
Kenichi Sony Corporation NAKANISHI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of ES2293916T3 publication Critical patent/ES2293916T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1215—Formatting, e.g. arrangement of data block or words on the record carriers on cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
    • G11B2020/1218—Formatting, e.g. arrangement of data block or words on the record carriers on discs wherein the formatting concerns a specific area of the disc
    • G11B2020/1221—Formatting, e.g. arrangement of data block or words on the record carriers on discs wherein the formatting concerns a specific area of the disc cluster, i.e. a data structure which consists of a fixed number of sectors or ECC blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
    • G11B2020/1218—Formatting, e.g. arrangement of data block or words on the record carriers on discs wherein the formatting concerns a specific area of the disc
    • G11B2020/1232—Formatting, e.g. arrangement of data block or words on the record carriers on discs wherein the formatting concerns a specific area of the disc sector, i.e. the minimal addressable physical data unit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/16—Solid state audio

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Read Only Memory (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

Un sistema de registro de datos que incluye un aparato de memoria desmontable y un aparato de registro de datos operable para escribir datos en el aparato de memoria desmontable, incluyendo el aparato de memoria desmontable al menos una memoria permanente (7) como un medio de registro, comprendiendo al menos la memoria permanente (7) una pluralidad de unidades de almacenamiento (MC0, MC1, MC2, MC3), comprendiendo cada unidad de almacenamiento (MC0, MC1, MC2, MC3) un número predeterminado de sectores, siendo capaz cada uno de los sectores de almacenar una cantidad predeterminada de datos, comprendiendo el aparato de registro de datos medios que designan direcciones (1, 2) operables para recibir una pluralidad de segmentos de datos, proporcionando cada segmento de datos una cantidad predeterminada de los datos, comprendiendo los datos una pluralidad de agrupamientos de unidades de datos, comprendiendo cada agrupamiento de unidades una cantidad de datos correspondientes a un número predeterminado de los sectores de la memoria permanente.

Description

Sistema de registro, dispositivo de registro de datos, dispositivo de memoria, y método de registro de datos.
Campo técnico
El invento se refiere a un sistema de registro, a un aparato de registro de datos, a un aparato de memoria, y a un método de registro de datos, en el que una tarjeta de memoria, que es desmontable a/de un aparato, se usa como un medio de registro.
Técnica anterior
De acuerdo con una memoria no permanente regrabable eléctricamente denominada EEPROM (ROM Programable Borrable Eléctricamente), ya que un bit está construido por dos transistores, un área de ocupación por bit es grande y existe una limitación en caso de surgir un grado de integración. Para resolver tal problema se ha desarrollado una memoria instantánea en la que un bit puede ser realizado por un transistor por un método de borrado de un lote todo de bits. Se espera que una memoria instantánea es una memoria que puede sustituir a un medio de registro tal como un disco magnético, un disco óptico, o similar.
Se sabe que una tarjeta de memoria que tiene una memoria instantánea está construida para que sea desmontable a/de un aparato. Se puede realizar usando tal tarjeta de memoria en lugar del medio con forma de disco convencional tal como un CD (Disco Compacto), un MD (Minidisco), o similar. Además de datos de audio, también se pueden registrar en la tarjeta de memoria datos de imagen fija y datos de imagen en movimiento, y puede usarse como un medio de registro de una cámara de imagen fija digital o cámara de vídeo digital.
De acuerdo con la memoria instantánea, una unidad de datos denominada un segmento está dividida en un número predeterminado de agrupamientos de unidades (longitud fija) y un agrupamiento de unidades está dividido en un número predeterminado de sectores (longitud fija). El agrupamiento de unidades también se denomina un bloque. El sector también se denomina una página. En la memoria instantánea, un borrado se realiza en un bloque en una base de unidad de agrupamiento de unidades, y la operación de escritura o lectura se realiza en un bloque sobre una base de unidad de sector.
Por ejemplo, en caso de que la memoria instantánea de 4 MB (megaoctetos), como se muestra en la Figura 12, un segmento está dividido en 512 agrupamientos de unidades. El segmento es una unidad para manejar un número predeterminado de agrupamientos de unidades. Un agrupamiento de unidades está dividido en 16 sectores. Un agrupamiento de unidades tiene una capacidad de 8 kB (kilooctetos). Un sector tiene una capacidad de 512 B. Una memoria de una capacidad de 16 MB puede ser construida usando cuatro segmentos teniendo cada uno una capacidad de 4 MB.
Como se muestra en la Figura 13A, las direcciones lógicas de los agrupamientos de unidades están asignadas a un espacio de memoria de 16 MB. La dirección lógica del agrupamiento de unidades está fijada en una longitud de 2 octetos con el fin de distinguir 512 x 4 = 2.048 agrupaciones de unidades. En la Figura 13 la dirección lógica del agrupamiento de unidades está expresada por un número hexadecimal. 0x significa la notación hexadecimal. Una dirección lógica es una dirección que es manejada lógicamente por un aparato de procesamiento de datos (soporte lógico). Una dirección física se añade a cada agrupamiento de unidades en la memoria instantánea. Una relación de correspondencia entre las agrupaciones de unidades y las direcciones físicas se mantiene sin cambio.
De acuerdo con la memoria instantánea, volviendo a escribir los datos, se deteriora una película aislante y el número de veces de reescritura es limitado. Por lo tanto, es necesario evitar una situación en la que los accesos se realizan de forma repetitiva y concentrada en una misma área de memoria (agrupamiento de unidades). En el caso de volver a escribir datos en una cierta dirección lógica almacenada en una cierta dirección física, en un sistema de archivos de la memoria instantánea, los datos actualizados no son vueltos a escribir en el mismo agrupamiento de unidades, sino que los datos actualizados se escriben en un agrupamiento de unidades no utilizada. Así, la relación de correspondencia entre las direcciones lógicas y las direcciones físicas antes de actualizar los datos cambia después de la actualización. Realizando tal proceso de intercambio como el mencionado antes, se evita la situación en la que los accesos al mismo agrupamiento de unidades se realizan de forma repetitiva y concentrada, de forma que puede alargar la vida de la memoria instantánea.
Como la dirección lógica del agrupamiento de unidades está acompañada por los datos que han sido escritos una vez en el agrupamiento de unidades, incluso si se cambian las direcciones físicas del agrupamiento de unidades en las que los datos antes de la actualización y los datos después de la actualización están escritos, la misma dirección es vista desde un sistema de gestión de archivos y los posteriores accesos se pueden realizar apropiadamente. Como la relación de correspondencia entre las direcciones lógicas y las direcciones físicas se cambia por el proceso de intercambio, se necesita una tabla de conversión de dirección lógica/física que muestre la correspondencia entre ellas. Con referencia a tal tabla, se especifica la dirección del agrupamiento de unidades que corresponde a la dirección lógica designada del agrupamiento de unidades, permitiendo por tanto realizar el acceso al agrupamiento de unidades mostrado por la dirección física especificada del agrupamiento de unidades.
\newpage
La tabla de conversión de dirección lógica/física es almacenada en una memoria por el aparato de procesamiento de datos. Si la capacidad de memoria del aparato de procesamiento de datos es pequeña, la tabla puede ser almacenada en la memoria instantánea. La Figura 13B muestra un ejemplo de una tabla de conversión de dirección lógica/física con respecto al segmento 1. Como se muestra en la Figura 13B, en la tabla de conversión de dirección lógica/física, las direcciones del agrupamiento de unidades física (2 octetos) son hechas para corresponder con las direcciones lógicas del agrupamiento de unidades (2 octetos) dispuestas en orden ascendente, respectivamente. La tabla de conversión de dirección lógica/física es gestionada en cada segmento y su tamaño aumenta de acuerdo con la capacidad de la memoria instantánea.
Hay un caso en el que es conveniente fijar una velocidad de escritura de datos que sea mayor que la normal mediante la realización de una pluralidad de almacenamientos de la memoria instantánea operativa en paralelo. Por ejemplo, se está poniendo en uso práctico un EMD de distribución de música electrónica para distribuir datos de música a través de una red. Los datos de música distribuidos se almacenan en un disco duro de un ordenador personal, los datos de una pieza de música deseada son copiados o movidos a una tarjeta de memoria por el ordenador personal, y la tarjeta de memoria es montada en un registrador portátil, de forma que el usuario puede fácilmente oír la música deseada en un lugar distinto de su casa. Los datos de una pluralidad de piezas de música se descargan en la tarjeta de memoria desde el disco duro mediante una operación de escritura en paralelo (a una velocidad alta) y, en la reproducción, los datos de música se leen de la tarjeta de memoria a una velocidad normal.
La Figura 14 muestra una estructura de una dirección lógica convencional para cuatro almacenamientos. En el ejemplo del diagrama, los espacios de dirección en la memoria están expresados por 11 bits de A0, A1, ..., y A10. A0 significa el LSB (último bit significativo) y A10 indica el MSB (bit más significativo). Los almacenamientos, teniendo cada uno una capacidad de 4 MB, son conmutados por el MSB (A10) y el segundo MSB (A9). Las direcciones de 9 bits de A0 a A8 son asignadas a un sector y a un segmento en cada almacenamiento.
Cuando se escriben los datos, la operación se ejecuta en una cadencia como se muestra en la Figura 15. Primero, los datos son transferidos desde el lado del ordenador principal a una memoria intermedia de páginas de un tamaño de sector. Se requiere un tiempo T para transferirlos. En un siguiente periodo ocupado de escritura los datos son transferidos desde la memoria intermedia de páginas a una memoria intermedia instantánea en la memoria instantánea y los datos son escritos en el almacenamiento.
Al leerlo, como se muestra en la Figura 16, los datos son leídos de la memoria instantánea durante un periodo ocupado de lectura. Los datos leídos son transferidos a una memoria intermedia de páginas de un tamaño de sector. En el próximo tiempo de transferencia T, los datos son transferidos desde la memoria intermedia de páginas al lado del ordenador principal.
La Figura 17 es un diagrama de flujos que muestra un flujo de procesos en caso de escribir datos en los sectores lógicos continuos 0 a 3 que pertenecen a agrupaciones de unidades diferentes en un cierto segmento. En el primer paso S11, se forma una tabla de conversión lógica/física con respecto a un segmento como un objetivo para ser escrito. En el paso S12, el sector 0 es enviado desde el lado del ordenador principal. Para esta transferencia se requiere el tiempo T. En el paso S13, el sector 0 es escrito en la memoria instantánea. En el paso S14, el sector 1 es enviado desde el lado del ordenador principal. En el paso S15, el sector 1 es escrito en la memoria instantánea. Los procesos para el envío del sector 2 (paso S16), escritura del sector 2 (paso S17), envío del sector 3 (paso S18), y escritura del sector 3 (paso S19) se realizan de forma secuencial. Hasta ahora, por ejemplo, incluso si cuatro almacenamientos están dispuestos en paralelo, como los accesos están concentrados en un almacenamiento, no se puede conseguir una alta velocidad de procesamiento.
En cuanto a la estructura de los datos de un sector en la memoria instantánea, como se ve en la Figura 18, se añade a los datos de 512 octetos un área que tiene una longitud de 16 octetos en cuya información de gestión está registrada. La información de gestión comprende un número lógico de agrupamiento de unidades, información de gestión del agrupamiento de unidades, e información de atributos. La información de gestión del agrupamiento de unidades se establece en la misma información entre todos los sectores en un cierto agrupamiento de unidades e incluye información indicadora de válida/no válida del agrupamiento de unidades o similar. La información de atributos es una información de cada sector e incluye información de derechos de autor o similar. Por ejemplo, cuando la memoria instantánea es montada al aparato, el lado del ordenador principal lee la información de gestión y forma una tabla del agrupamiento de unidades lógico y del agrupamiento de unidades físico con respecto al segmento.
En el caso de realizar la operación de escritura en la memoria en paralelo, generalmente, los datos de entrada son convertidos en datos en paralelo y los datos en paralelo son escritos simultáneamente en la memoria. Como las operaciones de escritura/lectura en/de la memoria instantánea se realizan sobre una base de unidad de sector, los datos de una pluralidad de sectores se convierten en datos en paralelo. En la Figura 19, el número de referencia 50 significa datos tales como un archivo de audio o similar. Ahora se supone que un tamaño de datos 50 de un archivo coincide con una cantidad de datos de cuatro agrupamientos de unidades. Los datos 50, tanto como 512 octetos, se escriben en cada sector en la memoria instantánea. Por ejemplo, los datos, tanto como cuatro sectores de cabeza continuos 0, 1, 2, y 3, son simultáneamente escritos en los sectores en los almacenamientos 0 a 3.
Como se muestra en la Figura 19, si los datos de cuatro sectores continuos en el archivo de datos 50 son registrados en paralelo a fin de ser distribuidos en los almacenamientos, ocurre que se dispone en el mismo almacenamiento un formato diferente del formato del archivo existente tal como un agrupamiento de unidades. Esto es, de acuerdo con el formato de archivo convencional, un grupo de 16 sectores en cada almacenamiento es gestionado como un agrupamiento de unidades y los datos son borrados sobre una base de unidad de agrupamiento de unidades. En la memoria instantánea registrada por el método de la Figura 19, por una parte, con el fin de borrar los datos de 16 sectores continuos, tiene que ser borrado el agrupamiento de unidades formado por cuatro sectores de cada uno de los cuatro almacenamientos. De esta forma, el área de borrado y una o una pluralidad de áreas de agrupaciones de unidades no coinciden y se pierde una compatibilidad con la memoria instantánea existente con respecto al formato del archivo.
Es, por tanto, un objeto del invento proporcionar un sistema de registro, un aparato de registro de datos, un aparato de memoria, y un método de registro de datos, en los que cuando se mejora la eficiencia al escribir por la escritura en paralelo, se puede mantener una compatibilidad de un formato del archivo con el de una memoria permanente.
El documento US 5.572.466 explica una configuración para registrar datos en una pluralidad de unidades de memoria permanente. La configuración facilita la asignación de números de sector consecutivos a la pluralidad de unidades de memoria permanente. Los resultados de la asignación de números de sector consecutivos son mantenidos en una tabla de conversión de dirección como información de conversión de dirección. Como tales, se puede acceder simultáneamente a las unidades de memoria permanente cuando una CPU de un ordenador principal designa números de sector consecutivos para la misma pista. De esta forma, números de sector consecutivos de una pista se escriben en diferentes unidades de memoria permanente. En otra configuración la pista de datos que se van a almacenar en las unidades de memoria permanente está compuesta por una pluralidad de páginas de datos, incluyendo cada página de datos una pluralidad de sectores de una cantidad de datos predeterminada, que se escriben en una de las unidades de memoria permanente.
En un documento titulado "Sony, format no flash memory card wo Kaihatsa" Nikkei Electronics, Nikkei BP K.K. Nº 696, 18 Agosto 1997, (Tokyo) páginas 13-14, se explica una especificación de una memoria EEPROM.
En un documento titulado "Kogata Memory card de ongaku Chosakuken wo Mamoru" Nikkei Electronics, Nikkei BP K.K. Nº 739, 22 Marzo 1998 (Tokyo), páginas 49-53 se explica una especificación de diversos tipos de almacenamiento que utilizan EEPROM.
El documento US 5.530.828 explica un dispositivo semiconductor de almacenamiento tal como un paquete de discos que incluye una pluralidad de memorias instantáneas, una memoria intermedia de escritura en la que los datos son mantenidos temporalmente, y un procesador que controla las operaciones de escritura y borrado de datos. El procesador funciona para enviar una primera instrucción para escribir o borrar datos de una palabra en una primera de las memorias instantáneas y escribe continuamente los datos de una palabra en una memoria accesible de las otras memorias instantáneas antes de que la primera de las memorias instantáneas sea capaz de aceptar la siguiente instrucción de escritura o borrado.
Explicación del invento
Los diversos aspectos y características del presente invento están definidos en las reivindicaciones anejas.
Para resolver el anterior problema se ha provisto un sistema de registro de datos de acuerdo con el invento de la Reivindicación 1. El sistema de registro de datos está provisto de un aparato de memoria desmontable con una memoria permanente que está dispuesta para almacenar una pluralidad de agrupamientos de unidades, constando cada una de una pluralidad de sectores. El aparato de registro de datos está dispuesto para registrar datos formados por una pluralidad de sectores continuos en el aparato de memoria.
De acuerdo con un aspecto del presente invento se ha dispuesto una memoria desmontable de acuerdo con la Reivindicación 3.
De acuerdo con un aspecto del presente invento se ha dispuesto un método de registro de datos como el definido en la Reivindicación 4.
De acuerdo con el invento, escribiendo los datos en paralelo las agrupaciones de unidades están formadas en el mismo almacenamiento. Por lo tanto, se puede mantener una compatibilidad de un formato de archivo con el del aparato de memoria existente.
En las Reivindicaciones anejas están definidos aspectos y características adicionales del presente invento.
Breve descripción de los dibujos
La Figura 1 es un diagrama de bloques que muestra una construcción total de una realización del invento;
la Figura 2 es un diagrama de bloques que muestra esquemáticamente una construcción de una tarjeta de memoria en la realización del invento;
la Figura 3 es un diagrama de bloques que muestra una construcción más detallada de la tarjeta de memoria en la realización del invento;
la Figura 4 es un diagrama esquemático para explicar una construcción de dirección en la realización del invento;
la Figura 5 es un diagrama esquemático para explicar la operación de escritura en paralelo en la realización del invento;
la Figura 6 es un diagrama de tiempos para explicar la operación de escritura en la realización del invento;
la Figura 7 es un diagrama de tiempos para explicar la operación de lectura en la realización del invento;
la Figura 8 es un diagrama de flujos para explicar la operación de escritura en la realización del invento;
la Figura 9 es un diagrama de bloques para explicar la conmutación de almacenamientos en la realización del invento;
la Figura 10 es un diagrama esquemático para explicar la conmutación de almacenamientos en la realización del invento;
la Figura 11 es un diagrama esquemático que muestra la relación entre segmentos y direcciones lógicas de agrupaciones de unidades en la realización del invento;
la Figura 12 es un diagrama esquemático que muestra una construcción de un ejemplo de una memoria instantánea a la que se puede aplicar el invento;
la Figura 13 es un diagrama esquemático que muestra un ejemplo de una tabla de conversión lógica/física de direcciones en la memoria instantánea a la que se puede aplicar el invento;
la Figura 14 es un diagrama esquemático para explicar una construcción de dirección convencional;
la Figura 15 es un diagrama de tiempos para explicar la operación de escritura convencional;
la Figura 16 es un diagrama de tiempos para explicar la operación de lectura convencional;
la Figura 17 es un diagrama de flujos para explicar la operación de escritura convencional;
la Figura 18 es un diagrama esquemático para explicar una construcción del sector e información de gestión; y
la Figura 19 es un diagrama esquemático para explicar la operación de escritura en paralelo convencional.
Mejor modo de realizar el invento
A continuación se describirá una realización del invento. La Figura 1 muestra una estructura de un sistema al que se puede aplicar el invento. En el sistema, un aparato de procesamiento de datos en el lado del ordenador principal y una memoria están conectados a través de una interfaz en serie. En la Figura 1, el número de referencia 1 representa una CPU. Una memoria 2, un visualizador 3, y una unidad entrada/salida 4 están conectados a un enlace común de la CPU 1.
Una interfaz en serie 5 está dispuesta entre el enlace común de la CPU y una tarjeta de memoria 6 rodeada por una línea discontinua. La memoria 2 incluye una ROM para almacenar un programa y una RAM que se usa como un área de trabajo. Hablando específicamente, el aparato de procesamiento de datos es un ordenador personal, una cámara fija digital, una cámara de vídeo digital, un registrador de audio digital, o similar. La tarjeta de memoria 6 tiene una memoria instantánea 7. La memoria instantánea 7 es, por ejemplo, una memoria instantánea tipo NAND (memoria permanente). También está el caso en el que un circuito de cifrado está montado en la tarjeta de memoria 6 con el fin de protección de los derechos de autor del contenido que está almacenado.
El invento también puede ser aplicado a un caso en el que la transmisión y recepción de datos entre el aparato de procesamiento de datos y la tarjeta de memoria 6 sean ejecutados por una interfaz en paralelo en lugar de la interfaz en serie.
La memoria instantánea 7 es una memoria que tiene una capacidad de, por ejemplo, 4 MB x 4 = 16 MB. Como se ha mencionado con referencia a la Figura 12, en caso de que la memoria instantánea de 4 MB (megaoctetos), un segmento está dividido en 512 agrupamientos de unidades y un agrupamiento de unidades está dividido en 16 sectores. Un agrupamiento de unidades tiene una capacidad de 8 kB (kilooctetos) y un sector tiene una capacidad de 512 B. Como se ha descrito con referencia a la Figura 13A, las direcciones lógicas de los agrupamientos de unidades están asignadas en el espacio de memoria de 16 MB. Como se ha descrito con referencia a la Figura 13B, la tabla de conversión lógica/física de dirección que muestra la relación de correspondencia entre las direcciones lógicas de los agrupamientos de unidades y las direcciones físicas de agrupamientos de unidades está formada sobre una base de unidad de segmento. Además, como se ha mencionado antes, las direcciones físicas de los agrupamientos de unidades de 11 bits de A0, A1, ..., y A10 se usan para la memoria instantánea de 4 MB x 4 = 16 MB.
Como se muestra en la Figura 2, la escritura en paralelo puede ser realizada para la memoria instantánea 7. La Figura 2 muestra únicamente la parte referente a la entrada/salida de datos para simplificar la explicación. Cuatro celdas de memoria correspondientes MC0 a MC3 están dispuestas para los almacenamientos 0 a 3, respectivamente. Los datos son suministrados a las celdas de memoria MC0 a MC3 a través del enlace común de datos y las memorias intermedias instantáneas BF0 a BF3, respectivamente. Esto es, cuando los datos escritos de una página están acumulados en cada una de las memorias intermedias instantáneas BF0 a BF3 a través del enlace común de datos, los datos son transferidos simultáneamente desde las memorias intermedias instantáneas BF0 a BF3 a las celdas de memoria MC0 a MC3. Aunque la Figura 2 muestra un ejemplo en el que un paquete IC tiene cuatro almacenamientos, también se pueden usar cuatro memorias instantáneas de diferentes paquetes. Además, también se puede combinar una pluralidad de almacenamientos en un paquete.
La Figura 3 muestra una estructura más específica de la tarjeta de memoria 6 a la que se puede aplicar el invento. La tarjeta de memoria 6 está formada mediante la formación de un bloque de control 11 y la memoria instantánea 7 como un chip IC. La interfaz bidireccional en serie 5 entre la CPU 1 del aparato de procesamiento de datos y la tarjeta de memoria 6 comprende diez líneas. Cuatro líneas principales son una línea de reloj SCK para transmitir un reloj tras la transmisión de datos, una línea de estado SBS para transmitir un estado, una línea de datos D10 para transmitir datos, y una línea de interrupción INT. Dos líneas GND y dos líneas VCC están dispuestas como otras líneas de suministro de energía. Dos líneas Reserv son líneas no definidas.
La línea de reloj SCK es la línea para transmitir el reloj sincronizado con los datos. La línea de estado SBS es la línea para transmitir una señal indicadora del estado de la tarjeta de memoria 6. La línea de datos D10 es la línea para introducir y sacar una instrucción y datos de audio cifrados. La línea de interrupción INT es la línea para transmitir una señal de interrupción para solicitar una interrupción a la CPU 1 del aparato de procesamiento de datos desde la tarjeta de memoria 6. La señal de interrupción se genera cuando la tarjeta de memoria 6 está montada. Sin embargo, en la realización, como la señal de interrupción se transmite a través de la línea de datos DIO, la línea de interrupción INT está conectada a tierra y no se usa.
Una conversión serie/paralelo, conversión paralelo/serie, y agrupamiento de unidades de interfaz (en adelante, abreviado como un agrupamiento de unidades S/P, P/S, I/F) 12 en el bloque de control 11 está conectado con la interfaz 5. El bloque 12 S/P, P/S, I/F convierte los datos en serie recibidos del aparato de procesamiento de datos en datos en paralelo, los busca en al bloque de control 11, convierte los datos en paralelo del bloque de control 11 en los datos en serie, y los envía al aparato de procesamiento de datos.
En un formato por el que los datos son transmitidos a través de la línea de datos DIO, primeramente se transmite una instrucción y, después, se transmiten los datos. El bloque S/P, P/S, I/F 12 almacena la instrucción en un registro de instrucciones 13 y almacena los datos en una memoria intermedia de páginas 14 y en un registro de escritura 15. Se dispone un circuito 16 de codificación de corrección en asociación con el registro de escritura 15. El circuito 16 de codificación de corrección de errores forma un código de redundancia de un código de corrección de errores de los datos temporalmente almacenados en la memoria intermedia de páginas 14.
Los datos de salida del registro de instrucciones 13, de la memoria intermedia de páginas 14, del registro de escritura 15, y del circuito 15 de codificación de corrección de errores se suministran a una interfaz de memoria instantánea y un secuenciador (abreviado como una memoria I/F, secuenciador) 17. La memoria I/F, secuenciador 17 es una interfaz entre el bloque de control 11 y la memoria instantánea 7 y controla la transmisión y recepción de los datos entre ellos. Los datos se escriben en la memoria instantánea 7 a través de la memoria I/F, secuenciador 17.
Los datos leídos de la memoria instantánea 7 se suministran a la memoria intermedia de páginas 14, a un registrador de lectura 18, y a un circuito 19 de corrección de errores a través de la memoria I/F, secuenciador 17. El circuito de corrección de errores 19 corrige los errores de los datos almacenados en la memoria intermedia de páginas 14. Las salidas corregidas de errores de la memoria intermedia de páginas 14 y del registro de lectura 18 se suministran al bloque 12 S/P, P/S, I/F y se suministran a la CPU 1 del aparato de procesamiento de datos a través de la interfaz en serie 5.
El número de referencia 20 representa una ROM de configuración en cuya información de versión, información de atributos varios, y similares de la tarjeta de memoria 6 han sido almacenados. Un conmutador 21 para prevención de borrado por error que puede ser operado por el usuario si fuera necesario está dispuesto para la tarjeta de memoria 6. Cuando el conmutador 21 está en un estado de conexión de inhibición de borrado, incluso si se envía desde el lado del aparato de procesamiento una instrucción para ordenar el borrado de la memoria instantánea 7, se inhibe el borrado de la memoria instantánea 7. Además, el número de referencia 22 representa un oscilador para generar un reloj que sirve como una referencia para la temporización del proceso de la tarjeta de memoria 6.
A continuación se describirá con detalle la interfaz en serie entre el aparato de procesamiento de datos y la tarjeta de memoria 6 en la realización del invento. Cuando los datos son leídos de la tarjeta de memoria 6, desde el aparato de procesamiento de datos se transmite una instrucción de lectura a la tarjeta de memoria 6, y la tarjeta de memoria 6 recibe la instrucción de lectura. Después de la terminación de la transmisión de la instrucción, la tarjeta de memoria 6 ejecuta un proceso para leer los datos en la dirección designada por la instrucción de lectura recibida desde la memoria instantánea 7. Mientras se está ejecutando este proceso, se transmite una señal de ocupado (nivel alto) a través de la línea de datos DIO. Después de la terminación de la lectura de los datos de la memoria instantánea 7, se para la salida de la señal de ocupado, y comienza una salida de una señal de preparado (nivel bajo) que muestra la terminación de la preparación para enviar los datos desde la tarjeta de memoria 6 al aparato de procesamiento de datos.
Al recibir la señal de preparado de la tarjeta de memoria 6, el aparato de procesamiento de datos conoce un hecho de que el procesamiento que corresponde a la instrucción de lectura ha sido preparado. La tarjeta de memoria 6 envía los datos leídos de la memoria intermedia de páginas al aparato de procesamiento de datos a través de la línea de datos DIO. El estado en el que se ejecuta cada uno de los anteriores procesos es mostrado por un cambio de nivel de la línea de estado SBS.
Cuando los datos se escriben en la memoria instantánea 7 de la tarjeta de memoria, se transmite una instrucción de escritura desde el aparato de procesamiento de datos a la tarjeta de memoria 6 a través de la línea de datos DIO. Se transmite una dirección de escritura en asociación con la instrucción de escritura. A pesar de que las operaciones de escritura y de lectura de los datos se realizan sobre la base de unidad de sector en la memoria instantánea 7, el archivo es gestionado sobre la base de unidad de agrupamiento de unidades en el aparato de procesamiento de datos y las direcciones desde el aparato de procesamiento de datos tienen como base una unidad de agrupamiento de unidades. Posteriormente, el aparato de procesamiento de datos transmite los datos escritos a la tarjeta de memoria 6 a través de la línea de datos DIO. En la tarjeta de memoria 6, los datos escritos recibidos son acumulados en la memoria intermedia de páginas. Cuando la transmisión de los datos escritos ha terminado, la tarjeta de memoria 6 ejecuta un proceso para escribir los datos de escritura en la memoria instantánea 7. Durante el proceso de escritura se envía una señal de ocupado. Cuando el proceso de escritura de los datos escritos ha acabado en la tarjeta de memoria 6, se para la salida de la señal de ocupado, y se transmite la señal de preparado (nivel bajo) al aparato de procesamiento de datos.
En el caso de realización de la operación de escritura en paralelo a través de la interfaz en serie se transmiten una instrucción, una dirección, y datos para escribir en el almacenamiento 0 y, después de esto, en un estado en el que la señal ocupado está en el nivel alto, se transmiten secuencialmente una instrucción, una dirección, y datos para escribir en el almacenamiento 1, una instrucción, una dirección, y datos para escribir en el almacenamiento 2, y una instrucción, una dirección, y datos para escribir en el almacenamiento 3. Se transmiten de nuevo la instrucción, dirección, y datos para escribir en el almacenamiento 0. En este punto temporal, el proceso de escritura previo de los datos en el almacenamiento 0 ha sido terminado y la señal de ocupado está en el nivel bajo. La escritura en paralelo puede realizarse repitiendo tal operación. Las instrucciones, direcciones, y datos pueden ser transmitidos simultáneamente por un método de usar cuatro interfaces en serie en paralelo.
La anterior realización del invento se describirá con más detalle. La Figura 4 muestra una estructura de la dirección en la realización. Los espacios de dirección en la memoria son mostrados por 11 bits de A0, A1, ... y A10. A0 indica el LSB (último bit significativo) y A10 indica el MSB (bit más significativo). Los almacenamientos, teniendo cada uno una capacidad de 4 MB, son conmutados por el LSB (A00) y el segundo LSB (A1). Las direcciones de 9 bits de A2 a A10 son asignadas a los sectores y segmentos en los almacenamientos respectivos.
La Figura 5 es un diagrama para explicar un método de gestión de un archivo en el sistema de la Figura 1 que usa la tarjeta de memoria 6 como un medio de almacenamiento. En la Figura 5, el número de referencia 30 representa datos en un archivo de datos, por ejemplo, en un archivo de datos de audio comprimido. En cuanto a los datos de audio comprimidos, usualmente, se forma un archivo por cada pieza de música y el archivo es registrado en la memoria instantánea 7 en la tarjeta de memoria 6 sobre la base de una unidad de sector y es leído desde la memoria instantánea 7.
En el caso de registrar tales datos 30 en la memoria instantánea 7 en paralelo, como se muestra en la Figura 5, los sectores de escritura se seleccionan de una pluralidad de agrupamientos de unidades, de forma que los sectores están dispuestos de forma continua en cada agrupamiento de unidades después del proceso de escritura y los datos son escritos simultáneamente en los sectores seleccionados. Ahora, suponiendo que el tamaño de los datos 30 coincide con cuatro agrupamientos de unidades, los datos 30 se registran en los cuatro agrupamientos de unidades en la memoria instantánea 7.
Como se muestra en la Figura 5, los datos se registran de forma que los sectores están dispuestos en cada agrupamiento de unidades en cada almacenamiento en el orden original después de la escritura. Por ejemplo, en el caso en que los sectores numerados como 0, 1, 2, 3, ... en el orden original son escritos en los almacenamientos 0 a 3 en paralelo, los datos del Nº 0 son registrados en el sector de cabecera en el agrupamiento de unidades en el almacenamiento 0, los datos del Nº 16 son registrados en el sector de cabecera en el agrupamiento de unidades en el almacenamiento 1, los datos del Nº 32 son registrados en el sector de cabecera en el agrupamiento de unidades en el almacenamiento 2, y los datos del Nº 48 son registrados en el sector de cabecera en el agrupamiento de unidades en el almacenamiento 3, respectivamente.
Como se ha mencionado antes, cuando los datos están numerados en cada sector, cuatro unidades de datos de los números que tienen desviaciones del número que es igual al número de sectores del agrupamiento de unidades son convertidos en datos en paralelo y son escritos simultáneamente en cuatro almacenamientos. Así, en cada almacenamiento en la memoria instantánea 7, los datos están dispuestos en el orden original en el agrupamiento de unidades formado en el mismo almacenamiento de una forma similar a la de la memoria instantánea existente. Por lo tanto, se mantiene la compatibilidad con el formato de archivo de la memoria instantánea existente.
Los datos son leídos secuencialmente para cada agrupamiento de unidades de la memoria instantánea registrada como se ha mencionado anteriormente. Por ejemplo, los datos son leídos secuencialmente del sector inicial del agrupamiento de unidades en el almacenamiento 0 en la Figura 5. Posteriormente, los datos son leídos secuencialmente del sector inicial del agrupamiento de unidades en el almacenamiento 1. De esta forma, los datos son leídos secuencialmente del agrupamiento de unidades en el almacenamiento 2 y del agrupamiento de unidades en el almacenamiento 3. El orden de los datos leídos es el mismo que el orden original. La operación de borrado es realizada sobre una base de un agrupamiento de unidades construido en cada almacenamiento.
Como se ha mencionado antes, de acuerdo con la configuración de datos después de la escritura en paralelo en la realización, el agrupamiento de unidades es construido en el mismo almacenamiento de una forma similar a la memoria instantánea existente. Por lo tanto, se puede mantener la compatibilidad del formato del archivo con el de la memoria instantánea existente.
La Figura 6 muestra la operación de escritura en la realización. Los datos son primeramente transferidos desde el lado del ordenador principal a la memoria intermedia de páginas del tamaño de un sector. Además, los datos son transferidos desde la memoria intermedia de páginas a la memoria intermedia instantánea BF0 del almacenamiento 0. Se requiere el tiempo T para la transferencia. Para el próximo periodo ocupado de escritura, los datos son escritos desde la memoria intermedia instantánea BF0 en el almacenamiento 0. Después del primer periodo de transferencia T, los datos del siguiente sector son transferidos y escritos en el almacenamiento 1 en el periodo ocupado de escritura. Como la operación de escritura en los almacenamientos 0 a 3 es realizada en paralelo como se ha mencionado antes, se consigue que la velocidad de escritura sea mayor que la de la operación de escritura convencional mostrada en la Figura 15.
Al leerlo, como se muestra en la Figura 7, en un periodo ocupado de lectura, los datos son leídos de cada uno de los almacenamientos 0 a 3, y los datos leídos son transferidos a las memorias intermedias instantáneas BF0 a BF3 del tamaño del sector. En el siguiente tiempo T de transferencia, los datos son transferidos de la memoria intermedia instantánea BF0 a la memoria intermedia de páginas y, además, los datos son transferidos desde la memoria intermedia de páginas a lado del ordenador principal. Posteriormente, los datos son sacados secuencialmente de las memorias intermedias instantáneas BF1, BF2, y BF3 a las memorias intermedias de páginas, y los datos son transferidos de las memorias intermedias de páginas al lado del ordenador principal. Se consigue que la velocidad de lectura sea mayor que la del proceso de la operación de lectura convencional en la que las operaciones ocupadas de lectura sean realizadas secuencialmente (Figura 16).
La Figura 8 es un diagrama de flujos que muestra un flujo para procesos en caso de escritura de datos en los sectores lógicos continuos 0 a 3 pertenecientes a agrupamientos de unidades diferentes en un cierto segmento. En el primer paso SI, se forma una tabla de conversión lógica/física con respecto a un segmento como un objetivo para ser escrito. En el paso S2, el sector 0 es enviado desde el lado del ordenador principal a la memoria intermedia de páginas, y los datos en el sector 0 son transferidos de la memoria intermedia de páginas a la memoria intermedia instantánea. Se requiere el tiempo T para la transferencia. En el siguiente paso S3, en paralelo con el envío del sector 1, el sector 0 es escrito en el almacenamiento en la memoria instantánea en el paso S4.
En el paso S5, es enviado el sector 2. En el paso S6, el sector 1 es escrito en un almacenamiento en la memoria instantánea en paralelo. Posteriormente, se realizan de forma similar los procesos para el envío del sector 3 (paso S7), la escritura del sector 2 (paso S8), y la escritura del sector 3 (paso S9). De acuerdo con la realización del invento, no se produce la situación tal en la que los accesos están concentrados en un almacenamiento como en el aparato convencional, y los segmentos no están conmutados. Por lo tanto, como no hay necesidad de formar la tabla de conversión lógica/física, se puede conseguir una alta velocidad de procesamiento.
A continuación se describe un ejemplo de un método de conmutación de almacenamiento al tiempo de realización de la operación de escritura en paralelo, como se ha mencionado anteriormente, y de lectura de los datos escritos. La Figura 9 muestra una estructura para suministrar direcciones a cuatro almacenamientos en la realización. La Figura 10 muestra las direcciones físicas en la memoria instantánea de 4 MB x 4 = 16 MB.
Como se ha descrito con referencia a la Figura 4, las direcciones físicas están expresadas por 11 bits de A0, A1, ..., y A10. A0 indica el LSB (último bit significativo) y A10 muestra el MSB (bit más significativo).
En la realización del invento cuando las direcciones formadas A0 a A10 de 11 bits son enviadas a la memoria instantánea las direcciones A2 a A10 son suministradas a la memoria instantánea como direcciones para especificar las direcciones de los sectores y segmentos. Dos bits inferiores a A0 y A1 son suministrados a la memoria instantánea como direcciones para especificar la conmutación de almacenamiento. Esto es, como se muestra en la Figura 9, las direcciones A2 a A10 de nueve bits en el lado superior son enviadas en común a los cuatro almacenamientos (0 a 3). Las direcciones A0 y A1 de dos bits en el lado inferior son suministradas al decodificador 40 de 2-a-4. Las señales de selección CS0, CS1, CS2, y CS3 para seleccionar cada almacenamiento son generadas a partir del decodificador 40. Cuando (A1, A0) = 00 la señal de selección CS0 para seleccionar el almacenamiento 0 es generada a partir del decodificador 40. Cuando (A1, A0) = 01, (A1, A0) = 10, o (A1, A0) = 11, la señal de selección CS1, CS2, o CS3 para seleccionar el almacenamiento 1, almacenamiento 2, o almacenamiento 3 es generada a partir del decodificador 40, respectivamente. En el ejemplo de construcción de la Figura 3 el decodificador 40 es provisto en la memoria I/F, secuenciador 17.
En el caso de realizar la conmutación de almacenamiento como se ha mencionado antes, un cambio de dirección al tiempo que la dirección física es incrementada a partir de la dirección, en la que todos los 11 bits son iguales a 0, a la dirección en la que todos los 11 bits son iguales a 1, es mostrado con flechas en la Figura 10. Esto es, el cambio de dirección comienza a partir del agrupamiento de unidades inicial del almacenamiento 0. Posteriormente, se designa el agrupamiento de unidades inicial del almacenamiento 1. Cuando cambia la dirección al agrupamiento de unidades de cabecera del almacenamiento 3 a través del agrupamiento de unidades de cabecera del almacenamiento 2, la dirección física del agrupamiento de unidades cambia de forma que el agrupamiento de unidades es desplazado al segundo agrupamiento de unidades del almacenamiento 0.
La Figura 11 muestra una configuración de los segmentos y de las direcciones lógicas de los agrupamientos de unidades en la realización del invento. Como se comprenderá a partir de la configuración de las direcciones lógicas de los agrupamientos de unidades en la Figura 11, 512 agrupamientos de unidades incluidos en un segmento están constituidos por 128 agrupamientos de unidades incluidos en cada uno de los cuatro almacenamientos. La tabla de conversión lógica/física de direcciones está formada por cada segmento. Por lo tanto, si no se ha cambiado ningún segmento, la tabla de conversión lógica/física de direcciones a la que hay que hacer referencia o actualizar no ha sido cambiada, de forma que se puede evitar un deterioro de la eficiencia de la lectura debido al acceso a la tabla o a la actualización de la tabla. Los datos pueden ser escritos simultáneamente en las direcciones lógicas continuas de los agrupamientos de unidades, por ejemplo, 0 x 0004 a 0 x 0007.
Cuando las direcciones lógicas de los agrupamientos de unidades son discontinuas, como 0 x 0000, 0 x 0200, 0 x 0400, y 0 x 0600, como esas direcciones existen en un almacenamiento, los datos no pueden ser escritos simultáneamente. Sin embargo, como es muy baja la probabilidad de que el proceso para escribir los sectores lógicos continuos en tales direcciones de agrupamientos de unidades discontinuas, no se producirá un gran problema.
A pesar de que la realización ha sido descrita anteriormente con respecto a la memoria instantánea de 4 MB en la que un sector consta de 512 B, un agrupamiento de unidades consta de 8 kilooctetos, y un almacenamiento consta de 512 agrupamientos de unidades, esos valores se muestran como un ejemplo y el invento también puede ase aplicado a memorias instantáneas de otros valores numéricos. Por ejemplo, la capacidad de un agrupamiento de unidades puede fijarse en 16 kB. El invento puede también ser aplicado a una memoria instantánea de tal forma que una capacidad de un almacenamiento sea igual a 8 MB (1.024 agrupamientos de unidades x 8 kB), 16 MB (1.024 agrupamientos de unidades x 16 kB), 32 MB (2.048 agrupamientos de unidades x 16 kB), 64 MB (4.096 agrupamientos de unidades x 16 kB), o similares.
De acuerdo con el invento, como cada agrupamiento de unidades no está distribuido en una pluralidad de almacenamientos, y el registro en paralelo se realiza de tal forma que los sectores están continuamente dispuestos en cada agrupamiento de unidades, se mejora la eficiencia del proceso de escritura, y se puede mantener la compatibilidad del formato del archivo con el de la memoria instantánea existente.

Claims (5)

1. Un sistema de registro de datos que incluye un aparato de memoria desmontable y un aparato de registro de datos operable para escribir datos en el aparato de memoria desmontable, incluyendo el aparato de memoria desmontable al menos una memoria permanente (7) como un medio de registro, comprendiendo al menos la memoria permanente (7) una pluralidad de unidades de almacenamiento (MC0, MC1, MC2, MC3), comprendiendo cada unidad de almacenamiento (MC0, MC1, MC2, MC3) un número predeterminado de sectores, siendo capaz cada uno de los sectores de almacenar una cantidad predeterminada de datos, comprendiendo el aparato de registro de datos medios que designan direcciones (1, 2) operables
para recibir una pluralidad de segmentos de datos, proporcionando cada segmento de datos una cantidad predeterminada de los datos, comprendiendo los datos una pluralidad de agrupamientos de unidades de datos, comprendiendo cada agrupamiento de unidades una cantidad de datos correspondientes a un número predeterminado de los sectores de la memoria permanente, y
para generar una dirección para cada uno de una pluralidad de sectores en los que están divididos los datos que van a ser escritos en el aparato de memoria desmontable, y
medios de registro (1, 2) operables para proporcionar cada una de las direcciones generadas por el generador de direcciones juntamente con uno de los sectores de los datos para ser escritos en uno de los sectores de la memoria permanente identificados por la dirección, en los que los medios de designación de dirección están dispuestos para generar las direcciones al efecto de que los sectores de los agrupamientos de unidades sean escritos en sectores continuos de las unidades de almacenamiento, estando dividido cada uno de los segmentos de los datos entre cada una de las unidades de almacenamiento, y los medios de registro son operables para escribir en paralelo los sectores de los datos de los agrupamientos de unidades respectivos en cada una de las unidades de almacenamiento,
caracterizado porque
las direcciones generadas por los medios de designación de dirección comprenden un campo de indicación de almacenamiento que representa la unidad de almacenamiento de la pluralidad de unidades de almacenamiento en las que el sector va a ser escrito, un campo de indicación de segmento que representa cuál de la pluralidad de segmentos el sector de datos es derivado, y un campo de indicación de sector que identifica el sector de la unidad de almacenamiento en la que el sector de datos del agrupamiento de unidades va a ser escrito,
el aparato de almacenamiento desmontable incluye para cada una de las unidades de almacenamiento (MC0, MC1, MC2, MC3) una memoria intermedia instantánea (BF0, BF1, BF2, BF3), y
los medios de registro (1, 2) son operables para transferir un sector de uno primero de los agrupamientos de unidades de un segmento a la memoria intermedia instantánea (BF0, BF1, BF2, BF3) de una primera de las unidades de almacenamiento (MC0, MC1, MC2, MC3), y para transferir un sector de un segundo agrupamiento de unidades del segmento a la memoria intermedia instantánea (BF0, BF1, BF2, BF3) de una segunda de las unidades de almacenamiento (MC0, MC1, MC2, MC3), mientras que los datos del sector de uno primero de los agrupamientos de unidades está siendo escrito en la primera de las unidades de almacenamiento (MC0, MC1, MC2, MC3).
2. Un sistema de registro de datos como el reivindicado en la Reivindicación 1, en el que los medios de designación de dirección (1, 2) son operables para generar una tabla de conversión de dirección lógica/física para cada segmento y para almacenar la tabla de conversión de dirección lógica/física para usarla de nuevo en la escritura de los datos en la memoria desmontable.
3. Un aparato de memoria desmontable para uso con el aparato de registro de datos de acuerdo con la Reivindicación 1 ó 2, incluyendo el aparato registrador de datos desmontable
al menos una memoria permanente (7) como un medio de registro, comprendiendo la memoria permanente al menos una pluralidad de unidades de almacenamiento, comprendiendo cada unidad de almacenamiento un número predeterminado de sectores, siendo cada sector capaz de almacenar una cantidad de datos predeterminada, y
para cada una de la pluralidad de unidades de almacenamiento, una memoria intermedia instantánea, en la que los medios de registro son operables para transferir un sector de uno primero de los agrupamientos de unidades de un segmento a la memoria intermedia instantánea de una primera de las unidades de almacenamiento, y para transferir un sector de un segundo agrupamiento de unidades del segmento a la memoria instantánea de una segunda de las unidades de almacenamiento, mientras que los datos del sector de uno primero de los agrupamientos de unidades está siendo escrito por la unidad de almacenamiento desmontable en la primera de las unidades de almacenamiento.
4. Un método de registro de datos en un aparato de memoria desmontable, incluyendo el aparato de memoria desmontable al menos una memoria permanente (7) como un medio de registro, comprendiendo la memoria permanente al menos una pluralidad de unidades de almacenamiento (MC0, MC1, MC2, MC3), comprendiendo cada unidad de almacenamiento un número predeterminado de sectores (MC0, MC1, MC2, MC3), siendo cada sector capaz de almacenar un número predeterminado de datos, comprendiendo el método
recibir una pluralidad de segmentos de datos, proporcionando cada segmento de datos una cantidad predeterminada de datos, comprendiendo los datos una pluralidad de agrupamientos de unidades de datos, comprendiendo cada agrupamiento de unidades una cantidad de datos correspondiente a un número predeterminado de los sectores de la memoria permanente,
generar una dirección, para cada uno de una pluralidad de sectores, en los que los datos que van a ser escritos están divididos en el aparato de memoria desmontable,
proporcionar cada una de las direcciones generadas por el generador de direcciones conjuntamente con uno de los sectores de los datos al aparato de memoria desmontable para escribir el sector de los datos en uno de los sectores de la memoria permanente identificada por la dirección, en el que la generación de las direcciones incluye
generar las direcciones al efecto de que los sectores de los agrupamientos de unidades sean escritos en sectores continuos de las unidades de almacenamiento, estando dividido cada uno de los segmentos de los datos entre cada una de las unidades de almacenamiento, y
escribir los sectores de los datos de los agrupamientos de unidades respectivos en cada una de las unidades de almacenamiento en paralelo,
caracterizado porque
la dirección generada para cada uno de la pluralidad de sectores comprende un campo de indicación de almacenamiento que representa la unidad de almacenamiento de la pluralidad de unidades de almacenamiento del sector que va a ser escrito, un campo de indicación de segmento que representa cuál del al menos un segmento es derivado el sector de datos, y un campo de indicación del sector que identifica el sector de la unidad de almacenamiento en la que está el sector de datos que va a ser escrito, y
el aparato de almacenamiento desmontable para cada unidad de almacenamiento incluye una memoria intermedia instantánea, y la escritura de los sectores de los datos para los agrupamientos de unidades respectivos, en los que cada una de las unidades de almacenamiento incluye
transferir un sector de uno primero de los agrupamientos de unidades de un segmento a la memoria intermedia instantánea de una primera de las unidades de almacenamiento, y
transferir un sector de un segundo agrupamiento de unidades del segmento a la memoria instantánea de un segundo agrupamiento de unidades de almacenamiento, mientras que los datos del sector de uno primero de los agrupamientos de unidades está siendo escrito en la primera de las unidades de almacenamiento.
5. Un método como el reivindicado en la Reivindicación 4, en el que la generación de las direcciones incluye generar una tabla de conversión lógica/física de dirección para ser usada de nuevo en la escritura de datos en la memoria desmontable.
ES00949931T 1999-07-28 2000-07-28 Sistema de registro, dispositivo de registro de datos, dispositivo de memoria, y metodo de registro de datos. Expired - Lifetime ES2293916T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21408899 1999-07-28
JP11-214088 1999-07-28

Publications (1)

Publication Number Publication Date
ES2293916T3 true ES2293916T3 (es) 2008-04-01

Family

ID=16650039

Family Applications (1)

Application Number Title Priority Date Filing Date
ES00949931T Expired - Lifetime ES2293916T3 (es) 1999-07-28 2000-07-28 Sistema de registro, dispositivo de registro de datos, dispositivo de memoria, y metodo de registro de datos.

Country Status (7)

Country Link
US (2) US6388908B1 (es)
EP (1) EP1189139B1 (es)
KR (1) KR100618298B1 (es)
CN (1) CN100347684C (es)
DE (1) DE60037417D1 (es)
ES (1) ES2293916T3 (es)
WO (1) WO2001008015A1 (es)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100544175B1 (ko) * 1999-05-08 2006-01-23 삼성전자주식회사 링킹 타입 정보를 저장하는 기록 매체와 결함 영역 처리 방법
EP1134662A4 (en) * 1999-07-28 2007-05-09 Sony Corp RECORDING SYSTEM, DATA RECEIVING DEVICE, MEMORY DEVICE AND DATA ACQUISITION METHOD
TW539950B (en) * 2000-12-28 2003-07-01 Sony Corp Data recording device and data write method for flash memory
US7039780B2 (en) * 2001-06-05 2006-05-02 Hewlett-Packard Development Company, L.P. Digital camera memory system
US6760805B2 (en) * 2001-09-05 2004-07-06 M-Systems Flash Disk Pioneers Ltd. Flash management system for large page size
TW200302966A (en) * 2002-01-29 2003-08-16 Matsushita Electric Ind Co Ltd Memory device, data processing method and data processing program
JP2003233993A (ja) * 2002-02-08 2003-08-22 Matsushita Electric Ind Co Ltd 不揮発性記憶装置の書き換え方法
US6871257B2 (en) 2002-02-22 2005-03-22 Sandisk Corporation Pipelined parallel programming operation in a non-volatile memory system
KR100463199B1 (ko) * 2002-03-04 2004-12-23 삼성전자주식회사 플렉서블 리던던시 스킴을 갖는 반도체 메모리 장치
US6766425B2 (en) * 2002-05-16 2004-07-20 Delphi Technologies, Inc. Calibration method implementing segmented flash memory and RAM overlay
JP4009840B2 (ja) * 2002-06-27 2007-11-21 ソニー株式会社 情報処理装置、情報処理方法および情報処理プログラム
US6891694B2 (en) * 2002-08-23 2005-05-10 Hitachi Global Storage Technologies Netherlands B.V. Method for writing streaming audiovisual data to a disk drive
US20040054846A1 (en) * 2002-09-16 2004-03-18 Wen-Tsung Liu Backup device with flash memory drive embedded
EP1605694A4 (en) * 2003-03-12 2010-06-09 Panasonic Corp CAMERA CARD AND MEDIA FOR DATA COLLECTION
US7774557B2 (en) * 2003-07-29 2010-08-10 Hewlett-Packard Development Company, L.P. Storage access system and method for image forming device
US8195328B2 (en) * 2003-09-19 2012-06-05 Vesta Medical, Llc Combination disposal and dispensing apparatus and method
US20050251617A1 (en) * 2004-05-07 2005-11-10 Sinclair Alan W Hybrid non-volatile memory system
US8504798B2 (en) 2003-12-30 2013-08-06 Sandisk Technologies Inc. Management of non-volatile memory systems having large erase blocks
US7631138B2 (en) 2003-12-30 2009-12-08 Sandisk Corporation Adaptive mode switching of flash memory address mapping based on host usage characteristics
US7490283B2 (en) 2004-05-13 2009-02-10 Sandisk Corporation Pipelined data relocation and improved chip architectures
TW200539110A (en) * 2004-05-21 2005-12-01 Lite On It Corp Recording method with processing units and apparatus using the same
JP4157501B2 (ja) * 2004-06-30 2008-10-01 株式会社東芝 記憶装置
US7231545B2 (en) * 2004-08-05 2007-06-12 International Business Machines Corporation Apparatus and method to convert data from a first sector format to a second sector format
US7120051B2 (en) * 2004-12-14 2006-10-10 Sandisk Corporation Pipelined programming of non-volatile memories using early data
US7420847B2 (en) * 2004-12-14 2008-09-02 Sandisk Corporation Multi-state memory having data recovery after program fail
US7412560B2 (en) 2004-12-16 2008-08-12 Sandisk Corporation Non-volatile memory and method with multi-stream updating
US7849381B2 (en) * 2004-12-21 2010-12-07 Sandisk Corporation Method for copying data in reprogrammable non-volatile memory
US7409473B2 (en) 2004-12-21 2008-08-05 Sandisk Corporation Off-chip data relocation
US7212440B2 (en) * 2004-12-30 2007-05-01 Sandisk Corporation On-chip data grouping and alignment
US7706183B2 (en) * 2005-07-27 2010-04-27 Spansion Llc Read mode for flash memory
US7509471B2 (en) * 2005-10-27 2009-03-24 Sandisk Corporation Methods for adaptively handling data writes in non-volatile memories
US7631162B2 (en) 2005-10-27 2009-12-08 Sandisck Corporation Non-volatile memory with adaptive handling of data writes
JP4804479B2 (ja) * 2005-12-13 2011-11-02 スパンション エルエルシー 半導体装置およびその制御方法
US7423915B2 (en) * 2006-01-17 2008-09-09 Spansion Llc Random cache read using a double memory
WO2007132457A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
US8050086B2 (en) * 2006-05-12 2011-11-01 Anobit Technologies Ltd. Distortion estimation and cancellation in memory devices
WO2007132452A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Reducing programming error in memory devices
WO2007132456A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
US8060806B2 (en) * 2006-08-27 2011-11-15 Anobit Technologies Ltd. Estimation of non-linear distortion in memory devices
US7821826B2 (en) * 2006-10-30 2010-10-26 Anobit Technologies, Ltd. Memory cell readout using successive approximation
WO2008053472A2 (en) * 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7924648B2 (en) * 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
WO2008068747A2 (en) 2006-12-03 2008-06-12 Anobit Technologies Ltd. Automatic defect management in memory devices
US7706182B2 (en) * 2006-12-03 2010-04-27 Anobit Technologies Ltd. Adaptive programming of analog memory cells using statistical characteristics
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US7751240B2 (en) * 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
KR100877609B1 (ko) * 2007-01-29 2009-01-09 삼성전자주식회사 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법
US8369141B2 (en) * 2007-03-12 2013-02-05 Apple Inc. Adaptive estimation of memory cell read thresholds
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
WO2008139441A2 (en) 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) * 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) * 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US7773413B2 (en) * 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8527819B2 (en) * 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
KR101509836B1 (ko) * 2007-11-13 2015-04-06 애플 인크. 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) * 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8085586B2 (en) * 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) * 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8208304B2 (en) * 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8174857B1 (en) 2008-12-31 2012-05-08 Anobit Technologies Ltd. Efficient readout schemes for analog memory cell devices using multiple read threshold sets
US8248831B2 (en) * 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8832354B2 (en) * 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
US8843692B2 (en) * 2010-04-27 2014-09-23 Conversant Intellectual Property Management Inc. System of interconnected nonvolatile memories having automatic status packet
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8645794B1 (en) 2010-07-31 2014-02-04 Apple Inc. Data storage in analog memory cells using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
WO2012048444A1 (en) * 2010-10-14 2012-04-19 Freescale Semiconductor, Inc. Are Memory controller and method for accessing a plurality of non-volatile memory arrays
CN102622412A (zh) * 2011-11-28 2012-08-01 中兴通讯股份有限公司 一种分布式文件***中的并发写入方法及装置
JP2014085922A (ja) * 2012-10-25 2014-05-12 Sony Corp 情報処理装置および方法、並びにプログラム
US9230689B2 (en) 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9978456B2 (en) 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
US9349479B1 (en) 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
US9449700B2 (en) 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
US9653154B2 (en) 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories
US10796755B2 (en) * 2018-04-19 2020-10-06 Micron Technology, Inc. Permutation coding for improved memory cell operations
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291584A (en) * 1991-07-23 1994-03-01 Nexcom Technology, Inc. Methods and apparatus for hard disk emulation
TW212840B (en) * 1992-04-22 1993-09-11 Ibm Multi-bit vector for page aging
JP3328321B2 (ja) * 1992-06-22 2002-09-24 株式会社日立製作所 半導体記憶装置
JP3105092B2 (ja) 1992-10-06 2000-10-30 株式会社東芝 半導体メモリ装置
WO1998043248A1 (en) * 1997-03-21 1998-10-01 Canal+ Societe Anonyme Computer memory organization
JPH11203191A (ja) * 1997-11-13 1999-07-30 Seiko Epson Corp 不揮発性記憶装置、不揮発性記憶装置の制御方法、および、不揮発性記憶装置を制御するプログラムを記録した情報記録媒体
MY122279A (en) * 1999-03-03 2006-04-29 Sony Corp Nonvolatile memory and nonvolatile memory reproducing apparatus

Also Published As

Publication number Publication date
EP1189139A4 (en) 2006-05-10
CN1320242A (zh) 2001-10-31
KR20010079944A (ko) 2001-08-22
US6388908B1 (en) 2002-05-14
CN100347684C (zh) 2007-11-07
US20020110014A1 (en) 2002-08-15
EP1189139B1 (en) 2007-12-12
KR100618298B1 (ko) 2006-09-01
US6525952B2 (en) 2003-02-25
EP1189139A1 (en) 2002-03-20
WO2001008015A1 (fr) 2001-02-01
DE60037417D1 (de) 2008-01-24

Similar Documents

Publication Publication Date Title
ES2293916T3 (es) Sistema de registro, dispositivo de registro de datos, dispositivo de memoria, y metodo de registro de datos.
US6965963B1 (en) Continuous arrangement of data clusters across multiple storages
JP3792259B2 (ja) 複数のデバイスへ同時書き込み操作を行うことにより高まるフラッシュメモリデバイスにおけるメモリ性能
US6427186B1 (en) Memory, interface system and method for mapping logical block numbers to physical sector numbers in a flash memory, using a master index table and a table of physical sector numbers
US8037232B2 (en) Data protection method for power failure and controller using the same
US6145051A (en) Moving sectors within a block of information in a flash memory mass storage architecture
US20190303299A1 (en) Control unit for data storage system and method for updating logical-to-physical mapping table
JPWO2002054247A1 (ja) データ記録装置及びフラッシュメモリに対するデータ書き込み方法
WO2007000862A1 (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法
JP5166118B2 (ja) 半導体メモリの制御方法
US20110320910A1 (en) Storage management method and storage system
JP2012058770A (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
US6904492B2 (en) Write-once memory device including non-volatile memory for temporary storage
JPWO2007105688A1 (ja) メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム
US10824368B2 (en) Data storing method, memory control circuit unit and memory storage device
JP2012068765A (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP2000285688A (ja) 不揮発性半導体記憶装置
JP2004326523A (ja) 書き換え可能な不揮発性メモリを備えた記憶装置及び記憶装置用不揮発性メモリの制御方法
JP2012068764A (ja) メモリコントローラ及びメモリコントローラを備える不揮発性メモリシステム、並びに不揮発性メモリの制御方法
JP2004341989A (ja) メモリカードパックとメモリカード
JPH0756780A (ja) メモリカード装置
JP2012037971A (ja) メモリコントローラ及びメモリコントローラを備える不揮発性メモリシステム、並びに不揮発性メモリの制御方法
JPH11134880A (ja) メモリ制御装置およびメモリ制御方法