EP1456880A2 - Elektronisches bauteil und verfahren zu seiner herstellung - Google Patents
Elektronisches bauteil und verfahren zu seiner herstellungInfo
- Publication number
- EP1456880A2 EP1456880A2 EP02791626A EP02791626A EP1456880A2 EP 1456880 A2 EP1456880 A2 EP 1456880A2 EP 02791626 A EP02791626 A EP 02791626A EP 02791626 A EP02791626 A EP 02791626A EP 1456880 A2 EP1456880 A2 EP 1456880A2
- Authority
- EP
- European Patent Office
- Prior art keywords
- plastic housing
- layer
- compound
- printing
- system carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 150000001875 compounds Chemical class 0.000 claims description 40
- 238000007639 printing Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 26
- 239000000203 mixture Substances 0.000 claims description 17
- 238000005086 pumping Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000003860 storage Methods 0.000 claims description 3
- 238000009423 ventilation Methods 0.000 claims description 3
- KGNDCEVUMONOKF-UGPLYTSKSA-N benzyl n-[(2r)-1-[(2s,4r)-2-[[(2s)-6-amino-1-(1,3-benzoxazol-2-yl)-1,1-dihydroxyhexan-2-yl]carbamoyl]-4-[(4-methylphenyl)methoxy]pyrrolidin-1-yl]-1-oxo-4-phenylbutan-2-yl]carbamate Chemical compound C1=CC(C)=CC=C1CO[C@H]1CN(C(=O)[C@@H](CCC=2C=CC=CC=2)NC(=O)OCC=2C=CC=CC=2)[C@H](C(=O)N[C@@H](CCCCN)C(O)(O)C=2OC3=CC=CC=C3N=2)C1 KGNDCEVUMONOKF-UGPLYTSKSA-N 0.000 description 15
- 229940125833 compound 23 Drugs 0.000 description 14
- 238000007872 degassing Methods 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 10
- 239000000969 carrier Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001746 injection moulding Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- AOSZTAHDEDLTLQ-AZKQZHLXSA-N (1S,2S,4R,8S,9S,11S,12R,13S,19S)-6-[(3-chlorophenyl)methyl]-12,19-difluoro-11-hydroxy-8-(2-hydroxyacetyl)-9,13-dimethyl-6-azapentacyclo[10.8.0.02,9.04,8.013,18]icosa-14,17-dien-16-one Chemical compound C([C@@H]1C[C@H]2[C@H]3[C@]([C@]4(C=CC(=O)C=C4[C@@H](F)C3)C)(F)[C@@H](O)C[C@@]2([C@@]1(C1)C(=O)CO)C)N1CC1=CC=CC(Cl)=C1 AOSZTAHDEDLTLQ-AZKQZHLXSA-N 0.000 description 2
- 229940126657 Compound 17 Drugs 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011324 bead Substances 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000009849 vacuum degassing Methods 0.000 description 1
- 238000013022 venting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Definitions
- the invention relates to an electronic component with a semiconductor chip and a rewiring plate with a plastic housing and method for their production according to the type of the independent claims.
- a plastic housing compound as is known from US Pat. No. 6,048,755.
- the application of such a plastic housing compound is carried out, for example, by a high-pressure injection molding process, in which it is excluded by the high pressure that air bubbles can nestle in the plastic housing.
- high pressure is not used, vacuum systems are required to print the plastic housing compound onto a system carrier, in which individual electronic components or a system carrier with several electronic components are printed with a plastic housing compound. In the case of vacuum printing, air inclusions are thus avoided, since the whole is carried out with the exclusion of air in a vacuum.
- a vacuum printing system suitable for vacuum printing for enveloping a semiconductor chip or a plurality of semiconductor chips with a plastic housing compound is extremely costly and time-consuming since the entire printing system has to be accommodated in a vacuum unit and the printing process must take place in a vacuum chamber.
- a high-pressure press system for applying a plastic housing high-pressure-resistant molded parts are again to be produced, some of which are Injection molding pressure of over 150 bar must withstand, which is also costly.
- the object of the invention is to provide an electronic component and a method for its production, in which semiconductor chips with their rewiring plates can be packaged in a plastic housing compound without bubbles.
- the electronic component has a plastic housing, which in turn has two plastic housing masses arranged one on top of the other.
- One of these plastic housing compositions has a first layer which is uneven with respect to the outer sides of the plastic housing and which completely surrounds the edge regions of the semiconductor chip and partially covers the rear side of the semiconductor chip.
- the electronic component has a second layer of plastic housing compound, which forms smooth upper sides for the outer sides of the plastic housing.
- This two-layer plastic housing has the advantage that it can be manufactured using simple stencil printing technology under normal clean room conditions.
- the first and the second layer made of a plastic housing composition differ in that after the first layer has been printed on, it has undergone a degassing step and is therefore virtually free of air bubbles.
- the degassing process results in the surface of the first layer being uneven in relation to the outer sides of the plastic housing, since in the molten state the surface is sharp when printed Bubbles of edges and narrow gaps enclosed.
- the unevenness of the surface of the first layer is not so great that a further degassing step would be required when printing the second layer from a plastic housing compound onto the first layer, so that the printed flat or smooth upper side as the outside of the second layer without degassing Plastic housing can be accepted.
- Such a degassing system can comprise a vacuum chamber, from which only the air pressure can be pumped out, which can take place simultaneously for many components and also for several substrate carriers with several components. It has been found that the first layer of plastic housing compound can be degassed with a simple backing pressure of less than 50 mbar, so that the frequency and size of air bubbles in the first plastic layer despite the relatively steep edges on the edges of the individual semiconductor chips and despite in the column can be reduced between the semiconductor chips of a leadframe.
- the first layer of plastic housing composition has an uneven surface with respect to the outer sides of the electronic component, this unevenness is compensated for by the second layer of plastic housing composition, so that only an uneven boundary phase between both plastic housing masses occurs within the plastic housing, but does not appear to the outside.
- This uneven boundary phase therefore does not change the pleasing appearance of the electronic component and can only be demonstrated by means of corresponding sectional images in the plastic housing compound.
- the first layer and the second layer are interlocked with one another via the uneven outer surface of the first layer, which forms an uneven boundary phase between the layers.
- This interlocking can take place in that, after the first layer has been degassed, the second layer is applied to the first layer, which has not yet been completely crosslinked and cured. At the same time, it is thus possible for the crosslinking to take place beyond the border phase and thus to intensively anchor the two layers.
- the electronic component has a bond channel opening in the rewiring plate.
- This bond channel opening is filled with a plastic covering compound to protect bond connections.
- This plastic masking compound can also be applied by stencil printing, which, however, is carried out separately from the manufacture of the housing on the underside of the electronic component, since the bonding channels are arranged in the rewiring plate on the side opposite the plastic housing, namely the active top side 27 of the semiconductor chip.
- the semiconductor chips carried out in corresponding component positions.
- the semiconductor chips are already attached to the system carrier via a double-adhesive film and in the All component connections have already been made in the bond channel of each component position.
- the bond channel is already protected by a plastic cover.
- the entire system carrier can then be covered with a plurality of semiconductor chips with a plastic housing compound on the rear sides of the semiconductor chips and at the same time the gaps between the semiconductor chips can be filled in as edge protection.
- a first layer of viscous plastic housing compound is printed on the system carrier in order to fill up spaces between the semiconductor chips and to partially cover the rear sides of the semiconductor chips with the plastic housing compound. After this printing, a degassing process is carried out in that the system carrier with the first layer of plastic housing compound is stored in a vacuum chamber by pumping out the vacuum chamber.
- a second layer of viscous plastic housing composition is printed onto the first layer of plastic housing composition.
- the upper side of the first layer forms a relatively uneven outer surface 12, the second layer can nevertheless be applied to the rear sides of the semiconductor chips without inclusions of air bubbles and without degassing.
- the first and second layers of viscous plastic housing compound are imprinted in an exemplary embodiment of the method using stencil printing technology.
- stencil printing technique a stencil is placed over the system carrier and a caterpillar made of viscous plastic housing compound is spread over the opening with a spatula. pressed against the template.
- a pressure is exerted on the spatula when the stencil is painted or squeegee, but this pressure does not correspond in any way to the high pressure during injection molding or is comparable with this in relation to the load on the system carrier.
- the ventilation and pumping can preferably take place several times in succession during the storage of the first layer in the vacuum chamber before the second layer of plastic housing compound is printed on outside the vacuum chamber.
- the method thus has the advantage that any desired number of prepared system carriers with first layers made of a plastic housing compound can be stored within the vacuum chamber, and thus a large number of electronic components can be outgassed with a first layer that is free of air bubbles. By venting the system several times, the degassed air can be rinsed off and pumped out several times.
- the second layer of plastic housing composition is applied using the same printing stencil as the first layer of plastic housing composition. This means that the cost of stencils is extremely low and the reuse of the stencils for other system carriers for applying plastic housing compound to several electronic components is guaranteed.
- a vacuum printer is required to create a plastic housing compound free of air bubbles on the electronic component. Furthermore, in contrast to vacuum printing, the time in which the vacuum is built up and broken down does not enter into the process time, that is to say the production time for units per hour is more favorable in the component and method according to the invention, namely by almost 50% than in the vacuum printer.
- FIG. 1 shows a schematic cross section through an electronic component of a first embodiment of the invention
- FIG. 2 shows a schematic diagram of a device for printing a viscous plastic housing compound between and on several semiconductor chips of a system carrier
- FIG. 3 shows a flow diagram in four stages of a method for producing a plastic housing for the electronic component.
- FIG. 1 shows a schematic cross section through an electronic component 1 of an embodiment of the invention.
- the reference symbol 2 denotes the semiconductor chip.
- the reference numeral 3 denotes a rewiring plate, the top surface 33 of which has a double-sided adhesive film 26 the active top 27 of the semiconductor chip 2 is connected.
- the reference numeral 4 denotes a plastic housing, which is arranged on the upper side 33 of the rewiring plate three and envelops a rear side 10 and edge regions 8 and 9 of the semiconductor chip 2.
- the rewiring plate 3 is constructed in multiple layers and has a solder stop layer 28 on its underside, which protects a structured metal layer 29 with rewiring lines 19.
- the solder stop layer on the underside of the rewiring plate 3 leaves only external contact surfaces 30,. which solder balls 31 are arranged, free of the coating.
- the rewiring plate 3 shown in FIG. 1 of an individual electronic component 1 is part of a system carrier 20 for several electronic components 1, which in turn has
- the solder stop layer on the underside 21 of the system carrier 20 and the structured metal layer 29 are arranged on an insulating core plate 32 of the rewiring plate 3 or the system carrier 20.
- this core plate also has a solder stop layer 28 on its upper side opposite the metal layer.
- the effect of the different expansion coefficients between the solder stop layer 28 on the underside and the core plate 32 and the core plate 32 itself is compensated and compensated for.
- the rewiring plate 3 or the system carrier 20 thus forms a laminate of four layers.
- the symmetrical structure of a system carrier prevents it from being delivered warped or from subsequent process steps forming warps that result in unusable and non-functional electronic components 1.
- the electronic component 1 has rows of solder balls 31.
- a bond channel opening 14 is arranged in the center of the rewiring plate 3, which opens a bond channel 15 for attaching bond connections 16 between contact surfaces 34 on the top side 27 of the semiconductor chip and the rewiring lines 19 on the underside of the rewiring plate 3.
- the sensitive bond connections 16 on the underside of the rewiring plate 3 and the upper side 27 of the semiconductor chip 2 are protected by filling with a plastic covering compound 17.
- the rewiring plate 3 is connected to a larger system carrier 20 with several components 1.
- This system carrier 20 has a plurality of component positions 18, in each of which a bond channel 15 and a semiconductor chip 2 are arranged.
- the bond channels 15 of the system carrier 20 can be printed simultaneously and in parallel with a plastic covering compound 17 for all electronic components 1 after the bond connections 16 have been produced.
- the top of the system carrier 20 and the back 10 of the semiconductor chips 2 can be printed with a plastic housing compound 23. If this printing is to be carried out without bubbles or with few air bubbles, vacuum printers or vacuum printing systems are used for this purpose.
- the upper side of the system carrier 20 with the semiconductor chips 2 located thereon is printed with a plastic housing compound 23 by simple means by arranging a template over the system carrier 20 and one viscous bead made of plastic housing compound 23 is distributed with a spatula over the system carrier 20 and over the rear sides 10 of the semiconductor chips 2. Due to the viscous viscosity of the plastic housing compound 23 required for the application, this process cannot take place without bubbles.
- the system carrier 20 and thus also the components 1 are printed in two steps with a plastic housing compound 23.
- a first layer 5 is applied which, owing to the steep sections between the semiconductor chips 2, cannot be printed completely free of bubbles.
- the system carrier 20 can be in a vacuum chamber. other system carriers are stacked and by repeatedly ventilating and pumping out the vacuum chamber, the plastic housing compound 23 of the first layer 5 is degassed and thus air bubbles are drawn out of the plastic housing compound 23. This creates a relatively uneven boundary phase on the first layer 5 of the plastic housing compound 23. This is identified by the reference symbol 13 in FIG. 1. After degassing, a second layer 6 is printed on this uneven boundary phase 13, and this multi-stage process can be used to ensure that a low-bubble plastic housing compound 23 now has the semiconductor chips 2 on it
- FIG. 2 shows a schematic diagram of a device for printing on a viscous plastic housing compound 23 between and on a plurality of semiconductor chips 2 of a system carrier 20. Components with the same functions as in FIG. 1 are discussed with the same reference numerals and not separately.
- the spatula 24 When printing the rear sides 10 of the semiconductor chips on the system carrier 20, the spatula 24 is first pressed onto the template 25 with a pressure force in direction A. For this purpose, it is held by the holder 35 and moved in direction B after a caterpillar made of plastic housing compound 23 has been built up in front of the spatula 24. When the spatula 24 is moved in the direction B, a rotating roller made of viscous plastic housing compound 23 forms, which rotates in the direction of the arrow C. This covers the rear sides 10 and the spaces 36 between the semiconductor chips 2. In particular, air bubble inclusions 22 are formed in the spaces 36.
- the air bubble inclusions 22 are expelled from the first layer of plastic housing compound 23- by a degassing step.
- the system carrier 20 is applied to the rear sides 10 of the semiconductor chips 2 after the application of the plastic housing composition 23 and the introduction of the plastic housing 23 in the spaces 36 between the semiconductor chips 2 lifted from the template 25 and placed in a vacuum chamber.
- Air bubble inclusions 22 are expelled in the vacuum chamber, an uneven surface being formed.
- This uneven surface is smoothed by printing the system carrier 20 once more with a plastic housing compound 23, as shown in FIG. 2.
- the same stencil 25 can be used as for printing on the first layer. This creates a flat second layer of plastic housing compound 23, which already has no air bubble inclusions 22 because the critical gaps 36 are already filled with plastic housing compound 23 during the formation of the first layer.
- FIG. 3 shows a flow diagram in four stages of a method for producing a plastic housing for the electronic component.
- stage 1 the plastic housing composition is printed on the rear sides and in the spaces between the semiconductor chips of a system carrier.
- the air bubble inclusions created in the first stage are placed in a vacuum chamber under one
- the hardening can then begin or the hardening can be carried out at an elevated temperature.
- the plastic housing compound crosslinks from the first and second layers to form a plastic housing packaging. Only after the curing stage, which is identified as stage 4 in FIG. 3, has been carried out, are solder balls arranged and soldered on the underside of the system carrier as external contacts. The system carrier can then be separated into individual electronic components according to the present invention.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Printing Methods (AREA)
Abstract
Die Erfindung betrifft ein elektronisches Bauteil (1) und ein Verfahren zu dessen Herstellung. Das elektronische Bauteil (1) weist einen Halbleiterchip (2) und eine Umverdrahtungsplatte (3) sowie ein Kunststoffgehäuse (4) auf. Das Kunststoffgehäuse (4) ist in zwei aufeinander angeordnete Kunststoffgehäusemassen (23) aufgeteilt. Von den Kunststoffgehäusemassen (23) bildet eine erste Schicht (5) aus Kunststoffgehäusemasse (23) eine relativ unebene Oberfläche aus, die durch eine zweite Schicht (6) aus Kunststoffgehäusemasse (23) geglättet wird, so dass das elektronische Bauteil (1) glatte Außenseiten des Kunststoffgehäuses (4) aufweist.
Description
Beschreibung
Elektronisches Bauteil und Verfahren zu seiner Herstellung.
Die Erfindung betrifft ein elektronisches Bauteil mit einem Halbleiterchip und eine Umverdrahtungsplatte mit Kunststoffgehäuse und Verfahren zu deren Herstellung gemäß der Gattung der unabhängigen Ansprüche .
Elektronische Bauteile mit einem Halbleiterchip und einer Umverdrahtungsplatte können durch eine Kunststoffgehäusemasse vor Beschädigungen geschützt werden, wie es aus der Patentschrift US-6,048,755 bekannt ist. Das Aufbringen einer derartigen Kunststoffgehäusemasse wird beispielsweise durch ein Hochdruckspritzgußverfahren ausgeführt, bei dem es durch den hohen Druck ausgeschlossen wird, dass sich Luftblasen in dem Kunststoffgehäuse einnisten können. Wird kein hoher Druck angewandt, so sind zum Aufdrucken der Kunststoffgehäusemasse auf einen Systemträger Vakuumanlagen erforderlich, in denen einzelne elektronische Bauteile oder ein Systemträger mit mehreren elektronischen Bauteilen mit einer Kunststoffgehäusemasse bedruckt werden. Somit werden in dem Fall des Vakuum- bedruckens Lufteinschlüsse vermieden, da das ganze unter Luftabschluß im Vakuum durchgeführt wird.
Eine für das Vakuumbedrucken geeignete Vakuumdruckanlage zum Umhüllen eines Halbleiterchips oder mehrerer Halbleiterchips mit einer Kunststoffgehäusemasse ist äußerst kosten- und zeitaufwendig, da die gesamte Bedruckungsanlage in einem Va- kuumaggregat unterzubringen ist und der Bedruckungsvorgang in einer Vakuumkammer ablaufen muß. Bei einer Hochdruckpreßanlage zum Aufbringen eines Kunststoffgehäuses sind wiederum hochdruckfeste Formteile herzustellen, die teilweise einem
Spritzgußdruck von über 150 bar standhalten müssen, was ebenfalls kostentreibend ist.
Aufgabe der Erfindung ist es, ein elektronisches Bauteil und ein Verfahren zu seiner Herstellung anzugeben, bei dem Halbleiterchips mit ihren Umverdrahtungsplatten in einer Kunststoffgehäusemasse blasenfrei verpackt werden können.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen An- Sprüche gelöst. Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Erfindungsgemäß weist das elektronische Bauteil ein Kunststoffgehäuse auf, das seinerseits zwei aufeinander angeordne- te Kunststoffgehäusemassen aufweist. Eine dieser Kunststoff- gehäusemassen weist eine gegenüber den Außenseiten des Kunststoffgehäuses unebene erste Schicht auf, welche die Randbereiche des Halbleiterchips vollständig umschließt und teilweise die Rückseite des Halbleiterchips bedeckt. Darüber hin- aus weist das elektronische Bauteil eine zweite Schicht aus Kunststoffgehäusemasse auf, welche glatte Oberseiten für die Außenseiten des Kunststoffgehäuses bildet. Dieses zweischichtige Kunststoffgehäuse hat den Vorteil, dass es durch einfache Schablonendrucktechnik unter normalen Reinraumbedingungen herstellbar ist.
Die erste und die zweite Schicht aus einer Kunststoffgehäusemasse unterscheiden sich darin, dass nach dem Aufdrucken der ersten Schicht diese einem Entgasungsschritt unterzogen wor- den ist und somit nahezu luftblasenfrei ist. Aus dem Entgasungsvorgang resultiert die gegenüber den Außenseiten des Kunststoffgehäuses unebene Oberfläche der ersten Schicht, da im schmelzflüssigen Zustand die beim Abdrucken an scharfen
Kanten und engen Spalten eingeschlossenen Luftblasen zerplatzen. Die Unebenheit der Oberfläche der ersten Schicht ist jedoch nicht so groß, dass beim Aufdrucken der zweiten Schicht aus einer Kunststoffgehäusemasse auf die erste Schicht ein weiterer Entgasungsschritt erforderlich wäre, so dass durch die zweite Schicht ohne jede Entgasung die aufgedruckte ebene oder glatte Oberseite als Außenseite des Kunststoffgehäuses akzeptiert werden kann. Der Vorteil gegenüber den obenerwähnten bisherigen Verfahren ist, dass eine Hochdruckform für ein Spritzgießen entfällt und die Kunststoffgehäusemasse mit einem einfachen Spatel auf die Rückseiten der Halbleiterchips eines Systemträgers aufgetragen werden kann und zum anderen, dass anstelle einer aufwendigen Verarbeitungsanlage unter Vakuum lediglich ein Lagern der ersten Schicht aus einer Kunst- stoffgehäusemasse in einer Entgasungsanlage vorzusehen ist.
Eine derartige Entgasungsanlage kann eine Vakuumkammer umfassen, aus der lediglich der Luftdruck abzupumpen ist, was für viele Bauteile gleichzeitig und auch für mehrere Substratträ- ger mit mehreren Bauteilen gleichzeitig erfolgen kann. Dabei hat es sich herausgestellt, dass die erste Schicht aus Kunststoffgehäusemasse bei einfachem Vorvakuumdruck von kleiner 50 mbar entgast werden kann, so dass Häufigkeit und Größe von Luftblasen in der ersten KunststoffSchicht trotz der relativ steilen Kanten an den Rändern der einzelnen Halbleiterchips und trotz in der Spalte zwischen den Halbleiterchips eines Systemträgers vermindert werden können.
Die erste Schicht aus Kunststoffgehäusemasse weist folglich durch das Entgasen eine gegenüber den Außenseiten des elektronischen Bauteils unebene Oberfläche auf, diese Unebenheit wird durch die zweite Schicht aus Kunststoffgehäusemasse ausgeglichen, so dass lediglich eine unebene Grenzphase zwischen
beiden Kunststoffgehäusemassen innerhalb des Kunststoffgehäuses auftritt, jedoch nicht nach außen in Erscheinung tritt. Diese unebene Grenzphase verändert somit nicht das gefällige Aussehen des elektronischen Bauteils und ist nur über ent- sprechende Schnittbilder in der Kunststoffgehäusemasse nachweisbar.
Die erste Schicht und die zweite Schicht sind über die unebene Außenfläche der ersten Schicht, die eine unebene Grenzpha- se zwischen den Schichten bildet, miteinander verzahnt. Diese Verzahnung kann dadurch erfolgen, dass nach dem Ausgasen der ersten Schicht die zweite Schicht auf die noch nicht vollständig vernetzte und ausgehärtete erste Schicht aufgebracht wird. Damit ist es gleichzeitig möglich, dass die Vernetzung über die Grenzphase hinaus erfolgt und somit eine intensive Verankerung der beiden Schichten möglich wird.
Das elektronische Bauteil weist in der Umverdrahtungsplatte eine Bondkanalöffnung auf. Diese Bondkanalöffnung ist mit ei- ner Kunststoffabdeckmasse zum Schutz von Bondverbindungen aufgefüllt. Auch diese Kunststoffabdeckmasse kann durch einen Schablonendruck aufgebracht werden, der jedoch getrennt von der Herstellung des Gehäuses auf der Unterseite des elektronischen Bauteils durchgeführt wird, da die Bondkanäle auf der dem Kunststoffgehäuse gegenüberliegenden Seite, nämlich der aktiven Oberseite 27 des Halbleiterchips in der Umverdrahtungsplatte angeordnet sind.
Zur Herstellung mehrerer erfindungsgemäßer Bauteile wird ein Verfahren zur Beschichtung eines Systemträgers für mehrere
Halbleiterchips in entsprechenden Bauteilpositionen durchgeführt. Dazu sind auf dem Systemträger bereits die Halbleiterchips über eine doppelt klebende Folie befestigt und in dem
Bondkanal jeder Bauteilposition sind bereits auch alle Bondverbindungen hergestellt. Ferner ist der Bondkanal durch eine Kunststoffabdeckung bereits geschützt. Somit kann anschließend der gesamte Systemträger mit mehreren Halbleiterchips mit einer Kunststoffgehäusemasse auf den Rückseiten der Halbleiterchips bedeckt werden und dabei gleichzeitig die Zwischenräume zwischen den Halbleiterchips als Kantenschutz verfüllt werden. Dazu wird eine erste Schicht aus zähviskoser Kunststoffgehäusemasse auf dem Systemträger zum Auffüllen von Zwischenräumen zwischen den Halbleiterchips und zum teilweisen Abdecken der Rückseiten der Halbleiterchips mit der Kunststoffgehäusemasse aufgedruckt. Nach diesem Aufdrucken wird ein Entgasungsprozeß durchgeführt, indem der Systemträger mit der ersten Schicht aus Kunststoffgehäusemasse in ei- ner Vakuumkammer unter Abpumpen der Vakuumkammer gelagert wird.
Nach vollständiger Entgasung der Kunststoffgehäusemasse, so dass keinerlei Luftblasen in den Ecken zwischen den einzelnen Chips angeordnet sind, wird eine zweite Schicht aus zähviskoser Kunststoffgehäusemasse auf die erste Schicht aus Kunststoffgehäusemasse aufgedruckt . Obgleich dabei die Oberseite der ersten Schicht eine relativ unebene Außenfläche 12 bildet, kann die zweite Schicht dennoch ohne Luftblasenein- Schlüsse und ohne Entgasung auf die Rückseiten der Halbleiterchips aufgetragen werden.
Das Aufdrucken der ersten und der zweiten Schicht aus zähviskoser Kunststoffgehäusemasse wird in einem Durchführungsbei- spiel des Verfahrens mittels Schablonendrucktechnik durchgeführt. Bei der Schablonendrucktechnik wird eine Schablone über den Systemträger gelegt und eine Raupe aus zähviskoser Kunststoffgehäusemasse wird mit einem Spatel über die Öffnun-
gen der Schablone gepreßt. Dazu wird bei dem Überstreichen oder Rakeln der Schablone auf den Spatel ein Druck ausgeübt, der jedoch in keiner Weise dem Hochdruck beim Spritzgießen entspricht oder mit diesem in Bezug auf die Belastung des Sy- stemträgers vergleichbar ist.
Das Belüften und Abpumpen kann während der Lagerung der ersten Schicht in der Vakuumkammer vorzugsweise mehrfach nacheinander erfolgen bevor die zweite Schicht aus Kunststoffge- häusemasse außerhalb der Vakuumkammer aufgedruckt wird. Das Verfahren hat somit den Vorteil, dass innerhalb der Vakuumkammer eine beliebig hohe Zahl an vorbereiteten Systemträgern mit ersten Schichten aus einer Kunststoffgehäusemasse gelagert werden können und somit gleichzeitig eine Vielzahl von elektronischen Bauteilen mit einer ersten, von Luftblasen befreiten Schicht ausgegast werden kann. Durch das mehrfache Belüften der Anlage kann die ausgegaste Luft mehrfach abgespült und abgepumpt werden.
Bei einem weiteren Durchführungsbeispiel des Verfahrens wird die zweite Schicht aus Kunststoffgehäusemasse mit der gleichen Druckschablone aufgebracht wie die erste Schicht aus Kunststoffgehäusemasse. Somit ist der Aufwand an Schablonen äußerst gering und die Wiederverwendung der Schablonen für weitere Systemträger zum Aufbringen von Kunststoffgehäusemasse auf mehrere elektronische Bauteile gewährleistet.
Zusammenfassend kann festgestellt werden, dass mit dem elektronischen Bauteil und dem Verfahren zu dessen Herstellung die nachfolgenden Vorteile verbunden sind. Einmal ist kein
Vakuumprinter notwendig, um eine Kunststoffgehäusemasse luftblasenfrei auf dem elektronischen Bauteil zu realisieren. Ferner wird im Gegensatz zu einem Vakuumbedrucken die Zeit,
in der das Vakuum auf- und abgebaut wird, nicht in die Prozesszeit eingehen, das heißt, die Herstellungszeit für Einheiten pro Stunde ist bei dem erfindungsgemäßen Bauteil und Verfahren günstiger, nämlich um fast 50% als beim Vakuumprin- ter .
Somit wird durch die Kombination eines normalen Schablonendruckprozesses mit einem Vakuumentgasungsvorgang und dem danach erfolgenden Überdrucken der etwas unebenen Oberfläche der ersten Schicht aus Kunststoffgehäusemasse eine völlig ebene Außenseite für das Gehäuse geschaffen und eine gute Verzahnung sichergestellt, wenn zusätzlich die Aushärtphase erst nach dem Aufbringen der zweiten Schicht startet .
Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Zeichnungen näher erläutert.
Figur 1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer ersten Ausführungsform der Erfindung,
Figur 2 zeigt eine Prinzipskizze einer Vorrichtung zum Aufdruck einer zähviskosen Kunststoffgehäusemasse zwischen und auf mehrere Halbleiterchips eines Systemträgers, Figur 3 zeigt ein Flußdiagramm in vier Stufen eines Verfahrens zur Herstellung eines Kunststoffgehäuses für das elektronische Bauteil.
Figur 1 zeigt einen schematischen Querschnitt durch ein elek- tronisches Bauteil 1 einer Ausführungsform der Erfindung. Das Bezugszeichen 2 kennzeichnet den Halbleiterchip. Das Bezugszeichen 3 kennzeichnet eine Umverdrahtungsplatte, die mit ihrer Oberseite 33 über eine doppelseitig klebende Folie 26 mit
der aktiven Oberseite 27 des Halbleiterchips 2 verbunden ist. Das Bezugszeichen 4 kennzeichnet ein Kunststoffgehäuse, das auf der Oberseite 33 der Umverdrahtungsplatte drei angeordnet ist und eine Rückseite 10 sowie Randbereiche 8 und 9 des Halbleiterchips 2 umhüllt. Die Umverdrahtungsplatte 3 ist mehrschichtig aufgebaut und weist auf ihrer Unterseite eine Lötstoppschicht 28 auf, die eine strukturierte Metallschicht 29 mit Umverdrahtungsleitungen 19 schützt. Die Lötstoppschicht auf der Unterseite der Umverdrahtungsplatte 3 läßt lediglich Außenkontaktflachen 30, auf. denen Lotbälle 31 angeordnet sind, frei von der Beschichtung. Die in Fig 1 gezeigte Umverdrahtungsplatte 3 eines einzelnen elektronischen Bauteils 1 ist ein Teil eines Systemträgers 20 für mehrere elektronischen Bauteile 1, der seinerseits für jedes elektroni- sehe Bauteil 1 eine Bauteilposition aufweist.
Die Lötstoppschicht der Unterseite 21 des Systemträgers 20 und die strukturierte Metallschicht 29 sind auf einer isolierenden Kernplatte 32 der Umverdrahtungsplatte3 bzw. des Sy- stemtragers 20 angeordnet. Diese Kernplatte weist aus Symmetriegründen auch auf ihrer,der Metallschicht gegenüberliegenden Oberseite eine Lötstoppschicht 28 auf. Damit wird die Wirkung der unterschiedlichen Ausdehnungskoeffizienten zwischen Lötstoppschicht 28 auf der Unterseite und der Kernplat- te 32 und der Kernplatte 32 selbst ausgeglichen und kompensiert. Somit bildet die Umverdrahtungsplatte 3 bzw. der Systemträger 20 ein Laminat aus vier Schichten. Durch den symmetrischen Aufbau eines Systemträgers wird verhindert, das dieser verwölbt angeliefert wird oder durch nachfolgende Pro- zessschritte Verwölbungen bildet, die unbrauchbare und nicht funktionsfähige elektronische Bauteile 1 zur Folge haben.
In dieser Ausführungsform der Erfindung weist das elektronische Bauteil 1 Reihen aus Lotbällen 31 auf. Im Zentrum der Umverdrahtungsplatte 3 ist eine Bondkanalöffnung 14 angeordnet, die einen Bondkanal 15 zum Anbringen von Bondverbindun- gen 16 zwischen Kontaktflächen 34 auf der Oberseite 27 des Halbleiterchips und den Umverdrahtungsleitungen 19 auf der Unterseite der Umverdrahtungsplatte 3 freigibt.
Vor einem Bedrucken der Rückseiten 10 der Halbleiterchips 2 mit einer Kunststoffgehäusemasse 4 werden die empfindlichen Bondverbindungen 16 auf der Unterseite der Umverdrahtungsplatte 3 und der Oberseite 27 des Halbleiterchips 2 durch Auffüllen mit einer Kunststoffabdeckmasse 17 geschützt. Dazu ist die Umverdrahtungsplatte 3 zu einem größeren Systemträger 20 mit mehreren Bauteilen 1 verbunden. Dieser Systemträger 20 weist mehrere Bauteilpositionen 18 auf, in der jeweils ein Bondkanal 15 und ein Halbleiterchip 2 angeordnet sind. Die Bondkanäle 15 des Systemträgers 20 können nach Herstellung der Bondverbindungen 16 für alle elektronischen Bauteile 1 gleichzeitig und parallel mit einer Kunststoffabdeckmasse 17 bedruckt werden.
Nach Abdecken der Bondkanäle 15 auf der Unterseite 21 des Systemträgers 20 können die Oberseite des Systemträgers 20 und die Rückseiten 10 der Halbleiterchips 2 mit einer Kunststoffgehäusemasse 23 bedruckt werden. Wenn dieses Bedrucken blasenfrei oder luftblasenarm durchgeführt werden soll, so werden dazu Vakuumprinter beziehungsweise Vakuumbedruckungsanla- gen eingesetzt. Bei der vorliegenden Ausführungsform der Er- findung wird jedoch mit einfachen Mitteln die Oberseite des Systemträgers 20 mit den darauf befindlichen Halbleiterchips 2 mit einer Kunststoffgehäusemasse 23 bedruckt, indem eine Schablone über den Systemträger 20 angeordnet wird und eine
zähviskose Raupe aus Kunststoffgehäusemasse 23 mit einem Spatel über den Systemträger 20 und über die Rückseiten 10 der Halbleiterchips 2 verteilt wird. Dieser Vorgang kann aufgrund der beim Auftrag erforderlichen zähen Viskosität der Kunst- stoffgehäusemasse 23 nicht blasenfrei erfolgen.
Erfindungsgemäß werden in zwei Schritten der Systemträger 20 und damit auch die Bauteile 1 mit einer Kunststoffgehäusemasse 23 bedruckt. In der ersten Stufe wird eine erste Schicht 5 aufgebracht, die aufgrund der steilen Abschnitte zwischen den Halbleiterchips 2 nicht vollständig blasenfrei aufgedruckt werden kann. Diese erste Schicht 5, welche die Zwischenräume vollständig aber nicht blasenfrei auffüllt und die Randseiten 8 und 9, sowie die Rückseiten der Halbleiterchips 2 teilweise bedeckt, wird nach dem Bedrucken entgast, und zwar noch bevor die erste Schicht 5 einem Aushärtevorgang unterworfen wird.
Für ein Entgasen kann der Systemträger 20 in einer Vakuumkam- mer mit. anderen Systemträgern gestapelt werden und durch mehrfaches Belüften und Abpumpen der Vakuumkammer wird die Kunststoffgehäusemasse 23 der ersten Schicht 5 entgast und damit werden Luftblasen aus der Kunststoffgehäusemasse 23 herausgezogen. Dadurch entsteht eine relativ unebene Grenz- phase auf der ersten Schicht 5 der Kunststoffgehäusemasse 23. Diese ist mit dem Bezugszeichen 13 in Figur 1 gekennzeichnet. Auf diese unebenen Grenzphase 13 wird nach dem Entgasen eine zweite Schicht 6 aufgedruckt und durch dieses mehrstufige Verfahren kann erreicht werden, dass nun eine luftblasenarme Kunststoffgehäusemasse 23 die Halbleiterchips 2 auf ihren
Rückseiten 10 mit einer glatten Oberseite 11 umgibt.
Nach dem mehrstufigen Bedrucken des Systemträgers 20 auf der Halbleiterchipseite können auf der Seite der Metallbeschich- tung 29 und der Lötstoppschicht 28 nun Lotbälle angeordnet und eingeschmolzen werden, die dann die Außenkontakte für das elektronische Bauteil 1 bilden. Erst nach dem vollständigen Herstellen von elektronischen Bauteilen 1 in jeder Bauteilposition 18 wird der Systemträger 20 in einzelne elektronische Bauteile 1, wie im Querschnitt der Figur 1 gezeigt, zertrennt .
Figur 2 zeigt eine Prinzipskizze einer Vorrichtung zum Aufdrucken einer zähviskosen Kunststoffgehäusemasse 23 zwischen und auf mehreren Halbleiterchips 2 eines Systemträgers 20. Komponenten mit gleichen Funktionen wie in Figur 1 werden mit gleichen Bezugszeichen und nicht extra erörtert.
Der Spatel 24 wird beim Bedrucken der Rückseiten 10 der Halbleiterchips auf dem Systemträger 20 zunächst auf die Schablone 25 mit einer Druckkraft in Richtung A gepreßt. Dazu wird er von dem Halter 35 gehalten und in Richtung B bewegt, nachdem eine Raupe aus Kunststoffgehäusemasse 23 vor dem Spatel 24 aufgebaut wurde. Beim Bewegen des Spatels 24 in Richtung B bildet sich eine rotierende Walze aus zähviskoser Kunststoffgehäusemasse 23, die in Pfeilrichtung C rotiert. Diese be- deckt die Rückseiten 10 und die Zwischenräume 36 zwischen den Halbleiterchips 2. Insbesondere in den Zwischenräumen 36 entstehen dabei Luftblaseneinschlüsse 22.
Die Luftblaseneinschlüsse 22 werden durch einen Entgasungs- schritt von der ersten Schicht aus Kunststoffgehäusemasse 23- ausgetrieben. Dazu wird der Systemträger 20 nach dem Aufbringen der Kunststoffgehäusemasse 23 auf die Rückseiten 10 der Halbleiterchips 2 und dem Einbringen der Kunststoffgehäusema-
sse 23 in die Zwischenräume 36 zwischen den Halbleiterchips 2 von der Schablone 25 abgehoben und in eine Vakuumkammer verbracht .
In der Vakuumkammer erfolgt das Austreiben von Luftblaseneinschlüssen 22, wobei sich eine unebenen Oberfläche bildet. Diese unebenen Oberfläche wird dadurch geglättet, dass der Systemträger 20 ein weiteres Mal mit einer Kunststoffgehäusemasse 23, wie in Figur 2 gezeigt, bedruckt wird. Dazu kann die gleiche Schablone 25 eingesetzt werden, wie zum Bedrucken der ersten Schicht. Dabei entsteht eine ebene zweite Schicht aus Kunststoffgehäusemasse 23, die schon deshalb keine Luftblaseneinschlüsse 22 aufweist, weil die kritischen Zwischenräume 36 bereits mit Kunststoffgehäusemasse 23 bei der Bil- düng der ersten Schicht aufgefüllt sind.
Figur 3 zeigt ein Flußdiagramm in vier Stufen eines Verfahrens zur Herstellung eines Kunststoffgehäuses für das elektronische Bauteil .
In Stufe 1 wird, wie es in Figur 2 gezeigt wird, die Kunststoffgehäusemasse auf die Rückseiten und in die Zwischenräume der Halbleiterchips eines Systemträgers gedruckt. In der zweiten Stufe werden die in der ersten Stufe entstandenen Luftblaseneinschlüsse in einer Vakuumkammer unter einem
Druck, der kleiner als 50 mbar ist, entgast. Nach diesem Entgasen hat die Oberfläche der ersten Schicht aus Kunststoffgehäusemasse eine gegenüber den Außenseiten 7 des künftigen Gehäuses unebene Oberfläche.
Diese unebene Oberfläche ist aber ausreichend störungsfrei, um mit einem zweiten Druckschritt in der dritten Stufe dieses Flußdiagramms eine weitere glättende Bedruckung des System-
trägers ohne Bildung von Lufteinschlüssen durchzuführen. Dabei bildet sich eine Grenzphase zwischen der ersten Schicht und der zweiten Schicht aus, die in Figur 1 mit dem Bezugs- zeichen 13 gekennzeichnet ist. Bis zu diesem Schritt hat kei- ne Aushärtung der zähviskosen Kunststoffgehäusemasse stattgefunden. Die zähe Viskosität ist für die Kunststoffgehäusemasse erforderlich, damit sie während und nach dem Bedrucken formstabil bleibt und sich nicht verschiebt oder Eindellungen und andere Unebenheiten auf der Außenseite 7 des Gehäuses bildet.
In der vierten Stufe der Figur 3 kann dann das Aushärten beginnen beziehungsweise das Aushärten bei einer erhöhten Temperatur durchgeführt werden. Während des Aushärtens vernetzt die Kunststoffgehäusemasse aus der ersten und zweiten Schicht zu einer Kunststoffgehäuseverpackung. Erst nachdem auch die Aushärtestufe, die als Stufe 4 in Figur 3 gekennzeichnet ist, durchgeführt ist, werden auf der Unterseite des Systemträgers als Außenkontakte Lotbälle angeordnet und eingelötet. Danach kann dann der Systemträger zu einzelnen elektronischen Bauteilen gemäß der vorliegenden Erfindung aufgetrennt werden.
Claims
1. Elektronisches Bauteil mit einem Halbleiterchip (2) einer Umverdrahtungsplatte (3) und einem Kunststoffgehäuse (4) , wobei das Kunststoffgehäuse (4) zwei aufeinander angeordnete Kunststoffgehäusemassen (23) aufweist, von denen eine gegenüber den Außenseiten (7) des Kunststoff- gehäuses (4) unebene erste Schicht (5) aus Kunststoffgehäusemasse ausweist, welche die Randbereiche (8, 9) des Halbleiterchips (2) vollständig umschließt und teilweise die Rückseite (10) des Halbleiterchips (2) bedeckt und eine zweite Schicht (6) aus Kunststoffgehäusemasse aufweist, welche glatte Oberseiten (11) für die Außenseiten (7) von des Kunststoffgehäuses (4) aufweist.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die erste Schicht (5) und die zweite Schicht (6) über die unebene Außenfläche (12) der ersten Schicht (5), die eine unebene Grenzphase (13) zwischen den Schichten (5, 6) bildet, miteinander verzahnt sind.
3. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass das elektronische Bauteil (1) in der Umverdrahtungsplatte (3) eine Bondkanalöffnung (14) aufweist, die zum Schutz von Bondverbindungen (16) eine Kunststoffabdeckmasse (17) aufweist.
4. Verfahren zum Beschichtung eines Systemträgers (20) für mehreren Halbleiterchips (2) in entsprechenden Bauteilpositionen (18) aufweist mit einer Kunststoffgehäusemasse (23), wobei das Verfahren folgende Verfahrensschritte aufweist : - Bereitstellen eines Systemträgers (20) mit Halbleiterchips (2) in mehreren Bauteilpositionen (18) , wobei die elektronische Schaltung des Halbleiter- chips (2) über Bondverbindungen (16) mit Umverdrah- tungsleitungen (19) der Unterseite (21) des Systemträgers (20) in jeder Bauteilposition (18) verbunden ist, - Aufdrucken einer ersten Schicht (5) aus zähviskoser Kunststoffgehäusemasse (23) auf dem Systemträger (20) zum Auffüllen von Zwischenräumen zwischen den Halbleiterchips (2) und zum teilweisen Abdecken der Rückseiten (10) der Halbleiterchips (2) mit der Kunststoffgehäusemasse (23),
Lagerung des Systemträgers (20) mit der ersten Schicht (5) aus Kunststoffgehäusemasse (23) in einer Vakuumkammer unter Abpumpen der Vakuumskammer mit anschließendem Belüften, - Aufdrucken einer zweiten Schicht (6) aus zähviskoser Kunststoffgehäusemasse (23) auf die erste Schicht (5) aus Kunststoffgehäusemasse (23) .
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Aufdrucken der ersten und der zweiten Schicht (5, 6) aus zähviskoser Kunststoffgehäusemasse (23) mittels Schablonendruck erfolgt .
6. Verfahren nach Anspruch 4 oder Anspruch 5, dadurch gekennzeichnet, dass beim Aufdrucken der ersten und der zweiten Schicht (5, 6) aus zähviskoser Kunststoffgehäusemasse (23) ein Spatel (24) unter Druck auf eine Druckschablone (25) ge- presst wird.
7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass das Belüften und Abpumpen während der Lagerung der er- sten Schicht (5) in der Vakuumskammer mehrfach nacheinander erfolgt, bevor die zweite Schicht (6) aus Kunststoffgehäusemasse (23) aufgebracht wird. Verfahren nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, dass die zweite Schicht (6) aus Kunststoffgehäusemasse (23) mit der gleichen Druckschablone (25) aufgebracht wird, wie die erste Schicht aus Kunststoffgehäusemasse (23) .
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10163084A DE10163084A1 (de) | 2001-12-20 | 2001-12-20 | Elektronisches Bauteil und Verfahren zu seiner Herstellung |
DE10163084 | 2001-12-20 | ||
PCT/DE2002/004529 WO2003054957A2 (de) | 2001-12-20 | 2002-12-11 | Elektronisches bauteil und verfahren zu seiner herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
EP1456880A2 true EP1456880A2 (de) | 2004-09-15 |
Family
ID=7710250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP02791626A Withdrawn EP1456880A2 (de) | 2001-12-20 | 2002-12-11 | Elektronisches bauteil und verfahren zu seiner herstellung |
Country Status (4)
Country | Link |
---|---|
US (1) | US6998296B2 (de) |
EP (1) | EP1456880A2 (de) |
DE (1) | DE10163084A1 (de) |
WO (1) | WO2003054957A2 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10163084A1 (de) | 2001-12-20 | 2003-07-17 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren zu seiner Herstellung |
JP2007123413A (ja) * | 2005-10-26 | 2007-05-17 | Elpida Memory Inc | 半導体装置の製造方法 |
US7906860B2 (en) * | 2007-10-26 | 2011-03-15 | Infineon Technologies Ag | Semiconductor device |
JP5880683B2 (ja) * | 2012-02-14 | 2016-03-09 | 株式会社村田製作所 | 電子部品素子およびそれを備えた複合モジュール |
CN106206481A (zh) * | 2016-05-05 | 2016-12-07 | 深圳信炜科技有限公司 | 生物识别模块及其制作方法、电子设备 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58182837A (ja) * | 1982-04-21 | 1983-10-25 | Hitachi Ltd | 樹脂封止半導体装置の製造方法 |
DE9314355U1 (de) | 1993-09-22 | 1994-01-20 | ODS R. Oldenbourg Datensysteme GmbH, 81669 München | Chipkarten-Modul und Chipkarte |
JP2934174B2 (ja) | 1995-08-29 | 1999-08-16 | 日本レック株式会社 | 電子部品の製造方法 |
US6962829B2 (en) * | 1996-10-31 | 2005-11-08 | Amkor Technology, Inc. | Method of making near chip size integrated circuit package |
US6633611B2 (en) | 1997-04-24 | 2003-10-14 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for region-based moving image encoding and decoding |
JP3453043B2 (ja) | 1997-04-30 | 2003-10-06 | 東芝機械株式会社 | 旋回機構の数値制御装置 |
JPH10303336A (ja) * | 1997-04-30 | 1998-11-13 | Nec Corp | フリップチップ型半導体素子の樹脂封止構造 |
JP3180061B2 (ja) | 1997-07-18 | 2001-06-25 | 松下電工株式会社 | 半導体装置の製造方法及び半導体装置 |
JP3145959B2 (ja) * | 1997-07-18 | 2001-03-12 | 東レエンジニアリング株式会社 | 電子部品の樹脂封止方法 |
JP3351996B2 (ja) | 1997-07-18 | 2002-12-03 | 松下電工株式会社 | 半導体装置の製造方法及び半導体装置 |
JP3163419B2 (ja) * | 1997-08-22 | 2001-05-08 | 日本レック株式会社 | 電子部品の製造方法 |
JPH11102985A (ja) * | 1997-09-26 | 1999-04-13 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US6048755A (en) * | 1998-11-12 | 2000-04-11 | Micron Technology, Inc. | Method for fabricating BGA package using substrate with patterned solder mask open in die attach area |
TW434850B (en) * | 1998-12-31 | 2001-05-16 | World Wiser Electronics Inc | Packaging equipment and method for integrated circuit |
TW502422B (en) * | 2001-06-07 | 2002-09-11 | Ultra Tera Corp | Method for encapsulating thin flip-chip-type semiconductor device |
DE10163084A1 (de) | 2001-12-20 | 2003-07-17 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren zu seiner Herstellung |
-
2001
- 2001-12-20 DE DE10163084A patent/DE10163084A1/de not_active Withdrawn
-
2002
- 2002-12-11 WO PCT/DE2002/004529 patent/WO2003054957A2/de not_active Application Discontinuation
- 2002-12-11 EP EP02791626A patent/EP1456880A2/de not_active Withdrawn
-
2004
- 2004-06-17 US US10/868,855 patent/US6998296B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
See references of WO03054957A2 * |
Also Published As
Publication number | Publication date |
---|---|
DE10163084A1 (de) | 2003-07-17 |
US20040262780A1 (en) | 2004-12-30 |
WO2003054957A3 (de) | 2003-09-25 |
US6998296B2 (en) | 2006-02-14 |
WO2003054957A2 (de) | 2003-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0709805B1 (de) | Verfahren zur Herstellung von Datenträgern mit eingebetteten Elementen und Vorrichtung zur Durchführung des Verfahrens | |
DE69013220T3 (de) | Herstellungsverfahren einer Chipkarte | |
DE29502080U1 (de) | Vorrichtung zur Herstellung von Ausweiskarten und danach hergestellte Ausweiskarte | |
DE69300506T2 (de) | Herstellungsverfahren von mehrlagigen keramischen Substraten. | |
DE69535481T2 (de) | Karte mit mindestens einem elektronischen element | |
DE69209482T2 (de) | Elektronikverpackung mit erhöhter Wärmeableitung und Verfahren zu ihrer Herstellung | |
DE60112133T3 (de) | Neue, besonders leicht anzubringende klebefolie und deren herstellverfahren | |
DE102013103580A1 (de) | Dreidimensional gestapelte Gehäuseanordnung und Verfahren zum Herstellen derselben | |
DE2453788A1 (de) | Verfahren zur herstellung von schaltplatten mit gedruckten schaltungen | |
DE10156386A1 (de) | Verfahren zum Herstellen eines Halbleiterchips | |
DE10127009A1 (de) | Kunststoffgehäuse mit mehreren Halbleiterchips und einer Umverdrahtungsplatte sowie ein Verfahren zur Herstellung des Kunststoffgehäuses in einer Spritzgußform | |
DE19716912B4 (de) | Verfahren zur Fixierung eines Chipmoduls in einer Chipkarte | |
DE4341867A1 (de) | Verfahren zum Drucken eines Verbindungsmittels | |
DE102015100919A1 (de) | Folienverbund mit elektrischer Funktionalität und Kontaktierung zum Kontaktieren eines elektrischen Leiters | |
CH646280A5 (de) | Verfahren zur herstellung von verbindungszwischenstuecken. | |
EP1456880A2 (de) | Elektronisches bauteil und verfahren zu seiner herstellung | |
DE19627543B4 (de) | Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung | |
DE69930946T2 (de) | Thermokopf, thermokopfeinheit und herstellungsverfahren dafür | |
DE69414846T2 (de) | Methode zur elektrische Isolation von Kühlkörpern in elektronischen Leistungsschaltungen | |
DE102019216954A1 (de) | Leiterplatten-Herstellungsverfahren | |
DE102004046629B4 (de) | Verfahren zum Herstellen eines Bauelementes mit einem gedruckten Schaltkreis | |
EP0955160A2 (de) | Verfahren zum Herstellen einer Hülse, insbesondere für die Druckindustrie | |
DE19645069C2 (de) | Verfahren und Vorrichtung zur Herstellung von Chipkarten, ID-Karten oder dergleichen | |
DE102016220678A1 (de) | Druckvorrichtung und Druckverfahren zum Auftragen eines viskosen oder pastösen Materials | |
DE2922304A1 (de) | Verfahren zur herstellung gedruckter schaltungen, sowie dafuer verwendete leitende farbe und vorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
17P | Request for examination filed |
Effective date: 20040526 |
|
AK | Designated contracting states |
Kind code of ref document: A2 Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LI LU MC NL PT SE SI SK TR |
|
RTI1 | Title (correction) |
Free format text: METHOD FOR PRODUCING AN ELECTRONIC COMPONENT |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN |
|
18D | Application deemed to be withdrawn |
Effective date: 20090701 |