EP1380055A1 - Halbleiterleistungsbauelement und entsprechendes herstellungsverfahren - Google Patents

Halbleiterleistungsbauelement und entsprechendes herstellungsverfahren

Info

Publication number
EP1380055A1
EP1380055A1 EP02735015A EP02735015A EP1380055A1 EP 1380055 A1 EP1380055 A1 EP 1380055A1 EP 02735015 A EP02735015 A EP 02735015A EP 02735015 A EP02735015 A EP 02735015A EP 1380055 A1 EP1380055 A1 EP 1380055A1
Authority
EP
European Patent Office
Prior art keywords
region
power component
semiconductor power
igbt
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP02735015A
Other languages
English (en)
French (fr)
Inventor
Peter Flohrs
Robert Plikat
Wolfgang Feiler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP1380055A1 publication Critical patent/EP1380055A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Definitions

  • the present invention relates to a semiconductor power device and a corresponding one. Production method.
  • the IGBTs as the power switch in the range of 'a few hundred to a few thousand volts applied reverse voltage.
  • a vertical IGBT is similar to that of a VDMOS transistor, but with the difference that on its 'anode side, a p + emitter instead of an n + substrate' s at the VDMOS transistor is arranged.
  • a vertical MOSFET component with the basic structure of a vertical IGBT is known from DE 31 10.230 C3.
  • two types of vertical IGBT or V-IGBT can be distinguished, namely the so-called punch-through IGBT (PT) and the so-called N ⁇ n-punch-through IGBT (MPT), as described, for example, in Laska et al. , Solid State Electronics, Volume 35, No. 5, pages 681-685.
  • Fig. 2 shows a schematic cross-sectional representation of an NPT-IGBT
  • the active region ' represented by the reference numeral 10
  • the active region ' has cellular or strip-shaped MO ⁇ control heads 13, 14, 15, 16, 17-.
  • reference numeral 13 denotes a p-body zone, 14 an n + emitter, 15 a p + contact diffusion for connecting the p-body zone 13 to a cathode connection 19 which is connected to the n + source region 14 and to ground lies, 16 a gate electrode and 17 a gate oxide.
  • CT denotes the thickness of the p + emitter 11 and 101 a space charge zone, which is located at the pn junction between the p body region 13 and forms the n ⁇ drift region 12.
  • the NPT-IGBT according to FIG. 2 is usually produced on a low-doped n ⁇ substrate with a long charge carrier lifetime " .
  • the p + emitter 11 After penetration of the diffusion profiles on the front face VS to create the MOS control heads 13, 14, 15, l ⁇ , 17 , is on the back of the wafer RS the p + emitter 11 in a very flat form with only a few ⁇ r ⁇ penetration depth (d «a few ⁇ m) and poor emitter efficiency.
  • This transparent emitter region 11 serves to ensure that the current is switched off quickly in dynamic operation of this component with the aim of keeping the switch-off losses small.
  • the carrier life in the n ⁇ drift region 12 In order to achieve satisfactory transmission properties despite such a bad emitter region 11, the carrier life in the n ⁇ drift region 12 must be be chosen as high as possible.
  • the thickness of the n ⁇ drift region 12 should be chosen to be as small as possible, taking into account the desired blocking ability of the component.
  • very thin wafers need to just 'in the range of blocking abilities by 1 kV and-under are processed. This is very complex and has only become possible in recent years. See, for example, T. Laska et al. , Conf. Proc. ISPSD'97, pages 361-364.
  • FIG. 3 shows a schematic cross-sectional illustration of a PT-IGBT, the active region of which, represented by the reference symbol 20, has cell-shaped or strip-shaped OS control heads 23, 24, 25, 26, 27.
  • reference numeral 23 denotes a p-body zone, 24 an n + source region, 25 a p + contact diffusion for connecting the p-body zone 23 to a cathode connection 29, which is simultaneously connected to the n + source region 24, 26 a gate electrode and 27 a gate oxide.
  • 22a denotes an n " drift region and 22b an n ⁇ buffer region, 21 a rear p + emitter and 28 one Anode terminal.
  • 201 denotes a space charge zone, which is formed at the pn junction between the p body region 23 and the n ⁇ drift region 22a.
  • the PT-IGBT shown in FIG. 3 is typically dictated on a ken, p ⁇ doped substrate, which simultaneously forms the rear emitter region 21, produced by epitaxially deposited n-buffer region 22b and epitaxially deposited n ⁇ drift region 22a. Since the thickness of the n ⁇ drift region 22a is chosen to be as small as possible for the smallest possible forward voltage drop than the width of the space charge zone 201 in the drift region requires for the desired blocking capability, the n buffer region 22b serves to reach through the space charge zone to the p + emitter 21 to avoid.
  • the charge carrier life is kept short by so-called lifetime killing, for example by means of electron radiation, and / or the doping in the n-buffer region 22b is chosen to be correspondingly high. Since the forward voltage increases with increasing buffer dose, a good compromise between forward voltage and switch-off behavior can be achieved with a highly doped, thin buffer area 22b. Such a buffer can only be reached to a limited extent as a result of the buffer diffusion during the raw wafer production with such a double EPI / substrate wafer.
  • the gate electrode 16 or 26 is opposite the cathode connection 19 in both IGBT types or 29 brought to a potential above the threshold voltage of the MOS control heads 13, 14, 15, 16, 17 or 23, 24, 25, 26, 27.
  • An inversion channel is then generated on the semiconductor surface under the gate connection 16 or 26 in the region of the p-body region 13 or 23.
  • the semiconductor surface in the region of the n ⁇ drift region 12 or 22a is then in the state of accumulation. If the voltage at the anode connection 18 or 28 is positive in relation to the cathode, electrons are transferred via the n + source regions 14 or 24, the influenced MOS channels in the body regions 13 or 23 ' and the accumulation layer into the n " drift region 12 or 22a injected.
  • the anode-side emitter region 11 or 21 injects holes, as a result of which the n ⁇ drift region 12 or ' 22a is flooded with charge carriers in such a way that its conductivity is increased.
  • the n ⁇ drift region 12 or ' 22a is flooded with charge carriers in such a way that its conductivity is increased.
  • it is in the high injection phase.
  • an IGBT with a blocking capability from approx. 150-200V is able to carry higher current densities with a smaller voltage drop between anode and cathode than a MOS transistor with the same breakdown voltage. In the case of conduction, the current flows from the anode to the cathode.
  • the space charge zone 101 or 201 ' located between the p-body region 13 or 23 and the n ⁇ drift region 12 or 22a extends almost exclusively into that n " drift region 12 or 22a.
  • the thickness of the n ⁇ ⁇ drift region 12 is selected greater than the width. 'That' has the space charge region 101 at a given maximum barrier capability of the component.
  • the thickness of the n ⁇ drift zone 22a is selected to be smaller than the width that the space charge zone would have for a given maximum blocking capability of the component.
  • the n-dot' is lix.
  • Buffer Zone 22b introduced with the aim to avoid the said punch-through.
  • Fig. 4 shows a conventional circuit topology in which a vertical IGBT 30 x is used as an ignition transistor in the primary circuit of an ignition coil for an internal combustion engine.
  • a vertical IGBT 30 x is used as an ignition transistor in the primary circuit of an ignition coil for an internal combustion engine.
  • an ignition transistor with the necessary blocking capabilities of approx. 400-600V, only the PT-IGBT on double EPI / substrate raw wafers has been used so far. can be avoided by the problem of thin wafers in NPT-IGBTs described at the beginning.
  • the vertical IGBT 30 is connected to the battery voltage 33 via an ignition coil 31.
  • a spark plug 32 is provided on the secondary side of the ignition coil 31.
  • the elements 30, 34, 35, -36, 37 are usually integrated monolithically, the diodes 37, 3 " normally being made of polysilicon.
  • the circuit arrangement according to FIG. 4 can be operated by a suitable control device directly via the control connection 38.
  • a positive voltage of, for example, 5 volts is applied to the control connection 38, whereupon a current rise through the ignition coil 31 is initiated.
  • the voltage at the control connection 38 is gradually reduced to approximately 0 V, whereupon the voltage at the node 39 rises steeply. This voltage increase is stepped up on the secondary side of the ignition coil 31 and leads to an ignition spark at the spark plug 32.
  • the clamp dibden chain "34 has the task of limiting the voltage rise at the anode 39 to the so-called clamp voltage of approx. 400V, in order to on the one hand the IGBT 30 and on the other hand to protect the other circuit components. This is particularly important in the so-called pulse case, which occurs when, for example, no spark is generated as a result of a dropped ignition cable. Then the IGBT 30 ⁇ has to absorb the energy otherwise converted in the spark. Without such a voltage limitation, the anode voltage at node 39 would rise up to the breakdown of IGBT 30 and destroy it.
  • FIG. 5 shows a schematic cross-sectional representation of a PT-IGBT, the active region of which, represented by reference numeral 40, has cell-shaped or strip-shaped MOS control heads 43, 44, 45, 46, 47.
  • reference numeral 43 designates a p-body zone, 44 an n + source region, 45 a p + contact diffusion for connecting the p-body zone 43 to a cathode connection 49, which is simultaneously connected to the n + source region 44, 46 a gate electrode and 47 a gate oxide.
  • 42a denotes an n ⁇ drift region and 42b an n buffer region, 41 a rear p + emitter and 48 an anode connection.
  • 401 denotes a space charge zone, which is formed at the pn junction between the p body region 43 and the n ⁇ drift region 42a.
  • the space charge zone 401 has covered the entire n ⁇ drift region 42a.
  • electrons 402 are injected via the MOS channel formed in the p body region 43 into the n ⁇ drift region 42a, which control the p + emitter 41.
  • the gain factor ⁇ of the pnp transistor formed from regions 41, 42a, 42b, 43 is higher at high voltage than in the pass (cf. Takei et al., Conf. Proc. ISPSD 1999, Appendix Paper 7.1), which is why it is low Control voltage at the ' gate terminal 46 is sufficient to carry the load current and thus to limit the anode voltage to the clamp voltage.
  • the component becomes very hot, in particular at the cathode, whereupon an electrode leakage current occurs.
  • the electrons 403 run in the direction of the anode and open the p + emitter region 41 there. So they act like an additional control of the IGBT.
  • the control of the gate connection 46 is correspondingly reduced via the clamp diode chain.
  • the control by the thermal conditional electron leakage current so strong that the IGBT can run the load current without gate de-activation. Its controllability is lost.
  • the temperature continues to rise and the leakage current continues to rise. Eventually there is thermal positive feedback and the IGBT is destroyed.
  • the general problem on which the present invention is based is therefore to present a robust IGBT, in particular for ignition applications, which has good transmission properties and has a high pulse strength and which is easy to process.
  • the semiconductor power component according to the invention with the features of claim 1 and the corresponding manufacturing method according to claim 10 have the advantage that a robust IGBT is provided without the need to process thin wafers.
  • the idea on which the present invention is based is that a wafer substrate of a first conduction type with a rear emitter region of a second conduction type and a front drift region of the first conduction type is used, the thickness of the drift region being substantially larger than the width of the space charge zone at a predetermined breakdown voltage and the thickness of the rear emitter region is greater than 5 ⁇ r ⁇ .
  • the breakdown voltage is less than 1000 V, the thickness of the drift region between the front MOS control structure and the rear emitter region being greater than 200 ⁇ m.
  • the rear emitter region is a diffusion region.
  • the substrate is an SDB substrate.
  • the rear emitter region is an epitaxial region.
  • the thickness of the drift region between the front MOS control structure and the rear emitter region is at least 20 ⁇ m larger than the width of the space charge zone at the predetermined breakdown voltage.
  • Further training is the thickness of the drift area between the front MOS control Structure and the rear-side emitter region selected so that the temperature increase of the rear emitter region up to the time when the front reaches the Irapulsfall in -a predetermined maximum temperature does not exceed a value of about 50 K at '.
  • the first line type is the n type and the second line type is the p type.
  • the drift area has a carrier service life of more than 10 ⁇ s in the case of a high injection.
  • Figure 1 is a schematic cross-sectional view of a vertical NPT-IGBT according to an embodiment of the present invention.
  • Fig. "2 is a schematic cross-sectional view of a prior art NPT-IGBT; 3 shows a schematic cross-sectional illustration of a known PT-IGBT;
  • FIG. 4 shows a conventional circuit topology in which a vertical IGBT is used as an ignition transistor in the primary circuit of an ignition coil for an internal combustion engine
  • Fig. 5 is a schematic cross-sectional view of a known NPT-IGBT to explain a failure mechanism.
  • FIG. 1 shows a schematic cross-sectional representation of a vertical NPT-IGBT according to an embodiment of the present invention.
  • 50 denotes an active area of an NPT-IGBT and 51, 52 a corresponding n ⁇ p + substrate.
  • This substrate 51, 52 is either an n ⁇ wafer substrate with a rear p + diffusion or an n " p + -SQB raw wafer or an n ⁇ wafer substrate with a rear p + epi layer.
  • n ⁇ drift zone 52 in said n ⁇ p + substrate is in the active area 50 of the IGBT the known one Drift area represents, and the p + back 51 the anode-side emitter.
  • FIG. 1 shows in particular a cross section through a cell or a strip within the active area of the IGBT without the passivation layers customary in the prior art.
  • the entire active area is usually obtained by a monolithic integration of a large number of such cells or strips next to one another.
  • the edge termination or the clamp circuit required according to Fig. 4 executable ..nach the prior art and together 'integrated with dem.15en area in one chip.
  • 58 furthermore designates an anode contact or an anode metallization on the back of the wafer RS and 59 a cathode contact or a cathode metallization on the front of the wafer VS.
  • the cathode contact 59 connects the areas' 54 and 55 or 54 and 55 electrically.
  • 54, 54 denote a front n + source region and 55, 55 ⁇ a respective p + contact diff for the connection of the underlying p body region 53, 53 x .
  • a gate electrode 56 which is preferably made of polysilicon, is electrically insulated from the semiconductor surface by a gate oxide 57a and from the cathode contact 59 by an intermediate dielectric 57b.
  • the p + regions 55, 55 x are not only p + contact diffusions for the electrical connection of the p body regions 53, 53 ⁇ to the cathode contact 59, but also serve for latch-up suppression. On the surface of the p-body regions 53, 53 ⁇ a positive sensitive gate voltage, one inverting channel each can be formed.
  • the n + source areas 54, 54 x serve for the subsequent delivery of the electrons injected into the low-doped n ⁇ drift region 52 in the passage or in the case of brackets via the inversion channels.
  • the thickness of the rf drift region 52 between the MOS control region and the rear p + emitter region 51 is selected to be significantly larger than the width of the space charge zone in the n ⁇ drift region 52 at a predetermined or desired breakdown voltage of typically 400-600V Ignition applications required, for example 20 ⁇ m thicker or more.
  • the p + emitter area 51 with a depth d greater than 20 ⁇ m is provided on the back of the wafer.
  • the high p + doping serves for the ohmic contact connection of the emitter 51 to the rear anode contact 58.
  • the IGBT according to this embodiment can be produced using standard semiconductor technology manufacturing processes.
  • the thickness of the unprocessed wafer has to select not less to about 400V despite the typical breakdown voltage of down 'are as usual for Wegfitdiffundieri bipolar transistors. Therefore, no processes are necessary during the entire manufacturing process that lead to very thin wafer thicknesses of less than 200 ⁇ m.
  • the front side diffusions, oxides, metals and cover layers are first produced in / on the substrate on the p + n ⁇ substrate. This is followed by cleaning and conditioning of the wafer rear side RS, for example via a grinding process and / or an etching process.
  • the material removal required varies depending on the substrate used. For example, this is as small as possible for an RSD wafer (a few ⁇ ), for an SDB wafer as large as a few (a few 100 ⁇ m) and for an EPI / SUB wafer as low (a few ⁇ m).
  • the backside metallization 58 is applied. To fine-tune the properties of the present IGBT, it is possible to introduce a targeted adjustment of the carrier life, for example by means of electron radiation.
  • the n ⁇ substrate zone 52 of the raw wafer forms the drift region of the IGBT, and the p + zone 51 minus the layer removed during the cleaning / conditioning forms the rear emitter.
  • the use of an n " substrate with a high carrier lifespan in conjunction with the deep p + emitter region leads to good transmission properties which are superior to those of comparable NPT-IGBTs with a transparent emitter to date.
  • the carrier lifetime (greater than 10 ⁇ s in the case of high injection) means that the forward voltage drop of the IGBT according to the present embodiment is less than that of a comparable doped NPT IGBT on a p + substrate with an n " epitaxial layer as the drift region.
  • the present NPT-IGBT is simple rather producible. Since an already bonded raw wafer with a standard wafer thickness (eg 700 ⁇ m) can be assumed, there is no need for low-temperature bonding of thinned, partially processed wafers. In addition, customary high-temperature processes can be used to manufacture the ⁇ DB raw wafers.
  • a standard wafer thickness eg 700 ⁇ m
  • the shutdown behavior of the IGBT according to the present embodiment is not critical for the ignition application. On the one hand no rapid decay of the anode current after switching off the device voltage is required as in other applications, but 'a temperature-independent as possible ramp-up of anode voltage during periods among some 10 microseconds. On the other hand, the maximum switching frequency is about two orders of magnitude smaller than in other applications.
  • the high pulse strength of the IGBT according to the present embodiment results from the following facts. Because of the chosen large thickness of the n ⁇ drift region 52, the current amplification factor ⁇ of the pnp transistor formed from the regions 51, 52, 53 and 53 ⁇ remains low even at high reverse voltages.
  • the field distribution in the NPT-IGBT is more favorable than in the PT-IGBT.
  • the applied reverse voltage can be absorbed with smaller field strengths, since the expansion of the space charge zone is not limited by a buffer.
  • the MOS control heads in the NPT-IGBT are heated less than in the PT-IGBT.
  • the positive feedback effect previously described on the PT-IGBT according to the prior art Development via a thermally generated electron leakage therefore only occurs in the event of a pulse when the component is subjected to greater loads.
  • the thick n ⁇ drift region can be beneficial for achieving a high impulse strength for another reason. It is known that the slope properties of an emitter can increase with increasing temperature. This is undesirable in view of high impulse resistance. An increase in the gain results in a lower (thermally generated ' leakage current) losing the controllability of the IGBT. leads, than would be the case with temperature-independent amplification. Therefore, the aim must be to expose such emitters to as little temperature rise as possible, which is advantageously achieved by a thick n ⁇ drift region. In the case of an impulse, by far the greatest power loss and thus heat is generated on the cathode side of the IGBT-s. ' The heat front takes a certain amount of time to reach the emitter.
  • This time depends on the distance between the cathode side of the IGBT and the p + emitter.
  • the present invention has been described above with reference to a preferred exemplary embodiment, it is not restricted to this, but can be modified in many ways. If, for example, the types of doping and the signs of the voltage to be applied are interchanged, the corresponding n-channel NPT-IGBT results in a corresponding p-channel NPT-IGBT. In general, this is superior to the n-channel NPT-IGBT in terms of latch-up strength, but inferior in terms of avalanche strength.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung schafft ein Halbleiterleistungsbauelernent und ein entsprechendes Herstellungsverfahren, und insbesopdere einen vertikalen NPT-IGBT für Zündanwendungen mit einer Durchbruchspannung Kleiner als etwa 1000 V. Das Halbleiterleistungsbauelernent hat ein Wafersubstrat (51; 52). eines ersten Leitungstyps (n-) mit einem rückseitigen Emitterbereich (51) eines zweiten Leitungstyps (p+) und einem vorderseitigen Driftgebiet (52) des ersten Leitungstyps (n-); einen rückseitigen Anodenkontakt (58), welcher mit dem Emitterbereich (51) verbunden ist und teilweise an die vorderseitige Oberfläche reicht; eine vorderseitigen MOS-Steuerstruktur (53,53',54, 54', 55, 55', 56, 57a); und einen vorderseitigen Kathodenkontakt (59), welcher rnit einem vorderseitigen Sourcebereich (54, 54') und einem Bodybereich (53) der vorderseitigen MOS-Steuerstruktur (53, 53', 54, 54', 55, 55', 56, 57a) verbunden ist. Die Dicke des Driftgebiets (52) ist wesentlich grösser als die Weite der Raumladungszone bei einer vorgegebenen Durchbruchsspannung; und die Dicke des rückseitigen Emitterbereichs (51) ist grosser als 5 & m.

Description

Halbleiterleistungsbauelemen-t und entsprechendes- Herstellungsverfahren
STAND DER TECHNIK
Die vorliegende Erfindung betrifft ein Halbleiterleistungsbauelernent und ein entsprechendes . Herstellungsverfahren.
Obwohl .auch • auf andere ähnliche Halbleiterleistungsbauelemente anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf einen vertikalen IGBT (Insulated Gate Bipolar Transistor) erläutert.
Allgemein werden die IGBTs als Leistungsschalter im Bereich von' einigen hundert bis einigen tausend Volt Sperrspannung eingesetzt. Insbesondere ist der Einsatz vo ' solchen IGBT als Zündtransistor, d.h. als Schalter auf der Primärseite einer Zündspule, von besonderem Interesse.
Die Struktur eines vertikalen IGBT ist ähnlich derjenigen eines VDMOS-Transistors, allerdings mit dem Unterschied, dass auf seiner' Anodenseite ein p+-Emitter anstelle eines n+-Substrat's bei dem VDMOS-Transistor angeordnet ist. Aus der DE 31 10.230 C3 ist ein vertikales MOSFET-Baueleπient mit der Grundstruktur eines vertikalen IGBT bekannt. Prinzipiell lassen sich dabei zwei Typen des vertikalen IGBT bzw. V-IGBT unterscheiden, nämlich der sog. Punch- Through-IGBT (PT) und der sog. Nσn-Punch-Through-IGBT (MPT), wie beispielsweise in Laska et al., Solid-State- Electronics, Band 35, Nr. 5, Seiten 681-685, beschrieben.
Anhand von Fig. 2 und 3 werden nachstehend die Grundeigenschaften dieser beiden IGBT-Typen beschrieben.
Fig. 2 zeigt eine schematische Querschnittsdarstellung eines NPT-IGBT, dessen aktives Gebiet', dargestellt durch das Bezugszeichen 10, zellenförmige oder streifenförmige MOΞ- Steuerköpfe 13, 14, 15, 16, 17- aufweist. Im einzelnen bezeichnet dabei Bezugszeichen 13 eine p-Bodyzone, 14 einen n+-Emitter, 15 eine p+-Kontaktdiffusion zum Anschließen der p-Bodyzone 13 an einen Kathodenanschluss 19, welcher gleichzeitig mit dem n+-Sourcegebiet 14 verbunden ist und auf Masse liegt, 16 eine Gateelektrode und 17 ein Gateoxid. Des weiteren bezeichnet 12 ein n"-Driftgebiet, 11 einen rückseitigen p+-Emitter und 18 einen Anodenanschluß. „cT bezeichnet die Dicke des p+-Emitters 11 und 101 eine Raumladungszone, welche sich am pn-Übergang zwischen dem p- Bodygebiet 13 und dem n~-Drift-Gebiet 12 ausbildet.
Der NPT-IGBT gemäß Fig. 2 wird üblicherweise auf einem niedrigdotieren n~-Substrat mit hoher- Ladungsträgerlebensdauer "hergestellt . Nach dem Eindringen der Diffusionsprofi- le auf der afervorderseite VS zur Erstellung der MOS- Steuerköpfe 13, 14, 15, lβ, 17, wird auf der Waferrückseite RS der p+-Emitter 11 in sehr flacher Form mit nur wenigen μrα Eindringtiefe (d « einige μm) und schlechtem Emitterwirkungsgrad hergestellt. Dieser transparente Emitterbereich 11 dient dazu, ein schnelles Abschalten des Stroms im dynamischen Betrieb dieses Bauelements mit dem Ziel zu gewährleisten, die Abschaltverluste klein zu halten, um trotz eines derart schlechten Emitterbereichs 11 befriedigende Durchlasseigenschaften zu erzielen, muß die Trägerlebensdauer im n~-Driftgebiet 12 möglichst hoch gewählt werden. Ferner ist die Dicke des n~-Driftgebiet.s 12 unter Berücksichtigung der gewünschten Sperrfähigkeit -des Bauelements möglichst klein zu wählen. Als Folge davon müssen gerade 'im Bereich von Sperrfähigkeiten um 1 kV und- darunter sehr dünne Wafer prozessiert werden. Dies ist sehr aufwendig und erst in den letzten Jahren möglich geworden. Siehe dazu beispielsweise T. Laska et al . , Conf. Proc. ISPSD'97, Seiten 361-364.
Fig. 3 zeigt eine schematische Querschnittsdarstellung eines PT-IGBT, dessen aktives Gebiet, dargestellt durch das Bezugszeichen 20, zellenförmige oder streifenförmige OS- Steuerköpfe 23, 24, 25, 26, 27 aufweist. Im einzelnen bezeichnet dabei Bezugszeichen 23 eine p-Bodyzone, 24 ein n+- Sourcegebiet , 25 eine p+-Kontaktdiffusion zum Anschließen der p-Bodyzone 23 an einen' Kathodenanschluss 29, welcher gleichzeitig mit dem n+-Sourcegebiet 24 verbunden ist, 26 eine Gateelektrode und 27 ein Gateoxid. Des weiteren bezeichnet 22a ein n"-Driftgebiet und 22b ein n~- Buffergebiet, 21 einen rückseitigen p+-Emitter und 28 einen Anodenanschluß. 201 bezeichnet eine Raumladungszone, welche sich am pn-Übergang zwischen dem p-Bodygebiet 23 und dem n~ -Drift-Gebiet 22a ausbildet.
Der PT-IGBT gemäß Fig. 3 wird üblicherweise auf einem dik- ken, p^-dotierten Substrat, welches gleichzeitig den rückseitigen Emitterbereich 21 bildet, mit epitaktisch aufgebrachten n-Bufferbereich 22b und epitaktisch aufgebrachtem n~-Driftgebiet 22a hergestellt. Da die Dicke des n~- Driftgebiets 22a für einen möglichst geringen Durchlassspannungsabfall geringer gewählt wird, als es die Weite der Raumladungszone 201 im Driftgebiet bei der gewünschten Sperrfähigkeit erfordert, dient der n-Bufferbereich 22b dazu, ein Durchgreifen der Raumladungszone zum p+-Emitter 21 zu vermeiden. Um trotz des guten Emitters 21 ein schnelles Abschalten des Stroms erzielen zu können, wird die Ladungsträgerlebensdauer über sogenanntes Lifetime-Killing, z.B. mittels Elektrόnenbestrahlung, klein gehalten und/oder die Dotierung im n-Bufferbereich 22b entsprechend hoch gewählt. Da die Durchlassspannung mit zunehmender Bufferdosis größer wird, ist ein guter Kompromiss zwischen Durchlassspannung und Abschaltverhalten mit einem hochdotierten, dünnen Bufferbereich 22b zu erzielen. Ein solcher Buffer ist infolge der Bufferausdiffusion bei der Rohwaferherstellung mit solch einem Doppel-EPI/Substrat-Wafer nur begrenzt erreichbar.
Deshalb gibt es Untersuchungen zu PT-IGBTs auf SDB(silicon direct bonding) -Wafern, wie beispielsweise von C. Yun et al., Conf. Proc. ISPSD'98, Seiten 261-264 offenbart. Bei diesen SDB-Wafern wird ein Bufferimplantat in einen n~- Wafer aus FZ-Silizium eingebracht und dieser Wafer dann direkt auf einen p+-Wafer aus CZ-Silizium gebondet und ausgeheilt. Der so entstandene SDB-Rohwafer mit der Schichtenfolge n"n+p+ wird dann auf Standarddicke geschliffen und bildet die Ausgangsbasis für die Herstellung von PT-IGBTs nach Standardverfahren der Halbleitertechnik. Der Vorteil dieser Vorgehensweise liegt darin, dass sich bei derartigen SDB-Wafern sehr dünne Bufferbereiche mit hoher Dotierung darstellen lassen.
In einem Artikel von K. D. Hobart et-al., 1999 Proc. IEEE, Seiten 45-49, wird über einen NPT-IGBT auf SDB-Wafermate- rial berichtet. Hier wird das Bauelement allerdings zunächst auf einem standardmäßigen n~- afer aus ■ FZ-Silizium einschließlich Metallisierung hergestellt. Der Bond-Prozess bei dem dort vorgestellten Verfahren ' ist aufwendig und erfolgt anschließend an ein Dünnschleifen der Wafer in einem Niedrigtermperäturverfahren (T<450°C), um die bereits metallisierte IGBT-Struktur nicht zu schädigen. Als Bond- Partner wurde entweder ein identischer IGBT-Wafer oder ein p+-Wafer verwendet .
In folgendem wird eine kurze Erläuterung der Funktionsweise von den beschriebenen IGBT-Typen gegeben.
Für den Durchlassfall wird bei beiden IGBT-Typen die Gateelektrode 16 bzw. 26 gegenüber dem Kathodenanschluss 19 bzw. 29 auf ein Potential oberhalb der Schwellspannung der MOS-Steuerköpfe 13, 14, 15, 16, 17 bzw. 23, 24, 25, 26, 27 gebracht. Daraufhin wird im Bereich des p-Bodygebiets 13 bzw. 23 ein Inversionskanal an der Halbleiteroberfläche unter dem Gateanschluss 16 bzw. 26 erzeugt. Die Halbleiteroberfläche im Bereich des n~-Driftgebiets 12 bzw. 22a befindet sich dann im Zustand der Akkumulation. Bei einer gegenüber der Kathode positiven Spannung am Anodenanschluss 18 bzw.- 28 werden Elektronen über die n+-Sourcebereiche 14 bzw. 24, die influenzierten MOS-Kanäle in den Bodybereichen 13 bzw. 23' und die Akkumulationsschicht in das n"-Driftgebiet 12 bzw. 22a injiziert.
Daraufhin injiziert der anodenseitige Emitterbereich 11 bzw. 21 Löcher, wodurch das n~-Driftgebiet 12 bzw. '22a derart von Ladungsträgern überschwemmt wird, dass seine Leitfähigkeit erhöht wird. Es befindet sich bei üblichen Durchlassstromdichten in der Ηochinjektionsphase. Dadurch ist ein IGBT mit einer Sperrfähigkeit ab ca. 150-200V in der Lage, höhere Stromdichten mit einem kleineren Spannungsabfall zwischen Anode und Kathode zu führen, als ein MOS- Transistor mit gleicher Durchbruchsspannung. Der Strom fließt im Durchlassfall von der Anode zur Kathode. Er wird von Elektronen getragen, die in das n~-Driftgebiet 12 bzw. 22a injiziert werden und über den anodenseitigen Emitter 11 bzw. 21 zur Anode abfließen, und von Löchern, die von dem anodenseitigen Emitter ins das n~-Driftgebiet 12 bzw. 22a injiziert werden und über die p-Gebiete 13, 15 bzw. 23, 25 zur Kathode ,hin abfließen. Im Sperrfall wird die Gateelektrode 16 bzw. 26 gegenüber dem Kathodenanschlüss 19 bzw. 29 auf eine Spannung unterhalb der Schwellspannung gebracht. Bringt man den Anodenan- schluss 18 bzw. 28 nun auf ein positives Potential, dann dehnt sich die zwischen dm p-Bodybereich 13 bzw. 23 und dem n~-Driftgebiet 12 bzw. 22a liegende Raumladungszone 101 bzw. 201' fast ausschließlich in das n"-Driftgebiet 12 bzw. 22a aus.
Beim NPT-IGBT ist die Dicke der n~~Driftzone 12- größer gewählt als die Weite, . 'die' die Raumladungszone 101 bei einer gegebenen maximalen Sperrfähigkeit des Bauelements aufweist.
Beim PT-IGBT ist die Dicke der n~-Driftzone 22a kleiner gewählt als die Weite, die die Raumladungszone bei einer gegebenen maximalen Sperrfähigkeit des Bauelements aufweisen würde. Um hier ein' Auflaufen der Raumladungszone 201 auf den p+-Emitterbereich 21 zu verhindern, wird die n-dot'ierte Bufferzone 22b mit dem Ziel eingebracht, den besagten Punch-Through zu vermeiden.
Fig. 4 zeigt eine übliche Schaltungstopologie, in der ein vertikaler IGBT 30 x als Zündtransistor im Primärkreis einer Zündspule für eine -Brenήkraftmaschine verwendet wird. Für diese Anwendung als Zündtransistor mit notwendigen Sperrfähigkeiten von ca. 400-600V wird bisher ausschließlich der PT-IGBT auf Doppel-EPI/Substrat-Rohwafern verwendet, wo- durch die eingangs geschilderte Problematik dünner Wafer bei NPT-IGBTs zu umgehen ist.
Gemäß Fig. 4 ist der vertikale IGBT 30 über eine Zündspule 31 mit der Batteriespannung 33 verbunden. Auf der Sekundärseite der Zündspule 31 ist eine Zündkerze 32 vorgesehen. Eine Diode 37, welche mit dem Steueranschluss 38 verbunden ist, dient dem ESD-Schutz, und die Widerstände 35, 36 (beispielsweise mit R36 = lkΩ und R35 = 10-25kΩ) legen einerseits der Eingangswiderstand der Anordnung fest und bilden andererseits die Last einer Klammerdiodenkette -34. Die Elemente 30, 34, 35,-36, 37 sind üblicherweise monolithisch integriert, wobei die Dioden 37, 3 "normalerweise aus Poly- silizium bestehen.
Die Schaltunganordnung nach Fig. 4 ist von einem geeigneten Steuergerät direkt über den Steueranschluss 38 betreibbar. Dazu wird eine positive Spannung von beispielsweise 5 Volt an den- Steueranschluss 38 gelegt, worauf hin ein Stromanstieg durch die Zündspule 31 eingeleitet wird. Zu einem bestimmten Zeitpunkt wird die Spannung am Steueranschluss 38 stufenförmig auf ca. OV reduziert, worauf hin die Spannung am Knoten 39 steil ansteigt. Dieser Spannungsanstieg wird auf die Sekundärseite der Zündspule 31 hochtransformiert und führt zu einem Zündfunken an der Zündkerze 32.
Die Klammerdibdenkette "34 hat die Aufgabe, den Spannungsanstieg an der Anode 39 auf die sogenannte Klammerspannung von ca. 400V zu begrenzen, um einerseits den IGBT 30 und andererseits die weiteren Schaltungskomponenten zu schützen. Dies ist insbesondere im sogenannten Impulsfall von Bedeutung, der auftritt, wenn beispielsweise infolge eines abgefallenen Zündkabels kein Zündfunke erzeugt wird. Dann muss der IGBT 30 ^ die sonst im Funken umgesetzte Energie aufnehmen. Ohne eine solche Spannungsbegrenzung würde die Anodenspannung an dem Knoten 39 hierbei bis zum Durchbruch des IGBTs 30 ansteigen und diesen zerstören. Dies wird mittels der Klammerdiodenkette 34 dadurch verhindert, dass sie beim Erreichen einer vorgewählten Klammerspannung das Gate des IGBT 30 gerade noch so stark ansteuert, dass, ein 'Überschreiten der KlammerSpannung am Knoten 39 vermieden wird. Dennoch stellt dieser Betriebsfall durch die hohe umgesetzte Energie eine hohe Anforderung an die Impulsfestigkeit des IGBT 30 λ dar, die nicht immer im ausreichenden Maße zu gewährleisten ist. Die negative Konsequenz wäre eine Zerstörung des IGBT 30
J. Yedinak et al., Conf. Proc. ISPSD 1998, Seiten 399-402 haben gezeigt, dass ein Ausfall folgendermaßen, wie im Zusammenhang mit Fig. 5 näher erläutert, zustandekommt.
Fig. 5 zeigt eine schematische Querschnittsdarstellung eines PT-IGBT, dessen aktives Gebiet, dargestellt durch das Bezugszeichen 40, zellenförmige oder streifenförmige MOS- Steuerköpfe 43, 44, 45, 46, 47 aufweist. Im einzelnen bezeichnet dabei Bezugszeichen 43 eine p-Bodyzohe, 44 ein n+- Sourcegebiet, 45 eine p+-Kontaktdiffusion zum Anschließen der p-Bodyzone 43 an einen Kathodeήanschluss 49, welcher gleichzeitig mit dem n+-Sourcegebiet 44 verbunden ist, 46 eine Gateelektrode und 47 ein Gateoxid. Des weiteren bezeichnet 42a ein n~-Driftgebiet und 42b ein n-Buffergebiet, 41 einen rückseitigen p+-Emitter und 48 einen Anodenanschluß. 401 bezeichnet eine Raumladungszone, welche sich am pn-Übergang zwischen dem p-Bodygebiet 43 und dem n~-Drift- gebiet 42a ausbildet. -
Im Impulsfall hat die Raumladungszone 401 das gesamte n~- Driftgebiet 42a erfasst. Über eine mittels besagter Klammerdioden kontrollierte Ansteuerung des Gates werden Elektronen 402 über den ausgebildeten MOS-Kanal im p-Bodygebiet 43 ins n~-Driftgebiet 42a injiziert, die den p+-Emitter 41 ansteuern. Der Verstärkungsfaktor ß des aus den Gebieten 41, 42a, 42b, 43 gebildeten pnp-Transistors ist bei hoher Spannung höher, als im Durchlass (vgl. Takei et al . , Conf. Proc. ISPSD 1999, Appendix Paper 7.1), weswegen eine geringe Ansteuerspannung am' Gateanschluss 46 ausreicht, um den Laststrom zu tragen und damit die Anodenspannung auf die Klammerspannung zu begrenzen. Infolge der auftretenden Verlustleistung wird das Bauelement insbesondere an der Kathode sehr heiß, worauf hin es zu einem Elektrodenleckstrom kommt. Die Elektronen 403 laufen in Richtung Anode und steuern den dortigen p+-Emitterbereich 41 auf. Sie wirken also wie eine zusätzliche Ansteuerung des IGBT. Um die Spannung auf den Wert der Klammerspannung zu halten, wird über die Klammerdiodenkette die Ansteuerung des Gateanschlusses 46 entsprechend reduziert. Unter bestimmten Betriebsbedingungen ist die Ansteuerung durch den thermisch bedingten Elektronenleckstrom so stark, dass der IGBT den Laststrom ohne Gateabsteuerung fuhren kann. Seine Steuerbarkeit geht verloren. Die Temperatur steigt weiter an, und der Leckstrom steigt ebenfalls weiter an. Schließlich kommt es zu einer thermischen Mitkopplung, und der IGBT wird zerstört .
Die der vorliegenden Erfindung zugrundeliegende allgemeine Problematik besteht also darin, einen robusten IGBT insbesondere für Zündanwendungen darzustellen, der gute Durchlasseigenschaften hat und eine hohe Impulsfestigkeit aufweist und der einfach prozessierbar ist.
VORTEILE DER ERFINDUNG
Das erfindungsgemäße Halbleiterleistungsbauelernent mit den Merkmalen des Anspruchs 1 und das entsprechende Herstellungsverfahren nach Anspruch 10 weisen den Vorteil auf, daß ein robuster IGBT ohne die Notwendigkeit der Prozessierung dunner Wafer bereitgestellt wird.
Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, daß ein Wafersubstrat eines ersten Leitungstyps mit einem rückseitigen Emitterbereich eines zweiten Leitungstyps und einem vorderseitigen Driftgebiet des ersten Leitungstyps verwendet wird, wobei die Dicke des Driftgebiets wesentlich großer ist als die Weite der Raumladungszone bei einer vorgegebenen Durchbruchsspannung und die Dicke des rückseitigen Emitterbereichs ist größer als 5 μrα.
In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
Gemäß einer bevorzugten Weiterbildung ist die Durchbruchsspannung kleiner als 1000 V, wobei - die Dicke des Driftgebiets zwischen der vorderseitigen MOS-Steuerstruktur und dem rückseitigen Emitterbereich größer als 200 μrn ist.
Gemäß einer weiteren bevorzugten Weiterbildung ist der rückseitige Emitterbereich ein Diffusionsbereich.
Gemäß einer weiteren bevorzugten Weiterbildung ist das Substrat ein SDB-Substrat .
Gemäß einer weiteren bevorzugten Weiterbildung ist der rückseitige Emitterbereich ein Epitaxiebereich.
Gemäß einer weiteren bevorzugten Weiterbildung ist die Dik- ke des Driftgebiets zwischen der vorderseitigen MOS-Steuerstruktur und dem rückseitigen Emitterbereich mindestens 20 μm größer als die Weite der Raumladungszone bei der vorgegebenen DürchbruchsSpannung.
Gemäß einer weiteren bevorzugten. Weiterbildung ist die Dik- ke des Driftgebiets zwischen der vorderseitigen MOS-Steuer- Struktur und dem rückseitigen Emitterbereich derart gewählt, daß die Temperaturerhöhung des rückseitigen Emitterbereichs , bis zu dem Zeitpunkt, bei' dem die Vorderseite im Irapulsfall -eine vorgegebene Maximaltemperatur erreicht, einen Wert von etwa 50 -K nicht überschreitet.
Gemäß einer weiteren bevorzugten Weiterbildung ist der erste Leitungstyp der n-Typ und der zweite Leitungstyp der p- Typ.
Gemäß einer weiteren bevorzugten.. Weiterbildung weist das Driftgebiet eine Trägerlebensdauer von mehr als 10 μs im Hochinjektionsfall auf.
ZEICHNUNGEN
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert .
Es zeigen:
Fig. 1 eine schematische Querschnittsdarstellung eines vertikalen NPT-IGBTs gemäß einer Ausführungs form der vorliegenden Erfindung;
Fig." 2 eine schematische Querschnittsdarstellung eines bekannten NPT-IGBT; Fig. 3 eine schematische Querschnittsdarstellung eines bekannten PT-IGBT;
Fig. 4 eine übliche Schaltungstopologie, in der ein vertikaler IGBT als Zündtransistor im Primärkreis einer Zündspule für eine Brennkraftmaschine verwendet wird; und
Fig. 5 eine schematische Querschnittsdarstellung eines bekannten NPT-IGBT zur Erläuterung eines Ausfallmechanismus.
BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktio sgleiche Komponenten.
Fig. 1 zeigt eine schematische Querschnittsdarstellung eines vertikalen NPT-IGBTs gemäß einer Ausführungsform der vorliegenden Erfindung.
In Fig. 1 bezeichnet 50 ein aktives Gebiet eines NPT-IGBT und 51, 52 ein entsprechendes n~p+-Substrat . Dieses Substrat 51, 52 ist entweder ein n~-Wafersubstrat mit einer rückseitigen p+-Diffusion oder ein n"p+-SQB-Rohwafer oder ein n~-Wafersubstrat mit einer rückseitigenb p+-Epischicht .
Die n~-Driftzone 52 in dem besagten n~p+-Substrat stellt, wie gesagt, im aktiven Gebiet 50 des IGBT das bekannte Driftgebiet dar, und die p+-Rückseite 51 den anodenseitigen Emitter.
Fig. 1 zeigt insbesondere einen Querschnitt durch eine Zelle bzw. einen Streifen innerhalb des aktiven Gebiets des IGBTs ohne die nach dem Stand der Technik üblichen Passi- vierungsschichten. Das gesamte aktive Gebiet erhält man üblicherweise durch- eine monolithische Integration einer Vielzahl solcher Zellen bzw. Streifen nebeneinander. Der Randabschluss bzw. die benötigte Klammerschaltung gemäß Fig. 4 sind ..nach dem Stand der Technik ausführbar und zusammen 'mit dem.aktiven Gebiet in einem Chip integrierbar.
In Fig. 1 bezeichnet 58 weiterhin einen Anodenkontakt bzw. eine Anodenmetallisierung auf der Waferrückseite RS und 59 einen Kathodenkontakt bzw. eine Kathodenmetallisierung auf der Wafervorderseite VS . Der Kathodenkontakt 59 verbindet die Bereiche '54 und 55 bzw. 54 und 55 elektrisch miteinander. Dabei bezeichnen 54, 54 einen vorderseitigen n+- Sourcebereich und 55, 55 ^ eine jeweilige p+-Kontaktdif u- sion zum Anschluss des darunterliegenden p-Bodybereichs 53, 53 x . Eine vorzugsweise aus Polysilizium bestehende Gateelektrode 56 ist durch ein Gateoxid 57a von der Halbleiteroberfläche und durch ein Zwischendielektrikum 57b vom Kathodenkontakt 59 elektrisch isoliert. Die p+-Bereiche 55, 55 x sind nicht nur p+-Kontaktdiffusionen zur elektrischen Anbindung der p-Bodygebiete 53, 53 λ an den Kathodenkontakt 59, sondern dienen außerdem zur Latch-up-Unterdrückung. An der Oberfläche der p-Bodygebiete 53, 53 Λ ist durch eine po- sitive Gatespannung je ein Ihversionskanal ausbildbar. Die n+-Sourcebereiche 54, 54 x dienen der Nachlieferung der im Durchlass bzw. Klammerfall über die Inversionskanäle in das niedrig dotierte n~-Driftgebiet 52 injizierten Elektronen. Die Dicke des rf-Driftgebiets 52 zwischen dem MOS-Steuer- bereich und dem rückseitigen p+-Emitterbereich 51 ist deutlich größer gewählt als die Weite der Raumladungszone im n~ -Driftgebiet 52 bei einer vorgegebenen bzw. gewünschten Durchbruchsspannung von typischerweise 400-600V bei Zündanwendungen erfordert, beispielsweise 20μm dicker oder mehr.
Auf der Waferrückseite ist der p+-Emi.tterbefeich 51 mit einer Tiefe d größer als 20μm vorgesehen. Die hohe p+- Dotierung dient der ohmschen Kontaktanbindung des Emitters 51 an den rückseitigen Anodenkontakt 58. Der IGBT gemäß dieser Ausführungsform ist mit Standardfertigungsverfahren der Halbleitertechnik herstellbar. Die Dicke des Rohwafers muss dabei trotz der typischen Durchbruchspannung bis herab zu ca. 400V nicht geringer gewählt ' werden als für übliche rückseitendiffundierte Bipolartransistoren. Daher sind während des gesamten Herstellungsprozesses keine Verfahren notwendig, die zu sehr dünnen Waferdicken kleiner 200μm führen.
Bei der Herstellung dieses IGBTs werden zunächst auf dem p+n~-Substrat die Vorderseitendiffusionen, Oxide, Metalle und Deckschichten im/auf dem Substrat erzeugt. Im Anschluss daran erfolgt eine Säuberung und Konditionierung der Wafer- rückseite RS, beispielsweise über einen Schleifprozess und/oder einen Ätzprozess. Je nach verwendetem Substrat variiert der dabei erforderliche Materialabtrag. Beispielsweise ist dieser bei einem RSD-Wafer möglichst gering (einige μ ) , bei einem SDB-Wafer -groß (einige lOOμm) und bei einem EPI/SUB-Wafer gering (einige μm) . Schließlich wird die Rückseitenmetallisierung 58 aufgebracht. Zum Feinab- gl.eich der Eigenschaften des vorliegenden IGBTs ist die Einführung einer gezielten Einstellung der Trägerlebensdauer, z.B. mittels Elektronenbestrahlung, möglich.
Im fertig prozessierten IGBT bildet die n~-Substratzone 52 des Rohwafers das Driftgebiet des IGBTs, und die p+-Zone 51 abzüglich der während der Säuberung/Konditionierung entfernten Schicht den rückseitigen Emitter. Die Verwendung eines n"-Substrats hoher Trägerlebensdauer führt in Verbindung mit dem tiefen p+-Emitterbereich zu guten Durchlasseigenschaften, die denen vergleichbarer bisheriger NPT-IGBTs mit transparentem Emitter überlegen sind. Aufgrund der im Substrat gegenüber einer epitaktisch erzeugten n~-Schicht erreichbar hohen Trägerlebensdauer (größer 10. μs bei Hochinjektion) ist der Durchlassspannungsabfall des IGBTs gemäß der vorliegenden Ausführungsform erwartungsgemäß geringer als bei einem vergleichbar dotierten NPT-IGBT auf p+- Substrat mit n"-Epitaxischicht als Driftgebiet.
Im Vergleich zu dem von Hobart- et al. vorgeschlagenen NPT- IGBT auf SDB-Rohwafer ist der vorliegende NPT-IGBT einfa- eher herstellbar. Da von einem bereits gebondeten Rohwafer mit Standard-Waferdicke (z.B. 700μm) ausgegangen werden kann, enfällt das Niedrigtemperaturbonden gedünnter, teil- prozessierter Wafer. Außerdem können beim Herstellen der ΞDB-Rohwafer übliche Hochtemperaturverfahren genutzt werden.
Das Abschaltverhalten des IGBTs gemäß der vorliegenden Ausführungsform ist bei der Zündapplikation unkritisch. Einerseits ist kein schnelles Abklingen des Anodenstroms nach Abschalten der Gerätespannung gefordert wie in sonstigen Applikationen, sondern 'ein möglichst temperaturunabhängiges Hochlaufen der Anodenspannung in Zeiten unter einigen 10 μs . Andererseits ist die maximale Schaltfrequenz verglichen mit sonstigen Applikationen etwa zwei Größenordnungen kleiner. Die hohe Impulsfestigkeit des IGBTs gemäß der vorliegenden Ausführungsform resultiert aus folgenden Tatsachen. Wegen der gewählten großen Dicke des n~-Driftgebiets 52 bleibt der Stromverstärkungsfaktor ß des aus den Gebieten 51, 52, 53 bzw. 53 ^ gebildeten pnp-Transistors auch bei hohen Sperrspannungen gering. Außerdem ist bei vergleichbarer Driftgebietsdotierung die Feldverteilung im NPT-IGBT günstiger als im PT-IGBT. Die anliegende Sperrspannung kann bei kleineren Feldstärken aufgenommen werden, da die Raumladungszonenausdehnung nicht durch einen Buffer begrenzt wird. Infolge davon werden die MOS-Steuerköpfe im NPT-IGBT weniger stark erwärmt als im PT-IGBT. Der zuvor am PT-IGBT nach dem Stand der Technik beschriebene Effekt der Mitkopp- lung über einen thermisch erzeugten Elektronenleckstro setzt im Impulsfall deshalb erst bei größeren Belastungen des Bauelements ein. ' '
Darüber hinaus kann das dicke n~-Driftgebiet noch aus einem weiteren Grund günstig für das Erzielen einer hohen Impuls-- festigkeit sein. Es ist bekannt, dass die Versteigungsei- genschaften eines Emitters mit wachsender Temperatur zunehmen können. Dies ist im Hinblick auf eine hohe Impülsfe- stigkeit unerwünscht. Eine Zunahme der Verstärkung führt dazu, dass ein geringerer (thermisch erzeugter' Leckstrom) zum Verlust der Steuerfähigkeit des IGBTs. führt,, als es bei temperaturunabhängiger Verstärkung der Fall wäre. Ziel daher muss es sein, solche Emitter möglichst keiner Temperaturerhöhung auszusetzen, was durch ein dickes n~-Drift- gebiet in vorteilhafter Weise erreicht wird. Im Impulsfall entsteht nämlich die bei weitem größte Verlustleistung und damit Wärme an der Kathodenseite des IGBT-s.' Die Wärmefront benötigt eine gewisse Zeit, den Emitter zu erreichen. Diese Zeit hängt vom Abstand zwischen der Kathodenseite des IGBT und dem p+-Emitter ab. Sie kann durch die Wahl eines dicken n"-Driftgebiets so eingestellt .werden, dass die Erwärmung des Emitters während der kritischen Phase im Impulsfall gering bleibt und erst nachfolgend ansteigt.
Obwohl die vorliegende Erfindung vorstehend .anhand eines bevorzugten- Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar. Vertauscht man z.B. die Dotierungsarten und die Vorzeichen der anzulegenden Spannung, erhält man aus dem n-Kanal-NPT- IGBT einen entsprechenden p-Kanal-NPT-IGBT . Allgemein ist dieser dem n-Kanal-NPT-IGBT hinsichtlich der Latch-up-Fe- stigkeit überlegen, aber hinsichtlich der Avalanche-Festig- keit unterlegen.

Claims

PATENTANSPRÜCHE
1. Halbleiterleistungsbauelernent mit:
einem Wafersubstrat (51; 52) eines ersten Leitungstyps (n-)" mit einem rückseitigen Emitterbereich (51) eines zweiten Leitύngstyps (p+) und einem vorderseitigen Driftgebiet (52) des ersten Leitungstyps (n~) ;
einem rückseitigen Anodenkontakt (58), welcher mit dem Emitterbereich (51) verbunden ist und teilweise an die vorderseitige Oberfläche reicht;
einer vorderseitigen MOS-Steuerstruktur (53, 53 54, 54 λ, 55, 55 56, 57a) mit einem vorderseitigen Sourcebereich (54, 5'4Λ) und einem Bodybereich (53), welche in das Driftgebiet (52) eingebracht ' sind, und einem über dem Bodybereich (53) und über einem daran angrenzenden Teil des Driftgebiets (52) isoliert angeordneten Steuerkontakt (56); und einem vorderseitigen Kathodenkontakt (59) , welcher mit dem vorderseitigen Sourcebereich (54, 54 ) und dem Bodybereich (53) verbunden ist;
wobei
die Dicke des Driftgebiets (52) zwischen der vorderseitigen MOS-Steuerstruktur (53, 53\ 54, 54\ 55, 55λ, 56 57a) und dem rückseitigen Emitterbereich (51) -wesentlich größer ist als die Weite der Raumladungszone bei einer vorgegebenen Du c'hbruchsSpannung; und
die Dicke des rückseitigen Emitterbereichs (51) größer als 5 μm ist.
2. Halbleiterleistungsbauelernent nach Anspruch 1, dadurch gekennzeichnet, daß die Durchbruchsspannung kleiner als 1000' V ist und die Dicke des Driftgebiets (52) zwischen der vorderseitigen MOS-Steuerstruktur (53, 53 54, 54 55,"
55 56, 57a) und dem rückseitigen Emitterbereich (51) größer als 200 μm ist.
3. Halbleiterleistungsbauelernent nach Anspruch l'oder 2, dadurch gekennzeichnet, daß der rückseitige Emitterbereich (51) ein Diffusionsbereich ist.
4. Halbleiterleistungsbauelernent nach Anspruch "1 oder 2, dadurch gekennzeichnet, daß das Substrat (51; 52) ein SDB- Substrat ist.
5. Halbleiterleistungsbauelernent nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der rückseitige Emitterbereich (51) ein Epitaxiebereich ist.
6. Halbleiterleistungsbauelernent nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Dicke des Driftgebiets (52) zwischen der vorderseitigen MOS-Steuerstruktur (53, 53 54, 54 55, 55λ, 56, 57a) und dem rückseitigen Emitterbereich (51) mindestens 20 μm größer ist als die Weite der Raumladungszone bei der vorgegebenen •DurchbruchsSpannung. . " . •
7. Halbleiterleistungsbauelernent nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Dicke des Driftgebiets (52) zwischen der vorderseitigen MOS-Steuerstruktur (53, 53 54, 54 55, 55 56, 57a) und dem rückseitigen Emitterbereich (51) derart gewählt ist, daß die Temperaturerhöhung des rückseitigen E itterbereichs (51), bis zu dem Zeitpunkt, bei dem die Vorderseite im Impulsfall eine vorgegebene Maximaltemperatur erreicht, einen Wert von etwa 50 K nicht überschreitet.
8. Halbleiterleistungsbauelernent nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der erste Leitungstyp der p-Typ und der zweite Leitungstyp der n-Typ ist.
9. Halbleiterleistungsbauelernent nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Driftgebiet (52) eine Trägerlebensdauer von mehr als 10 μs im Hochinjektionsfall aufweist.
10. Verfahren zur Herstellung eines Halbleiterleistungsbauelements nach Anspruch 1 mit den Schritten:
Bereitstellen des Substrats (51; 52);
Erstellen der vorderseitigen MOS-Steuerstruktur (53, 53 " 54, 54 \ 55, 55 56, 57a)';- , - '
Abtragen eines Teils der Rückseite (RS) des Substrats (51; 52) mittels eines Ätz- und/oder Schleifprozesses; und
Erstellen des rückseitigen Anodenkontakts (58) .
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der rückseitige Emitterbereich ein Diffusionsbereich ist und die Rückseitendiffusion vor dem Erstellen der vorderseitigen MOS-Steuerstruktur (53, 53\ 54, 54\ 55, 55\ 56, 57a) durchgeführt wird.
12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Eindringtiefe der Rückseitendiffusion mehr als 20 μm beträgt und der Materialabtrag der Rückseite einige μm beträgt.
13. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß das Substrat (51; 52) ein SDB-Substrat ist und der Materialabtrag der Rückseite so groß ist, daß die Restdicke des rückseitigen Emitterbereichs (51) größer als 20 μm ist.
14. Verfahren .nach Anspruch 10, dadurch gekennzeichnet, daß der rückseitige Emitterbereich ein Epitaxiebereich mit einer Dicke größer als 5 μm ist und die Rückseitenepitaxie vor dem Erstellen der vorderseitigen MOS-Steuerstruktur (53, 53\ 54,.54\-55, 55\ 56, 57a) durchgeführt wird.
15. Verfahren nach einem der Ansprüche 11 bis 14, dadurch" gekennzeichnet, daß die Lebensdauer der Ladungsträger .mittels Bestrahlung oder einer lebensdauerreduzierenden Implantation eingestellt wird.
EP02735015A 2001-04-07 2002-03-26 Halbleiterleistungsbauelement und entsprechendes herstellungsverfahren Withdrawn EP1380055A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10117483A DE10117483A1 (de) 2001-04-07 2001-04-07 Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
DE10117483 2001-04-07
PCT/DE2002/001099 WO2002082552A1 (de) 2001-04-07 2002-03-26 Halbleiterleistungsbauelement und entsprechendes herstellungsverfahren

Publications (1)

Publication Number Publication Date
EP1380055A1 true EP1380055A1 (de) 2004-01-14

Family

ID=7680825

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02735015A Withdrawn EP1380055A1 (de) 2001-04-07 2002-03-26 Halbleiterleistungsbauelement und entsprechendes herstellungsverfahren

Country Status (4)

Country Link
US (1) US6949439B2 (de)
EP (1) EP1380055A1 (de)
DE (1) DE10117483A1 (de)
WO (1) WO2002082552A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5033335B2 (ja) * 2006-02-21 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いたインバータ装置
JP4857353B2 (ja) * 2009-03-02 2012-01-18 株式会社日立製作所 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置
US8330214B2 (en) * 2009-05-28 2012-12-11 Maxpower Semiconductor, Inc. Power semiconductor device
CN101847659A (zh) * 2010-04-22 2010-09-29 上海宏力半导体制造有限公司 横向双扩散金属氧化物半导体
CN102263127B (zh) * 2010-05-29 2013-06-19 比亚迪股份有限公司 一种mos型功率器件及其制造方法
CN102760759B (zh) * 2011-04-29 2016-02-03 比亚迪股份有限公司 一种半导体功率器件
CN103151251B (zh) * 2011-12-07 2016-06-01 无锡华润华晶微电子有限公司 沟槽型绝缘栅双极型晶体管及其制备方法
US8841718B2 (en) * 2012-01-16 2014-09-23 Microsemi Corporation Pseudo self aligned radhard MOSFET and process of manufacture
US9337270B2 (en) 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor device
US9337185B2 (en) * 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor devices
DE102014226161B4 (de) 2014-12-17 2017-10-26 Infineon Technologies Ag Halbleitervorrichtung mit Überlaststrombelastbarkeit
DE102015208097B4 (de) * 2015-04-30 2022-03-31 Infineon Technologies Ag Herstellen einer Halbleitervorrichtung durch Epitaxie
CN114664921B (zh) * 2022-03-21 2023-05-05 电子科技大学 一种具备抗esd功能的igbt及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4364073A (en) 1980-03-25 1982-12-14 Rca Corporation Power MOSFET with an anode region
JPH0724312B2 (ja) * 1988-06-10 1995-03-15 三菱電機株式会社 半導体装置の製造方法
JP2663679B2 (ja) * 1990-04-20 1997-10-15 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
JPH0548111A (ja) * 1991-08-12 1993-02-26 Toshiba Corp 半導体装置およびその製造方法
JP2984478B2 (ja) * 1992-08-15 1999-11-29 株式会社東芝 伝導度変調型半導体装置及びその製造方法
JP3182262B2 (ja) * 1993-07-12 2001-07-03 株式会社東芝 半導体装置
JPH09172167A (ja) * 1995-12-19 1997-06-30 Toshiba Corp 半導体装置
AU3220597A (en) * 1996-06-06 1998-01-05 Board Of Trustees Of The University Of Illinois, The Insulated gate bipolar transistor with reduced losses
DE19829614B4 (de) 1998-07-02 2004-09-23 Semikron Elektronik Gmbh Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
WO2000030177A1 (de) * 1998-11-18 2000-05-25 Infineon Technologies Ag Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
DE19860581A1 (de) * 1998-12-29 2000-07-06 Asea Brown Boveri Halbleiterelement und Verfahren zur Herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO02082552A1 *

Also Published As

Publication number Publication date
DE10117483A1 (de) 2002-10-17
WO2002082552A1 (de) 2002-10-17
US20040021203A1 (en) 2004-02-05
US6949439B2 (en) 2005-09-27

Similar Documents

Publication Publication Date Title
EP1097481B1 (de) Leistungshalbleiterbauelement für hohe sperrspannungen
DE102007020657B4 (de) Halbleiterbauelement mit einem Halbleiterkörper und Verfahren zur Herstellung desselben
DE102006024504B4 (de) Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben
DE69938562T3 (de) Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften
DE102007019561B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE60319899T2 (de) Doppeldiffundierter MOSFET
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
EP1774596B1 (de) Hochvolt-nmos-transistor und herstellungsverfahren
DE102010039258A1 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102013106946B4 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE102007018631A1 (de) Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
DE19629088A1 (de) Vertikaler Siliziumcarbid-Feldeffekttransistor
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
EP1380055A1 (de) Halbleiterleistungsbauelement und entsprechendes herstellungsverfahren
DE19725091B4 (de) Laterales Transistorbauelement und Verfahren zu seiner Herstellung
EP1097482B1 (de) J-fet-halbleiteranordnung
DE10240107A1 (de) Randabschluss für Leistungshalbleiterbauelement, Verfahren zu dessen Herstellung und mit dem Verfahren hergestellte Diode
DE10248205B4 (de) Ohmsche Kontaktanordnung und Herstellverfahren
DE10205324B4 (de) Halbleiterbauelement
DE102020204455A1 (de) Halbleitervorrichtung
DE102017212818B4 (de) Halbleiteranordnung
DE102005032074A1 (de) Halbleiterbauelement mit Feldstopp
DE10117801B4 (de) Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20031107

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

17Q First examination report despatched

Effective date: 20071221

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20080701