EP0597772A1 - Multiplexed matrix display screen and control method therefore - Google Patents

Multiplexed matrix display screen and control method therefore Download PDF

Info

Publication number
EP0597772A1
EP0597772A1 EP93402744A EP93402744A EP0597772A1 EP 0597772 A1 EP0597772 A1 EP 0597772A1 EP 93402744 A EP93402744 A EP 93402744A EP 93402744 A EP93402744 A EP 93402744A EP 0597772 A1 EP0597772 A1 EP 0597772A1
Authority
EP
European Patent Office
Prior art keywords
line
selection
time
potential
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP93402744A
Other languages
German (de)
French (fr)
Other versions
EP0597772B1 (en
Inventor
Denis Sarrasin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP0597772A1 publication Critical patent/EP0597772A1/en
Application granted granted Critical
Publication of EP0597772B1 publication Critical patent/EP0597772B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays

Definitions

  • the present invention relates to a matrix display screen of the multiplexed type as well as its control method.
  • This screen allows in particular the display in black and white or in color, with or without halftone, of simple or complex images allowing in particular the visualization of animated images of the television image type.
  • the invention applies to screens using an electroluminescent material or to microdot cathodoluminescent screens.
  • the line which is addressed or which is selected by the short line scan is brought to a so-called selection potential, denoted Vls.
  • Vls selection potential
  • the unaddressed or unselected lines are, depending on the type of screen, either brought to an unselected potential, denoted Vlns, or left floating or set to high impedance.
  • the invention is perfectly suited to cathodoluminescent screens using electron-emitting microdots supported by the column electrodes then playing the role of cathodes, the row electrodes resting on the column electrodes being isolated therefrom and perforated opposite the microdots, then playing the role of grids.
  • One or more cathodoluminescent anodes are arranged opposite the microtips.
  • a cathodoluminescent anode consists of an anode conductor covered with a luminescent material under electronic bombardment.
  • the structure of a microtip screen shows a strong row-column capacity at each row selection; this capacity can be charged or discharged at the column control voltage Vc.
  • the frequency Fm is equal to twice the frequency F1 of line scanning and the capacitive consumption is then maximum.
  • a modulated voltage on the columns of 30 V and a frequency F1 for scanning the lines of 30 kHz we arrive at a consumption of 8 W / dm2.
  • Electroluminescent screens of the ACTFEL type use a thin layer of electroluminescent material interposed between row electrodes and column electrodes. This type of screen is described in particular in the article "Display Drive Handbook” edition 1984 from the company Texas Instruments, "The AC Thin Film Electroluminescent Display", p.2-43 to 2-49.
  • the previously selected line goes into high impedance state, denoted HZ, and the potential of the line is then floating.
  • any voltage exceeding the threshold voltage immediately results in the emission of electrons at the tips and therefore of light at the front face (cathodoluminescence phenomenon).
  • the selection of a line is carried out by bringing it to a potential close to the threshold, the column potential translating the information to be displayed.
  • the discharge time corresponds in fact to the time necessary for the flow of all the charges stored in the line previously addressed.
  • a simple pulse of almost negligible duration in front of the selection time cannot be envisaged to solve this problem. Indeed, it is not enough to bring the line electrode to the desired potential, but it is also necessary to eliminate all the charges stored in the "reservoir" constituted by the line with distributed charges, formed by the line electrode (of non-zero resistivity ) coupled to its array of row-column capacitors, the second terminal of these capacitors being respectively connected to a high resistance (resistive layer disposed between the microtips and the corresponding column electrode).
  • the time required for the evacuation of the charges is greater than ten microseconds.
  • the subject of the invention is precisely a matrix display screen of the multiplexed type and its control method making it possible in particular to remedy the drawback mentioned above; that is to say to reduce the capacitive consumption without reduce the useful address time.
  • the capacitive consumption of a matrix screen is due to the charges and discharges of the capacities located between the rows and the columns not selected.
  • the inventors Since the moments of non-selection of the lines should not make any contribution to the display, the inventors have considered releasing the non-selected line electrodes by putting them in a state known as high impedance so that no current flows between the columns and these lines. However, this is only acceptable if, at any time, their potential difference with the columns remains below the electron emission threshold.
  • the subject of the invention is a matrix display screen of the multiplexed type comprising n line electrodes and m crossed column electrodes for conveying control signals, n line control circuits for successively controlling the n line electrodes, with n and m integers ⁇ 2, the control circuit of the line electrode Li, with i integer such as 1 ⁇ i ⁇ n, comprising means for applying a selection potential to the line electrode Li during a first selection time then a discharge potential during at least part of a second selection time of at least one other line electrode and for placing the line electrode Li at high impedance outside the first selection time and said part of the second selection time , column control circuits for simultaneously applying to the m column electrodes during the first time of selection of potentials suitable for displaying the information of the l igne Li.
  • the discharge of the selected or addressed line can be carried out simply by the use, at the output stage of the line control circuits, of push-pull type circuits.
  • the invention also applies to electroluminescent screens using one or more electroluminescent materials inserted between the row and column electrodes, for example of the ACTFEL type.
  • the display screen shown in Figure 1 is a cathodoluminescent matrix screen for black and white display.
  • This screen comprises, in a known manner, two transparent walls 4 and 6 situated opposite one another, normally assembled in leaktight manner.
  • the lower wall 6 is provided with column electrodes 8 parallel to one another, playing the role of cathodes, and row electrodes 10 parallel to each other, playing the role of grids, placed above and perpendicular to the column electrodes .
  • An electrically insulating layer 12 interposed between the electrodes 8 and 10 ensures their electrical isolation.
  • the column electrodes 8 carry microtips 16 made of an electron emitting material, at the pixel level. Opposite these microtips 16, the insulating layer 12 and the line electrodes 10 are pierced with holes 18 from which the microtips emerge.
  • the upper wall 4 of the screen is provided with a continuous conductive layer 20 acting as an anode. This is covered with a layer 22 made of a material emitting light when it is subjected to an electronic bombardment coming from the microtips 16.
  • the emission of electrons by the microtips 16 is achieved by simultaneously polarizing the cathodes 8, the grids 10 and the anode 20.
  • the anode is brought to the highest potential, denoted VA (generally between 200 and 600V) and the cathodes 8 are controlled simultaneously with each line addressing using a control circuit 24 of known type.
  • This circuit 24 delivers a voltage + Vc or -Vc, as shown in FIG. 2 in the case of a black and white display, the potential + Vc being intended for the display of a black point while the potential -Vc being intended for the display of a white point.
  • the originality of the invention resides in the control circuit for the lines of this screen, the rest being in accordance with the prior art.
  • the general block diagram of the screen line control circuit is also shown in FIG. 1.
  • Each line electrode Li (where i is an integer ranging from 1 to n if n is the total number of line electrodes) corresponds a control circuit 26i connected to a clock CP for the sequential addressing of the lines, to a source power supply delivering a line selection potential Vls and to a power supply supplying a line discharge potential Vd.
  • the selection potential Vls shown in FIG. 2 is applied during the selection time of line Li. During this selection time, potentials are applied to the columns suitable for displaying information on the line Li, ie the potential -Vc or + Vc depending on whether one wishes to display an on state or an off state on the pixels of the line Li.
  • the discharge of the line Li previously selected is then carried out by bringing it to the discharge potential Vd.
  • This discharge potential Vd is ⁇ -Vc. It is applied to the line Li for at least part of the time for selecting the line Li + 1 and therefore for applying the voltage Vls for selection on the line Li + 1.
  • the control circuits 261-26n must be able to impose a positive selection potential Vls or a discharge potential Vd on the addressed lines and then a high impedance state, denoted HZ.
  • an output stage 28i comprising (for each circuit 26i) a conventional push-pull type circuit, which can be produced using MOS transistors or bipolar and logic means to be able to control these transistors.
  • T1i and T2i denote the two transistors of the push-pull system 28i of the line Li.
  • T1i is connected on the one hand to a power source capable of delivering the selection potential Vls and on the other hand to T2i and to the line Li, and T2i is also connected to a power source capable of delivering the discharge potential Vd.
  • the selection of the line Li is done by opening the transistor T2i and by closing the transistor T1i.
  • Line Li is discharged by opening transistor T1i and closing transistor T2i.
  • High impedance is achieved by simultaneously opening the transistors T1i and T2i of the line Li.
  • This type of control can be carried out using an input circuit of the shift register type 30 comprising n + 1 flip-flops 321-32n + 1 to drive the n output circuits 281 to 28n of the n lines of the screen.
  • the shift register 30 has a serial data input D, an input CP clock and n + 1 parallel outputs Q1-Qn + 1.
  • the flip-flop of rank i (32i) is connected through an inverter 34i and a first level translator 36i to the transistor T1i, while the transistor T2i is connected, either directly, or through a second translator of level 38i, at the flip-flop of rank i + 1 and therefore at the output Qi + 1 of flip-flop 32i + 1.
  • the register must include one stage more than the number of line output circuits. This stage arranged at the end of the shift regulator makes it possible to complete the control of the last output circuit.
  • the information present on the input D of the shift register 30 is loaded into the first position of the register (or first flip-flop) and all the data contained in the register are shifted by a flip-flop to the other ; we operate at the start of the frame (or image) by positioning a logic level "1" on D, then a logic level "0" for all the following clock ticks. We thus obtain the circulation of a single state "1" in all the positions of the register, corresponding to the successive selection of all the lines of the screen.
  • an inverter 34i is advantageously used between the stage 32i and the transistor T1i, it being understood that other logic circuits can be used to control the transistors. Similarly, one could use a logic "0" for the selected line and a logic "1” for the lines not selected, and consequently, logic means suitable for this type of control of the transistors.
  • the logic level "1" of the flip-flop 32i of rank i is presented to the gate "AND" 40i-1 of the stage of rank (i-1) of the register, the flip-flop 32i-1 being normally at “0”; there is a logic “1” after its inverter 34i-1 and in front of the second input of the "AND” gate 40i-1 which thus transmits a logic "1” to the voltage translator 38i-1 of transistor T2i-1, imposing by the same at the gate of this transistor a voltage Vd + Vth such that it allows the conduction of the transistor T2i-1 (switch 28i closed on Vd: line Li-1 to Vd).
  • the "AND" gate 40i validating the transistor T2i imposes a logic level "0" for this transistor and the voltage translator 38i therefore imposes on the gate of the transistor T2i the voltage Vd which blocks the transistor T2i (switch 28i open, the state of the line Li is not imposed by the transistor T2i).
  • Tj corresponds to the time which elapses between two clock strokes CP with j going from 1 to n.
  • A, C respectively represent the inputs of the translators 36i and 38i of the output circuit 28i and B represents the input of the AND gate 40i connected to the flip-flop 32i + 1.
  • the output of rank i + 1 of register 30 is effectively connected directly to the gate of transistor T2 via the "AND" gate 40i (at a delay time closely achieved by conventional means, intended to avoid the simultaneous conduction of the two transistors T1i and T2i of the output stage i). Otherwise, a translation stage 38i of logic level must be inserted.
  • the half shift register 42 is associated with the combinational logic 33 2k (inverters and AND gates) and with the output circuits 28 2k comprising circuits of the push-pull type associated with the lines 2k (where k takes the values from 1 to n / 2).
  • the half-register 44 is associated with the combinational logic 33 2k-1 (inverters, and AND gates) and with the output circuits 28 2k-1 of the lines L 2k-1 .
  • FIGS. 5 and 6 respectively show a modification of the combinational logic of FIGS. 3 and 4 in the case of a discharge time of the line Li shorter than the selection time of the next line and in the case of a time longer than the selection time of the next line.
  • an ED signal is applied which operates identically on all the doors 40i.
  • This signal applied sequentially to the lines Li validates the discharge time and thus makes it possible to adjust its duration between 0 and the selection time of the next line.
  • the point C at the input of the translator 38i can only be at 1, which imposes the conduction of the transistor T2i and therefore the discharge, only if the signal ED is also at 1 .
  • the proposed command mode obviously applies in the case of a gray level display (whether digital or analog). Different shades of gray can be obtained by modulating the duration and amplitude of the column signals; to avoid parasitic light emissions, V d must remain the lowest voltage used.
  • the three-color process is obtained either by a successive scanning of three colors (red, green, blue) by multiplexing anode voltages, or by tripling the cathode controls. It therefore has no specific effect on the line scan mode.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

The screen includes n line electrodes (10) and m intersecting column electrodes (8), n control circuits (26i) for successively driving the n line electrodes, with n and m integers >/= 2, the control circuit of the line electrode Li, with i an integer such that 1</=i</=n, including means for applying a selection potential (VLs) to the line electrode Li for a first selection time, then a discharge potential (Vd) for at least a part of a second time for selection of at least one other line electrode (Li+1) and to set the line electrode Li to high impedence outside the first selection time and the said part of the second selection time, control circuits (24) for simultaneously applying potentials appropriate for display of information on the line Li simultaneously on the m column electrodes during the first selection time. <IMAGE>

Description

La présente invention a pour objet un écran d'affichage matriciel de type multiplexé ainsi que son procédé de commande. Cet écran permet notamment l'affichage en noir et blanc ou en couleur, avec ou sans demi-teinte, d'images simples ou complexes permettant notamment la visualisation d'images animées du type images de télévision.The present invention relates to a matrix display screen of the multiplexed type as well as its control method. This screen allows in particular the display in black and white or in color, with or without halftone, of simple or complex images allowing in particular the visualization of animated images of the television image type.

L'invention s'applique aux écrans utilisant un matériau électroluminescent ou aux écrans cathodoluminescents à micropointes.The invention applies to screens using an electroluminescent material or to microdot cathodoluminescent screens.

On sait que pour commander l'affichage d'images sur un écran matriciel, on affecte à chaque ligne et à chaque colonne de l'écran, une électrode et un circuit de commande et on effectue un adressage de l'écran une ligne à la fois. Pour n lignes, le multiplexage est d'ordre n et le temps image totale T est partagé en intervalles de temps lignes T/n=Tl, chacun de ces intervalles étant affecté à l'inscription des points images ou pixels d'une ligne de l'écran.We know that to control the display of images on a matrix screen, we assign to each line and to each column of the screen, an electrode and a control circuit and we perform a screen addressing a line to the time. For n lines, the multiplexing is of order n and the total image time T is divided into line time intervals T / n = Tl, each of these intervals being assigned to the recording of the image points or pixels of a line of the screen.

Pendant la durée d'une période ligne ou temps Tl, la ligne que l'on adresse ou qui est sélectionnée par le balayage ligne en court est portée à un potentiel dit de sélection, noté Vls. Pendant ce temps, les m colonnes sont portées à des potentiels appropriés à l'affichage des informations sur les pixels de cette ligne.During the duration of a line or time period T1, the line which is addressed or which is selected by the short line scan is brought to a so-called selection potential, denoted Vls. During this time, the m columns are brought to potentials suitable for displaying the information on the pixels of this line.

Dans le cas particulier d'un affichage uniquement en noir et blanc, appelé aussi affichage numérique, on applique soit le potentiel Vc ou -Vc sur les colonnes selon que l'on souhaite afficher respectivement du noir ou du blanc.In the particular case of a display only in black and white, also called digital display, one applies either the potential Vc or -Vc on the columns according to which one wishes to display black or white respectively.

Les lignes non adressées ou non sélectionnées sont, suivant le type d'écran, soit portées à un potentiel de non sélection, noté Vlns, soit laissées flottantes ou mises en haute impédance.The unaddressed or unselected lines are, depending on the type of screen, either brought to an unselected potential, denoted Vlns, or left floating or set to high impedance.

L'invention est parfaitement bien adaptée aux écrans cathodoluminescents utilisant des micropointes émettrices d'électrons supportées par les électrodes colonnes jouant alors le rôle de cathodes, les électrodes lignes reposant sur les électrodes colonnes étant isolées de celles-ci et perforées en regard des micropointes, jouant alors le rôle de grilles. Une ou plusieurs anodes cathodoluminescentes sont disposées en regard des micropointes. En général, une anode cathodoluminescente est constituée d'un conducteur anodique recouvert d'un matériau luminescent sous bombardement électronique.The invention is perfectly suited to cathodoluminescent screens using electron-emitting microdots supported by the column electrodes then playing the role of cathodes, the row electrodes resting on the column electrodes being isolated therefrom and perforated opposite the microdots, then playing the role of grids. One or more cathodoluminescent anodes are arranged opposite the microtips. In general, a cathodoluminescent anode consists of an anode conductor covered with a luminescent material under electronic bombardment.

On trouvera dans l'article de T. Leroux et al. "Microtips displays addresing", SID 91 P.437, une description du principe de fonctionnement des écrans cathodoluminescents à micropointes ainsi que la façon de les adresser.The article by T. Leroux et al. "Microtips displays addresing", SID 91 P.437, a description of the operating principle of microdot cathodoluminescent screens and how to address them.

Dans ces écrans à micropointes connus, les lignes non sélectionnées sont portées à un potentiel de non sélection imposé.In these known microtip screens, the non-selected lines are brought to an imposed non-selection potential.

Il est indiqué dans cet article que l'un des inconvénients majeurs de ce type d'écran est la puissance électrique consommée lors d'un adressage colonne de type numérique.It is indicated in this article that one of the major drawbacks of this type of screen is the electrical power consumed during column addressing of the digital type.

En effet, la structure d'un écran à micropointes fait apparaître une forte capacité ligne-colonne à chaque sélection de ligne ; cette capacité peut être chargée ou déchargée à la tension Vc de commande des colonnes.Indeed, the structure of a microtip screen shows a strong row-column capacity at each row selection; this capacity can be charged or discharged at the column control voltage Vc.

La puissance capacitive consommée vaut alors : P=1/2CVc²Fm où P est la consommation par dm², C est la capacité par dm², Vc est la tension de modulation des colonnes et Fm la fréquence effective de modulation des signaux de colonne.The capacitive power consumed is worth then: P = 1 / 2CVc²Fm where P is the consumption per dm², C is the capacity per dm², Vc is the column modulation voltage and Fm the effective modulation frequency of the column signals.

Dans le cas particulier d'un affichage d'un fond uniformément gris obtenu par une méthode de modulation de durée, la fréquence Fm est égale à deux fois la fréquence Fl de balayage des lignes et la consommation capacitive est alors maximum. En pratique, pour une capacité de 30 pF/mm², une tension modulée sur les colonnes de 30 V et une fréquence Fl de balayage des lignes de 30 kHz, on arrive à une consommation de 8 W/dm².In the particular case of a uniformly gray background display obtained by a duration modulation method, the frequency Fm is equal to twice the frequency F1 of line scanning and the capacitive consumption is then maximum. In practice, for a capacity of 30 pF / mm², a modulated voltage on the columns of 30 V and a frequency F1 for scanning the lines of 30 kHz, we arrive at a consumption of 8 W / dm².

Les écrans électroluminescents du type ACTFEL utilisent une fine couche de matériau électroluminescent intercalée entre des électrodes lignes et des électrodes colonnes. Ce type d'écran est notamment décrit dans l'article "Display Drive Handbook" édition 1984 de la société Texas Instruments, "The AC Thin Film Electroluminescent Display", p.2-43 à 2-49.Electroluminescent screens of the ACTFEL type use a thin layer of electroluminescent material interposed between row electrodes and column electrodes. This type of screen is described in particular in the article "Display Drive Handbook" edition 1984 from the company Texas Instruments, "The AC Thin Film Electroluminescent Display", p.2-43 to 2-49.

D'après cet article, la séquence d'adressage de chaque ligne est la suivante :

  • 1) Pendant le temps de sélection d'une ligne, le potentiel de la ligne que l'on adresse est d'abord porté à un potentiel Vneg, les potentiels des colonnes étant portés selon l'information à afficher à +Vc ou à 0.
  • 2) Le temps de sélection comporte une deuxième phase pendant laquelle les potentiels de la ligne sélectionnée et de l'ensemble des colonnes sont ramenés à 0.
  • 3) On passe ensuite à l'adressage de la ligne suivante.
According to this article, the addressing sequence for each line is as follows:
  • 1) During the selection time of a line, the potential of the line that is addressed is first brought to a potential V neg , the potentials of the columns being brought according to the information to be displayed at + Vc or at 0.
  • 2) The selection time includes a second phase during which the potentials of the selected row and of all the columns are brought back to 0.
  • 3) Then we go to the addressing of the next line.

La ligne précédemment sélectionnée passe en état haute impédance, noté HZ, et le potentiel de la ligne est alors flottant.The previously selected line goes into high impedance state, denoted HZ, and the potential of the line is then floating.

Ce principe de "lignes flottantes" est déjà largement utilisé pour l'adressage d'écrans électroluminescents qui rencontrent des problèmes de consommation électrique similaires à ceux des écrans cathodoluminescents. (cf.J.P. Budin, "Principes d'adressage des écrans matriciels" Séminaires de formation générale en visualisation - Visu 90).This principle of "floating lines" is already widely used for addressing electroluminescent screens which encounter problems of electrical consumption similar to those of cathodoluminescent screens. (cf. J.P. Budin, "Principles of addressing matrix screens" General training seminars in visualization - Visu 90).

La transposition directe de ce mode de commande aux écrans à micropointes pourrait être possible et intéressant du point de vue de la consommation capacitive. Toutefois, par rapport au mode de commande généralement utilisé dans les écrans cathodoluminescents (potentiel de non sélection de ligne imposé), elle se traduirait par une perte importante de luminance. En effet, les temps pendant lesquels les lignes seraient ramenées à zéro serait pris sur le temps d'adressage de la ligne sélectionnée. Or, dans le cas particulier des écrans à micropointes, la luminance est directement proportionnelle au temps d'adressage.Direct transposition of this control mode to microtip screens could be possible and interesting from the point of view of capacitive consumption. However, compared to the control mode generally used in cathodoluminescent screens (potential for non-selection of line imposed), it would result in a significant loss of luminance. Indeed, the times during which the lines would be brought to zero would be taken from the addressing time of the selected line. However, in the particular case of microtip screens, the luminance is directly proportional to the addressing time.

La demande des utilisateurs allant vers des écrans toujours plus complexes, il faut pouvoir toujours mieux utiliser les temps d'adressage et donc, en priorité éliminer les temps morts.As user demand goes to increasingly complex screens, it is necessary to be able to always make better use of addressing times and therefore, as a priority, eliminate dead times.

Pour les écrans à micropointes, un temps de décharge est nécessaire après chaque sélection de ligne. En effet, dans ce type d'écran, toute tension dépassant la tension seuil se traduit immédiatement par l'émission d'électrons au niveau des pointes et donc de lumière au niveau de la face avant (phénomène de cathodoluminescence). Or la sélection d'une ligne s'opère en portant celle-ci à un potentiel proche du seuil, le potentiel colonne traduisant l'information à afficher.For microtip screens, a discharge time is required after each line selection. Indeed, in this type of screen, any voltage exceeding the threshold voltage immediately results in the emission of electrons at the tips and therefore of light at the front face (cathodoluminescence phenomenon). However, the selection of a line is carried out by bringing it to a potential close to the threshold, the column potential translating the information to be displayed.

Ayant ainsi imposé ce potentiel à l'armature ligne (première borne) de la capacité ligne-colonne, si on se contentait simplement "d'ouvrir l'interrupteur", le potentiel de cette ligne ne varierait pas instantanément pour rendre la ligne non sélectionnée mais retournerait au contraire très lentement vers le potentiel moyen des colonnes. En conséquence, par addition des potentiels colonnes destinés aux lignes suivantes, il y aurait une succession d'émissions parasites. Le multiplexage n'est alors pas possible dans ces conditions. Il apparaît donc absolument nécessaire de décharger la ligne immédiatement après son temps de sélection.Having thus imposed this potential on the line reinforcement (first terminal) of the row-column capacitance, if we simply "open the switch", the potential of this line would not instantly change to make the row not selected but would on the contrary very slowly return to the average potential of the columns. Consequently, by adding the potential columns intended for the following lines, there would be a succession of parasitic emissions. Multiplexing is then not possible under these conditions. It therefore appears absolutely necessary to unload the line immediately after its selection time.

Le temps de décharge correspond en fait au temps nécessaire à l'écoulement de toutes les charges stockées dans la ligne précédemment adressée.The discharge time corresponds in fact to the time necessary for the flow of all the charges stored in the line previously addressed.

Une simple impulsion de durée quasi négligeable devant le temps de sélection n'est pas envisageable pour résoudre ce problème. En effet, il ne suffit pas de porter l'électrode ligne au potentiel désiré, mais il faut aussi éliminer toutes les charges stockées dans le "réservoir" constitué par la ligne à charges réparties, formée par l'électrode ligne (de résistivité non nulle) couplée à son réseau de capacités ligne-colonnes, la deuxième borne de ces capacités étant respectivement reliée à une forte résistance (couche résistive disposée entre les micropointes et l'électrode colonne correspondante). En pratique, le temps nécessaire à l'évacuation des charges est supérieur à la dizaine de microsecondes.A simple pulse of almost negligible duration in front of the selection time cannot be envisaged to solve this problem. Indeed, it is not enough to bring the line electrode to the desired potential, but it is also necessary to eliminate all the charges stored in the "reservoir" constituted by the line with distributed charges, formed by the line electrode (of non-zero resistivity ) coupled to its array of row-column capacitors, the second terminal of these capacitors being respectively connected to a high resistance (resistive layer disposed between the microtips and the corresponding column electrode). In practice, the time required for the evacuation of the charges is greater than ten microseconds.

L'invention a justement pour objet un écran d'affichage matriciel du type multiplexé et son procédé de commande permettant notamment de remédier à l'inconvénient mentionné ci-dessus ; c 'est-à-dire permettant de réduire la consommation capacitive sans réduire le temps utile d'adressage.The subject of the invention is precisely a matrix display screen of the multiplexed type and its control method making it possible in particular to remedy the drawback mentioned above; that is to say to reduce the capacitive consumption without reduce the useful address time.

Pour l'essentiel, la consommation capacitive d'un écran matriciel est dûe aux charges et décharges des capacités situées entre les lignes et les colonnes non sélectionnées.For the most part, the capacitive consumption of a matrix screen is due to the charges and discharges of the capacities located between the rows and the columns not selected.

Les moments de non sélection des lignes ne devant apporter aucune contribution à l'affichage, les inventeurs ont envisagés de libérer les électrodes lignes non sélectionnées en les mettant dans un état dit de haute impédance afin qu'aucun courant ne circule entre les colonnes et ces lignes. Ceci n'est toutefois acceptable que, si à tout moment, leur différence de potentiel avec les colonnes reste inférieure au seuil d'émission des électrons.Since the moments of non-selection of the lines should not make any contribution to the display, the inventors have considered releasing the non-selected line electrodes by putting them in a state known as high impedance so that no current flows between the columns and these lines. However, this is only acceptable if, at any time, their potential difference with the columns remains below the electron emission threshold.

Aussi, l'invention a pour objet un écran d'affichage matriciel du type multiplexé comportant n électrodes lignes et m électrodes colonnes croisées pour véhiculer des signaux de commande, n circuits de commande de lignes pour commander successivement les n électrodes lignes, avec n et m entiers ≧2, le circuit de commande de l'électrode ligne Li, avec i entier tel que 1≦i≦n, comportant des moyens pour appliquer sur l'électrode ligne Li un potentiel de sélection pendant un premier temps de sélection puis un potentiel de décharge pendant au moins une partie d'un second temps de sélection d'au moins une autre électrode ligne et pour mettre en haute impédance l'électrode ligne Li en dehors du premier temps de sélection et de ladite partie du second temps de sélection, des circuits de commande de colonnes pour appliquer simultanément sur les m électrodes colonnes pendant le premier temps de sélection des potentiels appropriés à l'affichage des informations de la ligne Li.Also, the subject of the invention is a matrix display screen of the multiplexed type comprising n line electrodes and m crossed column electrodes for conveying control signals, n line control circuits for successively controlling the n line electrodes, with n and m integers ≧ 2, the control circuit of the line electrode Li, with i integer such as 1 ≦ i ≦ n, comprising means for applying a selection potential to the line electrode Li during a first selection time then a discharge potential during at least part of a second selection time of at least one other line electrode and for placing the line electrode Li at high impedance outside the first selection time and said part of the second selection time , column control circuits for simultaneously applying to the m column electrodes during the first time of selection of potentials suitable for displaying the information of the l igne Li.

L'invention a aussi pour objet un procédé de commande de cet écran matriciel qui se caractérise en ce qu'on effectue, successivement pour les n électrodes lignes de l'écran les étapes suivantes :

  • appliquer sur une électrode ligne Li, avec i entier tel que 1≦i≦n, un potentiel de sélection pendant un premier temps de sélection, suivi d'un potentiel de décharge pendant au moins une partie d'un second temps de sélection d'au moins une autre électrode ligne puis mettre l'électrode ligne Li en haute impédance en dehors du premier temps de sélection et de ladite partie du second temps de sélection ;
  • appliquer sur les m électrodes colonnes pendant le premier temps de sélection des potentiels appropriés à l'affichage des informations de la ligne Li.
The invention also relates to a method for controlling this matrix screen which is characterized by what is done, successively for the n line electrodes of the screen, the following steps:
  • applying on a line electrode Li, with i integer such as 1 ≦ i ≦ n, a selection potential during a first selection time, followed by a discharge potential during at least part of a second selection time at least one other line electrode then putting the line electrode Li at high impedance outside the first selection time and said part of the second selection time;
  • apply to the m column electrodes during the first time of selection of the potentials suitable for displaying the information of the line Li.

L'écran de l'invention permet une réduction importante de la consommation électrique en fonction de l'image à afficher. En particulier, on constate que :

  • dans le cas d'une transition où l'on passe d'une ligne noire à une ligne blanche la consommation capacitive qui était maximum dans l'art antérieur, devient nulle en ligne flottante ;
  • en revanche, dans le cas d'une transition où l'on passe d'une ligne contenant autant de points noirs que de points blancs à une ligne du même type, mais en inversant chaque pixel, la consommation qui était aussi maximum dans l'art antérieur reste inchangée.
The screen of the invention allows a significant reduction in power consumption depending on the image to be displayed. In particular, we note that:
  • in the case of a transition where one passes from a black line to a white line the capacitive consumption which was maximum in the prior art, becomes zero in floating line;
  • on the other hand, in the case of a transition where one passes from a line containing as many black dots as white dots to a line of the same type, but by inverting each pixel, the consumption which was also maximum in the prior art remains unchanged.

La décharge de la ligne sélectionnée ou adressée peut s'opérer simplement par l'utilisation, au niveau de l'étage de sortie des circuits de commande des lignes, de circuits de type push-pull.The discharge of the selected or addressed line can be carried out simply by the use, at the output stage of the line control circuits, of push-pull type circuits.

Bien que parfaitement adaptée aux écrans cathodoluminescents, l'invention s'applique aussi aux écrans électroluminescents utilisant un ou plusieurs matériaux électroluminescents intercalés entre les électrodes lignes et les électrodes colonnes, par exemple du type ACTFEL.Although perfectly suited to cathodoluminescent screens, the invention also applies to electroluminescent screens using one or more electroluminescent materials inserted between the row and column electrodes, for example of the ACTFEL type.

D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, donné à titre illustratif et non limitatif, en référence aux figures annexées, dans lesquelles

  • la figure 1 est une vue schématique et partielle d'un écran d'affichage conforme à l'invention,
  • la figure 2 donne les différents signaux appliqués aux lignes et colonnes de l'écran de l'invention,
  • la figure 3 est un mode particulier de réalisation des circuits de commande de lignes de l'écran de l'invention,
  • la figure 4 est une variante de réalisation des circuits commande de lignes de l'écran de l'invention,
  • les figures 5 et 6 sont des variantes de réalisation du circuit d'entrée de chaque circuit de commande d'une ligne de l'invention.
Other characteristics and advantages of the invention will emerge more clearly from the description which follows, given by way of illustration and not limitation, with reference to the appended figures, in which
  • FIG. 1 is a schematic and partial view of a display screen according to the invention,
  • FIG. 2 gives the different signals applied to the rows and columns of the screen of the invention,
  • FIG. 3 is a particular embodiment of the line control circuits of the screen of the invention,
  • FIG. 4 is an alternative embodiment of the line control circuits of the screen of the invention,
  • Figures 5 and 6 are alternative embodiments of the input circuit of each control circuit of a line of the invention.

L'écran d'affichage représenté sur la figure 1 est un écran matriciel cathodoluminescent pour un affichage noir et blanc. Cet écran comporte de façon connue deux parois transparentes 4 et 6 situées en regard l'une de l'autre, normalement assemblées de façon étanche. La paroi inférieure 6 est pourvue d'électodes colonnes 8 parallèles entre elles, jouant le rôle de cathodes, et d'électrodes lignes 10 paralléles entre elles, jouant le rôle de grilles, placées au-dessus des électrodes colonnes et perpendiculairement à celles-ci. Une couche 12 électriquement isolante interposée entre les électrodes 8 et 10 assure leur isolement électrique.The display screen shown in Figure 1 is a cathodoluminescent matrix screen for black and white display. This screen comprises, in a known manner, two transparent walls 4 and 6 situated opposite one another, normally assembled in leaktight manner. The lower wall 6 is provided with column electrodes 8 parallel to one another, playing the role of cathodes, and row electrodes 10 parallel to each other, playing the role of grids, placed above and perpendicular to the column electrodes . An electrically insulating layer 12 interposed between the electrodes 8 and 10 ensures their electrical isolation.

A chaque croisement d'une électrode ligne et d'une électrode colonne correspond un point élémentaire d'affichage ou pixel 14.At each crossing of a line electrode and of a column electrode corresponds to an elementary display point or pixel 14.

Les électrodes colonnes 8 portent des micropointes 16 faites d'un matériau émetteur d'électrons, au niveau des pixels. En regard de ces micropointes 16, la couche isolante 12 et les électrodes lignes 10 sont percées de trous 18 d'où émergent les micropointes.The column electrodes 8 carry microtips 16 made of an electron emitting material, at the pixel level. Opposite these microtips 16, the insulating layer 12 and the line electrodes 10 are pierced with holes 18 from which the microtips emerge.

La paroi supérieure 4 de l'écran est pourvue d'une couche conductrice continue 20 jouant le rôle d'anode. Celle-ci est recouverte d'une couche 22 réalisée en un matériau émettant de la lumière lorsqu'il est soumis à un bombardement électronique provenant des micropointes 16.The upper wall 4 of the screen is provided with a continuous conductive layer 20 acting as an anode. This is covered with a layer 22 made of a material emitting light when it is subjected to an electronic bombardment coming from the microtips 16.

L'émission d'électrons par les micropointes 16 est réalisée en polarisant simultanément les cathodes 8, les grilles 10 et l'anode 20. L'anode est portée au potentiel le plus élevé, noté VA (généralement entre 200 et 600V) et les cathodes 8 sont commandées simultanément à chaque adressage ligne à l'aide d'un circuit de commande 24 de type connu.The emission of electrons by the microtips 16 is achieved by simultaneously polarizing the cathodes 8, the grids 10 and the anode 20. The anode is brought to the highest potential, denoted VA (generally between 200 and 600V) and the cathodes 8 are controlled simultaneously with each line addressing using a control circuit 24 of known type.

Ce circuit 24 délivre une tension +Vc ou -Vc, telle que représentée sur la figure 2 dans le cas d'un affichage en noir et blanc, le potentiel +Vc étant destiné à l'affichage d'un point noir alors que le potentiel -Vc étant destiné à l'affichage d'un point blanc. Dans le cas d'un affichage à plusieurs niveaux de gris ou analogique on peut utiliser les signaux décrits dans le document de T. Leroux et al. cité précédemment.This circuit 24 delivers a voltage + Vc or -Vc, as shown in FIG. 2 in the case of a black and white display, the potential + Vc being intended for the display of a black point while the potential -Vc being intended for the display of a white point. In the case of a display with several gray or analog levels, the signals described in the document by T. Leroux et al. cited above.

L'originalité de l'invention réside dans le circuit de commande des lignes de cet écran, le reste étant conforme à l'art antérieur. Le synoptique général du circuit de commande des lignes de l'écran est représenté aussi sur la figure 1.The originality of the invention resides in the control circuit for the lines of this screen, the rest being in accordance with the prior art. The general block diagram of the screen line control circuit is also shown in FIG. 1.

A chaque électrode ligne Li (où i est un nombre entier allant de 1 à n si n est le nombre total d'électrodes lignes) correspond un circuit de commande 26i relié à une horloge CP pour l'adressage séquentiel des lignes, à une source d'alimentation électrique délivrant un potentiel Vls de sélection de ligne et à une source d'alimentation électrique délivrant un potentiel Vd de décharge de ligne.Each line electrode Li (where i is an integer ranging from 1 to n if n is the total number of line electrodes) corresponds a control circuit 26i connected to a clock CP for the sequential addressing of the lines, to a source power supply delivering a line selection potential Vls and to a power supply supplying a line discharge potential Vd.

Conformément à l'invention on applique, pendant le temps de sélection de la ligne Li le potentiel de sélection Vls représenté sur la figure 2. Pendant ce temps de sélection, on applique sur les colonnes des potentiels appropriés à l'affichage des informations sur la ligne Li, soit le potentiel -Vc ou +Vc selon que l'on veut afficher un état allumé ou un état éteint sur les pixels de la ligne Li.In accordance with the invention, the selection potential Vls shown in FIG. 2 is applied during the selection time of line Li. During this selection time, potentials are applied to the columns suitable for displaying information on the line Li, ie the potential -Vc or + Vc depending on whether one wishes to display an on state or an off state on the pixels of the line Li.

On effectue ensuite la décharge de la ligne Li précédemment sélectionnée en la portant au potentiel Vd de décharge. Ce potentiel Vd de décharge est ≦-Vc. Il est appliqué sur la ligne Li pendant une partie au moins du temps de sélection de la ligne Li+1 et donc de l'application de la tension Vls de sélection sur la ligne Li+1.The discharge of the line Li previously selected is then carried out by bringing it to the discharge potential Vd. This discharge potential Vd is ≦ -Vc. It is applied to the line Li for at least part of the time for selecting the line Li + 1 and therefore for applying the voltage Vls for selection on the line Li + 1.

Sur la figure 2, on a représenté un potentiel Vd appliqué pendant tout le temps de sélection de la ligne Li+1.In FIG. 2, a potential Vd has been shown applied during the whole time of selection of the line Li + 1.

Après la décharge de la ligne Li celle-ci est mise en haute impédance (HZ) pendant tout le temps de non sélection de la ligne Li. Le potentiel Vlns de non sélection est fixé par couplage capacitif avec les colonnes et peut donc varier selon la proportion des pixels allumés de la ligne sélectionnée.After the discharge of the line Li, this is set to high impedance (HZ) during all the time of non-selection of the line Li. The potential Vlns of non-selection is fixed by capacitive coupling with the columns and can therefore vary according to the proportion of the lit pixels of the selected line.

Du point de vue du chronogramme des temps (figure 2) on voit que, dans l'invention, la décharge de la ligne Li précédemment sélectionnée se fait en temps "masqué" pendant la sélection de la ligne en court Li+1. La luminescence de l'écran est donc équivalente à celle obtenue avec un retour ligne en potentiel imposé.From the point of view of the chronogram of times (FIG. 2) we see that, in the invention, the discharge of the line Li previously selected is done in "hidden" time during the selection of the short line Li + 1. The luminescence of the screen is therefore equivalent to that obtained with a line feed in imposed potential.

Les circuits de commande 261-26n doivent pouvoir imposer un potentiel positif de sélection Vls ou un potentiel de décharge Vd sur les lignes adressées et ensuite un état de haute impédance, noté HZ.The control circuits 261-26n must be able to impose a positive selection potential Vls or a discharge potential Vd on the addressed lines and then a high impedance state, denoted HZ.

Ceci peut être obtenu, comme représenté sur la figure 3, à l'aide d'un étage de sortie 28i comprenant (pour chaque circuit 26i) un circuit de type push-pull classique, pouvant être réalisé à l'aide de transistors MOS ou bipolaires et des moyens logiques pour pouvoir commander ces transistors.This can be obtained, as shown in FIG. 3, using an output stage 28i comprising (for each circuit 26i) a conventional push-pull type circuit, which can be produced using MOS transistors or bipolar and logic means to be able to control these transistors.

On note T1i et T2i les deux transistors du système push-pull 28i de la ligne Li. T1i est rélié d'une part à une source d'alimentation apte à délivrer le potentiel de sélection Vls et d'autre part à T2i et à la ligne Li, et T2i est par ailleurs relié à une source d'alimentation apte à délivrer le potentiel de décharge Vd.T1i and T2i denote the two transistors of the push-pull system 28i of the line Li. T1i is connected on the one hand to a power source capable of delivering the selection potential Vls and on the other hand to T2i and to the line Li, and T2i is also connected to a power source capable of delivering the discharge potential Vd.

La sélection de la ligne Li se fait en ouvrant le transistor T2i et en fermant le transistor T1i. La décharge de la ligne Li s'effectue en ouvrant le transistor T1i et en fermant le transistor T2i. La mise en haute impédance est réalisée en ouvrant simultanément les transistors T1i et T2i de la ligne Li.The selection of the line Li is done by opening the transistor T2i and by closing the transistor T1i. Line Li is discharged by opening transistor T1i and closing transistor T2i. High impedance is achieved by simultaneously opening the transistors T1i and T2i of the line Li.

Ce type de commande peut être réalisé à l'aide d'un circuit d'entrée du type registre à décalage 30 comportant n+1 bascules 321-32n+1 pour piloter les n circuits de sortie 281 à 28n des n lignes de l'écran.This type of control can be carried out using an input circuit of the shift register type 30 comprising n + 1 flip-flops 321-32n + 1 to drive the n output circuits 281 to 28n of the n lines of the screen.

Selon l'invention, le registre à décalage 30 possède une entrée série de données D, une entrée d'horloge CP et n+1 sorties parallèles Q1-Qn+1. La bascule de rang i (32i) est reliée au travers d'un inverseur 34i et d'un premier translateur de niveau 36i au transistor T1i, tandis que le transistor T2i est relié, soit directement, soit au travers d'un second translateur de niveau 38i, à la bascule de rang i+1 et donc à la sortie Qi+1 de la bascule 32i+1.According to the invention, the shift register 30 has a serial data input D, an input CP clock and n + 1 parallel outputs Q1-Qn + 1. The flip-flop of rank i (32i) is connected through an inverter 34i and a first level translator 36i to the transistor T1i, while the transistor T2i is connected, either directly, or through a second translator of level 38i, at the flip-flop of rank i + 1 and therefore at the output Qi + 1 of flip-flop 32i + 1.

Par ailleurs, le registre doit comporter un étage de plus que le nombre de circuits de sortie des lignes. Cet étage disposé en bout du regitre à décalage permet de compléter la commande du dernier circuit de sortie.In addition, the register must include one stage more than the number of line output circuits. This stage arranged at the end of the shift regulator makes it possible to complete the control of the last output circuit.

En pratique, il faut pouvoir garantir la non conduction simultanée des transistors T1i et T2i quel que soit les états des bascules. Un moyen possible pour parvenir à ce résultat est l'adjonction d'une porte "ET", de référence 40i, ayant pour entrées la sortie de la bascule de rang i et la sortie de la bascule de rang i+1, et agissant ainsi comme validation pour le translateur 38i du transistor de T2i.In practice, it must be possible to guarantee the simultaneous non-conduction of the transistors T1i and T2i whatever the states of the flip-flops. One possible means to achieve this result is the addition of an "AND" gate, of reference 40i, having as inputs the output of the flip-flop of rank i and the output of the flip-flop of rank i + 1, and thus acting as validation for the translator 38i of the transistor of T2i.

A chaque front montant d'horloge CP, l'information présente sur l'entrée D du registre à décalage 30 est chargée dans la première position du registre (ou première bascule) et toute les données contenues dans le registre sont décalées d'une bascule à l'autre ; on opère en début de trame (ou d'image) en positionnant un niveau logique "1" sur D, puis un niveau logique "0" pour tous les coups d'horloge suivant. On obtient ainsi la circulation d'un seul état "1" dans toute les positions du registre, correspondant à la sélection successive de toutes les lignes de l'écran.At each rising edge of the clock CP, the information present on the input D of the shift register 30 is loaded into the first position of the register (or first flip-flop) and all the data contained in the register are shifted by a flip-flop to the other ; we operate at the start of the frame (or image) by positioning a logic level "1" on D, then a logic level "0" for all the following clock ticks. We thus obtain the circulation of a single state "1" in all the positions of the register, corresponding to the successive selection of all the lines of the screen.

Etant donné que les données du registre à décalage 30 correspondent à "1" pour la ligne sélectionnée et à "0" pour les lignes non sélectionnées, on utilise avantageusement un inverseur 34i entre l'étage 32i et le transistor T1i, étant bien entendu que d'autres circuits logiques peuvent être utilisés pour commander les transistors. De même, on pourrait utiliser un "0" logique pour la ligne sélectionnée et un "1" logique pour les lignes non sélectionnées, et par conséquent, des moyens logiques adaptés à ce type de commande des transistors.Since the data of the shift register 30 corresponds to "1" for the selected line and to "0" for the lines not selected, an inverter 34i is advantageously used between the stage 32i and the transistor T1i, it being understood that other logic circuits can be used to control the transistors. Similarly, one could use a logic "0" for the selected line and a logic "1" for the lines not selected, and consequently, logic means suitable for this type of control of the transistors.

La présence d'un "1" logique sur la sortie Qi de la bascule 32i impose un "0" logique après l'inverseur 34i associé et le premier translateur de niveau 36i porte la grille du transistor T1i à un potentiel Vls-Vth tel qu'il permette la conduction du transistor (interrupteur 28i fermé sur Vls : ligne Li à Vls), où Vth est une tension grille-source supérieure au seuil de conduction du transistor de commande T1i.The presence of a logic "1" on the output Qi of the flip-flop 32i imposes a logic "0" after the associated inverter 34i and the first level translator 36i carries the gate of the transistor T1i to a potential Vls-Vth such that 'it allows the conduction of the transistor (switch 28i closed on Vls: line Li to Vls), where Vth is a gate-source voltage greater than the conduction threshold of the control transistor T1i.

Dans le même temps, le niveau logique "1" de la bascule 32i de rang i est présenté à la porte "ET" 40i-1 de l'étage de rang (i-1) du registre, la bascule 32i-1 étant normalement à "0" ; on trouve un "1" logique après son inverseur 34i-1 et devant la deuxième entrée de la porte "ET" 40i-1 qui transmet ainsi un "1" logique au translateur 38i-1 de tension du transistor T2i-1, imposant par la même à la grille de ce transistor une tension Vd+Vth telle qu'elle permette la conduction du transistor T2i-1 (interrupteur 28i fermé sur Vd : ligne Li-1 à Vd).At the same time, the logic level "1" of the flip-flop 32i of rank i is presented to the gate "AND" 40i-1 of the stage of rank (i-1) of the register, the flip-flop 32i-1 being normally at "0"; there is a logic "1" after its inverter 34i-1 and in front of the second input of the "AND" gate 40i-1 which thus transmits a logic "1" to the voltage translator 38i-1 of transistor T2i-1, imposing by the same at the gate of this transistor a voltage Vd + Vth such that it allows the conduction of the transistor T2i-1 (switch 28i closed on Vd: line Li-1 to Vd).

Par ailleurs, la porte "ET" 40i validant le transistor T2i impose un niveau logique "0" pour ce transistor et le translateur de tension 38i impose donc à la grille du transistor T2i la tension Vd qui bloque le transistor T2i (interrupteur 28i ouvert, l'état de la ligne Li n'est pas imposé par le transistor T2i).Furthermore, the "AND" gate 40i validating the transistor T2i imposes a logic level "0" for this transistor and the voltage translator 38i therefore imposes on the gate of the transistor T2i the voltage Vd which blocks the transistor T2i (switch 28i open, the state of the line Li is not imposed by the transistor T2i).

L'impulsion d'horloge suivante sur l'entrée CP du registre 30 décale le niveau logique "1" de la bascule 32i à la bascule 32i+1 et on obtient un état "0" sur la sortie Qi de la bascule 32i ; un nouveau coup d'horloge décalant encore les données, on trouve alors des niveaux logique "0" sur les sorties Qi et Qi+1 des bascules 32i et 32i+1, et ainsi de suite. Le comportement de l'ensemble est résumé dans le tableau suivant pour la bascule 32i. Indice des temps j-1 j j+1 j+2 Qi 0 1 0 0 A 1 0 1 1 B 0 0 1 0 C 0 0 1 0 G1 Grille de T1i Vls Vls-Vth Vls Vls G2 Grille de T2i Vd Vd Vd+Vth Vd T1i ouvert fermé ouvert ouvert T2i ouvert ouvert fermé fermé Sortie Ligne Li HZ Vls Vd HZ The next clock pulse on the CP input of register 30 shifts logic level "1" from the flip-flop 32i to flip-flop 32i + 1 and a state "0" is obtained on the output Qi of flip-flop 32i; a new clock tick further shifting the data, there are then logic levels "0" on the outputs Qi and Qi + 1 of flip-flops 32i and 32i + 1, and so on. The behavior of the whole is summarized in the following table for the rocker 32i. Time index d-1 j d + 1 d + 2 Qi 0 1 0 0 AT 1 0 1 1 B 0 0 1 0 VS 0 0 1 0 G1 T1i grid Vls Vls-Vth Vls Vls G2 T2i grid Vd Vd Vd + Vth Vd T1i open closed open open T2i open open closed closed Line Line Out HZ Vls Vd HZ

Tj correspond au temps qui s'écoule entre deux coups d'horloge CP avec j allant de 1 à n.Tj corresponds to the time which elapses between two clock strokes CP with j going from 1 to n.

A, C représentent respectivement les entrées des translateurs 36i et 38i du circuit de sortie 28i et B représente l'entrée de la porte ET 40i connectée à la bascule 32i+1.A, C respectively represent the inputs of the translators 36i and 38i of the output circuit 28i and B represents the input of the AND gate 40i connected to the flip-flop 32i + 1.

Si la tension de décharge Vd est égale à la "masse logique" du circuit, la sortie de rang i+1 du registre 30 est effectivement reliée directement à la grille du transistor T2 via la porte "ET" 40i (à un temps de retard près réalisé par des moyens classiques, destiné à éviter la conduction simultanée des deux transistors T1i et T2i de l'étage de sortie i). Dans le cas contraire, un étage de translation 38i de niveau logique doit être inséré.If the discharge voltage Vd is equal to the "logic ground" of the circuit, the output of rank i + 1 of register 30 is effectively connected directly to the gate of transistor T2 via the "AND" gate 40i (at a delay time closely achieved by conventional means, intended to avoid the simultaneous conduction of the two transistors T1i and T2i of the output stage i). Otherwise, a translation stage 38i of logic level must be inserted.

L'adressage des lignes, tel que l'on balaye une parité (i=2, 4, 6...), puis l'autre (i=1, 3, 5...) est parfois intéressante ; cette configuration s'applique bien sûr dans le cas d'une source vidéo entrelacée, mais peut aussi être moins pénalisante du point de vue de la consommation électrique pour l'affichage de certains types d'images (gris pointillistes par exemple).The addressing of the lines, such as we scan a parity (i = 2, 4, 6 ...), then the other (i = 1, 3, 5 ...) is sometimes interesting; this configuration applies of course in the case of an interlaced video source, but can also be less penalizing from the point of view of electrical consumption for the display of certain types of images (gray pointillists for example).

La réalisation pratique d'un tel balayage s'obtient, sur la base du circuit précédemment décrit, comme représenté sur la figure 4, en utilisant deux demi-registres à décalage 42 et 44 ayant chacun une entrée de donnée Da et Db. Les sorties Q2-Q2k et Q1-Q2k-1 respectivement de ces demi-registres à décalage 42 et 44 restent couplées à leurs étages de sortie, mais ces sorties, celles issues des registres pairs et celles issues des registres impairs, doivent être intercalées.The practical realization of such a scanning is obtained, on the basis of the circuit described above, as shown in FIG. 4, by using two half-shift registers 42 and 44 each having a data input Da and Db. The outputs Q2-Q2k and Q1-Q2k-1 respectively of these half shift registers 42 and 44 remain coupled to their output stages, but these outputs, those from the even registers and those from the odd registers, must be interleaved.

Dans ces conditions, le demi-registre à décalage 42 est associé à la logique combinatoire 332k (inverseurs et portes ET) et aux circuits de sortie 282k comprenant des circuits de type push-pull associés aux lignes 2k (où k prend les valeurs de 1 à n/2). De même, le demi-registre 44 est associé à la logique combinatoire 332k-1 (inverseurs, et portes ET) et aux circuits de sortie 282k-1 des lignes L2k-1.Under these conditions, the half shift register 42 is associated with the combinational logic 33 2k (inverters and AND gates) and with the output circuits 28 2k comprising circuits of the push-pull type associated with the lines 2k (where k takes the values from 1 to n / 2). Similarly, the half-register 44 is associated with the combinational logic 33 2k-1 (inverters, and AND gates) and with the output circuits 28 2k-1 of the lines L 2k-1 .

La description précédente correspondait à un temps de décharge de la ligne Li égale au temps de sélection de la ligne Li+1. Il est toutefois possible, conformément à l'invention, d'utiliser un temps de décharge différent de celui du temps de sélection de la ligne suivante.The preceding description corresponded to a discharge time of the line Li equal to the time of selection of the line Li + 1. It is however possible, in accordance with the invention, to use a discharge time different from that of the selection time of the next line.

Les figures 5 et 6 montrent respectivement une modification de la logique combinatoire des figures 3 et 4 dans le cas d'un temps de décharge de la ligne Li plus court que le temps de sélection de la ligne suivante et dans le cas d'un temps plus long que le temps de sélection de la ligne suivante.FIGS. 5 and 6 respectively show a modification of the combinational logic of FIGS. 3 and 4 in the case of a discharge time of the line Li shorter than the selection time of the next line and in the case of a time longer than the selection time of the next line.

Pour un temps plus court, on applique un signal ED qui opère de façon identique sur toutes les portes 40i. Ce signal appliqué séquentiellement sur les lignes Li valide le temps de décharge et permet ainsi d'ajuster sa durée entre 0 et le temps de sélection de la ligne suivante.For a shorter time, an ED signal is applied which operates identically on all the doors 40i. This signal applied sequentially to the lines Li validates the discharge time and thus makes it possible to adjust its duration between 0 and the selection time of the next line.

En effet, par rapport au schéma de la figure 3, le point C en entrée du translateur 38i ne peut être qu'à 1, ce qui impose la conduction du transistor T2i et donc la décharge, que si le signal ED est également à 1.Indeed, compared to the diagram of FIG. 3, the point C at the input of the translator 38i can only be at 1, which imposes the conduction of the transistor T2i and therefore the discharge, only if the signal ED is also at 1 .

Pour des écrans (cathodoluminescents ou autres) qui nécessiteraient des temps de décharge supérieurs aux temps de sélection ligne, on peut utiliser une variante du circuit logique qui permettrait de valider, pour la décharge d'une ligne, les temps de sélection de plusieurs lignes suivantes.For screens (cathodoluminescent or other) which would require discharge times greater than the line selection times, it is possible to use a variant of the logic circuit which would make it possible to validate, for the discharge of a line, the selection times of several following lines .

Ceci peut être obtenu en utilisant un OU logique 42i pour la ligne Li, placé avant l'entrée B de la porte 40i, relié à plusieurs des étages de sortie 32i+1, 32i+2 par exemple du registre à décalage 30.This can be obtained by using a logic OR 42i for the line Li, placed before the input B of the gate 40i, connected to several of the output stages 32i + 1, 32i + 2, for example from the shift register 30.

Le mode de commande proposé s'applique bien évidemment dans le cas d'un affichage à niveau de gris (qu'il soit de type numérique ou analogique). Différentes teintes de gris peuvent être obtenues en modulant la durée et l'amplitude des signaux colonnes ; pour éviter des émissions lumineuses parasites, il faut que Vd reste la plus basse tension utilisée.The proposed command mode obviously applies in the case of a gray level display (whether digital or analog). Different shades of gray can be obtained by modulating the duration and amplitude of the column signals; to avoid parasitic light emissions, V d must remain the lowest voltage used.

Par rapport à un adressage avec le potentiel de non sélection ligne imposé, on voit que l'excursion de tension ligne doit être importante puisqu'elle doit recouvrir complètement l'excursion colonnes (c'est-à-dire Vd≦-Vc et Vls ≦Vs+Vc, Vs correspondant à un ε près au seuil d'émission.Compared to an addressing with the imposed line non-selection potential, we see that the line voltage excursion must be significant since it must completely cover the column excursion (i.e. Vd ≦ -Vc and Vls ≦ Vs + Vc, Vs corresponding to an ε near the emission threshold.

L'application à la couleur est évidente, et sans problème spécifique. En effet, la trichromie s'obtient soit par un balayage successif de trois couleurs (rouge, vert, bleu) par multiplexage de tensions d'anodes, soit par un triplement des commandes cathodes. Elle n'a donc pas d'incidence spécifique sur le mode de balayage ligne. En particulier, on peut utiliser le système de trois anodes par pixel respectivement pour le rouge, le vert et le bleu avec connexion des anodes de même couleur entre elles et le procédé de commande de ces anodes tels que décrits dans le document EP-A-349 425.The application to the color is obvious, and without any specific problem. Indeed, the three-color process is obtained either by a successive scanning of three colors (red, green, blue) by multiplexing anode voltages, or by tripling the cathode controls. It therefore has no specific effect on the line scan mode. In particular, it is possible to use the system of three anodes per pixel respectively for red, green and blue with connection of anodes of the same color between them and the method for controlling these anodes as described in document EP-A- 349,425.

Claims (9)

Ecran d'affichage matriciel du type multiplexé comportant n électrodes lignes (10) et m électrodes colonnes (8) croisées pour véhiculer des signaux de commande, n circuits de commande (26i) de lignes pour commander successivement les n électrodes lignes, avec n et m entiers ≧2, le circuit de commande de l'électrode ligne Li, avec i entier tel que 1≦i≦n, comportant des moyens pour appliquer sur l'électrode ligne Li un potentiel de sélection (Vls) pendant un premier temps de sélection puis un potentiel de décharge (Vd) pendant au moins une partie d'un second temps de sélection d'au moins une autre électrode ligne (Li+1) et pour mettre en haute impédance l'électrode ligne Li en dehors du premier temps de sélection et de ladite partie du second temps de sélection, des circuits de commande (24) de colonnes pour appliquer simultanément sur les m électrodes colonnes pendant le premier temps de sélection des potentiels (-Vc, +Vc) appropriés à l'affichage des informations de la ligne Li.Multiplexed type matrix display screen comprising n line electrodes (10) and m crossed column electrodes (8) for conveying control signals, n line control circuits (26i) for successively controlling the n line electrodes, with n and m integers ≧ 2, the control circuit of the line electrode Li, with i integer such as 1 ≦ i ≦ n, comprising means for applying to the line electrode Li a selection potential (Vls) for a first time of selection then a discharge potential (Vd) during at least part of a second selection time of at least one other line electrode (Li + 1) and to put the line electrode Li at high impedance outside the first time of selection and of said part of the second selection time, column control circuits (24) for simultaneously applying to the m column electrodes during the first selection time potentials (-Vc, + Vc) suitable for displaying the informa tions of the Li line. Ecran selon la revendication 1, caractérisé en ce que lesdits moyens comportent un circuit de sortie comprenant un circuit de type push-pull (28i) connecté directement à l'électrode ligne Li, à une source d'alimentation apte à fournir le potentiel de sélection (Vls) et à une source d'alimentation apte à fournir le potentiel de décharge (Vd).Screen according to claim 1, characterized in that said means comprise an output circuit comprising a push-pull type circuit (28i) connected directly to the line electrode Li, to a power source capable of providing the selection potential (Vls) and to a power source capable of providing the discharge potential (Vd). Ecran selon la revendication 1 ou 2, caractérisé en ce que le potentiel de décharge (Vd) est inférieur ou égal au plus petit potentiel (-Vc) appliqué aux électrodes colonnes.Screen according to claim 1 or 2, characterized in that the discharge potential (Vd) is less than or equal to the smallest potential (-Vc) applied to the column electrodes. Ecran selon l'une quelconque des revendications 1 à 3, caractérisé en ce que lesdits moyens comportent un circuit d'entrée (30) constitué d'un registre à décalage de n+1 bascules (32i) pour piloter les n circuits de sortie (28i) connectés chacun à une électrode ligne (Li).Screen according to any one of Claims 1 to 3, characterized in that the said means comprise an input circuit (30) consisting a shift register of n + 1 flip-flops (32i) to drive the n output circuits (28i) each connected to a line electrode (Li). Ecran selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il comprend en outre au moins une anode cathodoluminescente (20), des micropointes (16) émettrices d'électrons supportées par les électrodes colonnes, les électrodes lignes reposant sur les électrodes colonnes et isolées de celles-ci étant alors perforées en regard des micropointes.Screen according to any one of Claims 1 to 4, characterized in that it further comprises at least one cathodoluminescent anode (20), microtips (16) emitting electrons supported by the column electrodes, the line electrodes resting on the column electrodes and isolated therefrom then being perforated opposite the microtips. Ecran selon la revendication 4, caractérisé en ce que lesdits moyens comportent des portes "ET" (40i) connectée entre le circuit d'entrée (30) et chaque circuit de sortie (28i).Screen according to claim 4, characterized in that said means comprise "AND" doors (40i) connected between the input circuit (30) and each output circuit (28i). Ecran selon l'une quelconque des revendications 4 à 6, caractérisé en ce que lesdits moyens comportent un circuit "OU" (42i) entre le circuit d'entrée (30) et chaque circuit de sortie (28i) afin que le potentiel de décharge soit appliqué sur la ligne Li pendant un temps supérieur au temps de sélection d'une ligne.Screen according to any one of Claims 4 to 6, characterized in that the said means comprise an "OR" circuit (42i) between the input circuit (30) and each output circuit (28i) so that the discharge potential is applied to the line Li for a time greater than the time for selecting a line. Ecran selon l'une quelconque des revendications 4 à 7, caractérisé en ce qu'au moins un circuit translateur (36i, 38i) est prévu dans chaque circuit de sortie (28i).Screen according to any one of claims 4 to 7, characterized in that at least one translator circuit (36i, 38i) is provided in each output circuit (28i). Procédé de commande d'un écran d'affichage matriciel du type multiplexé comportant n électrodes lignes (Li) et m électrodes colonnes (8) croisées pour véhiculer des signaux de commande, dans lequel les n lignes (Li) sont sélectionnées successivement, n et m étant des entiers ≧2, caractérisé en ce qu'on effectue, successivement pour les n électrodes lignes de l'écran, les étapes suivantes : - appliquer sur une électrode ligne Li, avec i entier tel que 1≦i≦n, un potentiel de sélection (Vls) pendant un premier temps de sélection, suivi d'un potentiel de décharge (Vd) pendant au moins une partie d'un second temps de sélection d'au moins une autre électrode ligne (Li+1) puis mettre l'électrode ligne Li en haute impédance en dehors du premier temps de sélection et de ladite partie du second temps de sélection ; - appliquer sur les m électrodes colonnes (8) pendant le premier temps de sélection des potentiels (+Vc, -Vc) appropriés à l'affichage des informations de la ligne Li. Method for controlling a matrix display screen of the multiplexed type comprising n row electrodes (Li) and m crossed column electrodes (8) for conveying control signals, in which the n rows (Li) are selected successively, n and m being integers ≧ 2, characterized in that the following steps are carried out successively for the n line electrodes of the screen: - apply on a line electrode Li, with i integer such as 1 ≦ i ≦ n, a selection potential (Vls) during a first selection time, followed by a discharge potential (Vd) for at least part of a second time for selecting at least one other line electrode (Li + 1) then putting the line electrode Li in high impedance outside the first selection time and said part of the second selection time; - apply to the m column electrodes (8) during the first time of selection of the potentials (+ Vc, -Vc) suitable for displaying the information of the line Li.
EP93402744A 1992-11-13 1993-11-09 Multiplexed matrix display screen and control method therefore Expired - Lifetime EP0597772B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9213661A FR2698201B1 (en) 1992-11-13 1992-11-13 Multiplex type matrix display screen and its control method.
FR9213661 1992-11-13

Publications (2)

Publication Number Publication Date
EP0597772A1 true EP0597772A1 (en) 1994-05-18
EP0597772B1 EP0597772B1 (en) 1997-05-02

Family

ID=9435509

Family Applications (1)

Application Number Title Priority Date Filing Date
EP93402744A Expired - Lifetime EP0597772B1 (en) 1992-11-13 1993-11-09 Multiplexed matrix display screen and control method therefore

Country Status (5)

Country Link
US (1) US5600343A (en)
EP (1) EP0597772B1 (en)
JP (1) JP3771285B2 (en)
DE (1) DE69310319T2 (en)
FR (1) FR2698201B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116291B1 (en) 1999-09-09 2006-10-03 Hitachi, Ltd. Image display and method of driving image display
EP1777688A1 (en) * 2005-10-21 2007-04-25 Toppoly Optoelectronics Corp. Systems for controlling pixels
FR2907959A1 (en) * 2006-10-30 2008-05-02 Commissariat Energie Atomique Bitmap display device control method for displaying grey level at electron sources, involves carrying voltage of column electrode, if grey level belongs to family, and bringing voltage to intermediate potential
US7916112B2 (en) 2005-10-19 2011-03-29 Tpo Displays Corp. Systems for controlling pixels

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069598A (en) * 1997-08-29 2000-05-30 Candescent Technologies Corporation Circuit and method for controlling the brightness of an FED device in response to a light sensor
GB2329740A (en) * 1997-09-30 1999-03-31 Sharp Kk A display device and a method of driving a display device
FR2786597B1 (en) * 1998-11-27 2001-02-09 Pixtech Sa DIGITAL ADDRESSING OF A FLAT VISUALIZATION SCREEN
KR100434535B1 (en) * 1998-12-14 2004-09-18 삼성에스디아이 주식회사 Driving method of field emission display device
JP2000305521A (en) * 1999-04-16 2000-11-02 Matsushita Electric Ind Co Ltd Driving method of display device and display device
JP2001188507A (en) * 1999-12-28 2001-07-10 Futaba Corp Fluorescent light-emitting display and fluorescent light- emitting display device
JP3915400B2 (en) * 2000-11-28 2007-05-16 株式会社日立製作所 Image display device and driving method of image display device
KR100430085B1 (en) * 2001-05-16 2004-05-03 엘지전자 주식회사 Flat Display Panel and Driving Method Thereof
JP5191075B2 (en) * 2001-08-30 2013-04-24 ラピスセミコンダクタ株式会社 Display device, display device drive method, and display device drive circuit
FR2832537B1 (en) * 2001-11-16 2003-12-19 Commissariat Energie Atomique METHOD AND DEVICE FOR VOLTAGE CONTROL OF A MATRIX STRUCTURED ELECTRON SOURCE WITH REGULATION OF THE CHARGE EMITTED
CN100414576C (en) * 2002-06-22 2008-08-27 Nxp股份有限公司 Circuit arrangement for a display device which can be operated in a partial mode
JP2004272213A (en) * 2003-02-17 2004-09-30 Hitachi Ltd Image display device
JP5126276B2 (en) * 2003-02-17 2013-01-23 株式会社日立製作所 Image display device
KR100666549B1 (en) * 2003-11-27 2007-01-09 삼성에스디아이 주식회사 AMOLED and Driving method thereof
KR100589324B1 (en) * 2004-05-11 2006-06-14 삼성에스디아이 주식회사 Light emitting display device and driving method thereof
KR100624317B1 (en) 2004-12-24 2006-09-19 삼성에스디아이 주식회사 Scan Driver and Driving Method of Light Emitting Display Using The Same
KR100645700B1 (en) 2005-04-28 2006-11-14 삼성에스디아이 주식회사 Scan Driver and Driving Method of Light Emitting Display Using the Same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0197742A2 (en) * 1985-04-03 1986-10-15 Nortel Networks Corporation Addressing liquid crystal cells
EP0249954A2 (en) * 1986-06-17 1987-12-23 Fujitsu Limited Driving a matrix type display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806760A (en) * 1969-04-17 1974-04-23 S Shimada Electron tube
GB1340456A (en) * 1972-02-08 1973-12-12 Mullard Ltd Cathode ray display device
US4652872A (en) * 1983-07-07 1987-03-24 Nec Kansai, Ltd. Matrix display panel driving system
US5015912A (en) * 1986-07-30 1991-05-14 Sri International Matrix-addressed flat panel display
JPH0693615B2 (en) * 1988-05-16 1994-11-16 株式会社東芝 Driver circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0197742A2 (en) * 1985-04-03 1986-10-15 Nortel Networks Corporation Addressing liquid crystal cells
EP0249954A2 (en) * 1986-06-17 1987-12-23 Fujitsu Limited Driving a matrix type display device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
S.A.STEINER ET AL.: "High-Performance Column Driver for Gray-Scale TFEL Displays", SID INTERNATIONAL SYMPOSIUM 1988 - DIGEST OF TECHNICAL PAPERS, 24 May 1988 (1988-05-24), ANAHEIM (CA) - USA, pages 31 - 34, XP000041810 *
T.LEROUX ET AL.: "Microtips Display Addressing", SID INTERNATIONAL SYMPOSIUM 1991 - DIGEST OF TECHNICAL PAPERS, May 1991 (1991-05-01), PLAYA DEL REY (CA) - USA, pages 437 - 439 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116291B1 (en) 1999-09-09 2006-10-03 Hitachi, Ltd. Image display and method of driving image display
US7916112B2 (en) 2005-10-19 2011-03-29 Tpo Displays Corp. Systems for controlling pixels
EP1777688A1 (en) * 2005-10-21 2007-04-25 Toppoly Optoelectronics Corp. Systems for controlling pixels
FR2907959A1 (en) * 2006-10-30 2008-05-02 Commissariat Energie Atomique Bitmap display device control method for displaying grey level at electron sources, involves carrying voltage of column electrode, if grey level belongs to family, and bringing voltage to intermediate potential
WO2008052945A1 (en) * 2006-10-30 2008-05-08 Commissariat A L'energie Atomique Method of driving a matrix display device having an electron source with reduced capacitive consumption
US8477156B2 (en) 2006-10-30 2013-07-02 Commissariat A L'energie Atomique Method of driving a matrix display device having an electron source with reduced capacitive consumption

Also Published As

Publication number Publication date
EP0597772B1 (en) 1997-05-02
DE69310319T2 (en) 1997-11-20
FR2698201B1 (en) 1994-12-16
DE69310319D1 (en) 1997-06-05
JPH06208340A (en) 1994-07-26
JP3771285B2 (en) 2006-04-26
FR2698201A1 (en) 1994-05-20
US5600343A (en) 1997-02-04

Similar Documents

Publication Publication Date Title
EP0597772B1 (en) Multiplexed matrix display screen and control method therefore
EP0635819B1 (en) Driving method and apparatus for a microtip display
FR2738654A1 (en) Control of AC plasma display panel
FR2683365A1 (en) Flat-panel field-emission display device, and circuit for compensating for irregularities, which can be used in such a display device
FR2708380A1 (en) Image display device and associated control circuit
EP2137716B1 (en) Passive matrix electro-luminescent display system
FR2772502A1 (en) METHOD FOR COMPENSATING THE REMANENCE DIFFERENCES OF LUMINOPHORES IN A DISPLAY SCREEN OF IMAGES
EP3079142B1 (en) Method for displaying images on a matrix screen
FR2789793A1 (en) Image display using field emission
FR2611295A1 (en) PLASMA PANEL WITH FOUR ELECTRODES BY ELEMENTARY PICTURE POINT AND METHOD FOR CONTROLLING SUCH A PLASMA PANEL
FR2691568A1 (en) A method of displaying different gray levels and a system for implementing this method.
FR2731101A1 (en) Field-emission image display device and its control
FR2739712A1 (en) Method of grey-scale modulation in matrix display
FR2786021A1 (en) Flat screen television plasma display construction/command having discharge electrodes with parallel placed slot electrode pairs/bus and second plane information electrodes
EP2084698B1 (en) Method of driving a matrix display device having an electron source with reduced capacitive consumption
EP0292376A1 (en) Electroluminescent display device with a memory effect and a half-tone
EP1677277B1 (en) Control procedure for a matrix display screen
EP0817232B1 (en) Process for regenerating microtips of a flat panel display
EP1354309A1 (en) Digital video display device
EP0747875B1 (en) Control method for a flat panel display
EP2008263B1 (en) Method of driving a matrix display device with an electron source
EP1131810B1 (en) Addressing method for plasma display panel based on separate even-numbered and odd-numbered line addressing
EP0734043A1 (en) Double-gated flat display screen
EP0692780A1 (en) Active matrix liquid crystal display display device partitioned counter-electrode
FR2790861A1 (en) Drive unit of field emission type display array, has array format individual electron emitters subjected to higher strike voltage followed by lower sustain voltage with prescribed inter-pulse quiescent gaps

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): CH DE GB IT LI NL

17P Request for examination filed

Effective date: 19941020

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

17Q First examination report despatched

Effective date: 19960719

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): CH DE GB IT LI NL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 19970502

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REF Corresponds to:

Ref document number: 69310319

Country of ref document: DE

Date of ref document: 19970605

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19970708

NLV1 Nl: lapsed or annulled due to failure to fulfill the requirements of art. 29p and 29m of the patents act
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19971130

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19971130

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20061108

Year of fee payment: 14

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20061125

Year of fee payment: 14

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20061130

Year of fee payment: 14

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20071109

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20080603

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20071109

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20071109