DE69935581T2

DE69935581T2 - Kompensation von durch taktflattern verursachten phasenfehlern in einem cdma-kommunikationssystem

Info

Publication number: DE69935581T2
Application number: DE69935581T
Authority: DE
Inventors: Rishi Mohindra
Original assignee: Koninklijke Philips Electronics NV
Current assignee: NXP BV
Priority date: 1998-12-18
Filing date: 1999-12-13
Publication date: 2007-11-29
Anticipated expiration: 2019-12-14
Also published as: DE69935581D1; WO2000038344A1; KR100697406B1; KR20010041026A; JP4387063B2; EP1057281B1; TW469711B; EP1057281A1; US6366604B1; CN1297624A; JP2002533982A; CN1127812C

Description

Hintergrund der Erfindung
Gebiet der Erfindung
Die vorliegende Erfindung betrifft allgemein drahtlose Kommunikationssysteme und insbesondere ein Kommunikationssystem mit codiertem Mehrfachzugang (CDMA), das einen Schaltkreis zum Bereitstellen einer Kompensation von Phasenfehlern in Folge eines Taktjitters aufweist.
Stand der Technik
Codierter Mehrfachzugang (CDMA) ist eine Form eines digitalen Mobilfunkdienstes, der allen Sprachbits einen Code zuweist, eine zerhackte Funkübertragung codierter Sprache sendet und die Sprache in ihr ursprüngliches Format wieder zusammensetzt. CDMA kombiniert jedes Telefongespräch mit einem Code, den lediglich ein Mobiltelefon über Funk empfängt.
CDMA funktioniert zusammen mit einer Spreizspektrumübertragung. Ein Sender nimmt das ursprüngliche Informationssignal und kombiniert es mit einem einmaligen Korrelationscode, um ein Funkfrequenzsignal (HF) zu erzeugen, das eine viel größere Bandbreite als das ursprüngliche Signal einnimmt. HF-Signale aus mehreren Sendern werden über das gleiche breite Frequenzspektrum gespreizt. Die verbreiteten Signale werden von einem Empfänger, der den Code kennt, aus dem Hintergrundrauschen herausgezogen. Durch eine Zuweisung eines einmaligen Korrelationscodes an jeden Sender können mehrere simultane Konversationen die gleiche Frequenzzuteilung gemeinsam benutzen.
Ein typisches CDMA-System umfasst eine Vielzahl von Zellen oder bestimmten Regionen, eine mit jeder Zelle verbundene Basisstation und eine Vielzahl von beweglichen Einheiten. CDMA-Systeme erfordern Übertragungsschemata, die ein zugeteiltes Frequenzband wirksam nutzen, sodass eine maximale Anzahl von beweglichen Einheiten mit einem minimalen Betrag an Interferenz untergebracht werden kann. Gemäß CDMA-Standards wird ein Kommunikationsübertragungs weg von einer beweglichen Einheit zu einer Basisstation ein Rückwärtsübertragungsweg genannt und ein Kommunikationsübertragungsweg von einer Basisstation zu einer beweglichen Einheit wird ein Vorwärtsübertragungsweg genannt. Eine Kommunikation in dem Rückwärtsübertragungsweg ist besonders schwierig, weil eine Basisstation in der Lage sein muss, zwischen all den Informationssignalen zu unterscheiden, die von einer innerhalb einer einzelnen Zelle lokalisierten beweglichen Einheiten gesendet werden. Um eine Kommunikation in dem Rückwärtsübertragungsweg bereitzustellen, hat eine bewegliche CDMA-Einheit einen Sender, der ein auf einem Informationssignal basierendes HF-Trägersignal erzeugt.
Wie 1 der Zeichnungen zeigt, weist ein typischer Sender 20 eines CDMA-Mobiltelefons einen Dateneingang 21 zum Zuführen einer zu sendenden binären Informationssequenz auf. Zum Beispiel können die Eingangsdaten unter Benutzung eines Keine-Rückkehr-zu-Null-Codierungsschemas (engl. non-return-to-zero, NRZ), in dem Einsen und Nullen durch entgegengesetzte und alternierend hohe und geringe Spannungen dargestellt werden, codiert werden. Um die ganze verfügbare Kanalbreite auszunutzen, muss die Phase der Träger entsprechend den Pseudorausch-Sequenzen (PN) pseudozufällig verschoben werden. In CDMA-Zellensystemen ist pseudozufällige Datenspreizung in dem vorläufigen, als Bewegliche-Station-Basisstation-Kompatibilitätsstandard für ein Zweifach-Modus-Breitbandspreizspektrum-Zellensystem bezeichneten und hier als Referenz eingeführten Interim-Standard TIA/EIA/IS-95-A (Mai 1995) des Verbands der Telekommunikationsindustrie (TIA)/Elektronikindustrieverbandes (EIA) definiert.
Um eine Quadratur-Datenspreizung bereitzustellen, werden Eingangsdaten unter Benutzung von in dem TIA/EIA/IS-95-A Standard definierten, gleichphasigen beziehungsweise um neunzig Grad phasenverschobenen Pilot-Pseudorausch-PN-Sequenzen PNI beziehungsweise PNQ auf phasengleichen (I) und um neunzig Grad phasenverschobenen (Q) Kanälen des Senders 20 verarbeitet. In Übereinstimmung mit diesem Standard sind die PNI- und PNQ-Sequenzen mit einer Geschwindigkeit von 1,2288 Mchip/sec basierend auf charakteristischen Polynomen erzeugte Signale.
Auf I- und Q-Kanälen sind Multiplizierer 22 beziehungsweise 24 angeordnet, um die Eingangsdaten mit PNI- und PNQ-Sequenzen zu multiplizieren. Hochtastschaltkreise 26 und 28 tasten Ausgabewerte der Multiplizierer 22 beziehungsweise 24 mit einem Faktor von 8 hoch. Zusätzlich enthält der Q-Kanal einen Verzögerungsschaltkreis zur Verzögerung der Ausgabe des Schaltkreises 28 um einen ½ Chip, gleich 4 Abtastwerten. Die Ausgaben der Schaltkreise 26 und 29 werden Filtern 30 beziehungsweise 32 mit einer begrenzten Impulsantwort (FIR) in n-Anzapfung zugeführt, die auf den I- und Q-Kanälen angeordnet sind. Die Schaltkreise 26 und 28 zum Hochtasten, der Verzögerungsschaltkreis 29 und die FIR-Filter 30 und 32 sind in dem TIA/EIA/IS-95-A Standard für ein Hochtasten mit einem Faktor 4 definiert.
Ausgaben der FIR-Filter 30 und 32 werden Digital-Aanalog-Wandlern (D/A) 34 beziehungsweise 36 zugeführt. Die Ausgaben der FIR-Filter 30 und 32 können beispielsweise durch 10-Bit digitale Signale dargestellt werden. Die D/A-Wandler 34 und 36 erzeugen analoge Signale Vi beziehungsweise Vq, die über Anti-Aliasing-Tiefpassfilter (LPF) 38 und 40 I- und Q-Eingängen einer Sendeschaltung 42 zugeführt werden, die eine Offset-Vierphasenumtastung (QPSK) durchführt, um ein moduliertes, unter Benutzung einer Antenne 44 an eine Basisstation gesendetes Hochfrequenz-Signal zu erzeugen.
Um eine Signalverarbeitung auf den I- und Q-Kanälen zu synchronisieren, umfasst der Sender 20 einen digitalen Normalfrequenzgenerator 46, der ein internes Taktsignal in Antwort auf ein externes Taktsignal erzeugt. Das interne Taktsignal wird den FIR-Filtern 20 und 32 und den D/A-Wandlern 34 und 36 zugeführt.
Um eine Signalverarbeitung auf den I- und Q-Kanälen zu unterstützen, muss die interne Taktfrequenz des Senders 20 gleich einer mit 8 multiplizierten Chipgeschwindigkeit sein. Da die Standard-Chip-Geschwindigkeit gleich 1,2288 Mchip/sec ist, muss der interne Takt bei einer Frequenz f×8 gleich 9,8304 MHz erzeugt werden. Um die Frequenzschema-Anforderungen eines CDMA-Mobiltelefons zu erfüllen, kann ein dem Sender 20 zugeführter Referenztakt jedoch eine von 9,8304 MHz abweichende Frequenz fref haben. Zum Beispiel kann fref gleich 14,4 MHz sein.
In diesem Fall ist fref/f×8 = 14,4 MHz/9,8304 MHz = 375/156 = 1,468. Somit werden während 375 Zyklen des Referenztaktes 256 Zyklen des internen Taktes erzeugt. Um ein internes Taktsignal mit 356 Zyklen zu erzeugen, müssen daher 119 Taktzyklen von dem Referenztakt mit 375 Zyklen entfernt werden.
Das nächste digitale Teilungsverhältnis zu 1,468 ist 1,5. Wenn dieses Teilungsverhältnis in M-Zyklen des Referenztaktes auftritt, kann die Zahl N von internen, über M-Zyklen entfernten Taktzyklen als N = M – (M/1,5) = 119 ausgedrückt werden. Daher ist M = 357. Entsprechend werden 357 von 375 Referenztakt-Zyklen mit dem Teilungsverhältnis von 1,5 umgewandelt, und für die verbleibenden 18 Zyklen ist das Teilungsverhältnis gleich 1.
Somit muss das Teilungsverhältnis während der Konvertierung des Referenztaktes auf den internen Takt zum Beispiel von 1,5 auf 1 verändert werden. Als ein Ergebnis tritt ein Jitter in dem internen Takt auf.
Wenn das Teilungsverhältnis von 1,5 auf 1 verändert wird, wird die Referenzzeit t zum Beispiel um einen halben Zyklus des Referenztaktes geändert. Die Referenzzeitänderung Δt ist gleich einem ½ von 1/14,4 MHz = 1/28,8 MHz = 34,7 Nanosekunden.
Der Taktjitter kann als in 2 veranschaulichte, parasitäre „Hochlaufphasenmodulation" betrachtet werden. Eine derartige Modulation verursacht beträchtliche Phasenfehler in der Ausgabe des Sendeschaltkreises 42. Zum Beispiel kann der durch die Änderung der Referenzzeit Δt verursachte parasitäre Phasenschritt ΔΘp – p wie folgt ausgedrückt werden: ΔΘp – p = (Δt/T×8) × 2π,wobei T×8 die Periode des internen Taktes ist.
Entsprechend ist ΔΘp – p = (9,8304/28,8) × 2π = 2,143 Radiant = 34% eines Zyklus. In dem oben veranschaulichten Beispiel kann der als ein Ergebnis des Taktjitters erzeugte mittlere quadratische Phasenfehler ΔΘrms als ΔΘrms = ΔΘ/√12 = 0,6186 Radiant ausgedrückt werden.
Der Phasenfehler in Folge eines Taktjitters verursacht eine Fehlerspannung an Ausgaben der D/A-Wandler. Als ein Ergebnis weist der Sender 20 einen hohen Pegel an unechten, bei Frequenzen außerhalb des zugewiesenen CDMA-Kanals ausgestrahlten Emissionen auf. Wie in 3 gezeigt, die ein simuliertes Spektrum eines gesendeten HF-Signals in einem herkömmlichen CDMA-Rückwärtsübertragungsweg veranschaulicht, weist das gesendete HF-Signal ein schlechtes Leistungsverhältnis zum benachbarten Kanal (ACPR) auf, was unerwünschte Emissionen außerhalb des zugewiesenen CDMA-Kanals kennzeichnet. Unerwünschte Emissionen und das Verfahren ihrer Messung sind in dem vorläufigen, empfohlenen Minimalleistungsstandard für Zweifach-Modus-Breitbandspreizspektrum-Zellen-Mobilstationen bezeichneten TIA/EIA/IS-98-A Standard definiert. Das ACPR ist das Verhältnis der Leistung des benachbarten Kanals zu der Leistung des Signals auf dem Kanal. In Übereinstimmung mit dem vorläufigen TIA/EIA/IS-98-A Standard wird die Leistung des benachbarten Kanals für eine 30 kHz Bandbreite bei dem 900 kHz-Abstand von der Mittenfrequenz des Signals auf dem Kanal gemessen. In dem in 3 gezeigten Beispiel beträgt die Signalleistung bei der Mittenfrequenz ungefähr 43 dBm und die Leistung des benachbarten Kanals ungefähr 14 dBM. Somit ist die Differenz zwischen diesen ACPR darstellenden Werten ungefähr gleich 29 dB.
US-A-5 651 035 offenbart eine Vorrichtung zur Reduktion eines Jitters eines Spreizspektrumtaktsignals, die einen Akkumulator zum Speichern einer Signaldarstellung eines akkumulierten Winkels umfasst, der um einen Eingangswinkel in Antwort auf einen Referenztaktpuls erhöht wird. Das höchstwertigste Bit des akkumulierten Winkelsignals steuert die Eingabe eines einen Schleifenfilter und ein VCO enthaltenden PLL. Eine Ladung wird während eines Überschwingintervalls, währenddessen sich die Ausgabe des Frequenzteilers von dem MSB unterscheidet, in den Schleifenfilter injiziert. Eine kompensierende Ladung wird in den Schleifenfilter injiziert, um die während des Überschwingintervalls injizierte Ladung zu kompensieren. Jitterfreie Speizspektrumtaktpulse werden durch den VCO in Antwort auf den VCO bereitgestellt.
Zusammenfassung der Erfindung
Es wäre wünschenswert, eine Kompensation von durch Taktjitter hervorgerufe nen Phasenfehlern bereitzustellen, um das ACPR eines CDMA-Fernsprechapparates zu verbessern.
Demgemäß ist es ein Vorteil der Erfindung, eine Kompensation von durch Taktjitter hervorgerufenen Phasenfehlern bereitzustellen, um das ACPR eines CDMA-Sende-Empfängers zu verbessern.
Die Erfindung wird durch die unabhängigen Ansprüche definiert. Abhängige Ansprüche beschreiben vorteilhafte Ausführungsformen.
Gemäß einer bevorzugten Ausführungsform der Erfindung kann der Interpolationsschaltkreis ein von dem internen Taktsignal gesteuertes Schieberegister umfassen, um Abtastwerte der gefilterten, gespreizten Daten für sequentielle interne Taktzyklen zu erzeugen. Ferner kann die Interpolationsschaltung einen Speicher zum Speichern von den internen Taktjitter darstellenden Kompensationsfaktoren umfassen. Die Kompensationsfaktoren können für jeden internen Taktzyklus vorausberechnet werden. Ein durch das interne Taktsignal gesteuerter Adressengenerator kann den Speicher mit einem Adressensignal versorgen, das eine Speicherposition anzeigt, die einen Kompensationsfaktor für einen momentanen internen Taktzyklus speichert.
Basierend auf den Abtastwerten der gefilterten, gespreizten Daten und der Kompensationsfaktoren berechnet der Interpolator die angepassten, gespreizten Datenwerte. Zum Beispiel kann die Interpolationsschaltung einen linearen Interpolationsalgorithmus durchführen, um die angepassten, gespreizten Datenwerte zu bestimmen. In Antwort auf die angepassten gespreizten Datenwerte kann ein Digital-Aanalog-Wandler eine um den Taktjitter kompensierte Spannung erzeugen.
Die Takterzeugungsschaltung kann unter Benutzung wenigstens von ersten und zweiten Teilungsverhältnissen Zyklen des Referenztaktsignals in die Zyklen des internen Taktsignals umwandeln. Um den Taktjitter zu verringern, können die internen, unter Benutzung des zweiten Teilungsverhältnisses erzeugten Taktzyklen über die internen, unter Benutzung des ersten Teilungsverhältnisses erzeugten Taktzyklen gleichmäßig verteilt sein.
Gemäß einem Aspekt der Erfindung ist ein System zur Kompensation von durch Taktjitter erzeugten Phasenfehlern in einem umgekehrten CDMA-Übertragungsweg vorgesehen. Das Kompensationssystem umfasst eine auf digitale, von einer PN-Sequenz gespreizte und von einem Filter gefilterte Daten reagierende Abtastschaltung zum Erzeugen von Abtastwerten gespreizter Daten für sequentielle interne Taktzyklen, einen Speicher zum Speichern von internen Taktjitter repräsentierenden Kompensationsfaktoren und einen Interpolator, der eine Interpolation gespreizter Daten zum Festlegen angepasster, gespreizter Datenwerte zur Kompensation von durch den Taktjitter hervorgerufenen Phasenfehlern durchführt.
Gemäß einem Verfahren der vorliegenden Erfindung werden die folgenden Schritte ausgeführt, um eine Kompensation von durch Jitter in dem internen Taktsignal hervorgerufenen Phasenfehlern bereitzustellen:
Abtasten digitaler durch eine PN-Sequenz gespreizte und von einem Filter gefilterte Daten zum Erzeugen von Abtastwerten gespreizter Daten für mehrere sequentielle interne Taktzyklen und
Interpolieren der Abtastwerte gespreizter Daten unter Benutzung von Kompensationsfaktoren zur Bestimmung eines angepassten, gespreizten Datenwertes, der die durch den Taktjitter hervorgerufenen Phasenfehler kompensiert.
Noch weitere Aufgaben und Vorteile der vorliegenden Erfindung werden den Fachleuten aus der folgenden detaillierten Beschreibung offensichtlich werden, in der lediglich die bevorzugte, einfach im Weg einer Veranschaulichung der besten Art einer Ausführung der Erfindung ins Auge gefasste Ausführungsform der Erfindung gezeigt und beschrieben wird. Wie man feststellen wird, ist die Erfindung geeignet für andere und abweichende Ausführungsformen, und ihre vielfachen Details sind für Modifikationen in mehreren offensichtlichen Hinsichten ohne von der Erfindung abzuweichen geeignet. Demgemäß werden die Zeichnungen und die Beschreibung als veranschaulichend und nicht beschränkend betrachtet.
Kurze Beschreibung der Zeichnungen
1 ist ein Blockdiagramm eines herkömmlichen Senders in einem CDMA-Fernsprechapparat.
2 ist ein Diagramm, das durch Jitter in einem Taktsignal hervorgerufene Phasenfehler veranschaulicht.
3 ist ein Diagramm, das ein simuliertes Spektrum eines in einem herkömmlichen CDMA-Rückwärtsübertragungsweg gesendeten HF-Signals veranschaulicht.
4 ist ein Blockdiagramm eines Senders in einem CDMA-Fernsprechapparat der vorliegenden Erfindung.
5 ist ein Diagramm, das eine Kompensationstechnik von Taktjitter gemäß der vorliegenden Erfindung veranschaulicht.
6 ist ein Diagramm, das ein simuliertes Spektrum eines gesendeten HF-Signals in dem CDMA-Rückwärtsübertragungsweg der vorliegenden Erfindung zeigt.
Detaillierte Beschreibung der Erfindung
Obwohl die Erfindung allgemeine Anwendbarkeit auf dem Gebiet der Signalverarbeitung aufweist, basiert die beste Art der Ausführung der Erfindung teilweise auf der Verwirklichung eines Rückwärtsübertragungsweges in einem CDMA-System.
4 zeigt einen Sender 100 eines CDMA-Funktelefonapparats gemäß der vorliegenden Erfindung. Den in 1 dargestellten Elementen gleiche Elemente des Senders 100 tragen gleiche Bezugsziffern. Der Sender 100 umfasst einen Kanal (I) in Phase und einen um neunzig Grad phasenverschobenen Kanal (Q), die jeweils in Phasen befindliche und um neunzig Grad phasenverschobene Eingänge einer Sendeschaltung 42 ansteuern, um ein unter Verwendung einer Antenne 44 zu einer Basisstation gesendetes QAM-Funkfrequenzsignal zu erzeugen. Eine Informationssequenz, die unter Benutzung eines NRZ-Codierungsschemas codiert werden kann, wird den I- und Q-Kanälen über einen Dateneingang 21 zugeführt.
Gemäß dem TIA/EIA/IS-95-A Standard für Spreizspektrumzellensysteme wird eine in Phase-Pilot-PN-Sequenz PNI dem I-Kanal zugeführt und eine um neunzig Grad phasenverschobene Pilot-PN-Sequenz PNQ dem Q-Kanal bereitgestellt. Diese periodischen Sequenzen werden basierend auf charakteristischen Polynomen mit einer Geschwindigkeit von 1,2288 Mchip/sec erzeugt.
Ein in dem Funktelefonapparat bereitgestelltes Referenzsignal weist eine ausgewählte Frequenz fref aus, um die erforderliche CDMA-Kanalfrequenz aufrechtzuerhalten. Zum Beispiel kann fref gleich 14,4 MHz sein. Basierend auf dem Referenzsignal erzeugt ein digitaler Normalfrequenzgenerator 46 ein internes Taktsignal bei einer Frequenz f×8, die gleich 9,8304 MHz sein kann, d. h. gleich einer mit 8 multiplizierten Chipgeschwindigkeit. Das interne Taktsignal wird den I- und Q-Kanälen zugeführt, um für eine Synchronisation ihrer Betriebsvorgänge zu sorgen.
Wenn fref = 14,4 MHz und f×8 = 9,8304 MHz erzeugt der digitale Normalfrequenzgenerator 46 wie zuvor diskutiert 256 Zyklen des internen Taktes über 375 Zyklen des Referenztaktes. Wenn das Referenztaktsignal in das interne Taktsignal umgewandelt wird, müssen daher 119 Zyklen des internen Taktes aus 375 Zyklen des Referenztaktes entfernt werden. Da ein einziges Teilungsverhältnis nicht benutzt werden kann, um das Referenztaktsignal in das interne Taktsignal umzuwandeln, können 357 von 375 Referenztaktzyklen mit dem Teilungsverhältnis von 1,5 umgewandelt werden und für die verbleibenden 18 Zyklen kann das Teilungsverhältnis auf 1 gesetzt werden. Diese Änderung in dem Teilungsverhältnis verursacht Jitter in dem als Ergebnis der Umwandlung erzeugten internen Takt.
Um den Taktjitter zu verringern, verteilt der digitale Normalfrequenzgenerator 46 die verbleibenden 18 Zyklen gleichmäßig über die 375 Referenztaktzyklen. Da 375/18 = 20,8333... = 20 + 0,8333..., werden 20 Zyklen für ein Wiederholmuster benutzt, in dem 19 mit dem Teilungsverhältnis 1,5 umgewandelte Zyklen von einem Zyklus mit dem Teilungsverhältnis 1 gefolgt werden. Somit verbleiben 18 × 0,8333... = 15 Zyklen mit dem Teilungsverhältnis 1,5 übrig. Der Normalfrequenzgenerator 46 spreizt diese 15 Zyklen gleichmäßig über die 18 Zyklen, um 15 Blöcke mit 21 Zyklen (20 Zyklen mit einem Teilungsverhältnis 1,5 und einen Zyklus mit einem Teilungsverhältnis 1) gefolgt von 3 Blöcken mit 20 Zyklen (19 Zyklen mit einem Teilungsverhältnis 1,5 und 1 Zyklus mit einem Teilungsverhältnis 1) zu erzeugen.
Zu einer weiteren Verringerung des Taktjitters bildet der digitale Normalfrequenzgenerator 46 die folgende Sequenz, um 3 Blöcke mit 20 Zyklen über 15 Blöcke mit 21 Zyklen gleichmäßig zu verteilen:

– 5 Blöcke mit 21 Zyklen, von denen 20 Blöcke ein Teilungsverhältnis 1,5 haben und 1 Block ein Teilungsverhältnis von 1 hat;
– 1 Block mit 20 Zyklen, von denen 19 Blöcke ein Teilungsverhältnis 1,5 auf weisen und 1 Block ein Teilungsverhältnis 1 aufweist;
– 5 Blöcke mit 21 Zyklen, von denen 20 Blöcke ein Teilungsverhältnis 1,5 haben und 1 Block ein Teilungsverhältnis 1 hat;
– 1 Block mit 20 Zyklen, von denen 19 Blöcke ein Teilungsverhältnis 1,5 auf weisen und 1 Block ein Teilungsverhältnis von 1 aufweist;
– 5 Blöcke mit 21 Zyklen, von denen 20 Blöcke ein Teilungsverhältnis 1,5 haben und 1 Block ein Teilungsverhältnis von 1 hat; und
– 1 Block mit 20 Zyklen, von denen 19 Blöcke ein Teilungsverhältnis 1,5 auf weisen und 1 Block ein Teilungsverhältnis von 1 aufweist.

Obwohl das zuvor beschriebene Beispiel die Umwandlung eines 14,4 MHz Referenztaktes in einen 9,8304 MHz CDMA internen Takt veranschaulicht, wird ein Fachmann realisieren, dass die offenbarte Technik zur Erzeugung eines Taktsignals jeder Frequenz aus jedem Referenztakt anwendbar ist.
Die oben veranschaulichte Taktumwandlungstechnik erlaubt eine Verringerung des Taktjitters. Jedoch verursacht sogar der verringerte Taktjitter erhebliche Phasenfehler. Daher umfasst jeder I- und Q-Kanal in dem CDMA-Sender 100 gemäß der vorliegenden Erfindung ein Phasenfehler-Kompensationssystem, das eine Kompensation von durch Taktjitter hervorgerufenen Phasenfehlern bereitstellt.
Gemäß der vorliegenden Erfindung weisen die I- und Q-Kanäle des CDMA-Senders 100 ähnliche Strukturen mit Ausnahme der in dem Q-Kanal vorgesehenen ½ Chip-Verzögerung auf. Daher sind in 4 nur Elemente des I-Kanals gezeigt und unten beschrieben.
Der I-Kanal des CDMA-Senders 100, der die von der gleichphasigen Pilot-PN-Sequenz gespreizten Daten handhabt, umfasst einen Multiplizierer 22, der NRZ-Daten aus der Dateneingabe 21 mit der PNI-Sequenz multipliziert. Die Ausgabe des Multiplizierers 22 ist mit einem Aufwärtsabtastschaltkreis 26 verbunden, der ein Aufwärts-Abtasten des Ausgabewertes des Multiplizierers um einen Faktor 8 bereitstellt. Der von dem Aufwärtsabtastschaltkreis 26 erzeugte, aufwärtsabgetastete Wert wird einem FIR-Filter 30 mit n-Anzapfung zugeführt, der eine durch den TIA/EIA/IS-95-A Standard vorgeschriebene Signalfilterung durchführt. Das interne Taktsignal f×8 wird dem FIR-Filter 30 bereitgestellt, um eine Signalfilterung zu unterstützen.
Ein am Ausgang des FIR-Filters 30 erzeugtes Signal Vf wird einem dreistufigen Schieberegister 102 zugeführt. Das Signal Vf kann zum Beispiel durch ein 10-Bit-Wort dargestellt werden. Das Schieberegister 102 wird von dem internen Takt f×8 gesteuert, um drei Abtastwerte V_n–1, V_n, und V_n+1 des Signals Vf entsprechend drei sequentiellen Zyklen des internen Taktes f×8 zu erzeugen.
Ein Interpolator 104 ist mit Ausgängen des Schieberegisters 102 verbunden, um die Abtastwerte V_n–1, V_n, und V_n+1 zu erhalten. Wie später detaillierter erklärt wird, führt der Interpolator 104 einen linearen Interpolationsalgorithmus aus, um den Wert Vn einzustellen, um einen durch einen internen Taktjitter hervorgerufenen Phasenfehler zu kompensieren. In einem Speicher 106 gespeicherte Kompensationsfaktoren α_n werden zum Durchführen der Interpolation benutzt. Der Speicher 106 weist 256 Plätze zum Speichern eines 3-Bit-Kompensationsfaktors α_n auf, der den internen Taktjitter für jeden der 256 Zyklen des internen Taktes f×8 darstellt. Unter Benutzung des Kompensationsfaktors α_n erzeugt der Interpolator 104 einen eingestellten Wert V_n' der an dem Ausgang des FIR-Filters 30 erzeugten, gespreizten Daten. Der Interpolator 104 kann durch eine Hardware- oder eine Software-Einrichtung verwirklicht sein, die zur Ausführung eines vorgeschriebenen Interpolationsalgorithmus erforderliche logische Operationen durchführt. Ein Zähler 108 mit einem Umrechnungsfaktor 256 zählt die internen Taktzyklen, um ein den Speicherplatz, der den Kompensationsfaktor α_n für einen augenblicklichen internen Taktzyklus speichert, anzeigendes 8-Bit-Adressensignal bereitzustellen.
Der eingestellte Wert V_n' wird einem Digital-Aanalog-Wandler (D/A) 34 zugeführt, der von dem internen Takt f×8 gesteuert wird, um eine analoge Darstellung Vi des eingestellten I-Kanalsignals zu erzeugen. Über einen Anti-Aliasing-Tiefpassfilter 38 wird das analoge Signal Vi dem I-Eingang des Sendeschaltkreises 42 zugeführt.
Zur Veranschaulichung der Kompensationstechnik gemäß der vorliegenden Eifindung zeigt 5 Kurven A beziehungsweise B, die ein beispielhaftes Signal Vi an dem Ausgang des D/A-Wandlers 34 mit und ohne Taktjitter darstellen. Wegen eines Jitters Δt_n = t_n' – t_n in dem dem D/A-Wandler 34 zugeführten, internen Takt wird eine Fehlerspannung ΔV_n = V_n' – V_n an dem Ausgang des D/A-Wandlers 34 erzeugt. Somit würde ohne eine Kompensation an Stelle der Spannung V_n' eine Spannung V_n zur Zeit t_n' erzeugt werden.
Gemäß der vorliegenden Erfindung führt der Interpolator 104 eine lineare Interpolation durch, um einen Wert V_n' zur Zeit t_n' zu berechnen und den berechneten Wert V_n' an Stelle eines tatsächlichen, in diesem Moment erzeugten Wertes V_n auszugeben. Ein zur Berechnung von V_n' benutzbarer, linearer Interpolationsalgorithmus ist wie folgt. Für Δtn > 0, Vn'(tn') = Vn + (Δtn/T×8)(Vn+1 – Vn). Für Δtn < 0,Vn'(tn') = Vn + (Δtn/T×8)(Vn – Vn–1),wobei T×8 = 1/f×8 eine Periode des internen Taktes ist.
Zur Vereinfachung dieser Ausdrücke kann Δt_n/T×8 durch einen Kompensationsfaktor α_n ersetzt werden. Dann kann der von dem Interpolator 104 durchgeführte lineare Interpolationsalgorithmus wie folgt ausgedrückt werden: Vn'(tn') = Vn + αn(Vn+1 – Vn), für αn > 0 Vn'(tn') = Vn + αn(Vn – Vn–1), für αn < 0 Vn'(tn') = Vn für αn = 0.
Wie oben diskutiert, ist der durch den Taktjitter hervorgerufene Phasenschritt ΔΘp – p gleich 34% eines Zyklus. Daher sind absolute Werte des Kompensationsfaktors |α_n| ≤ 0,34. Um die zur Durchführung des Interpolationsalgorithmus benutzte Hardware zu vereinfachen, kann der Wert von α_n in Schritten von 0,1 abgerundet werden. Somit α_n
{–0,3; –0,2; –0,1; 0; 0,1; 0,2; 0,3}.
Entsprechend erzeugt das von dem internen Taktsignal f×8 gesteuerte Schieberegister 102 Abtastwerte V_n+1, V_n und V_n–1 für drei sequentielle Zyklen des internen Taktes. Der Zähler 108 zählt Zyklen des internen Taktes, um ein einen augenblicklichen Zyklus des internen Taktes anzeigendes Adressensignal zu erzeugen. Der Speicher 106 speichert die für jeden der 256 internen Taktzyklen vorausberechneten Kompensationsfaktoren α_n = Δt_n/T×8. Das Adressensignal wird dem Speicher 106 zugeführt, um den Kompensationsfaktor an für den augenblicklichen Zyklus wiederzubekommen.
Basierend auf dem aus dem Speicher ausgelesenen Kompensationsfaktor α_n führt der Interpolator 104 den oben definierten linearen Interpolationsalgorithmus durch, um den eingestellten Wert V_n' der durch die I-Pilot-PN-Sequenz gespreizten und von dem Filter 30 gefilterten Daten zu bestimmen. Somit gibt der Interpolator 104 die für jeden internen Taktzyklus eingestellten Werte V_n' aus, um durch den Taktjitter hervorgerufene Phasenfehler zu kompensieren. Als ein Ergebnis ist das von dem D/A-Wandler 34 erzeugte Signal Vi in einem großen Maß frei von durch den Taktjitter hervorgerufenen Phasenfehlern. Obwohl die vorliegende Erfindung mit dem Beispiel eines linearen Interpolationsalgorithmus be schrieben ist, wird ein Fachmann erkennen, das der Interpolator irgendeinen vorgeschriebenen Interpolationsalgorithmus durchführen kann, um einen berichtigten Wert der gespreizten Daten zu erzeugen, der Phasenfehler in Folge des Taktjitters kompensiert.
Über den Tiefpassfilter 38 wird das Signal Vi dem gleichphasigen Eingang I des Sendeschaltkreises 42 zugeführt. Wie vorab diskutiert wird die um neunzig Grad phasenverschobene Eingabe Q des Sendeschaltkreises 42 von dem Signal Vq gesteuert, das von dem Q-Kanal des Senders 100 erzeugt wird. Der Q-Kanal weist ein dem Schieberegister 102 ähnliches Schieberegister und einen dem Interpolator 104 des I-Kanals ähnlichen Interpolator auf. Der Speicher 106 und der Zähler 108 werden von den I- und Q-Kanälen gemeinsam benutzt, um den Interpolatoren in beiden Kanälen gemeinsame Kompensationsfaktoren an bereitzustellen.
Zusätzlich zu den Elementen des I-Kanals enthält der Q-Kanal die Verzögerungsschaltung 29 zur Verzögerung des Ausgangssignals der Aufwärtsabtastschaltung um ½ Chip, wie in dem TIA/EIA/IS-95-A Standard definiert, um den Sendeschaltkreis 42 in die Lage zur Durchführung einer Offset-Vierphasenumtastung (QPSK) zu versetzen. Ein moduliertes, von dem Sendeschaltkreis 42 erzeugtes Funkfrequenzsignal wird über die Antenne 44 an die Basisstation gesendet.
Somit sieht die vorliegende Erfindung eine Kompensation von durch Taktjitter hervorgerufenen Phasenfehlern vor. Wie in 6 gezeigt, die ein simuliertes Spektrum eines in dem CDMA-Rückwärtsübertragungsweg der vorliegenden Erfindung gesendetes Funkfrequenzsignal veranschaulicht, ist das Leistungsverhältnis des Funkfrequenzsignals des angrenzenden Kanals (ACPR) im Vergleich zu herkömmlichen CDMA-Systemen wesentlich verbessert. In dem in 6 veranschaulichten Beispiel ist die Leistung im Kanal bei der Mittenfrequenz ungefähr 6 dBm, wohingegen die bei 900 kHz Abstand von der Mittenfrequenz gemessene Leistung des benachbarten Kanals ungefähr –40 dBm beträgt. Die Differenz zwischen diesen das ACPR darstellenden Werten ist ungefähr gleich 46 dB.
Es ist hier entsprechend ein System zum Vorsehen einer Kompensation von durch Taktjitter in einem CDMA-Rückwärtsübertragungsweg verursachten Phasenfehlern beschrieben worden. Nach einem Filtern werden durch eine Pilot-PN-Sequenz gespreizte Daten einem Schieberegister zugeführt, das mehrere Datenabtastwerte für sequentielle Zyklen eines internen Taktes erzeugt. Ein Speicher speichert für jeden internen Taktzyklus vorher berechnete Kompensationsfaktoren. Ein Zähler zählt die internen Taktzyklen, um dem Speicher ein Adressensignal zuzuführen, das einen den Kompensationsfaktor für einen augenblicklichen internen Taktzyklus speichernden Speicherplatz anzeigt. Basierend auf den Datenabtastwerten und dem Kompensationsfaktor führt der Interpolator einen Interpolationsalgorithmus durch, um einen angepassten, gespreizten Datenwert zu erzeugen, der durch einen Jitter in dem internen Takt hervorgerufene Phasenfehler kompensiert.
In dieser Offenbarung sind lediglich die bevorzugten Ausführungsformen der Erfindung gezeigt und beschrieben, aber es versteht sich, dass die Erfindung für Änderungen und Modifikationen innerhalb des Umfangs des hierin formulierten erfinderischen Konzeptes geeignet ist.

Claims

Spreizspektrumkommunikationssystem, umfassend: eine Datenspreizschaltung (22) (30) zum Spreizen von Daten mit einer PN-Sequenz und zum Filtern der gespreizten Daten, eine Takterzeugungsschaltung (46) zum Erzeugen eines internen Taktsignals anhand eines Referenztaktsignals, wobei das Spreizspektrumkommunikationssystem gekennzeichnet ist durch eine Interpolationsschaltung (102), (104), (106), (108) zum Durchführen einer Interpolation von Abtastwerten gefilterter gespreizter Daten, welche von der Datenspreizschaltung (22) (30) für sequentielle interne Taktzyklen gebildet wurden, und zum Vorausberechnen von Kompensationsfaktoren für jeden internen Taktzyklus, um einen angepassten gespreizten Datenwert zu bestimmen, der einen Phasenfehler kompensiert, welcher durch einen Jitter im internen Taktsignal hervorgerufen wurde.
System nach Anspruch 1, bei dem die Interpolationsschaltung ein Schieberegister (102) umfasst, welches durch das interne Taktsignal gesteuert wird, um Abtastwerte der gefilterten gespreizten Daten für sequentielle interne Taktzyklen zu erzeugen.
System nach Anspruch 2, bei dem die Interpolationsschaltung weiterhin einen Speicher (106) zum Speichern von Kompensationsfaktoren umfasst, welche für jeden internen Taktzyklus vorausberechnet sind, um einen Phasenfehler auf Grund des internen Taktjitters zu kompensieren.
System nach Anspruch 3, bei dem die Kompensationsfaktoren den internen Taktjitter repräsentieren.
System nach Anspruch 4, bei dem die Interpolationsschaltung weiterhin einen Adressgenerator (108) umfasst, welcher vom internen Taktsignal gesteuert wird, zum Versorgen des Speichers mit einem Adresssignal, welches eine Speicherstelle anzeigt, an der ein Kompensationsfaktor für einen momentanen internen Taktzyklus gespeichert ist.
System nach Anspruch 5, bei dem die Interpolationsschaltung weiterhin einen auf die Abtastwerte der gefilterten gespreizten Daten und die Kompensationsfaktoren reagierenden Interpolator (104) zum Berechnen des angepassten gespreizten Datenwertes enthält.
System nach Anspruch 6, bei dem die Interpolationsschaltung einen linearen Interpolationsalgorithmus durchführt, um den angepassten gespreizten Datenwert zu berechnen.
System nach Anspruch 7, das weiterhin einen auf den angepassten gespreizten Datenwert reagierenden Digitalanalogwandler (46) enthält, um eine Spannung zu produzieren, welche um den Taktjitter kompensiert ist.
System nach Anspruch 1, bei dem die Takterzeugungsschaltung Zyklen des Referenztaktsignals in die Zyklen des internen Taktsignals konvertiert, wobei sie mindestens erste und zweite Teilungsverhältnisse verwendet.
System nach Anspruch 9, bei dem die Takterzeugungsschaltung die internen Taktzyklen, welche unter Verwendung des zweiten Teilungsverhältnisses produziert wurden, über die internen Taktzyklen, welche unter Verwendung des ersten Teilungsverhältnisses produziert wurden, gleichmäßig verteilt.
Sender, welcher einen Taktgenerator zum Produzieren eines internen Taktsignals anhand eines Referenztaktsignals hat, umfassend: eine auf digitale Daten, welche von einer PN-Sequenz gespreizt und von einem Filter gefiltert wurden, reagierende Abtastschaltung (102), um Abtastwerte gespreizter Daten für sequentielle interne Taktzyklen zu produzieren, einen Speicher (106) zum Speichern von Kompensationsfaktoren, welche den internen Taktjitter repräsentieren, wobei der Sender gekennzeichnet ist durch einen auf die gespreizten Datenabtastwerte und die Kompensationsfaktoren reagierenden Interpolator (104), zum Durchführen einer Interpolation gefilterter gespreizter Daten, um angepasste gespreizte Datenwerte zu bestimmen, welche die Phasenfehler kompensieren, die vom internen Taktjitter verursacht wurden.
Sender nach Anspruch 11, welcher weiterhin einen Zähler (106) enthält, der vom internen Taktsignal gesteuert wird, zum Versorgen des Speichers mit einem Adresssignal, welches eine Speicherstelle anzeigt, an welcher ein Kompensationsfaktor für einen benötigten internen Taktzyklus gespeichert ist.
Sender nach Anspruch 11, bei dem die Abtastschaltung ein Schieberegister (102) enthält, welches vom internen Taktsignal gesteuert wird.
Sender nach Anspruch 11, bei dem die Kompensationsfaktoren anhand des internen Taktjitters und der Periode des internen Taktsignals vorausberechnet sind.
Verfahren zum Korrigieren von Phasenfehlern, welche von Jitter im internen Taktsignal hervorgerufen wurden, zur Benutzung in einem Spreizspektrumsystem, welches einen internen Taktgenerator zum Produzieren eines internen Taktsignals anhand eines Referenzsignals enthält, wobei das Verfahren die Schritte umfasst: Abtasten digitaler Daten, welche durch eine PN-Sequenz gespreizt und von einem Filter gefiltert wurden, um Abtastwerte gespreizter Daten für mehrere sequentielle interne Taktzyklen zu produzieren, und Interpolieren der Abtastwerte gespreizter Daten, unter Verwendung von Kompensationsfaktoren, um einen angepassten gespreizten Datenwert zu bestimmen, welcher die Phasenfehler kompensiert, welche vom Taktjitter hervorgerufen wurden.
Verfahren nach Anspruch 15, bei dem der Schritt des Abtastens den Schritt des Schiebens der gespreizten digitalen Daten umfasst, gesteuert vom internen Taktsignal.