-
Hintergrund
der Erfindung
-
1. Gebiet
der Erfindung
-
Die
vorliegende Erfindung bezieht sich auf eine planare dielektrische
integrierte Schaltung für eine
Verwendung bei einem Millimeterwellenband und einem Mikrowellenband.
-
2. Beschreibung der verwandten
Technik
-
Bei
einem Millimeterwellenband und einem Mikrowellenband wurden häufig Übertragungsleitungen
verwendet, die durch ein Bilden eines vorbestimmten Leiters auf
einem dielektrischen Substrat eines Wellenleiters, einer Koaxialleitung,
einer Mikrostreifenleitung, einer koplanaren Leitung, einer Schlitzleitung
und dergleichen aufgebaut sind. Bei einem dielektrischen Substrat,
das eine Übertragungsleitung
aufweist, die auf demselben gebildet ist, wurden insbesondere, da
eine Verbindung mit elektronischen Komponenten, wie beispielsweise
ICs, einfach ist, viele Versuche unternommen, um eine integrierte Schaltung
durch ein Befestigen elektronischer Komponenten auf ein dielektrisches
Substrat zu bilden.
-
Bei
der herkömmlichen
Mikrostreifenleitung, koplanaren Leitung, Schlitzleitung und dergleichen jedoch
sind diese, da ein Übertragungsverlust
relativ groß ist,
nicht für
eine Schaltung geeignet, die insbesondere einen niedrigen Übertragungsverlust
erfordert. Deshalb legte die Anmelderin der vorliegenden Erfindung
in der offengelegten japanischen Patentanmeldung Nr. Hei-08-265007
die Erfindung vor, die eine planare dielektrische Leitung und eine
integrierte Schaltung betrifft, die diese Probleme lösen.
-
Da
sich der Eingang/Ausgang-Abschnitt elektronischer Komponenten, wie
beispielsweise Halbleitervorrichtungen, und die planare dielektrische
Leitung allgemein in der Verteilung des elektromagnetischen Felds
unterscheiden, bewirkt inzwischen ein bloßes Befestigen elektronischer
Komponenten an der planaren dielektrischen Leitung, dass sich der
Umwandlungsverlust stark erhöht.
Falls ferner elektronische Komponenten lediglich an einer Oberfläche der
dielektrischen Platte befestigt sind, ist eine Verbindung zwischen
dem elektromagnetischen Feld an der hinteren Oberfläche derselben
und den elektronischen Komponenten nicht hergestellt, wobei dieser
Punkt ebenfalls zu einer Erhöhung
bei dem Umwandlungsverlust führt.
Ein Befestigen elektronischer Komponenten an beiden Oberflächen der
dielektrischen Platte eliminiert das letztere Problem; dies resultiert
jedoch in einer Verringerung der charakteristischen Reproduzierbarkeit
(Ausbeute) aufgrund der Charakteristikvariationen der elektronischen
Komponenten, einer Erhöhung
bei einem Verlust und einer Erhöhung
bei den Material- und Befestigungskosten.
-
Zusammenfassung
der Erfindung
-
Es
ist eine Aufgabe der vorliegenden Erfindung, eine planare dielektrische
integrierte Schaltung zu schaffen, derart, dass ein Energieumwandlungsverlust
zwischen der planaren dielektrischen Leitung und elektronischen
Komponenten gering ist und eine Impedanzanpassung zwischen denselben
ohne weiteres erhalten wird.
-
Die
Erfindung ist in den Ansprüchen
1 und 2 definiert.
-
Gemäß einem
Aspekt der vorliegenden Erfindung ist, um eine Integration durch
ein Reduzieren eines Signalverlusts in dem gekoppelten Abschnitt der
planaren dielektrischen Leitung und den elektronischen Komponenten
zu reduzieren, und während eine
niedrige Verlustcharakteristik beibehalten wird, die ein Merkmal
der planaren dielektrischen Leitung ist, eine planare dielektrische
Leitung aufgebaut, derart, dass zwei Leiter bei einem festen Abstand
auf der ersten Hauptoberfläche
einer dielektrischen Platte vorgesehen sind um einen ersten Schlitz
bereitzustellen, zwei Leiter bei dem festen Abstand auf einer zweiten
Hauptoberfläche
einer dielektrischen Platte vorgesehen sind, um einen zweiten Schlitz
bereitzustellen, der dem ersten Schlitz gegenüberliegt, wobei der Bereich,
der zwischen dem ersten Schlitz und dem zweiten Schlitz der dielektrischen
Platte angeordnet ist, als ein Ebene-Welle-Ausbreitungsbereich gebildet
ist. Eine koplanare Leitung ist in dem Endabschnitt oder bei dem
Mittenpunkt der planaren dielektrischen Leitung vorgesehen, eine
Leitungsumwandlungsleiterstruktur ist vorgesehen, die in eine Richtung
in rechten Winkeln zu der planaren dielektrischen Leitung von dem
mittleren Leiter der koplanaren Leitung in die planare dielektrische
Leitung vorsteht, und elektronische Komponenten sind auf eine derartige
Weise angeordnet, um sich über
die Schlitzleitung zu erstrecken.
-
Bei
diesem Aufbau wird ein LSM-Mode-Signal, das sich durch die planare
dielektrische Leitung ausbreitet, zu der Leitungsumwandlungsleiterstruktur gekoppelt,
die in eine Richtung in rechten Winkeln zu der planaren dielektrischen
Leitung vorsteht, und wird in den Ausbreitungs-Mode der koplanaren
Leitung umgewandelt. Und ein Signal wird zu den elektronischen Komponenten
eingegeben, die auf eine derartige Weise angeordnet sind, um sich über diese koplanare
Leitung zu erstrecken. Wenn umgekehrt ein Signal von den elektronischen
Komponenten ausgegeben wird, wird das Signal in dem Ausbreitungs-Mode
der koplanaren Leitung ausgebreitet und das Signal breitet sich
als ein Ergebnis der Kopplung zwischen der Leitungsumwandlungsleiterstruktur,
die in eine Richtung in rechten Winkeln zu der planaren dielektrischen
Leitung und der planaren dielektrischen Leitung vorsteht, durch
die planare dielektrische Leitung in dem LSM-Mode aus.
-
Vorzugsweise
sind zwei planare dielektrische Leitungen aufgebaut, derart, dass
ein erster Schlitz durch ein Anordnen zweier Elektroden bei einem
festen Abstand auf einer ersten Hauptoberfläche der dielektrischen Platte
vorgesehen ist, ein zweiter Schlitz, der dem ersten Schlitz gegenüberliegt,
durch ein Anordnen zweier Elektroden bei dem festen Abstand auf
einer zweiten Hauptoberfläche der
dielektrischen Platte vorgesehen ist, wobei der Bereich, der zwischen
dem ersten Schlitz und dem zweiten Schlitz der Leiterplatte angeordnet
ist, als ein Ausbreitungsbereich einer ebenen Welle gebildet ist. Eine
Schlitzleitung ist bei dem Endabschnitt der ersten planaren dielektrischen
Leitung gebildet. Eine erste Leitungsumwandlungsleiterstruktur,
die mit dem elektromagnetischen Feld der Schlitzleitung und der
ersten planaren dielektrischen Leitung verbunden ist, ist bei einem
Endabschnitt der Schlitzleitung vorgesehen und eine koplanare Leitung
ist in der Nähe
des anderen Endabschnitts der Schlitzleitung vorgesehen. Eine zweite
Leitungsumwandlungsleiterstruktur ist vorgesehen, die in eine Richtung
in rechten Winkeln zu der planaren dielektrischen Leitung von dem
mittleren Leiter bei dem Endabschnitt der koplanaren Leitung in
die zweite planare dielektrische Leitung vorsteht. Die elektronischen
Komponenten sind auf eine derartige Weise angeordnet, um sich über der
koplanaren Leitung und der Schlitzleitung zu erstrecken.
-
Bei
diesem Aufbau wird das LSM-Mode-Signal, das sich durch die erste
planare dielektrische Leitung ausbreitet, zu der ersten Leitungsumwandlungsleiterstruktur
gekoppelt, wird in einen TE-Mode umgewandelt, breitet sich durch
die Schlitzleitung aus und wird zu den elektronischen Komponenten eingegeben.
Das LSM-Mode-Signal, das sich durch die zweite planare dielektrische
Leitung ausbreitet, wird zu der zweiten Leitungsumwandlungsleiterstruktur
gekoppelt, wird in den Ausbreitungs-Mode der koplanaren Leitung
umgewandelt und wird zu der elektronischen Komponente eingegeben.
Ansprechend darauf führt
die elektronische Komponente eine Signalverarbeitung durch, wie
beispielsweise ein Generieren zweier Signale, die von der ersten
und der zweiten planaren dielektrischen Leitung eingegeben werden.
Wenn z. B. diese elektronische Komponente ein Mischer-FET (Feldeffekttransistor)
oder eine Mischerdiode ist, kann durch ein Eingeben eines HF-Signals
und eines Lo-Signals von der ersten bzw. der zweiten planaren dielektrischen
Leitung ein IF-Signal von der Vorspannungsspannungsversorgungsleitung
zu der externen Quelle genommen werden.
-
Vorzugsweise
ist eine Kurzschluss-Stichleitung, die verwendet wird, um eine Impedanzanpassung
zwischen der Leitungsumwandlungsleiterstruktur und den elektronischen
Komponenten zu erhalten, bei dem Mittenpunkt der Schlitzleitung
oder der koplanaren Leitung vorgesehen. Folglich wird eine Impedanzanpassung
zwischen der Leitungsumwandlungsleiterstruktur und den elektronischen Komponenten
erhalten und der Verlust bei dem Verbindungsabschnitt der Schlitzleitung
und der elektronischen Komponenten ist reduziert.
-
Ferner
ist vorzugsweise eine Impedanzanpassungsschaltung zwischen der Leitungsumwandlungsleiterstruktur
und der Schlitzleitung oder der koplanaren Leitung vorgesehen. Folglich
wird eine Impedanzanpassung zwischen der Leitungsumwandlungsleiterstruktur
und der planaren dielektrischen Leitung und der Schlitzleitung oder
der koplanaren Leitung erhalten, wodurch eine ungewollte Reflexion unterdrückt und
der Übertragungsverlust,
der durch eine Leitungsumwandlung bewirkt wird, reduziert wird.
-
Die
obigen und weiteren Aufgaben, Aspekte und neuartigen Merkmale der
Erfindung werden aus der folgenden detaillierten Beschreibung in
Verbindung mit den zugehörigen
Zeichnungen ersichtlicher.
-
Kurze Beschreibung der
Zeichnungen
-
1A und 1B sind
auseinandergezogene, perspektivische Teilansichten, die den Aufbau eines
Mischers gemäß einem
ersten Ausführungsbeispiel
der vorliegenden Erfindung zeigen.
-
2 ist
eine perspektivische Ansicht, die den gesamten Aufbau des Mischers
zeigt.
-
3 ist
eine Schnittansicht der planaren dielektrischen Leitung.
-
4 ist
eine Schnittansicht der planaren dielektrischen Leitung.
-
5 ist
eine Ansicht, die Leiterstrukturen auf einem Schaltungssubstrat
zeigt.
-
6 ist
eine Ansicht, die einen Zustand, bei dem ein FET befestigt ist,
mit Bezug auf 5 zeigt.
-
7 ist
eine Ansicht, die den Aufbau eines Interdigitalkondensators zeigt.
-
8 ist
eine Ansicht, die den Aufbau des Hauptabschnitts eines Mischers
gemäß einem
zweiten Ausführungsbeispiel
der vorliegenden Erfindung zeigt.
-
9 ist
eine auseinandergezogene perspektivische Ansicht eines Multiplizierers
gemäß einem
dritten Ausführungsbeispiel
der vorliegenden Erfindung.
-
Beschreibung
der bevorzugten Ausführungsbeispiele
-
Der
Aufbau eines Mischers gemäß einem ersten
Ausführungsbeispiel
der vorliegenden Erfindung wird mit Bezug auf 1A und 1B bis 7 beschrieben.
-
1A und 1B sind
auseinandergezogene, perspektivische Teilansichten, die den Aufbau des
Mischers zeigen. 1A ist eine perspektivische Ansicht
einer Unterteil-Leiterplatte,
wobei eine Rille in der oberen Oberfläche der Unterteil-Leiterplatte
in der Figur gebildet ist, wodurch ein Raumabschnitt, der durch 43 angegeben
ist, vorgesehen ist. 1B zeigt einen Zustand, bei
dem ein Schaltungssubstrat 30 auf der oberen Oberfläche der
Unterteil-Leiterplatte
platziert ist, die in 1A gezeigt ist. Das Schaltungssubstrat 30 ist
derart, dass verschiedene Leiterstrukturen auf der oberen und der
unteren Oberfläche der
Leiterplatte gebildet sind, wobei ein Schlitzleitung-Eingangstyp-FET (Millimeterwellen-GaAs-FET) 50 auf
die obere Oberfläche
des Schaltungssubstrats 30 befestigt ist. Bezugszeichen 14 und 24 bezeichnen
jeweils einen Schlitz auf der oberen Oberfläche des Schaltungssubstrats 30,
die durch ein Freilegen der oberen Oberfläche des Substrats 30 gebildet
sind und wie später
beschrieben wird zusammen mit dem gegenüberliegenden Schlitz auf der
unteren Oberfläche
eine erste und eine zweite planare dielektrische Leitung bilden,
wobei das Schaltungssubstrat 30 zwischen denselben angeordnet
ist. Bezugszeichen 12 bezeichnet eine Schlitzleitung, die
bei dem Endabschnitt der ersten planaren dielektrischen Leitung gebildet
ist. Bezugszeichen 10 bezeichnet eine erste Leitungsumwandlungsleiterstruktur,
die bei einem Endabschnitt der Schlitzleitung 12 vorgesehen
ist und mit der ersten planaren dielektrischen Leitung verbunden
ist und die verwendet wird, um eine Mode-Umwandlung zwischen derselben und der
Schlitzleitung durchzuführen.
Bezugszeichen 16 bezeichnet eine koplanare Leitung, die
in der Nähe
des anderen Endabschnitts der Schlitzleitung 12 gebildet
ist, wobei eine zweite Leitungsumwandlungsleiterstruktur 17 von
dem mittleren Leiter der koplanaren Leitung in eine Richtung in
rechten Winkeln zu der zweiten planaren dielektrischen Leitung vorsteht.
Bezugszeichen 31 und 32 bezeichnen jeweils eine
koplanare Leitung, die eine Gate-Vorspannungsspannung und eine Drain-Vorspannungsspannung
zu einem FET 50 liefert. Diese zwei koplanaren Leitungen 31 und 32 sind
mit Filtern versehen, die durch F angegeben sind. Bezugszeichen 18 bezeichnet
einen Interdigitalkondensator, der einen Kondensator zwischen dem
mittleren Leiter der koplanaren Leitung 31 und einem anderen
Leiter bildet. Der periphere Abschnitt jeder der oben beschriebenen
Strukturen bedeckt als ein HF-GND (Masseleiter) die obere Oberfläche des Schaltungssubstrats 30.
Schlitze, die den Schlitzen 14 bzw. 24 gegenüberliegen,
sind auf der unteren Oberfläche
des Schaltungssubstrats 30 vorgesehen und in dem anderen
Bereich der unteren Oberfläche des
Schaltungssubstrats 30 ist ein HF-GND gebildet.
-
2 zeigt
einen Zustand, bei dem eine Oberteil-Leiterplatte 41 ferner auf
der oberen Oberfläche
mit Bezug auf den in 1B gezeigten Zustand platziert
ist. Durch ein Bilden einer Rille in einer Ebenensymmetrie (Spiegelsymmetrie)
mit Bezug auf die Rille der Unterteil-Leiterplatte 44 in der inneren Oberfläche der
Oberteil-Leiterplatte 41 ist
ein Raumabschnitt 42 bereitgestellt.
-
3 ist
eine Schnittansicht, die durch einen Schlitz 24 verläuft, der
in 1 gezeigt ist. In 3 bezeichnet
Bezugszeichen 23 eine Leiterplatte, wobei zwei Leiterplatten 21a und 21b auf
der ersten Hauptoberfläche
(der oberen Oberfläche
in der Figur) derselben gebildet sind und den durch 24 angegebenen
Abschnitt als einen ersten Schlitz bilden. Ferner sind zwei Leiterplatten 22a und 22b auf
der zweiten Hauptoberfläche
(der unteren Oberfläche
in der Figur) der Leiterplatte 23 gebildet, wobei der durch 25 angegebene
Abschnitt als ein zweiter Schlitz gebildet wird. Die zwei Leiterplatten 41 und 44 sind
mit Räumen 42 und 43 nahe
den Schlitzen 24 und 25 versehen und bewirken,
dass sowohl der Abschnitt zwischen den Leiterplatten 21a und 21b als
auch der Abschnitt zwischen den Leiterplatten 22a und 22b leitet.
-
Der
durch 23c angegebene Abschnitt, in 3 gezeigt,
der in der Leiterplatte 23 zwischen den gegenüberliegenden Schlitzen 24 und 25 vorgesehen
ist, wird ein Ausbreitungsbereich, bei dem ein Hochfrequenzsignal,
das eine erwünschte
Ausbreitungsfrequenz fb aufweist, zum Ausbreiten gebracht wird.
Die durch 23a und 23b angegebenen Abschnitte auf
beiden Seiten, die den Ausbreitungsbereich 23c zwischen
denselben anordnen, werden ferner zu Abschneidebereichen.
-
4 ist
eine Schnittansicht in einer Ebene, in der der Ausbreitungsbereich
der planaren dielektrischen Leitung, die in 3 gezeigt
ist, verläuft,
in die Richtung der Ausbreitung. Wie es in 4 gezeigt
ist, tritt eine ebene elektromagnetische Welle pw23, die eine elektromagnetische
Welle einer ebenen Welle ist, in die obere Oberfläche (den
Abschnitt des Schlitzes 24) der Leiterplatte 23 bei
einem vorbestimmten Einfallswinkel Θ ein und wird bei einem Reflexionswinkel θ gleich
dem Einfallswinkel θ reflektiert.
Ferner tritt die ebene elektromagnetische Welle pw23, die an der
oberen Oberfläche
der Leiterplatte 23 reflektiert wird, in die untere Oberfläche (den
Abschnitt des Schlitzes 25) der Leiterplatte 23 bei
einem Einfallswinkel θ ein
und wird bei einem Reflexionswinkel θ gleich dem Einfallswinkel θ reflektiert.
Danach wird die ebene elektromagnetische Welle pw23 wiederholt abwechselnd
bei den Oberflächen
der Abschnitte der Schlitze 24 und 25 der Leiterplatte 23 als den
Grenzoberflächen
reflektiert und breitet sich durch den Ausbreitungsbereich 23c der
Leiterplatte 23 in dem TE-Mode aus. Mit anderen Worten
sind die spezifische Dielektrizitätskonstante der Leiterplatte 23 und
die Dicke t23 der Leiterplatte 23 bestimmt, so dass die
erwünschte
Ausbreitungsfrequenz fb gleich oder größer einer kritischen Frequenz
fda wird (der Frequenz, bei der ein Zustand erreicht ist, bei dem der
Einfallswinkel θ verringert
ist, die ebene elektromagnetische Welle pw23 die Räume 42 und 43 durchläuft und
die ebene elektromagnetische Welle pw23, die sich durch den Ausbreitungsbereich 23c ausbreitet,
gedämpft
wird).
-
Die
gegenüberliegenden
Elektroden 21a und 22a mit der in 3 gezeigten
Leiterplatte 23, die zwischen denselben angeordnet ist,
bilden einen Parallelplattenwellenleiter, der eine Grenzfrequenz
aufweist, die ausreichend höher
als die erwünschte
Ausbreitungsfrequenz fb mit Bezug auf die TE-Welle ist. Folglich
ist ein Abschneidebereich 23a mit Bezug auf die TE-Welle,
die elektrische Feldkomponenten parallel zu den Elektroden 21a und 22a aufweist,
auf einer Seite in die Breitenrichtung der Leiterplatte 23 gebildet,
die durch die Elektroden 21a und 22a zwischen
denselben angeordnet ist. Auf eine ähnliche Weise bilden die Elektroden 21b und 22b mit
der Leiterplatte 23, die zwischen denselben angeordnet
ist, einen Parallelplattenwellenleiter, der eine Grenzfrequenz aufweist,
die ausreichend höher
als die erwünschte
Ausbreitungsfrequenz fb mit Bezug auf die TE-Welle ist, und ein
Abschneidebereich 23b mit Bezug auf die TE-Welle ist auf
einer Seite in die Breitenrichtung der Leiterplatte 23 gebildet,
die durch die Elektroden 21a und 22b zwischen
denselben angeordnet ist.
-
Ferner
bilden die obere Oberfläche
des Raums 42 in der Figur und die Elektrode 21a einen Parallelplattenwellenleiter
und die Dicke t42 desselben ist gesetzt, so dass die Grenzfrequenz
mit Bezug auf die TE-Welle des Parallelplattenwellenleiters ausreichend
höher als
die erwünschte
Ausbreitungsfrequenz fb wird. Folglich ist ein Abschneidebereich
mit Bezug auf die TE-Welle in dem durch 42a angegebenen
Abschnitt gebildet. Auf eine ähnliche
Weise ist ein Abschneidebereich mit Bezug auf die TE-Welle in jedem
der Abschnitte gebildet, die durch 42b, 43a und 43b angegeben
sind.
-
Die
gegenüberliegende
innere Oberfläche des
Raums 42 (die längliche
Wand in der Figur) bildet einen Parallelplattenwellenleiter und
die Breite W2 desselben ist gesetzt, so dass die Grenzfrequenz mit Bezug
auf die TE-Welle des Parallelplattenwellenleiters ausreichend höher als
die erwünschte
Ausbreitungsfrequenz fb wird, wodurch ein Ab schneidebereich 42d gebildet
ist. Für
den Raum 43 ist ein Abschneidebereich 43d auf ähnliche
Weise gebildet.
-
Als
ein Ergebnis eines Bildens der planaren dielektrischen Leitung,
wie es oben beschrieben ist, ist es möglich, zu bewirken, dass die
Energie des elektromagnetischen Felds eines Hochfrequenzsignals,
das eine Frequenz aufweist, die gleich der kritischen Frequenz fda
oder höher
als dieselbe ist, im Inneren des Ausbreitungsbereichs 23c und
in der Nähe desselben
konzentriert ist, und zu bewirken, dass sich die ebene Welle in
die Richtung der Länge
(in die Richtung der z-Achse) der Leiterplatte 23 ausbreitet.
-
In
dem Fall, in dem ein Signal beispielsweise eines 60-GHz-Bands ausgebreitet
wird, ist, falls die spezifische Dielektrizitätskonstante der Leiterplatte 23 bei
20 bis 30 gesetzt ist und die Plattendicke t bei 0,3 bis 0,8 μm, eine geeignete
Leitungsbreite W1 0,4 bis 1,6 mm und eine charakteristische Impedanz
im Bereich von 30 bis 200 Ω wird
erhalten. Falls ferner eine Leiterplatte, die eine spezifische Dielektrizitätskonstante
von 20 oder mehr aufweist, wie oben beschrieben, verwendet wird,
ist eine Energie von 90 % oder mehr innerhalb der Leiterplatte gefangen
und eine Übertragungsleitung
mit einem sehr niedrigen Verlust aufgrund einer totalen Reflexion
kann realisiert werden.
-
In
dem Obigen ist die zweite planare dielektrische Leitung beschrieben.
Die erste planare dielektrische Leitung, die den in 1 gezeigten
Schlitz 14 umfasst, ist ähnlich aufgebaut.
-
5 ist
eine Ansicht, die die Leiterstrukturen des Hauptabschnitts der oberen
Oberfläche
des Schaltungssubstrats 30 zeigt. In 5 bezeichnet Bezugszeichen 12 eine
Schlitzleitung, wobei eine erste Leitungsumwandlungsleiterstruktur 10 bei
einem Endabschnitt dieser Schlitzleitung 12 gebildet ist.
Diese erste Leitungsumwandlungsleiterstruktur 10 ist in
der Form einer Dipolantenne, wie es durch 10a bzw. 10b angegeben
ist. Der Wurzelabschnitt der Leitungsumwandlungsleiterstruktur 10 mit
Bezug auf den Endabschnitt der Schlitzleitung 12 bildet
einen Impedanzanpassungsabschnitt (eine Impedanzanpassungsschaltung)
R, der sich von der Schlitzleitung 12 zu der Leitungsumwandlungsleiterstruktur 10 hin
moderat verjüngt,
damit der Verdrahtungswiderstandswert der Leitungsumwandlungsleiterstruktur 10 reduziert
ist, um den Umwandlungsverlust zu verringern. Falls die Wellenlänge der
Frequenz in dem verwendeten Frequenzband in jeder der Elektrodenstrukturen 10a und 10b und
dem Impedanzanpassungsabschnitt R als λ bezeichnet ist, weisen dieselben
eine Länge
von beinahe λ/4
auf und die Breite der Schlitzleitung 12 ist durch die
charakteristische Impedanz der Leitung bestimmt, die entworfen werden
soll. Zum Beispiel kann eine charakteristische Impedanz von 30 bis
100 Ω bei
einer Breite von 0,05 bis 0,20 mm realisiert werden. Eine koplanare
Leitung 16 ist durch einen HF-GND und einen mittleren Leiter bzw.
Mittelleiter 38 gebildet, wobei die zweite Leitungsumwandlungsleiterstruktur 17 von
diesem mittleren Leiter 38 in eine Richtung in rechten
Winkeln zu der zweiten planaren dielektrischen Leitung einschließlich eines
Schlitzes 24 vorsteht. Diese zweite Leitungsumwandlungsleiterstruktur
bildet die Form einer Monopolantenne. Die Abmessungen der koplanaren
Leitung 16 sind durch die charakteristische Impedanz der
Leitung bestimmt, die entworfen werden soll. Wenn z. B, die Breite
des mittleren Leiters 0,1 bis 0,15 mm beträgt und die Beabstandung der
HF-GNDs an beiden Seiten desselben 0,2 bis 1,0 mm beträgt, kann
eine charakteristische Impedanz von 30 bis 90 Ω realisiert werden. Als eine
Folge des Obigen bildet diese koplanare Leitung 16 eine
Impedanzanpassungsschaltung als eine Struktur, die von dem Wurzelabschnitt
derselben in die Richtung des Endes (der zweiten Leitungsumwandlungsleiterstruktur 17)
sich bis zu einer festen Breite hin verjüngt. Wie es oben beschrieben
ist, beträgt
die charakteristische Impedanz der planaren dielektrischen Leitung 30
bis 200 Ω und
die Eingangs-/Ausgangs-Impedanz des FET (Millimeterwellen-GaAs-FET) 50 beträgt gewöhnlich in
etwa 30 bis 90 Ω;
deshalb erhalten die Vier, die die planare dielektrische Leitung,
die Schlitzleitung, den FET und die koplanare Leitung umfassen,
ohne weiteres eine Impedanzanpassung. Durch ein Vorsehen einer Kurzschluss-Stichleitung S, die eine
geeignete Länge
aufweist, bei dem Mittenpunkt der Schlitzleitung 12 ist
es ferner möglich,
eine Impedanzanpassung ohne weiteres zwischen der ersten Leitungsumwandlungsleiterstruktur 10 und
dem FET zu erhalten. Auf eine ähnliche
Weise ist es durch ein Vorsehen einer Leerlauf-Stichleitung bei
dem Mittenpunkt der koplanaren Leitung 16 möglich, eine
Impedanzanpassung ohne weiteres zwischen der zweiten Leitungsumwandlungsleiterstruktur 17 und
dem FET zu erhalten.
-
In 5 bezeichnet
Bezugszeichen 37 einen Leiter zum Verzweigen der Schlitzleitung,
bezeichnet Bezugszeichen 38 einen mittleren Leiter der koplanaren
Leitung 16, bezeichnet Bezugszeichen 35 einen
Gate-Anschluss und bezeichnet Bezugszeichen 36 einen Drain-Anschluss,
mit dem jeder Anschluss des FET verbunden ist, der später beschrieben
werden soll. Bezugszeichen 31 und 32 bezeichnen
jeweils eine koplanare Leitung, wobei die mittleren Leiter 33 und 34 derselben
zu dem Gate-Anschluss 35 bzw. dem Drain-Anschluss 36 hinaus erweitert
sind. Wie es ebenfalls in 1B gezeigt
ist, sind Filter, die als Tiefpassfilter wirken, die durch F angegeben
sind, bei dem Mittenpunkt der koplanaren Leitungen 31 und 32 gebildet,
so dass das HF-Signal nicht
zu der Vorspannungsschaltungsseite leckt und sich nicht ausbreitet.
-
Zwischen
den zwei planaren dielektrischen Leitungen ist ein HF-GND vorgesehen
und es ist ein Abstand erforderlich, derart, dass ein HF-Signal
oder ein Lo-Signal zwischen den zwei planaren dielektrischen Leitungen
abgeschnitten wird; eine Breite größer oder gleich 1 mm ist ausreichend.
-
6 ist
eine Ansicht, die einen Zustand, bei dem der FET 50 befestigt
ist, mit Bezug auf den in 5 gezeigten Zustand
zeigt. In 6 bezeichnen Bezugszeichen 51 und 52 die
Source-Anschlüsse des
FET 50, bezeichnet Bezugszeichen 53 einen Gate-Anschluss
und bezeichnet Bezugszeichen 54 einen Drain-Anschluss.
Die durch 55 und 56 angegebenen Abschnitte sind
aktive Bereiche; ein Feldeffekttransistor ist in jedem dieser Abschnitte
gebildet und die Source-Anschlüsse 51 und 52,
der Gate-Anschluss 53 und der Drain-Anschluss 54 sind jeweils heraus
erweitert. Zwischen den Source-Anschlüssen 51 und 51 und
dem Gate-Anschluss 53 und dem Drain-Anschluss 54 und
zwischen dem Gate-Anschluss 53 und dem Drain-Anschluss 54 sowie
zwischen den Source-Anschlüssen 52 und 52 ist
eine Schlitzleitung gebildet, wie es in der Figur gezeigt ist. Der
kreuzschraffierte Abschnitt ist ein Durchgangslochbildungsabschnitt
und jeder Anschluss erstreckt sich hinaus zu der Rückoberflächenseite
des Chips.
-
Die
Pfeile in der Figur zeigen die elektrische Feldverteilung eines
Signals, das sich durch die Schlitzleitung 12 und die koplanare
Leitung 16 ausbreitet. Das HF-Signal des LSM-Mode, das
sich von oben nach unten in der Figur durch die erste planare dielektrische
Leitung einschließlich
des durch 14 in der Figur angegebenen Schlitzes ausbreitet,
wird über
die erste Leitungsumwandlungsleiterstruktur 10 in einen
Mode (TE-Mode) der Schlitzleitung umgewandelt und dieses TE-Mode-Signal
breitet sich durch die Schlitzleitung 12 aus und wird als
ein Spannungssignal zwischen die Source und das Gate des FET 50 angelegt.
Inzwischen wird das Lo-Signal
des LSM-Mode, das sich von rechts nach links in der Figur durch
die zweite planare dielektrische Leitung einschließlich des
durch 24 angegebenen Schlitzes ausbreitet, zu der zweiten
Leitungsumwandlungsleiterstruktur 17 gekoppelt, wird in
den Mode der koplanaren Leitung umgewandelt, breitet sich durch
die koplanare Leitung 16 aus und wird als ein Spannungssignal
zwischen die Source und das Gate über die Schlitzleitung des
FET 50 angelegt. Falls hier eine Gate-Vorspannungsspannung
und eine Drain-Vorspannungsspannung über die mittleren Leiter 33 und 34 der
koplanaren Leitungen 31 bzw. 32 angelegt sind,
werden die Frequenzkomponenten (IF-Signal) zwischen dem HF-Signal
und dem Lo-Signal
durch. einen nicht-linearen Parameter erzeugt, wie beispielsweise
eine gegenseitige Konduktanz des FET. In diesem Fall wird das HF-Signal
bei einer entgegengesetzten Phase zu den zwei FETs ausgegeben und
das Lo-Signal wird bei der gleichen Phase zu denselben ausgegeben,
was als ein Mischer vom Ausgleichstyp wirkt. Normalerweise muss,
wenn ein Mischer vom Ausgleichstyp aufgebaut ist, da ein gegenphasiger
Signalverlauf erzeugt wird, eine Schaltung, wie beispielsweise ein
Phasenverschieber hinzugefügt
werden. Gemäß diesem
Ausführungsbeispiel
jedoch ist ein spezieller Phasenverschieber nicht erforderlich und
die Schaltung ist zu einer kleinen Größe gebildet.
-
Obwohl
bei dem in 6 gezeigten Beispiel der Chip
auf eine derartige Weise befestigt ist, dass die Oberfläche, auf
der die Halbleitervorrichtungen gebildet sind, die obere Oberfläche wird,
kann der Chip auf eine derartige Weise befestigt sein, dass die Oberfläche, auf
der die Halbleitervorrichtungen gebildet sind, nach unten weist
und das Schaltungssubstrat 30 und die Schlitzleitung des
FET direkt mittels Höckern
verbunden sind. In diesem Fall muss die Schlitzleitung des FET von
der dielektrischen Platte um mehr als einige zig μm beabstandet
sein, um ein parasitäres
Koppeln mit der dielektrischen Platte zu verhindern, und ein hoher
Grad einer Höckerverbindungstechnologie
ist erforderlich. Da jedoch Durchgangslöcher nicht notwendig sind,
kann der Aufbau des FET vereinfacht sein.
-
Bei
dem in 6 gezeigten Beispiel wird ferner das HF-Signal von der ersten
planaren dielektrischen Leitung eingegeben und wird das Lo-Signal von
der zweiten planaren dielektrischen Leitung eingegeben. Falls jedoch
umgekehrt das HF-Signal von der zweiten planaren dielektrischen
Leitung eingegeben wird und das Lo-Signal von der ersten planaren dielektrischen
Leitung eingegeben wird, wirkt dies auf ähnliche Weise als ein Mischer
vom Ausgleichstyp.
-
7 ist
eine Ansicht, die den Aufbau eines Interdigitalkondensators 18 zeigt,
der in 1 gezeigt ist. In 7 bezeichnen
Bezugszeichen 19 und 19' jeweils eine koplanare Leitung,
wobei der mittlere Leiter der koplanaren Leitung 19 sich
von dem mittleren Leiter der koplanaren Leitung 31 verzweigt.
Der Interdigitalkondensator 18, der verwendet wird, um eine
Kapazität
zwischen den mittleren Leitern der koplanaren Leitung 19 und 19' zu erzeugen,
bildet eine Leiterstruktur vom interdigitalen Typ. Da bei diesem Ausführungsbeispiel
die Leiterstruktur vom interdigitalen Typ in einer dielektrischen
Platte mit einer hohen Dielektrizitätskonstante gebildet ist, kann
ein Kondensator, der eine relativ große Kapazität von 10 pF oder mehr aufweist,
ohne weiteres realisiert werden. Bei der koplanaren Leitung 31 wird
durch ein Veranlassen des Vorwärtsabschnitts
von dem Verzweigungspunkt der koplanaren Leitung 19, eine hohe
Impedanz aufzuweisen, das Lecken des IF-Signals zu der Vorspannungsspannungsversorgungsschaltungsseite
verhindert.
-
Wie
es oben angegeben ist, kann eine parasitäre Kopplung zwischen dieser
Schaltung und externen Schaltungen verhindert werden, da bei diesem
Hochfrequenzverstärker
eine planare dielektrische Leitung, die eine große Wirkung eines Fangens eines
elektromagnetischen Ausbreitungsfelds aufweist, für Eingabe
und Ausgabe verwendet wird. Da ferner ein Q der planaren dielektrischen
Leitung hoch ist (bei dem oben beschriebenen Beispiel Q > 500), ist es möglich, den Übertragungsverlust
zu minimieren. Da ferner die Elektrodenstrukturen aus dem Schaltungssubstrat
durch ein Verwenden einer Technologie erzeugt werden können, die
einer herkömmlichen
Schaltungssubstrat-Herstellungstechnologie unter Verwendung einer
Photolithografie ähnlich
ist, können
die Elektrodenstrukturen sehr einfach und zu niedrigen Kosten hergestellt
werden.
-
Als
nächstes
wird der Aufbau des Hauptabschnitts eines Mischers gemäß einem
zweiten Ausführungsbeispiel
der vorliegenden Erfindung mit Bezug auf 8 beschrieben.
-
Obwohl
bei dem in 6 gezeigten Beispiel ein FET
verwendet wird, wird bei diesem zweiten Ausführungsbeispiel eine Mischerdiode
verwendet. 8 zeigt den Befestigungsabschnitt
der Mischerdiode. In 8 bezeichnet Bezugszeichen 150 eine Mischerdiode,
bezeichnet Bezugszeichen 151 einen Kathodenanschluss, bezeichnet
Bezugszeichen 152 einen Anodenanschluss und bezeichnet
Bezugszeichen 153 einen Kathode/Anode-Anschluss. Diese Abschnitte,
die durch 155 und 156 angegeben sind, sind aktive
Bereiche, die jeweils eine Diode bilden. Zwischen den Kathodenanschlüssen 151 und 151 und
den Kathode/Anode-Anschlüssen 153 und 153 und
zwischen den Kathode/Anode-Anschlüssen 153 und 153 sowie
zwischen den Anodenanschlüssen 152 und 152 ist
eine Schlitzleitung gebildet, wie es in der Figur gezeigt ist. Der
kreuzschraffierte Abschnitt ist ein Durchgangslochbildungsabschnitt
und jeder Anschluss erstreckt sich zu der Rückoberflächenseite des Chips hinaus.
-
Die
Pfeile in der Figur zeigen die Verteilung des elektrischen Felds
eines Signals, das sich durch die Schlitzleitung 12 und
die koplanare Leitung 16 ausbreitet. Das HF-Signal des Schlitzleitungs-Mode, das
sich von links nach rechts in der Figur ausbreitet, wird dazu veranlasst,
sich bei einem Leiter 137 zum Verzweigen einer Schlitzleitung
zu verzweigen, und wird als ein Spannungssignal zwischen die Anode und
die Kathode jeder der zwei Dioden der Mischerdiode 150 angelegt.
Inzwischen wird das Lo-Signal des Koplanar-Leitung-Mode, das sich
von rechts nach links in der Figur ausbreitet, als ein Spannungssignal
zwischen die Anode und die Kathode angelegt. Falls hier eine Vorspannungsspannung
zwischen die Anode und die Kathode jeder der zwei Dioden über den
mittleren Leiter der koplanaren Leitung 31 angelegt ist,
werden Frequenzkomponenten (IF-Signal) zwischen
dem HF-Signal und dem Lo-Signal durch einen nicht-linearen Parameter
der Diode erzeugt. In diesem Fall wird das HF-Signal bei einer entgegengesetzten
Phase zu den zwei Dioden eingegeben und wird das Lo-Signal bei der
gleichen Phase zu denselben eingegeben, was als ein Mischer vom Ausgleichstyp
wirkt. Auch kann in diesem Fall auf die gleiche Weise wie bei dem
ersten Ausführungsbeispiel
ein kleiner Mischer vom Ausgleichstyp aufgebaut werden, ohne eine
Schaltung wie beispielsweise einen Phasenverschieber hinzuzufügen.
-
Nebenbei
bemerkt ist die NF-Charakteristik allgemein auf 10 dB oder mehr
verschlechtert, obwohl der Mischer, der den FET wie bei dem ersten Ausführungsbeispiel
verwendet, es möglich
macht, den Umwandlungsverlust von zwischen 0 und 4 dB durch ein
Verwenden der Verstärkungsfunktion
des FET zu reduzieren. Falls die Diode wie bei diesem zweiten Ausführungsbeispiel
verwendet wird, beträgt der
Umwandlungsverlust sogar 5 bis 8 dB oder mehr; es kann jedoch eine
NF-Charakteristik
von gleich 6 dB oder weniger erhalten werden. Ferner gibt es den Vorteil,
dass ein Leistungsverbrauch gering ist.
-
Bei
dem in 8 gezeigten Beispiel wird das HF-Signal von der
Schlitzleitung eingegeben und das Lo-Signal wird von der koplanaren
Leitung eingegeben. Selbst falls jedoch umgekehrt das HF-Signal von
der koplanaren Leitung eingegeben wird und das Lo-Signal von der
Schlitzleitung eingegeben wird, wirkt dies auf ähnliche Weise als ein Mischer
vom Augleichstyp.
-
Als
nächstes
wird der Aufbau eines Multiplizierers (eines Zweite-Harmonische-Welle-Generators)
gemäß einem
dritten Ausführungsbeispiel
der vorliegenden Erfindung mit Bezug auf 9 beschrieben.
-
9 ist
eine perspektivische Ansicht in einem Zustand (die Oberteil-Leiterplatte
ist entfernt), in dem das Schaltungssubstrat 30 an der
Unterteil-Leiterplatte 44 platziert ist. Dieser Multiplizierer
ist von einem Aufbaublickpunkt aus derart, dass im Grunde der Interdigitalkondensator 18 von
dem in 1B gezeigten Mischer entfernt
ist. Deshalb sind in der Unterteil-Leiterplatte 44 und
der Oberteil- Leiterplatte dieses
Multiplizierers Rillen zum Bereitstellen eines Raums in der Peripherie
des Interdigitalkondensators 18, der in 1B gezeigt
ist, und der koplanaren Leitung, die mit demselben verbunden ist,
nicht gebildet.
-
Bei
dem in 9 gezeigten Aufbau wird das Eingangssignal, das
von der ersten planaren dielektrischen Leitung einschließlich des
Schlitzes 14 ausgebreitet wird, zu der ersten Leitungsumwandlungsleiterstruktur 10 gekoppelt,
wird in den Mode der Schlitzleitung umgewandelt und wird zwischen
dem Gate und der Source des FET 50 einer Schlitzleitungs-Eingangsstruktur
bei einer Phasendifferenz von 180° aufgrund
der Teilung der Schlitzleitung 12 eingegeben. Bei diesem
FET 50 ist eine Vorspannungsspannung in der Nähe eines
Schwellenwerts angelegt, bei dem harmonische Wellen stark erzeugt werden,
und eine Grundwelle und eine zweite harmonische Welle aus den erzeugten
harmonischen Wellen werden von zwischen dem Drain und der Source des
FET ausgegeben. Da zu dieser Zeit die Grundwelle um 180° auf gleiche
Weise wie auf der Eingangsseite außer Phase ist, breitet sich
die Grundwelle durch die koplanare Leitung 16 in dem Schlitz-Mode
aus wie sie ist, aber da die Phasen der zweiten harmonischen Wellen
miteinander zusammenfallen (die Phasendifferenz beträgt 0°), breitet sich
die zweite harmonische Welle durch die koplanare Leitung 16 in
dem Koplanar-Mode aus. In dem Mode-Umwandlungsabschnitt zwischen
der zweiten planaren dielektrischen Leitung einschließlich eines Schlitzes 24 und
der koplanaren Leitung 16 sind die zweite Leitungsumwandlungsleiterstruktur 17,
die von dem mittleren Leiter der koplanaren Leitung 16 vorsteht,
und die zweite planare dielektrische Leitung miteinander gekoppelt
und eine Mode-Umwandlung wird durchgeführt. Da jedoch die Grundwelle
außer Phase
ist, wird diese reflektiert, ohne umgewandelt zu werden. Deshalb
wird lediglich die zweite harmonische Welle zu der zweiten planaren
dielektrischen Leitung ausgegeben, sodass das Lecken der Grundwelle
zu der Ausgangsseite verhindert ist. Durch ein Eingeben eines Signals
von 30 GHz von der ersten planaren dielektri schen Leitung beispielsweise
ist es möglich,
lediglich das erwünschte
60-GHz-Signal von der zweiten planaren dielektrischen Leitung auszugeben.
-
Auf
diese Weise kann ein kleiner Multiplizierer vom Ausgleichstyp, der
keine Grundwelle leckt, ohne weiteres durch den Wandler zwischen
der planaren dielektrischen Leitung und der Schlitzleitung und den
Wandler zwischen der planaren dielektrischen Leitung und der koplanaren
Leitung aufgebaut werden. Bei der Verbindungsstelle der zweiten
planaren dielektrischen Leitung und der koplanaren Leitung 16 kann
die Grundwelle zuverlässiger
unterdrückt
werden, falls die Elektroden auf beiden Seiten der koplanaren Leitung 16 durch
einen Draht 30, der in der Figur gezeigt ist, verbunden
sind oder falls diese durch die Leiter einer mehrschichtigen Verdrahtung
verbunden sind.
-
Obwohl
bei jedem Ausführungsbeispiel
eine planare dielektrische integrierte Schaltung, die zwei der ersten
und der zweiten Leitungsumwandlungsleiterstrukturen verwendet, als
ein Beispiel beschrieben ist, ist es auf ähnliche Weise durch ein Vorsehen
einer koplanaren Leitung bei dem Endabschnitt oder bei dem Mittenpunkt
der planaren dielektrischen Leitung und durch ein Vorsehen lediglich
einer Leitungsumwandlungsleiterstruktur, die von dem mittleren Leiter
der koplanaren Leitung in eine Richtung in rechten Winkeln zu der
planaren dielektrischen Leitung vorsteht, möglich, eine integrierte Schaltung
einer planaren dielektrischen Leitung und elektronischer Komponenten
aufzubauen. Ferner ist es durch ein Vorsehen einer koplanaren Leitung
bei dem Endabschnitt oder bei dem Mittenpunkt jeder der zwei planaren
dielektrischen Leitungen und durch ein Vorsehen zweier Leitungsumwandlungsleiterstrukturen vom
Monopoltyp, die von den mittleren Leitern der zwei koplanaren Leitungen
in eine Richtung in rechten Winkeln zu den jeweiligen planaren dielektrischen
Leitungen vorstehen, möglich,
eine integrierte Schaltung der zwei planaren dielektrischen Leitungen
und der elektronischen Komponenten aufzubauen. Gemäß dem letzteren
Aufbau wird es möglich, eine
Signalverarbeitung, wie beispielsweise eine Verstärkung, an
einem Signal durchzuführen,
das von einer planaren dielektrischen Leitung eintritt, und das Signal
zu der anderen planaren dielektrischen Leitung auszugeben.
-
Da
gemäß der Erfindung
der Raum zwischen der planaren dielektrischen Leitung und den elektronischen
Komponenten über
die Leitungsumwandlungsleiterstruktur und die koplanare Leitung
verbunden ist, ist es möglich,
eine Integration durch ein Reduzieren des Signalverlusts in dem
Verbindungsabschnitt der planaren dielektrischen Leitung und der elektronischen
Komponenten und während
eine niedrige Verlustcharakteristik beibehalten wird, die ein Merkmal
der planaren dielektrischen Leitung ist, durchzuführen.
-
Da
gemäß der Erfindung
zwei Signale, die sich durch die erste und durch die zweite planare
dielektrische Leitung ausbreiten, zu den elektronischen Komponenten
in jedem des Schlitzleitungsmode und des Koplanar-Leitung-Mode eingegeben
werden, ist es möglich,
ohne weiteres eine integrierte Schaltung, die eine Signalverarbeitung
durchführt,
wie beispielsweise ein Generieren von zwei Signalen, unter Verwendung
elektronischer Komponenten aufzubauen. In dem Fall, in dem z. B.
diese elektronische Komponente ein Mischer-FET oder eine Mischerdiode
ist, wird durch ein Eingeben eines HF-Signals und eines Lo-Signals
von der ersten bzw. der zweiten planaren dielektrischen Leitung
ein Mischer vom Ausgleichstyp aufgebaut und ein IF-Signal kann von
der Vorspannungsspannungsversorgungsleitung zu der externen Quelle
genommen werden.
-
Gemäß der Erfindung
wird eine Impedanzanpassung zwischen der Leitungsumwandlungsleiterstruktur
und den elektronischen Komponenten erhalten und der Verlust in dem
Verbindungsabschnitt der Schlitzleitung oder der koplanaren Leitung
und den elektronischen Komponenten ist reduziert.
-
Gemäß der Erfindung
wird eine Impedanzanpassung zwischen der Leitungsumwandlungsleiterstruktur
und der Schlitzleitung oder der koplanaren Leitung erhalten, wodurch
eine ungewollte Reflexion unterdrückt und der Übertragungsverlust,
der durch eine Leitungsumwandlung bewirkt wird, reduziert wird.