-
Die
Erfindung bezieht sich auf Phasenregelkreisschaltungen, insbesondere
eine Phasenregelkreisschaltung, die einen eng gesteuerten Fangbereich
zum Verriegeln eines Ausgangssignals mit einem Datensignal zeigt,
während
sie außerdem
einen breiten Frequenzfangbereich liefert, um das Ausgangssignal
anfangs in einen breiteren vorbestimmten Frequenzbereich zu ziehen.
-
Hintergrund
der Erfindung
-
Die
digitale Datenübertragung
erlangt im modernen Kommunikationszeitalter zunehmend an Bedeutung.
Die Bedeutung der modernen digitalen Datenübertragung treibt die Suche
nach effizienteren und effektiveren Phasenregelkreisen, die in Datenkommunikationssystemen
verwendet werden, voran.
-
EP 0 402 113 offenbart eine
Frequenzsteuerschaltung eines spannungsgesteuerten Oszillators (VCO).
Ein Phasenfehlergenerator erzeugt aus einem Eingangssignal ein digitales
Phasenfehlersignal. Das Phasenfehlersignal wird durch einen digitalen
Integrierer in ein digitales Frequenzfehlersignal umgesetzt. Die Fehlersignale
werden addiert und das Ergebnis wird einem DAC in dem Phasenregelkreis
zugeführt,
um eine analoge Ausgabe zu liefern, die den Frequenzfehler des Phasenregelkreises
angibt. Die Ausgaben von zwei DACs werden summiert und der resultierende
Strom wird verwendet, um die Frequenz des spannungsgesteuerten Oszillators
einzustellen.
-
WO
96 17435 offenbart einen Phasenregelkreis mit gelenkter Frequenz.
Der Kreis umfasst Phasen- und Frequenzdetektoren, die eine Ausgabe
von einem spannungsgesteuerten Oszillator empfangen. Die Ausgaben
von den Detektoren werden einzeln gewonnen und gefiltert und in
einen Summierer eingespeist. Die Frequenz des durch einen spannungsgesteuerten
Oszillator erzeugten Signals weicht je nach der Eingabe von dem
Summierer von einer Freilauffrequenz ab.
-
US 5.546.433 offenbart einen
digitalen Phasenregelkreis mit einer Frequenzversatz-Annullierungsschaltungsanordnung.
Ein Phasenkomparator erzeugt aus einem digitalen Datensignal Phasenfehlersignal-Abtastwerte.
Ein Phasen/Frequenz-Detektor
50 erzeugt je nachdem, ob
eine Ausgabe von einem Frequenzsynthetisator einem Taktsignal von
einem spannungsgesteuerten Oszillator vorauseilt oder nacheilt,
entweder AUF- oder AB-Ausgangsimpulse.
Durch eine Logikschaltung wird ein Phasenfehler-Taktsignal erzeugt und
einem Zähler
zugeführt,
der den Phasenfehler in dem Signal integriert. Der sekundäre Frequenzversatzwert
wird in ein analoges Signal umgesetzt und mit Signalen von dem Phasenkomparator
kombiniert, um ein analoges Oszillatorsteuersignal zu erzeugen.
-
US 5.525.935 offenbart einen
schnellen Bitsynchronisierer mit mehrstufiger Steuerstruktur. Ein
Ausgangssignal von einem Phasenkomparator wird in eine Phasenunterschied-Ausgabesteuereinheit
eingespeist. Die Ausgabe von einem Frequenzkomparator wird in einen
frequenzsynchronen Signaldetektor eingespeist. Die Phasenunterschied-Ausgabesteuereinheit
empfängt
von dem frequenzsynchronen Signaldetektor entweder ein synchrones
oder ein asynchrones Signal, woraufhin die Phasenunterschied-Ausgabesteuereinheit
ihre Ausgabe an einen Integrierer überträgt bzw. nicht überträgt.
-
1 veranschaulicht
die Rückkopplungsschaltung
eines Phasenregelkreises (PLL) 10 des Standes der Technik.
Der Phasenregelkreis 10 ist eine Rückkopplungsschaltung, die häufig verwendet
wird, um einen Fehlerterm auf null zu verringern. Im Fall des Phasenregelkreises
ist der Fehlerterm der Phasenunterschied zwischen einem Eingangssignal
und einem Bezugssignal. Die Grundkomponenten-Bausteine eines Phasenregelkreises
sind ein Phasenkomparator 12 und ein spannungsgesteuerter
Oszillator (VCO) 14. Der Phasenregelkreis enthält den spannungsgesteuerten
Oszillator 14 in dem Rückkopplungskreis.
Ein spannungsgesteuert Oszillator ist ein Oszillator, dessen Ausgangsfrequenz
eine Funktion seiner Eingangsspannung ist. Der Phasenkomparator 12 vergleicht
die Phase des Eingangssignals auf der Leitung 16 mit der
Phase des Signals am Ausgang des spannungsgesteueren Oszillators
auf der Leitung 18. Falls der Phasenunterschied zwischen diesen
zwei Signalen nicht null ist, wird die Ausgangsfrequenz des spannungsgesteueren
Oszillators 14 in einer Weise eingestellt, dass dieser
Unterschied bis auf null gezwungen wird. Das Ausgangssignal auf
der Leitung 20 wird an den spannungsgesteuerten Oszillator 14 rückgekoppelt,
um ein Signal zu liefern, das proportional dem Phasenunterschied
zwischen den Signalen auf den Leitungen 16 und 18 ist.
-
Wie
für den
Fachmann auf dem Gebiet klar ist, wird ein solches Phasenregelkreis-Rückkopplungssystem in einem
Kommunikationssystem häufig
verwendet, um aus einem frequenzmodulierten Träger ein Basisbandsignal zu
entnehmen. Außerdem
werden Phasenregelkreise in Kommunikationssystemen umfassend zur kohärenten Trägerverfolgung
und Schwellenerweiterung, zur Bitsynchronisation und zur Zeichensynchronisation
verwendet. Die wie in dem Datenkommunikationssystem der vorliegenden
Erfindung verwendeten Phasenregelkreise werden zum Verriegeln mit
einem Empfangssignal und zum anschließenden Liefern des Empfangstakts
für dieses
Signal verwendet. Die aus einem Datensignal erzeugten Phasenregelkreis-Verriegelungsinformationen
sind typisch schlecht und können
den Phasenregelkreis somit in Bezug auf die Frequenz nicht sehr
weit ziehen. Häufig
ist der Frequenzbereich des Phasenregelkreises breiter als dieser
schmale "Fang"-Bereich. Unter diesen Umständen muss
die Oszillationsfrequenz des Phasenregelkreises irgendwie nahe genug
an die Datensignalfrequenz gebracht werden, damit der Phasenregelkreis
mit dem Datensignal verriegelt. Wie in 1 gezeigt
ist, kann dies dadurch erfolgen, dass zuerst der Phasenregelkreis 10 mit
der Frequenz eines Bezugssignals auf der Leitung 22 verriegelt
wird, dessen Frequenz nahe der des Datensignals auf der Leitung 24 ist.
Wenn der Phasenregelkreis 10 mit dem Bezugssignal auf der
Leitung 22 verriegelt ist, wird die Eingabe des Phasenregelkreises 10 zu
dem Datensignal auf der Leitung 24 umgeschaltet. Obgleich diese
Prozedur funktioniert, erfordert sie eine Steuerschaltungsanordnung 26 zum
Umschalten von dem Bezugssignal auf Leitung 22 zu dem Datensignal
auf Leitung 24 und daraufhin wieder zurück, falls die Phasenverriegelung
verloren geht.
-
Somit
besteht ein Bedarf an einem Phasenregelkreis, der einen breiten
Frequenzfangbereich zum Ziehen des Phasenregelkreises innerhalb
eines vorbestimmten Frequenzbereichs, aber dennoch einen gut gesteuerten
und schmalen Frequenzfangbereich zum Verriegeln mit dem tatsächlichen
Datensignal besitzt, ohne die Verwendung einer Umschalt-Steuerschaltungsanordnung
wie etwa der Steuerschaltungsanordnung 26.
-
Zusammenfassung der Erfindung
-
Zur Überwindung
der oben beschriebenen Beschränkungen
des Standes der Technik und zur Überwindung
weiterer Beschränkungen,
die beim Lesen und Verstehen der Beschreibung sichtbar werden, offenbart
die vorliegende Erfindung einen Phasenregelkreis, der einen eng gesteuerten
Fangbereich zum Verriegeln eines Ausgangssignals mit einem Datensignal
zeigt, während
er außerdem
einen breiten Frequenzfangbereich liefert, um das Ausgangssignal
anfangs innerhalb eines breiteren, vorbestimmten Frequenzbereichs zu
ziehen, wie er in den beigefügten
Ansprüchen
definiert ist.
-
Die
Vorrichtung erfasst einen Frequenzunterschied zwischen wenigstens
einem Bezugssignal und einem Phasenregelkreis-Ausgangssignal (PLL-Ausgangssignal)
und erzeugt in Reaktion auf den Frequenzunterschied ein Frequenzfehlersignal.
Es wird ein Phasenunterschied zwischen einem empfangenen Eingangssignal
und dem Phasenregelkreis-Ausgangssignal erfasst und in Reaktion
auf diesen Phasenunterschied ein Phasenfehlersignal erzeugt. Das
Frequenzfehlersignal und das Phasenfehlersignal werden kombiniert,
wobei dieses Kombinationssignal die Frequenz des Ausgangssignals
steuert.
-
Ein
Aspekt der Erfindung ist, dass das Frequenzfehlersignal das gleichzeitig
erzeugte Phasenfehlersignal dominiert, wenn der Frequenzunterschied
außerhalb
eines vorbestimmten Frequenzbereichs liegt. Dieses dominierende
Signal übersteuert
das Phasenfehlersignal, indem die Amplitude des Frequenzfehlersignals erhöht wird.
-
In
einer weiteren Ausführungsform
der Erfindung besitzt ein mehrstufiger Phasenregelkreis (PLL) einen
inhärent
breiten tatsächlichen
Signalfangbereich und einen schmalen effektiven Signalfangbereich.
Der Phasenregelkreis enthält
einen ersten Erfassungsmechanismus zum Erfassen erster Phasenunterschiede zwischen
Bezugssignalen und einem Ausgangssignal und zum Erzeugen eines ersten
Phasenfehlersignals, wenn die ersten Phasenunterschiede außerhalb
eines vorbestimmten Frequenzbereichs liegen. Ferner enthält der Phasenregelkreis
einen zweiten Erfassungsmechanismus zum Erfassen zweiter Phasenunterschiede
zwischen einem empfangenen Eingangssignal und dem Ausgangssignal
und zum Erzeugen eines zweiten Phasenfehlersignals in Reaktion hierauf.
Ein Signalsummiermechanismus kombiniert das erste Phasenfehlersignal
und das zweite Phasenfehlersignal und ermöglicht, dass das erste Phasenfehlersignal
das zweite Phasenfehlersignal übersteuert,
wenn sowohl das erste als auch das zweite Phasenfehlersignal aktiv
sind. Außerdem enthält der Phasenregelkreis
einen spannungsgesteuerten Oszillator, um die Frequenz des Ausgangssignals in
Reaktion auf das erste und auf das zweite Phasenfehlersignal zu
steuern.
-
In
einer abermals weiteren Ausführungsform
der Erfindung wird ein Verfahren zum Phasenverriegeln eines Ausgangssignals
mit einem Datensignal geschaffen. Wenn ein erster Frequenzunterschied,
der durch den Frequenzunterschied zwischen einem Bezugssignal und
dem Ausgangssignal gemessen wird, außerhalb eines vorbestimmten
Frequenzbereichs liegt, wird ein Frequenzfehlersignal erzeugt. Es
wird ein Phasenfehlersignal für
einen zweiten Frequenzunterschied erzeugt, der durch den Frequenzunterschied
zwischen dem Datensignal und dem Ausgangssignal gemessen wird. Wenn
der erste Frequenzunterschied außerhalb des vorbestimmten Frequenzbereichs
liegt, übersteuert
das Frequenzfehlersignal das Phasenfehlersignal. Mit dem Phasenfehlersignal
und mit dem Frequenzfehlersignal wird die Frequenz des Ausgangssignals
gesteuert.
-
Diese
und verschiedene weitere Vorteile und neue Merkmale, die die Erfindung
kennzeichnen, sind besonders in den Ansprüchen dargelegt, die beigefügt sind
und einen Teil davon bilden. Für
ein besseres Verständnis
der Erfindung, ihrer Vorteile und der durch ihre Verwendung gelösten Aufgaben
sollte aber auf die Zeichnung, die einen weiteren Teil davon bildet,
und auf die beigefügte
Beschreibung, in der spezifische Beispiele einer Vorrichtung in Übereinstimmung
mit der Erfindung veranschaulicht und beschrieben sind, Bezug genommen
werden.
-
Beschreibung
bevorzugter Ausführungsbeispiele
-
Es
wird nun Bezug genommen auf die Zeichnung, in der gleiche Bezugszeichen überall entsprechende
Teile repräsentieren.
Hierbei zeigen:
-
1 die
Rückkopplungsschaltung
eines Phasenregelkreises des Standes der Technik;
-
2 einen
allgemeinen Blockschaltplan einer Ausführungsform des Phasenregelkreises
der vorliegenden Erfindung;
-
3 einen
Blockschaltplan eines Phasenregelkreises zweiter Ordnung der vorliegenden
Erfindung;
-
4 einen
Blockschaltplan einer Ausführungsform
des Frequenzkomparators;
-
5 ein
allgemeines Diagramm der Übertragungsfunktion
des Frequenzkomparators; und
-
6 ein
Diagramm der Übertragungsfunktion
des Frequenzkomparators in Bezug auf die bevorzugten Bezugssignale.
-
In
der folgenden Beschreibung der bevorzugten Ausführungsform wird auf die beigefügte Zeichnung Bezug
genommen, die einen Teil davon bildet und in der veranschaulichend
die spezifische Ausführungsform gezeigt
ist, in der die Erfindung verwirklicht werden kann. Selbstverständlich können weitere
Ausführungsformen
genutzt werden und konstruktive Änderungen
vorgenommen werden, ohne vom Umfang der vorliegenden Erfindung abzuweichen.
-
Die
Erfindung schafft eine Phasenregelkreisschaltung, die einen eng
gesteuerten Fangbereich zum Verriegeln mit einem Datensignal zeigt,
während
sie außerdem
einen breiten Frequenzfangbereich zum Ziehen des Phasenregelkreises
innerhalb eines breiteren Frequenzbereichs bereitstellt.
-
2 zeigt
einen allgemeinen Blockschaltplan einer Ausführungsform der Erfindung. Der
Phasenregelkreis 100 aus 2 enthält an den
Eingängen
des Phasenregelkreises 100 einen Frequenzkomparator 102 und
einen Phasenfehlerdetektor 104. Der Frequenzkomparator 102 vergleicht
die Frequenz eines oder mehrerer Bezugssignale mit der Frequenz
eines zu steuernden Signals. Das zu steuernde Signal ist in 2 das mit
F(CK) bezeichnete Ausgangssignal auf der Leitung 106. Das
Signal F(CK) wird über
die Leitung 108 zu dem Frequenzkomparator 102 rückgekoppelt,
damit es mit einem oder mit mehreren Bezugssignalen verglichen wird.
In der bevorzugten Ausführungsform
werden zwei Bezugssignale bereitgestellt, die mit F(CENT) auf der
Leitung 110 und F(REF) auf der Leitung 112 bezeichnet
sind. Der Phasenregelkreis 100 vergleicht die Frequenz
des Signals F(CK) auf der Rückkopplungsleitung 108 mit
einer Kombination der Bezugssignale auf den Leitungen 110 und 112.
Die Bezugssignalkombination wird in der folgenden Beschreibung ausführlicher beschrieben.
-
Der
Zweck des Frequenzkomparators 102 ist es, einen Mechanismus
zu schaffen, um die Ausgabe des Phasenregelkreises 100 innerhalb
eines ersten Frequenzbereichs zu ziehen, von dem der Phasenfehlerdetektor 104 daraufhin
eng mit dem Eingangssignal auf der Leitung 114 verriegeln
kann. Der Frequenzkomparator 102 gibt auf der Leitung 116 einen
Frequenzfehler aus, der proportional zu dem Frequenzunterschied zwischen
der Kombination der Bezugssignale auf den Leitungen 110, 112 und
dem Signal F(CK) auf der Rückkopplungs-leitung 108 ist.
Wenn die Frequenz des Signals F(CK) auf der Rückkopplungsleitung 108 größer als eine
Kombination der Bezugssignale F(CENT) und F(REF) ist, wird auf der
Leitung 116 ein negatives Frequenzfehlersignal erzeugt,
um schließlich
zu veranlassen, dass der spannungsgesteuerte Oszillator 118 die Frequenz
des Signals F(CK) reduziert. Wenn die Frequenz des Signals F(CK)
auf der Rückkopplungsleitung 108 kleiner
als eine Kombination der Bezugssignale F(CENT) und F(REF) ist, wird
auf der Leitung 116 ein positives Frequenzfehlersignal
erzeugt, um schließlich
zu veranlassen, dass der spannungsgesteuerte Oszillator 118 die
Frequenz des Signals F(CK) erhöht.
-
Der
Frequenzkomparator 102 und der Phasenfehlerdetektor 104 arbeiten
gleichzeitig, wobei aber der Frequenzkomparator 102 den
Phasenfehlerdetektor 104 überschreibt, während der
Frequenzfehler auf der Leitung 116 aktiv ist. Der Frequenzfehler
ist aktiv, wenn der Frequenzunterschied zwischen dem Signal F(CK) auf
der Rückkopplungsleitung 108 und
der Kombination der Bezugssignale F(CENT) und F(REF) auf den Leitungen 110 bzw. 112 außerhalb
eines vorbestimmten Frequenzbereichs liegt.
-
Dieser
vorbestimmte Frequenzbereich ist über oder unter der Kombinationsbezugssignalfrequenz durch
eine Abschneidefrequenz F(cutoff) begrenzt. Wenn der Phasenunterschied
innerhalb des vorbestimmten Frequenzbereichs liegt, wird der Phasenfehler
auf der Leitung 120 durch den spannungsgesteuerten Oszillator 118 erkannt,
der daraufhin das Ausgangssignal F(CK) auf der Leitung 106 gemäß dem Frequenzunterschied
zwischen dem Signal F(CK) auf der Rückkopplungsleitung 108 und
dem Eingangssignal auf der Leitung 114 einstellt. In der
Summe zieht der Frequenzkomparator 102 zunächst das
Ausgangssignal F(CK) des Phasenregelkreises 100 auf der
Leitung 106 in einen Frequenzbereich, der durch die Bezugssignale
F(CENT) und F(REF) auf den Leitungen 110 bzw. 112 definiert
ist. Wenn das Signal F(CK) daraufhin innerhalb des vorbestimmten
Frequenzbereichs liegt, verriegelt der Phasenfehlerdetektor das
Ausgangssignal F(CK) des Phasenregelkreises 100 mit dem
Eingangssignal auf der Leitung 114.
-
Wie
zuvor beschrieben wurde, überschreibt
der Frequenzkomparator 102 den Phasenfehlerdetektor 104,
wenn der Frequenzkomparator 102 ein Frequenzfehlersignal
auf der Leitung 116 erzeugt. Die Amplitude der Ausgabe
des Frequenzkomparators 102 auf der Leitung 116 wird
groß genug
gewählt,
um das Phasenfehlersignal auf der Leitung 120 zu übersteuern.
Somit liefert der Frequenzkomparator 102 ein verstärktes Fehlersignal,
das am Eingang des spannungsgesteuerten Oszillators 118 erkannt
wird, wenn der Frequenzunterschied zwischen dem Signal F(CK) und
der Kombination der Bezugssignale F(CENT) und F(REF) außerhalb des
vorbestimmten Frequenzbereichs liegt.
-
Wenn
der Frequenzunterschied innerhalb des vorbestimmten Frequenzbereichs
liegt, wird das verstärkte
Frequenzfehlersignal auf der Leitung 116 auf einen Wert
von nahezu null verringert, woraufhin der Phasenfehlerdetektor 104 das
Fehlersignal an den Eingang des spannungsgesteuerten Oszillators 118 liefert.
Unter Verwendung eines solchen verstärkten Frequenzfehlersignals
können
sowohl das Frequenzfehlersignal als auch das Phasenfehlersignal
auf den Leitungen 116 bzw. 120 gleichzeitig erzeugt
werden, während
ermöglicht wird,
dass nur eines der Signale wesentlich erkannt wird.
-
Das
Frequenzfehlersignal und das Phasenfehlersignal auf den Leitungen 116 und 120 werden
in der Summiervorrichtung 122 miteinander addiert. Dies
ermöglicht,
dass sowohl das Frequenzfehlersignal als auch das Phasenfehlersignal
gleichzeitig erzeugt werden, während
ein einziges Eingangssignal an den spannungsgesteuerten Oszillator 118 geliefert
wird.
-
Gemäß 3 enthält der Phasenregelkreis 200 eine
Schaltung 202 zum Ändern
der Ordnung des Phasenregelkreises. Da der Phasenregelkreis 200 den
Frequenzkomparator 102, den Phasenfehlerdetektor 104,
die Summierschaltung 122 und den spannungsgesteuerten Oszillator 118 enthält, ist
er ähnlich
dem Phasenregelkreis 100 aus 2. Allerdings
können
diese Komponenten auf einen Phasenregelkreis jeder Ordnung angewendet
werden. Der Phasenregelkreis 200 ist ein Phasenregelkreis
zweiter Ordnung, da die Schaltung 202 einen Integrierer 204 und
eine Summierschaltung 206 enthält. Wie für den Fachmann auf dem Gebiet klar
ist, führt
die Aufnahme der Schaltung 202 zu einer Übertragungsfunktion
mit zwei Polen, wodurch ein Phasenregelkreis zweiter Ordnung erzeugt
wird. Unabhängig
von der Ordnung des Phasenregelkreises wird das resultierende Signal
in den spannungsgesteuerten Oszillator 118 eingegeben,
um die Frequenz des Ausgangssignals F(CK) auf der Leitung 106 zu
steuern. Außerdem
wird das Ausgangssignal F(CK) sowohl in den Frequenzkomparator 102 als
auch in den Phasenfehlerdetektor 104 rückgekoppelt. Diese Rückkopplung
liefert das Steuersignal, das für
den Frequenzkomparator 102 und für den Phasenfehlerdetektor 104 erforderlich
ist, um auf die Frequenz des Eingangssignals auf der Leitung 114 zu
synchronisieren. Unter Verwendung der wie hier offenbarten Lehren
kann ein Phasenregelkreis jeder Ordnung konstruiert werden, ohne
von dem Umfang und Erfindungsgedanken der Erfindung abzuweichen.
-
4 zeigt
einen allgemeinen Blockschaltplan einer Ausführungsform des Frequenzkomparators 102. Der
bevorzugte Frequenzkomparator 102 ist ein Aufwärts-/Abwärts-Zähler 300 mit
den Eingangssignalen F(CENT), F(REF) und F(CK) auf den Leitungen 110, 112 und 114.
Eine mögliche
Realisierung ist ein 16-Bit-Zähler
mit vier Ausgängen
auf den Leitungen 302, 304, 306 und 308.
Der Zähler
führt auf
der positiven Flanke eines F(CENT)-Impulses eine Zählung zu
seiner Mitte aus (d. h., er dekrementiert die Zählung, falls die Zählung größer als
acht ist, und inkrementiert die Zählung, falls die Zählung kleiner
als acht ist). Auf der positiven Flanke eines F(REF)-Impulses inkrementiert
der Zähler
und auf der positiven Flanke eines F(CK)-Impulses dekrementiert
der Zähler.
-
Wenn
die Zählung
größer als 12 ist,
gibt der Frequenzkomparator 102 ein positives Fehlersignal
aus, das proportional zu dem Betrag ist, um den die Zählung größer oder
gleich zwölf
(hexadezimal C) ist. Wenn die Zählung
kleiner als 4 ist, gibt der Frequenzkomparator 102 ein
negatives Fehlersignal aus, das proportional zu dem Betrag ist,
um den die Zählung
kleiner als vier ist.
-
Die
weitere Schaltungsanordnung in dem Frequenzkomparator 102 setzt
den Wert des Aufwärts-/Abwärts-Zählers 300 in
ein Signal um, das durch den spannungsgesteuerten Oszillator 118 erkannt
werden kann. Zum Beispiel empfängt
die Grenzlogik 310 die Zählung auf den Leitungen 302 bis 308 und
bestimmt, ob die Zählung
kleiner als vier, zwischen vier und elf oder größer oder gleich zwölf ist.
Fall die Zählung
zwischen vier und elf liegt, gibt die Grenzlogik 310 einen
binären
Wert null aus, um schließlich
auf der Leitung 116 ein Frequenzfehlersignal von nahezu
null zu erzeugen. Falls die Zählung
kleiner als vier oder größer als
elf ist, übergibt
die Grenzlogik den Wert an einen Digital/Analog-Umsetzer (D/A-Umsetzer) 312,
der auf der Leitung 116 ein proportionales Frequenzfehlersignal
erzeugt.
-
Es
kann gezeigt werden, dass der Aufwärts-/Abwärts-Zähler 300 herunterzählt und
somit ein negatives Frequenzfehlersignal erzeugt, wenn F(CK) – F(REF) > F(CENT) ist, was angibt,
dass das Signal F(CK) mit einer höheren Rate als der Kombination
der Bezugssignale F(REF) und F(CENT) oszilliert. Der Aufwärts-/Abwärts-Zähler 300 zählt herauf
und erzeugt somit ein positives Frequenzfehlersignal, wenn F(CK) – F(REF) < F(CENT) ist, was
angibt, dass das Signal F(CK) mit einer niedrigeren Rate als die
Kombination der Bezugssignale F(REF) und F(CENT) oszilliert. Der
Aufwärts-/Abwärts-Zähler 300 zählt zur
Mitte und erzeugt somit die Ausgabe null, wenn |F(CK) – F(REF)| < F(CENT) ist. Dies
gibt an, dass die Zone, wo der Frequenzkomparator 102 das
Phasenfehlersignal auf der Leitung 120 nicht mehr übersteuert,
innerhalb des durch F(REF) – F(CENT)
bis F(REF) + F(CENT) definierten vorbestimmten Frequenzbereichs
liegt. Da F(REF) und F(CENT) in der bevorzugten Ausführungsform
quarzgesteuerte Takte sind, wird der Fangbereich eng gesteuert und kann
sehr schmal gemacht werden. Dieses Ergebnis ist unabhängig von
den realisierten genauen Einzelheiten des Zählers.
-
In
Tabelle 1 ist für
jede Zählung
eines 16-Bit-Aufwärts-/Abwärts-Zählers 300 die
Ausgabe des Frequenzkomparators 102, d. h. das Frequenzfehlersignal
auf der Leitung 116, gezeigt. Wie zu sehen ist, wird für Binärwerte von
0 bis 3 ein negatives Frequenzfehlersignal erzeugt, das mit –ERR bezeichnet
ist. Das Signal –ERR
ist proportional zu dem Betrag, um den die Zählung kleiner als vier ist.
Das Signal +ERR ist proportional zu dem Betrag, um den die Zählung größer oder
gleich zwölf
ist. Wenn die Zählung
zwischen vier und elf liegt, ist das als ERR gezeigte Frequenzfehlersignal
näherungsweise
gleich null.
-
-
5 zeigt
ein Diagramm der Übertragungsfunktion
des Frequenzkomparators 102 aus 4. 5 veranschaulicht
das Frequenzfehlersignal auf der Leitung 116, graphisch
dargestellt in Abhängigkeit
von der Frequenzfehlanpassung der Bezugssignale und des Ausgangssignals
des spannungsgesteuerten Oszillators 118. Wie aus 5 offensichtlich
ist, wird dort durch den Frequenzkomparator 102 innerhalb
des vorbestimmten Frequenzbereichs 400 kein Fehlersignal
erzeugt, wenn die Frequenzen der Bezugssignale und der Ausgabe des
spannungsgesteuerten Oszillators verhältnismäßig nahe sind. Es ist innerhalb
dieses Frequenzbereichs 400, dass der Frequenzfehler auf
der Leitung 116 das Phasenfehlersignal auf der Leitung 120 nicht
dominiert und das Phasenfehlersignal zulässt, dass das Eingangssignal
auf der Leitung 114 als das Signal F(CK) auf der Leitung 106 verriegelt
wird.
-
Der
untere Bereich der Frequenzfehlanpassung ist in 5 als
die negative Abschneidefrequenz –F(CUTOFF) gezeigt, während der
obere Bereich der Frequenzfehlanpassung als die positive Abschneidefrequenz
+F(CUTOFF) gezeigt ist. Diese Abschneide frequenzen definieren die
Grenzen des vorbestimmten Frequenzbereichs, außerhalb dessen das Frequenzfehlersignal
steuert. Bei Fehlanpassungsfrequenzen unter der negativen Abschneidefrequenz
ist zu sehen, dass ein negatives Fehlersignal erzeugt wird, das
proportional zur Größe der Frequenzfehlanpassung
ist. Gleichfalls nehmen die Frequenzfehlanpassungen über der
positiven Abschneidefrequenz linear zu, während die Frequenzfehlanpassung über ihren
oberen Bereich hinaus zunimmt.
-
Wie
in der folgenden Gleichung 1 gezeigt, dekrementiert der Aufwärts-/Abwärts-Zähler 300 die
Zählung
für den
wie in 4 gezeigten Frequenzkomparator 102, wenn
das Signal F(CK) größer als
die Summe der Bezugssignale ist. F(CK) > F(REF) + F(CENT) [GLEICHUNG
1]
-
Wenn
das Signal F(CK) größer als
die Summe der Bezugssignale ist, bewegt sich der Arbeitspunkt auf der Übertragungsfunktion
aus 5 nach links, bis ein negatives Fehlersignal auftritt,
das, wie durch die Linie 402 zu sehen ist, proportional
zur Größe der Frequenzfehlanpassung
ist.
-
Wie
in der folgenden Gleichung 2 gezeigt ist, inkrementiert der Aufwärts-/Abwärts-Zähler 300 die
Zählung,
wenn das Signal F(CK) kleiner als der Unterschied der Signale F(REF)
und F(CENT) ist. F(CK) < F(REF) – F(CENT) [GLEICHUNG
2]
-
Wenn
das Signal F(CK) kleiner als der Unterschied der Signale F(REF)
und F(CENT) ist, bewegt sich der Arbeitspunkt auf der Übertragungsfunktion
nach rechts, bis ein positives Fehlersignal auftritt, das, wie durch
die Linie 404 zu sehen ist, proportional zur Größe der Frequenzfehlanpassung
ist.
-
Wie
in der folgenden Gleichung 3 gezeigt ist, bleibt der Arbeitspunkt
innerhalb des vorbestimmten Frequenzbereichs 400, wenn
die Größe des Unterschieds
zwischen den Signalen F(CK) und F(REF) kleiner als die Frequenz
von F(CENT) ist. F(CENT) > |F(CK) – F(REF)| [GLEICHUNG
3]
-
Der
Fachmann auf dem Gebiet erkennt leicht, dass größere oder kleinere Zähler als
ein 16-Bit-Zähler verwendet
werden können,
ohne von der Erfindung abzuweichen, wobei nur die genauen Orte des –F(CUTOFF)
und des +F(CUTOFF) betroffen sind.
-
In 6 ist
ein Diagramm der Übertragungsfunktion
des Frequenzkomparators 102 mit den wie durch die Gleichungen
1 und 2 bestimmten Frequenzabschneidewerten gezeigt. Die im Punkt 500 gezeigte
Frequenz –F(CUTOFF)
kann wie in Gleichung 2 gezeigt durch F(REF)-F(CENT) repräsentiert werden. Die im Punkt 502 gezeigte
Frequenz +F(CUTOFF) kann wie in Gleichung 1 gezeigt durch F(REF)
+ F(CENT) repräsentiert
werden. Somit wird der Fangbereich dadurch eingestellt, dass die
Frequenzen der Signale F(REF) und F(CENT) gesteuert werden. Unter
Verwendung quarzgesteuerter Signale kann dieser Bereich eng gesteuert werden.
-
Die
vorstehende Beschreibung der bevorzugten Ausführungsform der Erfindung wurde
für Veranschaulichungs-
und Beschreibungszwecke dargestellt. Sie soll nicht erschöpfend sein
oder die Erfindung auf die offenbarte genaue Form beschränken. Im
Licht der obigen Lehre sind viele Abwandlungen und Änderungen
möglich.
Der Umfang der Erfindung soll nicht durch diese ausführliche
Beschreibung, sondern eher durch die beigefügten Ansprüche beschränkt sein.
