DE69822917T2

DE69822917T2 - Abtast- und Halteschaltung

Info

Publication number: DE69822917T2
Application number: DE69822917T
Authority: DE
Inventors: Krishnaswamy Nagaraj
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1997-04-30
Filing date: 1998-04-30
Publication date: 2004-08-19
Anticipated expiration: 2018-05-01
Also published as: JP3887483B2; EP0875904A3; JPH10312698A; EP0875904A2; US6052000A; EP0875904B1; DE69822917D1

Description

Diese Erfindung betrifft allgemein Abtast-Halte-Schaltungen und Verfolgungs-Halte-Schaltungen (nachstehend gemeinsam als "Abtast-Halte-Schaltungen" bezeichnet) und insbesondere Abtast-Halte-Schaltungen, bei denen MOS-Transistorschalter verwendet werden.
HINTERGRUND DER ERFINDUNG
Abtast-Halte-Schaltungen werden zum Abtasten von Werten stetiger Signale mit zeitlich veränderlicher Amplitude in diskreten Zeitintervallen verwendet. Die Abtastung kann beispielsweise als Teil eines Analog-Digital-Signalwandlungsprozesses ausgeführt werden, bei dem Amplitudenwerte eines analogen Eingangssignals in regelmäßigen getakteten Zeitintervallen abgetastet werden, um eine Umwandlung in binäre Digitalwerte vorzunehmen, um eine digitale Ausgangsdarstellung der zeitlich veränderlichen Eingabe zu erhalten. Es kann dann leicht eine digitale Signalverarbeitung auf das umgewandelte Signal angewendet werden, bevor das verarbeitete Signal für eine Steuerung oder andere Zwecke in analoge Form zurückgewandelt wird. Bei einer typischen Anwendung muß die Abtastrate mindestens gleich dem Zweifachen der höchsten relevanten Frequenzkomponente (bzw. der Bandbreite) des ursprünglichen Signals sein (die Nyquist-Frequenz), um die bedeutsamen Informationen genau aufzunehmen.
Eine herkömmliche Abtast-Halte-Schaltung 10 ist in 1 schematisch dargestellt. Ein stetiges, zeitlich veränderliches Spannungssignal Vin, das an einen Eingangsanschluß 12 angelegt ist, ist über einen Schalter 14 geschaltet, um einen Haltekondensator 15 (Ch) zu laden, dessen einer Anschluß mit einem Ausgabepuffer 16 verbunden ist und dessen anderer Anschluß an Masse gelegt ist. Der Ausgabepuffer 16 kann beispielsweise ein Verstärker mit einer Verstärkung von Eins sein. Der Schalter 14 wird durch ein an einen Schaltungspunkt 17 angelegtes Abtast-Halte-Zeitsignal (oder Taktsignal) gesteuert, so daß die Spannung am Kondensator-Schaltungspunkt 19 (und daher die Ausgangsspannung Vout am Ausgangs-Schaltungspunkt 21) die am Eingangs-Schaltungspunkt 12 anliegende Spannung verfolgt, wenn der Schalter 14 "eingeschaltet" ist, und die letzte an den Eingangs-Schaltungspunkt 12 angelegte Spannung durch die Ladung am Kondensator 15 am Schaltungspunkt 19 (und damit am Schaltungspunkt 21) "gehalten" wird, wenn der Schalter 14" ausgeschaltet" ist.
Der Schalter 14 ist häufig als ein MOS-(Metall-Oxid-Halbleiter)-Transistor implementiert. Wenn der Schalter 14 beispielsweise als ein NMOS-Transistor implementiert ist, wird die Eingangsspannung Vin durch den N-Kanal geleitet, wenn eine hohe Gate-Spannung (beispielsweise Vdd) an den Schaltungspunkt 17 angelegt wird ("Phase A"), und blockiert, wenn eine niedrige Gate-Spannung (beispielsweise Masse) an den Schaltungspunkt 17 angelegt wird ("Phase B"). Dies bewirkt, daß Vout den sich ändernden Betrag von Vin während der Phase A verfolgt (d. h. Vout = Vin), jedoch den letzten Wert von Vin in der Phase A während der Phase B "hält" (d. h. Vout = Vin (t;)). Es gibt jedoch beim MOS-Transistor natürlicherweise zwei Kapazitätstypen, die zusammen mit der Durchgangs-Eingangsspannung Vin zu der eingefangenen Ladung am Schaltungspunkt 19 beitragen, wenn der Transistor "sperrt". Die eine ist die Gate-Oxid-Kapazität (Cox). Die andere ist die Gate-Drain-Streukapazität (Cgd). Die Kapazität Cox ist die Kapazität, die dadurch hervorgerufen wird, daß das Metall und das dielektrische Oxid direkt über dem Kanal angeordnet wird. Wenn der MOS-Transistor "durchgeschaltet" ist, damit ein Strom fließt, ist an der Oberfläche des Kanals unter dem Oxid eine Ladung vorhanden. Wenn derselbe Transistor dann "sperrt", muß diese Ladung abgeführt werden, wobei ein Teil davon zur Drain-Elektrode fließt und ein Teil zur Source-Elektrode fließt. Hierdurch wird die am Kondensator 15 gespeicherte Ladung (die am Schaltungspunkt 19 "gehaltene" Spannung) beeinflußt, wenn der Schalter 14 "ausgeschaltet" wird bzw. "sperrt". Die Ladungsverteilung von Cox ist proportional zu Vin x Cox, wobei Cox die Gate-Oxid-Kapazität des Transistors 14 ist. Die Kapazität Cgd ist eine Streukapazität infolge der physikalischen Überlappung zwischen den Gate- und Drain-Anschlüssen sowie infolge einer Kopplung zwischen den Gate- und Drain-Anschlüssen in der geschichteten Struktur des MOS-Transistors. (Wenn die Source-Elektrode an Stelle der Drain-Elektrode mit dem Schaltungspunkt 19 verbunden ist, sollten die Begriffe "Drain-Elektrode" und "Cgd" in Zusammenhang mit dieser Erörterung und der beschriebenen Erfindung so verstanden werden, daß sie "Source-Elektrode" und "Cgs" einschließen.) Die Kapazität Cgd existiert unabhängig davon, ob der Transistor "durchgeschaltet" ist oder "sperrt", und sie trägt demgemäß auch zur am Kondensator 15 gespeicherten Ladung (zur am Schaltungspunkt 19 "gehaltenen" Spannung) bei, wenn der Schalter 14 "ausgeschaltet" ist bzw. "sperrt". Der Ladungsbeitrag von Cgd ist proportional zu Vin x Cgd, wobei Cgd die Gate-Drain-Streukapazität des Transistors 14 ist.
Weil das Eingangssignal hinsichtlich des Spannungsbetrags zeitlich veränderlich ist, ist der Einfluß auf die "gehaltene" Spannung der Abtast-Halte-Schaltung 10 infolge von Cox und Cgd eine Funktion der Eingangsspannung. Die Kapazität Cox hängt von der Differenz zwischen der angelegten Gate-Spannung und der Spannung am Schaltungspunkt 19 ab. Beispielsweise können 3,0 Volt an die Gate-Elektrode angelegt werden, um den Transistor 14 "durchzuschalten", wenn der Transistor 14 jedoch "durchgeschaltet" ist, verfolgt die Spannung am Schaltungspunkt 19 die (veränderliche) Spannung am Eingangs-Schaltungspunkt 12. Demgemäß hängt die infolge von Cox und Cgd am Schaltungspunkt 19 verteilte Ladungsmenge, wenn der Transistor "gesperrt" wird, vom Pegel der Eingangsspannung ab. Falls die Wirkung von Cox und Cgd auf den erfaßten Wert jedesmal dann, wenn der Transistor "gesperrt" wird, um den Abtastwert zu "halten", konstant wäre, könnte sie leicht berücksichtigt werden. Sie wäre einfach ein konstanter "Spannungsuntergrund", der das Signal um den gleichen Betrag erhöhen oder verringern würde. Weil sich der Betrag des Einflusses auf das erfaßte Signal jedoch nichtlinear als Funktion des Betrags des Eingangssignals ändert, ergibt sich daraus ein Problem. Mit sich verkleinernden Kanalabmessungen nimmt der Einfluß von Cox auf den "gehaltenen" Wert ab, der Einfluß von Cgd wird jedoch bedeutsamer. Es besteht daher ein Bedarf, die nachteiligen Wirkungen von Cox und Cgd in Abtast-Halte-Schaltungen zu kompensieren.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung sieht ein Verfahren und eine Vorrichtung zum Verringern der zeitlich veränderlichen schädlichen Wirkungen der Gate-Kanal-Kapazität (Cox) und der Überlappungskapazität (Cgd) in MOS-Transistor-Abtast-Halte-Schaltungen (d. h. Abtast-Halte-Schaltungen und Verfolgungs-Halte-Schaltungen) vor. Die Erfindung sieht weiterhin Abtast-Halte-Schaltungen vor, die diese Merkmale aufweisen.
Gemäß einem ersten Aspekt der Erfindung ist vorgesehen: ein Verfahren zum Verringern der zeitlich veränderlichen Wirkungen der Überlappungskapazität (Cgd) beim Betrieb einer Abtast-Halte-Schaltung, bei der eine zeitlich veränderliche Eingangsspannung (Vin) über einen Transistorschalter an einen Eingangsanschluß angelegt wird, um einen Haltekondensator zu laden, wobei der Haltekondensator geschaltet ist, um eine Ausgangsspannung (Vout) zu liefern, wobei beim Abtast-Halte-Vorgang eine Gate-Elektrode des Transistorschalters auf eine erste Spannung (Vdd) gelegt wird, um den Schalter während einer ersten "Verfolgungsphase" (A) des Vorgangs "einzuschalten", und auf eine zweite Spannung (Masse) gelegt wird, um den Schalter während einer zweiten "Haltephase" (B) des Vorgangs "auszuschalten", dadurch gekennzeichnet, daß ein Blindtransistor parallel zum Transistorschalter mit dem Haltekondensator verbunden wird und eine Gate-Elektrode des Blindtransistors während der ersten Phase (A) des Vorgangs auf die zweite Spannung (Masse) gelegt wird und während der zweiten Phase (B) des Vorgangs auf die Ausgangsspannung (Vout) gelegt wird.
Gemäß einem zweiten Aspekt der Erfindung ist vorgesehen: eine Abtast-Halte-Schaltung mit einem Eingangsanschluß zum Empfangen einer zeitlich veränderlichen Eingangsspannung (Vin), einem Haltekondensator, der zur Zufuhr einer Ausgangsspannung (Vout) geschaltet ist, und einem Transistorschalter, der geschaltet ist, um ansprechend auf die Spannung an der Gate-Elektrode des Transistorschalters selektiv die Eingangsspannung (Vin) zum Laden des Haltekondensators anzulegen, und einer Steuerschaltungsanordnung zum Legen der Gate-Elektrode des Transistorschalters auf eine erste Spannung, um den Schalter während einer ersten "Verfolgungsphase" (A) des Vorgangs "einzuschalten", und auf eine zweite Spannung (Masse), um den Schalter während einer zweiten "Haltephase" (B) des Vorgangs "auszuschalten", dadurch gekennzeichnet, daß ein Blindtransistor parallel zum Transistorschalter mit dem Haltekondensator verbunden ist und eine andere Steuerschaltungsanordnung zum Legen einer Gate-Elektrode des Blindtransistors auf die zweite Spannung während der ersten Phase (A) des Vorgangs und auf die Ausgangsspannung während der zweiten Phase (B) des Vorgangs bereitgestellt ist, wobei die andere Steuerschaltungsanordnung und der Blindtransistor geschaltet und konfiguriert sind, um die zeitlich veränderlichen Wirkungen der Überlappungskapazität (Cgd) in der Abtast-Halte-Schaltung zu verringern.
KURZBESCHREIBUNG DER ZEICHNUNG
Die vorliegende Erfindung wird nun beispielhaft mit Bezug auf die anliegende Zeichnung beschrieben, in der
1 (Stand der Technik) eine schematische Ansicht einer herkömmlichen Abtast-Halte-Schaltung ist und
2 eine schematische Ansicht einer Abtast-Halte-Schaltung gemäß den Grundgedanken der Erfindung ist.
Überall in der Zeichnung werden gleiche Bezugszahlen verwendet, um gleiche Elemente zu bezeichnen.
DETAILLIERTE BESCHREIBUNG
2 zeigt eine Abtast-Halte-Schaltung (bzw. Verfolgungs-Halte-Schaltung) 20 mit einem stetigen, zeitlich veränderlichen Spannungssignal Vin, das wie zuvor über einen MOS-Transistorschalter 14 zum Laden eines Kondensators 15 an einen Eingangsanschluß 12 angelegt ist, wobei ein Anschluß (ein Schaltungspunkt 19) von diesem mit einem Ausgabepuffer 16 in Form eines Verstärkers mit einer Verstärkung von Eins verbunden ist und der andere Anschluß von diesem an Masse gelegt ist. Abweichend von der Anordnung in Schaltung 10 von 1 wird jedoch, statt den Gate-Schaltungspunkt 17 des Transistors 14 abwechselnd zwischen eine Versorgungsspannung Vdd (beispielsweise 3,0 Volt) bei einer Phase A und Masse bei einer Phase B zu schalten, der Schaltungspunkt 17 abwechselnd zwischen eine Spannung V1 + Vin bei der Phase A und Masse bei der Phase B geschaltet. Dies wird bei der erläuterten Ausführungsform dadurch erreicht, daß ein Kondensator 22 mit Anschlüssen 23 und 25 bereitgestellt wird, die während der Phase B über die Spannungsquellenanschlüsse V1 und Masse geschaltet sind und während der Phase A über den Gate-Schaltungspunkt 17 und den Eingangsschaltungspunkt 12 geschaltet sind. Der Kondensator 22 wird demgemäß während der Phase B auf die Spannung V1 aufgeladen, wenn der Schalter 14 ausgeschaltet ist. Wenn der Kondensator 22 daraufhin während der Phase A zum Gate-Schaltungspunkt 17 umgeschaltet wird, legt er ein Gate-Source-Übersteuerungsspannungsdifferential ((V1 + Vin) – Vin = V1) an, das von der angelegten Eingangsspannung V1 unabhängig ist. Demgemäß ist auch die in den Haltekondensator 15 injizierte Kanalladung, wenn in die "Haltemodusphase" B eingetreten wird, von Änderungen von Vin unabhängig. Hierdurch werden Nichtlinearitäten infolge von Cox entfernt. Die Ladungsinjektion infolge der Gate-Drain-Streukapazität Cgd ist jedoch noch von Vin abhängig. Weiterhin wird Cgd mit dem Trend zu immer geringeren Kanallängen mit Cox vergleichbar. Demgemäß bleibt ein Bedarf bestehen, die nichtlineare Ladungsinjektionskomponente infolge von Cgd aufzuheben.
Die Schaltung 20 bewirkt dies durch zusätzliche Aufnahme eines "Blind"-MOS-Transistors 26, der wie in 2 dargestellt geschaltet ist, um die Wirkung der Ladungsinjektion infolge der Streukapazität des Transistors 14 aufzuheben. Der Transistor 26 ist mit Strukturparametern versehen (d. h. Kanallänge, Kanalbreite, Oxiddicke, Schichtüberlappung usw.), die mit jenen des Transistors 14 übereinstimmen (zumindest in Hinblick auf den Beitrag der Streukapazität). Der Source-Anschluß des Transistors 26 ist an eine Spannung Vdd gelegt, sein Drain-Anschluß ist mit dem Schaltungspunkt 19 verbunden, und seine Gate-Elektrode ist mit einem Schaltungspunkt 27 verbunden, der zwischen Masse bei der Phase A und der Ausgangsspannung Vout bei der Phase B umgeschaltet wird. Weil der Ausgabepuffer 16 ein Verstärker mit einer Verstärkung von Eins ist, gleicht Vout der Spannung am Schaltungspunkt 19 (in etwa gleich Vin während und am Ende der Phase A). Die Spannung Vdd wird in Bezug auf die erwarteten Werte von Vin gewählt, so daß die Gate-Spannung des Transistors 26 nie höher ist als seine Source- oder Drain-Spannung, entweder in der Phase A oder in der Phase B. Folglich "sperrt" der Transistor 26 immer. Wenn die Schaltung jedoch von der "Verfolgungsphase" A zur "Speicherphase" B umschaltet, sieht die Gate-Elektrode des Transistors 26 einen Übergang, der demjenigen gleich und entgegengesetzt ist, den der Transistor 14 sieht. Hierdurch wird die Wirkung der nichtlinearen Ladungseinstreuung infolge der Drain-Gate-Streukapazität auf den gespeicherten Wert aufgehoben.

Claims

Verfahren zum Verringern der zeitlich veränderlichen Wirkungen der Überlappungskapazität (Cgd) beim Betrieb einer Abtast-Halte-Schaltung, bei der eine zeitlich veränderliche Eingangsspannung (Vin) über einen Transistorschalter (14) an einen Eingangsanschluß (12) angelegt wird, um einen Haltekondensator (15) zu laden, wobei der Haltekondensator (15) geschaltet ist, um eine Ausgangsspannung (Vout) zu liefern, wobei beim Abtast-Halte-Vorgang eine Gate-Elektrode (17) des Transistorschalters (14) auf eine erste Spannung (Vdd) gelegt wird, um den Schalter während einer ersten "Verfolgungsphase" (A) des Vorgangs "einzuschalten", und auf eine zweite Spannung (Masse) gelegt wird, um den Schalter während einer zweiten "Haltephase" (B) des Vorgangs "auszuschalten", dadurch gekennzeichnet, daß ein Blindtransistor (26) parallel zum Transistorschalter (14) mit dem Haltekondensator (15) verbunden wird und eine Gate-Elektrode (27} des Blindtransistors (26) während der ersten Phase (A) des Vorgangs auf die zweite Spannung (Masse) gelegt wird und während der zweiten Phase (B) des Vorgangs auf die Ausgangsspannung (Vout) gelegt wird.
Verfahren nach Anspruch 1, das auch dem Verringern der zeitlich veränderlichen Wirkungen der Gate-Kanal-Kapazität (Cox) in der Abtast-Halte-Schaltung dient, bei dem weiterhin die Gate-Elektrode (17) des Transistorschalters (14) auf eine Spannung gelegt wird, die im wesentlichen der Summe aus einer von der Eingangsspannung unabhängigen Spannung (V1) und der Eingangsspannung (Vin) während der ersten Phase (A) gleicht.
Verfahren nach Anspruch 2, bei dem weiterhin ein zweiter Kondensator (22) während der zweiten Phase (B) auf die von der Eingangsspannung unabhängige Spannung (V1) aufgeladen wird und der geladene zweite Kondensator (22) während der ersten Phase (A) zwischen den Eingangsanschluß (12) und die Gate-Elektrode (17) geschaltet wird.
Verfahren nach einem der Ansprüche 1 bis 3, bei dem bei den Schritten des Betätigens des Transistorschalters (14) und des Verbindens des Blindtransistors (26) ein NMOS-Transistorschalter (14) betätigt wird, der eine Verbindung zu einem NMOS-Blindtransistor (26) herstellt.
Abtast-Halte-Schaltung mit einem Eingangsanschluß zum Empfangen einer zeitlich veränderlichen Eingangsspannung (Vin), einem Haltekondensator (15), der zur Zufuhr einer Ausgangsspannung (Vout) geschaltet ist, und einem Transistorschalter (14), der geschaltet ist, um ansprechend auf die Spannung an der Gate-Elektrode des Transistorschalters (14) selektiv die Eingangsspannung (Vin) zum Laden des Haltekondensators anzulegen, und einer Steuerschaltungsanordnung (17) zum Legen der Gate-Elektrode des Transistorschalters auf eine erste Spannung, um den Schalter während einer ersten "Verfolgungsphase" (A) des Vorgangs "einzuschalten", und auf eine zweite Spannung, um den Schalter während einer zweiten "Haltephase" (B) des Vorgangs "auszuschalten", dadurch gekennzeichnet, daß ein Blindtransistor (26) parallel zum Transistorschalter (14) mit dem Haltekondensator (15) verbunden ist und eine weitere Steuerschaltungsanordnung (27) zum Legen einer Gate-Elektrode des Blindtransistors (26) auf die zweite Spannung während der ersten Phase (A) des Vorgangs und auf die Ausgangsspannung während der zweiten Phase (B) des Vorgangs bereitgestellt ist, wobei die weitere Steuerschaltungsanordnung (27) und der Blindtransistor (26) geschaltet und konfiguriert sind, um die zeitlich veränderlichen Wirkungen der Überlappungskapazität (Cgd) in der Abtast-Halte-Schaltung zu verringern.
Schaltung nach Anspruch 5, wobei die Gate-Elektrode (27) des Blindtransistors (26) dafür ausgelegt ist, während der ersten Phase (A) auf eine Spannung gelegt zu werden, die im wesentlichen gleich der Summe aus einer von der Eingangsspannung unabhängigen Spannung (V1) und der Eingangsspannung (Vin) ist, um auch die zeitlich veränderlichen Wirkungen der Gate-Kanal-Kapazität (Cox) in der Abtast-Halte-Schaltung zu verringern.
Schaltung nach Anspruch 6, welche weiter aufweist: einen zweiten Kondensator (22), der dafür ausgelegt ist, während der zweiten Phase (B) auf die von der Eingangsspannung unabhängige Spannung (V1) aufgeladen zu werden, wobei der aufgeladene zweite Kondensator (22) dafür ausgelegt ist, während der ersten Phase (A) zwischen den Eingangsanschluß (12) und die Gate-Elektrode (17) des Transistorschalters (14) geschaltet zu werden.
Schaltung nach einem der Ansprüche 5 bis 7, wobei der Transistorschalter (14) und der Blindtransistor (26) jeweils einen NMOS-Transistor aufweisen.
Schaltung nach Anspruch 8, wobei eine Source-Elektrode des Transistorschalters (14) mit dem Eingangsanschluß (12) verbunden ist, der Haltekondensator (15) zwischen eine Drain-Elektrode des Schalters (14) und den zweiten Spannungsanschluß (Masse) geschaltet ist und eine Drain-Elektrode des Blindtransistors (26) an die Drain-Elektrode des Schalters (14) angeschlossen ist.
Schaltung nach Anspruch 8 oder 9, welche weiter aufweist: einen Verstärker mit einer Verstärkung von Eins, bei dem ein Eingang mit einer Drain-Elektrode des Schalters (14) verbunden ist und ein Ausgang mit dem Ausgangsanschluß (21) verbunden ist.
Schaltung nach einem der Ansprüche 8 bis 10, welche weiter aufweist: eine Schaltungsanordnung zum selektiven Verbinden der Gate-Elektrode des Blindtransistors (26) abwechselnd mit der Masse und mit dem Ausgangsanschluß (21).