DE2707967A1 - Schaltung zur erzeugung einer binaer abgestuften folge elektrischer signale - Google Patents

Schaltung zur erzeugung einer binaer abgestuften folge elektrischer signale

Info

Publication number
DE2707967A1
DE2707967A1 DE19772707967 DE2707967A DE2707967A1 DE 2707967 A1 DE2707967 A1 DE 2707967A1 DE 19772707967 DE19772707967 DE 19772707967 DE 2707967 A DE2707967 A DE 2707967A DE 2707967 A1 DE2707967 A1 DE 2707967A1
Authority
DE
Germany
Prior art keywords
circuit
storage capacity
transistor
node
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772707967
Other languages
English (en)
Other versions
DE2707967C2 (de
Inventor
Lawrence Griffith Heller
Lewis Madison Terman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2707967A1 publication Critical patent/DE2707967A1/de
Application granted granted Critical
Publication of DE2707967C2 publication Critical patent/DE2707967C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G11C19/186—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET using only one transistor per capacitor, e.g. bucket brigade shift register
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/34—Digital stores in which the information is moved stepwise, e.g. shift registers using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C19/36—Digital stores in which the information is moved stepwise, e.g. shift registers using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using multistable semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Description

AnmelderIn:
Amtliches Aktenzeichen:
Aktenzeichen der AnmelderIn:
Vertreter:
Böblingen, den 23. Februar 1977 gg-se/som
International Business Machines Corporation, Armonk, N.Y. 10504
Neuanmeldung YO 975 018
Patentassessor Dipl.-Ing. Heinz Gaugel 7030 Böblingen
Bezeichnung:
Schaltung zur Erzeugung einer binär abgestuften Folge elektrischer Signale
709840/0661
Die Erfindung betrifft eine Schaltung zur Erzeugung einer binär abgestuften Folge elektrischer Signale unter Verwendung einer Schaltung, bei der durch über Steuerimpulse gesteuertes definiertes Auf- und Entladen einer an einen ersten Knoten angeschlossenen ersten Speicherkapazität und Umverteilung der Ladungen zwischen dieser ersten Speicherkapazität und einer über einen ebenfalls gesteuerten Schalter nachgeschalteten zweiten Speicherkapazität gleicher Größe an der zweiten Speicherkapazität die Folge erzeugt wird.
Es handelt sich also insbesondere um eine Schaltung nach Art der sogenannten Eimer-Ketten-Schaltung zur Erzeugung von binär abgestuften Ladungspaketen, die insbesondere zur Durchführung des binären Suchvorganges bei Digital/Analog- und Analog/Digital-Umsetzern geeignet sind.
Das grundsätzliche Konzept, definierte Ladungspakete in einer Schaltung mit Paaren gleicher Kapazitäten zu erzeugen, ist bekannt. Beispielsweise ist aus der Veröffentlichung "An ALL-MOS Charge-Redistribution A/D Conversion Technique"f von R.E. Suarez, P.R, Gray und D,A. Hodges, in 1974 ISSCC Digest, Seite 194, Februar 1974 eine Schaltung mit zwei Kapazitäten beschrieben, die zur Erzeugung binärer Suchsignale für einen Analog/Digital-Umsetzer verwendet wird. Die in Fig, 2 der Veröffentlichung gezeigte Schaltung enthält zwei gleich große Kapazitäten C1 und C2 und drei logisch gesteuerte Schalter S1, S2 und S3. Die Umsetzung beginnt mit dem Zustand, in dem beide Kapazitäten C1 und C2 entladen sind und zwar mit der Erzeugung des Bits bQ. Ist das Bit bQ eine Eins, so wird Schalter S2 geschlossen, und C2 kann sich auf die Spannung VR aufladen. Ist das Bit bQ eine Null, so bleibt C2 ungeladen. Schalter SI wird nun kurzzeitig geschlossen, so daß sich zwischen den beiden Kapazitäten C1 und C2 eine Ladungsverteilung einstellen kann, die eine Ausgangsspannung
V = b0VR
ergibt. Die Berücksichtigung des nächstfolgenden Bits b-j erfolgt
Y0 975 °18 709840/0661
dadurch, daß die Ladung von C1 erhalten bleibt, während die Aufladung von C2 wiederholt wird. Nach Umverteilung erhält man die Ausgangsspannung
boVR b..V
Durch wiederholten Ablauf dieses Vorganges erhält man die höherwertigen Bits. Man erhält demnach eine Folge von Spannungen V/2+V/4+V/8+ ...
In der US-Patentanmeldung Nr. 662 626 (Priorität 1. März 1967) ist eine im Hinblick auf eine Analog/Digital-Umsetzung verbesserte Schaltung vorgeschlagen worden, die eine Folge V/2, V/4, V/8 ... liefert.
Der Gegenstand der genannten US-Patentanmeldung ist darauf ausgerichtet, durch Verwendung relativ großer Kapazitäten eine große Genauigkeit hinsichtlich der erzeugten Signalfolgen zu erzielen. Als nachteilig hat sich dabei jedoch herausgestellt, daß die Verwendung großer Kapazitäten große Zeitkonstante in die Schaltung einbringen, die die Schaltgeschwindigkeit beträchtlich herabsetzen.
Es ist die der Erfindung zugrundeliegende Aufgabe, eine Schaltung zur Erzeugung einer binär abgestuften Folge elektrischer Signale unter Verwendung der eingangs beschriebenen Schaltung anzugeben, bei der trotz Verwendung großer Speicherkapazitäten eine hohe Schaltgeschwindigkeit erzielt wird.
Die erfindungsgemäße Lösung dieser Aufgabe ist in den Ansprüchen niedergelegt.
Die Erfindung wird im folgenden anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.
YO 975 018
709840/0661
Es zeigen:
Fig. 1 das Schaltbild eines erfindungsgemäßen Ausführungsbeispiels ,
Fig. 2 eine Schaltung zur Ladungsverteilung, die in
Verbindung mit der Schaltung nach Fig. 1 verwendbar ist, und
Fig. 3 ein Impulsdiagramm, mit dessen Hilfe die Wirkungsweise der in Fig. 1 dargestellten erfindungsgemäßen Schaltung offenbar wird.
Das der Erfindung zugrundeliegende Prinzip liegt darin, in eine Schaltung, bei der zur Bildung von Ladungspaketen QR/2, QR/4t Q1,/8 usw., eine Umverteilung von Ladungen zwischen zwei gleich großen Kapazitäten erfolgt, durch den Einsatz einer als Koppelelement verwendeten, relativ kleinen Serienkapazität eine extrem schnelle Erzeugung der Ladungspakete zu gewährleisten.
In der in Fig. 1 gezeigten Schaltung, die nach Art der an sich bekannten Eimer-Ketten-Technologie aufgebaut ist, ist eine erste Kapazität 10 (CD und eine zweite Kapazität 12 (C2) vorgesehen, wobei C1 = C2 ist, Die beiden Kapazitäten 10 und 12 sind über eine übertragungseinrichtung, bestehend aus einem Feldeffekt-Transistor-Schalter 14 miteinander verbunden, der durch an seine Steuerelektrode 16 angelegte Steuerimpulse betrieben wird. Die in der Schaltung verwendeten Steuerimpulse sind durch ihre Phase gekennzeichnet und in der Fig. 3 mit φ., bis φ< und mit φ» bezeichnet. An die Steuerelektrode 16 werden die Steuerimpulseφ2 angelegt. Feldeffekttransistoren 18 und 20 dienen als Transistorschalter und v/eisen die Steuerelektroden 22 und 24 auf. An die Steuerelektrode 22 werden die Steuerimpulse Φ3 und an die Steuerelektrode 24 die Steuerimpulse φ. angelegt. Der einen stromführenden Elektrode 26 des Transistors 18 wird die Eingangsspannung VR zugeführt. Eine der stromführenden Elektroden 28 des Transistors 20 ist mit Masse verbunden. Der Steuerelektrode 32 eines Rück-
Y0 975 °18 709840/0661
Stelltransistors 30 wird ein Rückstelllmpuls φ^ zugeführt, so idaß er eine Verbindung zu Masse herstellt. Der Speicherkapazität :12 ist eine Koppelkapazität 34 nachgeschaltet, deren Wert im Vergleich zu dem der Speicherkapazitäten 10 und 12 relativ klein gewählt ist. Eine Abgleichkapazität 36, deren Wert dem der Koppelkapazität 34 entspricht, dient dem Abgleich der Schaltung.
Im betrachteten Ausführungsbeispiel der Fig. 1 hat die Schaltung die Aufgabe, Ladungspakete zu erzeugen, die dem Eingangstransistor 38 einer Eimer-Ketten-Schaltung bzw. einer den Eingang einer ladungsgekoppelten Einrichtung darstellenden Diffusionszone 40 zugeführt werden. Eine Kapazität 42 stellt die parasitäre Eingangskapazität der nachgeschalteten Eimer-Ketten-Schaltung bzw. der ladungsgekoppelten Einrichtung dar. Der Eingangstransitor 38 Eimer-Ketten-SchaAtung weist eine Steuerelektrode 44 auf, an die der Steuerimpuls φ1 mit einem Wert von V angelegt wird. Handelt es sich bei der nachgeschalteten Einrichtung um eine ladungsgekoppelte Schaltung, so wird der Steuerimpuls Φ1 an die entsprechende Eingangselektrode 46 angelegt. Die der Schaltung zugeführten Steuerimpulse werden von einem konventionellen Impulsphasen- j generator geliefert,
In Verbindung mit dem in Fig, 3 dargestellten Diagramm der Steuer-j impulse ergibt sich folgende Wirkungsweise der erfindungsgemäßen \ Schaltung. Zu Beginn, also zum Zeitpunkt tQ erscheint der Steuer- : impuls φ1, erreicht dabei den Pegel V und bleibt auf diesem Pegel. Gleichzeitig erscheinen der dem Transistor 30 zugeführte Rückstellimpuls φκ, der dem Transistorschalter 14 zugeführte Steuerimpuls φ- und der dem Transistor 22 zugeführte Steuer impuls φ3, so daß zum Zeitpunkt tQ der Knoten 50 auf dem Pegel VR aufgeladen wird. Zum Zeitpunkt t1 verschwindet der Rückstellimpuls φκ und d«r Knoten 52 zwischen der Kapazität 42 und dem Transistor 30 wird auf den Wert V-V^ aufgeladen. Vfch spricht dabei der Schwellspannung des Transistors 44, also dem Ein-
; gangstransistor der nachgeschalteten Eimer-Ketten-Schaltung, ■ der in Sättigung betrieben wird.
YO 975 018
709840/0661
Zwischen den Zeltpunkten t^ und t2 verschwindet der Steuerimpuls ;φ2 und der Transistorschalter 14 wird geöffnet. Dadurch wird der jKnoten 50 der Speicherkapazität 12 auf der über den Eingangstransistor 18 zugeführten Eingangsspannung VR gehalten. Zum Zeitpunkt t2 verschwindet der Steuerimpuls φ3, so daß der j !Eingangstransistor 18 gesperrt wird. Gleichzeitig erscheint der j Steuerimpuls Φ4 an der Steuerelektrode des Transistors 20, so j daß der Knoten 48 der Speicherkapazität 10 von der Eingangs- ! spannung VR auf Massepotential entladen wird. Zum Zeitpunkt t, verschwindet der Steuerimpuls φ., so daß der Knoten 48 von Masse isoliert wird. Gleichzeitig erscheint wieder der Steuerimpuls φ2/ so daß die der Spannung VR entsprechende Ladung der Speicherkapazität 12 sich auf die Knoten 48 und 50 verteilt. Dabei wird der Knoten auf die Spannung VR/2 entladen und das entsprechende Ladungspaket P.p/2 entweder dem Einganastranslstor 38 der Eimer-Ketten-Schaltung oder der ladungsgekoppelten Einrichtung zugeführt« Dabei ist Qp=vp * C34» Zum Zeitpunkt t. verschwindet der Steuer- ; impuls Φ2, so daß der Transistorschalter 14 wieder geöffnet wird, und der Steuerimpuls φ. erscheint wieder, so daß der Knoten 48 ' wieder über dem Transistor 20 auf Massepotential entladen wird. j
Zum Zeitpunkt t5 verschwindet der Steuerimpuls φ4 an Transistor i
20, so daß der Knoten 48 wieder von Masse isoliert wird, Gleich- j
zeitig erscheint der Steuerimpuls φ2 und schließt den Transistor- j
schalter 14. Die der Spannung VR/2 entsprechende Ladung der j
Speicherkapazität 12 verteilt sich dabei auf die Knoten 48 und !
: I
50, Der Knoten 50 wird auf die Spannung VR/4 entladenr so daß ein entsprechendes Ladungspaket QR/4 auf die Eimer-Ketten-Schaltung oder die ladungsgekoppelte Einrichtung gegeben wird.
In entsprechender Weise erzeugt die erfindungsgemäße Schaltung gemäß Fig. 1 in weiteren Operationszyklen Ladungspakete QR/8, QR/1< QR/32 usw. Ein wesentliches Merkmal der erfindungsgemäßen Schaltung besteht darin, daß zwischen Knoten 50 und Knoten 52 eine Koppel- j kapazität 34 angeordnet ist, so daß die vom Ausgang her, also vom Eingangstransistor 44 oder von der ladungsgekoppelten Einrichtung her gesehene Gesamtkapazität geringer als die Speicher-
YO 975 018
709840/0661
kapazität 12 oder 34. Mit Hilfe der kleinen Koppelkapazität erreicht man also, daß die Speicherkapazitäten 10 und 12 im Hinblick auf die dadurch erzielbare Genauigkeit groß gewählt werden können, gleichzeitig aber die effektive Kapazität der Schaltung und die daraus resultierende Zeitkonstante gering ist und eine hohe Schaltgeschwindigkeit erzielbar ist.
Wie bereits eingangs erwähnt, ist in der US-Patentanmeldung Nr. 662 626 angegeben, wie eine der erfindungsgemäßen Schaltung gemäß Fig. 1 ähnliche Schaltung zur Erzeugung einer Folge von Ladungspaketen eingesetzt werden kann, um damit eine Digital/Analog- oder Analog/Digital-Umsetzung durchzuführen. Damit eine Schaltung gemäß Fig. 1 eine derartige Umsetzung ausführen kann, müssen die Ladungspakete selektiv in einem von zwei möglichen Ladungsspeichergebieten addiert werden. Dazu ist eine Verteilerschaltung erforderlich, die in Abhängigkeit vom Ergebnis eines Vergleiches die Ladungspakete unterschiedlichen Knoten zu Aufsummierung zuführt. Bei der Verwendung der Schaltung für eine ladungsgekoppelte Einrichtung kann die übertragung eines Ladungspaketes mit Hilfe dieser Verteilerschaltung ohne Schwierigkeiten vom Eingang dieser Einrichtung abgeleitet werden. Um jedoch vom Eingangstransistor 38 einer Eimer-Ketten-Schaltung ein Signal weiter zu übertragen, müssen durch unterschiedliche Schwellwerte bedingte Effekte eliminiert werden. Der Vollständigkeithalber ist deshalb in Fig. 2 eine Verteilerschaltung für eine Eimer-Ketten-Schaltung angegeben, die Ladungspakete in zwei verschiedenen Richtungen überträgt. Bevor irgend eine Ladung Q vom Eingangstransistor 38 weitergeleitet wird, ist ein Knoten 78 auf eine Spannung V-V.. aufgeladen, wobei V^ den Schwellwert des Transistors 66 oder des Transistors 70 angibt, abhängig davon, ob die Ladung zu einem Ausgang 74 oder zu einem Ausgang 76 zu übertragen ist. Die Steuerelektrode des jeweils betroffenen Transistors 66 oder 70 bleibt dabei auf der Spannung V . Wird eine Ladung Q vom Transistor 38 übertragen, wird ein aufsummiertes Ladungspaket QC60/ (C6O+C54) zum Ausgang 74 oder Ausgang 76 geleitet. Die parasitäre Schaltkapazität 54 ist wesentlich kleiner
YO 975 O18
709840/0661
als die Koppelkapazität 6O, so daß Verzerrungen und Abschwächungen aufgrund der nichtlinearen parasitären Kapazität 54 auf ein Minimum reduziert werden.
YO 975 O18
709840/0661

Claims (3)

  1. PATE H TA N SPRÜCHE
    1/ Schaltung zur Erzeugung einer binär abgestuften Folge elektrischer Signale unter Verwendung einer Schaltung, bei der durch über Steuerimpulse gesteuertes definiertes Auf- und Entladen einer an einen ersten Knoten angeschlossenen ersten Speicherkapazität und Umverteilung der Ladungen zwischen dieser ersten Speicherkapazität und einer über einen ebenfalls gesteuerten Schalter nachgeschalteten zweiten Speicherkapazität gleicher Größe an der zweiten Speicherkapazität die Folge erzeugt wird, dadurch gekennzeichnet, daß die zweite Speicherkapazität (12) über eine Koppelkapazität (34), die kleiner als die Speicherkapazitäten (10, 12) ist, an einen Verbraucher angeschlossen ist, so daß die für die Umverteilung der Ladungen über den Schalter (14) maßgebliche Zeitkonstante im wesentlichen durch die Koppelkapazität (34) festgelegt ist.
  2. 2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Schalter (14) ein mit seinen Stromflußelektroden zwischen dem ersten und zweiten Knoten angeordneter, über seine Steuerelektrode gesteuerter Feldeffekttransistor ist,
  3. 3. Schaltung nach Anspruch 1 oder 2 r dadurch gekennzeichnet, daß die definierte Auf- und Entladung der ersten Speicherkapazität (10) über jeweils einen mit einer seiner Stromflußelektroden an den ersten Knoten (48) angeschlossenen Feldeffekttransistor (18, 20) erfolgt. i
    709840/0661
    YO 975 018
    ORIGINAL INSPECTED
DE2707967A 1976-03-26 1977-02-24 Schaltung zur Erzeugung einer binär abgestuften Folge elektrischer Signale Expired DE2707967C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US67078176A 1976-03-26 1976-03-26

Publications (2)

Publication Number Publication Date
DE2707967A1 true DE2707967A1 (de) 1977-10-06
DE2707967C2 DE2707967C2 (de) 1984-10-25

Family

ID=24691845

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2707967A Expired DE2707967C2 (de) 1976-03-26 1977-02-24 Schaltung zur Erzeugung einer binär abgestuften Folge elektrischer Signale

Country Status (7)

Country Link
US (1) US4137464A (de)
JP (1) JPS6011854B2 (de)
CA (1) CA1097810A (de)
DE (1) DE2707967C2 (de)
FR (1) FR2345788A1 (de)
GB (1) GB1562774A (de)
IT (1) IT1118017B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2389899B1 (de) * 1977-05-06 1981-11-06 Thomson Csf
FR2437734A1 (fr) * 1978-09-26 1980-04-25 Thomson Csf Amplificateur a capacites commutees, filtre a capacites commutees et filtre a transfert de charges comportant un tel amplificateur
JPS5577231A (en) * 1978-12-06 1980-06-10 Hitachi Ltd Analog-to-digital converter
JPS55143829A (en) * 1979-04-26 1980-11-10 Nec Corp Digital-analogue converter
US4300210A (en) * 1979-12-27 1981-11-10 International Business Machines Corp. Calibrated sensing system
JPS56164626A (en) * 1980-05-22 1981-12-17 Nippon Telegr & Teleph Corp <Ntt> Digital-to-analog converter
JPS56164627A (en) * 1980-05-22 1981-12-17 Nippon Telegr & Teleph Corp <Ntt> Analog-to-digital converter
NL8005756A (nl) * 1980-10-20 1982-05-17 Philips Nv Inrichting voor het opwekken van een reeks binair gewogen waarden van een elektrische grootheid.
DE3277105D1 (en) * 1981-05-08 1987-10-01 Hitachi Ltd Signal voltage dividing circuit
US4578772A (en) * 1981-09-18 1986-03-25 Fujitsu Limited Voltage dividing circuit
US4503550A (en) * 1982-07-01 1985-03-05 Rca Corporation Dynamic CCD input source pulse generating circuit
US4651134A (en) * 1984-12-13 1987-03-17 American Telephone And Telegraph Company Switched capacitor coupled line receiver circuit
US4656367A (en) * 1985-10-18 1987-04-07 International Business Machines Corporation Speed up of up-going transition of TTL or DTL circuits under high _capacitive load
US4680489A (en) * 1986-09-25 1987-07-14 Rockwell International Corporation Controllable piecewise linear gain circuit
US5327138A (en) * 1990-07-31 1994-07-05 Q-Dot, Inc. Charge-mode analog to digital converter
US5189423A (en) * 1990-07-31 1993-02-23 Linnenbrink Thomas E Charge-mold analog to digital converter
FR2690748A1 (fr) * 1992-04-30 1993-11-05 Sgs Thomson Microelectronics Circuit de détection de seuil de tension à très faible consommation.
AT401976B (de) * 1993-04-08 1997-01-27 Sassmann Alfred Anordnung zur einregelung der leistungsabgabe von solarzellenanlagen
FR2729017B1 (fr) * 1994-12-29 1997-02-07 Gec Alsthom Transport Sa Dispositif electronique de conversion de l'energie electrique et installation d'alimentation en faisant usage

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3750143A (en) * 1972-07-18 1973-07-31 Bell Telephone Labor Inc Charge parceling integrator
US3906488A (en) * 1974-02-14 1975-09-16 Univ California Reversible analog/digital (digital/analog) converter

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
In Betracht gezogenes älteres Patent: DE-PS 27 08 636 *
US-Buch: 1974 International Solid State Circuits Conference, Februar 1974, Digest of Technical Papers, S.194,195 u.248 *

Also Published As

Publication number Publication date
CA1097810A (en) 1981-03-17
US4137464A (en) 1979-01-30
DE2707967C2 (de) 1984-10-25
IT1118017B (it) 1986-02-24
FR2345788A1 (fr) 1977-10-21
JPS52117535A (en) 1977-10-03
JPS6011854B2 (ja) 1985-03-28
GB1562774A (en) 1980-03-19
FR2345788B1 (de) 1980-12-19

Similar Documents

Publication Publication Date Title
DE2707967A1 (de) Schaltung zur erzeugung einer binaer abgestuften folge elektrischer signale
DE2708636C2 (de) Schaltung zur Erzeugung einer binär abgestuften Folge elektrischer Signale
DE2145295A1 (de) Schaltungsanordnung für ein Schieberegister
DE2364517A1 (de) Verfahren und umsetzer zur amplituden-frequenz-umsetzung
DE2711829A1 (de) Vergleicher fuer einen analog/digital- und digital/analog-umsetzer
DE3854488T2 (de) Übertastender A/D-Wandler mit zwei Kapazitätsnetzwerken.
DE19738561C2 (de) Verfahren zum Steuern von Analog-Digital-Wandlern
DE69029391T2 (de) Ganz differenzialer Abtast- und Haltkreisaddierer
DE2644593A1 (de) Verfahren und anordnung zur nachbildung eines ladungspakets
DE68927655T2 (de) Analog-Digital-Wandler
DE2926842C2 (de) Schaltung zum Lesen von Strömen elektrischer Ladungen und Ladungstransferfilter unter Verwendung dieser Schaltung
DE2838310B1 (de) Schaltungsanordnung zur Umsetzung von Digital-Signalen,insbesondere PCM-Signalen,in diesen entsprechende Analog-Signale,mit einem R-2R-Kettennetzwerk
DE2144232C3 (de) Verzögerungsanordnung
DE69113414T2 (de) Integrierte Konstantstromversorgung.
DE2255210C3 (de) Datenspeicherschaltung
DE2835499A1 (de) Ladungsuebertragungs-kettenschaltung
DE2317253C3 (de) Eimerkettenschaltung
DE2820837C2 (de) Ladungsgekoppelte Halbleiteranordung und ladungsgekoppelter Filter mit einer derartigen Halbleiteranordnung
DE2714946A1 (de) Transfersales filter mit ladungsuebertragungsschaltungen
DE2734008C3 (de) Schaltungsanordnung zur Verminderung der am Ausgangsanschluß einer Informationsignalquelle auftretenden positiven Rauscheffekte
DE2103276C3 (de) Dynamisches Schieberegister
DE3014529C2 (de)
DE2703317A1 (de) Ladungsgekoppelte korrelatoranordnung
DE2302652A1 (de) Zweiphasiges schieberegister
DE3110891C2 (de) Schaltungsanordnung zur wiederholten Teilung elektrischer Ladungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee