DE69735610T2 - Montagestruktur für eine integrierte Schaltung - Google Patents

Montagestruktur für eine integrierte Schaltung Download PDF

Info

Publication number
DE69735610T2
DE69735610T2 DE69735610T DE69735610T DE69735610T2 DE 69735610 T2 DE69735610 T2 DE 69735610T2 DE 69735610 T DE69735610 T DE 69735610T DE 69735610 T DE69735610 T DE 69735610T DE 69735610 T2 DE69735610 T2 DE 69735610T2
Authority
DE
Germany
Prior art keywords
substrate
mounting structure
conductive wiring
wiring
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69735610T
Other languages
English (en)
Other versions
DE69735610D1 (de
Inventor
Shinji Minato-ku Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE69735610D1 publication Critical patent/DE69735610D1/de
Application granted granted Critical
Publication of DE69735610T2 publication Critical patent/DE69735610T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0239—Signal transmission by AC coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Montagestruktur und ein Montageverfahren für eine integrierte Schaltung (IC) und insbesondere eine Montagestruktur und ein Montageverfahren für einen IC-Baustein unter Verwendung einer Trägerschicht.
  • Ein Beispiel herkömmlicher Montagestrukturen für IC-Bausteine ist in der JP-A-2-185051 (nachstehend als Referenz 1 bezeichnet) beschrieben.
  • Gemäß 5 weist eine leitfähige Verdrahtung in einer herkömmlichen, z.B. in der in Referenz 1 beschriebenen, Montagestruktur eine Innenleitung 501 und eine Außenleitung 502 auf. Die Innenleitung 501 ist mit einem Elektrodenanschluß eines IC-Chips verbunden. Die Außenleitung 502 ist mit einem auf einem Substrat angeordneten Anschlusspad verbunden. Die Innen- und die Außenleitung 501 und 502 sind über die leitfähige Verdrahtung 500 auf einer Trägerschicht 300 elektrisch verbunden.
  • Außerdem wird in "Practical Lecture: VLSI Packaging Technology (Vol. 2)", Shin Kayama und Kunihiko Naruse, 1993, Nikkei BP, Seite 174 (nachstehend als Referenz 2 bezeichnet) ein TAB-(Film-Bonding)Band mit zwei Metallverdrahtungslagen beschrieben.
  • In Referenz 1 sind die Innen- und die Außenleitung über eine erste Verdrahtung auf einer Trägerschicht elektrisch verbunden. In Signalen, die über die erste Verdrahtung auf der Trägerschicht übertragen werden, tritt Rauschen auf, weil die erste Verdrahtung durch Rauschen leicht beeinflußt wird, das durch Signale erzeugt wird, die über eine zweite Verdrahtung auf dem Substrat übertragen werden. Dies ist der Fall, weil nur die Trägerschicht zwischen der ersten und der zweiten Verdrahtung angeordnet ist, ohne dass eine Erdungslage vorgesehen ist. Außerdem entsteht ein Problem dahingehend, dass die charakteristische Impedanz der zweiten Verdrahtung auf dem Substrat der Impedanz von der Innenleitung zur Außenleitung nicht angepaßt werden kann.
  • Andererseits könnte eine von zwei Metallverdrahtungslagen unter Verwendung des in Referenz 2 beschriebenen TAB-Bandes als Erdungslage verwendet werden. Das komplizierte Herstellungsverfahren des TAB-Bandes führt allerdings zu einem weiteren Problem dahingehend, dass die Vorlaufzeit für die Fertigung länger wird.
  • In der EP-A-0704897 ist ein Halbleiterbaustein beschrieben, der eine gedruckte Schaltung und eine auf der gedruckten Schaltung angeordnete Basisschichtstruktur mit einer Erdungsschicht aufweist. Der über der Erdungsschicht angeordnete Teil der gedruckten Schaltung weist eine Silberpaste auf, die leitfähig ist und die Impedanzanpassung zwischen der leitfähigen Verdrahtung der Basisschichtstruktur und der Signalverdrahtung auf der gedruckten Schaltung beeinträchtigt.
  • In der US-A-3780352 ist ein Halbleiterverbindungssystem mit Isolierschichten beschrieben. Eine leitfähige Schicht, die eine HF-Erdungsebene bildet, ist zwischen zwei Isolierschichten angeordnet. Die Leiter sind zwischen der Erdungsebene und Kontaktpads angeordnet und beeinträchtigen die Impedanzanpassung zwischen der Erdungsebene und den Kontaktpads.
  • Hinsichtlich der vorstehend erwähnten Probleme des Stands der Technik ist es eine Aufgabe der vorliegenden Erfindung, eine Montagestruktur für einen IC-Baustein bereit zustellen, durch die die elektrischen Charakteristiken verbessert werden und die mit einer höheren Geschwindigkeit betreibbar ist. Insbesondere wird eine Montagestruktur für einen IC-Baustein bereitgestellt, durch die Rauschen eliminiert werden kann, das durch eine im Substrat verlaufende Verdrahtung erzeugt wird, und die charakteristische Impedanz der Verdrahtung im Substrat der Impedanz von der Außenleitung zur Innenleitung angepaßt werden kann.
  • Es ist eine andere Aufgabe der vorliegenden Erfindung, eine Montagestruktur für einen IC-Baustein bereitzustellen, durch die die elektrischen Charakteristiken verbessert werden, ohne dass Metallverdrahtungsschichten auf der Trägerschicht angeordnet sind.
  • Diese Aufgaben werden durch die Merkmale der Patentansprüche gelöst.
  • Andere Merkmale und Vorteile der Erfindung werden anhand der folgenden ausführlichen Beschreibung in Verbindung mit den beigefügten Zeichnungen verdeutlicht; es zeigen:
  • 1 eine Querschnittansicht einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2 eine perspektivische Ansicht der ersten Ausführungsform der vorliegenden Erfindung;
  • 3 einen Herstellungsprozeß für die erste Ausführungsform der vorliegenden Erfindung;
  • 4 eine Querschnittansicht einer zweiten Ausführungsform der vorliegenden Erfindung; und
  • 5 eine Querschnittansicht einer herkömmlichen Montagestruktur für einen IC-Baustein.
  • In den Zeichnungen bezeichnen die gleichen Bezugszeichen gleiche Strukturelemente.
  • Die vorliegende Erfindung wird nachstehend unter Bezug auf die Zeichnungen beschrieben.
  • Gemäß den 1 und 2 weist eine erste Ausführungsform einer erfindungsgemäßen Montagestruktur für einen IC-Baustein einen LSI-(hochintegrierte Schaltung)Chip 10, ein Substrat 20, eine Trägerschicht 30, einen Isolator 40 und ein auf dem Substrat 20 ausgebildetes Erdungsmuster 21 auf.
  • Der LSI-Chip 10 ist auf der Trägerschicht 30 montiert und mit mehreren leitfähigen Verdrahtungen 50 auf der Trägerschicht 30 elektrisch verbunden. Die Trägerschicht 30 weist mehrere Duchgangslöcher 31 auf. Die mehreren Durchgangslöcher 31 sind gemäß einem Verdrahtungsmuster mit mehreren leitfähigen Verdrahtungen 50 verbunden.
  • Auf dem Substrat 20 sind mehrere Anschlusspads 24 an Positionen angeordnet, die den in der Trägerschicht 30 ausgebildeten Durchgangslöchern 31 entsprechen. Die Anschlusspads 24 sind mit der leitfähigen Verdrahtung 50 elektrisch verbunden.
  • Das Erdungsmuster 21 ist auf der oberen Fläche des Substrats ausgebildet, auf der die Trägerschicht 30 angeordnet ist. Das Erdungsmuster 21 ist in einem von mehreren Anschlusspads 24 umschlossenen Bereich ausgebildet. Auf dem Bereich ist das Erdungsmuster 21 angeordnet, d.h., der Bereich entspricht der leitfähigen Verdrahtung 50 und dem LSI-Chip. Das Erdungsmuster 21 ist über die im Substrat 20 ausgebildeten Duchgangslöcher 23 mit einer inneren Erdungsschicht 22 des Substrats 20 elektrisch verbunden.
  • Der Isolator 40 ist zwischen dem Erdungsmuster 21 und der Trägerschicht 30 angeordnet. Der Isolator 40 ist so ausgebildet, dass er glatte Hauptflächen aufweist. Die Hauptflächen sind vorzugsweise poliert. Dadurch wird der Abstand zwischen der leitfähigen Verdrahtung 50 auf der Trägerschicht 30 und dem Erdungsmuster 21 auf dem Substrat 20 im wesentlichen gleich. Die Dicke des Isolators wird selektiv derart eingestellt, dass die charakteristische Impedanz der Verdrahtung im Substrat der Impedanz von der Außenleitung zur Innenleitung angepaßt ist.
  • Der Isolator 40 weist mehrere Durchgangslöcher 41 auf. Die Durchgangslöcher 41 sind an Positionen ausgebildet, die entsprechenden Durchgangslöchern 31 der Trägerschicht 30 zugeordnet sind. Jedes Durchgangsloch 41 ist derart ausgebildet, dass sein Durchmesser größer ist als derjenige des Durchgangslochs 31.
  • Der Isolator 40 und die Trägerschicht 30 werden durch einen Klebstoff 42 zusammengeklebt, nachdem die im Isolator 40 ausgebildeten Durchgangslöcher 41 mit den sich durch die Trägerschicht 30 erstreckenden Durchgangslöchern 31 ausgerichtet sind.
  • Der Isolator 40 und die Trägerschicht 30 werden durch Ausrichten der Durchgangslöcher 31 mit den auf dem Substrat 2 angeordneten Anschlusspads 24 auf dem Substrat 20 montiert. Die Durchgangslöcher 31 werden an den Anschlusspads 24 angelötet, so dass die leitfähige Verdrahtung 50 mit den Anschlusspads 24 elektrisch verbunden wird.
  • Ein Kühlkörper (Heat Spreader) 60 ist durch einen Klebstoff 61 auf der Oberseite des LSI-Chips 10 montiert. Ein Dichtharz 62 ist an der Verbindungsstelle zwischen dem LSI-Chip 10 und der Innenleitung 51 angeordnet, um die Verbindungsstelle zu schützen und zu dichten.
  • In der vorliegenden Ausführungsform hat der LSI-Chip 10 eine quadratische Form mit einer Tiefe von 17,5 mm und einer Breite von 17,5 mm und weist 812 Ein-/Ausgangsanschlüsse auf, die in einem Abstand von 80 μm am Umfang als Pads ausgebildet sind.
  • Die Trägerschicht 30 ist aus einem Polyimidfilm mit einer Dicke von 50 μm ausgebildet. Die Trägerschicht 30 muss wärmebeständig sein, eine gute Dimensions- oder Formstabilität und eine gute Haftfähigkeit bezüglich der leitfähigen Verdrahtung 50 aufweisen. Andere geeignete Materialien sind beispielsweise Fluorharz oder Epoxidharz. In der Trägerschicht 30 sind 812 Durchgangslöcher 31 mit einem Durchmesser von 100 μm in einer Gitterform in Intervallen von 1,27 mm ausgebildet.
  • Die leitfähige Verdrahtung 50 verbindet 812 Innenleitungen 51, die in einem Abstand von 80 μm angeordnet sind, mit 812 Durchgangslöchern 31 der Trägerschicht 30. Die leitfähige Verdrahtung 50 besteht aus Kupfer, und ihre Außenseite ist mit Gold überzogen. Die leitfähige Verdrahtung 50 hat eine Breite von 40 μm und eine Dicke von 25 μm.
  • Der Isolator 40 besteht aus einem Aluminiumoxidkeramiksubstrat mit einer Dicke von 200 μm. Die Durchgangslöcher 41 sind in einer Gitterform in Abständen von 1,27 mm ausgebildet. Jedes Durchgangsloch 41 hat einen Durchmesser von 500 μm. Die Durchgangslöcher 41 müssen nicht notwendigerweise mit einem leitfähigen Material beschichtet sein, können aber mit einem leitfähigen Material beschichtet sein. Ein für den Isolator 40 bevorzugtes Material ist ein Harz mit einem Wärmeausdehnungskoeffizienten, der ungefähr dem Wärmeausdehnungskoeffizienten des organischen Filmmaterials entspricht, wobei Belastungen bei Wärmezufuhr berücksichtigt sind. Insbesondere kann Polyimid oder Polyimidether verwendet werden.
  • Epoxidklebstoffe, die für Isolations- und Antimigrationszwecke zuverlässig geeignet sind, werden als Klebstoff 42 zum Verbinden der Trägerschicht 30 mit dem Isolator 40 verwendet. Ein Klebstoff mit einer guten Wärmeleitfähigkeit wird als Klebstoff 61 zum Verbinden des LSI-Chips 10 mit dem Kühlkörper 60 verwendet. Beispielsweise können Silberepoxidklebstoffe verwendet werden, bei denen das Epoxid Siber enthält. Das Substrat 20 ist eine Platine aus Glasepoxid.
  • Wie vorstehend erwähnt wurde, ist das Erdungsmuster 21 auf der Oberseite des Substrats 20 ausgebildet, und der Iso lator 40 mit glatten Hauptflächen ist zwischen dem Erdungsmuster 21 und der Trägerschicht 30 angeordnet. Dadurch kann erreicht werden, daß die leitfähige Verdrahtung 50 für Rauschen unanfällig ist, das durch die auf dem Substrat 20 angeordnete Verdrahtung erzeugt wird. Außerdem kann die Impedanz der leitfähigen Verdrahtung 50 angepaßt werden. Insbesondere wird die Impedanz der leitfähigen Verdrahtung 50 derjenigen der Verdrahtung auf dem Substrat angepaßt, um eine Fehlanpassung dazwischen zu eliminieren.
  • Nachstehend wird ein Montageverfahren der ersten Ausführungsform unter Bezug auf die Zeichnungen ausführlich beschrieben.
  • Zunächst werden die in der Trägerschicht 30 ausgebildeten Durchgangslöcher 31 mit den im Isolator 40 ausgebildeten Durchgangslöchern 41 ausgerichtet, woraufhin die Trägerschicht 30 durch den Klebstoff 42 mit dem Isolator 40 verbunden wird.
  • Gemäß 3(a) wird in einem ersten Schritt eine Lötpaste 26 durch Siebdruck auf das Anschlusspad 24 aufgebracht.
  • Dann wird, wie in 3(b) dargestellt, in einem zweiten Schritt eine Lötkugel 27 auf der Lötpaste 26 ausgebildet. Die Lötpaste 26 wird durch eine Wärmebehandlung, die bei einer Temperatur zwischen etwa 200 und 250°C für etwa 20 Minuten ausgeführt wird, mit der Lötkugel 27 verbunden.
  • Gemäß 3(c) wird die Durchgangsöffnung 31 in einem dritten Schritt mit der Lötkugel 27 ausgerichtet.
  • Dann wird, wie in 3(d) dargestellt ist, Druck in Richtung des Substrats auf die Trägerschicht 30 ausgeübt, und es wird Wärme zugeführt, um die Lötkugel 27 zu schmelzen. Wärme wird für etwa 20 Minuten bei einer Temperatur zwischen etwa 200 und 250°C zugeführt. Das Lötmittel wird durch Wärme geschmolzen und steigt innerhalb des Durchgangs lochs 31 nach oben. Das nach oben steigende Lötmittel erscheint auf der Oberfläche der Trägerschichte 30. Weil die Verbindung des Lötmittels über der Trägerschicht 30 visuell beobachtet werden kann, kann leicht bestimmt werden, ob die Trägerschicht 30 mit dem Substrat 20 verbunden ist.
  • Nachstehend wird eine zweite Ausführungsform der vorliegenden Erfindung beschrieben. Die zweite Ausführungsform weist eine Verdrahtungsanordnung auf, die sich von derjenigen der ersten Ausführungsform unterscheidet.
  • Gemäß 4 weist die erfindungsgemäße Montagestruktur für einen IC-Baustein eine Trägerschicht 32, eine auf der Trägerschicht 32 ausgebildete leitfähige Verdrahtung 52 und einen mit der Trägerschicht 32 verbundenen Isolator 43 auf.
  • Die leitfähige Verdrahtung 52 weist eine Außenleitung 53 auf, die mit einem auf dem Substrat 20 angeordneten Anschlusspad 24 verbunden ist. Die Trägerschicht 32 ist durch einen Klebstoff 42 mit dem Isolator 43 verbunden. Die Fläche, in der die Trägerschicht 32 und der Isolator 43 einander zugewandt sind, ist kleiner als bei der ersten Ausführungsform.
  • Wie vorstehend dargelegt, erfordert diese Ausführungsform, dass der Isolator 43 eine kleinere Fläche hat als bei der ersten Ausführungsform.
  • Obwohl das Erdungsmuster 21 in der vorstehenden Ausführungsform in einem von den Anschlusspads 24 umschlossenen Bereich angeordnet ist, kann es auch nur in einem der leitfähigen Verdrahtung 50 gegenüberliegenden Bereich auf dem Substrat 20 angeordnet sein. Außerdem kann, obwohl die vorstehend beschriebene Ausführungsform derart konstruiert ist, dass sie Isolatoren 42 und 43 mit glatten Hauptflächen zwischen dem Erdungsmuster 21 und der Trägerschicht 30 aufweist, die Konstruktion auch derart sein, dass die Trägerschicht 30 selbst an Stelle des Isolators 40 verwendet wird, indem sie derart ausgebildet wird, dass sie glatte Hauptflächen aufweist, wodurch ein im wesentlichen gleichmäßiger Abstand zwischen dem Erdungsmuster 21 und der leitfähigen Verdrahtung 50 erhalten wird.
  • Wie anhand der vorstehenden Beschreibung verdeutlicht wurde, hat die vorliegende Erfindung den Vorteil, dass die Struktur aufgrund des Erdungsmusters auf der Oberseite des Substrats und des Isolators zwischen dem Erdungsmuster und der Trägerschicht für Rauschen unanfällig ist, das durch die auf dem Substrat angeordnete Verdrahtung erzeugt wird. Außerdem hat die vorliegende Erfindung einen weiteren Vorteil dahingehend, dass die charakteristische Impedanz der Verdrahtung auf dem Substrat der Impedanz von der Außenleitung zur Innenleitung angepaßt werden kann.
  • Das Erdungsmuster 21 kann auch im Substrat 20 ausgebildet werden. Eine Schicht zwischen dem Erdungsmuster 21 und einer Oberseite des Substrats wirkt in diesem Fall als Isolator.
  • Obwohl die Erfindung in Verbindung mit bevorzugten Ausführungsformen beschrieben worden ist, ist für Fachleute ersichtlich, dass die vorliegende Erfindung auch auf verschiedene andere Weisen realisierbar ist.

Claims (9)

  1. Montagestruktur für einen IC-Baustein (10), wobei die Montagestruktur aufweist: eine auf einem ersten Substrat (30, 32) ausgebildete leitfähige Verdrahtung (50, 52), die mit dem auf dem ersten Substrat angeordneten IC-Baustein (10) und einer auf einem zweiten Substrat (20) ausgebildeten Signalverdrahtung elektrisch verbunden ist; ein auf einem Bereich des zweiten Substrats (20) unter der leitfähigen Verdrahtung (50, 52) ausgebildetes Erdungsmuster (21); wobei ein Isolator (40, 43) mit dem ersten Substrat verbunden und zwischen der leitfähigen Verdrahtung und dem Erdungsmuster (21) angeordnet ist; und die Signalverdrahtung mit der leitfähigen Verdrahtung elektrisch verbunden ist; dadurch gekennzeichnet, dass die Dicke des Isolators selektiv eingestellt wird, um die charakteristische Impedanz der Signalverdrahtung der Impedanz von der Außenleitung zur Innenleitung der leitfähigen Verdrahtung anzupassen.
  2. Montagestruktur nach Anspruch 1, wobei beide Hauptflächen des Isolators im wesentlichen flach sind.
  3. Montagestruktur nach Anspruch 1 oder 2, wobei das zweite Substrat (20) aufweist: mehrere Anschlusspads (24), die mit der leitfähigen Verdrahtung (50, 52) elektrisch verbunden sind, wobei das Erdungsmuster (21) in einem von den mehreren Anschlusspads (24) umschlossenen Bereich ausgebildet ist.
  4. Montagestruktur nach Anspruch 1, 2 oder 3, wobei das zweite Substrat (20) eine mit dem Erdungsmuster (21) elektrisch verbundene innere Erdungsschicht (22) aufweist.
  5. Montagestruktur nach einem der Ansprüche 1 bis 4, wobei das zweite Substrat (20) Durchgangslöcher (23) zum Verbinden der inneren Erdungsschicht (22) mit dem Erdungsmuster (21) aufweist.
  6. Montagestruktur nach einem der Ansprüche 1 bis 5, wobei: das erste Substrat mehrere erste Durchgangslöcher (31) aufweist, die mit der leitfähigen Verdrahtung elektrisch verbunden sind; der Isolator mehrere zweite Durchgangslöcher (41) aufweist, die an Positionen unter den ersten Durchgangslöchern (31) angeordnet sind; das zweite Substrat (20) mehrere Anschlusspads (24) aufweist, die an Positionen unterhalb der ersten Durchgangslöcher (31) angeordnet sind; und wobei das Erdungsmuster (21) von den mehreren Anschlusspads (24) umgeben und an einer Position unter der leitfähigen Verdrahtung auf dem ersten Substrat angeordnet ist.
  7. Montagestruktur nach einem der Ansprüche 1 bis 6, wobei das Erdungsmuster (21) auf dem Bereich angeordnet ist.
  8. Montagestruktur nach einem der Ansprüche 1 bis 7, wobei das Erdungsmuster (21) mindestens in einem Bereich des zweiten Substrats (20) unter der leitfähigen Verdrahtung ausgebildet ist.
  9. Montagestruktur nach Anspruch 8, wobei das Erdungsmuster (21) nur auf einem Bereich des zweiten Substrats (20) unter der leitfähigen Verdrahtung ausgebildet ist.
DE69735610T 1996-07-01 1997-06-30 Montagestruktur für eine integrierte Schaltung Expired - Fee Related DE69735610T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17142096 1996-07-01
JP8171420A JP2770820B2 (ja) 1996-07-01 1996-07-01 半導体装置の実装構造

Publications (2)

Publication Number Publication Date
DE69735610D1 DE69735610D1 (de) 2006-05-18
DE69735610T2 true DE69735610T2 (de) 2006-08-24

Family

ID=15922810

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69735610T Expired - Fee Related DE69735610T2 (de) 1996-07-01 1997-06-30 Montagestruktur für eine integrierte Schaltung

Country Status (4)

Country Link
US (1) US5973927A (de)
EP (1) EP0817266B1 (de)
JP (1) JP2770820B2 (de)
DE (1) DE69735610T2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999059205A1 (fr) * 1998-05-12 1999-11-18 Mitsubishi Gas Chemical Company, Inc. Boitier plastique pour semiconducteurs et procede de production de cartes imprimees
US6156980A (en) * 1998-06-04 2000-12-05 Delco Electronics Corp. Flip chip on circuit board with enhanced heat dissipation and method therefor
US6754057B2 (en) * 2001-09-29 2004-06-22 Hewlett-Packard Development Company, L.P. Capacitor damage arrestor
JP2003298232A (ja) * 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
KR100714648B1 (ko) * 2005-12-02 2007-05-07 삼성전자주식회사 인쇄 회로 기판
DE102005062783A1 (de) 2005-12-28 2007-07-05 Robert Bosch Gmbh Elektronikmodul sowie Verfahren zur Herstellung eines solchen
US7968999B2 (en) * 2008-02-28 2011-06-28 Lsi Corporation Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
TWM362572U (en) * 2009-04-13 2009-08-01 Phytrex Technology Corp Signal convertor
KR101853815B1 (ko) * 2011-05-30 2018-05-02 삼성전자주식회사 회로기판 조립체 및 회로기판의 조립 방법
US8867231B2 (en) * 2012-01-13 2014-10-21 Tyco Electronics Corporation Electronic module packages and assemblies for electrical systems
US11583259B2 (en) * 2018-12-19 2023-02-21 Fujifilm Sonosite, Inc. Thermal conductive layer for transducer face temperature reduction

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3780352A (en) * 1968-06-25 1973-12-18 J Redwanz Semiconductor interconnecting system using conductive patterns bonded to thin flexible insulating films
JPH063821B2 (ja) * 1989-01-12 1994-01-12 日立電線株式会社 両面保護コート型ｔａｂ用テープキャリア
US4975761A (en) * 1989-09-05 1990-12-04 Advanced Micro Devices, Inc. High performance plastic encapsulated package for integrated circuit die
JPH06275677A (ja) * 1993-03-23 1994-09-30 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
JPH0774473A (ja) * 1993-09-01 1995-03-17 Ibiden Co Ltd 電子部品搭載用基板
JP2780649B2 (ja) * 1994-09-30 1998-07-30 日本電気株式会社 半導体装置
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
US5566448A (en) * 1995-06-06 1996-10-22 International Business Machines Corporation Method of construction for multi-tiered cavities used in laminate carriers
US5637920A (en) * 1995-10-04 1997-06-10 Lsi Logic Corporation High contact density ball grid array package for flip-chips
US5767575A (en) * 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip

Also Published As

Publication number Publication date
DE69735610D1 (de) 2006-05-18
EP0817266B1 (de) 2006-04-05
US5973927A (en) 1999-10-26
EP0817266A2 (de) 1998-01-07
JPH1022326A (ja) 1998-01-23
JP2770820B2 (ja) 1998-07-02
EP0817266A3 (de) 1998-11-25

Similar Documents

Publication Publication Date Title
DE68913806T2 (de) Elektronische Packungsanordnung mit biegsamem Träger und Verfahren zu ihrer Herstellung.
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE69729673T2 (de) Chipträger und Halbleiteranordnung mit diesem Chipträger
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE3786861T2 (de) Halbleiteranordnung mit Gehäuse mit Kühlungsmitteln.
DE69834561T2 (de) Halbleiteranordnung und herstellungsverfahren dafür
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE3888552T2 (de) Elektronische Packungsstruktur.
DE102017209770B4 (de) Leistungsmodul mit doppelseitiger Kühlung
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE69433736T2 (de) Mehrchipmodul
DE3787671T2 (de) Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte.
DE102008045744B4 (de) Halbleiterbaustein mit einer an eine Rückseite eines Chips gekoppelten Elektronikkomponente und Verfahren zur Herstellung
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
EP0189492B1 (de) Messwandlereinsatz, Verfahren zu seiner Herstellung und Verwendung für einen Aufnehmer zur Messung mechanischer Grössen
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE69735610T2 (de) Montagestruktur für eine integrierte Schaltung
DE69733193T2 (de) Halbleiteranordnung mit einem Leitersubstrat
DE102007002707A1 (de) System-in Package-Modul
DE69626371T2 (de) Halbleiterschaltung
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE60037383T2 (de) Harzversiegelte Halbleitervorrichtung und dieselbe enthaltendes Flüssigkristallanzeigemodul
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee