DE69726365T2

DE69726365T2 - Ausgangsschaltung

Info

Publication number: DE69726365T2
Application number: DE69726365T
Authority: DE
Inventors: Harumi Miyazaki-shi KAWANO
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 1996-03-13
Filing date: 1997-03-12
Publication date: 2004-08-26
Anticipated expiration: 2017-03-13
Also published as: CN1181850A; EP0829966A1; KR100382093B1; JP2001211064A; CN1130021C; EP0829966A4; KR19990014678A; JP3340906B2; US6078197A; DE69726365D1; EP0829966B1; TW326598B; WO1997034373A1

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft eine integrierte Halbleiterschaltung, und insbesondere eine Ausgabeschaltung unter Verwendung eines MOS-Transistors.
Stand der Technik
Eine herkömmliche Ausgabeschaltung für eine integrierte Halbleiterschaltung ist in 8 gezeigt. Diese herkömmliche Ausgabeschaltung wird nachfolgend unter Verwendung der 8 beschrieben.
Die herkömmliche Ausgabeschaltung besteht aus einem Signaleingangsanschluss 1, einem Freigabesignalanschluss 2, einem Inverter 3, einer NAND-Schaltung 4 mit zwei Eingängen, einer NOR-Schaltung 5 mit zwei Eingängen, einem PMOS-Transistor P1, einem NMOS-Transistor N1, einem Leistungsversorgungsanschluss 6, dem ein Leistungsversorgungspotential von 3 V zugeführt wird, einem Erdungsanschluss 7, dem ein Erdungspotential zugeführt wird, und einem Ausgangsanschluss 8.
Der Signaleingangsanschluss 1 ist an einen Eingangsanschluss von jeweils der NAND-Schaltung 4 mit zwei Eingängen und der NOR-Schaltung 5 mit zwei Eingängen angeschlossen. Der Freigabesignal-Eingangsanschluss 2 ist an den anderen Eingangsanschluss der NAND-Schaltung 4 mit zwei Eingängen und den Eingangsanschluss der Inverterschaltung 3 angeschlossen. Der Ausgangsanschluss der Inverterschaltung 3 ist an den anderen Eingangsanschluss der NOR-Schaltung 5 mit zwei Eingängen angeschlossen. Der Ausgangsanschluss der NAND-Schaltung 4 mit zwei Eingängen ist an die Gateelektrode des PMOS-Transistors P1 angeschlossen, während der Ausgangsanschluss der NOR-Schaltung an die Gate-elektrode des NMOS-Transistors N1 angeschlossen ist. Der PMOS-Transistor P1 ist zwischen dem Leistungsversorgungsanschluss 6 (3 V) und dem Ausgangsanschluss 8 angeschlossen. Die N-Wanne im Substrat des PMOS-Transistors P1 ist an den Leistungsversorgungsanschluss 6 von 3 V angeschlossen. Der NMOS-Transistor N1 ist zwischen dem Erdungsanschluss 7 und dem Ausgangsanschluss 8 angeschlossen, während das Substrat des NMOS-Transistors N1 (P-Wanne) an den Erdungsanschluss 7 angeschlossen ist.
Nun wird der Betrieb dieser Schaltung beschrieben. Zuerst wird dann, wenn ein "L"-Pegelsignal (0 V) zum Freigabesignal-Eingangsanschluss 2 als Eingangssignal eingegeben wird, die Ausgabe der NAND-Schaltung 4 mit zwei Eingängen ein "H"-Pegel, und die Ausgabe der NOR-Schaltung 5 mit zwei Eingängen wird ein "L"-Pegel. Demgemäß werden der PMOS-Transistor P1 und der NMOS-Transistor N1 ausgeschaltet. Als Ergebnis davon ist der Ausgangsanschluss 8 völlig ohne Bezug auf ein Eingangssignal zum Signaleingangsanschluss 1 in einem schwebenden Zustand.
Als nächstes wird dann, wenn ein "H"-Pegelsignal zum Freigabesignal-Eingangsanschluss 2 als Eingangssignal eingegeben wird, wenn ein "L"-Pegelsignal zum Signaleingangsanschluss 1 eingegeben wird, der PMOS-Transistor P1 ausgeschaltet, und der NMOS-Transistor N1 wird eingeschaltet. Als Ergebnis gibt der Ausgangsanschluss 8 ein "L"-Pegelsignal aus. Andererseits wird dann, wenn ein "H"-Pegelsignal zum Signaleingangsanschluss 1 eingegeben wird, der PMOS-Transistor P1 eingeschaltet, und der NMOS-Transistor N1 wird ausgeschaltet. Als Ergebnis gibt der Ausgangsanschluss 8 ein "H"-Pegelsignal aus.
Jedoch gibt es bei der herkömmlichen Ausgabeschaltung, wie beispielsweise derjenigen in 8, wenn der Ausgangsanschluss 8 an ein externes Element mit einer Leistungsversorgungsspannung, die höher als 3 V ist, wie beispielsweise einen Bus etc., der Signale von 5 V zuführt, angeschlossen ist, Umstände, bei welchen die Spannung von 5 V an den Ausgangsanschluss 8 angelegt werden kann, während der Ausgangsanschluss 8 im schwebenden Zustand ist. Wenn eine Spannung von 5 V an den Ausgangsanschluss 8 angelegt wird, wird der Drainanschluss (P aktiv) des PMOS-Transistors P1 5 V. Weil das Substrat (N-Wanne) dieses PMOS-Transistors P1 an den Leistungsversorgungsanschluss 6 von 3 V angeschlossen ist, wird die Diode über dem Drainanschluss (P aktiv) und dem Substrat (N-Wanne) in Vorwärtsrichtung vorgespannt, und somit fließt ein Strom in dieser Diode über dem Drainanschluss und dem Substrat. Dies bedeutet, dass dann, wenn aufgrund des Einflusses des Busses etc. mit einem zu ihm zugeführten Signal von 5 V eine Spannung von 5 V an den Ausgangsanschluss 8 angelegt wird, es eine Möglichkeit eines Leckstroms einer Anzahl von mA gibt, der in dem Pfad von dem Bus, dem ein Signal von 5 V zugeführt wird, zum Ausgangsanschluss 8, zum Drainanschluss des PMOS-Transistors P1, zum Substrat des PMOS-Transistors P1, zum Leistungsversorgungsanschluss 6 der Ausgangsschaltung fließt.
Im US-Patent 5,381,062 ist eine integrierte Schaltung offenbart, die einen ersten Feldeffekttransistor aufweist, der einen Sourceanschluss hat, der an einen ersten Knoten angeschlossen ist, und einen Gateanschluss, der an einen zweiten Knoten angeschlossen ist, und einen zweiten Feldeffekttransistor zum Schützen des ersten Transistors vor an den ersten Knoten angelegten Spannungen, die größer als eine vorbestimmte nominale Spannung sind. Der zweite Transistor enthält einen Drainanschluss, der an den zweiten Knoten angeschlossen ist, einen Sourceanschluss, der an den ersten Knoten angeschlossen ist, und einen Gateanschluss, der an einen dritten Knoten angeschlossen ist. Eine Konstantspannungsquelle ist mit dem dritten Knoten gekoppelt und führt eine Gatespannung zu dem Gateanschluss des zweiten Transistors zu, so dass ein Drain-Source-Pfad des zweiten Transistors nicht leitet, während eine an den ersten Knoten angelegte Spannung allgemein kleiner als die Gatespannung plus einer Schwellenspannung des zweiten Transistors ist. Die Konstantspannungsquelle weist einen dritten Feldeftekttransistor auf, der einen Drainanschluss und einen Gateanschluss hat, die an den dritten Knoten angeschlossen sind, und einen Sourceanschluss, der mit einer ersten Leistungsversorgungsspannung gekoppelt ist, so dass die Gatespannung im Wesentlichen gleich der ersten Leistungsversorgungsspannung minus einer Schwellenspannung des dritten Transistors ist.
Zusammenfassung der Erfindung
Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Ausgabeschaltung unter Verwendung von MOS-Transistoren zu schaffen, die wenigstens die zuvor angegebenen Nachteile des Standes der Technik reduziert.
Gemäß einem Aspekt der vorliegenden Erfindung ist eine Ausgabeschaltung geschaffen, wie sie in einem der unabhängigen Ansprüche 1 oder 5 definiert ist.
Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung weist eine Ausgabeschaltung einen ersten NMOS-Transistor auf, der einen Gateanschluss hat, der an einen ersten Knoten angeschlossen ist, einen Anschluss, der an einen ersten Leistungsversorgungsanschluss angeschlossen ist, der ein erstes Potential hat, und einen weiteren Anschluss, der an einen zweiten Knoten angeschlossen ist; einen zweiten MOS-Transistor, der innerhalb einer Wanne in schwebendem Zustand ausgebildet ist und der einen Gateanschluss hat, der an den ersten Knoten angeschlossen ist, einen Anschluss, der an den zweiten Knoten angeschlossen ist, und einen weiteren Anschluss, der an einen Ausgangsanschluss angeschlossen ist; und einen dritten MOS-Transistor, der innerhalb der Wanne in schwebendem Zustand ausgebildet ist und der einen Gateanschluss hat, der an den ersten Leistungsversorgungsanschluss angeschlossen ist, der das erste Potential hat, einen Anschluss, der an den ersten Knoten angeschlossen ist, und einen weiteren Anschluss, der an den Ausgangsanschluss angeschlossen ist.
Als Ergebnis der oben beschriebenen Konfiguration steigt dann, wenn eine Spannung von einer externen Schaltung etc. (beispielsweise 5 V), die höher als eine Leistungsversorgungsanschluss-Spannung (beispielsweise 3 V) ist, zum Ausgangsanschluss eingegeben wird, eine Wanne im schwebenden Zustand auf etwa das hohe Potential an, das von der externen Schaltung etc. eingegeben wird. Als Ergebnis wird ein zweiter Transistor, der innerhalb der Wanne ausgebildet ist, ausgeschaltet, und wird die hohe Spannung, die von der externen Vorrichtung eingegeben wird, nicht an den ersten Transistor angelegt. Ebenso ist die Wanne im schwebenden Zustand bei dem Substrat des zweiten Transistors nicht selbst an den Leistungsversorgungsanschluss angeschlossen, und somit ist es möglich, den Fluss eines Leckstroms vom Ausgangsanschluss zum Leistungsversorgungsanschluss zu verhindern.
Kurze Beschreibung der Zeichnungen
1 ist ein Schaltungsdiagramm, das ein erstes Ausführungsbeispiel der vorliegenden Erfindung zeigt.
2 ist ein Schaltungsdiagramm, das ein zweites Ausführungsbeispiel der vorliegenden Erfindung zeigt.
3 ist ein Diagramm, das die Beziehung zwischen der zum Ausgangsanschluss 8 zugeführten Spannung und dem Leckstrom beim ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
4 ist ein Diagramm, das die Beziehung zwischen der zum Signaleingangsanschluss zugeführten Spannung und der Spannung jedes Abschnitts beim ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
5 ist ein Diagramm, das die Beziehung zwischen der zum Ausgangsanschluss 8 zugeführten Spannung und dem Leckstrom beim zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
6 ist ein Diagramm, das die Beziehung zwischen der zum Signaleingangsanschluss zugeführten Spannung und der Spannung jedes Abschnitts beim zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
7 ist ein Schaltungsdiagramm, das ein drittes Ausführungsbeispiel der vorliegenden Erfindung zeigt.
8 ist ein Schaltungsdiagramm, das eine herkömmliche Ausgabeschaltung zeigt.
Beste Art zum Ausführen der Erfindung
1 zeigt eine Ausgabeschaltung eines ersten Ausführungsbeispiels der vorliegenden Erfindung. Teilen, die dieselben wie in 8 sind, sind dieselben Bezugszeichen zugeteilt. Nachfolgend wird nun die Ausgabeschaltung der vorliegenden Erfindung beschrieben.
Der Signaleingangsanschluss 1 ist jeweils an einen Eingangsanschluss der NAND-Schaltung 4 mit zwei Eingängen und der NOR-Schaltung 5 mit zwei Eingängen angeschlossen, während der Freigabesignal-Eingangsanschluss 2 an den anderen Eingangsanschluss der NAND-Schaltung 5 mit zwei Eingängen und den Eingangsanschluss der Inverterschaltung 3 angeschlossen ist. Der Ausgang der Inverterschaltung 3 ist an den anderen Eingangsanschluss der NOR-Schaltung 5 mit zwei Eingängen angeschlossen. Der Ausgangsanschluss der NAND-Schaltung 4 mit zwei Eingängen ist an die Gateelektrode des PMOS-Transistors P1 und den Sourceanschluss des NMOS-Transistors N11 angeschlossen. Der Sourceanschluss des PMOS-Transistors P1 ist an den Leistungsversorgungsanschluss 6 (3 V) angeschlossen, während der Drainanschluss des PMOS-Transistors P1 an den Sourceanschluss des PMOS-Transistors P12 und den Sourceanschluss des PMOS-Transistors P13 angeschlossen ist. Die Gateelektrode eines NMOS-Transistors N11 ist an den Leistungsversorgungsanschluss 6 (3 V) angeschlossen, während der Drainanschluss des NMOS-Transistors N11 an die Gateelektroden eines PMOS-Transistors P12 und eines PMOS-Transistors P13 und den Sourceanschluss eines PMOS-Transistors P14 angeschlossen ist. Der Drainanschluss des PMOS-Transistors F12 ist an eine N-Wanne B1 im Substrat des PMOS-Transistors P12, des PMOS-Transistors P13 und des PMOS-Transistors P14 angeschlossen. Diese N-Wanne B1 im Substrat des PMOS-Transistors P12, des PMOS-Transistors P13 und des PMOS-Transistors P14 ist nicht an den Leistungsversorgungsanschluss 6 (3 V) angeschlossen, und die Gesamtheit der Wanne ist in einem schwebenden Zustand. Anders ausgedrückt sind die PMOS-Transistoren P12, P13 und P14 Transistoren, die innerhalb der N-Wanne B1 in einem schwebenden Zustand ausgebildet sind. Der Drainanschluss des PMOS-Transistors P13 und der Drainanschluss des PMOS-Transistors P14 sind an den Ausgangsanschluss 8 angeschlossen. Die Gateelektrode des PMOS-Transistors P14 ist an den Leistungsversorgungsanschluss 6 (3 V) angeschlossen. Der Ausgangsanschluss der NOR-Schaltung 5 mit zwei Eingängen ist an die Gateelektrode des NMOS-Transistors N1 angeschlossen, wobei der Sourceanschluss des NMOS-Transistors N1 an den Erdungsanschluss 7 angeschlossen ist, während der Drainanschluss des NMOS-Transistors N1 an den Sourceanschluss des NMOS-Transistors N12 angeschlossen ist. Der Drainanschluss des NMOS-Transistors N12 ist an den Ausgangsanschluss 8 angeschlossen, während die Gateelektrode des NMOS-Transistors N12 an den Leistungsversorgungsanschluss 6 (3 V) angeschlossen ist. Das Substrat des PMOS-Transistors P1 ist an den Leistungsversorgungsanschluss 6 (3 V) angeschlossen.
Nun wird der Schaltungsbetrieb beschrieben.
Zuerst wird dann, wenn ein "L"-Pegelsignal (0 V) zum Freigabesignal-Eingangsanschluss 2 als Eingangssignal eingegeben wird, die Ausgabe der NAND-Schaltung 4 mit zwei Eingängen ein "H"-Pegel (3 V) und wird der PMOS-Transistor P1 ausgeschaltet. Weil das "H"-Pegel-Eingangssignal über die Inverterschaltung 3 auch zur NOR-Schaltung 5 mit zwei Eingängen eingegeben wird, wird die Ausgabe der NOR-Schaltung 5 mit zwei Eingängen ein "L"-Pegel, was veranlasst, dass der NMOS-Transistor N1 ausgeschaltet wird. Daher werden dann, wenn das Eingangssignal zum Freigabesignal-Eingangsanschluss 2 ein "L"-Pegel ist, der PMOS-Transistor P1 und der NMOS-Transistor N1 beide zusammen ausgeschaltet, und der Ausgangsanschluss 8 ist ohne Bezug auf ein Eingangssignal am Signaleingangsanschluss 1 in einem schwebenden Zustand.
In diesem Zustand werden dann, wenn von einem externen Leistungsanschluss etc. 5 V an den Ausgangsanschluss 8 angelegt werden (beispielsweise dann, wenn ein Bus, an welchen der Ausgangsanschluss 8 angeschlossen ist, 5 V wird), Dioden über dem Drainanschluss und dem Substrat des PMOS-Transistors P13 und dem Drainanschluss und dem Substrat des PMOS-Transistors P14 in Vorwärtsrichtung vorgespannt. Demgemäß fließt ein Strom von einem aktiven Bereich des Drainanschlusses P zu einer Substrat-N-Wanne B1 und steigt das Potential der N-Wanne in schwebendem Zustand auf etwa 5 V an.
Weil das Potential der N-Wanne auf etwa 5 V ansteigt, ist das Substratpotential höher als das Gatepotential des PMOS-Transistors P14 (3 V). Demgemäß wird der PMOS-Transistor P14 eingeschaltet und bildet einen Kanal. Weil der PMOS-Transistor P14 eingeschaltet wird, wird auch das Potential des Sourceanschlusses des PMOS-Transistors P14 dasselbe wie die an den Ausgangsanschluss 8 angelegte Spannung (5 V).
Das Gatepotential des PMOS-Transistors P12 und des PMOS-Transistors 13, die an den Sourceanschluss des PMOS-Transistors P14 angeschlossen sind, wird auch 5 V. Als Ergebnis löschen die PMOS-Transistoren P12 und P13 jede Differenz bzw. jeden Unterschied zwischen dem Potential der N-Wanne B1 im Substrat und dem Gatepotential aus. Dies bedeutet, dass die PMOS-Transistoren P12 und P13 ausgeschaltet werden und keinen Kanal bilden.
Weil die PMOS-Transistoren P12 und P13 ausgeschaltet werden, werden die zum Ausgangsanschluss 8 zugeführten 5 V nicht zum PMOS-Transistor P1 transferiert. Es gibt daher keinen Fluss eines Leckstroms durch das Substrat des PMOS-Transistors P1.
Ebenso ist die N-Wanne B1 im Substrat des PMOS-Transistors P12 und des PMOS-Transistors P13 in einen schwebenden Zustand und ist nicht in Verbindung mit dem Leistungsversorgungsanschluss von 3 V. Das bedeutet, dass es aufgrund der Dioden über dem Drainanschluss und dem Substrat des PMOS-Transistors P12 und des PMOS-Transistors P13 keine Sorge über einen Leckstrom gibt, der zum Leistungsversorgungsanschluss 6 fließt.
Der NMOS-Transistor N11 existiert auch zwischen dem Sourceanschluss des PMOS-Transistors P14 und dem Ausgang der NAND-Schaltung 4 mit zwei Eingängen. Wenn der Ausgangsanschluss 8 schwebend ist, sind das Gatepotential und das Sourcepotential des NMOS-Transistors N11 dieselben, weil die Ausgabe der NAND-Schaltung 4 mit zwei Eingängen ein "H"-Pegel ist und der NMOS-Transistor N11 im AUS-Zustand ist. Zum Ausgangsanschluss 8 zugeführte 5 V werden daher nicht zum Ausgang der NAND-Schaltung 4 mit zwei Eingängen über den NMOS-Transistor N14 zugeführt. Das bedeutet, dass es keine Furcht vor einem Leckstrom gibt, der durch Transistoren fließt, die innerhalb der NAND-Schaltung 4 mit zwei Eingängen enthalten sind.
Der obere Teil der 3 zeigt eine Spannungsschwankung der N-Wanne im schwebenden Zustand und die Schwankung bzw. Variation bezüglich eines Potentials (S13), das zu den Gateelektroden des PMOS-Transistors P12 und des PMOS-Transistors P13 zugeführt wird, wenn die zum Ausgangsanschluss 8 zugeführte Spannung (OUT) veranlasst wird, von 0 bis 5,5 V zu variieren. Der untere Teil der 3 zeigt einen elektrischen Strom, der von der Seite des Leistungsversorgungsanschlusses 6 (3 V) dieser Schaltung beobachtet wird, als IM1. Wie es oben beschrieben worden ist, steigt dann, wenn 5 V an den Ausgangsanschluss 8 angelegt werden, das Potential der N-Wanne im schwebenden Zustand auf etwa 5 V an. Ebenso wird S13, welches zu den Gateelektroden des PMOS-Transistors P12 und des PMOS-Transistors P13 zugeführt wird, 5 V. Der Strom IM1, der in der Schaltung fließt, ist etwa 8 mA. Es wird verstanden werden, dass dies verglichen mit der Zahl einer Anzahl von mA beim herkömmlichen Stand der Technik klein ist.
Als nächstes wird dann, wenn ein "H"-Pegelsignal zum Freigabesignal-Eingangsanschluss 2 als Eingangssignal eingegeben wird, wenn ein "L"-Pegelsignal zum Signaleingangsanschluss 1 als Eingangssignal eingegeben wird, die Ausgabe der NAND-Schaltung 4 mit zwei Eingängen ein "H"-Pegel. Demgemäß wird der PMOS-Transistor P1 ausgeschaltet. Weil die NOR-Schaltung 5 mit zwei Eingängen auch eine "L"-Pegeleingabe zu einem ihrer Eingangsanschlüsse hat, ist die Ausgabe ein "H"-Pegel. Der NMOS-Transistor N1 wird daher eingeschaltet. Als Ergebnis gibt der Ausgangsanschluss 8 ein "L"-Pegelsignal aus.
Wenn ein "H"-Pegelsignal zum Signaleingangsanschluss 1 als Eingangssignal eingegeben wird, wird die Ausgabe der NAND-Schaltung 4 mit zwei Eingängen ein "L"-Pegel und wird der PMOS-Transistor P1 eingeschaltet. Die Ausgabe der NOR-Schaltung 5 mit zwei Eingängen wird ein "L"-Pegel und der NMOS-Transistor N1 wird ausgeschaltet. Der NMOS-Transistor N11 wird auch ausgeschaltet, was bedeutet, dass das "L"-Pegelsignal am Ausgang der NAND-Schaltung 4 mit zwei Eingängen zu den Gateelektroden des PMOS-Transistors P12 und des PMOS-Transistors P13 zugeführt wird. Weil es eine Diode über dem Sourceanschluss und dem Substrat des PMOS-Transistors P12 und des PMOS-Transistors P13 gibt, wird dann, wenn das Potential der N-Wanne B1 des Substrats niedriger als 3 V ist, diese Diode in Vorwärtsrichtung vorgespannt, und ein Strom fließt in den Dioden über dem Sourceanschluss und dem Substrat. Das Potential der N-Wanne B1 im Substrat des PMOS-Transistors P12, des PMOS-Transistors P13 und des PMOS-Transistors P14 steigt aufgrund dieses Stroms auf etwa 3 V an. Als Ergebnis wird das Potential des Substrats relativ zum Gatepotential des PMOS-Transistors P12 und des PMOS-Transistors P13 höher. Ein Kanal wird in dem PMOS-Transistor P12 und in dem PMOS-Transistor P13 ausgebildet, und sie werden EIN-geschaltet. Durch Einschalten des PMOS-Transistors P12 wird das Potential der schwebenden N-Wanne B1 auf zuverlässige Weise veranlasst, auf 3 V anzusteigen, mit dem Effekt, dass die Operation des PMOS-Transistors P13 veranlasst wird, stabiler zu sein. Als Ergebnis der oben beschriebenen Operation gibt der Ausgang 8 ein "H"-Pegel-(3 V)-Signal aus.
4 zeigt das Potential des Ausgangsanschlusses 8 (OUT), das Gatepotential des PMOS-Transistors P1 (S11), das Gatepotential des NMOS-Transistors N1 (S12), das Gatepotential des PMOS-Transistors P12 und des PMOS-Transistors P13 (S13), und das Potential der N-Wanne B1 im schwebenden Zustand, wenn das zu dem Signaleingangsanschluss 1 (IN) zugeführte Potential veranlasst wird, von 0 bis 3 V (L zu H) zu variieren, wobei ein "H"-Pegel zum Freigabesignal-Eingangsanschluss 2 eingegeben wird. Wie es in dem Diagramm gezeigt ist, gibt der Ausgangsanschluss 8 mit dem zum Signaleingangsanschluss 1 zugeführten Signal IN auf einem "L"-Pegel ein "L"-Pegelsignal als OUT aus und gibt der Ausgangsanschluss 8 mit IN auf einem "H"-Pegel ein "H"-Pegelsignal als OUT aus.
In dieser Schaltung wird dann, wenn eine Spannung von 5 V an den Ausgangsanschluss 8 angelegt wird, diese Spannung von 5 V direkt zu dem NMOS-Transistor N1 etc. geführt, und der NMOS-Transistor N12 funktioniert, um eine Beschädigung am NMOS-Transistor N1 etc. zu verhindern.
Gemäß der Ausgabeschaltung des ersten Ausführungsbeispiels der vorliegenden Erfindung werden für jedes zu den Eingangsanschlüssen zugeführtes Eingangssignal dieselben Ausgangssignale vom Ausgangsanschluss 8 ausgegeben, wie beim herkömmlichen Stand der Technik. Andererseits werden dann, wenn ein Potential (5 V), das höher als das Potential des Leistungsversorgungsanschlusses 6 (3 V) ist, von einer externen Schaltung etc. zum Ausgangsanschluss 8 eingegeben wird, der PMOS-Transistor P12 und der PMOS-Transistor P13 als Ergebnis der Tatsache in den AUS-Zustand versetzt, dass das Potential der Wanne B1 im schwebenden Zustand bei dem Substrat der PMOS-Transistoren P12, P13 und P14 auf etwa 5 V ansteigt. Als Ergebnis wird dann, wenn der PMOS-Transistor P12 und der PMOS-Transistor P13 ausgeschaltet werden, das Potential von 5 V an den PMOS-Transistor P1 angelegt, und es gibt keinen Leckstrom, der vom Drainanschluss des PMOS-Transistors P1 über das Substrat zum Leistungsversorgungsanschluss 6 fließt. Weiterhin kann deshalb, weil die N-Wanne B1 im schwebenden Zustand beim Substrat der PMOS-Transistoren P12, P13 und P14 selbst nicht an den Leistungsversorgungsanschluss 6 von 3 V angeschlossen ist, der Fluss eines Leckstroms vom Ausgangsanschluss 8 zum Leistungsversorgungsanschluss 6 verhindert werden. Es ist auch möglich, den Fluss eines Leckstroms über die NAND-Schaltung 4 mit zwei Eingängen zu verhindern, weil der NMOS-Transistor N11 ausgeschaltet ist.
2 ist ein Schaltungsdiagramm, das eine Ausgabeschaltung eines zweiten Ausführungsbeispiels der vorliegenden Erfindung zeigt. Teilen, die dieselben wie diejenigen in 1 sind, sind dieselben Bezugszeichen zugeteilt. Die Ausgabeschaltung des zweiten Ausführungsbeispiels wird unter Verwendung der 2 beschrieben.
Der Signaleingangsanschluss 1 ist jeweils an einen Eingangsanschluss von jeder der NAND-Schaltung 4 mit zwei Eingängen und der NOR-Schaltung 5 mit zwei Eingängen angeschlossen, während der Freigabesignal-Eingangsanschluss 2 an den anderen Eingangsanschluss der NAND-Schaltung 4 mit zwei Eingängen und an den Eingangsanschluss der Inverterschaltung 3 angeschlossen ist. Der Ausgang der Inverterschaltung 3 ist an den anderen Eingangsanschluss der NOR-Schaltung 5 mit zwei Eingängen angeschlossen. Der Ausgangsanschluss der NAND- Schaltung 4 mit zwei Eingängen ist an die Gateelektrode des PMOS-Transistors P1 und an den Sourceanschluss des NMOS-Transistors N11 angeschlossen. Der Sourceanschluss des PMOS-Transistors P1 ist an den Leistungsversorgungsanschluss 6 (3 V) angeschlossen, während der Drainanschluss des PMOS-Transistors P1 an den Sourceanschluss des PMOS-Transistors P12 und an den Sourceanschluss des PMOS-Transistors P13 angeschlossen ist. Die Gateelektrode des NMOS-Transistors N11 ist an den Leistungsversorgungsanschluss 6 (3 V) angeschlossen, während der Drainanschluss des NMOS-Transistors N11 an die Gateelektroden des PMOS-Transistors P12 und des PMOS-Transistors P13 und an den Sourceanschluss des PMOS-Transistors P14 angeschlossen ist. Der Drainanschluss des PMOS-Transistors P12 ist an die N-Wanne B1 bei dem Substrat des PMOS-Transistors P12, des PMOS-Transistors P13, des PMOS-Transistors P14 und eines PMOS-Transistors P25 angeschlossen, und diese N-Wanne ist in einem schwebenden Zustand, was genauso wie beim ersten Ausführungsbeispiel ist. Das bedeutet, dass beim zweiten Ausführugsbeispiel der PMOS-Transistor P12, der PMOS-Transistor P13, der PMOS-Transistor P14 und der PMOS-Transistor P25 innerhalb der N-Wanne B1 im schwebenden Zustand ausgebildet sind. Der Sourceanschluss des PMOS-Transistors P25 ist an diese N-Wanne B1 im schwebenden Zustand angeschlossen. Die Drainanschlüsse der PMOS-Transistoren P13, P14 und P25 sind an den Ausgangsanschluss 8 angeschlossen. Die Gateelektroden des PMOS-Transistors P14 und des PMOS-Transistors P25 sind an den Leistungsversorgungsanschluss 6 (3 V) angeschlossen. Der Ausgangsanschluss der NOR-Schaltung 5 mit zwei Eingängen ist an die Gateelektrode des NMOS-Transistors N1 angeschlossen, während der Sourceanschluss des NMOS-Transistors N1 an den Endungsanschluss 7 angeschlossen ist, und der Drainanschluss des NMOS-Transistors N1 an den Sourceanschluss des NMOS-Transistors N12 angeschlossen ist. Der Drainanschluss des NMOS-Transistors N12 ist an den Ausgangsanschluss 8 angeschlossen, während die Gateelektrode des NMOS-Transistors N12 an den Leistungsversorgungsanschluss 6 (3 V) angeschlossen ist. Das Substrat des PMOS-Transistors P1 ist an den Leistungsversorgungsanschluss 6 angeschlossen.
Als nächstes wird der Betrieb dieser Schaltung beschrieben.
Zuerst wird dann, wenn ein "L"-Pegelsignal (0 V) zum Freigabesignal-Eingangsanschluss 2 eingegeben wird, die Ausgabe der NAND-Schaltung 4 mit zwei Eingängen ein "H"-Pegel (3 V) und wird der PMOS-Transistor P1 ausgeschaltet. Weil das "H"-Pegeleingangssignal über die Inverterschaltung 3 auch zur NOR-Schaltung 5 mit zwei Eingängen eingegeben wird, wird die Ausgabe der NOR-Schaltung 5 mit zwei Eingängen ein "L"-Pegel und wird der NMOS-Transistor N1 ausgeschaltet. Daher werden dann, wenn das Eingangssignal zum Freigabesignal-Eingangsanschluss 2 ein "L"-Pegel ist, der PMOS-Transistor P1 und der NMOS-Transistor N1 beide zusammen ausgeschaltet und ist der Ausgangsanschluss 8 ohne Bezug auf ein Eingangssignal am Signaleingangsanschluss 1 in einem schwebenden Zustand.
In diesem Zustand wird dann, wenn 5 V an den Ausgangsanschluss 8 von einem externen Leistungsanschluss etc. angelegt werden (beispielsweise dann, wenn ein Bus, an welchen der Ausgangsanschluss 8 angeschlossen ist, 5 V wird), eine Spannung in Vorwärtsrichtung an Dioden über dem Substrat und den Drainanschlüssen des PMOS-Transistors P13, des PMOS-Transistors P14 und des PMOS-Transistors P25 angelegt, und ein Strom fließt in diesen Dioden. Als Ergebnis steigt das Potential der N-Wanne B1 im Substrat auf etwa 5 V an. Als Ergebnis dessen, dass das Potential der N-Wanne B1 auf etwa 5 V angestiegen ist, ist deshalb, weil die Gatepotentiale des PMOS-Transistors P14 und des PMOS-Transistors P25 3 V sind, das Substratpotential relativ höher und werden der PMOS-Transistor P14 und der PMOS-Transistor P25 eingeschaltet. Weil der PMOS-Transistor P14 eingeschaltet ist, erscheinen an den Ausgangsanschluss angelegte 5 V am Sourceanschluss des PMOS-Transistors P14, und die Gateelektroden des PMOS-Transistors P12 und des PMOS-Transistors P13, die an den Sourceanschluss des PMOS-Transistors P12 angeschlossen sind, werden 5 V. Der PMOS-Transistor P25 wird auch eingeschaltet, was bedeutet, dass das Potential der N-Wanne B1 5 V wird, und nicht etwa 5 V (5 – α) wie beim ersten Ausführungsbeispiel, und das Potential der N-Wanne B1 des Substrats und das Gatepotential der PMOS-Transistoren P12 und P13 werden alle auf dasselbe Potential eingestellt. Als Ergebnis werden der PMOS-Transistor P12 und der PMOS-Transistor P13 mit einem stabileren Betrieb als bei dem ersten Ausführungsbeispiel eingeschaltet. Wenn der PMOS-Transistor P12 und der PMOS-Transistor P13 eingeschaltet werden, werden die zum Ausgangsanschluss 8 zugeführten 5 V zum PMOS-Transistor P1 transferiert, und es gibt keinen Leckstrom, der durch das Substrat des PMOS-Transistors P1 fließt. Bei diesem zweiten Ausführungsbeispiel gibt es deshalb, weil die N-Wanne B1 im Substrat der PMOS-Transistoren P12, P13 und P25 in einem schwebenden Zustand ist, gleich wie beim ersten Ausführungsbeispiel aufgrund der Dioden über den Drainanschlüs sen der PMOS-Transistoren P12, P13 und P25 und dem Substrat keine Sorge über einen Leckstrom, der über die N-Wanne B1 des Substrats zum Leistungsversorgungsanschluss 6 fließt.
Der NMOS-Transistor N11 existiert auch zwischen dem Sourceanschluss des PMOS-Transistors P14 und dem Ausgang der NAND-Schaltung 4 mit zwei Eingängen. Wenn der Ausgangsanschluss 8 im schwebenden Zustand ist, sind das Gatepotential und das Sourcepotential des NMOS-Transistors N11 dieselben, weil die Ausgabe der NAND-Schaltung 5 auf einem "H"-Pegel ist und der NMOS-Transistor N11 ausgeschaltet ist. Zum Ausgangsanschluss 8 zugeführte 5 V werden daher nicht zum Ausgangsanschluss der NAND-Schaltung 4 mit zwei Eingängen über den NMOS-Transistor N14 zugeführt. Das bedeutet, dass es keine Furcht vor einem Leckstrom gibt, der über Transistoren fließt, die innerhalb der NAND-Schaltung 4 mit zwei Eingängen enthalten sind.
Der obere Teil der 5 zeigt eine Spannungsvariation der N-Wanne im schwebenden Zustand und die Variation bezüglich eines Potentials (S23), das zu den Gateelektroden des PMOS-Transistors P12 und des PMOS-Transistors P13 zugeführt wird, wenn die zum Ausgangsanschluss 8 zugeführte Spannung (OUT) veranlasst wird, von 0 bis 5,5 V zu variieren. Der untere Teil der 5 zeigt einen elektrischen Strom, der von der Seite des Leistungsversorgungsanschlusses (3V) dieser Schaltung beobachtet wird, als IM2. Wie es oben beschrieben worden ist, steigt dann, wenn 5 V zum Ausgangsanschluss 8 hinzugefügt werden, das Potential der N-Wanne im schwebenden Zustand auf 5 V an. Ebenso wird dieselbe Spannung von 5 V zu den Gateelektroden des PMOS-Transistors P12 und des PMOS-Transistors P13 zugeführt. Als Ergebnis ist der Betrieb der Schaltung, bei welcher die zum Substrat und zum Gateanschluss zugeführten Potentiale perfekt übereinstimmen, stabiler, und ein Strom IM2, der in der Schaltung fließt, ist etwa 3 mA, was, wie es verstanden werden wird, noch kleiner als beim ersten Ausführungsbeispiel ist.
Als nächstes wird dann, wenn ein "H"-Pegelsignal zum Freigabesignal-Eingangsanschluss 2 als Eingangssignal eingegeben wird, wenn ein "L"-Pegelsignal zum Signaleingangsanschluss 1 als Eingangssignal eingegeben wird, die Ausgabe der NAND-Schaltung 4 mit zwei Eingängen ein "H"-Pegel und wird der PMOS-Transistor P1 ausgeschaltet. Weil die NOR-Schaltung 5 mit zwei Eingängen auch eine "L"-Pegeleingabe zu einem ihrer Eingangsanschlüsse hat, ist die Ausgabe ein "H"-Pegel und wird der NMOS-Transistor N1 eingeschaltet. Als Ergebnis davon gibt der Ausgangsanschluss 8 ein "L"-Pegel-(0 V)-Signal aus.
Wenn ein "H"-Pegel zum Signaleingangsanschluss 1 als Eingangssignal eingegeben wird, wird die Ausgabe der NAND-Schaltung 4 mit zwei Eingängen ein "L"-Pegel und wird der PMOS-Transistor P1 eingeschaltet. Die Ausgabe der NOR-Schaltung 5 mit zwei Eingängen wird ein "L"-Pegel und der NMOS-Transistor N1 wird ausgeschaltet. Ebenso wird deshalb, weil der NMOS-Transistor N11 eingeschaltet wird, der "L"-Pegel am Ausgang der NAND-Schaltung 4 mit zwei Eingängen zu den Gateelektroden des PMOS-Transistors P12 und des PMOS-Transistors P13 zugeführt. Aufgrund der Dioden über den Sourceanschlüssen des PMOS-Transistors P12 und des PMOS-Transistors P13 steigt das Potential der N-Wanne B1 im Substrat der PMOS-Transistoren P12, p13 und P14 auf etwa 3 V an, was bedeutet, dass das Potential eines Potentials des Substrats relativ höher als beim PMOS-Transistor P12 und beim PMOS-Transistor P13 ist, und der PMOS-Transistor P12 und der PMOS-Transistor P13 werden beide EIN-geschaltet. Als Ergebnis gibt der Ausgangsanschluss 8 ein "H"-Pegel-(3 V)-Signal aus.
6 zeigt das Potential des Ausgangsanschlusses 8 (OUT), das Gatepotential des PMOS-Transistors P1 (S21), das Gatepotential des NMOS-Transistors N1 (S22), das Gatepotential des PMOS-Transistors P12 und des PMOS-Transistors P13 (S23), und das Potential der N-Wanne B1 im schwebenden Zustand, wenn das zum Signaleingangsanschluss 1 (IN) zugeführte Potential veranlasst wird, sich von 0 zu 3 V (L zu H) zu ändern, wobei ein "H"-Pegel zum Freigabesignal-Eingangsanschluss 2 eingegeben wird. Wie es in dem Diagramm gezeigt ist, gibt der Ausgangsanschluss 8 mit dem zum Signaleingangsanschluss 1 zugeführten Signal IN auf einem "L"-Pegel ein "L"-Pegelsignal als OUT aus und gibt der Ausgangsanschluss 8 mit IN auf einem "H"-Pegel ein "H"-Pegelsignal als OUT aus.
Gemäß der Ausgabeschaltung des zweiten Ausführungsbeispiels der vorliegenden Erfindung werden für jedes zu den Signaleingangsanschlüssen zugeführtes Eingangssignal dieselben Ausgangssignale vom Ausgangsanschluss 8 ausgegeben, wie beim herkömmlichen Stand der Technik. Ebenso steigt selbst dann, wenn ein Potential (5 V), das höher als das Potential des Leistungsversorgungsanschlusses 6 ist, zum Ausgangsanschluss 8 von einer externen Schaltung etc. eingegeben wird, die N-Wanne B1 bei dem Substrat des PMOS-Transistors P12 und des PMOS-Transistors P13 auf 5 V an, was dasselbe Potential wie das Gatepotential des PMOS-Transistors P12 und des PMOS-Transistors P13 ist, und zwar aufgrund der Funktion des PMOS-Transistors P25. Deshalb wird ein Betrieb des PMOS-Transistors P12 und des PMOS-Transistors P13 stabiler als beim ersten Ausführungsbeispiel ausgeführt, und der Fluss eines Leckstroms vom Ausgangsanschluss 8 zum Leistungsversorgungsanschluss 6 kann verhindert werden. Ebenso gibt es aufgrund des NMOS-Transistors N11 keine Furcht vor einem Leckstrom, der durch die NAND-Schaltung 4 mit zwei Eingängen fließt.
7 ist ein Schaltungsdiagramm, das eine Ausgabeschaltung eines dritten Ausführungsbeispiels der vorliegenden Erfindung zeigt. Teilen, die dieselben wie diejenigen in 1 und in 2 sind, sind dieselben Bezugszeichen zugeteilt. Die Ausgabeschaltung der vorliegenden Erfindung wird unter Verwendung der 7 beschrieben.
Der Signaleingangsanschluss 1 ist jeweils an einen Eingang von jeder der NAND-Schaltung 4 mit zwei Eingängen und der NOR-Schaltung 5 mit zwei Eingängen und an die Gateelektrode eines NMOS-Transistors N75 angeschlossen, während der Freigabesignal-Eingangsanschluss 2 an den anderen Eingangsanschluss der NAND-Schaltung 4 mit zwei Eingängen, den Eingangsanschluss der Inverterschaltung und die Gateelektrode eines NMOS-Transistors N76 angeschlossen ist. Der Ausgangsanschluss der Inverterschaltung 3 ist mit dem anderen Eingangsanschluss der NOR-Schaltung 5 mit zwei Eingängen angeschlossen. Der Ausgangsanschluss der NAND-Schaltung 4 mit zwei Eingängen ist an die Gateelektrode des PMOS-Transistors P1 und an den Sourceanschluss des NMOS-Transistors N11 angeschlossen. Der Sourceanschluss des PMOS-Transistors P1 ist an den Leistungsversorgungsanschluss 6 (3 V) angeschlossen, und der Drainanschluss des PMOS-Transistors P1 ist an den Sourceanschluss des PMOS-Transistors P12 und den Sourceanschluss des PMOS-Transistors P13 angeschlossen. Der Drainanschluss des NMOS-Transistors N11 ist an die Gateelektroden des PMOS-Transistors P12 und des PMOS-Transistors P13 angeschlossen, sowie an den Sourceanschluss des PMOS-Transistors P14 und an den Drainanschluss des NMOS-Transistors N74. Der Sourceanschluss des NMOS-Transistors N74 ist an den Drainanschluss des NMOS-Transistors N75 angeschlossen. Der Sourceanschluss des NMOS-Transistors N75 ist an den Drainanschluss des NMOS-Transistors N76 angeschlossen, und der Sourceanschluss des NMOS-Transistors N76 ist an den Erdungsanschluss 7 angeschlossen. Der Drainanschluss des PMOS-Transistors P12 ist an die N-Wanne im schwebenden Zustand beim Substrat der PMOS-Transistoren P12, P13 und P14 angeschlossen, während der Drainanschluss des PMOS-Transistors P13 und der Drainanschluss des PMOS-Transistors P14 an den Ausgangsanschluss 8 angeschlossen sind. Die Gateelektrode des PMOS-Transistors P14 ist an den Leistungsversorgungsanschluss 6 (3 V) angeschlossen. Der Ausgangsanschluss der NOR-Schaltung 5 mit zwei Eingängen ist an die Gateelektrode des NMOS-Transistors N1 angeschlossen, während der Sourceanschluss des NMOS-Transistors N1 an den Endungsanschluss 7 angeschlossen ist und der Drainanschluss des NMOS-Transistors N1 an den Sourceanschluss des NMOS-Transistors N12 angeschlossen ist. Der Drainanschluss des NMOS-Transistors N12 ist an den Ausgangsanschluss 8 angeschlossen und der Gateanschluss des NMOS-Transistors N12 ist an den Leistungsversorgungsanschluss 6 (3 V) angeschlossen. Das Substrat des PMOS-Transistors P1 ist an den Leistungsversorgungsanschluss 6 angeschlossen.
Als nächstes wird der Betrieb der Schaltung beschrieben.
Zuerst wird dann, wenn ein "L"-Pegelsignal zum Freigabesignal-Eingangsanschluss 2 als Eingangssignal eingegeben wird, die Ausgabe der NAND-Schaltung 4 mit zwei Eingängen ein "H"-Pegel und wird der PMOS-Transistor P1 ausgeschaltet. Weil das "H"-Pegeleingangssignal über die Inverterschaltung 3 auch zur NOR-Schaltung 5 mit zwei Eingängen eingegeben wird, wird die Ausgabe der NOR-Schaltung 5 mit zwei Eingängen ein "L"-Pegel und wird der NMOS-Transistor N1 ausgeschaltet. Daher werden dann, wenn das Eingangssignal zum Freigabesignal-Eingangsanschluss 2 ein "L"-Pegel ist, der PMOS-Transistor P1 und der NMOS-Transistor N1 beide zusammen ausgeschaltet, und der Ausgangsanschluss 8 ist ohne Bezug auf ein Eingangssignal am Signaleingangsanschluss 1 in einem schwebenden Zustand.
In diesem Zustand wird dann, wenn 5 V an den Ausgangsanschluss 8 von einem externen Leistungsanschluss etc. angelegt werden (beispielsweise dann, wenn ein Bus, an welchen der Ausgangsanschluss 8 angeschlossen ist, 5 V wird), eine Spannung in Vorwärtsrichtung an Dioden über dem Substrat und den Drainanschlüssen des PMOS-Transistors P13 und des PMOS-Transistors P14 angelegt, und als Ergebnis eines Stroms, der in diesen Dioden fließt, steigt das Potential der N-Wanne B1 im Substrat des PMOS-Transistors B13 und des PMOS-Transistors P14 auf etwa 5 V an. Als Ergebnis dessen, dass das Potential der N-Wanne B1 auf etwa 5 V angestiegen ist, ist deshalb, weil das Gatepotential des PMOS-Transistors P14 3 V ist, das Substratpotential relativ höher, und der PMOS-Transistor P14 wird eingeschaltet. Weil der PMOS-Transistor P14 eingeschaltet wird, wird auch der Sourceanschluss des PMOS-Transistors P14 zu der an den Ausgangsanschluss 8 angelegten Spannung (5 V), und die Gatepotentiale des PMOS-Transistors P12 und des PMOS-Transistors P13, die an den Sourceanschluss des PMOS-Transistors P14 angeschlossen sind, werden auch 5 V. Wenn die Gatepotentiale des PMOS-Transistors P12 und des PMOS-Transistors P13 5 V werden, werden der PMOS-Transistor P12 und der PMOS-Transistor P13 ausgeschaltet. Deshalb werden die zum Ausgangsanschluss 8 zugeführten 5 V zu dem PMOS-Transistor P1 übertragen, und es gibt keinen Fluss eines Leckstroms durch das Substrat von P1. Ebenso gibt es deshalb, weil die N-Wanne B1 im Substrat des PMOS-Transistors P12 und des PMOS-Transistors P13 in einem schwebenden Zustand ist, aufgrund der Dioden über den Drainanschlüssen des PMOS-Transistors P12 und des PMOS-Transistors P13 und dem Substrat keine Sorge über einen Leckstrom, der zu dem Leistungsversorgungsanschluss 6 fließt.
Weiterhin werden bei dieser Schaltungskonstruktion dann, wenn 5 V an den Sourceanschluss des PMOS-Transistors P14 angelegt werden, d.h. an den Ausgangsanschluss, die NMOS-Transistoren N74, N75 und N76 an den Abschnitt angeschlossen, der 5 V wird. Es gibt eine Möglichkeit eines Leckstroms vom Ausgangsanschluss 8 zum Endungsanschluss 7. Jedoch dann, wenn das zum Freigabesignal-Eingangsanschluss 2 zugeführte Signal ein "L"-Pegel ist, ist der NMOS-Transistor N76 immer im AUS-Zustand. Deshalb gibt es selbst dann, wenn der NMOS-Transistor N75 durch das zum Signaleingangsanschluss 1 zugeführte Signal, das sich zu einem "H"-Pegel ändert, eingeschaltet wird, solange das zu dem Freigabesignal-Eingangsanschluss 2 zugeführte Signal ein "L"-Pegel ist, keine Möglichkeit eines Leckstroms, der vom Ausgangsanschluss 8 zum Endungsanschluss 7 über den Pfad fließt, der aus den Transistoren P14, N74, N75 und N76 aufgebaut ist.
Als nächstes wird dann, wenn ein "H"-Pegelsignal zum Freigabesignal-Eingangsanschluss 2 als Eingangssignal eingegeben wird, wenn ein "L"-Pegelsignal zu dem Signaleingangsanschluss 1 als Eingangssignal eingegeben wird, die Ausgabe der NAND-Schaltung 4 mit zwei Eingängen ein "H"-Pegel und wird der PMOS-Transistor P1 ausgeschaltet. Weil die NOR-Schaltung 5 mit zwei Eingängen auch eine "L"-Pegeleingabe zu einem ihrer Eingangsanschlüsse hat, ist die Ausgabe ein "H"-Pegel und wird der NMOS-Transistor N1 eingeschaltet. Als Ergebnis davon gibt der Ausgangsanschluss 8 ein "L"-Pegelsignal aus.
Als nächstes wird dann, wenn ein "H"-Pegelsignal zum Freigabesignal-Eingangsanschluss 2 als Eingangssignal eingegeben worden ist, wenn ein "L"-Pegel zum Signaleingangsanschluss 1 als Eingangssignal eingegeben wird, die Ausgabe der NAND-Schaltung 4 mit zwei Eingängen ein "H"-Pegel und wird der PMOS-Transistor P1 ausgeschaltet. Weil ein "L"-Pegelsignal zu einem der Eingangsanschlüsse der NOR-Schaltung 5 mit zwei Eingängen eingegeben wird, wird die Ausgabe der NOR-Schaltung 5 mit zwei Eingängen ein "L"-Pegel und wird der NMOS-Transistor N1 eingeschaltet. Als Ergebnis gibt der Ausgangsanschluss 8 ein "L"-Pegelsignal aus.
Wenn ein "H"-Pegel zum Signaleingangsanschluss 1 als Eingangssignal eingegeben wird, wird die Ausgabe der NAND-Schaltung 4 mit zwei Eingängen ein "L"-Pegel und wird der PMOS-Transistor P1 eingeschaltet. Die Ausgabe der NOR-Schaltung 5 mit zwei Eingängen wird ein "L"-Pegel und der NMOS-Transistor N1 wird ausgeschaltet. Ebenso wird deshalb, weil der NMOS-Transistor N11 eingeschaltet wird, der "L"-Pegel am Ausgang der NAND-Schaltung 4 mit zwei Eingängen zu den Gateelektroden des PMOS-Transistors P12 und des PMOS-Transistors P13 zugeführt. Aufgrund der Dioden über den Sourceanschlüssen des PMOS-Transistors P12 und des PMOS-Transistors P13 steigt das Potential der N-Wanne im Substrat der PMOS-Transistoren P12, P13 und P14 auf etwa 3 V an, was bedeutet, dass der PMOS-Transistor P12 und der PMOS-Transistor P13 eingeschaltet werden. Als Ergebnis gibt der Ausgangsanschluss 8 ein "H"-Pegel-(3 V)-Signal aus.
Hier ist dann, wenn der Fall betrachtet wird, bei welchem sich das zum Signaleingangsanschluss 1 zugeführte Signal von einem "L"-Pegel zu einem "H"-Pegel ändert, während ein "H"-Pegelsignal zum Freigabesignal-Eingangsanschluss 2 als Eingangssignal zugeführt wird, der NMOS-Transistor N74 immer im Ein-Zustand und ändert sich das Gatepotential des NMOS-Transistors N75 von einem "L"-Pegel zu einem "H"-Pegel in Reaktion auf die Änderung beim Eingangssignal IN. Ebenso ist deshalb, weil das zum Freigabesignal-Eingangsanschluss 2 zugeführte Signal ein "H"-Pegel ist, der NMOS-Transistor N76 eingeschaltet. Wenn sich das Gatepotential des NMOS-Transistors N75 zu einem "H"-Pegel ändert, wird der NMOS-Transistor N75 eingeschaltet, und weil der NMOS-Transistor N74 und der NMOS-Transistor N75 beide eingeschaltet werden, ändert sich das zum Gateanschluss des PMOS-Transistors P13 zugeführte Potential von einem "H"-Pegel zu einem "L"-Pegel, aber nicht über die NAND-Schaltung 4 mit zwei Eingängen und den NMOS-Transistor N11. Das bedeutet, dass bei einem als Eingangssignal zum Freigabesignal-Eingangsanschluss 2 zugeführten "H"-Pegelsignal dann, wenn sich das zum Signaleingangsanschluss 1 zugeführte Signal von einem "L"-Pegel zu einem "H"-Pegel ändert, der Schaltbetrieb des PMOS-Transistors P13 von einem AUS-Zustand zum EIN-Zustand schneller als beim ersten und beim zweiten Ausführungsbeispiel ist.
Gemäß der Ausgabeschaltung des dritten Ausführungsbeispiels der vorliegenden Erfindung werden für jedes zu den Eingangsanschlüssen zugeführte Eingangssignal dieselben Ausgangssignale vom Ausgangsanschluss 8 ausgegeben, wie beim herkömmlichen Stand der Technik. Ebenso werden selbst dann, wenn ein Potential (5 V), das höher als das Potential des Leistungsversorgungsanschlusses 6 ist, zum Ausgangsanschluss 8 von einer externen Schaltung etc. eingegeben wird, der PMOS-Transistor P12 und der PMOS-Transistor P13 als Ergebnis der Tatsache ausgeschaltet, dass das Potential der N-Wanne B1 beim Substrat der PMOS-Transistoren P12, P13 und P14 auf etwa 5 V ansteigt, und der Fluss eines Leckstroms vom Ausgangsanschluss 8 zum Leistungsversorgungsanschluss 6 kann verhindert werden. Es gibt auch aufgrund des NMOS-Transistors N11 keine Furcht vor einem Leckstrom, der durch die NAND-Schaltung 4 fließt.
Ebenso ändert sich dann, wenn sich das zum Signaleingangsanschluss 1 zugeführte Eingangssignal von einem "L"-Pegel zu einem "H"-Pegel ändert (d.h. sich der Ausgangspegel von einem "L"-Pegel zu einem "H"-Pegel ändert), wobei das zum Freigabesignal-Eingangsanschluss 2 zugeführte Signal ein "H"-Pegel ist, das Potential, das zum Gateanschluss des PMOS-Transistors P13 zugeführt wird, von einem "H"-Pegel zu einem "L"-Pegel, ohne durch die NAND-Schaltung 4 mit zwei Eingängen und den NMOS-Transistor N11 zu laufen, was bedeutet, dass das Schalten des PMOS-Transistors P13 vom AUS-Zustand zum EIN-Zustand schneller ist, und die Änderung bezüglich eines Ausgangssignals ist auch schneller.
Ebenso ist bei diesem Schaltungsaufbau dann, wenn das zum Freigabesignal-Eingangsanschluss 2 zugeführte Signal ein "L"-Pegel ist, der NMOS-Transistor N76 immer ausgeschaltet. Dies bedeutet, dass es selbst dann, wenn sich das zum Signaleingangsanschluss 1 zugeführte Signal zu einem "H"-Pegel ändert, unmöglich ist, dass es dort irgendeinen Fluss eines Leckstroms von dem Ausgangsanschluss 8 zum Erdungsanschluss 7 gibt, solange das zu dem Freigabesignal-Eingangsanschluss 2 zugeführte Signal ein "L"-Pegel ist.
Ausführungsbeispiele der vorliegenden Endung sind nicht auf die Ausgabeschaltungen mit drei Zuständen beschränkt, die in dieser Beschreibung beschrieben sind, und gleiche Effekte werden dann erhalten werden, wenn sie auf eine normale Gegentakt-Ausgabeschaltung angewendet wird. Weil die NMOS-Transistoren N11 und N12 in 1 und 2 und die NMOS-Transistoren N11, N12 und N74 in 7 vorgesehen sind, um eine Beschädigung an anderen Elementen durch das Anlegen einer Spannung von 5 V an den Ausgangsanschluss 8 zu verhindern, gibt es keine Gefahr dafür, dass andere Komponenten durch eine Spannung von 5 V beschädigt werden, und dann gibt es kein wirkliches Hindernis für den Effekt eines Reduzierens eines Leckstroms, selbst wenn sie entfernt sind.
Gebiet einer industriellen Anwendung
Wie es oben beschrieben ist, ist die vorliegende Erfindung als Ausgabeschaltung für eine Halbleitervorrichtung anwendbar, und insbesondere als Ausgabeschaltung in einem Schnittstellenabschnitt von 5 V zu 3 V, etc.

Claims

Ausgabeschaltung, die folgendes aufweist: einen ersten MOS-Transistor (P1) mit einem Gateanschluss, der an einen ersten Knoten angeschlossen ist, einem Anschluss, der an einen ersten Leistungsversorgungsanschluss angeschlossen ist, einem weiteren Anschluss, der an einen zweiten Knoten angeschlossen ist, und einem Substratanschluss, der an den ersten Leistungsversorgungsanschluss angeschlossen ist; einen zweiten MOS-Transistor (P13) mit einem Gateanschluss, der einen vierten Knoten angeschlossen ist, der an den ersten Knoten angeschlossen ist, einem Anschluss, der an den zweiten Knoten angeschlossen ist, einem weiteren Anschluss, der an einen Ausgangsanschluss angeschlossen ist, und einem Substratanschluss, der an einen dritten Knoten in einem schwebenden Zustand angeschlossen ist; und einen dritten MOS-Transistor (P14) mit einem Gateanschluss, der an den ersten Leistungsversorgungsanschluss angeschlossen ist, einem Anschluss, der an den vierten Knoten angeschlossen ist, einem weiteren Anschluss, der an den Ausgangsanschluss angeschlossen ist, und einem Substratanschluss, der an den dritten Knoten angeschlossen ist.
Ausgabeschaltung nach Anspruch 1, die weiterhin folgendes aufweist: einen vierten MOS-Transistor (P12) mit einem Gateanschluss, der an den vierten Knoten angeschlossen ist, einem Anschluss, der an den zweiten Knoten angeschlossen ist, einem weiteren Anschluss, der an den dritten Knoten angeschlossen ist, und einem Substratanschluss, der an den dritten Knoten angeschlossen ist.
Ausgabeschaltung nach Anspruch 1 oder Anspruch 2, die weiterhin folgendes aufweist: einen fünften MOS-Transistor (P25) mit einem Gateanschluss, der an den ersten Leistungsversorgungsanschluss angeschlossen ist, einem Anschluss, der an den dritten Knoten angeschlossen ist, einem weiteren Anschluss, der an den Ausgangsanschluss angeschlossen ist, und einem Substrat, das an den dritten Knoten angeschlossen ist.
Ausgabeschaltung nach einem der Ansprüche 1 bis 3, wobei der erste Leistungsversorgungsanschluss ein erstes Potential hat und die Ausgabeschaltung weiterhin folgendes aufweist: einen ersten Eingangssignalanschluss zum Empfangen eines ersten Eingangssignals; einen zweiten Eingangssignalanschluss zum Empfangen eines zweiten Eingangssignals; einen sechsten MOS-Transistor (N75) mit einem Gateanschluss, der an den ersten Eingangsanschluss angeschlossen ist, einem Anschluss, der an den vierten Knoten angeschlossen ist, einem weiteren Anschluss, der an einen fünften Knoten angeschlossen ist, und einem Substratanschluss, der an einem zweiten Leistungsversorgungsanschluss mit einem zweiten Potential angeschlossen ist; und einen siebten MOS-Transistor (N76) mit einem Gateanschluss, der an den zweiten Eingangsanschluss angeschlossen ist, einem Anschluss, der an den fünften Knoten angeschlossen ist, einem weiteren Anschluss, der an den zweiten Leistungsversorgungsanschluss mit dem zweiten Potential angeschlossen ist, und einem Substrat, das an den zweiten Leistungsversorgungsanschluss mit dem zweiten Potential angeschlossen ist.
Ausgabeschaltung, die folgendes aufweist: einen ersten MOS-Transistor (P1) mit einem Gateanschluss, der an einen ersten Knoten angeschlossen ist, einem Anschluss, der an einen ersten Leistungsversorgungsanschluss angeschlossen ist, und einem weiteren Anschluss, der an einen zweiten Knoten angeschlossen ist, und einem Substratanschluss, der an den ersten Leistungsversorgungsanschluss angeschlossen ist; einen zweiten MOS-Transistor (P13), der innerhalb einer Wanne im schwebenden Zustand ausgebildet ist und der einen Gateanschluss hat, der an einen dritten Knoten angeschlossen ist, der an den ersten Knoten angeschlossen ist, einen Anschluss, der an den zweiten Knoten angeschlossen ist, und einen weiteren Anschluss, der an einen Ausgangsanschluss angeschlossen ist; und einen dritten MOS-Transistor (P14), der innerhalb der Wanne im schwebenden Zustand ausgebildet ist und der einen Gateanschluss hat, der an den ersten Leistungsversorgungsanschluss angeschlossen ist, einen Anschluss, der an den dritten Knoten angeschlossen ist, und einen weiteren Anschluss, der an den Ausgangsanschluss angeschlossen ist.
Ausgabeschaltung nach Anspruch 5, die weiterhin folgendes aufweist: einen vierten MOS-Transistor (P12), der innerhalb der Wanne im schwebenden Zustand ausgebildet ist und der einen Gateanschluss hat, der an den dritten Knoten angeschlossen ist, einen Anschluss, der an den zweiten Knoten angeschlossen ist, und einen weiteren Anschluss, der an die Wanne im schwebenden Zustand angeschlossen ist.
Ausgabeschaltung nach Anspruch 5 oder Anspruch 6, die weiterhin folgendes aufweist: einen fünften MOS-Transistor (P25), der innerhalb der Wanne im schwebenden Zustand ausgebildet ist, und der einen Gateanschluss hat, der an den ersten Leistungsversorgungsanschluss angeschlossen ist, einen Anschluss, der an die Wanne im schwebenden Zustand angeschlossen ist, und einen weiteren Anschluss, der an den Ausgangsanschluss angeschlossen ist.
Ausgabeschaltung nach einem der Ansprüche 5 bis 7, wobei der Leistungsversorgungsanschluss ein erstes Potential hat und die Ausgabeschaltung weiterhin folgendes aufweist: einen ersten Eingangssignalanschluss zum Empfangen eines ersten Eingangssignals; einen zweiten Eingangssignalanschluss zum Empfangen eines zweiten Eingangssignals; einen sechsten MOS-Transistor (N75) mit einem Gateanschluss, der an den ersten Eingangsanschluss angeschlossen ist, einem Anschluss, der an den dritten Knoten angeschlossen ist, und einem weiteren Anschluss, der an einen vierten Knoten angeschlossen ist; und einen siebten MOS-Transistor (N76) mit einem Gateanschluss, der an den zweiten Eingangsanschluss angeschlossen ist, einem Anschluss, der an den vierten Knoten angeschlossen ist, und einem weiteren Anschluss, der an den zweiten Leistungsversorgungsanschluss mit einem zweiten Potential angeschlossen ist.
Ausgabeschaltung nach einem der Ansprüche 1 bis 4, die weiterhin folgendes aufweist: einen achten MOS-Transistor (N11) mit einem Gateanschluss, der an den ersten Leistungsversorgungsanschluss angeschlossen ist, einem Anschluss, der an den ersten Knoten angeschlossen ist, einem weiteren Anschluss, der an den vierten Knoten angeschlossen ist, und einem Substratanschluss, der an den ersten Leistungsversorgungsanschluss angeschlossen ist, wodurch der erste Knoten und der vierte Knoten über den achten Transistor verbunden sind.
Ausgabeschaltung nach einem der Ansprüche 5 bis 8, die weiterhin folgendes aufweist: einen achten MOS-Transistor (N11) mit einem Gateanschluss, der an den ersten Leistungsversorgungsanschluss angeschlossen ist, einem Anschluss, der an den ersten Knoten angeschlossen ist, einem weiteren Anschluss, der an den dritten Knoten angeschlossen ist, und einem Substratanschluss, der an den ersten Leistungsversorgungsanschluss angeschlossen ist, wodurch der erste Knoten und der dritte Knoten über den achten Transistor verbunden sind.